CN102197467B - 制造鳍式场效晶体管(finfet)装置的方法 - Google Patents

制造鳍式场效晶体管(finfet)装置的方法 Download PDF

Info

Publication number
CN102197467B
CN102197467B CN200980143005.7A CN200980143005A CN102197467B CN 102197467 B CN102197467 B CN 102197467B CN 200980143005 A CN200980143005 A CN 200980143005A CN 102197467 B CN102197467 B CN 102197467B
Authority
CN
China
Prior art keywords
fin
width
insulating spacer
dummy structures
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980143005.7A
Other languages
English (en)
Other versions
CN102197467A (zh
Inventor
宋森秋
穆罕默德·哈桑·阿布-拉赫马
韩秉莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102197467A publication Critical patent/CN102197467A/zh
Application granted granted Critical
Publication of CN102197467B publication Critical patent/CN102197467B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明揭示一种制造使用鳍式场效晶体管(FINFET)的半导体的方法。在特定实施例中，一种方法包括在硅衬底上沉积第一虚设结构，所述第一虚设结构具有隔开第一宽度的第一侧壁及第二侧壁。所述方法还包括在沉积所述第一虚设结构的同时在所述硅衬底上沉积第二虚设结构。所述第二虚设结构具有隔开第二宽度的第三侧壁及第四侧壁。所述第二宽度大体上大于所述第一宽度。使用所述第一虚设结构形成大致隔开所述第一宽度的第一对鳍。使用所述第二虚设结构形成大致隔开所述第二宽度的第二对鳍。

Description

制造鳍式场效晶体管(FINFET)装置的方法
技术领域
本发明大体来说涉及一种制造鳍式场效晶体管(FinFET)装置的方法。
背景技术
静态随机存取存储器(SRAM)位单元可使用垂直型双栅极或三栅极鳍式场效晶体管(FinFET)来实施。使用FinFET使SRAM位单元能够具有优于常规平面型互补金属氧化物半导体(CMOS)技术的一个或一个以上益处，例如较小的位单元尺寸、较大的单元电流、较低的单元漏电流或较高的静电噪声容限。FinFET可使用得到偶数个鳍的侧壁转移方法(sidewall transfer method)来形成。当使用侧壁转移方法制造具有奇数个鳍的FinFET装置时，形成偶数个鳍且接着移除一鳍。然而，移除一个鳍以得到奇数个鳍是个困难的过程且需要高精确度。
发明内容
在一特定实施例中，一种方法包括在硅衬底上沉积第一虚设结构，所述第一虚设结构具有隔开第一宽度的第一侧壁及第二侧壁。所述方法还包括在沉积所述第一虚设结构的同时在所述硅衬底上沉积第二虚设结构。所述第二虚设结构具有隔开第二宽度的第三侧壁及第四侧壁。所述第二宽度大体上大于所述第一宽度。使用所述第一虚设结构形成大致隔开所述第一宽度的第一对鳍。使用所述第二虚设结构形成大致隔开所述第二宽度的第二对鳍。
在另一特定实施例中，揭示一种电子装置。所述电子装置包括第一对鳍，所述第一对鳍为经蚀刻的硅衬底上的第一及第二突起部。所述第一突起部大体上平行于所述第二突起部。所述第一突起部与所述第二突起部隔开第一宽度。所述电子装置还包括第二对鳍，所述第二对鳍为所述经蚀刻的硅衬底上的隔开第二宽度的第三及第四突起部。所述第二宽度不同于所述第一宽度。所述电子装置还包括第三对鳍，所述第三对鳍为所述经蚀刻的硅衬底上的隔开第三宽度的第五及第六突起部。所述第二对鳍位于所述第一对鳍与所述第三对鳍之间。所述第一对鳍及所述第二对鳍是通过应用光刻掩模与具有不同尺寸的虚设结构而形成。
在另一特定实施例中，揭示一种制造静态随机存取存储器(SRAM)的方法。所述方法包括使用光刻掩模形成第一虚设结构。所述第一虚设结构具有第一宽度及第一横向相对侧壁。所述方法进一步包括在形成所述第一虚设结构的同时形成第二虚设结构。所述第二虚设结构具有大体上大于所述第一宽度的第二宽度。所述第二虚设结构具有第二横向相对侧壁。所述方法进一步包括与所述第一虚设结构同时地形成第三虚设结构。所述第三虚设结构具有所述第一宽度且具有第三横向相对侧壁。所述方法进一步包括在所述第一横向相对侧壁上沉积第一绝缘材料以形成第一绝缘隔片及第二绝缘隔片。所述方法进一步包括在所述第二横向相对侧壁上沉积第二绝缘材料以形成第三绝缘隔片及第四绝缘隔片。所述方法进一步包括在所述第三横向相对侧壁上沉积第三绝缘材料以形成第四绝缘隔片及第五绝缘隔片。所述方法进一步包括移除所述第一虚设结构，移除所述第二虚设结构，及移除所述第三虚设结构。
在另一特定实施例中，一种方法包括在硅衬底上沉积第一虚设结构，所述第一虚设结构具有隔开第一宽度的第一侧壁及第二侧壁。所述方法还包括在沉积所述第一虚设结构的同时在所述硅衬底上沉积第二虚设结构。所述第二虚设结构具有隔开第二宽度的第三侧壁及第四侧壁。所述第二宽度大体上大于所述第一宽度。所述方法还包括沉积第一绝缘材料以形成邻近于所述第一侧壁的第一绝缘隔片且形成邻近于所述第二侧壁的第二绝缘隔片。所述方法还包括沉积第二绝缘材料以形成邻近于所述第三侧壁的第三绝缘隔片及邻近于所述第四侧壁的第四绝缘隔片。所述方法还包括将所述第一虚设结构从所述硅衬底移除。所述方法还包括将所述第二虚设结构从所述硅衬底移除。
通过所述所揭示的实施例中的至少一者提供的特定优点为，因为位单元的特定场效晶体管(FET)的特征尺寸较大，所以虚设结构图案化工艺得以简化。通过所述所揭示的实施例中的至少一者提供的另一特定优点在于不必移除一个鳍以形成上拉FET，因为每一上拉装置使用两个鳍。
在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，整个申请案包括以下部分：“附图说明”、“具体实施方式”及“权利要求书”。
附图说明
图1为制造鳍式场效晶体管(FinFET)装置的第一说明性实施例的框图；
图2为制造FinFET装置的第二说明性实施例的框图；
图3为制造FinFET装置的第三说明性实施例的框图；
图4为制造FinFET装置的第四说明性实施例的框图；
图5为制造FinFET装置的第五说明性实施例的框图；
图6为制造FinFET装置的第六说明性实施例的框图；
图7为制造FinFET装置的第七说明性实施例的框图；
图8为制造FinFET装置的第八说明性实施例的框图；
图9为制造FinFET装置的第九说明性实施例的框图；
图10为制造FinFET装置的第十说明性实施例的框图；
图11为制造FinFET装置的第十一说明性实施例的框图；
图12为制造FinFET装置的第十二说明性实施例的框图；
图13为制造FinFET装置的方法的第一说明性实施例的流程图；
图14为制造静态随机存取存储器(SRAM)装置的方法的第二说明性实施例的流程图；及
图15为制造静态随机存取存储器(SRAM)装置的方法的第三说明性实施例的流程图。
具体实施方式
参看图1，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第一说明性实施例且大体上将其指定为100。图1说明包括第一窗口106、第二窗口108及第三窗口110的光刻掩模102。光刻掩模102可用于经由光刻工艺将第一虚设结构112、第二虚设结构114及第三虚设结构116同时沉积于硅衬底104上。
第一虚设结构112具有第一宽度118、第一侧壁120及第二侧壁122。在说明性实施例中，第一侧壁120与第二侧壁122为第一横向相对侧壁。第二虚设结构114具有第二宽度124。在说明性实施例中，第二宽度124可不同于第一宽度118。举例来说，第二宽度124可大体上大于第一宽度118。
第二虚设结构114具有第三侧壁126及第四侧壁128。在说明性实施例中，将第三侧壁126与第四侧壁128称作第二横向相对侧壁。第三虚设结构116具有第三宽度130。在说明性实施例中，第三宽度130可大致与第一宽度118相同。第三虚设结构116具有第五侧壁132及第六侧壁134。在说明性实施例中，将第五侧壁132与第六侧壁134称作第三横向相对侧壁。在图9中说明制造鳍式场效晶体管(FinFET)装置的侧视图的实例。
在特定说明性非限制实施例中，第二宽度124大于第一宽度118且第二宽度124大于第三宽度130。在说明性非限制实施例中，第一宽度118及第三宽度124在10纳米(nm)与30纳米(nm)之间宽且第二宽度130为40nm与70nm之间宽。
第一侧壁120及第二侧壁122用以形成双鳍式晶体管。类似地，第五侧壁132及第六侧壁134用以形成双鳍式晶体管。使第二宽度124大体上大于第一宽度118及第三宽度130使得第三侧壁126及第四侧壁128能够用于单独的单鳍式装置中。当第二宽度124在尺寸上大体上等于第一宽度118且等于第三宽度130时，移除第三侧壁126或第四侧壁128以便形成单独的单鳍式装置。
因此，形成具有大于第一虚设结构的宽度且大于第三虚设结构的宽度的宽度的第二虚设结构可使虚设结构图案化工艺简化。如将在图4中更详细论述，第二虚设结构的较大宽度使得能够容易地移除沉积于所述虚设结构的任一侧上的材料的若干部分，使得第二虚设结构能够用以形成单独的单鳍式装置。另外，此方法不需要移除一个鳍，因为每一FET(例如上拉FET)使用一个鳍。还可应用所描述的方法来制造具有类似布局(即，双鳍式布局及单鳍式布局)的任何FinFET。举例来说，可应用所描述的方法来制造具有多个双鳍式布局及单鳍式布局的任何FinFET。
参看图2，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第二说明性实施例且大体上将其指定为200。硅衬底104包括具有第一横向相对侧壁120与122的第一虚设结构112、具有第二横向相对侧壁126与128的第二虚设结构114，及具有第三横向相对侧壁132与134的第三虚设结构116。
可将第一绝缘材料202沉积于第一横向相对侧壁120与122上以形成第一绝缘隔片204及第二绝缘隔片206。可将第二绝缘材料208沉积于第二横向相对侧壁126与128上以形成第三绝缘隔片210及第四绝缘隔片212。可将第三绝缘材料214沉积于第三横向相对侧壁132与134上以形成第五绝缘隔片216及第六绝缘隔片218。
首先，将第一绝缘隔片204与第二绝缘隔片206接合。然而，在后续步骤中，移除接合第一绝缘隔片204与第二绝缘隔片206的绝缘材料的部分，从而使得能够使用第一绝缘隔片作为蚀刻掩模形成第一鳍且能够使用第二绝缘隔片作为蚀刻掩模形成第二鳍。另外，在后续步骤中，移除接合第三绝缘隔片210与第四绝缘隔片212的绝缘材料的部分，从而使得能够形成第三鳍及第四鳍。另外，移除接合第五绝缘隔片216与第六绝缘隔片218的绝缘材料的部分，从而使得能够形成第五鳍及第六鳍。
参看图3，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第三说明性实施例且大体上将其指定为300。在图3中，将第一虚设结构112、第二虚设结构114及第三虚设结构116从硅衬底104移除。虽然图3说明虚设结构112、114及116作为整体结构被移除，但虚设结构112、114及116可经由蚀刻而移除或以其它方式解除。
参看图4，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第四说明性实施例且大体上将其指定为400。在图4中，将第一绝缘隔片204、第二绝缘隔片206、第三绝缘隔片210、第四绝缘隔片212、第五绝缘隔片216及第六绝缘隔片218描绘为在硅衬底104上。在第三绝缘隔片210上执行第一负型光致抗蚀剂402且在第四绝缘隔片212上执行第二负型光致抗蚀剂404。
在绝缘隔片210及212上执行光致抗蚀剂402及404使得能够容易地形成两个单鳍式装置，因为绝缘隔片210与212隔开大体上大于绝缘隔片204及206的宽度的宽度。与此对比，当绝缘隔片210与212隔开大体上等于绝缘隔片204及206的宽度的宽度时，则形成一个单鳍式装置涉及试图移除绝缘隔片210及212中的一者。当绝缘隔片210与212隔开大体上等于绝缘隔片204及206的宽度的宽度时，由于绝缘隔片210与212之间的宽度极小，所以通常难以移除绝缘隔片210及212中的一者。
参看图5，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第五说明性实施例且大体上将其指定为500。图5说明在执行第一负型光致抗蚀剂402之后及执行第二负型光致抗蚀剂404之后的图4中的FinFET装置。图5说明第一负型光致抗蚀剂402已移除第三绝缘隔片210的一部分且第二光致抗蚀剂404已移除第四绝缘隔片212的一部分。移除第三绝缘隔片210的一部分使得第三绝缘隔片210能够用于单鳍式装置。另外，移除第四绝缘隔片212的一部分使得第四绝缘隔片212能够用于单鳍式装置。
参看图6，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第六说明性实施例且大体上将其指定为600。在图6中，接触垫结构602、接触垫结构604及接触垫结构606沉积于第一绝缘隔片204的其相应部分上。接触垫结构602、接触垫结构604及接触垫结构606沉积于第二绝缘隔片206的其相应部分上。
接触垫结构608及接触垫结构610可沉积于第三绝缘隔片210上。接触垫结构612及接触垫结构614可沉积于第四绝缘隔片212上。接触垫结构616、接触垫结构618及接触垫结构620可沉积于第五绝缘隔片216上且可沉积于第六绝缘隔片218上。
参看图7，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第七说明性实施例且大体上将其指定为700。对图6中的硅衬底104应用蚀刻702以形成经蚀刻的硅衬底704。在说明性实施例中，蚀刻702可为硅蚀刻。
图6中的绝缘隔片204、206、210、212、216及218充当蚀刻掩模以使得蚀刻702形成多个鳍。蚀刻702可用以形成在第一绝缘隔片204下方的第一鳍712、在第二绝缘隔片206下方的第二鳍714、在第三绝缘隔片210下方的第三鳍722、在第四绝缘隔片212下方的第四鳍728、在第五绝缘隔片216下方的第五鳍736及在第六绝缘隔片218下方的第六鳍738。蚀刻702可进一步用以形成在第一及第二绝缘隔片204及206下方的第七鳍及第八鳍742及744，及在第五及第六绝缘隔片216及218下方的第九鳍及第十鳍746及748。因此，蚀刻702可使用绝缘隔片204、206、210、212、216及218作为蚀刻掩模以在经蚀刻的硅衬底704上形成鳍712、714、742、744、722、728、736、738、746及748。在说明性实施例中，鳍712、714、742、744、722、728、736、738、746及748中的至少一者可为小于十五纳米宽。
另外，图6中的接触垫结构602、604及606充当蚀刻掩模以使得蚀刻702分别形成接点706、708及710。此外，在蚀刻702完成之后，可移除接触垫结构608及610以分别暴露接点718及720。另外，在蚀刻702完成之后，可移除接触垫结构612及614以分别暴露接点724及726。另外，在蚀刻702完成之后，可移除接触垫结构616、618及620以暴露接点730、732及734。
参看图8，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第八说明性实施例且大体上将其指定为800。图8说明本文中所描述的FinFET制造工艺如何可用以制造六晶体管(6T)静态随机存取存储器(SRAM)位单元。
可通过在经蚀刻的硅衬底704上跨越鳍712及714沉积第一栅极结构804且通过在第一栅极结构804的一个末端处沉积栅极垫区域806来形成第一场效晶体管802。栅极垫区域806可使信号或电压能够施加于第一栅极结构804以使得第一栅极结构804能够调制通过鳍712及714的电流。在说明性实施例中，第一场效晶体管(FET)802可为通过门(pass-gate)场效晶体管。
可通过跨越鳍742、744及722沉积第二栅极结构812且通过在第二栅极结构812的一个末端处沉积栅极垫区域814来形成第二场效晶体管808及第三场效晶体管810。栅极垫区域814可使电压或信号能够施加于第二栅极结构812以使得第二栅极结构812能够调制经由第二栅极结构812通过鳍742、744及722的电流。在说明性实施例中，第二场效晶体管808为下拉场效晶体管且第三场效晶体管810为上拉场效晶体管。
可通过跨越鳍746及748沉积第三栅极结构818且通过在第三栅极结构818的一个末端处沉积栅极垫区域820来形成第四场效晶体管816。栅极垫区域820可使信号或电压能够施加于第一栅极结构818以使得能够调制通过鳍746及748的电流。在说明性实施例中，第四场效晶体管816为通过门场效晶体管。
可通过跨越鳍728、736及738沉积第四栅极结构826且通过在第四栅极结构826的一个末端处沉积栅极垫区域828来形成第五场效晶体管822及第六场效晶体管824。栅极垫区域828可使信号或电压能够施加于第四栅极结构826以使得第四栅极结构826能够调制通过鳍728、736及738的电流。在说明性实施例中，第二场效晶体管808为下拉场效晶体管且第三场效晶体管810为上拉场效晶体管。在说明性实施例中，第五场效晶体管为下拉场效晶体管且第六场效晶体管824为上拉场效晶体管。晶体管802、808、810、816、822及824可互连以作为6T SRAM位单元操作。
因此，通过沉积图1中的具有大体上大于第一宽度118的第二宽度124的虚设结构114，所得鳍722与728大致隔开第二宽度124。第二宽度124使得晶体管810及824能够各自使用单个鳍而晶体管802、808、816及822各自使用两个鳍，因为第二宽度124大体上大于第一宽度118及第三宽度130。
图9到图12描绘使用具有可变宽度的虚设结构的侧壁转移方法。参看图9，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第九说明性实施例且大体上将其指定为900。图9使用侧视透视图说明制造FinFET。在说明性实施例中，图9描绘图1的制造工艺100的部分的侧视图。
光刻掩模902包括第一窗口906、第二窗口908及第三窗口910。光刻掩模902可用以使用单个光刻工艺在硅衬底904上同时形成第一虚设结构912、第二虚设结构914及第三虚设结构916。
第一虚设结构912具有隔开第一宽度918的第一横向相对侧壁920与922。第二虚设结构914具有隔开第二宽度924的第二横向相对侧壁926与928。在一个说明性实施例中，第二宽度924可不同于第一宽度918。举例来说，第二宽度924可大体上大于第一宽度918。第三虚设结构916具有隔开第三宽度930的第三横向相对侧壁932与934。
参看图10，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第十说明性实施例且大体上将其指定为1000。在说明性实施例中，图10描绘图2的制造工艺200的部分的侧视图。硅衬底904包括具有第一横向相对侧壁920与922的第一虚设结构912、具有第二横向相对侧壁926与928的第二虚设结构914及具有第三横向相对侧壁932与934的第三虚设结构916。在横向相对侧壁920、922、926、928、932及934上沉积绝缘材料1002、1008及1014以分别形成绝缘隔片1004、1006、1010、1012、1016及1018。
参看图11，揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第十一说明性实施例且大体上将其指定为1100。在说明性实施例中，图11描绘图3的制造工艺300的部分的侧视图。在图11中，将第一虚设结构912、第二虚设结构914及第三虚设结构916从硅衬底904移除。虽然图11说明虚设结构912、914及916作为整体结构被移除，但虚设结构912、914及916可经由蚀刻而移除或以其它方式解除。在移除虚设结构912、914及916之后，绝缘隔片1004、1006、1010、1012、1016及1018保留在硅衬底904上。
参看图12，其揭示用于制造鳍式场效晶体管(FinFET)装置的工艺的一部分的第十二说明性实施例且大体上将其指定为1200。在说明性实施例中，图12描绘图7的制造工艺700的侧视图，其中出于说明目的而移除接点。图12中的FinFET装置说明应用蚀刻1202且将绝缘隔片1004、1006、1010、1012、1016及1018从图11的硅衬底904移除之后的结果。在说明性实施例中，蚀刻1202可为硅蚀刻。蚀刻1202用以形成在第一绝缘隔片1004下方的第一鳍1206、在第二绝缘隔片1006下方的第二鳍1208、在第三绝缘隔片1010下方的第三鳍1210、在第四绝缘隔片1012下方的第四鳍1212、在第五绝缘隔片1016下方的第五鳍1214及在第六绝缘隔片1018下方的第六鳍1216。因此，蚀刻1202使用图11的绝缘隔片1004、1006、1010、1012、1016及1018作为蚀刻掩模以形成鳍1206、1208、1210、1212、1214及1216。在说明性实施例中，鳍1206、1208、1210、1212、1214及1216中的至少一者可小于十五纳米宽。
每一鳍为经蚀刻的硅衬底1204上的突起部。所述鳍成对形成，例如，第一对鳍1206与1208、第二对鳍1210与1212及第三对鳍1214与1216。每一对鳍中的鳍大体上平行于彼此且隔开对应于图9的虚设结构912、914及916的宽度的宽度。第一对鳍1206与1208大致隔开图1的第一宽度118，第二对鳍1210与1212大致隔开第二宽度124，且第三对鳍1214与1216大致隔开第三宽度130。第二对鳍1210与1212位于第一对鳍1206及1208与第三对鳍1214及1216之间且可用于单独的单鳍式晶体管(例如，图8中的晶体管810及824)中。
图13为制造鳍式场效晶体管(FinFET)装置的方法的第一说明性实施例的流程图。在1302处，在硅衬底上沉积第一虚设结构。第一虚设结构具有隔开第一宽度的第一侧壁及第二侧壁。继续到1304，在沉积第一虚设结构的同时在硅衬底上沉积第二虚设结构。第二虚设结构具有隔开第二宽度的第三侧壁及第四侧壁。第二宽度大体上大于第一宽度。移到1306，使用第一虚设结构形成大致隔开第一宽度的第一对鳍且使用第二虚设结构形成大致隔开第二宽度的第二对鳍。在特定实施例中，第一虚设结构及第二虚设结构为图1中的虚设结构106及108。
前进到1308，沉积第一绝缘材料以形成邻近于第一侧壁的第一绝缘隔片且形成邻近于第二侧壁的第二绝缘隔片。进行到1310，沉积第二绝缘材料以形成邻近于第三侧壁的第三绝缘隔片及邻近于第四侧壁的第四绝缘隔片。在特定实施例中，第一绝缘隔片、第二绝缘隔片、第三绝缘隔片及第四绝缘隔片为图2中的绝缘隔片204、206、210及212。继续到1312，将第一及第二虚设结构从硅衬底移除。在特定实施例中，通过使用蚀刻工艺或用于解除虚设结构的其它工艺解除第一及第二虚设结构来移除所述虚设结构。前进到1314，移除第三绝缘隔片及第四绝缘隔片中的至少一者的一部分。在特定实施例中，如图5中所说明，执行负型光致抗蚀剂工艺以移除第三及第四绝缘隔片中的至少一者的一部分。
进行到1316，在第一绝缘隔片、第二绝缘隔片、第三绝缘隔片及第四绝缘隔片中的至少一者的至少一部分上沉积接触垫结构。在特定实施例中，如图6中所说明，可在绝缘隔片中的至少一者的至少一部分上沉积接触垫结构。
移到1318，使用第一绝缘隔片、第二绝缘隔片、第三绝缘隔片及第四绝缘隔片作为蚀刻掩模执行蚀刻以形成多个鳍。在特定实施例中，所执行的蚀刻为硅蚀刻工艺。在图7中说明所述蚀刻的结果的一实例。在特定实施例中，将所述多个鳍实施于六晶体管(6T)静态随机存取存储器(SRAM)位单元中。
继续到1320，形成至少一个场效晶体管(FET)以使得第一栅极结构能够调制通过所述多个鳍中的至少一个鳍的电流。在特定实施例中，至少一个场效晶体管为如图8中所说明的上拉FET、下拉FET及通过门FET中的一者。在特定实施例中，至少一个鳍为小于十五纳米宽。
前进到1322，使用第一栅极形成下拉FET以调制通过使用第一绝缘隔片及第二绝缘隔片形成的鳍的电流。移到1324，使用第二栅极形成上拉FET以调制通过使用第三绝缘隔片或第四绝缘隔片形成的鳍的电流。所述方法在1326处结束。
图14为制造鳍式场效晶体管(FinFET)装置的方法的第二说明性实施例的流程图。在1402处，使用光刻掩模形成第一虚设结构。第一虚设结构具有第一宽度及第一横向相对侧壁。继续到1404，与第一虚设结构同时地形成第二虚设结构。第二虚设结构具有第二横向相对侧壁。第二虚设结构可具有大于第一宽度的第二宽度。在说明性实施例中，第二虚设结构具有显著大于第一宽度的第二宽度。移到1406，形成第三虚设结构。第三虚设结构具有第三横向相对侧壁。第三虚设结构具有第一宽度。在特定实施例中，第一虚设结构、第二虚设结构及第三虚设结构可为图1中的虚设结构112、114及116。
前进到1408，在第一横向相对侧壁上沉积第一绝缘材料以形成第一绝缘隔片及第二绝缘隔片。移到1410，在第二横向相对侧壁上沉积第二绝缘材料以形成第三绝缘隔片及第四绝缘隔片。进行到1412，在第三横向相对侧壁上沉积第三绝缘材料以形成第五绝缘隔片及第六绝缘隔片。在特定实施例中，第一横向相对侧壁、第二横向相对侧壁及第三横向相对侧壁可为图2中的侧壁204、206、210、212、216及218。继续到1414，移除第一虚设结构、第二虚设结构及第三虚设结构。
前进到1416，执行蚀刻以形成在第一绝缘隔片下方的第一鳍、在第二绝缘隔片下方的第二鳍、在第三绝缘隔片下方的第三鳍、在第四绝缘隔片下方的第四鳍、在第五绝缘隔片下方的第五鳍及在第六绝缘隔片下方的第六鳍。在特定实施例中，鳍712、714、722、728、736、738、742、744、746及748是经由如图7中所说明的蚀刻702而形成。
移到1418，使用第一栅极形成下拉场效晶体管(FET)以调制通过第一鳍及通过第二鳍的电流，使用第二栅极形成上拉FET以调制通过第三鳍或通过第四鳍的电流，且使用第三栅极形成通过门FET以调制通过第五鳍及通过第六鳍的电流。在特定实施例中，下拉FET为图8中的FET 808，上拉FET为FET 810，且推门为FET 802。所述方法在1420处结束。
图15为制造鳍式场效晶体管(FinFET)装置的方法的第三说明性实施例的流程图。在1502处，在硅衬底上沉积第一虚设结构。第一虚设结构具有隔开第一宽度的第一侧壁及第二侧壁。继续到1504，在沉积第一虚设结构的同时在硅衬底上沉积第二虚设结构。第二虚设结构具有隔开第二宽度的第三侧壁及第四侧壁，其中第二宽度大体上大于第一宽度。在特定实施例中，第一宽度在10纳米与30纳米之间且第二宽度在40纳米与70纳米之间。在特定实施例中，第一虚设结构为图1中的虚设结构112或116且第二虚设结构为虚设结构114。
进行到1506，沉积第一绝缘材料以形成邻近于第一侧壁的第一绝缘隔片且形成邻近于第二侧壁的第二绝缘隔片。移到1508，沉积第二绝缘材料以形成邻近于第三侧壁的第三绝缘隔片及邻近于第四侧壁的第四绝缘隔片。
前进到1510，将第一虚设结构从硅衬底移除。继续到1512，将第二虚设结构从硅衬底移除。在特定实施例中，可将图1中的第一及第二虚设结构112及114从硅衬底104移除。
进行到1514，移除第三绝缘隔片及第四绝缘隔片中的至少一者的一部分。在特定实施例中，如图500中，移除绝缘隔片210及212的一部分。在说明性实施例中，使用例如负型光致抗蚀剂工艺的光致抗蚀剂工艺来移除所述绝缘隔片。前进到1516，在第一绝缘隔片、第二绝缘隔片、第三绝缘隔片及第四绝缘隔片中的至少一者的至少一部分上沉积接触垫结构。在特定实施例中，如图6中，在绝缘隔片204、206、210、212、216及218上沉积接触垫结构602、604、606、608、610、612、614、616、618及620。
移到1518，使用第一绝缘隔片、第二绝缘隔片、第三绝缘隔片及第四绝缘隔片作为蚀刻掩模而执行蚀刻以形成多个鳍。在特定实施例中，蚀刻702为硅蚀刻，且蚀刻702用以形成如图7中的鳍712、714、722、728、736、738、742、744、746及748。所述方法在1520处结束。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此互换性，上文已大体上在功能性方面描述了各种说明性组件、块、配置、模块、电路及步骤。将所述功能性实施为硬件还是软件取决于特定应用及强加于整个系统上的设计约束。所属领域的技术人员可针对每一特定应用以变化的方式实施所描述的功能性，但不应将所述实施决策解释为会引起偏离本发明的范围。
结合本文中所揭示的实施例所描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或硬件与软件模块的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的存储媒体中。将示范性存储媒体耦合到处理器，以使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代方案中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供对所揭示的实施例的先前描述以使得所属领域的技术人员能够制造或使用所揭示的实施例。对这些实施例的各种修改对于所属领域的技术人员来说将显而易见，且在不偏离本发明的范围的情况下可将本文中所定义的原理应用于其它实施例。因此，本发明并不意在限于本文中所展示的实施例，而应被赋予与如由所附权利要求书定义的原理及新颖特征一致的可能的最广泛范围。

Claims (14)

1.一种制造FinFET装置的方法，其包含：
在硅衬底上形成第一虚设结构，所述第一虚设结构具有隔开第一宽度的第一侧壁及第二侧壁；
在形成所述第一虚设结构的同时，在所述硅衬底上形成第二虚设结构，所述第二虚设结构具有隔开第二宽度的第三侧壁及第四侧壁，其中所述第二宽度大体上大于所述第一宽度；
沉积第一绝缘材料以形成邻近于所述第一侧壁的第一绝缘隔片且形成邻近于所述第二侧壁的第二绝缘隔片；
沉积第二绝缘材料以形成邻近于所述第三侧壁的第三绝缘隔片及邻近于所述第四侧壁的第四绝缘隔片；
移除所述第三绝缘隔片及所述第四绝缘隔片中的至少一者的一部分；
其中所述第一虚设结构用以形成大致隔开所述第一宽度的第一对鳍；且
其中所述第二虚设结构用以形成大致隔开所述第二宽度的第二对鳍；且其中所述第二虚设结构使得两个单鳍装置形成。
2.根据权利要求1所述的方法，其进一步包含：
将所述第一虚设结构从所述硅衬底移除；以及
将所述第二虚设结构从所述硅衬底移除。
3.根据权利要求1所述的方法，其中所述第一宽度在10纳米与30纳米之间，且所述第二宽度在40纳米与70纳米之间。
4.根据权利要求1所述的方法，其进一步包含在所述第一绝缘隔片、所述第二绝缘隔片、所述第三绝缘隔片及所述第四绝缘隔片中的至少一者的至少一部分上沉积接触垫结构。
5.根据权利要求4所述的方法，其进一步包含使用所述第一绝缘隔片、所述第二绝缘隔片、所述第三绝缘隔片及所述第四绝缘隔片作为蚀刻掩模执行硅蚀刻以形成多个鳍。
6.根据权利要求5所述的方法，其中将所述多个鳍实施于六晶体管静态随机存取存储器位单元中。
7.根据权利要求6所述的方法，其进一步包含形成具有第一栅极结构的至少一个场效晶体管以调制通过所述多个鳍中的至少一个鳍的电流。
8.根据权利要求7所述的方法，其中所述至少一个场效晶体管为上拉FET、下拉FET及通过栅极FET中的一者。
9.根据权利要求5所述的方法，其中所述多个鳍中的至少一个鳍小于十五纳米宽。
10.根据权利要求5所述的方法，其进一步包含：
使用第一栅极形成下拉FET以调制通过鳍的电流，所述鳍是使用所述第一绝缘隔片及所述第二绝缘隔片形成的；以及
使用第二栅极形成上拉FET以调制通过鳍的电流，所述鳍是使用所述第三绝缘隔片或所述第四绝缘隔片形成的。
11.一种电子装置，其包含：
第一对鳍，其包含经蚀刻的硅衬底上的第一及第二突起部，所述第一突起部大体上平行于所述第二突起部且隔开第一宽度；
第二对鳍，其包含所述经蚀刻的硅衬底上的隔开第二宽度的第三及第四突起部，其中所述第二宽度不同于所述第一宽度；
第三对鳍，其包含所述经蚀刻的硅衬底上的隔开第三宽度的第五及第六突起部；
其中所述第二对鳍位于所述第一对鳍与所述第三对鳍之间；
其中所述第二宽度大于所述第一宽度和所述第三宽度；
其中所述第二宽度使得与所述第二对鳍相关联的晶体管各自使用单个鳍；以及
其中所述第一对鳍及所述第二对鳍是通过应用光刻掩模与具有不同尺寸的虚设结构而形成。
12.根据权利要求11所述的电子装置，其中所述第三宽度与所述第一宽度相同，且其中与所述第一对鳍和所述第三对鳍相关联的晶体管各自使用两个鳍。
13.根据权利要求11所述的电子装置，其进一步包含耦合到所述第一对鳍、所述第二对鳍及所述第三对鳍中的至少一者的至少一部分的接触垫结构。
14.根据权利要求11所述的电子装置，其进一步包含：
下拉场效晶体管，其使用第一栅极以调制通过所述第一突起部及所述第二突起部或通过所述第五突起部及所述第六突起部的电流；以及
上拉FET，其是使用第二栅极而形成以调制通过所述第三突起部或所述第四突起部的电流。
CN200980143005.7A 2008-11-06 2009-11-06 制造鳍式场效晶体管(finfet)装置的方法 Expired - Fee Related CN102197467B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/266,183 2008-11-06
US12/266,183 US7829951B2 (en) 2008-11-06 2008-11-06 Method of fabricating a fin field effect transistor (FinFET) device
PCT/US2009/063478 WO2010054139A1 (en) 2008-11-06 2009-11-06 A method of fabricating a fin field effect transistor (finfet) device

Publications (2)

Publication Number Publication Date
CN102197467A CN102197467A (zh) 2011-09-21
CN102197467B true CN102197467B (zh) 2014-10-22

Family

ID=41463196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143005.7A Expired - Fee Related CN102197467B (zh) 2008-11-06 2009-11-06 制造鳍式场效晶体管(finfet)装置的方法

Country Status (7)

Country Link
US (1) US7829951B2 (zh)
EP (1) EP2353178A1 (zh)
JP (1) JP5377654B2 (zh)
KR (1) KR101225086B1 (zh)
CN (1) CN102197467B (zh)
TW (1) TW201034127A (zh)
WO (1) WO2010054139A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110466B2 (en) * 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
US8258572B2 (en) * 2009-12-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with FinFETs having multiple fins
US9362290B2 (en) * 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
US8399931B2 (en) * 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8964455B2 (en) * 2010-03-10 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a SRAM circuit
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
US9472550B2 (en) 2010-11-23 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusted fin width in integrated circuitry
US8633076B2 (en) * 2010-11-23 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for adjusting fin width in integrated circuitry
US8377754B1 (en) 2011-10-10 2013-02-19 International Business Machines Corporation Stress enhanced junction engineering for latchup SCR
US8557675B2 (en) * 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique
US8669186B2 (en) * 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
CN103367152B (zh) * 2012-03-31 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应管的形成方法
KR101912582B1 (ko) * 2012-04-25 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8697515B2 (en) 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9059292B2 (en) 2012-08-02 2015-06-16 International Business Machines Corporation Source and drain doping profile control employing carbon-doped semiconductor material
US9093556B2 (en) 2012-08-21 2015-07-28 Stmicroelectronics, Inc. Multi-fin FINFET device including epitaxial growth barrier on outside surfaces of outermost fins and related methods
US8841188B2 (en) 2012-09-06 2014-09-23 International Business Machines Corporation Bulk finFET with controlled fin height and high-K liner
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US8987790B2 (en) 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
US8779528B2 (en) * 2012-11-30 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell comprising FinFETs
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
JP2014120661A (ja) * 2012-12-18 2014-06-30 Tokyo Electron Ltd ダミーゲートを形成する方法
US8941189B2 (en) * 2013-01-07 2015-01-27 International Business Machines Corporation Fin-shaped field effect transistor (finFET) structures having multiple threshold voltages (Vt) and method of forming
US9184101B2 (en) * 2013-03-11 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for removing semiconductor fins using alternating masks
US8846490B1 (en) 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8999792B2 (en) * 2013-03-15 2015-04-07 Qualcomm Incorporated Fin-type semiconductor device
KR102054302B1 (ko) 2013-06-21 2019-12-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN104465751B (zh) * 2013-09-16 2018-08-31 联华电子股份有限公司 半导体装置
US9761594B2 (en) * 2013-10-02 2017-09-12 Globalfoundries Inc. Hardmask for a halo/extension implant of a static random access memory (SRAM) layout
KR20150058597A (ko) 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102193674B1 (ko) 2014-01-22 2020-12-21 삼성전자주식회사 반도체 장치의 레이아웃 디자인을 생성하는 레이아웃 디자인 시스템
US9257439B2 (en) * 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
US9647113B2 (en) 2014-03-05 2017-05-09 International Business Machines Corporation Strained FinFET by epitaxial stressor independent of gate pitch
US9196612B2 (en) 2014-03-26 2015-11-24 International Business Machines Corporation Semiconductor device including merged-unmerged work function metal and variable fin pitch
US9318574B2 (en) * 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
KR102230450B1 (ko) * 2014-10-01 2021-03-23 삼성전자주식회사 반도체 장치의 설계 방법 및 설계 시스템
US9842182B2 (en) * 2014-10-01 2017-12-12 Samsung Electronics Co., Ltd. Method and system for designing semiconductor device
TWI642110B (zh) * 2014-12-03 2018-11-21 聯華電子股份有限公司 半導體元件及其製作方法
JP6502705B2 (ja) * 2015-03-03 2019-04-17 キヤノン株式会社 形成方法
KR102352153B1 (ko) 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102455433B1 (ko) 2015-07-03 2022-10-17 삼성전자주식회사 수직 정렬된 2차원 물질을 포함하는 소자 및 수직 정렬된 2차원 물질의 형성방법
US9793271B1 (en) 2016-04-29 2017-10-17 International Business Machines Corporation Semiconductor device with different fin pitches
TWI750316B (zh) 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
CN110828460B (zh) * 2018-08-14 2022-07-19 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
CN1645577A (zh) * 2003-12-09 2005-07-27 国际商业机器公司 FinFET的制作方法以及至少包含一个FinFET的集成电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894326B2 (en) 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
CN1929260A (zh) 2003-07-29 2007-03-14 发那科株式会社 电机及电机制造装置
US6924560B2 (en) 2003-08-08 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compact SRAM cell with FinFET
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
JP2005142289A (ja) 2003-11-05 2005-06-02 Toshiba Corp 半導体記憶装置
US7098477B2 (en) * 2004-04-23 2006-08-29 International Business Machines Corporation Structure and method of manufacturing a finFET device having stacked fins
US6951784B1 (en) 2004-08-05 2005-10-04 International Business Machines Corporation Three-mask method of constructing the final hard mask used for etching the silicon fins for FinFETs
US20070024917A1 (en) 2005-07-29 2007-02-01 Lexmark International, Inc. Device access area illumination in an imaging apparatus
US8299400B2 (en) 2005-08-04 2012-10-30 Guardian Industries Corp. Heatable vehicle window utilizing silver inclusive epoxy electrical connection and method of making same
US7323374B2 (en) 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
US7301210B2 (en) 2006-01-12 2007-11-27 International Business Machines Corporation Method and structure to process thick and thin fins and variable fin to fin spacing
JP2008117816A (ja) 2006-10-31 2008-05-22 Toshiba Corp 半導体装置の製造方法
JP2008177278A (ja) * 2007-01-17 2008-07-31 Toshiba Corp スタティック型半導体記憶装置
US7812373B2 (en) 2007-02-12 2010-10-12 Infineon Technologies Ag MuGFET array layout
JP4445521B2 (ja) * 2007-06-15 2010-04-07 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
CN1645577A (zh) * 2003-12-09 2005-07-27 国际商业机器公司 FinFET的制作方法以及至少包含一个FinFET的集成电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2008-117816A 2008.05.22

Also Published As

Publication number Publication date
US20100109086A1 (en) 2010-05-06
WO2010054139A1 (en) 2010-05-14
KR20110092299A (ko) 2011-08-17
KR101225086B1 (ko) 2013-01-22
JP5377654B2 (ja) 2013-12-25
CN102197467A (zh) 2011-09-21
EP2353178A1 (en) 2011-08-10
US7829951B2 (en) 2010-11-09
JP2012505552A (ja) 2012-03-01
TW201034127A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
CN102197467B (zh) 制造鳍式场效晶体管(finfet)装置的方法
JP4490927B2 (ja) 半導体装置
US8569125B2 (en) FinFET with improved gate planarity
US9018686B2 (en) Dual gate finFET devices
US7183142B2 (en) FinFETs with long gate length at high density
KR101827353B1 (ko) 디램 소자 및 이의 제조 방법
US20130161729A1 (en) Methods of Forming Isolation Structures on FinFET Semiconductor Devices
CN107994018B (zh) 半导体存储器件结构及其制作方法
KR20130059275A (ko) 다중 측벽 이미지 전사 기법을 이용하여 구조 내에 피쳐들을 패터닝하는 방법들
CN104022021A (zh) 图案化的方法及存储器元件的形成方法
TWI621170B (zh) 鰭式場效電晶體及其製造方法
JP5323493B2 (ja) ストレッサを有する半導体デバイスおよびその製造方法
US20200043791A1 (en) Semiconductor device
US20020187621A1 (en) Method of manufacturing semiconductor device
JP5583765B2 (ja) 電界効果トランジスタの製造方法
JP6677464B2 (ja) 半導体素子及びその製造方法
CN102789985B (zh) 半导体器件及其制造方法
JP2008117816A (ja) 半導体装置の製造方法
KR100680465B1 (ko) 플래시 메모리 소자의 제조 방법
KR20080029660A (ko) 반도체 소자 및 그의 제조 방법
CN113066725B (zh) 一种晶体管及其制作方法
US9349813B2 (en) Method for fabricating semiconductor device
WO2023272875A1 (zh) 半导体结构及其制作方法
CN111463276B (zh) 半导体结构及其形成方法
CN100411144C (zh) 非挥发性存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141022

Termination date: 20181106