CN102160289B - 锁存器结构、分频器及其操作方法 - Google Patents

锁存器结构、分频器及其操作方法 Download PDF

Info

Publication number
CN102160289B
CN102160289B CN200980136336.8A CN200980136336A CN102160289B CN 102160289 B CN102160289 B CN 102160289B CN 200980136336 A CN200980136336 A CN 200980136336A CN 102160289 B CN102160289 B CN 102160289B
Authority
CN
China
Prior art keywords
output
input
transistor
level
logic level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980136336.8A
Other languages
English (en)
Other versions
CN102160289A (zh
Inventor
张昆
肯尼思·巴尼特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102160289A publication Critical patent/CN102160289A/zh
Application granted granted Critical
Publication of CN102160289B publication Critical patent/CN102160289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H03K23/544—Ring counters, i.e. feedback shift register counters with a base which is an odd number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种锁存器，其包括三个电路。第一电路在第一输入(D)及第一时钟相位(CK)均为低时将第一输出(QB)驱动到第一电平，在D及CK均为高时将所述QB驱动到第二电平，且在将不同逻辑电平施加到D及CK时提供高阻抗(HI-Z)。第二电路在第三输入(DB)及互补时钟相位(CKB)均为低时将第二输出(Q)驱动到所述第一电平，在DB及CKB均为高时将所述Q驱动到所述第二电平，且在将不同逻辑电平施加到DB及CKB时提供HI-Z。第三电路在所述第一电路及所述第二电路在Q及QB处提供HI-Z时维持Q及QB的电压。借助所述锁存器建构的奇数分频器在不将输出脉冲宽度限于输入周期的整数倍数的情况下产生50％工作循环操作。

Description

锁存器结构、分频器及其操作方法
根据35U.S.C.§119主张优先权
本专利申请案主张2008年9月19日申请的题目为“锁存器结构和分频器(LATCHSTRUCTURE AND FREQUENCY DIVIDER)”的第61/098,665号美国临时专利申请案的优先权，所述美国临时专利申请案已转让给本受让人，且其全部内容在此以引用的方式明确地并入本文中。
技术领域
本发明大体来说涉及电子电路及通信设备。更特定来说，在若干方面中，本发明涉及锁存器、分频器、合成器及使用所述装置的无线通信装置。
背景技术
分频器用于各种电子装置中，包括例如蜂窝式电话及个人数字助理等便携式无线装置。分频器的输出波形通常是从分频器的输入的上升沿或下降沿导出。为此，奇数分频器(例如，除以3、5、7等等)具有通常限于为其输入的周期的整数倍数的脉冲宽度的输出。因为奇数分频器的完整输出循环等于奇数个其输入循环持续时间，所以获取百分之五十的工作循环通常需要对应于非整数个输入循环的脉冲宽度。这可能不必要地限制使用奇数分频器的设备的设计者可用的频率选择。
因此，需要分频器、例如锁存器等分频器组件和用于操作分频器的方法，其克服现有电路的上述限制且在除以奇数时不会过度地限制操作频率的选择。进一步需要具有所述分频器的通信设备，包括无线通信设备。
发明内容
本文中所揭示的实施例可通过提供可在输入的上升沿及下降沿两者上转变的锁存器结构、通过所述锁存器结构所制造的分频器的实施例及使用所述分频器的接收器及发射器的实施例来解决以上所描述的需要中的一者或一者以上。
在一实施例中，一种电子锁存器包括第一电路，第一电路经配置以在第一输入处于第一输入逻辑电平(例如，高)且第二输入处于第一输入逻辑电平时将第一输出驱动到第一输出逻辑电平(例如，低)，在第一输入处于第二输入逻辑电平(例如，低)且第二输入处于第二输入逻辑电平时将第一输出驱动到不同于第一输出逻辑电平的第二输出逻辑电平(例如，高)，且在将不同输入逻辑电平施加到第一输入及第二输入时将第一输出设定到高阻抗状态。电子锁存器还包括第二电路，第二电路经配置以在第三输入处于第一输入逻辑电平且第四输入处于第一输入逻辑电平时将第二输出驱动到第一输出逻辑电平，在第三输入处于第二输入逻辑电平且第四输入处于第二输入逻辑电平时将第二输出驱动到第二输出逻辑电平，且在将不同输入逻辑电平施加到第三输入及第四输入时将第二输出设定到高阻抗状态。电子锁存器进一步包括第三电路，第三电路经配置以在第一电路将第一输出驱动到高阻抗状态且第二电路将第二输出驱动到高阻抗状态时维持第一输出及第二输出的电压电平。
在一实施例中，一种电子锁存器包括用于在第一输入处于第一输入电平且第二输入处于第一输入电平时将第一输出驱动到第一输出电平、在第一输入处于第二输入电平且第二输入处于第二输入电平时将第一输出驱动到不同于第一输出电平的第二输出电平且在将不同输入电平施加到第一输入及第二输入时将第一输出设定到高阻抗状态的装置。电子锁存器还包括用于在第三输入处于第一输入电平且第四输入处于第一输入电平时将第二输出驱动到第一输出电平、在第三输入处于第二输入电平且第四输入处于第二输入电平时将第二输出驱动到第二输出电平且在将不同输入电平施加到第三输入及第四输入时将第二输出设定到高阻抗状态的装置。电子锁存器进一步包括用于在用于驱动第一输出的装置将第一输出驱动到高阻抗状态且用于驱动第二输出的装置将第二输出驱动到高阻抗状态时维持第一输出及第二输出的电压电平的装置。
在一实施例中，一种分频器包括多个锁存器。多个锁存器中的每一锁存器经选择性地配置以在时钟的上升沿及下降沿两者上切换状态。
在一实施例中，提供一种用于操作电子锁存器的方法。方法包括响应于第一输入及第一时钟相位处于第一输入逻辑电平而以第一输出逻辑电平来驱动第一输出。方法还包括响应于第二输入及第二时钟相位处于第一输入逻辑电平而以第一输出逻辑电平来驱动第二输出。方法另外包括响应于第一输入及第一时钟相位处于第二输入逻辑电平而以第二输出逻辑电平来驱动第一输出。方法进一步包括响应于第二输入及第二时钟相位处于第二输入逻辑电平而以第二输出逻辑电平来驱动第二输出。方法进一步包括响应于第一输入及第一时钟相位处于不同输入逻辑电平而在第一输出处提供高阻抗。方法进一步包括响应于第二输入及第二时钟相位处于不同输入逻辑电平而在第二输出处提供高阻抗。方法进一步包括在第一输入及第一时钟相位处于不同输入逻辑电平且第二输入及第二时钟相位处于不同输入逻辑电平时维持第一输出及第二输出的逻辑电平。
参考以下描述、图式及所附权利要求书，将更好地理解本发明的这些方面及其它方面。
附图说明
图1A说明锁存器的选定组件；
图1B说明用于图1A的锁存器的电路符号；
图2说明分频器的选定组件；及
图3说明图2的分频器的时序方面；及
图4说明操作经配置以在上升沿及下降沿两者上转变的锁存器的过程的选定步骤。
具体实施方式
在本文献中，词语“实施例”、“变体”及类似表述用以指代特定设备、过程或制品，且未必指代同一设备、过程或制品。因此，在一个位置或上下文中所使用的“一个实施例”(或类似表述)可指代特定设备、过程或制品；在不同位置中的相同或类似表述可指代不同设备、过程或制品。表述“替代实施例”、“替代地”及类似短语可用以指示许多不同可能实施例中的一者。可能实施例的数目未必限于两个或任何其它数量。
词语“示范性”在本文中可用以表示“充当实例、例子或说明”。本文中描述为“示范性”的任何实施例或变体未必被看作比其它实施例或变体优选或有利。在此描述中所描述的所有实施例及变体均为示范性实施例及变体，其经提供以使所属领域的技术人员能够制造及使用本发明，且未必限制给予本发明的合法保护范围。
图1A及图1B分别说明示范性锁存器100的选定组件及用于同一锁存器100的电路符号。如以下将论述，锁存器100可用于分频器中。
出于解释性目的，可将图1A所示的锁存器100的选定组件划分为三个晶体管群组。在图1A中，第一晶体管群组103包括晶体管M1A、M7、M6及M0A。第二晶体管群组105包括晶体管M1B、M9、M8及M0B。第三晶体管群组107包括具有晶体管M2、M3、M4及M5的一对交叉耦合反相器。应注意，在图中，DB代表(D补(D-bar))或D输入的经反转信号；同样地，QB代表(Q-bar)或Q输出的经反转信号；且CKB代表(CK-bar)或CK输入的经反转时钟信号。
让我们首先查看锁存器100的第一晶体管群组103的操作。当D及CK均为高时，晶体管M1A及M7处于“断开”(OFF)状态(不导电)，且晶体管M0A及M6处于“接通”(ON)状态(导电)。因此，输出被下拉。相反地，当D及CK均为低时，晶体管M1A及M7处于“接通”状态，且晶体管M0A及M6处于“断开”状态。因此，输出被拉高。最后，当CK的状态与D的状态相反(D为高，而CK为低，或反之亦然)时，容易见到锁存器100的晶体管群组103在处提供高阻抗，因为晶体管M1A/M7中的一者“断开”，且晶体管M0A/M6中的一者也“断开”。
如图1A所示，我们在此处假设正供应电压VDD，但在其它实施例中极性可能不同，而未必脱离本发明的范围。因此，电路可通过连接到M1A及M1B的源极的接地电位及连接到M0A及M0B的源极的VSS而操作。另外，所属领域的技术人员在细读本发明之后将不难理解，可以N沟道晶体管取代P沟道晶体管，且反之亦然。
锁存器100的第二晶体管群组105的操作类似于第一晶体管群组103的操作，其中具有对参考指定符的必要改变。换句话说，当及均为高时，晶体管M1B及M9处于“断开”状态(不导电)，且晶体管M0B及M8处于“接通”状态(导电)。因此，Q输出被下拉。相反地，当及均为低时，晶体管M1B及M9处于“接通”状态，且晶体管M0B及M8处于“断开”状态。因此，Q输出被拉高。最后，当的状态与的状态相反(为高，而为低，或反之亦然)时，锁存器100的第二晶体管群组105在Q处提供高阻抗，因为晶体管M1B/M9中的一者“断开”，且晶体管M0B/M8中的一者也“断开”。
接下来转向通过第三晶体管群组107的晶体管M2到M5所制作的交叉耦合反相器的操作，此电路在锁存器100的第一晶体管群组103及第二晶体管群组105不通过低逻辑值或高逻辑值来驱动及Q而是在这些输出处提供高阻抗时维持输出及Q输出的逻辑状态。这是D的电平与CK的电平不同(且，当然，同时的电平与的电平也不同)时的状况。为了说明起见，考虑Q为高且为低时的状况。接着，晶体管M2及M5“接通”，且晶体管M3及M4“断开”。因此，交叉耦合晶体管M2到M5将拉低且将Q拉高。如果锁存器100的第一晶体管群组103及第二晶体管群组105开始在Q及处提供高阻抗，那么晶体管M2到M5继续将Q及分别驱动到高及低。当Q为低且为高时，操作是对称的。在任一状况下，继续维持Q及的先前存在的(即，恰好在第一晶体管群组103及第二晶体管群组105开始在Q及处提供高阻抗之前存在的)逻辑状态。
因此，当D及CK为高时，Q及呈现对应电压电平(分别为高及低)；且当D及CK为低时，Q及呈现对应电压电平(分别为低及高)。当D输入及CK输入中的仅一者的状态改变时，第一晶体管群组103及第二晶体管群组105在Q及上提供高阻抗，且第三晶体管群组107的交叉耦合反相器维持Q及恰好在D输入及CK输入的分歧之前所呈现的电压电平。
因此，锁存器100不仅可在CK的上升沿或下降沿上改变状态，而且可在CK的上升沿及下降沿两者上改变状态。
图2说明包括三个锁存器(锁存器1、锁存器2及锁存器3)的分频器200的选定组件，三个锁存器中的每一者经配置以在时钟CK的上升沿及下降沿两者上转变。在一变体中，三个锁存器中的每一者与图1A及图1B所示的锁存器100等同或大体上相同，其中具有用于图1及图2中的相同参考指定符。分频器200经配置以除以三，且在其输出处(例如，锁存器3的Q3及/或QB3)提供具有大体上百分之五十的工作循环的波形。
图3说明分频器200的操作的选定时序方面。图3中的阴影区域对应于未知状态/转变，且以下不对其进行论述。参考指定符Q1指代锁存器1的Q输出，Q2指代锁存器2的Q输出，且Q3指代锁存器3的Q输出。参考指定符Q3还总体上指代分频器200的输出中的一者。
图3中的箭头指示状态与转变之间的因果关系。因此，箭头“1”展示Q1从低到高的第一(在时间方面，即，图3中的最左边)转变由于在Q3为低时出现的CK上升沿而发生。箭头“2”展示Q2的第一上升沿由于CK在Q1保持高时的随后下降沿而接着跟随。箭头“3”指示Q3的下降沿由于在Q2为高时的CK上升沿而接着出现。类似地，箭头“4”指示Q1的下一下降沿是由于CK在Q3保持高时的下降沿而引起，箭头“5”指示Q2的下一下降沿是由于在Q1为低时的CK上升沿而引起，且箭头“6”指示Q3的随后下降沿为在Q2为低时的CK下降沿的结果。
如从图2及图3可见且所属领域的一般技术人员在细读此文献及附图之后将容易理解，锁存器1到3中的每一者中Q的状态转变在时钟CK(及CKB)的上升沿及下降沿两者上发生，时钟CK(及CKB)在输出Q3处被除以三。
分频器200或借助根据图1A所示的实施例的锁存器制作的另一分频器可用于无线通信装置(例如，蜂窝式电话或个人数字助理)的接收器及/或发射器中。举例来说，所述分频器可用于合成器的锁相回路(PLL)的反馈路径中，以对输入到合成器中的参考频率进行分频，或对合成器的输出进行分频。
图4说明操作经配置以在上升时钟沿及下降时钟沿两者上转变的锁存器(例如，图1A及图1B的锁存器100)的方法400的选定步骤。
在流程点401处，锁存器经配置、经加电且准备好进行操作。
在步骤410处，锁存器中的第一电路(103)响应于第一输入(D)及时钟的第一相位(CK)各自处于第一输入逻辑电平(例如，逻辑高)而产生第一输出的第一输出逻辑电平(例如，逻辑低)。
在步骤420处，锁存器中的第二电路(105)响应于第二输入及时钟的第二相位各自处于第一输入逻辑电平而产生第二输出(Q)的第一输出逻辑电平。
在步骤430处，锁存器中的第一电路响应于第一输入及时钟的第一相位各自处于第二输入逻辑电平(例如，逻辑低)而产生第一输出的第二输出逻辑电平(例如，逻辑高)。
在步骤440处，锁存器中的第二电路响应于第二输入及时钟的第二相位各自处于第二输入逻辑电平(例如，逻辑低)而产生第二输出的第二输出逻辑电平(例如，逻辑高)。
在步骤450处，锁存器中的第一电路响应于第一输入及时钟的第一相位处于不同输入逻辑电平(例如，时钟为高且第一输入为低，或反之亦然)而在第一输出处产生高阻抗状态。
在步骤460处，锁存器中的第二电路响应于第二输入及时钟的第二相位处于不同输入逻辑电平(例如，时钟为高且第二输入为低，或反之亦然)而在第二输出处产生高阻抗状态。
在步骤470处，锁存器中的第三电路(107)维持第一输出及第二输出的逻辑状态，其是紧接在时钟的第一相位的状态与第一输入的状态变得不同或时钟的第二相位的状态与第二输入的状态变得不同之前存在的。
可根据需要而连续地重复方法400的步骤。
如所属领域的技术人员在细读本发明之后将理解，根据此文献的奇数分频器可实施除了三以外的分频数字，例如，五、七、九或任何其它奇数。所述分频器可实施于包括其它分频器的链(chain)中，使得所述链的总分频比可为奇数、偶数及/或可编程。所属领域的技术人员在细读本发明之后将进一步理解，可使用差分信号(输入及输出两者)来实施根据此文献的锁存器。事实上，如果用反转输入/输出差分参考电平(“-”)来替换接地符号且认为输入(Q及QB)及输出(D及DB)是非反转差分输入/输出(“+”)，那么以上所描述及图中所说明的实施例及变体可为差分的。接着可使用图2及图3所说明的原理来配置奇数分频器。
尽管在本发明中可能已连续地描述各种方法的步骤及决策块，但可通过单独元件联合或并行地、异步或同步地、以管线方式或以其它方式执行这些步骤及决策中的一些步骤及决策。不存在以此描述所列出步骤及决策的相同次序来执行所述步骤及决策的特定要求，除非明确地如此指示、以其它方式从上下文中清楚地看出，或固有地如此要求。然而，应注意，在选定变体中，是以以上所描述及/或附图所示的特定序列来执行步骤及决策。此外，在每一系统中可能并不需要每一所说明的步骤及决策，而尚未特别说明的一些步骤及决策在一些系统中可能是需要的或必要的。
所属领域的技术人员将理解，此文献中所描述的通信技术可用于单向业务传输及用于双向业务传输。
所属领域的技术人员还将理解，可使用多种不同技艺及技术中的任一者来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿以上描述所参考的数据、指令、命令、信息、信号、位、符号及码片。
所属领域的技术人员将进一步了解，可将结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路及算法步骤实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此互换性，已在上文中按照其功能性一般性地描述了各种说明性组件、块、模块、电路及步骤。将所述功能性实施为硬件、软件或是硬件与软件的组合是视特定应用及强加于整个系统上的设计约束而定。所属领域的技术人员可针对每一特定应用以变化的方式来实施所描述的功能性，但不应将所述实施决策解释为导致脱离本发明的范围。
可通过经设计以执行本文中所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块及电路。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其它所述配置。
可能已结合本文中所揭示的实施例而描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以所述两者的组合进行体现。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体。处理器及存储媒体可驻存于ASIC中。ASIC可驻存于接入终端中。或者，处理器及存储媒体可作为离散组件而驻存于接入终端中。
提供所揭示的实施例的前述描述以使任何所属领域的技术人员能够制造或使用本发明。对这些实施例的各种修改对于所属领域的技术人员来说将是显而易见的，且本文中所界定的一般原理可应用于其它实施例。因此，本发明既定不限于本文中所展示的实施例，而是应符合与本文中所揭示的原理及新颖特征一致的最广泛范围。

Claims (26)

1.一种电子锁存器，其包含：
第一电路，其经配置以在第一输入处于第一输入逻辑电平且第二输入处于所述第一输入逻辑电平时将第一输出驱动到第一输出逻辑电平，在所述第一输入处于第二输入逻辑电平且所述第二输入处于所述第二输入逻辑电平时将所述第一输出驱动到不同于所述第一输出逻辑电平的第二输出逻辑电平，且在将不同输入逻辑电平施加到所述第一输入及所述第二输入时将所述第一输出设定到高阻抗状态；
第二电路，其经配置以在第三输入处于所述第一输入逻辑电平且第四输入处于所述第一输入逻辑电平时将第二输出驱动到所述第一输出逻辑电平，在所述第三输入处于所述第二输入逻辑电平且所述第四输入处于所述第二输入逻辑电平时将所述第二输出驱动到所述第二输出逻辑电平，且在将不同输入逻辑电平施加到所述第三输入及所述第四输入时将所述第二输出设定到所述高阻抗状态；及
第三电路，其经配置以在所述第一电路将所述第一输出驱动到所述高阻抗状态且所述第二电路将所述第二输出驱动到所述高阻抗状态时维持所述第一输出及所述第二输出的电压电平。
2.根据权利要求1所述的电子锁存器，其中：
所述第一输出逻辑电平为逻辑低；
所述第二输出逻辑电平为逻辑高；
所述第一输入逻辑电平为所述逻辑高；且
所述第二输入逻辑电平为所述逻辑低。
3.根据权利要求1所述的电子锁存器，其中所述第三电路包含一对交叉耦合反相器。
4.根据权利要求3所述的电子锁存器，其中：
所述第一电路包含第一晶体管、第二晶体管、第三晶体管及第四晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管串联地连接，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管中的每一者包含漏极、源极及栅极，所述第一输入耦合到所述第二晶体管的所述栅极且耦合到所述第三晶体管的所述栅极，所述第一输出耦合到所述第二晶体管的所述漏极且耦合到所述第三晶体管的所述漏极；且
所述第二电路包含第五晶体管、第六晶体管、第七晶体管及第八晶体管，所述第五晶体管、所述第六晶体管、所述第七晶体管及所述第八晶体管串联连接，所述第五晶体管、所述第六晶体管、所述第七晶体管及所述第八晶体管中的每一者包含漏极、源极及栅极，所述第三输入耦合到所述第六晶体管的所述栅极且耦合到所述第七晶体管的所述栅极，所述第二输出耦合到所述第六晶体管的所述漏极且耦合到所述第七晶体管的所述漏极。
5.根据权利要求4所述的电子锁存器，其中所述第三电路包含一对交叉耦合反相器。
6.根据权利要求4所述的电子锁存器，其中：
所述第三电路包含第九晶体管、第十晶体管、第十一晶体管及第十二晶体管，所述第九晶体管、所述第十晶体管、所述第十一晶体管及所述第十二晶体管中的每一晶体管包含栅极、源极及漏极；
所述第九晶体管的所述漏极耦合到所述第十晶体管的所述漏极、所述第十一晶体管的所述栅极、所述第十二晶体管的所述栅极及所述第一输出；且
所述第十一晶体管的所述漏极耦合到所述第十二晶体管的所述漏极、所述第九晶体管的所述栅极、所述第十晶体管的所述栅极及所述第二输出。
7.一种包含多个锁存器的分频器，所述多个锁存器中的每一锁存器是根据权利要求1所述，所述分频器经配置以除以奇整数。
8.一种频率产生器，其包含根据权利要求7所述的分频器。
9.一种无线通信装置，其包含根据权利要求8所述的频率产生器。
10.一种移动通信装置，其包含根据权利要求8所述的频率产生器。
11.一种电子锁存器，其包含：
用于在第一输入处于第一输入电平且第二输入处于所述第一输入电平时将第一输出驱动到第一输出电平、在所述第一输入处于第二输入电平且所述第二输入处于所述第二输入电平时将所述第一输出驱动到不同于所述第一输出电平的第二输出电平且在将不同输入电平施加到所述第一输入及所述第二输入时将所述第一输出设定到高阻抗状态的装置；
用于在第三输入处于所述第一输入电平且第四输入处于所述第一输入电平时将第二输出驱动到所述第一输出电平、在所述第三输入处于所述第二输入电平且所述第四输入处于所述第二输入电平时将所述第二输出驱动到所述第二输出电平且在将不同输入电平施加到所述第三输入及所述第四输入时将所述第二输出设定到所述高阻抗状态的装置；及
用于在所述用于驱动所述第一输出的装置将所述第一输出驱动到所述高阻抗状态且所述用于驱动所述第二输出的装置将所述第二输出驱动到所述高阻抗状态时维持所述第一输出及所述第二输出的电压电平的装置。
12.根据权利要求11所述的电子锁存器，其中：
所述第一输出电平为逻辑低；
所述第二输出电平为逻辑高；
所述第一输入电平为所述逻辑高；且
所述第二输入电平为所述逻辑低。
13.根据权利要求11所述的电子锁存器，其中：
所述用于驱动所述第一输出的装置包含第一多个N沟道晶体管；
所述用于驱动所述第二输出的装置包含第二多个N沟道晶体管；且
所述用于维持电压电平的装置包含第三多个N沟道晶体管。
14.根据权利要求11所述的电子锁存器，其中：
所述用于驱动所述第一输出的装置包含第一多个P沟道晶体管；
所述用于驱动所述第二输出的装置包含第二多个P沟道晶体管；且
所述用于维持电压电平的装置包含第三多个P沟道晶体管。
15.根据权利要求11所述的电子锁存器，其经配置以在正供应电压与接地电位之间操作。
16.根据权利要求11所述的电子锁存器，其经配置以在负供应电压与接地电位之间操作。
17.一种包含频率产生器的无线通信装置，所述频率产生器包含经配置以除以奇整数的分频器，所述分频器包含多个锁存器，所述多个锁存器中的每一锁存器是根据权利要求11所述。
18.一种包含多个锁存器的分频器，所述多个锁存器中的每一锁存器经选择性地配置以在时钟的上升沿及下降沿两者上切换状态，其中所述多个锁存器中的每一锁存器包含
第一电路，其经配置以驱动第一输出，
第二电路，其经配置以驱动第二输出，及
第三电路，其经配置以在所述第一电路将所述第一输出驱动到高阻抗状态且所述第二电路将所述第二输出驱动到所述高阻抗状态时维持所述第一输出及所述第二输出的电压电平。
19.根据权利要求18所述的分频器，其中所述多个锁存器经配置以将所述时钟的频率除以奇数，以获得工作循环等于百分之五十的至少一个输出。
20.根据权利要求19所述的分频器，其中所述奇数为3。
21.根据权利要求19所述的分频器，其中所述奇数为5。
22.根据权利要求19所述的分频器，其中所述奇数大于5。
23.一种包含射频区段的无线装置，所述射频区段包含根据权利要求19所述的分频器。
24.一种操作电子锁存器的方法，所述方法包含：
响应于第一输入及第一时钟相位处于第一输入逻辑电平而以第一输出逻辑电平驱动第一输出；
响应于第二输入及第二时钟相位处于所述第一输入逻辑电平而以所述第一输出逻辑电平驱动第二输出；
响应于所述第一输入及所述第一时钟相位处于第二输入逻辑电平而以第二输出逻辑电平驱动所述第一输出；
响应于所述第二输入及所述第二时钟相位处于所述第二输入逻辑电平而以所述第二输出逻辑电平驱动所述第二输出；
响应于所述第一输入及所述第一时钟相位处于不同输入逻辑电平而在所述第一输出处提供高阻抗；
响应于所述第二输入及所述第二时钟相位处于不同输入逻辑电平而在所述第二输出处提供所述高阻抗；及
在所述第一输入及所述第一时钟相位处于不同输入逻辑电平且所述第二输入及所述第二时钟相位处于不同输入逻辑电平时，维持所述第一输出及所述第二输出的逻辑电平。
25.根据权利要求24所述的方法，其中：
所述第二输入为所述第一输入的补充；且
所述第二时钟相位为所述第一时钟相位的补充。
26.根据权利要求25所述的方法，其中：
所述第一输出逻辑电平为逻辑低；
所述第二输出逻辑电平为逻辑高；
所述第一输入逻辑电平为所述逻辑高；且
所述第二输入逻辑电平为所述逻辑低。
CN200980136336.8A 2008-09-19 2009-09-18 锁存器结构、分频器及其操作方法 Active CN102160289B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9866508P 2008-09-19 2008-09-19
US61/098,665 2008-09-19
US12/552,810 2009-09-02
US12/552,810 US8058901B2 (en) 2008-09-19 2009-09-02 Latch structure, frequency divider, and methods for operating same
PCT/US2009/057555 WO2010033855A2 (en) 2008-09-19 2009-09-18 Latch structure, frequency divider, and methods for operating same

Publications (2)

Publication Number Publication Date
CN102160289A CN102160289A (zh) 2011-08-17
CN102160289B true CN102160289B (zh) 2014-09-03

Family

ID=42036981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980136336.8A Active CN102160289B (zh) 2008-09-19 2009-09-18 锁存器结构、分频器及其操作方法

Country Status (7)

Country Link
US (2) US8058901B2 (zh)
EP (1) EP2342823A2 (zh)
JP (3) JP5524216B2 (zh)
KR (1) KR101256737B1 (zh)
CN (1) CN102160289B (zh)
TW (1) TW201103261A (zh)
WO (1) WO2010033855A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058901B2 (en) 2008-09-19 2011-11-15 Qualcomm Incorporated Latch structure, frequency divider, and methods for operating same
US8149017B2 (en) * 2010-06-25 2012-04-03 Xerox Corporation Low-voltage to high-voltage level translation using capacitive coupling
JP5712890B2 (ja) * 2011-10-07 2015-05-07 富士通株式会社 ラッチ回路
US8786328B2 (en) * 2012-09-12 2014-07-22 Texas Instruments Incorporated RF logic divider
CN104079290B (zh) * 2013-03-25 2018-10-19 恩智浦美国有限公司 具有电阻性多晶路由的触发器电路
TWI533609B (zh) * 2013-07-12 2016-05-11 晨星半導體股份有限公司 可實現５０％工作週期之整數除頻器及可編程整數除頻器
CN104601167B (zh) * 2013-10-31 2018-03-27 晨星半导体股份有限公司 可实现50%工作周期的整数除频器及可编程整数除频器
KR101634674B1 (ko) * 2014-07-07 2016-07-08 (주)에프씨아이 분주 신호 생성 방법과 이를 위한 주파수 분주기
US9948309B2 (en) * 2014-11-14 2018-04-17 Texas Instruments Incorporated Differential odd integer divider
CN106374914B (zh) * 2015-07-23 2019-11-26 中国科学院电子学研究所 一种可编程分频器
CN105700698B (zh) * 2016-01-05 2018-07-24 湖南工业大学 矩阵式键盘状态识别及编码电路
EP3217548B1 (en) * 2016-03-11 2021-05-05 Socionext Inc. Multiplexers
US10075150B2 (en) 2016-08-03 2018-09-11 Hewlett Packard Enterprise Development Lp Set-reset latches
GB2564915B (en) * 2017-07-26 2021-03-03 Cirrus Logic Int Semiconductor Ltd Frequency-divider circuitry
KR102460575B1 (ko) * 2017-12-21 2022-10-31 에스케이하이닉스 주식회사 증폭 회로, 이를 이용하는 주파수 분주 회로, 반도체 장치 및 반도체 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239640B1 (en) * 1999-02-23 2001-05-29 Silicon Integrated Systems Corporation Double edge trigger d-type flip-flop

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4703495A (en) * 1986-05-23 1987-10-27 Advanced Micro Device, Inc. High speed frequency divide-by-5 circuit
JPS6436218A (en) * 1987-07-31 1989-02-07 Toshiba Corp Frequency division circuit
US5281865A (en) 1990-11-28 1994-01-25 Hitachi, Ltd. Flip-flop circuit
JPH0629791A (ja) * 1991-09-21 1994-02-04 Hitachi Ltd フリップフロップ回路
JPH0595281A (ja) * 1991-10-01 1993-04-16 Nippon Telegr & Teleph Corp <Ntt> スタテイツク型クロツクドｃｍｏｓ分周器
DE4340966C1 (de) 1993-12-01 1995-01-19 Siemens Ag Schaltungsanordnung zur Erzeugung gerader Tastverhältnisse
US5841298A (en) * 1996-04-25 1998-11-24 Industrial Technology Research Institute Locally asynchronous, pipeline-able logic circuits for true-single-phase synchronous logic circuit
EP0872959B1 (fr) 1997-04-15 2003-12-10 Koninklijke Philips Electronics N.V. Diviseur de fréquence à faible bruit.
GB9727244D0 (en) 1997-12-23 1998-02-25 Sgs Thomson Microelectronics A dividing circuit and transistor stage therefor
JPH11205096A (ja) * 1998-01-07 1999-07-30 Matsushita Electric Ind Co Ltd ダブル・エッジトリガ・フリップフロップ
US6707326B1 (en) * 1999-08-06 2004-03-16 Skyworks Solutions, Inc. Programmable frequency divider
US6417711B2 (en) * 1999-10-19 2002-07-09 Honeywell Inc. High speed latch and flip-flop
US6389095B1 (en) 2000-10-27 2002-05-14 Qualcomm, Incorporated Divide-by-three circuit
EP1241788A1 (en) 2001-03-13 2002-09-18 STMicroelectronics Limited Digital frequency divider
US6995589B2 (en) 2003-06-13 2006-02-07 Via Technologies Inc. Frequency divider for RF transceiver
US7342429B2 (en) * 2003-09-11 2008-03-11 International Business Machines Corporation Programmable low-power high-frequency divider
US7227383B2 (en) * 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
JP2005303884A (ja) * 2004-04-15 2005-10-27 Sharp Corp フリップフロップ回路及びにこれを用いた分周器
US20050253630A1 (en) 2004-05-11 2005-11-17 Hong-Yi Huang Dual-modulus prescaler using double edge triggered D-flip-flops
US7373572B2 (en) 2005-01-26 2008-05-13 Intel Corporation System pulse latch and shadow pulse latch coupled to output joining circuit
US7451384B2 (en) 2004-07-15 2008-11-11 Honeywell International Inc. Error recovery in asynchronous combinational logic circuits
EP1776765B1 (en) * 2004-08-06 2016-11-30 Nxp B.V. Frequency divider
US7453294B1 (en) * 2005-06-28 2008-11-18 Altera Corporation Dynamic frequency divider with improved leakage tolerance
GB2437990B (en) * 2006-01-24 2008-06-25 Toumaz Technology Ltd Frequency divider circuits
WO2007109743A2 (en) * 2006-03-21 2007-09-27 Multigig Inc. Frequency divider
US20080115023A1 (en) * 2006-10-27 2008-05-15 Honeywell International Inc. Set hardened register
US20080164927A1 (en) * 2007-01-09 2008-07-10 International Business Machines Corporation Low-Phase Noise Low-Power Accurate I/Q Generator Using A Dynamic Frequency Divider
EP2130299A2 (en) * 2007-04-02 2009-12-09 Nxp B.V. An odd number frequency dividing circuit
TWI355805B (en) * 2008-06-03 2012-01-01 Ind Tech Res Inst Frequency divider
US8058901B2 (en) 2008-09-19 2011-11-15 Qualcomm Incorporated Latch structure, frequency divider, and methods for operating same
US8363455B2 (en) * 2008-12-04 2013-01-29 David Rennie Eight transistor soft error robust storage cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239640B1 (en) * 1999-02-23 2001-05-29 Silicon Integrated Systems Corporation Double edge trigger d-type flip-flop

Also Published As

Publication number Publication date
US20100073027A1 (en) 2010-03-25
JP2014132762A (ja) 2014-07-17
US8058901B2 (en) 2011-11-15
EP2342823A2 (en) 2011-07-13
JP5847861B2 (ja) 2016-01-27
JP6092337B2 (ja) 2017-03-08
JP2012503443A (ja) 2012-02-02
JP5524216B2 (ja) 2014-06-18
US8519742B2 (en) 2013-08-27
CN102160289A (zh) 2011-08-17
KR101256737B1 (ko) 2013-04-19
KR20110073528A (ko) 2011-06-29
WO2010033855A3 (en) 2010-09-30
TW201103261A (en) 2011-01-16
WO2010033855A2 (en) 2010-03-25
JP2016036151A (ja) 2016-03-17
US20120025877A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
CN102160289B (zh) 锁存器结构、分频器及其操作方法
US9166571B2 (en) Low power high speed quadrature generator
US9118333B1 (en) Self-adaptive multi-modulus dividers containing div2/3 cells therein
CN1269311C (zh) 具有较小抖动的改进的分频器和基于该分频器的设备
US7505548B2 (en) Circuits and methods for programmable integer clock division with 50% duty cycle
US20080258781A1 (en) Multi-Bit Programmable Frequency Divider
US7656211B2 (en) Dynamic floating input D flip-flop
US20140361814A1 (en) High Speed Latch
JPH07504076A (ja) ２重エッジトリガ型メモリー装置及びシステム
CN101378258A (zh) 一种模块化分频单元及分频器
US10177773B2 (en) Programmable clock divider
CN114567293B (zh) 锁存器以及包括锁存器的处理器和计算装置
US6404839B1 (en) Selectable clock divider circuit with a 50% duty cycle clock
US6614274B1 (en) 2/3 full-speed divider using phase-switching technique
US11575366B2 (en) Low power flip-flop
CN111711447B (zh) 一种预分频器及分频器
CN1767391A (zh) 一种用于相位切换型预分频器中的8相位输出的二分频器
John High frequency 32/33 prescalers using 2/3 prescaler technique
US11923849B1 (en) Frequency divider for non-overlapping clock signals
EP1469604A1 (en) Two-modulus prescaler circuit
US7109747B1 (en) Low power, high speed logic controller that implements thermometer-type control logic by utilizing scan flip-flops and a gated clock
CN110581706A (zh) 分频电路系统和方法
Ong et al. Technique for lower power dissipation in D-latch
WO2005041412A1 (en) Prescaler

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant