CN101971294B - 配线结构、薄膜晶体管基板及其制造方法、以及显示装置 - Google Patents

配线结构、薄膜晶体管基板及其制造方法、以及显示装置 Download PDF

Info

Publication number
CN101971294B
CN101971294B CN2009801084162A CN200980108416A CN101971294B CN 101971294 B CN101971294 B CN 101971294B CN 2009801084162 A CN2009801084162 A CN 2009801084162A CN 200980108416 A CN200980108416 A CN 200980108416A CN 101971294 B CN101971294 B CN 101971294B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
tft
nitrogen
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801084162A
Other languages
English (en)
Other versions
CN101971294A (zh
Inventor
川上信之
越智元隆
三木绫
森田晋也
横田嘉宏
福间信也
后藤裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN101971294A publication Critical patent/CN101971294A/zh
Application granted granted Critical
Publication of CN101971294B publication Critical patent/CN101971294B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种能够省略在纯Al或Al合金的Al系合金配线与半导体层之间的阻障金属层的直接接触技术，其是可以在宽的工艺余度的范围将Al系合金配线与半导体层直接且可靠地连接的技术。本发明涉及一种配线结构，其为在基板之上从基板侧开始依次具备半导体层、纯Al或Al合金的Al系合金膜的配线结构，在所述半导体层和所述Al系合金膜之间含有从基板侧开始依次为(N、C、F)层以及Al-Si扩散层的层叠结构，所述(N、C、F)层为含有选自氮、碳和氟中的至少一种元素的层，所述Al-Si扩散层含有Al和Si，且所述(N、C、F)层中所含的氮、碳和氟中的至少一种的元素与所述半导体层中所含的Si结合。

Description

配线结构、薄膜晶体管基板及其制造方法、以及显示装置
技术领域
本发明涉及可应用于液晶显示器、有机EL显示器等平板显示器(显示装置)、ULSI(超大规模集成电路)、ASIC(Application Specific IntegratedCircuit)、FET(场效应型晶体管)、二极管等的半导体装置的配线结构，薄膜晶体管基板及其制造方法，以及显示装置，特别涉及含有纯Al或Al合金的Al系合金膜作为配线材料的新型配线结构。
背景技术
液晶显示器等有源矩阵型液晶显示装置由以下部件构成：具备作为开关元件的薄膜晶体管(Thin Film Transitor，以下称为TFT。)、透明像素电极、栅极配线和源极-漏极配线等配线部、无定形硅(a-Si)或多晶硅(p-Si)等半导体层的TFT基板；与TFT基板相对以规定的间隔对向配置的具备共用电极的对向基板；在TFT基板与对向基板之间填充的液晶层。
在TFT基板中，对于栅极配线、源极-漏极配线等的配线材料，由于电阻率低、加工容易等理由，广泛使用纯Al、Al-Nd等Al合金(以下，将这些统称为Al系合金。)。在Al系合金配线(Al系合金膜)与TFT的半导体层之间，以专利文献1等为代表，通常设有由Mo、Cr、Ti、W等高熔点金属形成的阻障金属层。这是因为，不隔着阻障金属层而使Al系合金配线与TFT的半导体层直接接触时，基于在其后的工序(例如，TFT的上形成的绝缘层的成膜工序、烧结、退火等热工序)中的热处理，Al系合金配线中Al会向半导体层中扩散，TFT特性会降低。具体地说，会对流过TFT的电流(开关关时的关断电流和开关开时的导通电流)等有不好的影响，会导致关断电流的增加、导通电流的降低，而且也会降低开关速度(对开关开的电气信号的应答性)。另外，有时Al系合金配线和半导体层的接触电阻也会上升。
这样，阻障金属层对于抑制在Al系合金膜和半导体层的界面的Al与Si的相互扩散是有效的，但是为了形成阻障金属层，除了Al系合金配线形成用的成膜装置之外，还必须另外设置阻障金属形成用的成膜装置。具体地说，必须使用分别额外装备了阻障金属形成用的成膜腔室的成膜装置(代表性的有多个成膜腔室连接于传送腔室的集群工具(cluster tool))，会导致制造成本的上升和生产率的降低。另外，作为阻障金属层而使用的金属与Al系合金在利用药剂的湿法蚀刻等加工工序中的加工速度不同，因此在加工工序中控制横方向的加工尺寸是极为困难的。因此，阻障层的形成不但从成膜的观点出发会导致复杂，从加工的观点出发也会导致工序的复杂化，从而带来制造成本的上升和生产率的降低。
在上述中，作为显示装置的代表例举出液晶显示装置为例进行说明，但是上述的由于在Al系合金膜与半导体层的界面处的Al与Si的相互扩散而引起的问题，不限于显示装置，在LSI、FET等的半导体装置中也可以见到。例如为了制造半导体装置的代表例的LSI，为了防止在半导体层和Al系合金膜之间的界面产生突尖(spike)，在半导体层的上形成Cr、Mo等阻障金属层之后再进行Al系合金膜的成膜，但是在半导体装置的领域，也要求工序的简略化、成本的降低化。
因此，期望能提供一种可以避免在显示装置、半导体装置中产生的Al与Si的相互扩散所导致的问题又不像以往那样设置阻障金属层的技术。
鉴于以上情况，例如在专利文献2～4中，提出了直接接触技术，其可以省略阻障金属层的形成而将源极-漏极电极等中使用的Al系合金配线与半导体层直接接触。其中，专利文献4是本申请人公开的技术，公开了由含氮层与Al系合金膜构成的材料，含氮层的N(氮)与半导体层的Si结合的配线结构。该含氮层可以认为是作为用于防止Al与Si的相互扩散的阻障层而起作用，已经证实即使不像以往那样形成Mo等阻障金属层也可以得到优良的TFT特性。另外，该含氮层可以在形成半导体层后且成膜Al系合金膜之前通过等离子氮化等氮化处理来简便地制作，因此还具有不需要阻障金属形成用的特别的成膜装置这样的优点。
专利文献1：日本特开2000-199912号公报
专利文献2：日本特开2003-273109号公报
专利文献3：日本特开2008-3319号公报
专利文献4：日本特开2008-10801号公报
发明内容
本发明的目的在于，提供一种可以省略在纯Al或Al合金的Al系合金配线与半导体层之间的阻障金属层的直接接触的技术，其在幅度较宽的工艺余度(process margin)的范围内可以将Al系合金配线直接且可靠地连接于半导体层。
本发明的要旨如以下所示。
(1)一种配线结构，其特征在于，其是在基板的上，从基板侧开始依次具备半导体层、纯Al或Al合金的Al系合金膜的配线结构，
在上述半导体层与上述Al系合金膜之间，含有从基板侧开始依次为(N、C、F)层、含有Al和Si的Al-Si扩散层的层叠结构，所述(N、C、F)层含有选自氮、碳和氟中的至少一种的元素，
且上述(N、C、F)层中所含的氮、碳和氟中的至少一种的元素与上述半导体层中所含的Si结合。
此外，作为上述(1)的配线结构的优选方式，可举出以下配线结构，
其是在基板的上，从基板侧开始依次具备半导体层、纯Al或Al合金的Al系合金膜的配线结构，
在上述半导体层与上述Al系合金膜之间，含有从基板侧开始依次为(N、C、F)层、含有Al和Si的Al-Si扩散层的层叠结构，所述(N、C、F)层含有选自氮、碳和氟中的至少一种的元素，
且上述(N、C、F)层中所含的氮、碳和氟中的至少一种的元素与上述半导体层的Si结合。
(2)根据(1)所述的配线结构，其中，上述(N、C、F)层与上述Al-Si扩散层之间，实质上含有仅由Si构成的半导体层。
(3)根据(1)或(2)所述的配线结构，其中，上述Al-Si扩散层，按照上述(N、C、F)层、上述半导体层和上述Al系合金膜的顺序依次形成后，通过施加热处理(日文原文：熱履歴)来得到。
(4)根据(1)～(3)中的任一项所述的配线结构，其中，上述半导体层含有无定形硅或多晶硅。
此外，作为上述(4)的配线结构的优选方式，可举出上述半导体层由无定形硅或多晶硅构成的配线结构。
(5)具备(1)～(4)中的任一项所述的配线结构的薄膜晶体管基板。
(6)具备(5)所述的薄膜晶体管基板的显示装置。
(7)构成显示装置或半导体装置的(1)～(4)中的任一项所述的配线结构。
(8)一种薄膜晶体管基板的制造方法，其是制造(5)所述的薄膜晶体管基板的方法，其特征在于，依次含有：
在薄膜晶体管的半导体层上形成含有选自氮、碳和氟中的至少一种元素的(N、C、F)层的第1T序；以及，
形成半导体层的第2工序。
(9)根据(8)所述的制造方法，其中，上述第1工序在半导体层形成装置中进行处理。
(10)根据(9)所述的制造方法，其中，上述第1工序和上述第2工序在同样的半导体层形成用腔室内连续地进行。
(11)根据(8)～(10)中的任一项所述的制造方法，其中，上述第1工序包括通过利用含有选自氮、碳和氟中的至少一种元素的气体的等离子蚀刻来形成(N、C、F)层的工序。
(12)根据(8)～(10)中的任一项所述的制造方法，其中，上述第1工序包括通过利用由含有选自氮、碳和氟中的至少一种元素的气体与在半导体层形成中使用的原料气体构成的混合气体的等离子蚀刻来形成(N、C、F)层的工序。
根据本发明，可以提供一种使纯Al或Al合金的Al系合金膜能够与半导体层直接接触的直接接触技术，该技术不但TFT特性、Al系合金膜与半导体层的接触电阻优异，生产率也良好，且可以进一步扩大工艺余度。具体地说，可以提供一种难以受到各种工艺条件的偏差(装置性能的偏差、不稳定性、预料不到的污染、难以控制的污染等)的影响、且不需要极端严格的条件管理、不易受工艺条件的制约的技术。
附图说明
图1A是表示本发明的第1实施方式的TFT的构成的示意剖面说明图。
图1B是表示本发明的第1实施方式的TFT的构成的示意剖面说明图。
图1C是表示本发明的第1实施方式的TFT的构成的示意剖面说明图。
图2是表示本发明的第2实施方式的TFT的构成的示意剖面说明图。
图3是表示本发明的第3实施方式的TFT的构成的示意剖面说明图。
图4是表示本发明的第4实施方式的TFT的构成的示意剖面说明图。
图5是说明本发明的配线结构的工序的示意工序图。
图6是说明本发明的配线结构的各工序的工序图。
图7是表示本发明的第5实施方式的LSI的构成的示意剖面说明图。
图8是说明本发明的第5实施方式的配线结构的各工序的工序图。
图9是表示实施例1中无定形硅与Al系合金膜的界面的剖面TEM照片。
图10是说明用于研究Al系合金膜与半导体层(无定形硅)的接触电阻而制成的TLM元件的工序的工序图。
图11是表示电极间距离与电阻的关系的曲线图。
图12是说明基于TLM元件的接触电阻的测定原理的图。
图13是说明制造实施例13的配线结构的工序的工序图。
具体实施方式
本发明是以工艺余度的扩大为目的将专利文献4的直接接触技术进一步改良发展的发明。详细地说，本发明是以专利文献4中公开的基于含氮层的防止Al与Si的相互扩散的作用为基础的技术，其特征在于，制成包含在该含氮层之上层叠有发挥保护该含氮层免于接触大气的被覆层的作用的含Al和Si的Al-Si扩散层的层叠结构的配线结构。该Al-Si扩散层是通过依次形成含(N、C、F)层、半导体层和Al系合金膜之后，在TFT的制造工序中施加约150℃以上的热处理而形成的层，由上述Al系合金膜的Al和上述半导体层的Si来构成。
首先，说明达到本发明的经过。
本发明人在公开了上述的专利文献4之后，仍然从主要提高生产率的观点出发进一步不断研究。前述的专利文献4的直接接触技术包含借助含氮层来使半导体层与Al系合金膜直接接触的构成，可以认为该含氮层发挥可以防止Si和Al的相互扩散的作为阻障层的功能。为了得到上述的结构，首先，在利用等离子CVD装置(真空下)等的半导体层形成用腔室内形成半导体层和含氮层，接着，转移至用于成膜Al系合金膜的专用的腔室(真空下)利用溅射法等实施成膜。根据本发明人的研究结果可以判明，上述转移时，含氮层的表面发生与大气的接触等而过度地被污染时，对电气特性有不好的影响，会导致TFT特性的降低以及半导体层与Al合金膜的接触电阻的上升，或它们发生偏差等问题。因此，为了避免这些问题不断研究，结果达到下述(I)～(IV)的构成，从而完成了本发明。
(I)本发明的制造方法的特征在于，不像专利文献4那样在含氮层之上直接成膜Al系合金膜，而是如图5的示意工序图所示，形成以含氮层等为代表的(N、C、F)层后，在相同的腔室内继续连续地在该(N、C、F)层之上在成膜半导体层。在进行该方法之后，接着，与专利文献4同样地转移至Al合金膜专用腔室进行Al系合金膜的成膜，其后在利用公知的方法制造TFT时，上述的半导体层基于其后的热处理会变化为Al-Si扩散层(在后记(II)中详述。)，可以消除因(N、C、F)层被污染导致的TFT特性的降低以及接触电阻的上升，或它们发生偏差之类的问题，其结果可知，可以将TFT的半导体层与Al系合金膜直接且可靠地连接，可以提供具有良好电气特性的直接接触技术(参照后记的实施例)。
在本发明中使用半导体层，主要是因为考虑成膜工序的简略化。由此，可以将在TFT用基板之上成膜半导体层(并非变为Al-Si扩散层的半导体层，而是指在TFT用基板之上形成的半导体层。)、(N、C、F)层、半导体层的所谓一系列工序全都在同一腔室内连续地进行，因此没有暴露于大气之虞。
(II)利用上述的方法得到的本发明的配线结构与专利文献4的结构不同，例如如图1A等所示，在(N、C、F)层之上，具有层叠有含Al和Si的Al-Si扩散层的层叠结构。该Al-Si扩散层是在依次形成(N、C、F)层、半导体层和Al系合金膜之后，基于TFT的制造工序中施加的热处理而形成的层，利用大致150℃以上(优选180℃以上)的热处理会使Al系合金膜中的Al向半导体层中的Si扩散，由此可以得到。这样得到的Al-Si扩散层由Al系合金膜的Al和上述半导体层的Si来构成，作为具有保护(N、C、F)层免于接触大气的被覆层的作用。该Al-Si扩散层如后述的实施例1和图1A等所示，可以在(N、C、F)层之上直接形成，没有特别的限制。例如，如后述的实施例2和图2所示，在(N、C、F)层与Al-Si扩散层之间，可以具有实质上不含Al的半导体层(实质上仅由Si构成的半导体层)。后者的的形态，是在半导体层的Si与Al系合金膜的Al的相互扩散没有充分进行的条件下进行制造时所生成的形态。具体地说，例如，可以通过对在(N、C、F)层之上形成的半导体层的成膜条件的控制(例如，延长成膜时间增厚半导体层，进行成膜)、对在半导体层之上形成的Al系合金膜的组成的调整(例如，使用使Al与Si难以相互扩散的过渡金属等)等来得到。
为了参考，将利用本发明的方法得到的Al-Si扩散层的概要示于图9。图9是后述的实施例1(本实施例)的剖面TEM照片(30万倍)，在半导体层(a-Si)与Al系合金膜之间，连续地形成Al-Si扩散层的薄层(在此，约10nm)。根据本实施例，由于可以有效地抑制Al原子向半导体层中的扩散，因此在半导体层中未检出Al原子。因此可以确认，根据本发明的方法，可以与专利文献4同样地防止在上述界面上的Al与Si的相互扩散。
(III)本发明中，公开了(N、C、F)层作为具有防止Al与Si的相互扩散作用的阻障层。在前述的专利文献4中，作为防止Al与Si的相互扩散的阻障层仅公开了含氮层，但是根据其后的本发明人的研究，上述的作用不限于含氮层，含有碳和氟的层也可以发挥同样的作用，更详细地说，基于实验可以确认，含有选自氮、碳和氟中的至少一种元素的(N、C、F)层都可以得到与含氮层实质上同样的结果。这样，在本发明中，在将(N、C、F)层作为阻障层而使用这一点上，使专利文献4的技术进一步发展。
(IV)本发明的技术作为防止Al系合金膜和半导体层在界面处Al与Si的相互扩散的技术是极为有用的，已知其并不限于液晶显示装置等显示装置，也可以在LSI、FET等半导体层装置中应用(参照后述的实施例)。
以下，详细地说明本发明。如上所述，本发明是专利文献4的改良技术，层叠结构的一部分和制造方法的一部分是重复的。在本说明书中，特别重点地说明与专利文献4的相异点，有时不进行重复部分的详细说明(例如，含氮层的形成方法等)而概括要点。重复部分的详细说明参照专利文献4即可。
首先，一边参照图1A～图1C，图2～图4，一边说明本发明的配线结构及其制造方法。本发明的配线结构是在基板之上，从基板侧开始依次具备半导体层、纯Al或Al合金的Al系合金膜的配线结构，在半导体层与Al系合金膜之间，含有从基板侧开始依次为含有选自氮、碳和氟中的至少一种元素的(N、C、F)层以及含Al和Si的Al-Si扩散层构成的层叠结构。在半导体层与Al系合金膜之间至少设置这样的层叠结构即可，例如，也可以如图1A～图1C以及图2所示，在半导体层之上直接具有上述的层叠结构。即，在本发明的配线结构中，上述(N、C、F)层可以有多个。但是，不限于此，例如，如图3和图4所示，从基板侧开始依次具有半导体层、(N、C、F)层、半导体层，在其之上具有上述的层叠结构的实施方式也包含在本发明的范围之内。本发明不限于这些实施方式。此外，在上述的图和后述的图中，代替(N、C、F)层而记载作为其代表层的“含氮层”，这些是优选方式，并不是限于这些的意思。
如反复叙述的那样，与专利文献4相比本发明的特征部分在于在(N、C、F)层之上具有Al-Si扩散层。该Al-Si扩散层可以在(N、C、F)层之上直接(紧挨着的上面)具有(参照实施例1和图1A)，也可以隔着实质上不含Al的半导体层(即，实质上仅由Si构成的半导体层)来形成(参照实施例2和图2)。任一的实施方式都包含在本发明的范围中。这样的Al-Si扩散层是在依次形成(N、C、F)层、半导体层和Al系合金膜之后，通过施加约150℃以上的热处理来得到的层。
以下，一边参照附图一边对本发明的配线结构的第1～第5实施方式进行详细说明。以下，作为适用本发明的层叠结构的显示装置的代表例使用TFT的实施方式1～4，作为半导体层的代表例使用MOSFET的实施方式5来进行说明，但是发明主旨并不受这些的限制。另外，半导体层的种类可以是无定形硅和多晶硅的任一者。
此外，在说明配线结构的制造工序时，反复使用“半导体层”的用语，但是(N、C、F)层之上成膜的、基于其后的热处理最终变化为可以保护该(N、C、F)层免于接触大气的Al-Si扩散层的半导体层，与在TFT用基板之上直接形成的、不具有(N、C、F)层的保护作用的半导体等相比较，作用效果是不同的，因此以下为了说明的简便，有时将前者的可以作为保护层发挥作用的半导体层称为“第2半导体层”，将后者的半导体层称为“第1半导体层”。如后述的实施例2和图2所示，根据TFT的制造条件，有时第2半导体层不全都变化为Al-Si扩散层，会发生残存。
(本发明的第1实施方式)
本发明的TFT的第1实施方式示于图1A。在图1A中，在TFT用基板之上具有第1半导体层，在其之上直接具有由(N、C、F)层和Al-Si扩散层构成的2层层叠结构，在其之上直接具有形成有Al系合金层的结构。图1A的结构可以在形成(N、C、F)层之后，形成第2半导体层，通过在其后施加约150℃以上的热处理来得到，例如，通过后述的实施例1的方法可以得到。
在第1实施方式中，构成配线结构的(N、C、F)层含有氮、碳和氟中的任意元素。该(N、C、F)层由于以几乎将半导体层的表面全体覆盖的方式形成，因此作为用于防止在Al系合金与半导体层的界面上的Al与Si的相互扩散的阻障而有效地发挥作用。优选含氮层。详细地说，构成上述层的氮、碳、氟与半导体层的Si结合而主要含有Si氮化物、Si碳化物、Si氟化物。除此以外，也可以包含含有氧的Si的氮氧化物这样的化合物。Si的氮氧化物等，例如可以通过在含氮层的形成过程等中与不可避免地导入的氧(O)结合来得到。
在此，(N、C、F)层中所含的氮原子、碳原子、氟原子的面密度的合计与半导体层材料(代表性的为Si)的有效键的面密度相同，或者优选具有比该有效键的面密度更高的面密度。如专利文献4中详述的那样，为了防止金属配线材料与半导体材料的相互扩散，需要利用含氮层等(N、C、F)层将半导体层的表面覆盖。在该情况下，优选在半导体层表面上存在的未结合端(悬键)与构成上述层的各元素结合。所谓“有效键”，是指在考虑氮原子、碳原子或氟原子的立体障碍的基础上，可以配置于半导体层表面的结合端，所谓“有效键的面密度”，是指利用(N、C、F)层覆盖半导体层的表面全体时的面密度。有效键的面密度可以根据半导体材料的种类等的不同而不同，例如，为硅时，虽然根据结晶的面方位也会有若干不同，但是大致处于1014cm-2～2×1016cm-2的范围内。
具体地说，例如，在含氮层主要含有Si氮化物的情况下，以及主要含有Si氮化物，且还含有Si的氮氧化物的情况的任一种情况下，优选含氮层的氮在与半导体层接触的界面上，具有1014cm-2以上2×1016cm-2以下的面密度(N1)。为了确保所需的TFT特性等，含氮层的氮的面密度的下限更优选2×1014cm-2，进一步优选4×1014cm-2。同样地，优选含碳层的碳在与半导体层接触的界面上具有1014cm-2以上2×1016cm-2以下的面密度(C1)，更优选2×1014cm-2以上，进一步优选4×1014cm-2以上。另外，含氟层的氟也与上述同样，在与半导体层接触的界面上，优选具有1014cm-2以上2×1016cm-2以下的面密度(F1)，更优选为2×1014cm-2以上，进一步优选4×1014cm-2以上。
(N、C、F)层可以具有至少一层以上的含Si-N键、Si-C键、Si-O键的层。在此，Si-N键的Si与N的距离(原子间隔)约为0.18nm，含氮层优选实质上为0.2nm以上，更优选0.3nm以上。但是，若含氮层的氮的面密度(N1)过高，则含氮层中所含的绝缘性的Si氮化物也增多，电阻会上升，TFT性能会变差。含氮层的氮的面密度的上限更优选为1×1016cm-2。从同样的观点出发，Si-C键的Si与C的距离(原子间隔)约为0.19nm，优选含碳层实质上为0.2nm以上，更优选0.3nm以上。另外，含碳层的碳的面密度的上限更优选为1×1016cm-2。从同样的观点出发，Si-F键的Si与F的距离(原子间隔)约为0.16nm，优选含氟层实质上为0.18nm以上，更优选0.25nm以上。另外，含氟层的氟的面密度的上限更优选为1×1016cm-2。
此外，(N、C、F)层含有Si的氮氧化物等之类的含氧化合物时(例如，除了Si氮化物之外还含有Si的氧化物的情况)，优选构成上述层的各元素的面密度的合计满足上述条件的同时，各元素的面密度(N1，C1，F1)与氧的面密度(O1)之比的合计[(N1+C1+F1)/O1]为1.0以上，由此可以进一步提高TFT特性。Si的氮化物等含氮化合物、Si的氮氧化物等含氧化合物本来为绝缘物，但是由于(N、C、F)层的厚度如后所述地为大约0.18nm以上5nm以下这样极薄的厚度，因此抑制了电阻降低。
根据本发明人的实验结果可以判明，TFT特性会受到[(N1+C1+F1)/O1]这个比值的影响，为了得到更优良的TFT特性，将[(N1+C1+F1)/O1]这个比值设置为1.0以上这样大即可。可以认为，增大[(N1+C1+F1)/O1]这比值时，(N、C、F)层中的电阻成分变少，因此可以得到良好的晶体管特性。[(N1+C1+F1)/O1]这个比值越大越好，例如，更优选为1.05以上，进一步优选1.1以上。
对于[(N1+C1+F1)/O1]的比值，例如可以在利用等离子氮化法来形成含氮层时，通过对等离子的气体压力、气体组成、处理温度等等离子产生条件进行适当控制来调节。
对于前述的(N、C、F)层的氮的面密度(N1)、碳的面密度(C1)、氟的面密度(F1)、氧的面密度(O1)而言，例如可以使用RBS(RutherfordBackscattering Spectrometry，Rutherford反向散射分光)法来算出。
(N、C、F)层的厚度优选大致为0.18nm以上5nm以下的范围内。如上所述，(N、C、F)层作为用于防止在A1系合金层与半导体层的界面上的Al与Si的相互扩散的阻障层是有用的，但是(N、C、F)层易于变为绝缘体，因此过厚时电阻会极度增高，而且TFT性能会变差。通过将(N、C、F)层的厚度控制在上述范围内，可以在不对TFT性能产生坏影响的范围内抑制因(N、C、F)层的形成造成的电阻上升。(N、C、F)层的厚度更优选大致为3nm以下，进一步优选2nm以下，更进一步优选1nm以下。(N、C、F)层的厚度可以通过各种物理分析方法求得，例如，除了前述的RBS法之外，可以利用XPS(X射线光电子光谱分析)法、SIMS(二次离子质谱)法、GD-OES(高频辉光放电发光分光分析)法等。
构成(N、C、F)层的各元素的原子数与Si原子数之比的最大值优选为0.5以上1.5以下的范围内。由此，可以不使TFT特性变差地有效地发挥基于(N、C、F)层的阻障作用。上述的比的最大值更优选为0.6以上，进一步优选为0.7以上。上述的比，例如可以通过将等离子照射时间控制在大致5秒至10分钟的范围内来调节。上述的比值可以通过利用RBS法来分析(N、C、F)层的深度方向的元素(N、C、F、和Si)来算出。
为了形成上述的(N、C、F)层，在形成半导体层之后，对半导体层表面供给氮、碳、氟中的至少一种即可。具体地说，利用含有上述任一元素的等离子来形成上述的层。或者，如专利文献4中记载的那样，可以使用热氮化法、氨基化法来形成含氮层。热氮化法、氨基化法的详细情况可以参照专利文献4。
以下，对于利用等离子的方法进行详细地说明。等离子可以使用含有氮、碳、氟中的至少一种的气体。作为可利用的气体，可举出N2、NH3、N2O、NO等含氮气体；NF3等含有氮、氟的气体；CO、CO2、烃系气体(例如CH4、C2H4、C2H2等)等含有碳的气体；碳氟系气体(例如CF4、C4F8等)、CHF3等含有碳、氟气体等。这些气体可以单独或以混合气体形式利用。
另外，作为从含有上述的气体的等离子源将氮、碳、氟中的至少一种向半导体层表面供给的方法，例如，可举出在等离子源的附近设置半导体层而进行供给的方法。在此，等离子源与半导体层的距离根据等离子种类、等离子发生的功率、压力、温度等各种参数来适宜地设定即可，一般地说，可以利用从与等离子接触的状态开始数cm～10cm的距离。在这样的等离子附近，存在具有高能量的原子，利用该高能量可以向半导体层表面供给氮、碳、氟等，可以在半导体表面形成氮化物、碳化物、氟化物等。
除了上述方法之外，例如，可以利用离子注入法。根据该方法，由于利用电场可以使离子加速而长距离的移动，因此可以任意地设定等离子源与半导体层之间的距离。该方法通过利用专用的离子注入装置可以实现，但是优选使用等离子离子注入法。等离子离子注入法是通过对在等离子附近设置的半导体层施加负的高电压脉冲，来同样地进行离子注入的技术。
形成(N、C、F)层时，从制造工序的简化、处理时间的短缩化等观点出发，优选对用于上述层的形成的装置、腔室、温度、气体组成按照如下所述进行控制。
首先，为了制造工序的简略化，对装置而言，优选在与半导体层形成装置相同的装置中进行，更优选在同一装置的同一腔室内进行。由此，在装置间或者装置内，处理对象制品没有额外移动的必要。关于温度，优选在与半导体层的成膜温度实质上相同的温度(可以包括约±10℃的范围。)下进行，由此，可以省略伴随温度变动的调节时间。
另外，关于气体组成，(I)可以使用含有选自氮、碳和氟中的至少一种元素的气体(前述的含氮气体、含碳气体、含氟气体等)来形成(N、C、F)层，或(II)使用由含有选自氮、碳和氟中的至少一种元素的气体与半导体层形成中使用的原料气体构成的混合气体来形成(N、C、F)层，或(III)使用由含有选自氮、碳和氟中的至少一种元素的气体与还原性气体构成的混合气体来形成(N、C、F)层。例如，形成含氮层时，可以仅使用上述(I)的至少含有氮的含氮气体(N2、NH3、NF3等)，但是优选如上述(II)所述的，由含氮气体与在形成半导体层中使用的原料气体(SiH4)组成的混合气体。仅使用含氮气体来形成含氮层时，半导体层的形成后，为了进行腔室内的脱气，必须将使用过的半导体层形成用气体全部暂时排除，但是如果在上述的混合气体的条件下进行，则没有排除气体的必要，因此可以短缩处理时间。
在上述(II)中，含有选自氮、碳和氟中的至少一种元素的气体(以下略称为“(N、C、F)气体”，特别是含氮气体)与用于半导体层形成的原料气体(以下略称为“半导体原料气体”)的流量比((N、C、F)气体/半导体原料气体)优选控制为0.1以上15以下，由此，除了可以有效地发挥上述处理时间的短缩效果，还可以防止TFT特性(导通电流、关断电流)的降低和接触电阻的上升。若(N、C、F)气体过少，则防止与Al-Si的相互扩散效果不能有效地发挥，与此相对，若(N、C、F)气体过多，则该薄膜层内的结合变得不稳定。((N、C、F)气体/半导体原料气体)的更优选流量比为0.3以上10以下，进一步优选的流量比为0.5以上7以下。
或者，优选气体组成为如上述(III)所述的由前述的含氮气体与含还原性元素的气体构成的混合气体，由此，可进一步有效地抑制半导体层的氧化。作为还原性元素，例如，可举出NH3、H2等。其中，NH3不但有还原作用还有作为含氮气体的作用，因此可以单独使用，也可以与H2混合使用。
以下，对本发明中使用的Al系合金进行说明。Al系合金例如可以通过溅射法来形成。在本发明中，可以使用单一溅射靶和单一的溅射气体来形成。
本发明中使用的Al系合金的种类没有特别限制，只要不对TFT特性等电气特性产生坏的影响，可以使用通常作为源极-漏极配线等的配线材料，例如，可使用纯Al，作为合金成分，例如可以使用含有Si、Cu、稀土类元素(代表性的有Nd、Y等)的Al合金等之类的以往通用的Al材料。
另外，在本发明中，还可以使用如专利文献4所记载的那样，以优选6原子％以下(更优选5原子％以下)的范围含有Ni的Al-Ni合金、在Al-Ni合金中还含有以下所述的第三成分(归属于组X1或组X2的元素)的Al-Ni-X1合金/Al-Ni-X2合金/Al-Ni-X1-X2合金。使用后者的Al-Ni-X1合金等时，Ni的下限优选设为0.05原子％(优选0.1原子％)。在此，“组X1”为选自Ti、V、Zr、Nb、Mo、Hf、Ta和W中的至少一种元素，可以优选以0.1原子％以上1.0原子％以下的范围内、更优选0.2原子％以上0.8原子％以下的范围内的含量含有。这些元素可以单独添加，也可以并用2种以上。添加2种以上的元素时，各元素的合计的含量只要满足上述范围即可。另外，“组X2”是选自Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Nd、Y、Co和Fe中的至少一种元素，可以优选以0.1原子％以上2.0原子％以下的范围内、更优选0.3原子％以上1.8原子％以下的范围内的含量含有。这些元素可以单独添加，也可以并用2种以上。添加2种以上的元素时，各元素的合计的含量只要满足上述范围即可。在本发明中，可以使用含有属于组X1和组X2的元素的两者的Al-Ni-X1-X2合金。
由此，属于上述组X1、X2的元素从耐热性和Al-Ni-X1合金薄膜/Al-Ni-X2合金薄膜的电阻率的观点出发，都是可以选择的物质，但是对于耐热性的机理而言，上述组X1与组X2之间存在若干不同。即，属于组X1的元素与属于上述组X2的元素相比，可以认为只是金属间化合物的析出慢的部分提高耐热性的效果更高，因此，即使相对地减少添加量也可以得到充分的耐热性改善效果。
作为本发明中使用的Al系合金，除上述以外，还可以含有选自Ni、Ag、Zn、Co的组X3中的至少1种以及从与上述X3可以形成金属间化合物的组X4(Cu、Ge、Si、Mg、In、Sn、B)中选择的至少1种。该Al系合金可以形成最大径150nm以下的由X3-X4或者Al-X3-X4所表示的金属间化合物。优选Al-(Ni，Co)-(Cu，Ge)合金。进而，上述的Al系合金还可以含有选自La、Nd、Gd、Dy的组X5中的至少1种提高耐热性的元素。
上述Al系合金层的厚度可以根据所需的TFT特性等进行适宜调整，但是大致优选为10nm～1μm，更优选30nm～800nm，进一步优选50nm～600nm。
另外，Al-Si扩散层的厚度与上述同样，可以根据所需的TFT特性等来进行适宜调整，但是优选大致为0.2nm以上200nm以下的范围内。详细地说，可以比相当于1层Al-Si原子的厚度(约0.2nm左右)更厚，从TFT制造的观点出发，基于尽量越薄越好的主旨，将上限设为约200nm左右。
本发明中使用的半导体层，优选为无定形硅或多晶硅。此外，半导体层含有P、As、Sb、B等之类的在半导体领域通用的杂质(掺杂物)时，其原子浓度按合计计优选为1019cm-3以上，由此，可以将接触电阻降低。另外，即使在上述的原子浓度为约1015cm-3以下而不含掺杂物的情况下，也不会较大地增加接触电阻，可以得到良好的TFT特性。这时，由于不使用掺杂气体，因此可以得到节省成本、或省略制造工序的优点。
上述半导体层的优选厚度为与硅原子层大致相当的0.2nm～1μm。更优选半导体层的厚度为0.5nm～500nm，进一步优选1nm～300nm。
以上，对于图1A的实施方式进行详述。
此外，图1A的实施方式根据在TFT用基板之上形成的第1半导体层的构成可以包括图1B和图1C的两者。其中，对于图1B中的第1半导体层而言，其从基板侧开始依次由不含P、As、Sb、B等杂质的非掺杂无定形硅膜(a-Si-H)、含有上述的杂质的掺杂低电阻的无定形硅膜(n+a-Si-H)来构成，可以通过例如后述的实施例1的方法来得到。另一方面，对于图1C中的第1半导体层而言，不含有低电阻无定形硅膜(n+a-Si-H)而仅由非掺杂无定形硅膜(a-Si-H)构成。如图1C所示，即使是在不含有低电阻无定形硅膜(n+a-Si-H)的第1半导体层之上直接依次形成含氮层、第2半导体层、Al系合金层，根据实验也可以确认能够得到所需的Al-Si扩散层(参照后述的实施例)。根据本发明的方法，从不需特意形成掺杂磷等杂质的低电阻的无定形硅膜(n+a-Si-H)也可以的观点考虑，具有可以使成膜工序更简略化的优点。
此外，虽然图中未示出，在含氮层之上形成的第2半导体层如后述的实施例1所示，可以仅由含有P等的杂质的低电阻无定形硅膜来构成，或者，也可以由非掺杂无定形硅膜和上述的低电阻无定形硅膜来构成，可以包括任一的方式。低电阻无定形硅膜，例如可以通过进行将SiH4、PH3作为原料的等离子CVD来形成。
(本发明的第2实施方式)
本发明的TFT的第2实施方式是上述第1实施方式中的Al-Si扩散层的变形例，是具有如图2所示的3层层叠结构的例子。详细地说，由于以Al与Si的相互扩散不进行到含氮层的条件来制造TFT，因此为具有由实质上不含Al的第2半导体层(即，实质上仅由Si构成的半导体层)、(N、C、F)层、Al-Si扩散层构成的3层层叠结构的形态，这样的形态也包括在本发明的范围中。在此，“实质上不含Al”是指，利用后述的测定方法进行Al的元素分析时，Al的浓度大致为0.01原子％以下。
图2的结构，例如可以通过后述的实施例2的方法得到。虽然在实施例2中，为了得到上述的3层结构，将在(N、C、F)层之上成膜第2半导体层的时间延长而使该第2半导体层的厚度加厚，但是将该第2半导体层的厚度根据与Al原子向半导体层的扩散距离的关系，控制为比Al原子的扩散距离厚的范围即可。得到上述的3层结构的方法没有限制，例如可以使用含有Ta、Nb、Hf、Ti、V等过渡金属的Al系合金，由此来抑制Al与Si的相互扩散。此外，其他条件、特性等，与上述第1实施方式中所记载的相同。
(本发明的第3实施方式)
本发明的TFT的第3的实施方式是在构成上述的第1实施方式中的2层层叠结构的含氮层与TFT用基板之间具有第1半导体层、(N、C、F)层、第1半导体层的例子。详细地说，具有如下结构，即如图3所示，在TFT用基板之上具有第1半导体层、(N、C、F)层、第1半导体层，在其之上直接具有由(N、C、F)层以及Al-Si扩散层构成的2层层叠结构，再在其之上直接形成Al系合金层的结构。图3的结构可以通过例如后述的实施例3的方法来得到。此外，其他条件、特性等与上述第1实施方式中所记载的相同。
(本发明的第4实施方式)
本发明的TFT的第4的实施方式是在构成上述的第2实施方式中的3层层叠结构的含氮层与TFT用基板之间，具有第1半导体层、(N、C、F)层、第1半导体层的例子。详细地说，具有如下结构，即如图4所示，在TFT用基板之上具有第1半导体层、(N、C、F)层、第1半导体层，在其之上直接具有由实质上不含Al的第2半导体层、(N、C、F)层和Al-Si扩散层构成的3层层叠结构，再在其之上直接形成Al系合金层的结构。图4的结构，例如可以通过后述的实施例4的方法得到。此外，其他的条件、特性等与上述第1实施方式中所记载的相同。
(本发明的第5实施方式)
本发明的MOSFET的第1实施方式如图5所示。图5具有以下结构：在单晶Si之上直接具有由(N、C、F)层和Al-Si扩散层构成的2层层叠结构，在其之上直接形成有Al系合金层的结构。这样的结构可以通过图8所示的工序来形成。即，基于离子注入法等将(N、C、F)气体打入单晶Si基板中。这时，被注入的(N、C、F)气体具有以某深度(称为飞程)为中心大致高斯分布的深度方向分布。基于被注入的(N、C、F)气体的破坏Si的一部分发生无定形化。接着，通过溅射和镀覆成膜Al系合金，其后通过实施退火等热处理来形成Al系合金层/Al-Si扩散层/(N、C、F)层/单晶Si的结构。图5的结构可以通过例如后述的实施例5的方法来得到。此外，其他的条件、特性等与上述第1实施方式中所记载的相同。
上述的实施方式具有与前述的TFT的第1实施方式相同的配线结构。MOSFET的实施方式不受上述限定，例如，也可以采用与前述的TFT的第2～第4的实施方式实质上相同的结构。
【实施例】
以下，举出实施例更具体地说明本发明，但是本发明不受以下的实施例的限制，可以在符合上述、下述的主旨的范围内进行变更再实施，这些都包括在本发明的技术范围之内。
在以下的实施例1～12、比较例1～3、和以往例中，为了对TFT特性等进行简易地测定，对按照图6的各工序图制作的图61的TFT在300℃进行30分钟的退火。该退火条件根据对在TFT基板的制造工序中热处理最大的Si氮化膜(保护膜)的成膜工序的加热处理的进行推定而设定。本实施例中应用的TFT虽然不像现实的TFT基板那样实施完了各种成膜工序，但是进行了上述退火的TFT可以认为几乎反映实际的TFT基板的TFT特性。
(实施例1)
实施例1为具有前述的实施方式1的配线结构(参照图1A)的实施例，作为构成源极-漏极电极的配线材料使用Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La。
一边参照图6的各工序图，一边说明实施例1的制造方法。
首先，在玻璃基板上利用溅射法形成膜厚200nm左右的Al合金薄膜(Al-2.0原子％Nd)(图6a)。溅射的成膜温度设为室温。在该Al合金薄膜上利用光刻将抗蚀剂图案化(图6b)后，将抗蚀剂作为掩模，蚀刻Al合金薄膜，由此形成栅极电极(图6c)。
接着，利用等离子CVD法，形成膜厚约200nm的氮化硅膜(SiN)，制成栅极绝缘膜(图6d)。等离子CVD法的成膜温度设为约350℃。进而，使用等离子CVD法，依次成膜膜厚约200nm的非掺杂无定形硅膜[a-Si(i)]和膜厚约40nm的掺杂有杂质(P)的低电阻无定形硅膜[a-Si(n)](图6e、图6f)。该低电阻无定形硅膜[a-Si(n)]可以通过进行以SiH4、PH3作为原料的等离子CVD来形成。
接着，在同一等离子CVD装置的同一腔室内，仅供给氮气来产生等离子，利用氮等离子对上述的低电阻无定形硅膜的表面进行30秒处理，形成含氮层(图6g)。对该等离子所施加的高频(RF)功率密度设为约0.3W/cm2、成膜温度设为320℃、气体压力设为133Pa。利用RBS法和XPS法分析表面，结果可以确认形成了厚度约5nm的含氮层。
其后，不从CVD装置中取出而连续地再度成膜掺杂有杂质(P)的低电阻的无定形硅膜[a-Si(n)]。这时，低电阻的无定形硅膜的膜厚设为约10nm(图6h)。
接着，在其之上，使用溅射法成膜膜厚约300nm的Al系合金膜(Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La)(图6i)。溅射的成膜温度设为室温。接着，利用光刻将抗蚀剂图案化后，将抗蚀剂作为掩模蚀刻上述的Al系合金膜，由此如图6j所示地形成源极电极和漏极电极。进而，将源极电极和漏极电极作为掩模，通过干法蚀刻将低电阻的无定形硅膜[a-Si(n)]全部除去，形成在含氮层与Al系合金膜之间具有Al-Si扩散层的TFT(图6k、图61)。Al-Si扩散层的厚度约为10nm。
(TFT特性的评价)
使用上述的TFT，研究TFT的漏极电流-栅极电压的开关特性。由此也可以对Si与Al之间相互扩散进行间接的评价。在此，利用以下方法，对TFT的开关off时流动的漏电流(对栅极电压施加负电压时的漏极电流值，关断电流)、TFT的开关on时流动的导通电流进行测定。
使用栅极长(L)10μm、栅极宽(W)100μm、W/L的比为10的TFT，测定漏极电流和栅极电压。测定时的漏极电压设为10V。关断电流定义为施加栅极电压(-3V)时的电流，导通电流定义为栅极电压为20V时的电压。
详细地说，对于实施例1的TFT，在300℃进行30分钟的退火后，测定关断电流和导通电流，结果关断电流为3.4×10-13A，导通电流为1.7×10-6A。为了比较，使用由纯Al的薄膜和Mo的阻障金属层构成的以往例的源极-漏极电极与上述同样地制作TFT，测定TFT特性。其结果是，以往例的关断电流为4.0×10-13A，导通电流为1.6×10-6A。将这些结果示于表1。
由以上的结果可以确认，实施例1的TFT与介在有阻障金属的以往例的TFT得到同程度的优良TFT特性，没有发生无定形硅与Al系合金膜1的相互扩散。
(Si与Al的相互扩散的评价)
对退火后的无定形硅与Al系合金膜的界面进行剖面TEM观察(倍率30万倍)，评价Si与Al的相互扩散的状况。将上述界面的剖面TEM像示于图9。如图9所示，由于300℃的热处理，Al扩散至其下存在的低电阻无定形硅膜中而形成Al-Si扩散层，在与Al系合金膜之间可观察到清晰的界面层。因此，根据实施例1，可以确认在无定形硅膜之上形成了由含氮层和Al-Si扩散层构成的层叠结构。进而，利用EDX法进行半定量分析，结果在低电阻无定形硅膜中几乎没有检测出Al元素，可知Al的扩散被低电阻无定形硅膜的上层所阻止。
(接触电阻的测定)
为了研究Al系合金膜和半导体层(无定形硅)的接触电阻，根据图10的各工序图利用TLM法(Transfer Length Method)形成TLM元件。
首先使用图10对TLM元件的制作方法进行说明，接着使用图11和图12对TLM法的测定原理进行说明。
首先，在玻璃基板上，利用等离子CVD法，成膜膜厚约200nm的掺杂有杂质(P)的低电阻的无定形硅膜1。接着，在同一等离子CVD装置内，仅供给氮气而产生等离子，利用氮等离子对低电阻无定形硅膜1的表面进行30秒处理，形成含氮层(图10a)。施加于该等离子的RF功率密度设为约0.3W/cm2。
接着，不从CVD装置中取出而连续地再次成膜掺杂有杂质(P)的低电阻的无定形硅膜2(图10a)。将低电阻的无定形硅膜2的膜厚设为10nm。在其之上成膜膜厚约300nm的Al系合金膜(Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La)(图10b)。利用光刻将抗蚀剂图案化后(图10c)，将抗蚀剂作为掩模来蚀刻Al系合金，由此如图10d所示形成多个电极。在此，对各电极间的距离进行各种改变。进而再次进行干法蚀刻，利用光刻将抗蚀剂图案化。这时，如图10e所示地利用抗蚀剂将所有电极图案覆盖。将其作为掩模除去电极图案的外周部的低电阻无定形硅膜(图10f)。最后在300℃实施30分的热处理，形成Al-Si扩散层(图10g)。
以下一边参照图11和图12，一边说明基于TLM法的接触电阻的测定原理。图12(a)是示意地表示前述的图10g的配线结构的剖面图，图12(b)是图10g的俯视图。图12(a)中，省略Al-Si扩散层。
首先，在前述的图10g的配线结构中，测定多个电极间的电流电压特性，求出各电极间的电阻值。将这样得到的各电极间的电阻值作为纵轴，将电极间距离(传输长，L)作为横轴，进行制图，得到图11的曲线图。在图11的曲线图中，与y轴交点的值相当于接触电阻Rc的2倍的值(2Rc)，与x轴交点的值相当于实效的接触长(LT：transfer length，传输长)。根据以上，接触电阻率ρc通过下式表示。
ρc＝Rc*LT*Z
上式中，Z表示如图12(b)所示的电极宽度。
将它们的结果示于表1。由表1可知，实施例1的TFT具有良好的接触电阻。
(半导体层与Al系合金膜的界面的元素面密度的测定)
使用神户制钢所制高分解能RBS分析装置“HRSB500”对实施例1和以往例测定氮原子的面密度(N1)和氧原子的面密度(O1)。其结果为，以往例的N原子面密度(N1)在检测限以下，O原子面密度(O1)为4.1×1015/cm2，与此相对，实施例1的N原子面密度(N1)为6.3×1015/cm2，O原子面密度(O1)在检测限以下，可以确认具有良好的TFT特性。
(实施例2)
实施例2是具有前述的实施方式2的配线结构(参照图2)的实施例，作为构成源极-漏极电极的配线材料使用与实施例1相同的Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La。
在前述的实施例1中，除了将图6h的低电阻无定形硅膜的膜厚设为200nm以外，与实施例1同样地制作实施例2的TFT。含氮层的厚度与实施例1同样，约为5nm。
对由此得到的实施例2的TFT，与实施例1同样地在300℃下实施30分的退火，对退火后的无定形硅与Al系合金的界面的剖面进行TEM观察和EDX分析。其结果为，Al元素扩散至无定形硅膜的上层约80～100nm(即，Al-Si扩散层的厚度约为80～100nm)，但是扩散到比这更深区域的Al元素极少，可以判断在比约100nm更深部维持着初期的无定形硅膜的状态(图中未示出)。
另外，与实施例1同样地测定实施例2的关断电流和导通电流，结果关断电流为3.8×10-13A，导通电流为1.7×10-6A(参照表1)。因此可知，实施例2的TFT可以得到与比较例1的TFT相同的良好的TFT特性。
进而，为了研究实施例2的接触电阻，除了在前述的实施例1中，成膜200nm的低电阻无定形硅膜以外，与实施例1同样地测定接触电阻。其结果如表1所示，可知实施例2的TFT具有良好的接触电阻。
(实施例3)
实施例3是具有前述的实施方式3的配线结构(参照图3)的实施例，作为构成源极-漏极电极的配线材料使用与实施例1相同的Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La。
在前述的实施例1中，成膜图6h的低电阻无定形硅膜之后，不从CVD装置中取出而连续地再次利用氮等离子进行30秒处理，增加成膜10nm的掺杂有杂质(P)的低电阻无定形硅膜的工序，除此以外，与实施例1同样地制作实施例3的TFT。含氮层的厚度与实施例1同样，约为5nm。
对于由此得到的实施例3的TFT，与实施例1同样地在300℃实施30分钟的退火，对退火后的无定形硅与Al系合金的界面的剖面进行TEM观察和EDX分析。其结果是在无定形硅膜中几乎没有检出Al元素，由此可知，与实施例1同样，Al的扩散被无定形硅膜的上层所阻止(图中未示出)。此外，Al-Si扩散层的厚度为约10nm。
另外，与实施例1同样地测定实施例3的关断电流和导通电流，其结果是关断电流为3.2×10-13A，导通电流为1.7×10-6A。由此可知，实施例3的TFT可以得到与比较例1的TFT同等的良好TFT特性。
进而，在前述的实施例1成膜10nm的低电阻无定形硅膜之后，再次进行氮等离子处理，成膜10nm的低电阻无定形硅膜，除此以外，与实施例1同样地测定接触电阻。其结果如表1所示，可以确认实施例3的TFT具有良好的接触电阻。
(实施例4)
实施例4为具有前述的实施方式4的配线结构(参照图4)的实施例，作为构成源极-漏极电极的配线材料，使用与实施例1相同的Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La。
在前述的实施例1中，成膜图6h的低电阻无定形硅膜之后，不从CVD装置中取出而连续地再次利用氮等离子进行30秒钟处理，增加成膜200nm的掺杂有杂质(P)的低电阻无定形硅膜的工序，除此以外，与实施例1同样地制作实施例4的TFT。含氮层的厚度与实施例1同样，为约5nm。
对由此得到的实施例4的TFT，与实施例1同样地在300℃进行30分的退火，对退火后的无定形硅与Al系合金的界面的剖面进行TEM观察和EDX分析。其结果是，Al元素扩散至无定形硅膜的上层约80～100nm(即，Al-Si扩散层的厚度为约80～100nm)，但是扩散至比约100nm更深的区域的Al元素极少，可以判断在比约100nm更深的部份保持着初期的无定形硅膜3的状态(图中未示出)。
另外，与实施例1同样地测定实施例4的关断电流和导通电流，结果为关断电流为3.3×10-13A，导通电流为1.6×10-6A(参照表1)。由此可知，实施例4的TFT可以得到与以往例的TFT同等良好的TFT特性。
进而，在前述的实施例1中，紧接着10nm低电阻无定形硅膜而再次进行氮等离子处理之后，成膜200nm低电阻无定形硅膜和300nmAl系合金膜，除此以外，与实施例1同样地测定接触电阻。其结果示于表1。如表1所示，实施例4的TFT具有良好的接触电阻。
(实施例5)
实施例5是具有前述的实施方式5的配线结构(参照图7)的实施例，作为构成源极-漏极电极的配线材料使用与实施例1相同的Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La。
在前述的实施例1中，成膜图6e所示的非掺杂无定形硅膜之后，不从CVD装置中取出而连续地再次利用氮等离子进行30秒钟处理。接着，不从CVD装置中取出而连续成膜掺杂有杂质(P)的低电阻无定形硅膜[a-Si(n)]。这时，将低电阻的无定形硅膜的膜厚设为约10nm。以后，与实施例1同样地制作实施例5的TFT。含氮层的厚度与实施例1相同，为约5nm。
对于由此得到的实施例5的TFT，与实施例1同样地在300℃实施30分的退火，对退火后的非掺杂无定形硅与Al系合金的界面的剖面进行TEM观察和EDX分析。其结果是，在非掺杂无定形硅膜中几乎没有检出Al元素，可知与实施例1同样，Al的扩散被非掺杂无定形硅膜的上层所阻止(图中未示出)。此外，Al-Si扩散层的厚度为约10nm。
另外，与实施例1同样地测定实施例5的关断电流和导通电流，结果是，关断电流为3.3×10-13A，导通电流为1.6×10-6A(参照表1)。由此可知，实施例5的TFT可以得到与以往例的TFT同等良好的TFT特性。
(实施例6)
实施例6是具有前述的实施方式1的配线结构(参照图1A)的实施例，除了在前述的实施例1中，作为构成源极-漏极电极的配线材料使用纯Al以外，与实施例1同样地制作实施例6的TFT。
对由此得到的实施例6的TFT，与实施例1同样地测定关断电流、导通电流以及接触电阻。这些结果示于表1。
(实施例7)
实施例7是具有前述的实施方式1的配线结构(参照图1A)的实施例，除了在前述的实施例1中作为构成源极-漏极电极的配线材料使用Al-0.2原子％Ni-0.35原子％La以外，与实施例1同样地制作实施例7的TFT。
对由此得到的实施例7的TFT，与实施例1同样地测定关断电流、导通电流以及接触电阻。将这些结果示于表1。
(实施例8)
实施例8是具有前述的实施方式1的配线结构(参照图1A)的实施例，除了在前述的实施例1中，作为构成源极-漏极电极的配线材料使用Al-2原子％Ni-0.35原子％La以外，与实施例1同样地制作实施例8的TFT。
对由此得到的实施例8的TFT，与实施例1同样地测定关断电流、导通电流以及接触电阻。将这些结果示于表1。
(实施例9)
实施例9是具有前述的实施方式1的配线结构(参照图1A)的实施例，除了在前述的实施例1中，作为构成源极-漏极电极的配线材料使用Al-3原子％Ni-0.6原子％Nd以外，与实施例1同样地制作实施例9的TFT。
对由此得到的实施例9的TFT，与实施例1同样地测定关断电流、导通电流以及接触电阻。将这些结果示于表1。
由表1可知，实施例6～9的TFT都可以得到与以往例的TFT同等良好的TFT特性和接触电阻。
在上述的实施例1～9中，仅使用氮气形成含氮层，但是在以下的实施例10～12中，使用氮气与半导体原料气体的混合气体来形成含氮层。在这些实施例中，改变上述混合气体的流量比来进行实验。
(实施例10)
实施例10是具有参照图1A的配线结构的实施例，作为构成源极-漏极电极的配线材料，与实施例1相同地使用Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La。
首先，与实施例1同样地在玻璃基板上形成Al合金薄膜(Al-2.0原子％Nd)的栅极电极，然后依次成膜氮化硅膜(SiN)的栅极绝缘膜、非掺杂无定形硅膜[a-Si(i)]以及掺杂有杂质(P)的低电阻无定形硅膜[a-Si(n)，以下，有时称为第1低电阻a-Si(n)。]。
接着，在同一等离子CVD装置的同一腔室内，供给如下气体：半导体层形成气体的SiH4：30sccm、PH3：0.2sccm以及N2：100sccm(氮气/半导体原料气体的流量比＝3.3)，产生10秒钟的等离子，形成含氮层。施加于该等离子的高频(RF)功率密度为约0.06W/ccm2，成膜温度设为350℃，气体压力设为67Pa。在此，sccm是指standard cubic cm per minute(cm3/分)，是表示在0℃，换算为1013hPa时的流量的单位。利用RBS法和XPS法对表面进行分析，结果可以确认形成有厚度约5nm的含氮层。
其后，与实施例1同样地再次成膜10nm掺杂有杂质(P)的低电阻的无定形硅膜[a-Si(n)，以下，有时称为第2低电阻a-Si(n)。]。以后，与实施例1同样地制作实施例10的TFT。
(TFT特性的评价)
对由此得到的实施例10的TFT，与实施例1同样地测定实施例10的关断电流和导通电流，结果是，关断电流为3.2×10-13A，导通电流为1.7×10-6A(参照表1)。由此可知，实施例10的TFT可以得到与以往例的TFT同等良好的TFT特性。
(Si与Al的相互扩散的评价)
对实施例10的TFT，与实施例1同样地在300℃进行30分的退火处理，然后对无定形硅与Al系合金的界面的剖面进行TEM观察和EDX分析，评价Si与Al的相互扩散。其结果是，在无定形硅膜中几乎没有检出Al元素，可知与实施例1同样，Al的扩散被无定形硅膜的上层所阻止。此外，Al-Si扩散层的厚度为约10nm。
(接触电阻的测定)
进而，为了研究实施例10的接触电阻，与前述的实施例1同样地利用TLM法形成TLM元件，进行研究。详细地说，在实施例1中，将图10所示的TLM元件的含氮层形成条件(组成气体和气体的流量比)设定如下：作为半导体层形成气体的SiH4：30sccm、PH3：0.2sccm以及N2：100sccm[氮气(100sccm)/半导体原料气体(30sccm+0.2sccm)的流量比＝3.3]，除此以外，与实施例1同样地测定接触电阻。其结果如表1所示，可以确认实施例10的TFT具有良好的接触电阻。
(实施例11)
实施例11为在前述的实施例10中，将氮气/半导体原料气体的流量比改变为0.3的例子。
详细地说，在前述的实施例10中，将含氮层形成条件的气体流量设定为如下：作为半导体层形成气体的SiH4：30sccm、PH3：0.2sccm以及N2：10sccm[氮气(10sccm)/半导体原料气体(30sccm+0.2sccm)的流量比＝0.3]，除此以外与实施例10同样地制作实施例11的TFT。含氮层的厚度与实施例10同样为约5nm。
对由此得到的实施例11的TFT，与实施例1同样地在300℃进行30分的退火处理，然后对无定形硅与Al系合金的界面的剖面进行TEM观察和EDX分析，评价Si与Al的相互扩散。其结果是，在无定形硅膜中几乎没有检出Al元素，可知与实施例1同样，Al的扩散被无定形硅膜的上层所阻止。此外，Al-Si扩散层的厚度为约10nm。
另外，与实施例10同样地测定实施例11的关断电流和导通电流，结果关断电流为3.2×10-13A，导通电流为1.8×10-6A(参照表1)。由此可知，实施例11的TFT可以得到与以往例的TFT同等良好的TFT特性。
进而，为了研究实施例11的接触电阻，在前述的实施例10中，将含氮层形成条件的气体流量设置为如下：作为半导体层形成气体的SiH4：30sccm、PH3：0.2sccm以及N2：10sccm[氮气(10sccm)/半导体原料气体(30sccm+0.2sccm)的流量比＝0.3]，除此以外，与实施例10同样地测定接触电阻。其结果如表1所示，可以确认实施例11的TFT具有良好的接触电阻。
(实施例12)
实施例12是在前述的实施例10中，将氮气/半导体原料气体的流量比改变为9.9的例子。
详细地说，在前述的实施例10中，将含氮层形成条件的气体流量设定为：作为半导体层形成气体的SiH4：30sccm、PH3：0.2sccm以及N2：300sccm[氮气(300sccm)/半导体原料气体(30sccm+0.2sccm)的流量比＝9.9]，除此以外，与实施例10同样地制作实施例12的TFT。含氮层的厚度与实施例10同样，为约5nm。
对由此得到的实施例12的TFT，与实施例1同样地在300℃进行30分的退火处理，然后对无定形硅与Al系合金的界面的剖面进行TEM观察和EDX分析，评价Si与Al的相互扩散。其结果是，在无定形硅膜中几乎没有检出Al元素，可知与实施例1同样，Al的扩散被无定形硅膜的上层所阻止。此外，Al-Si扩散层的厚度为约10nm。
另外，与实施例10同样地测定实施例12的关断电流和导通电流的结果，关断电流为3.4×10-13A，导通电流为1.5×10-6A(参照表1)。由此可知，实施例12的TFT可以得到与以往例的TFT同等的良好的TFT特性。
进而，为了研究实施例12的接触电阻，在前述的实施例10中，将含氮层形成条件的气体流量设定为：作为半导体层形成气体的SiH4：30sccm、PH3：0.2sccm以及N2：300sccm[氮气(300sccm)/半导体原料气体(30sccm+0.2sccm)的流量比＝9.9]，除此以外，与实施例10同样地测定接触电阻。其结果如表1所示，可以确认实施例12的TFT具有良好的接触电阻。
(比较例1)
比较例1为在前述的实施方式1的配线结构(参照图1A)中不含有含氮层的比较例，作为构成源极-漏极电极的配线材料，与前述的实施例1同样地使用Al系合金。详细地说，除了在前述的实施例1中，未进行形成含氮层的工序以外，与实施例1同样地制作比较例1的TFT。
对由此得到的比较例1的TFT，在比实施例1更低的200℃的温度下实施30分钟的退火，进行退火后的无定形硅与Al系合金的界面的剖面TEM观察和EDX分析。其结果是，虽然进行了200℃的低温处理，但是在Al系合金中、无定形硅中可以观察到空隙，可以确认发生了显著的相互扩散(图中未示出)。另外，根据利用EDX的半定量分析，也可以确认Al向无定形硅中的扩散和Si向Al系合金中的扩散。
另外，与实施例1同样地测定比较例1的关断电流和导通电流。结果，关断电流为3.5×10-9A，导通电流为4.4×10-7A(参照表1)。由以上的结果可知，在不具有含氮层的比较例1中，与以往例相比TFT特性显著降低，不作为TFT发挥功能。
另外，测定比较例1的接触电阻时，如表1所示，接触电阻降低。
(比较例2)
比较例2是在前述的实施例10中将氮气/半导体原料气体的流量比改变为19.9的例子。
在前述的实施例10中，将含氮层形成条件的气体流量设定为：作为半导体层形成气体的SiH4：30sccm、PH3：0.2sccm、以及N2：600sccm[氮气(600sccm)/半导体原料气体(30sccm+0.2sccm)的流量比＝19.9]，除此以外，与实施例10同样地制作比较例2的TFT。含氮层的厚度为约5nm。
对由此得到的比较例2的TFT，与实施例1同样地在300℃进行30分的退火处理，然后进行无定形硅与Al系合金的界面的剖面TEM观察和EDX分析，评价Si与Al的相互扩散。其结果是，在无定形硅膜中几乎没有检出Al元素，可知与实施例1同样，Al的扩散被无定形硅膜的上层所阻止。此外，Al-Si扩散层的厚度为约10nm。
另外，与实施例10同样地测定比较例2的关断电流和导通电流，结果关断电流为3.3×10-13A，导通电流为4.0×10-7A(参照表1)。由此可知，比较例2的TFT与以往例相比，TFT特性显著降低，不作为TFT发挥功能。
进而，为了研究比较例2的接触电阻，在前述的实施例10中，将含氮层形成条件的气体流量设定为：作为半导体层形成气体的SiH4：30sccm、PH3：0.2sccm、以及N2：600sccm(氮气/半导体原料气体的流量比＝19.9)，除此以外，与实施例10同样地测定接触电阻。其结果如表1所示，接触电阻上升。
(比较例3)
比较例3是具有参照图1A的配线结构的实施例，作为构成源极-漏极电极的配线材料使用与实施例10相同的Al-0.6原子％Ni-0.5原子％Cu-0.3原子％La。
在前述的实施例10中，将含氮层形成条件的气体流量设定为：作为半导体层形成气体的SiH4：150sccm、PH3：1sccm、以及N2：10sccm[氮气(10sccm)/半导体原料气体(150sccm+1sccm)的流量比＝0.07]，除此以外，与实施例10同样地制作比较例3的TFT。含氮层的厚度为约5nm。
对由此得到的比较例3的TFT，与实施例1同样地在300℃进行30分的退火处理，然后进行无定形硅与Al系合金的界面的剖面TEM观察和EDX分析，评价Si与Al的相互扩散。其结果是，在Al系合金中和无定形硅中观察到空隙，可以确认发生了显著的相互扩散。另外，根据基于EDX的半定量分析，也可以确认Al向无定形硅膜中的扩散以及Si向Al系合金膜中的扩散。
另外，与实施例10同样地测定比较例3的关断电流和导通电流，结果关断电流为2.3×10-11A，导通电流为1.3×10-6A(参照表1)。由此可知，比较例3的TFT与以往例相比，TFT特性显著降低，不作为TFT发挥功能。
【表1】
Figure BPA00001221503500301
(实施例13)
实施例13是具有实施方式5中的LSI的配线结构(参照图7)的实施例，作为配线材料使用纯Al。
一边参照图13的各工序图，一边说明实施例13的MOSFET(Metal-oxide-semiconductor field effect transistor)的制造方法。在此，在单晶p型Si基板上利用局部氧化(LCOS：Local oxydation of Si)法来进行元件分离图案的形成，在元件的活性区域(未进行局部氧化的区域)制作MOSFET。
首先，在单晶p型Si基板上利用热氧化形成栅极绝缘膜(图13a)。将栅极绝缘膜的膜厚设为5nm。接着，利用热CVD，形成300nm厚的掺杂有P的多晶硅(图13b)。其后利用光刻，将抗蚀剂图案化(图13c)。该将抗蚀剂作为掩模，利用干法蚀刻对多晶硅进行蚀刻(图13d)。接着利用离子注入将As注入基板，再实施活性化退火，由此形成源极-漏极区域(图13e)。接着，利用CVD成膜600nm的层间绝缘膜(图13f)。利用光刻进行图案化(图13g)，通过实施干法蚀刻在源极-漏极区域形成用于使金属配线(纯Al)连接的接触孔(图13h)。接着，利用离子注入法等将As注入基板，通过实施活性化退火来形成源极-漏极区域(图13e)。接下来，利用CVD等成膜层间绝缘膜(图13f)。利用光刻进行图案化(图13g)，实施干法蚀刻时，可以在源极-漏极区域形成用于使金属配线(Al系合金)连接的接触孔(图13h)。接着，经过前述的图8所示的工序形成Al系合金层/Al-Si扩散层/含氮层/单晶Si的结构。即，利用离子注入法等将氮注入基板。这时，所注入的氮以某深度(称为飞程)为中心，具有大致为高斯分布的深度方向分布。在本实施例中，利用离子能量10keV进行注入，将其飞程调整为深度约10nm。另外，在由Si基板的表面开始至约15nm的深度，基于注入的氮的破坏Si会发生无定形化(图13i)。含氮层的厚度为约5nm。接着，成膜纯Al(图13j)，利用光刻和蚀刻加工为配线图案。最后，在400℃进行30分钟退火，形成Al-Si扩散层(图13k)。Al-Si扩散层的厚度为约10nm。
接着，对于由此获得的实施例13的MOSFET，测定漏极电流-栅极电压的开关特性。具体地说，使用关断电流(对栅极电压施加负电压时的漏极电流)和MOSFET导通时的导通电流作为指标。在栅极长L＝0.15μm、栅极宽W＝10μm的MOSFET中，测定漏极电流-栅极电压特性。测定时的漏极电压设定为1.5V。将关断电流定义为栅极电压处于-0.5V时的电流值，将导通电流定义为栅极电压处于1.5V时的电流值。
对上述的MOSFET测定关断电流和导通电流，结果关断电流为作为检测限的10-14A以下，另外，导通电流为2.3mA。为了进行比较，与上述同样地制造(1)不进行氮的离子注入而使上述源极-漏极电极的Si与纯Al直接接触的比较例的MOSFET，和(2)在Si和纯Al之间介在TiN作为阻障金属的以往的MOSFET，评价它们的特性。其结果是，上述(1)的关断电流为2×10-9A，导通电流为1.3mA，上述(2)的关断电流为测定限界的10-14A以下，导通电流为2.2mA。
由以上的结果可以提示，实施例13的MOSFET可以得到与介在阻障金属的以往的MOSFET同程度优良的TFT特性，不发生Si与Al的相互扩散。
以上参照特定的实施方式详细地说明了本发明，但是在不脱离本发明的精神范围内可以施加各种变更和修正对于本领域人员来说是不言自明的。
本申请是以2008年4月18日提出申请的日本专利申请(特愿2008-109618)、2008年9月30日提出申请的日本专利申请(特愿2008-253840)为基础的申请，包含其内容作为参照。
产业上的利用可能性
根据本发明，可以提供一种能够将纯Al或Al合金的Al系合金膜与半导体层直接接触的直接接触技术，该技术不但TFT特性、Al系合金膜与半导体层的接触电阻优良，而且生产率也良好、可以进一步扩大工艺余度。具体地说，可以提供一种不易受到各种工艺条件的偏差(装置性能的偏差、不稳定性、预料不到的污染，难以控制的污染等)的影响，且也不需要极端严格的条件管理，不易受工艺条件的制约的技术。

Claims (12)

1.一种配线结构，其特征在于，其为在基板之上从基板侧开始依次具备半导体层、纯Al或Al合金的Al系合金膜的配线结构，
在所述半导体层和所述Al系合金膜之间含有从基板侧开始依次为(N、C、F)层以及Al-Si扩散层的层叠结构，所述(N、C、F)层为含有选自氮、碳和氟中的至少一种元素的层，所述Al-Si扩散层含有Al和Si，
且所述(N、C、F)层中所含的氮、碳和氟中的至少一种的元素与所述半导体层中所含的Si结合。
2.根据权利要求1所述的配线结构，其中，在所述(N、C、F)层与所述Al-Si扩散层之间，含有实质上仅由Si构成的半导体层。
3.根据权利要求1所述的配线结构，其中，所述Al-Si扩散层是在依次形成所述(N、C、F)层、所述半导体层以及所述Al系合金膜之后，通过施加热处理来得到的层。
4.根据权利要求1所述的配线结构，其中，所述半导体层含有无定形硅或多晶硅。
5.一种薄膜晶体管基板，其具备权利要求1～4中的任一项所述的配线结构。
6.一种显示装置，其具备权利要求5所述的薄膜晶体管基板。
7.根据权利要求1～4中的任一项所述的配线结构，其构成显示装置或半导体装置。
8.一种薄膜晶体管基板的制造方法，其特征在于，其是制造权利要求5所述的薄膜晶体管基板的方法，包括：
在薄膜晶体管的半导体层之上，形成含有选自氮、碳和氟中的至少一种元素的(N、C、F)层的第1工序；以及，
接着，形成半导体层的第2工序。
9.根据权利要求8所述的制造方法，其中，所述第1工序在半导体层形成装置之中进行处理。
10.根据权利要求9所述的制造方法，其中，在相同的半导体层形成用腔室内连续地进行所述第1工序和所述第2工序。
11.根据权利要求8～10中的任一项所述的制造方法，其中，所述第1工序包括通过利用含有选自氮、碳和氟中的至少一种元素的气体的等离子蚀刻来形成(N、C、F)层的工序。
12.根据权利要求8～10中的任一项所述的制造方法，其中，所述第1工序包括通过利用由含有选自氮、碳和氟中的至少一种元素的气体与用于半导体层形成的原料气体构成的混合气体的等离子蚀刻来形成(N、C、F)层的工序。
CN2009801084162A 2008-04-18 2009-04-17 配线结构、薄膜晶体管基板及其制造方法、以及显示装置 Expired - Fee Related CN101971294B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008109618 2008-04-18
JP2008-109618 2008-04-18
JP2008253840A JP5475260B2 (ja) 2008-04-18 2008-09-30 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2008-253840 2008-09-30
PCT/JP2009/057791 WO2009128542A1 (ja) 2008-04-18 2009-04-17 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置

Publications (2)

Publication Number Publication Date
CN101971294A CN101971294A (zh) 2011-02-09
CN101971294B true CN101971294B (zh) 2013-01-16

Family

ID=41199229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801084162A Expired - Fee Related CN101971294B (zh) 2008-04-18 2009-04-17 配线结构、薄膜晶体管基板及其制造方法、以及显示装置

Country Status (6)

Country Link
US (1) US8299614B2 (zh)
JP (1) JP5475260B2 (zh)
KR (1) KR101100504B1 (zh)
CN (1) CN101971294B (zh)
TW (1) TWI413252B (zh)
WO (1) WO2009128542A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2010123866A (ja) * 2008-11-21 2010-06-03 Sharp Corp 半導体装置及びその製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP5355117B2 (ja) * 2009-02-02 2013-11-27 三菱電機株式会社 半導体装置及びその製造方法、並びに表示装置
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
KR101969279B1 (ko) * 2009-10-29 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
KR101934978B1 (ko) 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
TWI537400B (zh) * 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
WO2015072485A1 (ja) * 2013-11-12 2015-05-21 株式会社神戸製鋼所 電極およびその製造方法
CN105900216B (zh) * 2014-02-07 2019-05-10 株式会社神户制钢所 平板显示器用配线膜
CN104020207B (zh) * 2014-06-24 2017-04-05 上海大学 薄膜芯片气体传感器及其制备方法
DE102015201826A1 (de) * 2015-02-03 2016-08-04 Robert Bosch Gmbh Mundstück für eine Vorrichtung zur Messung eines Parameters von Atemluft und Atemluftmessgerät
TWI578540B (zh) * 2015-10-22 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
CN107437562B (zh) * 2016-05-27 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61285762A (ja) * 1985-06-12 1986-12-16 Toshiba Corp 半導体装置およびその製造方法
JPS62298168A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置
JPS63136567A (ja) * 1986-11-27 1988-06-08 Fujitsu Ltd 半導体装置
JPS63136568A (ja) * 1986-11-27 1988-06-08 Fujitsu Ltd 半導体装置
JPS63308384A (ja) * 1987-06-10 1988-12-15 Fujitsu Ltd 薄膜トランジスタ
JPS6482673A (en) * 1987-09-25 1989-03-28 Sumitomo Metal Ind Manufacture of thin film semiconductor element
JPH04152533A (ja) * 1990-10-16 1992-05-26 Nec Corp 半導体装置
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2000199912A (ja) 1999-01-06 2000-07-18 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその製造方法
JP2003060210A (ja) * 2001-08-09 2003-02-28 Advanced Display Inc 薄膜半導体装置及びその製造方法
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
KR100796757B1 (ko) 2001-11-29 2008-01-22 삼성전자주식회사 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100964400B1 (ko) * 2003-10-01 2010-06-17 삼성전자주식회사 반도체 소자의 콘택 구조체
DE102004019349A1 (de) * 2003-12-23 2005-07-28 BSH Bosch und Siemens Hausgeräte GmbH Anschlusseinrichtung zum Herstellen einer elektrischen Verbindung zwischen einem Netzkabel und einem Kabelbaum
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2008010801A (ja) * 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
JP平4-152533A 1992.05.26
JP昭61-285762A 1986.12.16
JP昭62-298168A 1987.12.25
JP昭63-136567A 1988.06.08
JP昭63-136568A 1988.06.08
JP昭63-308384A 1988.12.15
JP昭64－82673A 1989.03.28

Also Published As

Publication number Publication date
US8299614B2 (en) 2012-10-30
CN101971294A (zh) 2011-02-09
TWI413252B (zh) 2013-10-21
US20110024761A1 (en) 2011-02-03
WO2009128542A1 (ja) 2009-10-22
TW201005939A (en) 2010-02-01
JP2009278057A (ja) 2009-11-26
KR20100123915A (ko) 2010-11-25
KR101100504B1 (ko) 2011-12-29
JP5475260B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
CN101971294B (zh) 配线结构、薄膜晶体管基板及其制造方法、以及显示装置
CN102077323A (zh) 配线结构、薄膜晶体管基板及其制造方法、以及显示装置
KR101990051B1 (ko) 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
KR100881391B1 (ko) 반도체 소자의 게이트 형성방법
CN100511690C (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
US7157323B2 (en) Methods for fabricating thin film transistors
CN101257040B (zh) 具有栅极堆叠结构的半导体器件
CN108064419A (zh) 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
CN102822945B (zh) 配线构造、显示装置和半导体装置
CN106558488B (zh) 半导体装置及其形成方法
CN209401624U (zh) 半导体栅极结构
US20070131985A1 (en) Semiconductor device and method for manufacturing the same
EP0054317A1 (en) Method of diffusing aluminium from a layer that contains aluminium into a silicon body
KR101122756B1 (ko) 단층 확산방지막을 구비하는 반도체 장치 및 그 제조 방법
JP2009026781A (ja) 集積型半導体装置およびｍｉｓ型半導体装置
KR100528446B1 (ko) 반도체 소자의 콘택 형성방법
TWI604645B (zh) 供可變電阻式記憶體用之貴金屬／非貴金屬電極
JP5641371B2 (ja) 半導体装置及びその製造方法
Lee et al. WSix/WN/polysilicon DRAM gate stack with a 50 Å WN layer as a diffusion barrier and an etch stop
KR20090111047A (ko) 게이트 구조물 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130116

CF01 Termination of patent right due to non-payment of annual fee