CN101739369A - 中断检测装置和信息处理系统 - Google Patents

Abstract

本发明公开了中断检测装置和包括该中断检测装置的信息处理系统，该中断检测装置包括检测地址区域存储单元、发出中断信息存储单元、中断消息检测单元和中断发出单元，所述检测地址区域存储单元用于存储作为检测地址区域的地址区域，该地址区域是要根据具有地址信息的第一中断消息而被检测出来的，所述发出中断信息存储单元用于将第二中断消息的地址信息作为发出中断信息而存储下来，所述中断消息检测单元用于判定所述第一中断消息与所述检测地址区域对应，在判定了所述第一中断消息与所述检测地址区域对应时，所述中断发出单元用于发出具有所述发出中断信息的所述第二中断消息。本发明通过利用消息格式的中断的特性，能够灵活地进行中断处理。

Description

中断检测装置和信息处理系统

相关申请的交叉参考

本申请含有与2008年11月13日向日本专利局提交的日本在先专利申请JP 2008-290438的公开内容相关的主题，在此将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及中断检测装置，具体而言涉及一种对包含地址信息的中断消息进行检测的中断检测装置，本发明还涉及包括上述中断检测装置的信息处理系统。

背景技术

当处理器等进行正常工作时，可以通过发出让该正常工作中断的中断信号来将该工作切换到另外的工作。在包含外围设备接口(PeripheralComponent Interconnect，PCI)总线的计算机系统中，采用了消息信号中断(Message Signaled Interrupt，MSI)方法，来作为将表示中断信号的通知从PCI设备传送到主处理器的方法。MSI方法在基于信息包的处理层中用于消息格式的中断，并且是作为使用双字的写处理而被实现的。能够发出MSI的PCI设备包括MSI地址寄存器和用于接收由主处理器写入的数据的MSI数据寄存器。在从某一PCI设备接收中断信号以作为MSI之前，主处理器对要被传送有MSI的地址以及对分别存在于PCI设备所包含的MSI地址寄存器和MSI数据寄存器中的数据进行设定。当发出MSI时，PCI设备通过发出用来写入在MSI数据寄存器中设定的数据的PCI写处理，将中断通知传送到在MSI地址寄存器中设定的地址。主处理器使用例如中断控制器来对表示已将数据写入指定地址的信息进行检测，并且对由PCI设备传来的中断通知进行识别。然后，主处理器根据接收到的MSI来执行中断处理程序。

在该相关技术的系统中，通过将MSI地址设为中断检测区域并将与该区域对应的MSI转换为要被传送到处理器的中断信号，来进行使用MSI的中断处理(例如，参考日本专利申请公开能公报第2008-90375号(图5))。

在上述相关技术中，通过将MSI转换为中断信号而向处理器发出中断。然而，当使用中断信号来对发送到处理器的中断进行传送时，通知目标限于处理器，这导致缺乏灵活性。此外，引起了包括地址信息和数据值的MSI的特性未能被充分利用的问题。

发明内容

本发明期望利用消息格式的中断的特性来实现灵活的中断处理。

根据本发明的实施例，提供了一种中断检测装置和包括这种中断检测装置的信息处理系统，所述中断检测装置包括检测地址区域存储单元、发出中断信息存储单元、中断消息检测单元和中断发出单元，所述检测地址区域存储单元用于存储作为检测地址区域的地址区域，该地址区域是要根据具有地址信息的第一中断消息而被检测出来的，所述发出中断信息存储单元用于将第二中断消息的地址信息作为发出中断信息而存储下来，所述中断消息检测单元用于判定所述第一中断消息与所述检测地址区域对应，在判定了所述第一中断消息与所述检测地址区域对应时，所述中断发出单元发出具有所述发出中断信息的所述第二中断消息。因此，响应于与所述检测地址区域对应的所述第一中断消息的检测结果，发出所述第二中断消息。

所述发出中断消息存储单元可以存储多条发出中断消息，并且所述中断发出单元可以根据所述多条发出中断消息来发出多个第二中断消息。因此，响应于与所述检测地址区域相对应的所述第一中断消息的检测结果，发出多个第二中断消息。

根据本发明的另一个实施例，提供了一种中断检测装置和包括这种中断检测装置的信息处理系统，所述中断检测装置包括检测地址区域存储单元、发出中断信息存储单元、中断消息检测单元、中断类型存储单元和中断发出单元，所述检测地址区域存储单元用于存储作为检测地址区域的地址区域，该地址区域是要根据具有地址信息和数据信息的第一中断消息而被检测出来的，所述发出中断消息存储单元用于将第二中断消息的地址消息和数据信息作为发出中断信息而存储下来，所述中断消息检测单元用于判定所述第一中断消息与所述检测地址区域对应，所述中断类型存储单元用于将所述第二中断消息或者发出至处理器的处理器中断信号存储为待发中断类型，在判定了所述第一中断消息与所述检测地址区域对应并且当存储在所述中断类型存储单元中的类型与所述第二中断消息对应时，所述中断发出单元发出具有所述发出地址信息的第二中断消息，而在判定了所述第一中断消息与所述检测地址区域对应并且当存储在所述中断类型存储单元中的类型与所述处理器中断信号对应时，所述中断发出单元向所述处理器发出所述处理器中断信号。因此，根据存储在所述中断类型存储单元中的所述中断的类型，响应于与所述检测地址区域对应的所述第一中断消息的检测结果，向所述处理器发出所述第二中断消息或者所述处理器中断信号。

根据本发明的又一个实施例，提供了一种信息处理系统，所述信息处理系统包括：至少一个具有处理器和存储器的处理器系统；至少一个外围设备；以及在所述处理器系统与所述外围设备之间相互串行或者并行连接的多个桥设备。所述桥设备包括检测地址区域存储单元、发出中断信息存储单元、中断消息检测单元和中断发出单元，所述检测地址区域存储单元用于存储作为检测地址区域的地址区域，该地址区域是要根据具有从外围设备传送来的地址信息的第一中断消息而被检测出来的，所述发出中断信息存储单元用于将包含在第二中断消息中的地址信息作为发出中断信息而存储下来，所述中断消息检测单元用于判定所述第一中断消息与所述检测地址区域对应，在判定了所述第一中断消息与所述检测地址区域对应时，所述中断发出单元向所述处理器系统或者所述外围设备发出具有发出所述中断消息的所述第二中断消息。

根据本发明，通过利用消息格式的中断的特性，能够灵活地进行中断处理。

附图说明

图1是图示本发明第一实施例的信息处理系统的结构示例的图；

图2是图示本发明第一实施例的PCI设备中所包含的消息生成机制的示例的图；

图3A和图3B是图示PCI总线中的MSI消息的图像示例的图；

图4是图示本发明第一实施例的桥设备的结构示例的图；

图5是图示本发明第一实施例的桥控制寄存器的结构示例的图；

图6是图示本发明第一实施例的MSI检测单元的结构示例的图；

图7是图示本发明第一实施例的包含中断发出状态管理单元和中断发出单元的区域的结构示例的图；

图8是图示在本发明第一实施例的信息处理系统中进行的发出MSI的示例的图；

图9是图示在本发明第一实施例的信息处理系统中进行的发出处理器中断的示例的图；

图10是图示在本发明第一实施例的信息处理系统中发出多个MSI时的工作示例的图；

图11是图示本发明第一实施例变形例的桥控制寄存器的一部分的结构示例的图；

图12是图示通过本发明第一实施例变形例的信息处理系统进行的发出多个MSI的示例的图；

图13是图示本发明第一实施例的应用的具体示例的图；

图14是图示本发明第二实施例的信息处理系统的结构示例的图；

图15是图示在本发明第二实施例的信息处理系统中发出MSI的示例的图。

具体实施方式

下面说明用于实施本发明的最佳实施方式(下文中称为“实施例”)。说明的顺序如下文所示。

1.第一实施例(包含单个桥设备的信息处理系统的示例)

2.第二实施例(包含多个桥设备的信息处理系统的示例)

1.第一实施例

包含单个桥设备的信息处理系统的示例

图1是图示本发明第一实施例的信息处理系统的结构示例的图。该信息处理系统包括桥设备100、处理器系统200和外围设备接口(PCI)设备310～330。

桥设备100被连接在处理器系统200所包括的处理器总线290与位于PCI设备310～330附近的PCI总线190之间，并且桥设备100能够通过改变信息包格式和电特性来实现处理器总线290与PCI总线190之间的双向通信。桥设备100检测通过桥设备100传送来的消息格式的中断，从而生成新消息格式的中断或者处理器中断。

处理器系统200包括通过处理器总线290相互连接的处理器210和存储器220。处理器210进行处理且该处理作为处理器系统200的处理。存储器220存储由处理器210进行的处理所用的程序和数据。

PCI设备310～330用作处理器系统200的外围设备，并且是作为例如各种输入/输出设备和直接存储器存取(Direct Memory Access，DMA)控制器而被实现的。值得注意的是，尽管在本实施例中显示了三个PCI设备310～330，但是本发明不限于此，可以将任意数目的PCI设备连接到PCI总线190上。将任意数目的PCI设备统称为PCI设备300。

图2是图示本发明第一实施例的PCI设备300中所包含的消息生成机制的示例的图。PCI设备300生成由该PCI规定的消息格式的中断(MSI：消息信号中断)。PCI设备300包括MSI寄存器311和消息生成单元317。

MSI寄存器311存储用于从PCI设备300发出MSI的信息。MSI寄存器311被称为PCI规范中的MSI能力结构。MSI寄存器311包括能力标识符312、后继指针313、消息控制314、消息地址315和消息数据316。

能力标识符(能力ID)312相当于存储了表示消息功能的标识符的寄存器。在MSI的情况下，将“05h”(“h”表示紧接在“h”之前的数字为十六进制数。下文中也同样如此)赋给能力标识符312。

后继指针313相当于将指针存储至下一条目的寄存器。在最后一个条目的情况下，将代表空白的“NULL”赋给后继指针。

消息控制314相当于用于存储要被供给至系统软件的控制信息的寄存器。消息控制314包括代表着存在或不存在64位寻址的信息以及与多重消息有关的控制信息。

消息地址315相当于用于存储MSI的地址信息的寄存器。具体地，消息地址315存储由PCI设备300发出的MSI的目的地址。值得注意的是，尽管这里由于采用了32位寻址因而消息地址315具有32位的宽度，但是根据系统的需要，也可以采用64位寻址。在此情况下，消息地址315具有64位的宽度。

消息数据316相当于用于存储MSI的数据值的寄存器。具体地，消息数据316存储诸如PCI设备300的设备标识符等数据值。

消息生成单元317使用存储在消息地址315中的地址信息和存储在消息数据316中的数据值来生成MSI消息。

将利用PCI设备300生成的MSI供给至PCI总线190，进而通过桥设备100将该MSI供给至处理器总线290。桥设备100对MSI的地址信息进行监测，并且对与预定地址区域(下文中称为“检测地址区域”)对应的MSI进行检测。

图3A和图3B是图示PCI总线190中的MSI消息的图像示例的图。举例来讲，在PCI总线190中，按照每周期32位，通过被称作地址和数据(Address and Data，AD)信号线的信号线来传送MSI消息。

图3A示出了32位寻址的情况的示例。在寻址阶段，对MSI的32位消息地址702进行传送。然后，在数据阶段，对MSI的16位消息数据703进行传送。

图3B示出了64位寻址的情况的示例。首先，在第一寻址阶段，对MSI的最高有效位(Most Significant Bit，MSB)侧的32位(第32位～第63位)消息地址701进行传送。然后，在第二寻址阶段，对MSI的最低有效位(Least Significant Bit，LSB)侧的32位(第0位～第31位)消息地址702进行传送。最后，在数据阶段，对MSI的16位消息数据703进行传送。

图4是本发明第一实施例的桥设备100的结构示例的图。桥设备100包括MSI检测单元110、桥控制寄存器120、MSI检测区域获取单元130、MSI发出设备指示信息设定单元140、中断发出状态管理单元150以及中断发出单元160。

MSI检测单元110对从PCI总线190向处理器总线290传送的MSI的消息地址702(或者消息地址701)进行监测，并对与检测地址区域对应的MSI进行检测。

桥控制寄存器120存储用于控制桥设备100的信息。具体地，桥控制寄存器120存储由MSI检测单元110检测的地址区域以及由发出中断单元160发出的MSI的地址信息和数据值。下文参照图5详细说明桥控制寄存器120。

MSI检测区域获取单元130从桥控制寄存器120处获取要由MSI检测单元110检测的地址区域的信息，并且将该信息供给至MSI检测单元110。

MSI发出设备指示信息设定单元140为桥控制寄存器120设定指示信息，该指示信息用于识别发出由MSI检测单元检测的MSI的PCI设备300。举例来讲，该指示信息包括存储在消息数据703中的设备标识符。

中断发出状态管理单元150对发往处理器210的中断的发出状态进行管理。当检测到与检测地址区域对应的MSI时，中断发出状态管理单元150指定了所要发出的中断类型。当确定将中断发到处理器210时，进行根据已发出到处理器210的中断状态的操作。尤其是，当在处理器210中进行中断操作时，中断发出状态管理单元150处于等待状态，直到中断处理完成通知传送过来。另一方面，当在处理器210中未进行中断操作时，在确定已经向存储器220中写入适当的中断后，中断发出状态管理单元150指导中断发出单元160向处理器210发出中断。

中断发出单元160根据由中断发出状态管理单元150发出的指导，发出MSI或者处理器中断。当发出MSI时，根据该MSI的地址信息，将该MSI供给至PCI总线190或者处理器总线290。当发出处理器中断时，假设通过处理器总线290来发出该中断。然而，也可以通过处理器总线290的中断专用线来发出中断。

图5是图示本发明第一实施例的桥控制寄存器120的结构示例的图。桥控制寄存器120包括MSI基地址寄存器121、MSI有限地址寄存器122、设备指示信息寄存器123、中断类型选择寄存器124、中断处理中寄存器125、后继MSI地址寄存器126、后继MSI数据寄存器127和后继MSI使能寄存器128。

MSI基地址寄存器121存储基地址，该基地址用作由MSI检测单元110检测的地址区域的首地址。MSI有限地址寄存器122存储有限地址，该有限地址用作由MSI检测单元110检测的地址区域的尾地址。也就是说，检测地址区域是由MSI基地址寄存器121和MSI有限地址寄存器122限定的。MSI检测区域获取单元130分别从MSI基地址寄存器121和MSI有限地址寄存器122获取地址信息和数据值，并且将该地址信息和该数据值供给至MSI检测单元110。

设备指示信息寄存器123存储指示信息，该指示信息用于识别发出由MSI检测单元110检测的MSI的PCI设备300。设备指示信息寄存器123由MSI发出设备指示信息设定单元140进行设定，并由处理器210进行查询。当将MSI用作由处理器210接收到的中断的触发器，对发出该MSI的PCI设备300进行识别时，处理器200能够使用指示信息来降低搜索操作的负担。

中断类型选择寄存器124存储MSI或者已经被选为由中断发出单元160发出的中断类型的中断。中断发出状态管理单元150和中断发出单元160根据存储在中断类型选择寄存器124中的内容进行操作。也就是说，在确定将某中断发出至处理器210，并且正在对已经发送到处理器210的另外一个中断进行处理时，中断发出状态管理单元150处于等待状态，直到中断处理完成通知传送过来。另一方面，当在处理器210中未进行任何中断处理时，在确定已经将适当的MSI写入存储器220时，中断发出状态管理单元150指导中断发出单元160向处理器210发出中断。根据存储在中断类型选择寄存器124中的内容，中断发出单元160发出MSI或者处理器中断。

中断处理中寄存器125存储表示是否正在向处理器210发出中断的信息。当中断发出单元160向处理器210发出中断时，在中断处理中寄存器125中设定表示“处理中(in process)”的信息，并且当中断处理完成通知从处理器210传送出来时，在中断处理中寄存器125中设定表示“未在进行处理(not in process)”的信息。在将中断发往处理器210时正在进行中断处理的情况下，中断发出状态管理单元150对中断处理中寄存器125进行查询，并且处于等待状态，直到中断处理完成通知传送过来。

后继MSI地址寄存器126存储由中断发出单元160发出的MSI的地址信息。后继MSI数据寄存器127存储由中断发出单元160发出的MSI的数据值。后继MSI使能寄存器128存储表示是否允许中断发出单元160发出MSI的信息。中断发出单元160根据后继MSI地址寄存器126、后继MSI数据寄存器127和后继MSI使能寄存器128来发出后继MSI。

图6是图示本发明第一实施例的MSI检测单元110的结构示例的图。MSI检测单元110包括监测地址寄存器111、比较器112和比较器113以及逻辑运算单元114。

监测地址寄存器111对从PCI总线190传送向处理器总线290的MSI的消息地址702(或者消息地址701)进行监测，并且将消息地址702(或者消息地址701)存储作为监测地址。存储在监测地址存储器111中的监测地址被供给至比较器112和比较器113。

比较器112和比较器113判定存储在监测地址寄存器111中的监测地址是否与检测地址区域对应。比较器112将存储在监测地址寄存器111中的监测地址与从MSI基地址寄存器121获取的基地址进行比较。当判定监测地址等于或者大于基地址时，输出逻辑状态“真(true)”，否则，输出逻辑状态“假(false)”。比较器113将存储在监测地址存储器111中的监测地址与从MSI有限地址寄存器122获取的有限地址进行比较。当判定监测地址等于或者小于有限地址时，输出逻辑状态“真”，否则，输出逻辑状态“假”。

逻辑运算单元114利用从比较器112和比较器113输出的结果进行逻辑与(AND)运算。因此，当存储在监测地址寄存器111中的监测地址等于或者大于基地址、并且等于或者小于有限地址时，对与检测地址区域对应的MSI进行检测。

图7是本发明第一实施例的包含中断发出状态管理单元150和中断发出单元160的区域的结构示例的图。

中断类型选择寄存器124的内容和中断处理中寄存器125的内容被供给至中断发出状态管理单元150。中断类型选择寄存器124的内容、后继MSI地址寄存器126的内容、后继MSI数据寄存器127的内容和后继MSI使能寄存器128的内容被供给至中断发出单元160。

当MSI检测单元110对与检测地址区域对应的MSI进行检测时，中断发出状态管理单元150查阅中断类型选择寄存器124的内容。当中断类型选择寄存器124的内容表示MSI时，中断发出状态管理单元150指导中断发出单元160发出MSI。另一方面，当中断类型选择寄存器124的内容表示处理器中断时，中断发出状态管理单元150还查阅中断处理中寄存器125的内容。结果，如果处理器210进行中断处理，则中断发出状态管理单元150处于等待状态，直到收到中断处理完成的通知。另一方面，如果处理器210没有进行中断处理，则中断发出状态管理单元150确认已将适当的MSI写入了存储器220，并且指导中断发出单元160向处理器210发出中断。

根据中断发出状态管理单元150发出的指导，中断发出单元160依照中断类型选择寄存器124的内容发出MSI或者处理器中断。当要发出MSI时，中断发出单元10查询后继使能寄存器128，并且如果后继使能寄存器128表示能够发出MSI，则中断发出单元160根据后继MSI地址寄存器126和后继MSI数据寄存器127发出MSI。另一方面，当要发出处理器中断时，将中断处理中寄存器125设为“处理中”，并且中断发出单元160向处理器210发出中断。

值得注意的是，当中断发出单元160发出的MSI的地址信息对应MSI检测单元110的地址区域时，该MSI也作为由MSI检测单元110进行的检测的目标，因此，进入无限循环。为了避免该无限循环，将后继MSI地址寄存器126设定为不与MSI检测单元110的检测地址区域相对应，或者将后继MSI地址寄存器126的内容从检测地址区域除去。

包括单个桥设备的信息处理系统的工作示例

图8是图示在本发明第一实施例的信息处理系统中进行的发出MSI的示例的图。此处，假设在中断类型选择寄存器124中已经设定了“MSI”。

PCI设备#A 310通过PCI总线190和处理器总线290将MSI传送(801)至写入有MSI的内容(802)的存储器220。桥设备100的MSI检测单元110对在PCI总线190与处理器总线290之间传送的消息的地址信息进行监测。然后，桥设备100对与由MSI基地址寄存器121和MSI有限地址寄存器122指定的地址区域相对应的MSI进行检测(803)。

由于在中断类型选择寄存器124中设定了“MSI”，因而桥设备100的中断发出状态管理单元150指导中断发出单元160发出MSI。由此，桥设备100的中断发出单元160发出MSI(804)。此处，将后继MSI地址寄存器126的内容设定在消息地址702(或者消息地址701)中，将后继MSI数据寄存器127的内容设定在消息数据703中。

当后继MSI地址寄存器126的地址指明PCI设备#B 320时，PCI设备#B 320接收MSI(805)。PCI设备#B 320例如响应于对该MSI的接收来进行启动操作(806)。

图9是图示在本发明第一实施例的信息处理系统中进行的发出处理器中断的示例的图。此处，假设在中断类型选择寄存器124中设定“处理器中断”。

PCI设备#A 310通过PCI总线190和处理器总线290将MSI传送(811)至写入有MSI的内容(812)的存储器220。桥设备100的MSI检测单元110对在PCI总线190与处理器总线290之间传送的消息的地址信息进行监测。然后，桥设备100对与由MSI基地址寄存器121和MSI有限地址寄存器122指定的地址区域相对应的MSI进行检测(813)。

由于在中断类型选择寄存器124中设定了“处理器中断”，因而桥设备100的中断发出状态管理单元150从存储器220中读取MSI，并且确认写操作(812)已经正常完成(815)。由此，当进行处理器中断处理时，确保了将MSI存储在存储器220中的事实。然后，桥设备100的中断发出单元160向处理器210发出处理器中断(816)。此处，在桥设备100的中断处理中寄存器125中设定表示“处理中(in process)”的信息。

当检测到处理器中断时(817)，处理器210根据存储在存储器220中的MSI的数据值来执行中断处理(818)。在完成中断处理后，处理器210将中断处理完成通知传送到桥设备100(819)。由此，在桥设备100的中断处理中寄存器125中设定表示“未在进行处理(not in process)”的信息。

图10是图示在本发明第一实施例的信息处理系统中发出多个MSI时的工作示例的图。此处，在中断类型选择寄存器124设定“处理器中断”。

假定，PCI设备#A 310传送四个MSI(A～D)(831、837、838和841)。当桥设备100的MSI检测单元110检测到MSI_A时(832)，桥设备100的中断发出状态管理单元150从存储器220中读取该MSI(833)，并且确认写操作已经正常完成(834)。然后，桥设备100的中断发出单元160向处理器210发出处理器中断(835)。此处，在中断处理中寄存器125中设定表示“处理中(in process)”的信息。当该设定有效时，即使传送了下一个MSI，也不会发出处理器中断，并且桥设备100的中断发出状态管理单元150存储最新的MSI的信息。

当接收到表示处理器中断的命令时，处理器210进行中断处理(836)。每次完成MSI的中断处理后，处理器210对存储在存储器220中的各个MSI的信息进行清除。此处，假设对三个MSI(A～C)进行中断处理，然后，将中断处理完成通知传送到桥设备100。当接收到各个中断处理完成通知时，桥设备100对存储器220进行读操作(843)，并且确认最新的MSI(MSI_D)被写入到存储器220中(844)。然后，中断发出单元160向处理器210发出处理器中断(845)。当从桥设备100接收到表示处理器中断的命令时，处理器210执行中断处理(846)。当完成中断处理时，处理器210将中断处理完成通知传送至桥设备100。

如上所述，在本工作示例中，通过对处理器中断的发出进行控制，从而在中断处理中寄存器125显示“处理中”时不发出处理器中断，避免了中断处理不必要的启动。然而，在不需要这种控制的系统中，可以在每次检测到MSI时发出处理器中断。

在响应于对MSI的检测发出数个MSI的情况下的变形例

图11是图示本发明第一实施例变形例的桥控制寄存器120的一部分的结构示例的图。在此变形例中，假设桥控制寄存器120包括多个组，每个组包括后继MSI地址寄存器126、后继MSI数据寄存器127和后继MSI使能寄存器128。此处说明的是，包含在桥控制寄存器120中的其它寄存器与如图5所示的那些寄存器相同。

当MSI检测单元110对与检测地址区域对应的MSI进行检测时，对赋予了最小数值的第一组进行查询，该第一组即是包括了后继MSI地址寄存器126-1、后继MSI数据寄存器127-1和后继MSI使能寄存器128-1的组。如果后继MSI使能寄存器128-1显示允许发出MSI，则在消息地址702(或者消息地址701)中设定后继MSI地址寄存器126-1。然后，在消息地址703中设定后继MSI数据寄存器127-1，并发出MSI。如果后继MSI使能寄存器128-1显示不允许发出MSI，则不发出MSI。

然后，中断发出单元160对赋予了第二小的数值的组进行查询，该组即是包括了后继MSI地址寄存器126-2、后继MSI数据寄存器127-2和后继MSI使能寄存器128-2的组。如果后继MSI使能寄存器128-2显示允许发出MSI，则在消息地址702(或者消息地址701)中设定后继MSI地址寄存器126-2。然后，在消息地址703中设定后继MSI数据寄存器127-2，并发出MSI。如果后继MSI使能寄存器128-2显示不允许发出MSI，则不发出MSI。

随后，中断发出单元160对赋予了第三小的数值的组进行查询，该组即是包括了后继MSI地址寄存器126-3、后继MSI数据寄存器127-3和后继MSI使能寄存器128-3的组。如果后继MSI使能寄存器128-3显示允许发出MSI，则在消息地址702(或者消息地址701)中设定后继MSI地址寄存器126-3。然后，在消息地址703中设定后继MSI数据寄存器127-3，并发出MSI。如果后继MSI使能寄存器128-3显示不允许发出MSI，则不发出MSI。

如上所述，按照赋予给各组的数值的升序来查询各寄存器，从而接连发出多个MSI。尽管在本变形例中采用了三组寄存器，但寄存器的组数不限于此。

图12是图示由本发明第一实施例变形例的信息处理系统发出多个MSI的示例的图。此处，假设在中断类型选择寄存器124中设定“MSI”。

PCI设备#A 310通过PCI总线190和处理器总线290将MSI传送(851)到写入有MSI内容的存储器220。桥设备100的MSI检测单元110对在PCI总线190与处理器总线290之间传送的消息的地址信息进行监测，并对与地址区域对应的MSI进行检测(852)。

由于在中断类型选择寄存器124中已经设定了“MSI”，因此桥设备100的中断发出状态管理单元150指导中断发出单元160发出MSI。由此，桥设备100的中断发出单元160发出MSI_B(853)。此处，将后继MSI地址寄存器126-1的内容设定在消息地址702(或者消息地址701)中，将后继MSI数据寄存器127-1的内容设定在消息数据703中。

当后继MSI地址寄存器126-1的地址指明PCI设备#B 320时，PCI设备#B 320接收MSI_B(854)。响应于对MSI_B的接收，例如，PCI设备#B 320进行启动处理(855)。此外，桥设备100的中断发出单元160从PCI设备#B 320所包含的寄存器区域读取数据(856)，从而确认发出MSI_B的完成(857)。值得注意的是，当通过总线功能来保证访问顺序时，能够省略用于确认该发出的处理。

然后，桥设备100的中断发出单元160发出MSI_C(858)。此处，将后继MSI地址寄存器126-2的内容设定在消息地址702(或者消息地址701)中，将后继MSI数据寄存器127-2的内容设定在消息数据703中。

当后继MSI地址寄存器126-2的地址指明PCI设备#C 330时，PCI设备#C 330接收MSI_C(859)。假设PCI设备#C 330相当于DMA(直接存储器存取)传送控制设备。响应于对MSI_C的接收，例如，在PCI设备#C 330中设定用于DMA传送的地址(861)。此外，桥设备100的中断发出单元160从PCI设备#C 330所包含的寄存器区域读取数据(862)，从而确认发出MSI_C的完成(863)。

然后，桥设备100的中断发出单元160发出MSI_D(864)。此处，将后继MSI地址寄存器126-3的内容设定在消息地址702(或者消息地址701)中，将后继MSI数据寄存器127-3的内容设定在消息数据703中。

当后继MSI地址寄存器126-3的地址指明PCI设备#C 330时，PCI设备#C 330接收MSI_D(865)。响应于对MSI_D的接收，例如，在PCI设备#C 330中设定用于DMA传送的地址(866)。此外，桥设备100的中断发出单元160从PCI设备#C 330所包含的寄存器区域读取数据(867)，从而确认发出MSI_D的完成(868)。

尽管在图12中省略了后面的步骤，但是在DMA传送的情况下，要对传送大小进行另外设定，然后，指导开始DMA处理。

根据本变形例，能够对由桥设备100发出的MSI数目及其内容进行任意编程。在使用由桥设备100发出的MSI将中断指示给多个处理器的情况下，或者为了启动某设备而需要对多个寄存器进行设定的情况下，本变形例尤其有效。

本发明的应用

图13是图示本发明第一实施例的应用的具体示例的图。该信息处理系统的示例包括Cell(细胞宽带引擎，Cell Broadband Engine)20、Cell桥10、外围设备高速接口(Peripheral Component Interconnect Express，PCIe)设备31～34和PCIe开关35。

Cell 20是多核CPU，并且包括主机处理器单元(PowerPC ProcessorElement，PPE)21、多个协同处理器单元(Synergistic Processor Element，SPE)22、存储器23和内部中断控制器(Internal Interrupt Controller，IIC)24。Cell 20内所包含的各部件通过处理器总线29相互连接。PPE 21为常规的处理器核心，并且主要用于对整个Cell 20进行控制。各SPE 22为多处理器核心，并且主要用于进行计算。各个SPE 22包括局部存储器。存储器23用作Cell 20的主存储器。IIC 24为内部中断控制器。Cell 20对应于上面参考图1所述的处理器系统200。

Cell桥10是与Cell 20对应的桥系统，并且包括桥设备11和虚拟PCI总线19。桥设备11连接在虚拟PCI总线19与Cell 20中所包含的处理器总线29之间，并且通过改变信息包格式和电特性能够在处理器总线29与虚拟PCI总线19之间实现双向通信。Cell桥10对应于图1所示的桥设备100。虚拟总线19将PCIe设备31和32以及PCIe开关35相互连接起来。

PCIe设备31～34是包括PCIe接口的外围设备。PCIe设备31～34可被连接到Cell桥10中所包含的虚拟PCI总线19上，也可以通过PCIe开关35以分级模式连接。PCIe开关35用于为多个PCIe设备选择一个接口。

利用此结构，桥设备11对从PCIe设备31～34传送到Cell 20的MSI进行监测。当检测到与检测地址区域对应的MSI时，桥设备11发出新的MSI或者处理器中断。在Cell 20中，SPE 22可以直接接收MSI。然而，PPE 21没有接收MSI的功能。因此，在将MSI写入到存储器23中以后，桥设备11向IIC 24发出中断信息包。当接收到处理器中断时，IIC24将中断通知给PPE 21。因此，PPE 21对写入到存储器23中的MSI进行识别。

值得注意的是，在Cell 20所包含的处理器总线29中，确保将MSI写入到存储器23中和写中断信息包的顺序。因此，在本示例的信息处理系统中，可以省略对MSI写操作完成信息的确认。

如上所述，根据本发明的第一实施例，当MSI检测单元110对与检测地址区域对应的MSI进行检测时，由于中断发出单元160发出新的MSI，因而可以灵活地进行中断处理。也就是说，由于在传送新的MSI时，无需将检测到的MSI转换为中断信号，因而例如可以高速启动设备而无需由处理器进行中断处理。此外，根据本变形例，由于响应于对MSI的检测结果可以连续发出多个MSI，因而可以发出特定的MSI或者特定数量的具有特定内容的MSI。

2.第二实施例

包含多个桥设备的信息处理系统的示例

图14是图示本发明第二实施例的信息处理系统的结构示例。该信息处理系统包括三个桥设备#A 101～桥设备#C 103、两个处理器系统#A 201和#B 202以及四个PCI设备310～340。

桥设备#A 101和桥设备#B 102串行连接在PCI总线190与处理器系统#A 201之间。此外，桥设备#C 103连接在PCI总线190与处理器系统#B 202之间。按照在处理器系统#A 201与PCI总线190之间和在处理器系统#B 202与PCI总线190之间的关系，桥设备#A 101和桥设备#B 102与桥设备#C 103并行连接。

在本结构示例中，各个桥设备#A 101～桥设备#C 103响应于对从其它桥设备之一发出的MSI的检测来发出新的MSI。因此，以连锁反应的方式发出MSI。下文中，将对本结构示例中的工作进行说明。

包括多个桥设备的信息处理系统的工作示例

图15是图示在本发明第二实施例的信息处理系统中发出MSI的示例的图。

当PCI设备#A 310传送MSI_A时(871)，将MSI_A的内容写入到处理器系统#A 201所包含的存储器中。桥设备#A 101和桥设备#B 102中所包含的MSI检测单元110对在PCI总线190与处理器系统#A 201之间传送的消息的地址信息进行监测。然后，桥设备#B 102对与检测地址区域相对应的MSI_A进行检测(872)。假设在桥设备#B 102所包含的中断类型选择寄存器124中已经设定了“MSI”，则桥设备#B 102所包含的中断发出状态管理单元150指导中断发出单元160发出MSI。以此方式，桥设备#B 102所包含的中断发出单元160向处理器系统#B 202发出MSI_B(873)。

另一方面，桥设备#A 101也对与检测地址区域相对应的MSI_A进行检测(874)。假设在桥设备#A 101所包含的中断类型选择寄存器124中已经设定了“处理器中断”，则桥设备#A 101从处理器系统#A 201所包含的存储器中读取MSI_A，从而确认已经正常完成了写操作(875)。然后，桥设备#A 101所包含的中断发出单元160向处理器系统#A 201发出处理器中断(876)。

此外，桥设备#C 103也对与检测地址区域相对应的MSI_B进行检测(881)。假设在桥设备#C 103所包含的中断类型选择寄存器124中已经设定了“处理器中断”，则桥设备#C 103从处理器系统#B 202所包含的存储器中读取MSI_B，从而确认已经正常完成了写操作(882)。然后，桥设备#C 103所包含的中断发出单元160向处理器系统#B 202发出处理器中断(883)。于是，处理器系统#B 202执行中断处理。

此后，如果PCI设备#C 330发出MSI_C，并且PCI设备#D 340发出MSI_D，那么处理器系统#B 202接收多个MSI。在此情况下，进行与参照图10所述的处理相同的处理，因此，对它们的说明予以省略。

如上所述，根据本发明的第二实施例，通过使用多个桥设备#A 101～桥设备#C 103对MSI进行检测并且发出新的MSI，能以连锁反应的方式生成MSI。

值得注意的是，尽管在本发明的上述各实施例中，作为示例说明了将桥设备100连接在处理器总线290与PCI总线190之间的情况，但是本发明不限于此。可以将桥设备100插入到PCI总线190的树状图上的任意位置。

此外，根据本发明的上述各实施例，采用了PCI总线作为示例。然而，可以使用与PCI总线在软件方面有兼容性的PCI-X总线或者PCIe总线来代替PCI总线。或者，可以使用其他的任何总线来代替PCI总线。

另外，根据本发明的上述各实施例，将由MSI基地址寄存器121和MSI有限地址寄存器122指定的一系列区域作为检测地址区域的示例。然而，本发明不限于此，并且可以采用多个地址区域来作为检测地址区域。

值得注意的是，本发明的上述各实施例仅为用于实现本发明的示例。此外，本发明不限于上述各实施例，并且可以在本发明的范围内做出各种改进。

此外，在本发明各实施例中说明的各处理步骤可以被看作包括一系列步骤的方法。可代替地，这些处理步骤可以被看作用于驱动计算机去执行这一系列步骤的程序或者存储有该程序的记录介质。记录介质的示例包括光盘(Compact Disc，CD)、微型光盘(Mini Disc，MD)、数字通用光盘(Digital Versatile Disc，DVD)、存储卡和蓝光光盘(注册商标)。

本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (5)

1.一种中断检测装置，所述中断检测装置包括：

检测地址区域存储单元，其用于存储作为检测地址区域的地址区域，该地址区域是要根据具有地址信息的第一中断消息而被检测出来的；

发出中断信息存储单元，其用于将第二中断消息的地址信息作为发出中断信息而存储下来；

中断消息检测单元，其用于判定所述第一中断消息与所述检测地址区域对应；和

中断发出单元，在判定了所述第一中断消息与所述检测地址区域对应时，所述中断发出单元发出具有所述发出中断信息的所述第二中断消息。

2.根据权利要求1的中断检测装置，其中，

所述发出中断信息存储单元存储多条发出中断信息，并且

所述中断发出单元根据所述多条发出中断信息来发出多个第二中断消息。

3.一种中断检测装置，所述中断检测装置包括：

检测地址区域存储单元，其用于存储作为检测地址区域的地址区域，该地址区域是要根据具有地址信息和数据信息的第一中断消息而被检测出来的；

发出中断信息存储单元，其用于将第二中断消息的地址信息和数据信息作为发出中断信息而存储下来；

中断消息检测单元，其用于判定所述第一中断消息与所述检测地址区域对应；

中断类型存储单元，其用于将所述第二中断消息或者发出至处理器的处理器中断信号存储为待发中断类型；和

中断发出单元，在判定了所述第一中断消息与所述检测地址区域对应并且当存储在所述中断类型存储单元中的类型与所述第二中断消息对应时，所述中断发出单元发出具有所述发出地址信息的所述第二中断消息，而在判定了所述第一中断消息与所述检测地址区域对应并且当存储在所述中断类型存储单元中的类型与所述处理器中断信号对应时，所述中断发出单元向所述处理器发出所述处理器中断信号。

4.一种信息处理系统，所述信息处理系统包括：具有处理器和存储器的处理器系统；外围设备；以及连接在所述处理器系统与所述外围设备之间的桥设备，

其中，所述桥设备包括：

检测地址区域存储单元，其用于存储作为检测地址区域的地址区域，该地址区域是要根据具有从所述外围设备传送来的地址信息的第一中断消息而被检测出来的；

发出中断信息存储单元，其用于将第二中断消息的地址信息作为发出中断信息而存储下来；

中断消息检测单元，其用于判定所述第一中断消息与所述检测地址区域对应；和

中断发出单元，在判定了所述第一中断消息与所述检测地址区域对应时，所述中断发出单元向所述处理器系统或者所述外围设备发出具有所述发出中断信息的所述第二中断消息。

5.一种信息处理系统，所述信息处理系统包括：至少一个具有处理器和存储器的处理器系统；至少一个外围设备；以及在所述处理器系统与所述外围设备之间相互串行或者并行连接的多个桥设备，

其中，所述桥设备包括：

检测地址区域存储单元，其用于存储作为检测地址区域的地址区域，该地址区域是要根据具有从所述外围设备传送来的地址信息的第一中断消息而被检测出来的；

发出中断信息存储单元，其用于将包含在第二中断消息中的地址信息作为发出中断信息而存储下来；

中断消息检测单元，其用于判定所述第一中断消息与所述检测地址区域对应；和

中断发出单元，在判定了所述第一中断消息与所述检测地址区域对应时，所述中断发出单元向所述处理器系统或者所述外围设备发出具有所述发出中断信息的所述第二中断消息。

Images