CN101681673B - 用于nor型存储器阵列的树型位线译码器结构 - Google Patents

用于nor型存储器阵列的树型位线译码器结构 Download PDF

Info

Publication number
CN101681673B
CN101681673B CN200880017453.8A CN200880017453A CN101681673B CN 101681673 B CN101681673 B CN 101681673B CN 200880017453 A CN200880017453 A CN 200880017453A CN 101681673 B CN101681673 B CN 101681673B
Authority
CN
China
Prior art keywords
bit line
layer
storage unit
control device
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880017453.8A
Other languages
English (en)
Other versions
CN101681673A (zh
Inventor
潘塔斯·苏塔迪嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell World Trade Ltd
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN101681673A publication Critical patent/CN101681673A/zh
Application granted granted Critical
Publication of CN101681673B publication Critical patent/CN101681673B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种用于检测存储器阵列的存储单元的状态的位线译码器，其包括控制器件和控制模块。控制器件有选择地与位线通信。所述控制器件被布置在多层配置中，该多层配置具有多个层，每一层具有所述控制器件中的多个。当确定位于所述存储器阵列中的存储单元的状态时，所述控制模块选定所述位线中与所述存储单元有关的第一位线和第二位线。所述控制模块产生第一控制信号，该第一控制信号取消选定每一层上的控制器件中的一个或多个。当每一层上的所述控制器件中的一个或多个被取消选定时，将所述位线中包括所述第一位线的第一组充电至第一电位，并将所述位线中包括所述第二位线的第二组充电至第二电位。

Description

用于NOR型存储器阵列的树型位线译码器结构
相关申请的交叉引用
本申请要求2007年5月25日提交的美国临时申请第60/940,206号的权益。上述申请的公开通过引用在此全部并入。
技术领域
本公开涉及存储器集成电路。
背景技术
在此所提供的背景描述以对本公开内容提供一般性说明为目的。当前列出的发明人的工作，在此工作已在背景部分中进行描述的程度上，以及本描述中不应被认定为申请日之前的现有技术的方面，无论是以明确或隐含的方式均不被视为相对于本公开的现有技术。
封装在集成电路(IC)上的半导体存储器(存储器)通常被组织成存储器阵列的形式。包括与非(NAND)型存储单元或者或非(NOR)型存储单元(例如，NAND型闪存单元或NOR型闪存单元)的存储器阵列被分别称为NAND型存储器阵列或NOR型存储器阵列。存储器阵列包括被布置成行和列的存储单元。存储器阵列包括选择字线(WL)和位线(BL)来在存储器单元中读/写数据的译码器电路(译码器)。
现在参考图1，示出了包括存储器阵列12、WL译码器16以及BL译码器18的IC 10。存储器阵列12包括如图所示排列成行和列的存储单元14。在读/写操作过程中，取决于所选定的存储单元14的地址，WL译码器16和BL译码器18分别激活相应的WL和BL，来读出所选定的存储单元14的数据/将数据写入该存储单元。
现在参考图2，示出了采用埋入式位线结构的示例性的NOR型存储器阵列50。通常，对NOR型存储器阵列50中的第n个存储单元52的状态进行如下测量。WL译码器51选定字线WL(n)，并取消选定字线WL(n+1)。检测电路54向直接连接到第n个存储单元52上的相邻的位线BL(n)和BL(n+1)之间施加电位差(V2-V1)。检测电路54检测和测量流经第n个存储单元52的电流I。电流I的值取决于第n个存储单元52的状态。可基于电流I的值确定第n个存储单元52的状态。
通常，可使用一对译码器来选定连接到存储器阵列的不同存储单元上的不同对相邻的位线。译码器可向所选定的对之间施加电位差(V2-V1)，测量流经所选定的存储单元的电流，以及确定该存储单元的状态。
现在参考图3，示出了包括NOR型存储器阵列72、WL译码器74、译码器76、译码器78以及检测电路80的示例性的集成电路70。译码器76和78都是N选1译码器，其中N是大于1的整数(例如，N＝8)。译码器76和78选定连接到NOR型存储器阵列72的不同存储单元上的不同对相邻的位线。译码器76和78向连接到所选定的位线的存储单元上施加电位差(V2-V1)。检测电路80测量流经存储单元的电流。因此可以确定NOR型存储阵列72的所有存储单元的状态。
发明内容
一种用于检测存储器阵列的存储单元的状态的位线译码器，其包括控制器件和控制模块。所述控制器件有选择地与位线通信，并被布置在具有多个层的多层配置中，每层具有多个所述控制器件。当确定存储单元的状态时，所述控制模块从所述位线中选出与位于所述存储器阵列中的所述存储单元有关的第一位线和第二位线，并产生取消选定每层上的控制器件中的一个或多个的第一控制信号。当在每层上的一个或多个控制器件被取消选定时，将所述位线中包括所述第一位线的第一组位线充电至第一电位，并且将所述位线中包括所述第二位线的第二组位线充电至第二电位。
在另一特征中，所述位线译码器还包括检测电路，所述检测电路向所述位线的所述第一组位线施加所述第一电位，并向所述位线中所述第二组位线施加所述第二电位。所述检测电路检测流经所述存储单元的电流并基于所述电流确定所述存储单元的状态。
在另一特征中，与所述多个层中第一层有关的所述控制器件的第一数目大于与所述多个层中第二层有关的所述控制器件的第二数目。
在另一特征中，所述多个层中所述第一层与所述多个层中所述第二层相比，被放置得离所述检测电路较远。
在另一特征中，当所述多个层中第一层与所述多个层中第二层相邻时，与所述多个层中所述第一层有关的所述控制器件的第一数目是与所述多个层中所述第二层有关的所述控制器件的第二数目的两倍。
在另一特征中，所述第一控制信号取消选定所述控制器件的与所述每层有关的控制器件的一半。
在另一特征中，所述位线译码器还包括隔离电路，所述隔离电路被布置在所述多个层中第一层和第二层之间。
在其他特征中，所述控制模块产生控制所述隔离电路的第二控制信号。所述隔离电路基于所述第二控制信号，将与所述第一层有关的所述控制器件和与所述第二层有关的所述控制器件隔离开。
在另一特征中，一种集成电路(IC)包括所述位线译码器，并且还包括所述存储器阵列。
仍在其他特征中，一种用于检测存储器阵列的存储单元的状态的位线译码器包括控制器件和控制模块。所述控制器件被布置在所述位线译码器的L层上，其中，L是大于2的整数。所述L层中第K层包括所述控制器件中2K个，其中，1≤K≤L。所述控制器件有选择地与所述存储器阵列中B条位线通信，其中B＝(2L+1)。所述控制模块产生取消选定所述L层中每层上的所述控制器件的一半，并且选定所述B条位线中与所述存储单元中的一个存储单元通信的两条位线的第一控制信号。
在另一特征中，所述位线译码器还包括检测电路，所述检测电路与所述控制器件通信，并向所述B条位线中的所述两条位线之间施加电位差。所述检测电路检测流经所述存储单元中的一个存储单元的电流并基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述位线译码器还包括检测电路，所述检测电路与所述控制器件通信，并向所述B条位线中在所述存储单元中的一个存储单元的第一侧的M条位线施加第一电位并向所述B条位线中在所述存储单元中的一个存储单元的第二侧的N条位线施加第二电位，其中M和N是大于或等于1的整数，并且(M+N)＝B。所述检测电路检测流经所述存储单元中的一个存储单元的电流，并且基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述L层中第一层包括与所述L层中第二层相比较大的数目的所述控制器件。所述L层中所述第一层与所述L层中所述第二层相比被放置得离所述检测电路较远。
在另一特征中，所述L层中的P层被布置在与所述存储器阵列相邻的第一子译码器中，并且所述L层中的Q层被布置在与所述检测电路相邻的第二子译码器中，其中P和Q是大于或等于1的整数，并且(P+Q)＝L。
在另一特征中，所述位线译码器还包括隔离电路，所述隔离电路包括多个隔离器件，所述隔离器件中每一个具有与所述第一子译码器通信的第一端和与所述第二子译码器通信的第二端。
在其他特征中，所述控制模块产生控制所述隔离器件的第二控制信号。所述隔离器件基于所述第二控制信号将所述第一子译码器与所述第二子译码器隔离开。
在另一特征中，当所述隔离器件不将所述第一子译码器与所述第二子译码器隔离开时，所述检测电路确定所述存储单元中的一个存储单元的状态。
在另一特征中，一种集成电路(IC)包括所述位线译码器，并且还包括所述存储器阵列。
仍在其他特征中，一种用于检测存储器阵列的存储单元的状态的位线译码器包括第一子译码器、控制模块以及隔离电路。所述第一子译码器包括被布置在所述位线译码器的L层中的P层的第一控制器件，其中，L是大于2的整数，并且P＜L。所述第一控制器件有选择地与所述存储器阵列的B条位线中数量为S条的第一组位线通信，其中，S＝(2L+1)，并且S＜B。所述L层中第K层包括2K个控制器件，其中1≤K≤L。所述控制模块产生第一控制信号和第二控制信号。所述第一控制信号取消选定所述P层中每层上的所述第一控制器件中的一半。所述隔离电路包括多个隔离器件，所述隔离器件中每一个具有与所述第一子译码器通信的第一端，以及第二端。所述第一端基于所述第二控制信号有选择地与所述第二端通信。
在其他特征中，一种集成电路IC包括所述位线译码器，并且还包括所述存储器阵列的R个存储器子阵列。所述R个存储器子阵列包括第一存储器子阵列。所述第一存储器子阵列包括所述B条位线中数量为S条的第一组位线，并通过所述B条位线中数量为S条的所述第一组位线与所述第一子译码器通信。所述R个存储器子阵列包括(R-1)个存储器子阵列，所述(R-1)个存储器子阵列分别包括所述B条位线中每组数量为S条的(R-1)组位线，其中，B＝S*R，并且R是大于1的整数。所述B条位线中数量为S条的所述第一组位线以及所述B条位线中每组数量为S条的所述(R-1)组位线提供所述B条位线中每组数量为S条的R组位线。
在其他特征中，所述IC还包括(R-1)个所述第一子译码器，所述(R-1)个所述第一子译码器分别通过所述B条位线中每组数量为S条的(R-1)组位线与所述(R-1)个存储器子阵列通信。所述第一子译码器和所述(R-1)个所述第一子译码器提供R个第一子译码器。
在其他特征中，所述IC还包括(R-1)个所述隔离电路，所述(R-1)个所述隔离电路中的每一个具有分别与所述(R-1)个所述第一子译码器通信的第一端，以及第二端。所述隔离电路的所述第二端与所述(R-1)个所述隔离电路的相应的所述第二端通信。所述隔离电路和所述(R-1)个所述隔离电路提供R个隔离电路。
在另一特征中，所述R个隔离电路中一个的所述第一端基于所述第二控制信号与所述R个隔离电路中该一个的所述第二端通信。
在其他特征中，所述IC还包括第二子译码器，所述第二子译码器包括被布置在所述L层中的Q层的第二控制器件。所述第二子译码器与所述R个隔离电路的所述第二端通信。所述第二子译码器通过所述R个隔离电路中相应的隔离电路与所述R个第一子译码器中每一个通信。所述第一控制信号取消选定所述Q层中每层上的所述第二控制器件中的一半，并且(P+Q)＝L。
在其他特征中，所述第一控制器件在数目上大于所述第二控制器件。所述第一子译码器和所述第二子译码器分别与所述存储器阵列和检测电路相邻。
在其他特征中，所述第一控制信号从所述R组位线中的一组位线中选出两条位线。所述两条位线与位于所述R个存储器子阵列中一个存储器子阵列内的所述存储单元中的一个存储单元通信，所述R个存储器子阵列中的所述一个存储器子阵列通过所述R组位线中所述一组位线与所述R个第一子译码器中的一个第一子译码器通信。
在其他特征中，所述IC还包括检测电路，所述检测电路与所述第二子译码器通信。所述检测电路向所述两条位线之间施加电位差，测量流经所述存储单元中的一个存储单元的电流，并基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述IC还包括检测电路，所述检测电路向所述R组位线中一组位线的在所述存储单元中的一个存储单元的第一侧的M条位线施加第一电位。所述检测电路向所述R组位线中一组位线的在所述存储单元中的一个存储单元的第二侧的N条位线施加第二电位，其中M和N是大于或等于1的整数，并且(M+N)＝S。所述检测电路测量流经所述存储单元中的一个存储单元的电流，并基于所述电流确定所述存储单元中的该一个存储单元的所述状态。
仍在其他特征中，一种用于检测存储器阵列中存储单元的状态的方法包括提供控制器件和在具有多个层的多层配置中布置所述控制器件。所述方法还包括在所述多个层的每层中提供多个所述控制器件，用来有选择地与位线通信。所述方法还包括当确定存储单元的状态时，从所述位线中选出与位于所述存储器阵列中的存储单元有关的第一位线和第二位线。所述方法还包括产生取消选定所述多个层中每层上的所述控制器件中的一个或多个的第一控制信号。所述方法还包括将所述位线中包括所述第一位线的第一组位线充电至第一电位，并将所述位线中包括所述第二位线的第二组位线充电到达第二电位。
在另一特征中，所述方法还包括检测流经所述存储单元的电流并基于所述电流确定所述存储单元的状态。
在其他特征中，所述方法还包括在所述多个层中的第一层上提供第一数目的所述控制器件，以及在所述多个层中的第二层上提供第二数目的所述控制器件。所述第一数目大于所述第二数目。
在另一特征中，所述方法还包括提供检测电路，所述检测电路用于检测电流，并将所述多个层中的所述第一层放置得与所述多个层中所述第二层相比离所述检测电路较远。
在其他特征中，所述方法还包括在所述多个层中第一层上提供第一数目的所述控制器件，以及在所述多个层中第二层上提供第二数目的所述控制器件。当所述多个层的第一层与所述多个层的第二层相邻时，所述第一数目是所述第二数目的两倍。
在另一特征中，所述方法还包括基于所述第一控制信号取消选定所述控制器件中与所述多个层中每层有关的控制器件的一半。
在其他特征中，所述方法还包括在所述多个层的第一层和第二层之间布置隔离电路。所述方法还包括产生第二控制信号和基于所述第二控制信号将与所述第一层有关的控制器件同与所述第二层有关的控制器件隔离开。
仍在其他特征中，一种用于检测存储器阵列中存储单元的状态的方法包括提供控制器件和在位线译码器的L层上布置所述控制器件，其中L是大于2的整数。所述方法还包括在所述L层中的第K层上提供所述控制器件中的2K个，其中1≤K≤L。所述方法还包括有选择地与所述存储器阵列中B条位线通信，其中B＝(2L+1)。所述方法还包括产生第一控制信号，基于所述第一控制信号取消选定所述L层中每层上的所述控制器件的一半，并且选定所述B条位线中与所述存储单元中的一个存储单元通信的两条位线。
在另一特征中，所述方法还包括向所述B条位线中的所述两条位线之间施加电位差，检测流经所述存储单元中的一个存储单元的电流，并基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述方法还包括使用检测电路向所述B条位线中在所述存储单元中的一个存储单元的第一侧的M条位线施加第一电位。所述方法还包括使用所述检测电路向所述B条位线中在所述存储单元中的一个存储单元的第二侧的N条位线施加第二电位，其中M和N是大于或等于1的整数，并且(M+N)＝B。所述方法还包括使用所述检测电路检测流经所述存储单元中的一个存储单元的电流，并使用所述检测电路基于所述电流确定所述存储单元中的一个存储单元的状态。
在另一特征中，所述方法还包括与所述L层中第二层相比，在所述L层中第一层提供更大数目的所述控制器件，并将所述L层中所述第一层放置得与所述L层中所述第二层相比离所述检测电路更远。
在另一特征中，所述方法还包括将所述L层中的P层布置在与所述存储器阵列相邻的第一子译码器中，并将所述L层中的Q层布置在与所述检测电路相邻的第二子译码器中，其中P和Q是大于或等于1的整数，并且(P+Q)＝L。
在另一特征中，所述方法还包括提供包括多个隔离器件的隔离电路，所述多个隔离器件中的每一个具有第一端和第二端，使所述第一端与所述第一子译码器通信，并且使所述第二端与所述第二子译码器通信。
在另一特征中，所述方法还包括产生控制所述隔离器件的第二控制信号，并基于所述第二控制信号将所述第一子译码器与所述第二子译码器隔离开。
在另一特征中，所述方法还包括当所述隔离器件不将所述第一子译码器与所述第二子译码器隔离开时，确定所述存储单元中的一个存储单元的状态。
在另一特征中，所述方法还包括将所述位线译码器和所述存储器阵列集成在集成电路(IC)中。
仍在其他特征中，一种用于检测存储器阵列的存储单元的状态的方法包括提供第一子译码器，所述第一子译码器包括被布置在位线译码器的L层的P层中的第一控制器件，其中P和L是大于2的整数，并且P＜L。所述方法还包括在所述L层中的第K层提供2K个控制器件，其中1≤K≤L。所述方法还包括通过所述第一控制器件，有选择地与所述存储器阵列的B条位线中数量为S条的第一组位线通信，其中S＝(2L+1)，并且S＜B。所述方法还包括产生第一控制信号和第二控制信号，并且基于所述第一控制信号取消选定在所述P层中每层上的所述第一控制器件中的一半。所述方法还包括提供隔离电路，所述隔离电路包括多个隔离器件，所述多个隔离器件中的每一个具有第一端和第二端。所述方法还包括使所述第一端与所述第一子译码器通信，并且基于所述第二控制信号使所述第一端有选择地与所述第二端通信。
在其他特征中，所述方法还包括提供第一子译码器阵列，所述第一子译码器阵列包括所述B条位线中数量为S条的第一组位线。所述方法还包括使所述第一存储器子阵列通过所述B条位线中数量为S条的所述第一组位线与所述第一子译码器通信。所述方法还包括提供(R-1)个存储器子阵列，所述(R-1)个存储器子阵列分别包括所述B条位线中每组数量为S条的(R-1)组位线，其中，B＝S*R，并且R是大于1的整数。所述B条位线中数量为S条的所述第一组位线以及所述B条位线中每组数量为S条的所述(R-1)组位线提供所述B条位线中每组数量为S条的R组位线。
在其他特征中，所述方法还包括提供(R-1)个所述第一子译码器。所述方法还包括使所述(R-1)个存储器子阵列分别通过所述B条位线中每组数量为S条的所述(R-1)组位线与所述(R-1)个所述第一子译码器通信。所述第一子译码器和所述(R-1)个所述第一子译码器提供R个第一子译码器。
在其他特征中，所述方法还包括提供(R-1)个所述隔离电路，所述(R-1)个所述隔离电路中的每一个具有第一端和第二端。所述方法还包括使所述(R-1)个所述隔离电路的所述第一端分别与所述(R-1)个所述第一子译码器通信。所述方法还包括使所述隔离电路的第二端与所述(R-1)个所述隔离电路的相应的所述第二端通信。所述隔离电路和所述(R-1)个所述隔离电路提供R个隔离电路。
在另一特征中，所述方法还包括基于所述第二控制信号使所述R个隔离电路中一个隔离电路的所述第一端与所述R个隔离电路中一个隔离电路的所述第二端通信。
在其他特征中，所述方法还包括提供第二子译码器，所述第二子译码器包括被布置在所述L层中的Q层的第二控制器件，其中(P+Q)＝L。所述方法还包括使所述第二子译码器与所述R个隔离电路的所述第二端通信。所述方法还包括基于所述第一控制信号取消选定所述Q层中每层上的所述第二控制器件中的一半。所述方法还包括使所述第二子译码器通过所述R个隔离电路中相应的隔离电路与所述R个第一子译码器中每一个通信。
在另一特征中，所述方法还包括提供在数目上大于所述第二控制器件的所述第一控制器件，并分别与所述存储器阵列和检测电路相邻布置所述第一子译码器和所述第二子译码器。
在其他特征中，所述方法还包括基于所述第一控制信号从所述R组位线中的一组位线中选出两条位线，并通过所述两条位线与所述存储单元中的一个存储单元通信。所述存储单元位于所述R个存储器子阵列中一个存储器子阵列内，所述R个存储器子阵列中的所述一个存储器子阵列通过所述R组位线中的一组位线与所述R个第一子译码器中一个第一子译码器通信。
在其他特征中，所述方法还包括提供检测电路，并使所述检测电路与所述第二子译码器通信。所述方法还包括使用所述检测电路向所述两条位线之间施加电位差，使用所述检测电路测量流经所述存储单元中的一个存储单元的电流，以及使用所述检测电路基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述方法还包括提供检测电路，使用所述检测电路向所述R组位线的一组位线的在所述存储单元中的一个存储单元的第一侧的M条位线施加第一电位，并向所述R组位线中一组位线的在所述存储单元中的一个存储单元的第二侧的N条位线施加第二电位，其中M和N是大于或等于1的整数，并且(M+N)＝S。所述方法还包括使用所述检测电路测量流经所述存储单元中的一个存储单元的电流，并使用所述检测电路基于所述电流确定所述存储单元中的一个存储单元的状态。
仍在其他特征中，一种用于检测存储器阵列中存储单元的状态的位线译码器包括用于有选择地与位线通信的控制装置。所述控制装置被布置在具有多个层的多层配置中，每层具有所述控制装置中的多个。所述位线译码器还包括选定装置，所述选定装置用于当确定存储单元的状态时从所述位线中选出与位于所述存储器阵列中的所述存储单元有关的第一位线和第二位线，并且用于产生取消选定每层上的所述控制装置中一个或多个的第一控制信号。当在每层上的一个或多个控制装置被取消选定时，所述位线中包括所述第一位线的第一组位线被充电至第一电位，并且所述位线中包括所述第二位线的第二组位线被充电至第二电位。
在另一特征中，所述位线译码器还包括检测装置，所述检测装置用于向所述位线中所述第一组位线施加所述第一电位，并向所述位线中所述第二组位线施加所述第二电位，用于检测流经所述存储单元的电流，以及用于基于所述电流确定所述存储单元的状态。
在另一特征中，所述控制装置中与所述多个层中第一层有关的控制装置的第一数目大于所述控制装置中与所述多个层中第二层有关的控制装置的第二数目。
在另一特征中，所述多个层中所述第一层与所述多个层中所述第二层相比被放置得离所述检测电路较远。
在另一特征中，当所述多个层中第一层与所述多个层中第二层相邻时，所述控制装置中与所述多个层中所述第一层有关的控制装置的第一数目是所述控制装置中与所述多个层中所述第二层有关的控制装置的第二数目的两倍。
在另一特征中，所述第一控制信号取消选定所述控制装置中与所述每层有关的控制装置的一半。
在另一特征中，所述位线译码器还包括用于有选择地将所述多个层中第一层和第二层隔离开的隔离装置。所述隔离装置被布置在所述第一层和所述第二层之间。
在其他特征中，所述选定装置产生控制所述隔离装置的第二控制信号。所述隔离装置基于所述第二控制信号将与所述第一层有关的所述控制装置和与所述第二层有关的所述控制装置隔离开。
在另一特征中，一种集成电路(IC)包括所述位线译码器，并且还包括所述存储器阵列。
仍在其他特征中，用于检测存储器阵列的存储单元的状态的位线译码器包括用于有选择地与所述存储器阵列的B条位线通信的控制装置。所述控制装置被布置在所述位线译码器的L层上，并且所述L层中第K层包括所述控制装置中的2K个，其中，L是大于2的整数，1≤K≤L，并且B＝(2L+1)。所述位线译码器还包括选定装置，所述选定装置用于产生第一控制信号，该第一控制信号取消选定所述L层中每层上的所述控制装置的一半，并且选定所述B条位线中与所述存储单元中的一个存储单元通信的两条位线。
在另一特征中，所述位线译码器还包括检测装置，所述检测装置用于向所述B条位线中所述两条位线之间施加电位差，并用于检测流经所述存储单元中的一个存储单元的电流，以及基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述位线译码器还包括检测装置，所述检测装置用于向所述B条位线中在所述存储单元中的一个存储单元的第一侧的M条位线施加第一电位并向所述B条位线中在所述存储单元中的一个存储单元的第二侧的N条位线施加第二电位，其中M和N是大于或等于1的整数，并且(M+N)＝B。所述检测装置检测流经所述存储单元中的一个存储单元的电流，并且基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述L层中第一层包括与所述L层中第二层相比较大的数目的所述控制装置。所述L层中所述第一层与所述L层中所述第二层相比被放置得离所述检测装置较远。
在另一特征中，所述L层中的P层被布置在与所述存储器阵列相邻的用于检测状态的第一子译码器装置中，以及所述L层中的Q层被布置在与所述检测装置相邻的用于检测状态的第二子译码器装置中，其中P和Q是大于或等于1的整数，并且(P+Q)＝L。
在其他特征中，所述位线译码器还包括隔离装置，所述隔离装置用于将所述第一子译码器装置与所述第二子译码器装置隔离开。所述隔离装置中的每一个具有与所述第一子译码器装置通信的第一端和与所述第二子译码器装置通信的第二端。
在其他特征中，所述选定装置产生控制所述隔离装置的第二控制信号。所述隔离装置基于所述第二控制信号将所述第一子译码器装置与所述第二子译码器装置隔离开。
在另一特征中，当所述隔离装置不将所述第一子译码器装置与所述第二子译码器装置隔离开时，所述检测装置确定所述存储单元中的一个存储单元的状态。
在另一特征中，一种集成电路(IC)包括所述位线译码器，并且还包括所述存储器阵列。
仍在其他特征中，一种用于检测存储器阵列的存储单元的状态的位线译码器包括用于检测状态的第一子译码器装置。所述第一子译码器装置包括第一控制装置，所述第一控制装置用于有选择地与所述存储器阵列的B条位线中数量为S条的第一组位线通信。所述第一控制装置被布置在所述位线译码器的L层中的P层中，并且所述L层中第K层包括2K个控制装置，其中，L是大于2的整数，P＜L，1≤K≤L，S＝(2L+1)，并且S＜B。所述位线译码器还包括选定装置，所述选定装置用于产生第一控制信号和第二控制信号。所述第一控制信号取消选定所述第一控制装置的在所述P层中每层上的一半。所述位线译码器还包括隔离电路，所述隔离电路包括用于隔离所述第一子译码器的隔离装置。所述隔离装置中的每一个具有与所述第一子译码器通信的第一端，以及第二端。所述第一端基于所述第二控制信号有选择地与所述第二端通信。
在其他特征中，一种集成电路(IC)包括所述位线译码器，并且还包括所述存储器阵列的R个存储器子阵列。所述R个存储器子阵列包括第一存储器子阵列。所述第一存储器子阵列包括所述B条位线中数量为S条的所述第一组位线。所述第一存储器子阵列通过所述B条位线中数量为S条的所述第一组位线与所述第一子译码器装置通信。所述IC还包括(R-1)个存储器子阵列，所述(R-1)个存储器子阵列分别包括所述B条位线中每组数量为S条的(R-1)组位线，其中，B＝S*R，并且R是大于1的整数。所述B条位线中数量为S条的所述第一组位线以及所述B条位线中每组数量为S条的所述(R-1)组位线提供所述B条位线中每组数量为S条的R组位线。
在其他特征中，所述IC还包括(R-1)个所述第一子译码器装置，用于检测状态。所述(R-1)个所述第一子译码器装置分别通过所述B条位线中每组数量为S条的所述(R-1)组位线与所述(R-1)个存储器子阵列通信。所述第一子译码器装置和所述(R-1)个所述第一子译码器装置提供R个第一子译码器装置。
在其他特征中，所述IC还包括(R-1)个所述隔离电路，所述(R-1)个所述隔离电路中的每一个具有分别与所述(R-1)个所述第一子译码器通信的第一端，以及第二端。所述隔离电路的所述第二端与所述(R-1)个所述隔离电路的相应的所述第二端通信。所述隔离电路和所述(R-1)个所述隔离电路提供R个隔离电路。
在另一特征中，所述R个隔离电路中一个的所述第一端基于所述第二控制信号与所述R个隔离电路中一个的所述第二端通信。
在其他特征中，所述IC还包括用于检测状态的第二子译码器装置。所述第二子译码器装置包括第二控制装置，所述第二控制装置用于与所述R个隔离电路的所述第二端通信，并且用于分别通过所述R个隔离电路中相应的隔离电路与所述R个第一子译码器装置中每个通信。所述第二控制装置被布置在所述L层中的Q层中，(P+Q)＝L。所述第一控制信号取消选定所述第二控制装置的在所述Q层中每层上的一半。
在其他特征中，所述第一控制装置在数目上大于所述第二控制装置。所述第一子译码器和所述第二子译码器分别与所述存储器阵列和检测电路相邻。
在其他特征中，所述第一控制信号从所述R组位线中的一组位线中选出两条位线。所述两条位线与位于所述R个存储器子阵列中一个存储器子阵列内的所述存储单元中的一个存储单元通信，所述R个存储器子阵列中的所述一个存储器子阵列通过所述R组位线中一组位线与所述R个第一子译码器装置中一个第一子译码器装置通信。
在另一特征中，所述IC还包括检测装置，所述检测装置用于与所述第二子译码器装置通信，用于向所述两条位线之间施加电位差，用于测量流经所述存储单元中的一个存储单元的电流，并基于所述电流确定所述存储单元中的一个存储单元的状态。
在其他特征中，所述IC还包括检测装置，所述检测装置向所述R组位线中一组位线中的在所述存储单元中的一个存储单元的第一侧的M条位线施加第一电位，并向所述R组位线中一组位线中的在所述存储单元中的一个存储单元的第二侧的N条位线施加第二电位，其中M和N是大于或等于1的整数，并且(M+N)＝S。所述检测装置测量流经所述存储单元中的一个存储单元的电流，并基于所述电流确定所述存储单元中的一个存储单元的状态。
根据在后面提供的详细的描述，本公开的进一步的应用领域将变得明显。应该理解，详细的描述和具体的例子目的仅是为了说明，并不是为了限制本公开的范围。
附图说明
根据详细描述和附图，本公开将得以更加充分的理解，附图中：
图1是根据现有技术的包括存储器阵列的集成电路(IC)的功能框图；
图2是根据现有技术的示例性的NOR型存储器阵列的示意图；
图3是根据现有技术的包括存储器阵列、译码器以及状态检测电路的IC的功能框图；
图4是示例性的NOR型存储器阵列的示意图；
图5A是根据本公开的包括存储器阵列、位线译码器以及状态检测电路的功能框图；
图5B是根据本公开的示例性的位线译码器的示意图；
图5C是图5B中示例性的位线译码器的真值表；
图6A是根据本公开的示例性的位线译码器的译码器树形结构示意图；
图6B是图6A中示例性的位线译码器的真值表；
图7A是根据本公开的示例性的位线译码器的译码器树形结构示意图；
图7B是根据本公开的示例性的位线译码器的译码器树形结构示意图；
图8是根据本公开的示例性的包括位线译码器的IC的功能框图；
图9是根据本公开的示例性的用于使用位线译码器检测存储器阵列的存储单元的状态的方法的流程图；
图10是根据本公开的示例性的用于使用位线译码器检测存储器阵列的存储单元的状态的方法的流程图；
图11A是硬盘驱动器的功能框图；
图11B是DVD驱动器的功能框图；
图11C是高清电视的功能框图；
图11D是交通工具控制系统的功能框图；
图11E是蜂窝式电话的功能框图；
图11F是机顶盒的功能框图；以及
图11G是移动设备的功能框图。
具体实施方式
以下描述在本质上仅是示例性的，且其目的绝不是限制本公开、其应用或其使用。为清楚起见，将在附图中使用相同的参考数字来识别相似的元件。如在此使用的，使用非排他的逻辑“或”，短语“A、B以及C中的至少一个”应该解释成意味着逻辑(A或B或C)。应该理解，在不改变本公开原理的情况下，方法中的步骤可以按不同的顺序执行。
如在此使用的，短语“模块”用来指专用集成电路(ASIC)、电子线路、执行一种或多种软件或固件程序的处理器(共享的、专用的或组)和存储器、组合逻辑线路以及/或其他提供所描述的功能的合适的部件。
具有高存储容量的存储器阵列包括大量存储单元和位线。使用具有树形结构(亦即分层结构)的译码器来从大量位线中选出相邻位线对。译码器使用一系列选出的设备(亦即开启了的设备)来选择信号路径。然而，由于一些原因，具有庞大树形结构的译码器存在问题。
例如，具有庞大树形结构的译码器会增加功率消耗，并且占用存储器集成电路(IC)的很大面积。此外，当使用译码器测量存储单元的状态时，除了连接到所述存储单元的相邻的位线以外的所有的位线都处于浮动状态。而且，与处于测量中的所述存储单元相邻的存储单元的状态是未知的。因此，将相邻的位线充电到电位V1和V2的充电时间是未知的。在相邻的位线被充分充电到电位V1和V2之前，检测电路80所测量的电流不是流经处于测量中的所述存储单元的电流，也不代表所述存储单元的状态。因此，不能精确地测量所述存储单元的状态。
现在参考图4，本公开教授了通过将在处于测量中的存储单元两侧的位线充电至预先决定的电位来预设所有位线的状态。例如，当测量第n个存储单元52的状态时，可将在第n个存储单元52第一侧的所有位线(亦即BL(n)、BL(n-1)等等)充电至电位V1。此外，可将在第n个存储单元52第二侧的所有位线(亦即BL(n+1)、BL(n+2)等等)充电至电位V2。当以这种方式测量第n个存储单元52的状态时，第n个存储单元52之外的存储单元的状态是不相干的(亦即“不关心”)。
更具体地，本公开涉及采用具有多个层的可分的树形结构的紧凑的位线译码器。位线译码器包括布置在树形结构的多个层中的控制器件(例如晶体管)。位线译码器通过将树形结构中的一层或多个层中的预先决定的数目的控制器件取消选定(亦即断开)来检测存储器阵列的存储单元的状态。当被取消选定后，控制器件阻挡住信号路径。当通过将预先决定的数目的控制器件取消选定来选定存储单元时，位线译码器通过将位线充电至预先决定的电位V1和V2来预设所有位线的状态并测量所述存储单元的状态。
此外，当存储器阵列很大时，可将位线译码器的树形结构分成部分。通过在各部分之间添加隔离器件可将位线译码器分成多个子译码器。可将存储器阵列分成存储器子阵列，并且可将子译码器集成到存储器子阵列中。
现在参考图5A-5C，示出了根据本公开的包括示例性的位线译码器102的IC 100。在图5A中，IC 100包括位线译码器102和NOR型存储器阵列104。位线译码器102包括译码器树形结构105、控制模块106以及检测电路108。译码器树形结构105包括多层控制器件(没有示出)。
控制模块106产生控制信号，控制信号取消选定译码器树形结构105的每一层中的预先决定的数目的控制器件。预先决定的数目取决于译码器树形结构(例如，译码器树形结构中层的数目)。控制信号可包括用于对NOR型存储器阵列104的存储单元寻址的地址线。位线译码器102基于控制信号检测NOR型存储器阵列104的存储单元的状态如下。
在图5B中，作为举例，译码器树形结构105表示为包括二元树形结构110。当位线译码器102测量NOR型存储器阵列104的2L个存储单元的状态时，二元树形结构110可具有L层，其中，L是大于或等于1的整数。层L包括2L个控制器件。控制器件可包括晶体管。邻近或最靠近NOR型存储器阵列104的层被称为二元树形结构110的最低层。离NOR型存储器阵列104最远的层被称为二元树形结构110的最高层。最低层包括最大数目的控制器件。最高层包括最小数目的控制器件。
作为举例，为了简单，NOR型存储器阵列104表示为包括数量为8的一组存储单元(没有示出)和8条位线。因为2L＝8得出L＝3，所以测量NOR型存储器阵列104的8个存储单元的状态的位线译码器102具有3层译码器树形结构。因此，可称位线译码器102为3层译码器。最低层(L＝3)包括23＝8个控制器件。将8个控制器件组织成4个组。4个组中的每一个包括2个控制器件。最高层(L＝1)包括21＝2个控制器件。
在使用中，控制模块106产生控制信号，控制信号将二元树形结构110中的每层上的每两个控制器件中的一个取消选定或断开。控制信号可包括用于对NOR型存储器阵列104的存储单元寻址的地址线。在图5B中被取消选定的控制器件被标上“X”。基于控制信号和由控制信号所取消选定的控制器件，选定连接到一对相邻位线上的存储单元来进行测量。图5C示出了二元树形结构110的真值表。
如在真值表中所示出的，当控制信号是C2＝C1＝C0＝0时，基于被控制信号取消选定的控制器件，选定连接到位线BL0和BL1上的存储单元。通过向位线BL0施加电压V1并向位线BL1-BL7施加电压V2来测量被选定的存储单元的状态。当控制信号是C2＝C1＝0且C0＝1时，基于被控制信号取消选定的控制器件，选定连接到位线BL1和BL2上的存储单元。通过向位线BL0-BL1施加电压V1并向位线BL2-BL7施加电压V2来测量被选定的存储单元的状态。当控制信号是C2＝C0＝0且C1＝1时，基于被控制信号取消选定的控制器件，选定连接到位线BL2和BL3上的存储单元。通过向位线BL0-BL2施加电压V1并向位线BL3-BL7施加电压V2来测量被选定的存储单元的状态，依此类推。
在图5B所示的例子中，基于被取消选定的器件，选定连接到位线BL3和BL4上的存储单元来进行测量。尽管所示的真值表使用了控制信号C0-C2，可替换使用控制信号C0B-C2B，控制信号C0B-C2B是反相的控制信号C0-C2。位线译码器102对存储单元的状态进行如下测量。
检测电路108向位线BL3-BL0施加电位V1且向位线BL4-BL8施加电位V2。检测电路108测量流经存储单元的电流并基于该电流测量存储单元的状态。例如，当存储单元处于第一状态时电流可具有第一值，当存储单元处于第二状态时电流可具有第二值。第一状态和第一值可分别与第二状态和第二值不同。
现在参考图6A和6B，位线译码器可具有与二元树形结构不同的树形结构。作为举例，在图6A中，译码器树形结构150可包括用于测量NOR型存储器阵列104的8个存储单元的状态的2层的译码器树形结构150。连接到NOR型存储器阵列104上的译码器树形结构150的下层(L＝2)包括8个控制器件。8个控制器件被组织成2组。2组中的每一组包括4个控制器件。上层(L＝1)包括2个控制器件。
一般地，译码器树形结构150的下层(L＝2)可包括C个控制器件，其中log2C是大于2的整数，并且C个控制器件与(C+1)条位线通信。可将C个控制器件组织成两组，可取消选定每组中的一个控制器件。
在使用中，控制模块106产生控制信号，控制信号对译码器树形结构150的下层中的每四个控制器件中的一个取消选定。图6A中被取消选定的控制器件被标上“X”。基于控制信号和被控制信号取消选定的控制器件，选定连接到一对相邻位线上的存储单元来进行测量。图6B示出了2层的译码器树形结构150的真值表。
如在真值表中所示出的，当控制信号是C2＝0，C03＝C02＝C01＝1，且C00＝0时，基于被控制信号取消选定的控制器件，选定连接到位线BL0和BL1上的存储单元。通过向位线BL0施加电压V1并向位线BL1-BL8施加电压V2来测量被选定的存储单元的状态。当控制信号是C2＝0，C03＝C02＝C00＝1且C01＝0时，基于被控制信号取消选定的控制器件，选定连接到位线BL1和BL2上的存储单元。通过向位线BL0-BL1施加电压V1并向位线BL2-BL8施加电压V2来测量被选定的存储单元的状态。当控制信号是C2＝0，C03＝C01＝C00＝1且C02＝0时，基于被控制信号取消选定的控制器件，选定连接到位线BL2和BL3上的存储单元。通过向位线BL0-BL2施加电压V1并向位线BL3-BL8施加电压V2来测量被选定的存储单元的状态，依此类推。
在图6A所示的例子中，基于被取消选定的器件，选定连接到位线BL3和BL4上的存储单元来进行测量。检测电路108向位线BL3-BL0施加电位V1且向位线BL4-BL8施加电位V2。检测电路108测量流经存储单元的电流并基于该电流测量存储单元的状态。
当NOR型存储器阵列的存储容量很大时，位线的数目可很大(例如，每位线组有128条位线)。当检测电路108将大量的位线充电至预先决定的电位时，位线的电容总合成净电容。净电容值可以很高。高的净电容值减小了检测电路108的检测速度。
通过将NOR型存储器阵列分割成多个存储器子阵列，可减小净电容值并增加检测速度。此外，可将位线译码器分成在译码器树形结构的任意层上的多个子译码器。可在相邻层的子译码器之间提供隔离器件。存储器子阵列中每一个与包括译码器树形结构的一个或多个较低的树层(tree-level)的子译码器通信。当测量存储器子阵列的存储单元的状态时，只将包括处于测量中的存储单元的存储器子阵列连接到检测电路。
现在参考图7A和7B，分别示出了被分成两个子译码器的示例性的译码器树形结构160和161。两个子译码器分别称为下层树子译码器和上层树子译码器。如图所示，包括隔离器件(例如晶体管)的隔离电路192将下层树子译码器与上层树子译码器分开(亦即隔离)。
控制模块106产生被输入到隔离器件中的控制信号。基于控制信号，隔离电路192将下层树子译码器与上层树子译码器隔离开。当将下层树子译码器与上层树子译码器隔离开时，检测电路108不能检测与下层树子译码器通信的存储器子阵列的存储单元的状态。另一方面，当基于控制信号，隔离电路192不将下层树子译码器与上层树子译码器隔离开时，检测电路108测量与下层树子译码器通信的存储器子阵列的存储单元的状态。
在一些实施中，译码器树形结构160的下层树子译码器和/或上层树子译码器可包括译码器树形结构160的多个层。可替换地，译码器树形结构161的下层树子译码器和上层树子译码器可分别包括译码器树形结构161的下层(L＝2)和上层(L＝1)。
现在参考图8，示出了包括存储器阵列182和位线译码器184的IC180。存储器阵列182被分割成多个存储器子阵列182-1、182-2、……和182-N(统称存储器子阵列182)，其中N是大于1的整数。位线译码器184包括控制模块186、检测电路108、隔离电路192以及被分割的译码器树形结构。
具体地说，将位线译码器184的被分割的译码器树形结构分成上层树子译码器190和多个下层树子译码器188-1、188-2、……和188-N(统称为下层树子译码器188)。分别通过隔离电路192-1、192-2、……和192-N(统称为隔离电路192)将下层树子译码器188与上层树子译码器190分开。
每个隔离电路192可包括多个隔离器件(例如晶体管)。如图所示，将一个隔离电路192的隔离器件的输出连接到其他隔离电路192的隔离器件的相应的输出上，以形成全局位线。全局位线连接到上层树子译码器190。
检测电路108使用全局位线与存储器子阵列182通信。检测电路108一次与存储器子阵列182中的一个通信。检测电路108不与存储器子阵列182中的多于一个的存储器子阵列同时通信。
在使用中，控制模块186产生第一控制信号，第一控制信号对下层树子译码器188和上层树子译码器190中每个树层上的预先决定的数目的控制器件取消选定。预先决定的数目基于位线译码器184的树形结构和译码器树形结构中的层数来定。基于第一控制信号和被取消选定的控制器件，选定存储器子阵列182中一个存储器子阵列的存储单元来进行测量。例如，处于测量中的存储单元可位于存储器子阵列182-k中，其中1≤k≤N。第一控制信号可包括用于对NOR型存储器阵列182中的存储单元寻址的地址线。
此外，控制模块186产生控制隔离电路192的第二控制信号。具体地说，当处于测量中的存储单元位于存储器子阵列182-k中时，第二控制信号选定隔离电路192-k。因此，当检测电路108测量存储器子阵列182-k的存储单元的状态时，只将存储器子阵列182-k的位线充电至决定的电位V1和V2。检测电路108通过全局位线和被选定的隔离电路192-k与存储器子阵列182-k通信。
具体地说，检测电路108向连接到存储器子阵列182-k中的处于测量中的存储单元的相邻的位线之间施加电位差(V2-V1)。此外，在存储器子阵列182-k中，存储单元的第一侧的所有位线被充电至电位V1，并且存储单元的第二侧的所有位线被充电至电位V2。检测电路108测量流经该存储单元的电流并确定存储单元的状态。
现在参考图9，用于使用位线译码器102测量NOR型存储器阵列104的存储单元的状态的方法200从步骤202开始。在步骤204，控制模块106通过取消选定位线译码器102的每一层中的预先决定的数目的控制器件来选定与处于测量中的存储单元相邻的位线。在步骤206，检测电路108将存储单元第一侧的所有位线充电至电位V1。在步骤208，检测电路108将存储单元的第二侧的所有位线充电至电位V2。在步骤210，检测电路108测量流经存储单元的电流。在步骤212，检测电路108基于所述电流确定存储单元的状态。在步骤214，方法结束。
现在参考图10，用于使用位线译码器184测量NOR型存储器阵列182的存储单元的状态的方法250从步骤252开始。在步骤254，将存储器阵列182分割成存储器子阵列182-1、182、……以及182-N。在步骤256，将位线译码器184分成上层树子译码器190和下层树子译码器188。在步骤258，将每个存储器子阵列182-k连接到一个下层树子译码器188-k。在步骤260，通过隔离电路192-k将每个下层树子译码器188-k与上层树子译码器190分开(即隔离)。在步骤262，将隔离电路192的输出端连接到一起以形成连接到上层树子译码器190上的全局位线。
在步骤264，控制模块186选定连接到处于测量中的存储单元所在的存储器阵列182-k上的隔离电路192-k。在步骤266，控制模块186通过取消选定下层树子译码器188-k和上层树子译码器190的每一个层中的预先决定的数目的控制器件来选定与该存储单元相邻的位线。
在步骤268，检测电路108将存储器子阵列182-k中的存储单元的第一侧的所有位线充电至电位V1。在步骤270，检测电路108将存储器子阵列182-k中的该存储单元的第二侧的所有位线充电至电位V2。在步骤272，检测电路108测量流经该存储单元的电流。在步骤274，检测电路108基于所述电流确定该存储单元的状态。在步骤276，方法250结束。
现在参考图11A-11G，示出了包含本公开所教授的内容的各种示例性实施。
在图11A中，可在硬盘驱动器(HDD)300的非易失性存储器312上实施本公开所教授的内容。HDD 300包括硬盘组件(HDA)301和HDD印刷电路板(PCB)302。HDA 301可包括磁性介质303，比如一个或多个存储数据的盘，以及读/写器304。读/写器304可布置在致动器臂305上，并且可在磁性介质303上读写数据。此外，HDA 301包括转动磁性介质303的主轴电机306和驱动致动器臂305的音圈电机(VCM)307。预放大器件308在读操作期间放大由读/写器304产生的信号，并在写操作期间向读/写器304提供信号。
HDD PCB 302包括读/写信道模块(在下文中为“读信道”)309、硬盘控制器(HDC)模块310、缓冲器311、非易失性存储器312、处理器313以及主轴电机/VCM驱动器模块314。读信道309处理接收自和发送到预放大设备308的数据。HDC模块310控制HDA 301的部件并通过I/O接口315与外部设备(没有示出)通信。外部设备可包括计算机、多媒体设备、移动计算设备等等。I/O接口315可包括有线和/或无线通信链路。
HDC模块310可接收来自HDA 301、读信道309、缓冲器311、非易失性存储器312、处理器313、主轴电机/VCM驱动器模块314以及/或者I/O接口315的数据。处理器313可处理数据，包括编码、译码、过滤以及/或者格式化。经处理的数据可输出到HDA 301、读信道309、缓冲器311、非易失性存储器312、处理器313、主轴电机/VCM驱动器模块314以及/或者I/O接口315。
HDC模块310可使用缓冲器311和/或非易失性存储器312来存储与HDD 300的控制和操作的有关数据。缓冲器311可包括DRAM、SDRAM等等。非易失性存储器312可包括任何合适类型的半导体或固态存储器(比如闪存(包括NAND和NOR闪存))、相变存储器、磁性RAM以及其中每个存储单元具有多于两个的态的多态存储器。主轴电机/VCM驱动器模块314控制主轴电机306和VCM 307。HDD PCB 302包括向HDD 300的部件供电的电源316。
在图11B中，可在DVD驱动器318或CD驱动器(没有示出)的非易失性存储器323上实施本公开所教授的内容。DVD 318包括DVD PCB319和DVD组件(DVDA)320。DVD PCB 319包括DVD控制模块321、缓冲器322、非易失性存储器323、处理器324、主轴电机/FM(进给电机)驱动模块325、模拟前端模块326、写策略模块327以及DSP模块328。
DVD控制模块321控制DVDA 320的部件并通过I/O接口329与外部设备(没有示出)通信。外部设备可包括计算机、多媒体设备、移动计算设备等等。I/O接口329可包括有线和/或无线通信链路。
DVD控制模块321可接收来自缓冲器322、非易失性存储器323、处理器324、主轴电机/FM驱动模块325、模拟前端模块326、写策略模块327、DSP模块328以及/或I/O接口329的数据。处理器324可处理数据，包括编码、译码、过滤以及/或者格式化。DSP模块328执行信号处理，比如视频和/音频编码/译码。经处理的数据可输出到缓冲器322、非易失性存储器323、处理器324、主轴电机/FM驱动模块325、模拟前端模块326、写策略模块327、DSP模块328以及/或I/O接口329。
DVD控制模块321可使用缓冲器322和/或非易失性存储器323来存储关于控制和操作DVD驱动器318的数据。缓冲器322可包括DRAM、SDRAM等等。非易失性存储器323可包括任何合适类型的半导体或固态存储器(比如闪存(包括NAND和NOR闪存))、相变存储器、磁性RAM以及其中每个存储单元具有多于两个的态的多态存储器。DVD PCB 319包括向DVD驱动器318的部件供电的电源330。
DVDA可包括预放大设备331、激光驱动器332以及光学设备333，光学设备333可以是光学读/写(ORW)设备或光学只读(OR)设备。主轴电机334转动光学存储介质335，并且进给电机336相对于光学存储介质335驱动光学设备333。
当读取来自光学存储介质335的数据时，激光驱动器向光学设备333提供读取功率。光学设备333探测来自光学存储介质335的数据，并且将数据发送到预放大设备331。模拟前端模块326接收来自预放大设备331的数据并执行如过滤和A/D转换这样的功能。为了写入光学存储介质335，写策略模块327将功率水平和时序数据发送到激光驱动器332。激光驱动器332控制光学设备333以把数据写入光学存储介质335。
在图11C中，可在高清电视(HDTV)337的存储器341中实现本公开所教授的内容。HDTV 337包括HDTV控制模块338、显示器339、电源340、存储器341、储存设备342、网络接口343以及外部接口345。如果网络接口343包括无线局域网接口，可将天线(没有示出)包括在内。
HDTV 337可接收来自网络接口343和/或外部接口345的输入信号，其可通过电缆、宽带互联网以及/或卫星来发送和接收数据。HDTV控制模块338可处理输入信号，包括编码、译码、过滤以及/或格式化，并产生输出信号。输出信号可被传达到显示器339、存储器341、储存设备342、网络接口343以及外部接口345。
存储器341可包括随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可包括任何合适类型的半导体或固态存储器(比如闪存(包括NAND和NOR闪存))、相变存储器、磁性RAM以及其中每个存储单元具有多于两个的态的多态存储器。储存设备342可包括光学存储驱动器(比如DVD驱动器)和/或硬盘驱动器(HDD)。HDTV控制模块338通过网络接口343和/或外部接口345对外通信。电源340向HDTV 337的部件供电。
在图11D中，可在交通工具346的存储器349中实施本公开所教授的内容。交通工具346可包括交通工具控制系统347、电源348、存储器349、储存设备350以及网络接口352。如果网络接口352包括无线局域网接口，可将天线(没有示出)包括在内。交通工具控制系统347可以是动力系控制系统、车身控制系统、娱乐控制系统、防锁死制动系统(ABS)导航系统、电信息业务系统、车道偏离系统、自适应巡航控制系统等等。
交通工具控制系统347可与一个或多个传感器354通信，并产生一个或多个输出信号356。传感器354可包括温度传感器、加速度传感器、压力传感器、转动传感器、气流传感器等等。输出信号356可控制引擎操作参数、传动操作参数、悬挂操作参数等等。
电源348向交通工具346的部件供电。交通工具控制系统347可在存储器349和/或储存设备350中存储数据。存储器349可包括随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可包括任何合适类型的半导体或固态存储器(比如闪存(包括NAND和NOR闪存))、相变存储器、磁性RAM以及其中每个存储单元具有多于两个的态的多态存储器。储存设备350可包括光学存储驱动器(比如DVD驱动器)和/或硬盘驱动器(HDD)。交通工具控制系统347可使用网络接口352对外通信。
在图11E中，可在蜂窝式电话358的存储器364中实施本公开所教授的内容。蜂窝式电话358包括电话控制模块360、电源362、存储器364、储存设备366以及蜂窝网络接口367。蜂窝式电话358可包括网络接口368、麦克风370、音频输出372(比如扬声器和/或输出塞孔)、显示器374以及用户输入设备376(比如袖珍键盘和/或指点器)。如果网络接口368包括无线局域网接口，可将天线(没有示出)包括在内。
电话控制模块360可接收来自蜂窝网络接口367、网络接口368、麦克风370以及/或用户输入设备376的输入信号。电话控制模块360可处理信号，包括编码、译码、过滤以及/或格式化，并产生输出信号。输出信号可被传达到存储器364、储存设备366、蜂窝网络接口367、网络接口368以及音频输出372中的一个或多个。
存储器364可包括随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可包括任何合适类型的半导体或固态存储器(比如闪存(包括NAND和NOR闪存))、相变存储器、磁性RAM以及其中每个存储单元具有多于两个的态的多态存储器。储存设备366可包括光学储存设备(比如DVD驱动器)和/或硬盘驱动器(HDD)。电源362向蜂窝式电话358的部件供电。
在图11F中，可在机顶盒378的存储器383中实施本公开所教授的内容。机顶盒378包括机顶盒控制模块380、显示器381、电源382、存储器383、储存设备384以及网络接口385。如果网络接口385包括无线局域网接口，可将天线(没有示出)包括在内。
机顶盒控制模块380可接收来自网络接口385和外部接口387的输入信号，其可通过电缆、宽带互联网以及/或卫星发送和接收数据。机顶盒控制模块380可处理信号，包括编码、译码、过滤以及/或格式化，并产生输出信号。输出信号可包括标准和/或高清格式的音频和/或视频信号。输出信号可被传达到网络接口385和/或显示器381。显示器381可包括电视、投影仪和/或监视器。
电源382向机顶盒378的部件供电。存储器383可包括随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可包括任何合适类型的半导体或固态存储器(比如闪存(包括NAND和NOR闪存))、相变存储器、磁性RAM以及其中每个存储单元具有多于两个的态的多态存储器。储存设备384可包括光学存储驱动器(比如DVD驱动器)和/或硬盘驱动器(HDD)。
在图11G中，可在移动设备389的存储器392中实施本公开所教授的内容。移动设备389可包括移动设备控制模块390、电源391、存储器392、储存设备393、网络接口394以及外部接口399。如果网络接口394包括无线局域网接口，可将天线(没有示出)包括在内。
移动设备控制模块390可接收来自网络接口394和/或外部接口399的输入信号。外部接口399可包括USB、红外线以及/或以太网。输入信号可包括压缩音频和/或视频，并且可符合MP3格式。此外，移动设备控制模块390可接收来自用户输入396，比如袖珍键盘、触摸盘或单独操作按键的输入信号。移动设备控制模块390可处理输入信号，包括编码、译码、过滤以及/或格式化，并产生输出信号。
移动设备控制模块390可将音频信号输出到音频输出端397，并将视频信号输出到显示器398。音频输出端397可包括扬声器和/或输出塞孔。显示器398可提供图像用户界面，其可包括菜单、图标等等。电源391向移动设备389的部件供电。存储器392可包括随机存取存储器(RAM)和/或非易失性存储器。
非易失性存储器可包括任何合适类型的半导体或固态存储器(比如闪存(包括NAND和NOR闪存))、相变存储器、磁性RAM以及其中每个存储单元都具有多于两个的态的多态存储器。储存设备393可包括光学存储驱动器(比如DVD驱动器)和/或硬盘驱动器(HDD)。移动设备可包括个人数字助理、媒体播放器、膝上型计算机、游戏操作台或其他移动计算设备。
根据前面的描述，本领域技术人员现在能够理解可以各种形式来实施本公开的所教授的宽泛的内容。因此，尽管本公开包括特定的例子，但本公开的真实范围不应受限于此，因为基于对附图、说明书以及下述权利要求的研究，其他修改对技术人员来说将变得很明显。

Claims (8)

1.一种用于检测存储器阵列的存储单元的状态的位线译码器，其包括：
控制器件，其有选择地与位线通信，并被布置在具有多个层的多层配置中，所述层的每一个包括多个所述控制器件，该控制器件以串联方式彼此连接从而形成一个或多个结点，并且其中，在所述层中的一个层的所述结点的每一个直接与所述位线中相应的一个位线连接；
控制模块，其在确定位于所述存储器阵列中的存储单元的状态时，从所述位线中选出与所述存储单元关联的第一位线和第二位线，并产生取消选定所述每层上的所述控制器件中的一个或多个的第一控制信号；
其中，当所述每层上的所述一个或多个控制器件被取消选定时，所述位线中包括所述第一位线的第一组位线被充电至第一电位，并且所述位线中包括所述第二位线的第二组位线被充电至第二电位；以及
隔离电路，用以将所述层中的第一个层与所述层中的第二个层隔离开，其中，所述隔离电路包括多个具有第一端和第二端的隔离器件，该第一端与所述层中的所述第一个层的所述控制器件通信，而该第二端与所述层中的所述第二个层的所述控制器件通信。
2.如权利要求1所述的位线译码器，还包括：
检测电路，其向所述位线中所述第一组位线施加所述第一电位并向所述位线中所述第二组位线施加所述第二电位、检测流经所述存储单元的电流，以及基于所述电流确定所述存储单元的所述状态。
3.如权利要求2所述的位线译码器，其中，与所述多个层中第一层关联的所述控制器件的第一数目大于与所述多个层中第二层关联的所述控制器件的第二数目。
4.如权利要求3所述的位线译码器，其中，所述多个层中所述第一层与所述多个层中所述第二层相比，被放置得离所述检测电路较远。
5.如权利要求2所述的位线译码器，其中，当所述多个层中第一层与所述多个层中第二层相邻时，与所述多个层中所述第一层关联的所述控制器件的第一数目是与所述多个层中所述第二层关联的所述控制器件的第二数目的两倍。
6.如权利要求1所述的位线译码器，其中，所述第一控制信号取消选定所述控制器件中与所述层的每一个相关联的控制器件的一半。
7.如权利要求1所述的位线译码器，其中，所述控制模块产生控制所述隔离电路的第二控制信号，并且其中，所述隔离电路基于所述第二控制信号，将关联于所述层中的所述第一个层的所述控制器件与关联于所述层中的所述第二个层的所述控制器件隔离开。
8.一种集成电路IC，其包括如权利要求1所述的位线译码器，并且还包括所述存储器阵列。
CN200880017453.8A 2007-05-25 2008-05-27 用于nor型存储器阵列的树型位线译码器结构 Expired - Fee Related CN101681673B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US94020607P 2007-05-25 2007-05-25
US60/940,206 2007-05-25
PCT/US2008/064881 WO2008148091A1 (en) 2007-05-25 2008-05-27 Tree type bit line decoder architecture for nor-type memory array

Publications (2)

Publication Number Publication Date
CN101681673A CN101681673A (zh) 2010-03-24
CN101681673B true CN101681673B (zh) 2013-08-21

Family

ID=39683760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880017453.8A Expired - Fee Related CN101681673B (zh) 2007-05-25 2008-05-27 用于nor型存储器阵列的树型位线译码器结构

Country Status (4)

Country Link
US (5) US7869246B2 (zh)
JP (2) JP5339541B2 (zh)
CN (1) CN101681673B (zh)
WO (1) WO2008148091A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047026A (en) * 1989-09-29 1991-09-10 Everest Medical Corporation Electrosurgical implement for tunneling through tissue
CN102568581B (zh) * 2010-12-20 2015-09-09 中国科学院电子学研究所 一种适用于可编程存储器的递进式译码器
JP6166098B2 (ja) * 2013-05-13 2017-07-19 サイプレス セミコンダクター コーポレーション 半導体メモリおよび半導体メモリの動作方法
DE102013222996A1 (de) * 2013-11-12 2015-05-28 Robert Bosch Gmbh Scheibenwischvorrichtung
CN113918481A (zh) * 2017-07-30 2022-01-11 纽罗布拉德有限公司 一种存储器芯片
US11895851B2 (en) 2021-10-12 2024-02-06 Micron Technology, Inc. Cross point array architecture for multiple decks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732013A (en) * 1996-01-08 1998-03-24 Siemens Aktiengesellschaft Matrix memory (virtual ground)
EP0905705A2 (en) * 1997-09-29 1999-03-31 Siemens Aktiengesellschaft Space-efficient semiconductor memory having hierarchical column select line architecture
CN1227388A (zh) * 1998-02-27 1999-09-01 日本电气株式会社 半导体存储器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565213B2 (ja) * 1989-10-27 1996-12-18 ソニー株式会社 読み出し専用メモリ装置
JPH04311900A (ja) * 1991-04-10 1992-11-04 Sharp Corp 半導体読み出し専用メモリ
JP3068944B2 (ja) * 1992-04-03 2000-07-24 株式会社東芝 マスクｒｏｍ
JPH06318683A (ja) * 1993-05-01 1994-11-15 Toshiba Corp 半導体記憶装置及びその製造方法
JP3130705B2 (ja) * 1993-06-25 2001-01-31 株式会社東芝 半導体メモリ回路
JP2975532B2 (ja) * 1994-02-10 1999-11-10 株式会社メガチップス 半導体記憶装置およびその製造方法
KR0172378B1 (ko) * 1995-12-30 1999-03-30 김광호 불휘발성 반도체 메모리소자
JP2836570B2 (ja) * 1996-03-28 1998-12-14 日本電気株式会社 半導体記憶装置
KR100243003B1 (ko) * 1997-02-26 2000-03-02 김영환 플랫셀 어레이의 온/오프전류비 개선회로
KR100252475B1 (ko) * 1997-05-24 2000-04-15 윤종용 반도체 롬 장치
KR100274591B1 (ko) * 1997-07-29 2001-01-15 윤종용 동기형 버스트 매스크 롬 및 그것의 데이터 독출 방법
US5822268A (en) * 1997-09-11 1998-10-13 International Business Machines Corporation Hierarchical column select line architecture for multi-bank DRAMs
JP2000068485A (ja) * 1998-08-25 2000-03-03 Toshiba Microelectronics Corp 半導体記憶装置
JP2000101050A (ja) * 1998-09-22 2000-04-07 Nec Corp 半導体記憶装置およびメモリセルのレイアウト方法
JP2001344985A (ja) * 2000-06-05 2001-12-14 Nec Corp 半導体記憶装置
JP2002133873A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6584034B1 (en) * 2001-04-23 2003-06-24 Aplus Flash Technology Inc. Flash memory array structure suitable for multiple simultaneous operations
JP4263431B2 (ja) * 2001-07-06 2009-05-13 ヘイロ エルエスアイ インコーポレイテッド ビット線デコーダ回路、ビット線接続手段、及びビット線選択方法
ITMI20012817A1 (it) * 2001-12-28 2003-06-28 St Microelectronics Srl Struttura di decodifica per un dispositivo di memoria con codice di controllo
JP2004095048A (ja) * 2002-08-30 2004-03-25 Toshiba Corp 不揮発性半導体メモリ
US6876596B1 (en) * 2002-11-08 2005-04-05 Halo Lsi, Inc. Decoder circuit with function of plural series bit line selection
JP2004253115A (ja) * 2003-01-30 2004-09-09 Sharp Corp 半導体記憶装置
KR100505109B1 (ko) * 2003-03-26 2005-07-29 삼성전자주식회사 읽기 시간을 단축시킬 수 있는 플래시 메모리 장치
KR100543448B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 버스트 읽기 동작 모드를 갖는 플래시 메모리 장치
JP4494820B2 (ja) * 2004-02-16 2010-06-30 パナソニック株式会社 不揮発性半導体記憶装置
JP2005346755A (ja) * 2004-05-31 2005-12-15 Sharp Corp 半導体記憶装置
US7286439B2 (en) * 2004-12-30 2007-10-23 Sandisk 3D Llc Apparatus and method for hierarchical decoding of dense memory arrays using multiple levels of multiple-headed decoders
JP3970299B2 (ja) * 2005-11-25 2007-09-05 シャープ株式会社 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732013A (en) * 1996-01-08 1998-03-24 Siemens Aktiengesellschaft Matrix memory (virtual ground)
EP0905705A2 (en) * 1997-09-29 1999-03-31 Siemens Aktiengesellschaft Space-efficient semiconductor memory having hierarchical column select line architecture
CN1227388A (zh) * 1998-02-27 1999-09-01 日本电气株式会社 半导体存储器

Also Published As

Publication number Publication date
US7869246B2 (en) 2011-01-11
US20090010060A1 (en) 2009-01-08
US20090010061A1 (en) 2009-01-08
US8154902B2 (en) 2012-04-10
US7936581B2 (en) 2011-05-03
CN101681673A (zh) 2010-03-24
JP2013239233A (ja) 2013-11-28
US20090010062A1 (en) 2009-01-08
US7869247B2 (en) 2011-01-11
JP5339541B2 (ja) 2013-11-13
US20110205809A1 (en) 2011-08-25
JP2010528402A (ja) 2010-08-19
US7869248B2 (en) 2011-01-11
US20080291741A1 (en) 2008-11-27
WO2008148091A1 (en) 2008-12-04
JP5598803B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
CN101681673B (zh) 用于nor型存储器阵列的树型位线译码器结构
CN102007539B (zh) 用于具有单元间干扰的闪存的序列检测
CN105378850B (zh) 感测放大器局部反馈以控制位线电压
CN101652753B (zh) 用于非易失性存储器的引导部署
US8166271B2 (en) Memory controller for setting page length and memory cell density for semiconductor memory
CN106157999A (zh) 包括虚设存储单元的半导体存储器件及其操作方法
JP2014022037A (ja) メモリ装置、メモリシステム及び該メモリ装置の読み取り電圧の制御方法
US20060007753A1 (en) Isolation control circuit and method for a memory device
CN106688043A (zh) 读出非易失性存储元件中的多个参考电平
CN105280213B (zh) 半导体存储器件及其操作方法
CN109979513A (zh) 半导体存储器装置及其操作方法
CN108062965A (zh) 半导体存储装置、控制器及其操作方法
KR20220144657A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템과, 메모리 장치의 테스트 동작
JP2006338747A (ja) 強誘電体記憶装置
KR20180047829A (ko) 저항성 메모리 장치
JP2024037461A (ja) 半導体記憶装置
KR20230065821A (ko) 히스토리 테이블을 업데이트하는 메모리 장치, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
KR20180051341A (ko) 반도체 메모리 장치, 컨트롤러 및 그들의 동작 방법
CN110021328A (zh) 存储装置
WO2004079746A1 (ja) 不揮発性半導体記憶装置
KR20180047835A (ko) 저항성 메모리 장치
JP2015032329A (ja) 半導体メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20190527

CF01 Termination of patent right due to non-payment of annual fee