JP4263431B2 - ビット線デコーダ回路、ビット線接続手段、及びビット線選択方法 - Google Patents
ビット線デコーダ回路、ビット線接続手段、及びビット線選択方法 Download PDFInfo
- Publication number
- JP4263431B2 JP4263431B2 JP2002197394A JP2002197394A JP4263431B2 JP 4263431 B2 JP4263431 B2 JP 4263431B2 JP 2002197394 A JP2002197394 A JP 2002197394A JP 2002197394 A JP2002197394 A JP 2002197394A JP 4263431 B2 JP4263431 B2 JP 4263431B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bit line
- line
- decoding unit
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010187 selection method Methods 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 57
- 230000009977 dual effect Effects 0.000 claims abstract description 27
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 101000682328 Bacillus subtilis (strain 168) 50S ribosomal protein L18 Proteins 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 101710190981 50S ribosomal protein L6 Proteins 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101000575029 Bacillus subtilis (strain 168) 50S ribosomal protein L11 Proteins 0.000 description 1
- 102100035793 CD83 antigen Human genes 0.000 description 1
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリに関し、更に具体的には、デュアルビット・フラッシュ・メモリ・セルを使用するフラッシュ・メモリに関する。
【０００２】
【従来の技術】
ビット線デコードは、全ての形式のＤＲＡＭ、ＳＲＡＭおよびフラッシュ・メモリ・アレーに共通の構造である。チップ領域が小さくなることは、コストが低くなることを意味する。従って、できるだけ多くのメモリ・セルができるだけ小さな空間に詰め込まれる。しかし、メモリ・セルに記憶された値を決定するセンス回路は、かなりの面積を必要とするだろう。コストを削減するため、通常、単一のセンス回路が多くのメモリ・セルの間で共用されるのは、これが１つの理由である。ビット線デコーダの機能は、正しいビット線を選択し、それを対応するセンス増幅器へ接続することである。
【０００３】
図１は、ＮＯＲ型浮動ゲート・フラッシュ・メモリ・アレーへ接続された従来技術のビット線デコーダを示す。注意すべきは、ＮＯＲ型アレーの場合、各々のメモリ・セルの列は独自のビット線を有し、メモリ・セルのソース拡散領域はアレーを通して水平方向に接続されることである。
【０００４】
図２は、ソース線がビット線と結合されて垂直方向に走る高密度のデュアルビット型アレーを示す。米国特許６，０１１，７２５（Ｅｉｔａｎ）及び１９９９年１０月２５日に出願された米国特許出願０９／４２６，６９２は、異なった型のデュアルビット・メモリ・アレーについて説明している。それらの間の基本的な共通点は、単一のワード線と１つのビット線が、（各々のワード・ゲートの左側と右側にある）２つの物理的なビット（ハードビット）の間で共用されることである。単一のハードビット動作を行うために、２つのビット線が同時に選択される必要がある。左のハードビットまたは右のハードビットのいずれが選択されるかに依存して、一方のビット線がソース電圧を与え、他のビット線がドレイン電圧を与える。従って、デュアルビット・アレーのビット線デコーダは、ＮＯＲ型デコーダよりも複雑になることが分かるであろう。
【０００５】
米国特許６，０１１，７２５（Ｅｉｔａｎ）では、動作には、単一のハードビット記憶サイトが選択される。同じビット線を共用する選択されていないハードビット記憶サイトが確実に不都合な擾乱効果を受けないようにするために、注意され考慮される。２００２年３月１５日に出願された米国特許出願１０／０９９，０３０では、新規のメモリ・セル選択方法が紹介されている。１つのハードビット選択のために２つのビット線を選択する代わりに、２つのハードビット選択のために３つのビット線が選択される。２つのハードビット記憶サイトを同時に選択することによって、擾乱効果を減少させることができる。更に、ビット線デコーダは大きく単純化される。なぜなら、ハードビットはペアとして選択され、もはや左ビットと右ビットとを区別する必要はないからである。
【０００６】
２００１年３月１９日に出願された米国特許出願０９／８１０，１２２では、図３に示されるような、金属ビット線を有する他の型のデュアルビット・フラッシュ・メモリ・セル・アレーが記述されている。セル領域は少し大きくなるが、プロセスは拡散ビット線アレーよりも簡単になる。拡散ビット線を有する代わりに、金属コンタクトへの単一の拡散領域が、４つのハードビットの間で共用される。このセルアレーはビット線の抵抗を低減する。コントロール・ゲートはワード線と平行に走り、ビット線はコントロール線及びワード線の双方と直交して走る。ビット線の選択は、ｙ列のアドレス、及びコントロールゲート線の奇数か偶数の指定によって決められる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供することである。
【０００８】
本発明の他の目的は、拡散ビット線ＭＯＮＯＳアレー及び金属ビット線ＭＯＮＯＳアレーの双方で、ビット線デコーダ構造を使用することである。
【０００９】
本発明の更なる他の目的は、デュアルビット・メモリ・アレーのために電圧選択要件を組み込んだビット線デコーダ回路を提供することである。
【００１０】
本発明の更なる他の目的は、デコーディング・トランジスタを介してビット線を電圧源へ選択的に接続することである。
【００１１】
本発明の更なる目的は、２つのビット線を２つの中間データ線へ選択的に接続し、デコーディング・トランジスタを介して中間データ線をセンス増幅器へ選択的に接続することである。
【００１２】
本発明の更なる他の目的は、第３の中間データ線をデュアルビット・メモリ・アレーの電圧選択要件に組み込むことにより、デコーダ論理によって生成される信号の数を減少させることである。
【００１３】
【課題を解決するための手段】
本発明では、ビット線デコーダ構造について、記述される。２つの記憶サイトを含む１つのメモリ・セルが、２つの記憶サイトを含むフラッシュ・メモリ・セルのアレーの中から選択される。第１の実施形態では、第１のデコーディング・ユニットがビット線を電圧源へ接続するトランジスタを含む。ビット線は、メモリ・セルに対して、ソース線及びドレイン線として機能する。第２のデコーディング・ユニットは、フラッシュ・メモリ・アレーのビット線を中間データ線へ選択的に接続するトランジスタを含む。第３のデコーディング・ユニットは、中間データ線をメモリ・センス増幅器へ接続するトランジスタを含む。これによって、メモリ記憶サイトは２つのセンス増幅器の各々へ同時に接続されることができ、その間にバイアス電圧がメモリ・アレーのビット線へ選択的に印加される。
【００１４】
第２の実施形態では、第１の実施形態と比較して、デコーディング・ユニットの数が１つ減少する。第１のデコーディング・ユニットは、２つの記憶サイトを有するセルを含むフラッシュ・メモリ・アレーのビット線を中間データ線へ選択的に接続するトランジスタを含む。中間データ線は、第２のデコーディング・ユニットによってセンス増幅器へ接続される。更に、第２のデコーディング・ユニットは、電圧を第３の中間データ線へ接続するために使用される。その場合、電圧は第１のデコーディング・ユニットを介してビット線へ選択的に接続される。
【００１５】
【発明の実施の形態】
本発明を添付の図面を参照して説明する。
【００１６】
図４は、本発明の第１の実施形態の略図である。デュアルビット・フラッシュ・メモリ・セル１０は、ワード線ＷＬ０、ビット線ＢＬ７〜ＢＬ１６、及びコントロール・ゲート線ＣＧ７〜ＣＧ１６へ接続される。第１のデコーディング・ユニット１１は、電圧ＶＭをビット線へ接続する。第１のデコーディング・ユニットのトランジスタは、デコーダ入力ＹＭ０〜ＹＭ７を有するトランジスタＮＭ０〜ＮＭ７、デコーダ入力ＹＭＰを有するＮＭＰ（前）、及びデコーダ入力ＹＭＮを有するＮＭＮ（次）を含む。第２のデコーディング・ユニット１２は、ビット線ＢＬ７〜ＢＬ１６を中間データ線ＤＢＬＡ及びＤＢＬＢへ接続する。第２のデコーディング・ユニット１２のトランジスタへの入力は、デコーダ入力Ｙ０〜Ｙ７、ＹＰ（前）、及びＹＮ（次）を含む。第３のデコーディング・ユニット１３は、デコーダ入力ＹＢＬ＿Ｅ及びＹＢＬ＿Ｏを使用して、中間データ線ＤＢＬＡ及びＤＢＬＢを、ＤＡＴＡ０及びＤＡＴＡ１を介してセンス増幅器へ接続する。
【００１７】
図４に示されるビット線デコーダ回路は、デュアルビット・メモリ・アレーの電圧選択要件を組み込んでおり、ｎｂｌ個のメモリ・セル１０から１つのメモリ・セルを選択することができる。ビット線はＢＬｎで示される。ここでｎはメモリ・セル番号である。メモリ・セルは２つの記憶サイトを有するので、デコーダ回路は、ｎｂｌ＋２本のビット線へ接続されてｎｂｌ個のメモリ・セルから選択することが必要である。図４で示されるように、最も左のビット線はＢＬ（ｎｂｌ−１）又はＢＬ７で示され、最も右のビット線はＢＬ（ｎｂｌ＋１）又はＢＬ１６で示される。３つのタイプのデコーディング・ユニット１１、１２、及び１３が存在し、システム内の必要及び使用可能な電圧に応じて、各デコーディング・ユニットは、高電圧ＮＭＯＳトランジスタとしてか、又は１つのＮＭＯＳトランジスタ及び１つのＰＭＯＳトランジスタから構成された相補型パス伝達ゲートとして採用されてよい。もし面積をあまり気にしなければ、相補型ゲートＮＭＯＳ及びＰＭＯＳトランジスタがデコーディング・ユニットとして使用されるべきである。
【００１８】
表１は、２つのビット線が同時に選択される読み出しモード及びプログラム・モードについて、図４のデコーダ回路のデコーダ論理を示す。中央のビット線は電圧源ＶＭへ接続され、外側の２つのビット線は２つのセンス増幅器及びプログラム・ラッチへ接続される。従って、Ｙを法とするＫが０に等しいとき、トランジスタＮＭ０はデコーダ入力ＹＭ０によってオンにされ、ＶＭがビット線ＢＬ８へ接続され、デコーディング・ユニット１１に対しＹＭ［＃］＝０である。ビット線ＢＬ７は中間データ線ＤＢＬＡに接続され、デコーディング・ユニット１２に対しＹ［＃］＝Ｐである。ビット線ＢＬ９は中間データ線ＤＢＬＢに接続され、デコーディング・ユニット１２に対しＹ［＃］＝１である。デコーディング・ユニット１３に対しては、デコーダ信号ＹＢＬ＿ＥがＤＢＬＡをＤＡＴＡ０へ接続し、ＤＢＬＢをＤＡＴＡ１へ接続する。Ｙを法とするＫが２に等しいとき、トランジスタＮＭ２がデコーダ入力ＹＭ２によってオンにされ、ＶＭがビット線ＢＬ１０へ接続され、デコーディング・ユニット１１に対しＹＭ［＃］＝２である。ビット線ＢＬ９は中間データ線ＤＢＬＡに接続され、デコーディング・ユニット１２に対しＹ［＃］＝１である。ビット線ＢＬ１１は中間データ線ＤＢＬＢに接続され、デコーディング・ユニット１２に対しＹ［＃］＝３である。デコーディング・ユニット１３に対しては、デコーダ信号ＹＢＬ＿ＯがＤＢＬＡをＤＡＴＡ１へ接続し、ＤＢＬＢをＤＡＴＡ０へ接続する。
【００１９】
【表１】
【００２０】
図５は、本発明の第２の実施形態の略図である。第２の実施形態では、ビット線デコーダ回路の変形が図４の機能と同じ機能を有する。この回路の利点は、図４のデコーディング・ユニット１１が取り除かれ、デコーダ論理によって生成される必要がある信号の数が減少していることである。その代わりに、第３の中間データ線ＤＢＬＣが付け加えられ、ＶＭ電圧選択機能がデコーディング・ユニット１４に組み込まれる。図４及び図５のデコーダは、デュアルビットＭＯＮＯＳアレーの拡散ビット線、及びデュアルビットＭＯＮＯＳアレーの金属ビット線で使用されるうる。しかし、デコーダの論理は異なることになる。
【００２１】
図５の参照を続けて、デュアルビット・フラッシュ・メモリ・セル１０から成るページの一部分は、ワード線ＷＬ０、ビット線ＢＬ７〜ＢＬ１６、及びコントロール・ゲート線ＣＧ７〜ＣＧ１６へ接続される。第１のデコーディング・ユニット１２は、ビット線ＢＬ７〜ＢＬ１６を中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣへ接続する。第１のデコーディング・ユニット１２のトランジスタに対する入力は、デコーダ入力Ｙ０〜Ｙ７、ＹＰ（前）、及びＹＮ（次）を含む。第２のデコーディング・ユニット１４は、デコーダ入力ＹＡ０、ＹＡ１、及びＹＡ２を使用して、ＤＡＴＡ０を介して中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣをセンス増幅器へ接続し、またデコーダ入力ＹＢ０、ＹＢ１、及びＹＢ２を使用して、ＤＡＴＡ１を介して中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣをセンス増幅器へ接続する。更に、第２のデコーディング・ユニット１４は、デコーダ入力ＹＭ０、ＹＭ１、及びＹＭ２を使用して、電圧ＶＭを中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣへ接続する。
【００２２】
図５に示されるビット線デコーダ回路は、デュアルビット・メモリ・アレーの電圧選択要件を第２のデコーディング・ユニット１４の中へ組み込み、ｎｂｌ個のメモリ・セル１０から１つのメモリ・セルを選択することができる。ビット線はＢＬｎで示される。ここでｎはメモリ・セル番号である。メモリ・セルは２つの記憶サイトを有するから、デコーダ回路は、ｎｂｌ＋２本のビット線へ接続され、ｎｂｌ個のメモリ・セルから選択することが必要である。図５で示されるように、左端のビット線はＢＬ（ｎｂｌ−１）又はＢＬ７で示され、右端のビット線はＢＬ（ｎｂｌ＋１）又はＢＬ１６で示される。２つのデコーディング・ユニット１２及び１４が存在し、システム内の必要及び利用可能な電圧に応じて、デコーディング・ユニットは、高電圧ＮＭＯＳトランジスタとしてか、又は１つのＮＭＯＳトランジスタ及び１つのＰＭＯＳトランジスタから構成される相補型パス伝達ゲートとして採用されてよい。もし面積をあまり気にしなければ、相補型ゲートＮＭＯＳ及びＰＭＯＳトランジスタがデコーディング・ユニットのために使用されるべきである。
【００２３】
表２は、２つのビット線が同時に選択される読み出しモード及びプログラム・モードについて、図５のデコーダ回路のデコーダ論理を示す。中央のビット線は電圧源ＶＭへ接続され、外側の２つのビット線は２つのセンス増幅器及びプログラム・ラッチへ接続される。従って、Ｙを法とするＫが０に等しいとき、デコーダ入力Ｙ０はＢＬ８をＤＢＬＢへ接続する。更に、ＤＢＬＢは、デコーディング・ユニット１４内でデコーダ入力ＹＭ１によって電圧ＶＭへ接続される。ビット線７は中間データ線ＤＢＬＡへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝Ｐである。ビット線ＢＬ９は中間データ線ＤＢＬＣへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝１である。デコーダ入力ＹＡ０は中間データ線ＤＢＬＡをデータ線ＤＡＴＡ０へ接続し、デコーダ入力ＹＢ２は、中間データ線ＤＢＬＣをデータ線ＤＡＴＡ１へ接続する。従って、ビット線ＢＬ７はＤＡＴＡ０へ接続され、ビット線ＢＬ９はＤＡＴＡ１へ接続され、ビット線ＢＬ８は電圧ＶＭへ接続される。Ｙを法とするＫが１に等しいとき、デコーダ入力Ｙ１はＢＬ９をＤＢＬＣへ接続する。更に、ＤＢＬＣは、デコーディング・ユニット１４内でデコーダ入力ＹＭ２によって電圧ＶＭへ接続される。ビット線８は中間データ線ＤＢＬｂへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝０である。ビット線ＢＬ１０は中間データ線ＤＢＬＡへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝２である。デコーダ入力ＹＡ１は中間データ線ＤＢＬＢをデータ線ＤＡＴＡ０へ接続し、デコーダ入力ＹＢ０は中間データ線ＤＢＬＡをデータ線ＤＡＴＡ１へ接続する。従って、Ｙを法とするＫが２に等しいとき、ビット線ＢＬ８はＤＡＴＡ０へ接続され、ビット線ＢＬ１０はＤＡＴＡ１へ接続され、ビット線ＢＬ９は電圧ＶＭへ接続される。
【００２４】
【表２】
【００２５】
金属ビット・アレーの場合、同じ形式のデコーダ回路が使用されてよいが、デコーダ論理は異なる。なぜなら、ビット線は異なったラベルを有するからである。コントロール・ゲートの選択に応じて、偶奇性がビット線に存在する。もし奇数のビット線が選択されると、それに隣接した２つの偶数ビット線も一緒に選択されるであろう。
【００２６】
本発明は、好ましい実施形態を参照して図示及び説明されたが、本発明の趣旨及び範囲から逸脱することなく、形式及び詳細部における様々な変更が行なわれてよいことが当業者によって理解されるであろう。
【図面の簡単な説明】
【図１】ＮＯＲ型フラッシュ・メモリ・アレーへ接続された従来技術のビット線デコーダの略図である。
【図２】ビット線及びソース線が垂直方向に走る従来技術のデュアルビット型フラッシュ・メモリ・アレーの略図である。
【図３】金属ビット線を有する従来技術のデュアルビット・フラッシュ・メモリ・セル・アレーの略図である。
【図４】本発明の第１の実施形態のデコーダ構造を示す略図である。
【図５】本発明の第２の実施形態のデコーダ構造を示す略図である。
【符号の説明】
１０……デュアルビット・フラッシュ・メモリ・セル
１１，１２，１３，１４……デコーディング・ユニット
ＢＬ７〜ＢＬ１６，ＢＬｎ……ビット線
ＣＧ７〜ＣＧ１６……コントロール・ゲート線
ＤＡＴＡ０，ＤＡＴＡ１……データ線
ＤＢＬＡ，ＤＢＬＢ，ＤＢＬＣ……中間データ線
ＮＭ０〜ＮＭ７，ＮＭＮ，ＮＭＰ……トランジスタ
ＶＭ……電圧
ＷＬ０……ワード線
Ｙ０〜Ｙ７……デコーダ入力
ＹＡ０〜ＹＡ２……デコーダ入力
ＹＢ０〜ＹＢ２……デコーダ入力
ＹＢＬ＿Ｅ，ＹＢＬ＿Ｏ……デコーダ入力
ＹＭ０〜ＹＭ７……デコーダ入力
ＹＭＮ，ＹＭＰ……デコーダ入力
ＹＮ……デコーダ入力
ＹＰ……デコーダ入力
【発明の属する技術分野】
本発明は、半導体メモリに関し、更に具体的には、デュアルビット・フラッシュ・メモリ・セルを使用するフラッシュ・メモリに関する。
【０００２】
【従来の技術】
ビット線デコードは、全ての形式のＤＲＡＭ、ＳＲＡＭおよびフラッシュ・メモリ・アレーに共通の構造である。チップ領域が小さくなることは、コストが低くなることを意味する。従って、できるだけ多くのメモリ・セルができるだけ小さな空間に詰め込まれる。しかし、メモリ・セルに記憶された値を決定するセンス回路は、かなりの面積を必要とするだろう。コストを削減するため、通常、単一のセンス回路が多くのメモリ・セルの間で共用されるのは、これが１つの理由である。ビット線デコーダの機能は、正しいビット線を選択し、それを対応するセンス増幅器へ接続することである。
【０００３】
図１は、ＮＯＲ型浮動ゲート・フラッシュ・メモリ・アレーへ接続された従来技術のビット線デコーダを示す。注意すべきは、ＮＯＲ型アレーの場合、各々のメモリ・セルの列は独自のビット線を有し、メモリ・セルのソース拡散領域はアレーを通して水平方向に接続されることである。
【０００４】
図２は、ソース線がビット線と結合されて垂直方向に走る高密度のデュアルビット型アレーを示す。米国特許６，０１１，７２５（Ｅｉｔａｎ）及び１９９９年１０月２５日に出願された米国特許出願０９／４２６，６９２は、異なった型のデュアルビット・メモリ・アレーについて説明している。それらの間の基本的な共通点は、単一のワード線と１つのビット線が、（各々のワード・ゲートの左側と右側にある）２つの物理的なビット（ハードビット）の間で共用されることである。単一のハードビット動作を行うために、２つのビット線が同時に選択される必要がある。左のハードビットまたは右のハードビットのいずれが選択されるかに依存して、一方のビット線がソース電圧を与え、他のビット線がドレイン電圧を与える。従って、デュアルビット・アレーのビット線デコーダは、ＮＯＲ型デコーダよりも複雑になることが分かるであろう。
【０００５】
米国特許６，０１１，７２５（Ｅｉｔａｎ）では、動作には、単一のハードビット記憶サイトが選択される。同じビット線を共用する選択されていないハードビット記憶サイトが確実に不都合な擾乱効果を受けないようにするために、注意され考慮される。２００２年３月１５日に出願された米国特許出願１０／０９９，０３０では、新規のメモリ・セル選択方法が紹介されている。１つのハードビット選択のために２つのビット線を選択する代わりに、２つのハードビット選択のために３つのビット線が選択される。２つのハードビット記憶サイトを同時に選択することによって、擾乱効果を減少させることができる。更に、ビット線デコーダは大きく単純化される。なぜなら、ハードビットはペアとして選択され、もはや左ビットと右ビットとを区別する必要はないからである。
【０００６】
２００１年３月１９日に出願された米国特許出願０９／８１０，１２２では、図３に示されるような、金属ビット線を有する他の型のデュアルビット・フラッシュ・メモリ・セル・アレーが記述されている。セル領域は少し大きくなるが、プロセスは拡散ビット線アレーよりも簡単になる。拡散ビット線を有する代わりに、金属コンタクトへの単一の拡散領域が、４つのハードビットの間で共用される。このセルアレーはビット線の抵抗を低減する。コントロール・ゲートはワード線と平行に走り、ビット線はコントロール線及びワード線の双方と直交して走る。ビット線の選択は、ｙ列のアドレス、及びコントロールゲート線の奇数か偶数の指定によって決められる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供することである。
【０００８】
本発明の他の目的は、拡散ビット線ＭＯＮＯＳアレー及び金属ビット線ＭＯＮＯＳアレーの双方で、ビット線デコーダ構造を使用することである。
【０００９】
本発明の更なる他の目的は、デュアルビット・メモリ・アレーのために電圧選択要件を組み込んだビット線デコーダ回路を提供することである。
【００１０】
本発明の更なる他の目的は、デコーディング・トランジスタを介してビット線を電圧源へ選択的に接続することである。
【００１１】
本発明の更なる目的は、２つのビット線を２つの中間データ線へ選択的に接続し、デコーディング・トランジスタを介して中間データ線をセンス増幅器へ選択的に接続することである。
【００１２】
本発明の更なる他の目的は、第３の中間データ線をデュアルビット・メモリ・アレーの電圧選択要件に組み込むことにより、デコーダ論理によって生成される信号の数を減少させることである。
【００１３】
【課題を解決するための手段】
本発明では、ビット線デコーダ構造について、記述される。２つの記憶サイトを含む１つのメモリ・セルが、２つの記憶サイトを含むフラッシュ・メモリ・セルのアレーの中から選択される。第１の実施形態では、第１のデコーディング・ユニットがビット線を電圧源へ接続するトランジスタを含む。ビット線は、メモリ・セルに対して、ソース線及びドレイン線として機能する。第２のデコーディング・ユニットは、フラッシュ・メモリ・アレーのビット線を中間データ線へ選択的に接続するトランジスタを含む。第３のデコーディング・ユニットは、中間データ線をメモリ・センス増幅器へ接続するトランジスタを含む。これによって、メモリ記憶サイトは２つのセンス増幅器の各々へ同時に接続されることができ、その間にバイアス電圧がメモリ・アレーのビット線へ選択的に印加される。
【００１４】
第２の実施形態では、第１の実施形態と比較して、デコーディング・ユニットの数が１つ減少する。第１のデコーディング・ユニットは、２つの記憶サイトを有するセルを含むフラッシュ・メモリ・アレーのビット線を中間データ線へ選択的に接続するトランジスタを含む。中間データ線は、第２のデコーディング・ユニットによってセンス増幅器へ接続される。更に、第２のデコーディング・ユニットは、電圧を第３の中間データ線へ接続するために使用される。その場合、電圧は第１のデコーディング・ユニットを介してビット線へ選択的に接続される。
【００１５】
【発明の実施の形態】
本発明を添付の図面を参照して説明する。
【００１６】
図４は、本発明の第１の実施形態の略図である。デュアルビット・フラッシュ・メモリ・セル１０は、ワード線ＷＬ０、ビット線ＢＬ７〜ＢＬ１６、及びコントロール・ゲート線ＣＧ７〜ＣＧ１６へ接続される。第１のデコーディング・ユニット１１は、電圧ＶＭをビット線へ接続する。第１のデコーディング・ユニットのトランジスタは、デコーダ入力ＹＭ０〜ＹＭ７を有するトランジスタＮＭ０〜ＮＭ７、デコーダ入力ＹＭＰを有するＮＭＰ（前）、及びデコーダ入力ＹＭＮを有するＮＭＮ（次）を含む。第２のデコーディング・ユニット１２は、ビット線ＢＬ７〜ＢＬ１６を中間データ線ＤＢＬＡ及びＤＢＬＢへ接続する。第２のデコーディング・ユニット１２のトランジスタへの入力は、デコーダ入力Ｙ０〜Ｙ７、ＹＰ（前）、及びＹＮ（次）を含む。第３のデコーディング・ユニット１３は、デコーダ入力ＹＢＬ＿Ｅ及びＹＢＬ＿Ｏを使用して、中間データ線ＤＢＬＡ及びＤＢＬＢを、ＤＡＴＡ０及びＤＡＴＡ１を介してセンス増幅器へ接続する。
【００１７】
図４に示されるビット線デコーダ回路は、デュアルビット・メモリ・アレーの電圧選択要件を組み込んでおり、ｎｂｌ個のメモリ・セル１０から１つのメモリ・セルを選択することができる。ビット線はＢＬｎで示される。ここでｎはメモリ・セル番号である。メモリ・セルは２つの記憶サイトを有するので、デコーダ回路は、ｎｂｌ＋２本のビット線へ接続されてｎｂｌ個のメモリ・セルから選択することが必要である。図４で示されるように、最も左のビット線はＢＬ（ｎｂｌ−１）又はＢＬ７で示され、最も右のビット線はＢＬ（ｎｂｌ＋１）又はＢＬ１６で示される。３つのタイプのデコーディング・ユニット１１、１２、及び１３が存在し、システム内の必要及び使用可能な電圧に応じて、各デコーディング・ユニットは、高電圧ＮＭＯＳトランジスタとしてか、又は１つのＮＭＯＳトランジスタ及び１つのＰＭＯＳトランジスタから構成された相補型パス伝達ゲートとして採用されてよい。もし面積をあまり気にしなければ、相補型ゲートＮＭＯＳ及びＰＭＯＳトランジスタがデコーディング・ユニットとして使用されるべきである。
【００１８】
表１は、２つのビット線が同時に選択される読み出しモード及びプログラム・モードについて、図４のデコーダ回路のデコーダ論理を示す。中央のビット線は電圧源ＶＭへ接続され、外側の２つのビット線は２つのセンス増幅器及びプログラム・ラッチへ接続される。従って、Ｙを法とするＫが０に等しいとき、トランジスタＮＭ０はデコーダ入力ＹＭ０によってオンにされ、ＶＭがビット線ＢＬ８へ接続され、デコーディング・ユニット１１に対しＹＭ［＃］＝０である。ビット線ＢＬ７は中間データ線ＤＢＬＡに接続され、デコーディング・ユニット１２に対しＹ［＃］＝Ｐである。ビット線ＢＬ９は中間データ線ＤＢＬＢに接続され、デコーディング・ユニット１２に対しＹ［＃］＝１である。デコーディング・ユニット１３に対しては、デコーダ信号ＹＢＬ＿ＥがＤＢＬＡをＤＡＴＡ０へ接続し、ＤＢＬＢをＤＡＴＡ１へ接続する。Ｙを法とするＫが２に等しいとき、トランジスタＮＭ２がデコーダ入力ＹＭ２によってオンにされ、ＶＭがビット線ＢＬ１０へ接続され、デコーディング・ユニット１１に対しＹＭ［＃］＝２である。ビット線ＢＬ９は中間データ線ＤＢＬＡに接続され、デコーディング・ユニット１２に対しＹ［＃］＝１である。ビット線ＢＬ１１は中間データ線ＤＢＬＢに接続され、デコーディング・ユニット１２に対しＹ［＃］＝３である。デコーディング・ユニット１３に対しては、デコーダ信号ＹＢＬ＿ＯがＤＢＬＡをＤＡＴＡ１へ接続し、ＤＢＬＢをＤＡＴＡ０へ接続する。
【００１９】
【表１】
図５は、本発明の第２の実施形態の略図である。第２の実施形態では、ビット線デコーダ回路の変形が図４の機能と同じ機能を有する。この回路の利点は、図４のデコーディング・ユニット１１が取り除かれ、デコーダ論理によって生成される必要がある信号の数が減少していることである。その代わりに、第３の中間データ線ＤＢＬＣが付け加えられ、ＶＭ電圧選択機能がデコーディング・ユニット１４に組み込まれる。図４及び図５のデコーダは、デュアルビットＭＯＮＯＳアレーの拡散ビット線、及びデュアルビットＭＯＮＯＳアレーの金属ビット線で使用されるうる。しかし、デコーダの論理は異なることになる。
【００２１】
図５の参照を続けて、デュアルビット・フラッシュ・メモリ・セル１０から成るページの一部分は、ワード線ＷＬ０、ビット線ＢＬ７〜ＢＬ１６、及びコントロール・ゲート線ＣＧ７〜ＣＧ１６へ接続される。第１のデコーディング・ユニット１２は、ビット線ＢＬ７〜ＢＬ１６を中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣへ接続する。第１のデコーディング・ユニット１２のトランジスタに対する入力は、デコーダ入力Ｙ０〜Ｙ７、ＹＰ（前）、及びＹＮ（次）を含む。第２のデコーディング・ユニット１４は、デコーダ入力ＹＡ０、ＹＡ１、及びＹＡ２を使用して、ＤＡＴＡ０を介して中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣをセンス増幅器へ接続し、またデコーダ入力ＹＢ０、ＹＢ１、及びＹＢ２を使用して、ＤＡＴＡ１を介して中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣをセンス増幅器へ接続する。更に、第２のデコーディング・ユニット１４は、デコーダ入力ＹＭ０、ＹＭ１、及びＹＭ２を使用して、電圧ＶＭを中間データ線ＤＢＬＡ、ＤＢＬＢ、及びＤＢＬＣへ接続する。
【００２２】
図５に示されるビット線デコーダ回路は、デュアルビット・メモリ・アレーの電圧選択要件を第２のデコーディング・ユニット１４の中へ組み込み、ｎｂｌ個のメモリ・セル１０から１つのメモリ・セルを選択することができる。ビット線はＢＬｎで示される。ここでｎはメモリ・セル番号である。メモリ・セルは２つの記憶サイトを有するから、デコーダ回路は、ｎｂｌ＋２本のビット線へ接続され、ｎｂｌ個のメモリ・セルから選択することが必要である。図５で示されるように、左端のビット線はＢＬ（ｎｂｌ−１）又はＢＬ７で示され、右端のビット線はＢＬ（ｎｂｌ＋１）又はＢＬ１６で示される。２つのデコーディング・ユニット１２及び１４が存在し、システム内の必要及び利用可能な電圧に応じて、デコーディング・ユニットは、高電圧ＮＭＯＳトランジスタとしてか、又は１つのＮＭＯＳトランジスタ及び１つのＰＭＯＳトランジスタから構成される相補型パス伝達ゲートとして採用されてよい。もし面積をあまり気にしなければ、相補型ゲートＮＭＯＳ及びＰＭＯＳトランジスタがデコーディング・ユニットのために使用されるべきである。
【００２３】
表２は、２つのビット線が同時に選択される読み出しモード及びプログラム・モードについて、図５のデコーダ回路のデコーダ論理を示す。中央のビット線は電圧源ＶＭへ接続され、外側の２つのビット線は２つのセンス増幅器及びプログラム・ラッチへ接続される。従って、Ｙを法とするＫが０に等しいとき、デコーダ入力Ｙ０はＢＬ８をＤＢＬＢへ接続する。更に、ＤＢＬＢは、デコーディング・ユニット１４内でデコーダ入力ＹＭ１によって電圧ＶＭへ接続される。ビット線７は中間データ線ＤＢＬＡへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝Ｐである。ビット線ＢＬ９は中間データ線ＤＢＬＣへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝１である。デコーダ入力ＹＡ０は中間データ線ＤＢＬＡをデータ線ＤＡＴＡ０へ接続し、デコーダ入力ＹＢ２は、中間データ線ＤＢＬＣをデータ線ＤＡＴＡ１へ接続する。従って、ビット線ＢＬ７はＤＡＴＡ０へ接続され、ビット線ＢＬ９はＤＡＴＡ１へ接続され、ビット線ＢＬ８は電圧ＶＭへ接続される。Ｙを法とするＫが１に等しいとき、デコーダ入力Ｙ１はＢＬ９をＤＢＬＣへ接続する。更に、ＤＢＬＣは、デコーディング・ユニット１４内でデコーダ入力ＹＭ２によって電圧ＶＭへ接続される。ビット線８は中間データ線ＤＢＬｂへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝０である。ビット線ＢＬ１０は中間データ線ＤＢＬＡへ接続され、デコーディング・ユニット１２に対しＹ［＃］＝２である。デコーダ入力ＹＡ１は中間データ線ＤＢＬＢをデータ線ＤＡＴＡ０へ接続し、デコーダ入力ＹＢ０は中間データ線ＤＢＬＡをデータ線ＤＡＴＡ１へ接続する。従って、Ｙを法とするＫが２に等しいとき、ビット線ＢＬ８はＤＡＴＡ０へ接続され、ビット線ＢＬ１０はＤＡＴＡ１へ接続され、ビット線ＢＬ９は電圧ＶＭへ接続される。
【００２４】
【表２】
金属ビット・アレーの場合、同じ形式のデコーダ回路が使用されてよいが、デコーダ論理は異なる。なぜなら、ビット線は異なったラベルを有するからである。コントロール・ゲートの選択に応じて、偶奇性がビット線に存在する。もし奇数のビット線が選択されると、それに隣接した２つの偶数ビット線も一緒に選択されるであろう。
【００２６】
本発明は、好ましい実施形態を参照して図示及び説明されたが、本発明の趣旨及び範囲から逸脱することなく、形式及び詳細部における様々な変更が行なわれてよいことが当業者によって理解されるであろう。
【図面の簡単な説明】
【図１】ＮＯＲ型フラッシュ・メモリ・アレーへ接続された従来技術のビット線デコーダの略図である。
【図２】ビット線及びソース線が垂直方向に走る従来技術のデュアルビット型フラッシュ・メモリ・アレーの略図である。
【図３】金属ビット線を有する従来技術のデュアルビット・フラッシュ・メモリ・セル・アレーの略図である。
【図４】本発明の第１の実施形態のデコーダ構造を示す略図である。
【図５】本発明の第２の実施形態のデコーダ構造を示す略図である。
【符号の説明】
１０……デュアルビット・フラッシュ・メモリ・セル
１１，１２，１３，１４……デコーディング・ユニット
ＢＬ７〜ＢＬ１６，ＢＬｎ……ビット線
ＣＧ７〜ＣＧ１６……コントロール・ゲート線
ＤＡＴＡ０，ＤＡＴＡ１……データ線
ＤＢＬＡ，ＤＢＬＢ，ＤＢＬＣ……中間データ線
ＮＭ０〜ＮＭ７，ＮＭＮ，ＮＭＰ……トランジスタ
ＶＭ……電圧
ＷＬ０……ワード線
Ｙ０〜Ｙ７……デコーダ入力
ＹＡ０〜ＹＡ２……デコーダ入力
ＹＢ０〜ＹＢ２……デコーダ入力
ＹＢＬ＿Ｅ，ＹＢＬ＿Ｏ……デコーダ入力
ＹＭ０〜ＹＭ７……デコーダ入力
ＹＭＮ，ＹＭＰ……デコーダ入力
ＹＮ……デコーダ入力
ＹＰ……デコーダ入力
Claims (17)
- デュアルビット・セルを有するフラッシュ・メモリ・アレーのビット線デコーダ回路であって、
(a)複数のデュアルビット・メモリ・セルを有するフラッシュ・メモリ・アレーと、
(b)前記メモリ・アレーのビット線へ電圧を接続する第１のデコーディング・ユニットと、
(c)前記ビット線がソース線及びドレイン線として機能することと、
(d)前記ビット線を複数の中間データ線へ接続する第２のデコーディング・ユニットと、
(e)前記複数の中間データ線を、複数のセンス増幅器へ接続された複数のデータ線へ接続する第３のデコーディング・ユニットとを具備し、
(f)前記第１のデコーディング・ユニットにより電圧に接続されるビット線の両隣に、前記第２および第３デコーディング・ユニットにより複数のセンス増幅器に接続されるビット線が配置される、ビット線デコーダ回路。 - 前記第１のデコーディング・ユニットが、選択された隣接メモリ・セルのために前記ソース線として動作している前記ビット線へ前記電圧を接続する、請求項１に記載のビット線デコーダ回路。
- 前記第２のデコーディング・ユニットが、複数(ｎ)個のメモリ・セルから選択するために、前記複数(ｎ)に２を加えた数のビット線を接続する、請求項１に記載のビット線デコーダ回路。
- 前記第３のデコーディング・ユニットが、前記中間データ線から選択して前記複数のセンス増幅器へ同時にデータを提供する、請求項１に記載のビット線デコーダ回路。
- 前記ビット線が、デュアルビットＭＯＮＯＳアレーの中の拡散ビット線である、請求項１に記載のビット線デコーダ回路。
- 前記ビット線が、デュアルビットＭＯＮＯＳアレーの中の金属ビット線である、請求項１に記載のビット線デコーダ回路。
- デュアルビット・フラッシュ・メモリ・アレーのビット線デコーダ回路であって、
(a)ビット線、コントロール・ゲート線、及びワード線へ接続された複数のデュアルビット・メモリ・セルを有するフラッシュ・メモリ・アレーと、
(b)前記ビット線がソース線及びドレイン線として機能することと、
(c)前記ビット線を複数の中間データ線へ接続する第１のデコーディング・ユニットと、
(d)前記複数の中間データ線を、電圧、及び複数のセンス増幅器へ接続された複数のデータ線へ接続する第２のデコーディング・ユニットとを具備し、
(f)前記第１および第２のデコーディング・ユニットにより前記電圧へ接続されるビット線の両隣に、前記第１および第２のデコーディング・ユニットにより複数のセンス増幅器へ接続されるビット線が配置される、ビット線デコーダ回路。 - 前記第１のデコーディング・ユニットが、複数(ｎ)個のメモリ・セルから選択するために、前記複数(ｎ)に２を加えた数のビット線を接続する、請求項７に記載のビット線デコーダ回路。
- 前記第２のデコーディング・ユニットが、前記複数の中間データ線から選択して前記複数のセンス増幅器へ同時のデータを提供する、請求項７に記載のビット線デコーダ回路。
- 前記第２のデコーディング・ユニットが、前記電圧を前記複数の中間データ線の１つへ接続し、前記第１のデコーディング・ユニットが、前記複数の中間データ線の前記１つを、選択された隣接メモリ・セルのためにソース線として動作しているビット線へ接続する、請求項７に記載のビット線デコーダ回路。
- 前記ビット線が、デュアルビットＭＯＮＯＳアレーの中の拡散ビット線である、請求項７に記載のビット線デコーダ回路。
- 前記ビット線が、デュアルビットＭＯＮＯＳアレーの中の金属ビット線である、請求項７に記載のビット線デコーダ回路。
- 読み出し及びプログラム操作のためにデュアルビット・フラッシュ・メモリ・アレーのビット線へ接続する手段であって、
(a)デュアルビット・フラッシュ・メモリ・アレーの複数のビット線を選択する手段と、
(b)ソース線として動作している前記複数のビット線へ電圧を接続する手段と、
(c)読み出されるかプログラムされる前記複数のビット線を複数のセンス増幅器へ接続する手段とを具備し、
前記各接続する手段が、第１および第２のデコーディング・ユニットにより構成され、
(d)前記ソース線として動作している前記複数のビット線へ電圧を接続する手段は、前記第１のデコーディング・ユニットにより前記中間データ線を前記ビット線へ接続し、前記第２のデコーディング・ユニットにより前記電圧を中間データ線へ接続し、
(e)前記読み出されるかプログラムされる前記複数のビット線を複数のセンス増幅器へ接続する手段は、前記第１のデコーディング・ユニットにより前記複数のビット線を複数の中間データ線へ接続し、前記第２のデコーディング・ユニットにより、前記複数の中間データ線を前記複数のセンス増幅器へ接続し、
(f)前記第１および第２のデコーディング・ユニットにより前記電圧へ接続されるビット線の両隣に、前記第１および第２のデコーディング・ユニットにより複数のセンス増幅器へ接続されるビット線が配置される手段。 - 読み出し及びプログラム操作のためにデュアルビット・フラッシュ・メモリ・アレーのビット線を選択する方法であって、
(a)複数の中間データ線の１つへ電圧を接続し、
(b)複数のセンス増幅器を前記複数の中間データ線へ接続し、
(c)前記複数の中間データ線へ接続される複数のビット線を選択することを含み、
(f)前記電圧へ接続されるビット線の両隣に、前記複数のセンス増幅器へ接続されるビット線が配置される方法。 - 前記電圧源がデコーディング・ユニットを介して前記ビット線へ直接接続される、請求項１４に記載の方法。
- 前記複数のセンス増幅器を前記複数の中間データ線へ接続することが、前記電圧へ接続されていないデコーディング・ユニットを介して行なわれる、請求項１４に記載の方法。
- 前記複数の中間データ線へ接続される前記複数のビット線を選択することが、データ及び電圧の双方を前記複数のビット線へ接続するデコーディング・ユニットを介して行なわれる、請求項１４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30373501P | 2001-07-06 | 2001-07-06 | |
| US60/303735 | 2001-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003085992A JP2003085992A (ja) | 2003-03-20 |
| JP4263431B2 true JP4263431B2 (ja) | 2009-05-13 |
Family
ID=23173451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002197394A Expired - Fee Related JP4263431B2 (ja) | 2001-07-06 | 2002-07-05 | ビット線デコーダ回路、ビット線接続手段、及びビット線選択方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6643172B2 (ja) |
| EP (1) | EP1274094B1 (ja) |
| JP (1) | JP4263431B2 (ja) |
| KR (1) | KR100920315B1 (ja) |
| AT (1) | ATE392697T1 (ja) |
| DE (1) | DE60226100D1 (ja) |
| TW (1) | TWI231938B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190603B2 (en) * | 2004-05-07 | 2007-03-13 | Halo Lsi, Inc. | Nonvolatile memory array organization and usage |
| JP4606239B2 (ja) * | 2005-04-26 | 2011-01-05 | Ｏｋｉセミコンダクタ株式会社 | メモリアレイ回路 |
| JP5339541B2 (ja) * | 2007-05-25 | 2013-11-13 | マーベル ワールド トレード リミテッド | ビット線デコーダ及び集積回路 |
| US10134475B2 (en) * | 2015-03-31 | 2018-11-20 | Silicon Storage Technology, Inc. | Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system |
| US10903360B1 (en) | 2020-01-13 | 2021-01-26 | International Business Machines Corporation | Vertically integrated memory cells with complementary pass transistor selectors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9217743D0 (en) * | 1992-08-19 | 1992-09-30 | Philips Electronics Uk Ltd | A semiconductor memory device |
| JP2565104B2 (ja) * | 1993-08-13 | 1996-12-18 | 日本電気株式会社 | 仮想接地型半導体記憶装置 |
| KR100240418B1 (ko) * | 1996-12-31 | 2000-03-02 | 윤종용 | 반도체 독출 전용 메모리 및 그의 독출 방법 |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| KR100263667B1 (ko) * | 1997-12-30 | 2000-08-01 | 김영환 | 슈미트 트리거 회로 |
| US6181597B1 (en) * | 1999-02-04 | 2001-01-30 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells with serial read operations |
| US6081456A (en) * | 1999-02-04 | 2000-06-27 | Tower Semiconductor Ltd. | Bit line control circuit for a memory array using 2-bit non-volatile memory cells |
| US6469935B2 (en) | 1999-08-05 | 2002-10-22 | Halo Lsi Design & Device Technology, Inc. | Array architecture nonvolatile memory and its operation methods |
| US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
| DE60235335D1 (de) | 2001-03-15 | 2010-04-01 | Halo Inc | Doppelbit MONOS Speicherzellgebrauch für breite Programbandbreite |
-
2002
- 2002-07-05 AT AT02368071T patent/ATE392697T1/de not_active IP Right Cessation
- 2002-07-05 DE DE60226100T patent/DE60226100D1/de not_active Expired - Lifetime
- 2002-07-05 EP EP02368071A patent/EP1274094B1/en not_active Expired - Lifetime
- 2002-07-05 JP JP2002197394A patent/JP4263431B2/ja not_active Expired - Fee Related
- 2002-07-05 TW TW091114932A patent/TWI231938B/zh not_active IP Right Cessation
- 2002-07-06 KR KR1020020039107A patent/KR100920315B1/ko not_active IP Right Cessation
- 2002-07-08 US US10/190,633 patent/US6643172B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI231938B (en) | 2005-05-01 |
| DE60226100D1 (de) | 2008-05-29 |
| KR100920315B1 (ko) | 2009-10-07 |
| JP2003085992A (ja) | 2003-03-20 |
| US6643172B2 (en) | 2003-11-04 |
| EP1274094A2 (en) | 2003-01-08 |
| US20030031048A1 (en) | 2003-02-13 |
| EP1274094B1 (en) | 2008-04-16 |
| ATE392697T1 (de) | 2008-05-15 |
| KR20030005066A (ko) | 2003-01-15 |
| EP1274094A3 (en) | 2004-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6847201B2 (ja) | マルチデッキメモリデバイス及び操作 | |
| TWI270077B (en) | Semiconductor recording apparatus | |
| JP3703951B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP3897388B2 (ja) | シリアルアクセス方式の半導体記憶装置 | |
| TW200305877A (en) | Magnetic random access memory | |
| US6041006A (en) | Semiconductor memory device | |
| JP2006147145A (ja) | 半導体メモリ装置の配置方法 | |
| JPH08129877A (ja) | 半導体記憶装置 | |
| JP2003272398A (ja) | 不揮発性半導体記憶装置 | |
| JP4263431B2 (ja) | ビット線デコーダ回路、ビット線接続手段、及びビット線選択方法 | |
| US6477082B2 (en) | Burst access memory with zero wait states | |
| JP4564337B2 (ja) | リードオンリーメモリでのカップリング現象を防止するためのビットセルアレイ | |
| JP3913451B2 (ja) | 半導体記憶装置 | |
| JPH1027484A (ja) | 半導体不揮発性記憶装置 | |
| JPH01294295A (ja) | パーシャル・ランダム・アクセス・メモリ | |
| JP3565474B2 (ja) | 半導体記憶装置 | |
| KR950006215B1 (ko) | 반도체 기억장치를 위한 테스트장치 | |
| US6631089B1 (en) | Bit line decoding scheme and circuit for dual bit memory array | |
| JPH08190785A (ja) | 半導体記憶装置 | |
| JP2010129104A (ja) | 不揮発性半導体記憶装置 | |
| US20030058688A1 (en) | Integrated circuit for concurent flash memory | |
| KR100541811B1 (ko) | 반도체 메모리장치의 컬럼 디코더회로 | |
| JPH11339487A (ja) | 不揮発性半導体記憶装置 | |
| CN100435241C (zh) | 位线解码器电路及选择双位存储器阵列的位线的方法 | |
| JP3695962B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090121 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |