CN108062965A - 半导体存储装置、控制器及其操作方法 - Google Patents

半导体存储装置、控制器及其操作方法 Download PDF

Info

Publication number
CN108062965A
CN108062965A CN201710846920.9A CN201710846920A CN108062965A CN 108062965 A CN108062965 A CN 108062965A CN 201710846920 A CN201710846920 A CN 201710846920A CN 108062965 A CN108062965 A CN 108062965A
Authority
CN
China
Prior art keywords
word line
block
memory block
storage
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710846920.9A
Other languages
English (en)
Inventor
金落显
朴岷圭
李珉圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170046895A external-priority patent/KR20180051341A/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108062965A publication Critical patent/CN108062965A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1056—Updating check bits on partial write, i.e. read/modify/write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

半导体存储装置、控制器及其操作方法。一种半导体存储装置包括存储单元阵列、读/写电路、控制逻辑和块缺陷信息存储单元。所述控制逻辑控制所述读/写电路对所述存储单元阵列执行读/写操作。所述块缺陷信息存储单元存储关于所述存储单元阵列的存储块的访问记录和在所述存储块中是否发生缺陷的信息。当请求操作的性能时，所述控制逻辑控制所述读/写电路参照所述块缺陷信息存储单元的访问记录来确定所述存储块是否是被首次访问，并且基于确定来执行所述存储块的字线测试。

Description

半导体存储装置、控制器及其操作方法
技术领域
本公开的一方面涉及电子装置，更具体地，涉及半导体存储装置、控制器及其操作方法。
背景技术
存储装置可被形成为其中串水平地布置到半导体基板的二维结构，或者被形成为其中串垂直地布置到半导体基板的三维结构。三维半导体装置是为了克服二维半导体装置的集成度的限制而设计的存储装置，并且可包括垂直层叠在半导体基板上的多个存储单元。
发明内容
实施方式提供了一种能够更高效地利用存储单元阵列的半导体存储装置以及用于该半导体存储装置的操作方法。
实施方式还提供了一种能够更高效地利用半导体存储装置中的存储单元阵列的控制器以及用于该控制器的操作方法。
根据本公开的一方面，提供了一种半导体存储装置，该半导体存储装置包括：存储单元阵列，所述存储单元阵列具有多个存储块；读/写电路，所述读/写电路被配置为将数据写入所述存储单元阵列或者从所述存储单元阵列读取数据；控制逻辑，所述控制逻辑被配置为控制所述读/写电路对所述存储单元阵列执行读/写操作；以及块缺陷信息存储单元，所述块缺陷信息存储单元被配置为存储所述多个存储块的访问记录和关于在所述多个存储块中是否发生缺陷的信息，其中，当请求对所述多个存储块当中的任意一个存储块执行操作时，所述控制逻辑基于所述访问记录确定是否对所述存储块执行字线测试，并且基于确定对所述存储块执行所请求的操作。
根据本公开的另一方面，提供了一种用于包括多个存储块的半导体存储装置的操作方法，该操作方法包括以下步骤：接收用于所述多个存储块当中的任意一个存储块的命令；确定是否对所述存储块执行缺陷测试；基于确定来执行所述缺陷测试；以及对所述存储块执行与接收到的命令对应的操作。
根据本公开的又一方面，提供了一种控制器，该控制器控制包括被配置有多个存储块的存储单元阵列的半导体存储装置，并且从主机接收主机命令和与所述主机命令对应的逻辑地址，该控制器包括：随机存取存储器(RAM)，所述RAM被配置为包括映射表；地址管理单元，所述地址管理单元被配置为参照所述映射表将所述逻辑地址转换为物理地址；以及测试确定单元，所述测试确定单元被配置为基于所述物理地址来确定是否要对所述半导体存储装置进行测试。
根据本公开的又一方面，提供了一种用于控制半导体存储装置的控制器的操作方法，该操作方法包括以下步骤：接收用于所述半导体存储装置的主机命令和与所述主机命令对应的逻辑地址；将所述逻辑地址转换成物理地址；将所述主机命令存储在命令队列中；确定是否要对与所述物理地址对应的存储块进行测试；以及基于确定来向所述半导体存储装置输出存储命令。
附图说明
现在将参照附图在下文中更充分地描述示例性实施方式；然而，这些示例性实施方式可以以不同的形式来实施，并且不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底的和完整的，并且将示例性实施方式的范围充分地传达给本领域技术人员。
在附图中，尺寸可被夸大以用于清晰的说明。应当理解，当一元件被称为“在”两个“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可存在一个或更多个介于中间的元件。相同的附图标记始终表示相同的元件。
图1是例示根据本公开的实施方式的半导体存储装置的框图。
图2是例示图1的块缺陷信息存储单元的实施方式的框图。
图3是例示包括在存储块中的存储单元和字线的结构的图。
图4是例示根据本公开的实施方式的半导体存储装置的操作方法的流程图。
图5是更详细地例示图4所示的操作方法的流程图。
图6是例示图5的操作方法的实施方式的流程图。
图7A、图7B和图7C是例示用于在图6所示的操作方法中执行字线测试的步骤的示例性实施方式的流程图。
图8是例示图1的块缺陷信息存储单元的另一实施方式的框图。
图9是例示包括在存储块中的存储单元和字线的结构的图。
图10是例示图5的操作方法的另一实施方式的流程图。
图11是例示图10所示的用于执行字线组测试的步骤的示例性实施方式的流程图。
图12是例示用于确定在图11所示的组中是否包括缺陷字线的步骤的示例性实施方式的流程图。
图13是例示包括在存储块中的存储单元和字线的结构的图。
图14是例示根据本公开的实施方式控制器和与其联接的主机和半导体存储装置的框图。
图15是例示图14的测试确定单元的示例性实施方式的框图。
图16是例示用于根据本公开的实施方式的控制器的操作方法的流程图。
图17是更详细地例示图16所示的操作方法的流程图。
图18是更详细地例示图17所示的用于处理测试结果的步骤的流程图。
图19是例示包括图1的半导体存储装置的存储系统的框图。
图20是例示图19所示的存储系统的应用示例的框图。
图21是例示包括在图20中描述的存储系统的计算系统的框图。
具体实施方式
在下面的详细描述中，仅通过说明的方式已示出和描述了本公开的特定示例性实施方式。如本领域技术人员将认识到的，在全部不脱离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同的方式进行修改。因此，附图和描述在本质上被认为是说明性的而不是限制性的。
在整个说明书中，当元件被称为“连接”或“联接”至另一元件时，该元件可直接连接或联接至另一元件，或者间接地连接或联接至另一元件，其间插置有一个或更多个中间元件。此外，当元件被称为“包括”组件时，除非有不同的公开，否则这表示该元件可进一步包括另一组件而不是排除另一组件。
在下文中，将参照附图详细描述本公开的示例性实施方式。相同的附图标记用于表示与其它附图中所示的元件相同的元件。在下面的描述中，可仅描述用于理解操作示例性实施方式所需要的部分，并且可省略其它部分的描述，以免模糊实施方式的重要构思。
图1是例示根据本公开的一个实施方式的半导体存储装置100的框图。
参照图1，半导体存储装置100包括存储单元阵列110、地址解码器120、读/写电路130、控制逻辑140、电压产生单元150和块缺陷信息存储单元160。
存储单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过字线WL联接至地址解码器120。多个存储块BLK1至BLKz通过位线BL1至BLm联接至读/写电路130。多个存储块BLK1至BLKz中的每一个包括多个存储单元。作为实施方式，多个存储单元是非易失性存储单元，并且可被配置为具有垂直通道结构的非易失性存储单元。存储单元阵列110可被配置为具有三维结构的存储单元阵列。在一些实施方式中，存储单元阵列110可被配置为具有二维结构的存储单元阵列。根据本公开的实施方式，包括在存储单元阵列110中的多个存储块BLK1至BLKz中的每一个可包括多个子块。作为示例，多个存储块BLK1至BLKz中的每一个可包括两个子块。作为另一示例，多个存储块BLK1至BLKz中的每一个可包括四个子块。在根据本公开的实施方式的半导体存储装置及其操作方法中，包括在每个存储块中的子块的数目不限于此，并且可在每个存储块中包括各种数目的子块。
此外，包括在存储单元阵列110中的多个存储单元中的每一个可存储至少一位数据。在一个实施方式中，包括在存储单元阵列110中的多个存储单元中的每一个可以是存储一位数据的单级单元(SLC)。在另一实施方式中，包括在存储单元阵列110中的多个存储单元中的每一个可以是存储两位数据的多级单元(MLC)。在又一实施方式中，包括在存储单元阵列110中的多个存储单元中的每一个可以是存储三位数据的三级单元(TLC)。在又一实施方式中，包括在存储单元阵列110中的多个存储单元中的每一个可以是存储四位数据的四级单元(QLC)。在一些实施方式中，存储单元阵列110可包括各自存储五位或更多位数据的多个存储单元。
地址解码器120、读/写电路130和控制逻辑140作为驱动存储单元阵列110的外围电路来操作。地址解码器120通过字线WL联接至存储单元阵列110。地址解码器120被配置为响应于控制逻辑140的控制而操作。地址解码器120通过半导体存储装置100内部的输入/输出缓冲器(未示出)接收地址ADD。所接收的地址ADD包括块地址、行地址和列地址。地址解码器120可包括块解码器、行解码器、列解码器、地址缓冲器等。
地址解码器120被配置为对接收到的地址中的块地址进行解码，以根据解码后的块地址来选择至少一个存储块。地址解码器120可对接收到的地址中的行地址进行解码，以根据解码后的行地址来选择被选存储块中的至少一条字线。在读取操作期间的读取电压施加操作中，地址解码器120将由电压产生单元150生成的读取电压Vread施加到被选字线，并且将通过电压Vpass施加到未选字线。在编程验证操作中，地址解码器120将由电压产生单元150生成的验证电压施加到被选字线，并且将通过电压Vpass施加到未选字线。
地址解码器120被配置为对接收到的地址ADD中的列地址进行解码。地址解码器120将解码后的列地址发送到读/写电路130。
半导体存储装置100的读取操作和编程操作以页为单位执行。
读/写电路130包括多个页缓冲器PB1至PBm。读/写电路130可以在对存储单元阵列110的读取操作中作为“读取电路”操作，并且在对存储单元阵列110的写入操作中作为“写入电路”操作。多个页缓冲器PB1至PBm通过位线BL1至BLm连接至存储单元阵列110。为了在读取操作和编程操作中感测存储单元的阈值电压，多个页缓冲器PB1至PBm在将感测电流连续地提供给与存储单元连接的位线的同时根据对应存储单元的编程状态来感测流动的电流的量的变化，并且将感测到的变化锁存为感测数据。读/写电路130响应于从控制逻辑140输出的页缓冲器控制信号进行操作。
在读取操作中，读/写电路130通过感测存储单元的数据来任意地存储读取数据，然后将数据DATA输出到半导体存储装置100的输入/输出缓冲器(未示出)。作为示例性实施方式，除了页缓冲器或页寄存器之外，读/写电路130还可以包括列选择电路等。
控制逻辑140联接至地址解码器120、读/写电路130和电压产生单元150。控制逻辑140通过半导体存储装置100的输入/输出缓冲器(未示出)接收命令CMD和控制信号CTRL。控制逻辑140被配置为响应于控制信号CTRL来控制半导体存储装置100的总体操作。另外，控制逻辑140输出用于控制多个页缓冲器PB1至PBm的感测节点预充电电位电平的页缓冲器控制信号。控制逻辑140可控制读/写电路130以执行读取操作。
在读取操作中，电压产生单元150响应于从控制逻辑140输出的电压控制信号生成读取电压Vread和通过电压Vpass。
块缺陷信息存储单元160可将访问记录存储在存储单元阵列110中的多个存储块BLK1至BLKz中的每一个上。当控制逻辑140被请求以对多个存储块BLK1至BLKz中的任何一个执行操作时，控制逻辑140可通过块缺陷信息存储单元160来搜索作为关于对应存储块是否被预先访问的记录的访问记录。在根据本公开的实施方式的半导体存储装置中，作为通过搜索存储在块缺陷信息存储单元160中的访问记录所获得的结果，当对应存储块被首次访问时，控制逻辑140对该存储块执行字线测试，然后执行所请求的操作。
因此，可对每个存储块执行初始缺陷测试。不对所有存储块执行缺陷测试，而是可以仅对被执行所请求的操作的存储块执行缺陷测试。
此外，块缺陷信息存储单元160可将通过对每个存储块执行字线测试而获得的结果存储为字线缺陷信息。在控制逻辑140对存储块执行字线测试之后，将测试结果存储在块缺陷信息存储单元160中。因此，在后续操作中不使用被确定为缺陷字线的至少一条字线。在根据本公开的实施方式的半导体存储装置中，当在存储块的字线中发生缺陷时，不是确定整个对应存储块有缺陷，而是确定仅不使用缺陷字线。因此，在字线测试之后，能够进一步增加存储单元阵列110的存储容量。
在图1中，例示了块缺陷信息存储单元160是与控制逻辑140分开实现的组件。然而，块缺陷信息存储单元160可被包括在控制逻辑140中。
图2是例示图1的块缺陷信息存储单元160的实施方式的框图。
参照图2，块缺陷信息存储单元160可包括块访问信息存储单元161和字线缺陷信息存储单元163。块访问信息存储单元161存储存储单元阵列110中的存储块BLK1至BLKz中的每一个的访问记录。字线缺陷信息存储单元163存储作为通过对存储块BLK1至BLKz中的每一个执行字线测试而获得的结果的字线缺陷信息。
图3是例示包括在存储块中的存储单元和字线的结构的图。更详细地，图3是例示存储单元阵列中的一个存储块的示意电路图。存储块包括m个存储单元串。存储单元串联接在位线BL1至BLm与公共源极线CSL之间。漏极选择晶体管和源极选择晶体管可分别联接至每个存储单元串的最外部的位线BL1至BLm和公共源极线CSL中的对应一个。漏极选择线DSL联接至漏极选择晶体管的栅极，源极选择线SSL联接至源极选择晶体管的栅极。多个存储单元可联接在漏极选择晶体管与源极选择晶体管之间。对应的字线WL1、...、WLn分别联接至存储单元的栅极。
在下文中，将参照图2和图3来描述根据本公开的实施方式的半导体存储装置的操作。
如果控制逻辑140接收到用于存储单元阵列110的操作命令，则控制逻辑140搜索关于对应存储块的访问记录。为此，可参考存储在块访问信息存储单元161中的存储块的访问记录。当对应存储块已经被访问时，控制逻辑140不对该对应存储块执行字线测试，而是对该对应存储块执行接收到的操作命令。当对应存储块尚未被访问时，控制逻辑140对该对应存储块执行字线测试。在这种情况下，控制逻辑140可对该对应存储块的第一字线WL1至第n字线WLn执行字线测试，并且控制读/写电路130和块缺陷信息存储单元160将字线缺陷信息存储单元163中的字线测试结果存储为字线缺陷信息。在一个实施方式中，可通过对存储单元的编程和验证操作来执行字线测试。在另一实施方式中，可通过对存储单元的编程和读取操作来执行字线测试。在一个实施方式中，可通过在对存储单元的读取操作之后的ECC测试来执行字线测试。
在完成对应存储块的字线的字线测试之后，可对该对应存储块执行接收到的操作命令。此外，对应存储块已经被访问，因此对存储在块访问信息存储单元161中的关于对应存储块的访问记录进行更新。
例如，当确定在第二字线WL2和第i字线WLi中发生缺陷时，将对应字线WL2和WLi的字线缺陷信息存储在字线缺陷信息存储单元163中。此后，当对相同存储块执行后续操作时，不使用第二字线WL2和第i字线WLi。
因此，在根据本公开的实施方式的半导体存储装置中，当每个存储块被首次访问时，对对应存储块执行字线测试。此后，当再次访问相同的存储块时，可立即执行所请求的操作而不执行字线测试。因此，可在半导体存储装置的操作期间执行半导体存储装置的缺陷测试，而不需要任何单独的测试设备。
根据图2的实施方式，例示了关于存储单元阵列110中的存储块BLK1至BLKz中的每一个是否被预先访问的信息(即，关于存储单元阵列110中的存储块BLK1至BLKz中的每一个的访问记录)被存储在与存储单元阵列110分开设置的块缺陷信息存储单元160内的块访问信息存储单元161中。然而，在一些实施方式中，访问记录可以被存储在对应存储块中的特定存储单元中。在这种情况下，当控制逻辑140接收到针对该对应存储块的操作请求时，控制逻辑140可参照该对应存储块的特定存储单元来确定该对应存储块是否被预先访问。
将参照图4至图7C来详细描述根据本公开的实施方式的用于半导体存储装置的操作方法。
图4是例示用于根据本公开的实施方式的半导体存储装置的操作方法的流程图。
参照图4，根据本公开的实施方式的半导体存储装置的操作方法包括：步骤S110，接收用于多个存储块BLK1至BLKz当中的任意一个存储块的命令；步骤S130，确定是否对存储块进行测试；以及步骤S150，基于是否对存储块进行测试的确定来对该存储块执行操作。在步骤S110中，可接收命令以及与命令对应的地址。在步骤S130中，基于该命令或地址，确定是否对对应存储块进行测试。作为实施方式，可基于对应存储块是否是被首次访问来确定是否对对应存储块进行测试。在步骤S150中，基于步骤S130的确定，可仅执行与该命令对应的操作，或者可执行对存储块的测试操作和与所述命令对应的操作二者。将参照图5更详细地描述用于根据本公开的实施方式的半导体存储装置的操作方法。
图5是更详细地例示图4所示的操作方法的流程图。
参照图5，用于根据本公开的实施方式的半导体存储装置的操作方法包括：步骤S110，接收用于多个存储块BLK1至BLKz当中的任意一个存储块的命令；步骤S131，确定存储块是否是被首次访问；步骤S151，基于存储块是否是被首次访问的确定来执行缺陷测试；以及步骤S153，对存储块执行与接收到的命令对应的操作。由于该步骤S110与图4所示的步骤S110相同，因此将省略重复的描述。
在确定存储块是否是被首次访问的步骤S131中，可参考存储在块缺陷信息存储单元160内的块访问信息存储单元161中的访问记录。因此，能够确定对应存储块是否是被首次访问或者对应存储块是否被预先访问。
在基于对应存储块是否是被首次访问的确定来执行缺陷测试的步骤S151中，当对应存储块被首次访问时，可对对应存储块执行字线测试。然而，在步骤S151中，当存储块已经被访问时，不执行字线测试。
此后，在步骤S153中执行与在步骤S110中接收到的命令对应的操作。
在下文中，将参照图6详细地描述图5所示的操作方法的示例性实施方式。
图6是例示图5的操作方法的实施方式的流程图。在图6中例示了在接收到用于存储单元阵列中的特定存储块的编程操作命令时的操作方法。
在步骤S210中，请求对存储块的编程操作。针对编程操作的请求可作为编程命令被发送到半导体存储装置。在步骤S230中，参考关于对应存储块的访问记录。此时，可参考存储在块缺陷信息存储单元160内的块访问信息存储单元161中的访问记录。
在步骤S250中，基于所参考的访问记录来确定对应存储块是否是被首次访问。当对应存储块已经被访问(步骤S250中的“否”)时，已经对对应存储块执行了字线测试。因此，在步骤S270中不执行附加字线测试，而执行与接收到的请求对应的编程操作。
当对应存储块被首次访问(步骤S250中的“是”)时，通过步骤S260、S280和S290执行关于对应存储块的字线测试。
也就是说，在步骤S260中，对包括在对应存储块中的字线(例如，图3所示的第一字线WL1至第n字线WLn)执行字线测试。
在步骤S280中，存储作为字线测试结果而生成的字线缺陷信息。例如，当图3所示的字线WL1至WLn当中的第二字线WL2和第i字线WLi中发生缺陷时，通知在对应字线中发生了缺陷的字线缺陷信息可以被存储在图2所示的字线缺陷信息存储单元163中。当对相同存储块执行后续操作时，可基于字线缺陷信息执行关于对应存储块的操作。也就是说，在后续操作中，可不使用第二字线WL2和第i字线WLi。
除了被确定为缺陷字线的字线之外，也可不使用与该字线相邻的p条字线。这里，p可以是大于或等于1的自然数。例如，在步骤S260中，当在第i字线中发生缺陷时，可不使用第(i-p)字线WLi-p至第(i+p)字线WLi+p，这是由于很可能将在与被确定为缺陷字线的字线相邻设置的字线中发生缺陷。
在执行字线测试之后，可在步骤S290中更新关于对应存储块的访问记录。在关于对应存储块的访问记录被更新之后，在步骤S270中执行与接收到的请求对应的编程操作。
图7A至图7C是例示在图6所示的操作方法中执行字线测试的步骤S260的示例性实施方式的流程图。
首先，参照图7A的实施方式，可通过对存储块的擦除操作来执行字线测试。在图7A所示的实施方式中，当要访问的存储块被首次访问时，在步骤S311中对对应存储块执行擦除操作。
在执行擦除操作之后，在步骤S313中，可以在对应存储块的所有字线当中检测在擦除操作中发生缺陷的字线。例如，在步骤S311中执行对对应存储块的擦除操作之后，可通过对存储块中的存储单元的擦除验证操作来检测擦除操作中的缺陷字线。
在另一实施方式中，参照图7B，可通过对存储块的编程操作来执行字线测试。在图7B所示的实施方式中，当要访问的存储块被首次访问时，在步骤S321中对对应存储块执行编程操作。在步骤S321中执行的编程操作与在步骤S210中对编程操作的请求分开，并且是用于字线测试的编程操作。因此，在步骤S321的编程操作中，可将虚拟数据写入对应存储块内的存储单元中。
在执行编程操作之后，在步骤S323中，可在对应存储块的所有字线当中检测在编程操作中发生缺陷的字线。例如，在步骤S321中执行对对应存储块的编程操作之后，可通过对存储块中的存储单元的编程验证操作来检测编程操作中的缺陷字线。
在检测到缺陷字线之后，可在步骤S325中对对应存储块执行擦除操作。由于在步骤S321中对虚拟数据进行编程以检测缺陷字线，所以可在步骤S325中擦除对应数据之后执行后续操作。同时参照图6和图7B，在步骤S325中对对应存储块执行擦除操作，在步骤S280中存储对应存储块的字线缺陷信息，在步骤S290中更新关于对应存储块的访问记录，然后在步骤S270中对对应存储块执行与接收到的请求对应的编程操作。
参照图7A和图7B，例示了仅通过擦除操作或编程操作来检测存储块中的缺陷字线的实施方式。然而，在一些实施方式中，可通过组合读取操作和编程操作来检测存储块中的缺陷字线。例如，可通过以下方式来检测存储块中的缺陷字线：如图7A所示执行擦除操作(S311)并检测擦除操作中的缺陷字线(S313)，然后如图7B所示执行编程操作(S321)，检测编程操作中的缺陷字线(S323)，并且执行擦除操作(S325)。在这种情况下，可检查擦除操作中的缺陷字线和编程操作中的缺陷字线二者。
参照图7C，在步骤S331中，可对存储块中的所有存储单元执行编程操作。在步骤S331中执行的编程操作与在步骤S210中对编程操作的请求分开，并且是用于字线测试的编程操作。因此，在步骤S331的编程操作中，可将虚拟数据写入对应存储块内的存储单元中。
在步骤S333中，可检测在编程操作中发生缺陷的字线。例如，可通过编程验证操作来检测没有被适当执行编程操作的存储单元，并且可将与检测到的存储单元对应的字线确定为缺陷字线。
在步骤S335中，可对存储块中的所有存储单元执行数据读取操作。在这种情况下，可读取在步骤S331中编程的虚拟数据。
在步骤S337中，可检测在数据读取操作中发生缺陷的字线。作为示例性实施方式，可对存储块中的存储单元执行数据读取操作，并且可通过ECC测试来检测没有被适当读取数据的存储单元。此后，可将与检测到的存储单元对应的字线确定为缺陷字线。
在图6所示的步骤S280中，可将在步骤S333和S337中检测到的缺陷字线存储在字线缺陷信息存储单元163中。此外，在图7C中例示了通过步骤S331和S333执行编程操作中的缺陷字线的检测并且通过步骤S335和S337执行数据读取操作中的缺陷字线的检测的实施方式。然而，在一些实施方式中，可仅执行步骤S331和S333的编程操作中的缺陷字线的检测，或者可仅执行步骤S335和S337的数据读取操作中的缺陷字线的检测。
在检测到缺陷字线之后，可在步骤S339中对对应存储块执行擦除操作。由于在步骤S331中对虚拟数据进行编程以检测缺陷字线，因此可在擦除对应数据之后执行后续操作。同时参照图6和图7C，在步骤S339中对对应存储块执行擦除操作，在步骤S280中存储对应存储块的字线缺陷信息，在步骤S290中更新关于对应存储块的访问记录，然后在步骤S270中对对应存储块执行与接收到的请求对应的编程操作。
在图7C中示出了通过编程操作和数据读取操作来检测缺陷字线的实施方式。然而，在一些实施方式中，可使用擦除操作、编程操作和数据读取操作三者来检测缺陷字线。例如，可通过以下方式来检测缺陷字线：如图7A所示执行擦除操作(S311)并检测擦除操作中的缺陷字线(S313)，然后如图7C所示执行编程操作(S331)，检测编程操作中的缺陷字线(S333)，执行数据读取操作(S335)，检测数据读取操作中的缺陷字线(S337)，并且执行擦除操作(S339)。
如上所述，在用于根据本公开的实施方式的半导体存储装置的操作方法中，对首次访问的存储块执行字线测试，并且存储对应存储块的字线缺陷信息。当在对应存储块中的字线中发生缺陷时，不是确定整个对应存储块为缺陷存储块，而是确定仅不使用缺陷字线。因此，在字线测试之后，能够进一步增加存储单元阵列的存储容量。
图8是例示图1的块缺陷信息存储单元160的另一实施方式的框图。
参照图8，块缺陷信息存储单元160可包括块访问信息存储单元161、组信息存储单元164和组缺陷信息存储单元166。块访问信息存储单元161对存储单元阵列110中的存储块BLK1至BLKz中的每一个的访问记录进行存储。组信息存储单元164存储用于将存储块中的字线分组成多个字线组的信息。组缺陷信息存储单元166存储针对存储块BLK1至BLKz中的每一个的字线组的测试结果。
图9是例示包括在存储块中的存储单元和字线的结构的图。
与图3类似，存储块包括m个存储单元串。存储单元串联接在位线BL1至BLm与公共源极线CSL之间。漏极选择晶体管和源极选择晶体管可联接至每个存储单元串的最外部的位线BL1至BLm和公共源极线CSL中的对应一个。漏极选择线DSL联接至漏极选择晶体管的栅极，源极选择线SSL联接至源极选择晶体管的栅极。多个存储单元可联接在漏极选择晶体管与源极选择晶体管之间。对应的字线WL1、...、WLn分别联接至存储单元的栅极。
此外，在图9中，可将存储块中的字线WL1、...、WLn分组成两个字线组210和220。也就是说，第一字线WL1至第i字线WLi被包括在第一字线组210中，第(i+1)字线WLi+1至第n字线WLn被包括在第二字线组220中。此外，关于每个字线组和包括在其中的字线的信息可以被存储在组信息存储单元164中。在图9中例示了存储块中的字线被分组成两个字线组210和220的示例性实施方式。然而，在一些实施方式中，可改变字线组的数目。
在下文中，将参照图8和图9描述根据本公开的实施方式的半导体存储装置的操作。
如果控制逻辑140接收到用于存储单元阵列110的操作命令，则控制逻辑140搜索关于对应存储块的访问记录。为此，可参考存储在块访问信息存储单元161中的存储块的访问记录。当对应存储块已经被访问时，控制逻辑140不对对应存储块执行字线测试，而是对对应存储块执行接收到的操作命令。当对应存储块尚未被访问时，控制逻辑140对对应存储块执行字线组测试。在这种情况下，控制逻辑140可控制读/写电路130和块缺陷信息存储单元160对第一字线组210和第二字线组220执行字线组测试并且将测试结果存储在组缺陷信息存储单元166中。在一个实施方式中，可通过对包括在对应字线组中的字线的字线测试来执行字线组测试。可通过对存储单元的编程和验证操作来执行字线测试。在另一实施方式中，可通过对存储单元的编程和读取操作来执行字线测试。在一个实施方式中，可在对存储单元的读取操作之后通过ECC测试来执行字线测试。
在完成对应存储块的字线组的字线组测试之后，可对对应存储块执行接收到的操作命令。此外，对应存储块已经被访问，因此对关于对应存储块的存储在块访问信息存储单元161中的访问记录进行更新。
例如，作为测试结果，当确定在第一字线组210中发生缺陷时，将关于第一字线组210的字线组缺陷信息存储在组缺陷信息存储单元166中。此后，当对相同存储块执行后续操作时，不使用包括在第一字线组210中的第一字线WL1至第i字线WLi。
因此，在根据本公开的实施方式的半导体存储装置中，当每个存储块被首次访问时，对对应存储块执行字线组测试。此后，当再次访问相同存储块时，能够立即执行所请求的操作而不执行字线组测试。因此，能够在半导体存储装置的操作期间执行半导体存储装置的缺陷测试，而不需要任何单独的测试设备。
将参照图10至图12详细地描述用于根据本公开的实施方式的半导体存储装置的操作方法。
图10是例示图5的操作方法的另一实施方式的流程图。在图10中例示了当接收到用于存储单元阵列中的特定存储块的编程操作命令时的操作方法。
在步骤S410中，通过编程操作命令请求对存储块的编程操作。在步骤S430中，参考关于对应存储块的访问记录。此时，参考存储在块缺陷信息存储单元160内的块访问信息存储单元161中的访问记录。
在步骤S450中，基于所参考的访问记录来确定对应存储块是否是被首次访问。当对应存储块已经被访问(步骤S450中的“否”)时，已经对对应存储块执行了字线测试。因此，在步骤S470中不执行附加的字线测试，而是执行与接收到的请求对应的编程操作。
当对应存储块被首次访问(步骤S450中的“是”)时，通过步骤S460、S480和S490执行对对应存储块的字线组测试。
也就是说，在步骤S460中，对包括在对应存储块中的字线组(例如，图9所示的第一字线组210和第二字线组220)执行字线组测试。
在步骤S480中，存储被生成为字线组测试的结果的字线组缺陷信息。例如，当在图9所示的字线组当中的第一字线组210中发生缺陷时，通知在对应字线组中发生了缺陷的字线组缺陷信息可以被存储在图8所示的组缺陷信息存储单元166中。当对相同的存储块执行后续操作时，可基于字线组缺陷信息执行对对应存储块的操作。也就是说，在后续操作中，可不使用包括在第一字线组210中的第一字线WL1至第i字线WLi。
在执行字线组测试之后，可在步骤S490中更新关于对应存储块的访问记录。在关于对应存储块的访问记录被更新之后，在步骤S470中执行与接收到的请求对应的编程操作。
图11是例示如图10所示的用于执行字线组测试的步骤S460的示例性实施方式的流程图。
参照图11，首先，在步骤S510中对存储块中的所有字线进行分组。在步骤S510中，可确定存储块中的字线将被分组成的字线组的数目。可基于存储在图8所示的组信息存储单元164中的信息来确定字线组的数目。另外，在步骤S510中，可确定包括在每个字线组中的字线。可基于存储在图8所示的组信息存储单元164中的信息来确定包括在每个字线组中的字线。例如，如图9所示，存储块中的字线可被分组成两个字线组210和220，第一字线WL1至第i字线WLi可被包括在第一字线组210中，第(i+1)字线WLi+1至第n字线WLn可被包括在第二字线组220中。
在步骤S530中，可确定每个字线组是否包括至少一个缺陷字线。在步骤S550中，确定是否已经完成对存储块中的所有字线组的测试。当未完成对所有字线组的测试(步骤S550中的“否”)时，重复步骤S510和S530，直到执行了对存储块中的所有字线组的测试为止。
图12是例示图11所示的确定字线组中是否包括缺陷字线的步骤S530的示例性实施方式的流程图。在下文中，将参照图9和图12描述确定字线组中是否包括缺陷字线的步骤。
在步骤S610中，对存储块中的字线组执行字线测试。例如，可对第一字线组210执行字线测试。例如，可对第一字线WL1执行字线测试。
此后，在步骤S630中确定对应字线是否是缺陷字线。例如，可确定第一字线WL1是否是缺陷字线。当第一字线WL1是缺陷字线(步骤S630中的“是”)时，在步骤S650中将第一字线组210确定为缺陷组。
当第一字线WL1不是缺陷字线(步骤S630中的“否”)时，在步骤S670中确定是否已经完成对第一字线组210中的所有字线的字线测试。由于没有完成对第一字线组210中的所有字线的字线测试(步骤S670中的“否”)，因此操作方法可进行到步骤S610。在这种情况下，可对第二字线WL2执行字线测试。
通过重复上述处理，当第一字线WL1至第i字线WLi在完成第一字线组210中的所有字线的字线测试之后全部被确定为正常字线(步骤S670中的“是”)时，确定第一字线组210为正常字线组(S690)。
同时参照图11和图12，当在字线组中包括至少一个缺陷字线时，对应字线组被确定为缺陷字线组。由于不存储关于缺陷字线的信息，而存储关于缺陷字线组的信息，因此能够使用较小容量的半导体存储装置来存储存储块的缺陷信息。
图13是例示包括在存储块中的存储单元和字线的结构的图。图13例示了存储块中的字线被分组的情况的另一实施方式。
在图9中例示了将存储块中的字线分组成两个字线组的实施方式。然而，在图13中例示了将存储块中的字线分组成三个或更多个字线组310、320、...、380的实施方式。也就是说，在用于根据本公开的实施方式的半导体存储装置的操作方法中，如果需要，可选择各种数目的字线组。此外，包括在字线组中的字线的数目可彼此相等或不同。
因此，可根据字线组的数目来改变由于缺陷而被确定为不使用的字线的数目。
例如，当使用相对少数目的字线组时，在一个字线组中包括相对大量的字线。因此，当一个字线组被确定为缺陷字线组时，不使用大量的正常字线，使得存储块中可用的存储单元的数目减少。因此，进一步减少了存储关于缺陷字线组的信息所需要的容量，但是需要较小的容量来实现组缺陷信息存储单元166。
相反，当使用相对大量的字线组时，一个字线组中包括相对少量的字线。因此，当一个字线组被确定为缺陷字线组时，不使用较少数目的正常字线，使得存储块中可用的存储单元的数目增加。因此，进一步增加了存储关于缺陷字线组的信息所需要的容量，但是需要较大的容量来实现组缺陷信息存储单元166。
因此，如果需要，可通过各种组合来确定存储块中的字线组的数目和包括在每个字线组中的字线的数目。
在上文中，已经描述了半导体存储装置的以下配置：当接收到命令时，基于与该命令对应的存储块的访问记录来执行测试。此外，半导体存储装置的外部的控制器可基于存储块的访问记录来确定执行测试。在下文中，将描述由控制器确定的半导体存储装置的测试。
图14是例示根据本公开的实施方式的控制器430以及与其联接的主机410和半导体存储装置450的框图。
参照图14，控制器430联接至主机410和半导体存储装置450。控制器430被配置为响应于来自主机410的请求来访问半导体存储装置450。例如，控制器430被配置为控制半导体存储装置450的读取、编程、擦除和后台操作。
主机410可包括应用411和文件系统413。当需要将数据写入半导体存储装置450、从半导体存储装置450读取数据或者擦除半导体存储装置450的部分区域时，应用411将对应的请求发送到文件系统413。文件系统413基于接收到的请求将命令和与该命令对应的逻辑地址发送到控制器430。从主机410输出的命令可被称为“主机命令”。
控制器430被配置为提供半导体存储装置450与主机410之间的接口。控制器430被配置为驱动用于控制半导体存储装置450的固件。更具体地，控制器430可通过从主机410接收主机命令和逻辑地址来控制半导体存储装置450执行对应操作。
控制器430通过通道与半导体存储装置450进行通信。控制器430被配置为向半导体存储装置450提供命令和物理地址。发送到半导体存储装置450的命令可被称为“存储命令”。物理地址是从逻辑地址转换的。根据存储命令和物理地址，半导体存储装置可执行读取、编程和擦除操作。基于物理地址，半导体存储装置450可在与物理地址对应的区域中对数据进行编程，从与物理地址对应的区域读取数据，或者在与物理地址对应的区域中擦除数据。
控制器430包括地址管理单元431、随机存取存储器(RAM)433和测试确定单元435。RAM 433包括存储从主机410接收的逻辑地址与提供给半导体存储装置450的物理地址之间的映射关系的映射表。RAM 433可由地址管理单元431控制。RAM 433可包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。作为实施方式，RAM 433可用作地址管理单元431的操作存储器。作为实施方式，RAM 433可用作半导体存储装置450与主机410之间的缓冲存储器。例如，在读取操作中，从半导体存储装置450读取的数据可被任意地存储在RAM 433中，并且输出到主机410。在程序操作中，从主机410接收到的写入数据可被任意地存储在RAM433中，并且被提供给半导体存储装置450。
地址管理单元431参照映射表将从主机410接收的逻辑地址转换成物理地址。另外，地址管理单元431管理RAM 433的映射表，以管理半导体存储装置450中的存储单元阵列的坏区。例如，地址管理单元431不将与坏区对应的物理地址映射到逻辑地址，而是可以将与替代坏区的另一区域对应的物理地址映射到对应的逻辑地址。在本公开的实施方式中，地址管理单元431可被称为“闪存转换层”。
作为实施例，当半导体存储装置450中的测试操作失败时，地址管理单元431可检测到被选字线是缺陷字线。在读取操作中，地址管理单元431可以通过可附加地包括在控制器430中的错误校正块(参见图19的1150)来检测被选字线是缺陷字线。
地址管理单元431可将包括对应字线的区域处理为坏区，并且更新存储在RAM 433中的映射表，使得该区域被另一存储区域替换。
测试确定单元435可从地址管理单元431接收物理地址和主机命令。测试确定单元435可基于接收到的物理地址来确定是否要测试半导体存储装置450。例如，当首次访问与接收到的物理地址对应的存储块时，测试确定单元435可确定要测试半导体存储装置450。更具体地，测试确定单元435可确定要测试被首次访问的对应存储块。
当确定要测试对应存储块时，测试确定单元435可生成测试命令，并且将该测试命令连同物理地址一起发送到半导体存储装置450。基于接收到的测试命令和物理地址来对半导体存储装置450的对应存储块进行测试。
在一个实施方式中，测试命令可以是擦除命令。在与参照图7A所述的情况类似的情况下，可对对应存储块执行擦除操作，并且可检测擦除操作中的缺陷字线。
在另一实施方式中，测试命令可包括编程命令和擦除命令。在与参照图7B所描述的情况类似的情况下，可对对应存储块执行编程操作，可检测编程操作中的缺陷字线，并且可对对应存储块执行擦除操作。
在又一实施方式中，测试命令可包括编程命令、读取命令和擦除命令。在与参照图7C所描述的情况类似的情况下，可对对应存储块执行编程操作，可检测编程操作中的缺陷字线，可对对应存储块执行数据读取操作，可检测数据读取操作中的缺陷字线，并且可对对应存储块执行擦除操作。
在测试了存储块之后，测试确定单元435可将与接收到的主机命令对应的存储命令以及物理地址发送到半导体存储装置450。半导体存储装置450基于接收到的存储命令和物理地址来执行主机410请求的操作。
当确定对应存储块将不被测试时，测试确定单元435不生成测试命令，而是可将与接收到的主机命令对应的存储命令和物理地址发送到半导体存储装置450。在这种情况下，半导体存储装置450不执行测试操作，而是可基于所接收的存储命令和物理地址立即执行主机410请求的操作。
在下文中，将参照图15详细地描述测试确定单元435的配置和操作。
图15是例示图14的测试确定单元435的示例性实施方式的框图。
参照图15，测试确定单元435可包括块访问信息存储单元470、命令控制单元471、命令队列473和测试命令生成单元475。命令队列473可临时地存储从主机410接收的主机命令。块访问信息存储单元470可存储包括在半导体存储装置450中的多个存储块的访问记录。例如，块访问信息存储单元470可存储关于包括在半导体存储装置450中的多个存储块中的每一个是否被先前访问的记录。命令控制单元471可基于与物理地址对应的存储块的访问记录来确定是否要测试半导体存储装置450。更具体地，命令控制单元471可基于与物理地址对应的存储块的访问记录来确定是否要测试对应存储块的字线。测试命令生成单元475可基于命令控制单元471的确定来生成用于对应存储块的字线测试的测试命令。
在一个实施方式中，命令控制单元471基于存储在块访问信息存储单元470中的访问记录来确定与接收到的物理地址对应的存储块是否是被首次访问。当与物理地址对应的存储块被首次访问时，命令控制单元471控制测试命令生成单元475生成用于对应存储块的字线测试的测试命令。该测试命令被发送到半导体存储装置450，以便执行测试操作。在这种情况下，主机命令被任意地存储在命令队列473中，并且在执行测试操作之后被发送到半导体存储装置450。因此，半导体存储装置450在执行测试操作之后执行主机410的操作请求。
当与物理地址对应的存储块已经被访问时，已经执行了字线测试。因此，不执行半导体存储装置450的测试操作。为此，控制测试命令生成单元475不生成测试命令。此外，任意地存储在命令队列473中的主机命令立即被发送到半导体存储装置450。因此，半导体存储装置450执行主机410请求的操作，而不执行测试操作。
图16是例示用于根据本公开的实施方式的控制器的操作方法的流程图。
参照图16，控制半导体存储装置的控制器在步骤S710中从主机接收用于半导体存储装置的主机命令和与其对应的逻辑地址，在步骤S730中将逻辑地址转换为物理地址，在步骤S750中将主机命令存储在命令队列中，在步骤S770中确定是否要对与物理地址对应的存储块进行测试，并且在步骤S790中基于确定将存储命令输出到半导体存储装置。
在步骤S710中，主机命令和逻辑地址从主机410被发送到控制器430。如上所述，主机命令可以是按照主机410中的应用411的请求而生成的命令。
在步骤S730中，地址管理单元431可将逻辑地址转换成物理地址。转换后的物理地址被发送到测试确定单元435。在步骤S750中，可将接收到的主机命令存储在测试确定单元435内的命令队列473中。在图16中，例示了在执行步骤S730之后执行步骤S750，但是本公开不限于此。例如，在一些实施方式中，可在执行步骤S750之后执行步骤S730，或者可同时执行步骤S730和S750。
在步骤S770中，测试确定单元435可确定是否要对与接收到的物理地址对应的存储块进行测试。更具体地，命令控制单元471可基于存储在块访问信息存储单元470中的访问记录来确定是否要执行对应存储块中的字线的缺陷测试。
在步骤S790中，基于确定来输出存储命令。当确定要对对应存储块进行测试时，由测试命令生成单元475首先输出测试命令，然后输出存储在命令队列473中的主机命令。当确定不对对应存储块进行测试时，立即输出主机命令而不生成测试命令。在下文中，将参照图17和图18更详细地描述根据本公开的实施方式的控制器的操作方法。
图17是更详细地例示图16所示的操作方法的流程图。
参照图17，例示了图16所示的步骤当中的步骤S770和S790的具体实施方式。也就是说，图16的步骤S770包括图17的步骤S771和S773。此外，图16的步骤S790包括图17的步骤S775、S777和S779。
在步骤S771中，参考存储在块访问信息存储单元470中的与物理地址对应的存储块的访问记录。在步骤S773中，基于访问记录来确定对应存储块是否是被首次访问。
当确定与物理地址对应的存储块已经被访问(步骤S773中的“否”)时，在步骤S775中，存储在命令队列473中的主机命令作为存储命令被发送到半导体存储装置450。因此，半导体存储装置450执行主机410请求的操作，而不执行测试操作。
当确定与物理地址对应的存储块被首次访问(步骤S773中的“是”)时，在步骤S777中，从测试命令生成单元475输出用于测试存储块的测试命令。半导体存储装置450响应于测试命令而执行测试操作，并且将测试结果发送到控制器430。此后，在步骤S779中对接收到的测试结果进行处理。随后将参照图18更详细地描述处理测试结果的步骤S779。在处理测试结果之后，在步骤S775中，存储在命令队列473中的主机命令作为存储命令被发送到半导体存储装置450。因此，半导体存储装置450在执行测试操作之后执行主机410请求的操作。
图18是更详细地例示图17所示的处理测试结果的步骤S779的流程图。
参照图18，处理测试结果的步骤S779包括接收与测试命令对应的操作是否成功的步骤S810、基于该操作是否成功生成字线缺陷信息的步骤S830以及更新关于对应存储块的访问记录的步骤S850。
在步骤S810中，从半导体存储装置450向控制器430发送与测试命令对应的操作是否成功。作为示例，当测试命令是擦除命令时，发送是否已经按照对应的擦除命令令人满意地完成了擦除操作。作为另一示例，当测试命令是编程命令时，发送是否已经按照对应的编程命令令人满意地完成了编程操作。作为又一示例，当测试命令包括编程命令和数据读取命令时，确定是否已经按照对应的命令令人满意地完成了编程操作和数据读取操作。
在步骤S830中，基于操作是否成功来生成字线缺陷信息。当与测试命令对应的操作令人满意地完成时，生成对应字线是令人满意的信息。当与测试命令对应的操作没有令人满意地完成时，生成对应字线是有缺陷的信息。可基于字线缺陷信息来更新RAM 433的映射表。例如，地址管理单元431不将与被确定为缺陷字线的字线对应的物理地址映射到逻辑地址，而是可将指示另一区域的物理地址映射到对应的逻辑地址。
在步骤S850中，更新关于对应存储块的访问记录。由于对应存储块成为已经被访问的存储块，所以更新存储在块访问信息存储单元470中的访问记录。
图19是例示包括图1的半导体存储装置100的存储系统1000的框图。
参照图19，存储系统1000包括半导体存储装置100和控制器1100。半导体存储装置100可以是参照图1描述的半导体存储装置。在下文中，将省略重复描述。
控制器1100联接到主机Host和半导体存储装置100。控制器1100被配置为响应于来自主机Host的请求而访问半导体存储装置100。例如，控制器1100被配置为控制半导体存储装置100的读取、写入、擦除和后台操作。控制器1100被配置为提供半导体存储装置100与主机Host之间的接口。控制器1100被配置为驱动用于控制半导体存储装置100的固件。
控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储接口1140和错误校正块1150。RAM 1110用作以下存储器中的至少一个：处理单元1120的操作存储器、半导体存储装置100与主机Host之间的高速缓冲存储器以及半导体存储装置100与主机Host之间的缓冲存储器。处理单元1120控制控制器1100的整体操作。另外，控制器1100可在写入操作中任意地存储从主机Host提供的程序数据。
主机接口1130包括用于在主机Host与控制器1100之间交换数据的协议。作为示例性实施方式，控制器1100被配置为通过诸如以下各种接口协议中的至少一种与主机Host进行通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成式驱动电子(IDE)协议和专用协议。
存储接口1140与半导体存储装置100连接。例如，存储接口1140可包括NAND接口或NOR接口。
错误校正块1150被配置为通过使用误差校正码(ECC)来检测并校正从半导体存储装置100接收的数据的错误。处理单元1120可基于错误校正块1150的错误检测结果来控制半导体存储装置100调整读取电压，并执行重新读取。作为示例性实施方式，错误校正块1150可被设置为控制器1100的组件。
控制器1100和半导体存储装置100可被集成到一个半导体装置中。作为示例性实施方式，控制器1100和半导体存储装置100可被集成到一个半导体装置中，以构成存储卡。例如，控制器1100和半导体存储装置100可被集成到一个半导体装置中，以构成诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)这样的存储卡。
控制器1100和半导体存储装置100可被集成到一个半导体装置中以构成半导体驱动固态硬盘(SSD)。半导体驱动SSD包括被配置为将数据存储在半导体存储器中的存储装置。如果存储系统1000被用作半导体驱动SSD，则可显著地提高联接至存储系统1000的主机Host的操作速度。
作为另一示例，存储系统1000可被设置为诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器这样的电子装置的各种组件中的一种、能够在无线环境中发送/接收信息的装置、构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、RFID装置或者构成计算系统的各种组件中的一种。
作为示例性实施方式，半导体存储装置100或存储系统1000可按照各种形式封装。例如，半导体存储装置100或存储系统1000可按照以下方式封装：诸如堆叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle封装裸片、晶圆形式裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄小外形封装(TSOP)、薄四方扁平封装(TQFP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆栈封装(WSP)。
此外，控制器1100可以是参照图14描述的控制器430。在这种情况下，可由控制器430确定是否要对半导体存储装置100执行测试。
图20是例示图19的存储系统的应用示例的框图。
参照图20，存储系统2000包括半导体存储装置2100和控制器2200。半导体存储装置2100包括多个半导体存储芯片。多个半导体存储芯片被分组成多个组。
在图20中，例示了多个组通过第一通道CH1至第k通道CHk与控制器2200进行通信。每个半导体存储芯片可与参照图1描述的半导体存储装置100相同地配置和操作。
每个组被配置为通过一个公共通道与控制器2200进行通信。控制器2200被与参照图19描述的控制器1100类似地配置。控制器2200被配置为通过多个通道CH1至CHk来控制半导体存储装置2100的多个存储芯片。
图21是例示包括参照图20描述的存储系统2000的计算系统3000的框图。
参照图21，计算系统3000包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储系统2000。
存储系统2000通过系统总线3500电联接至中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据被存储在存储系统2000中。
在图21中，例示了半导体存储装置2100通过控制器2200联接至系统总线3500。然而，半导体存储装置2100可直接联接至系统总线3500。在这种情况下，控制器2200的功能可由中央处理单元3100和RAM 3200执行。
在图21中，例示了设置有参照图20描述的存储系统2000。然而，存储系统2000可由参照图19描述的存储系统1000代替。作为示例性实施方式，计算系统3000可被配置为包括参照图19和图20描述的存储系统1000和2000。
根据本公开，能够提供能够更高效地利用存储单元阵列的半导体存储装置以及用于该半导体存储装置的操作方法。
根据本公开，能够提供能够更高效地利用半导体存储装置中的存储单元阵列的控制器以及用于该控制器的操作方法。
本文已经公开了示例性实施方式，尽管采用了特定术语，但是这些术语被使用并且被解释为通用和描述性意义而不是为了限制的目的。在一些情况下，如本领域普通技术人员所显而易见的，在提交申请时，除非另有具体说明，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与其它实施方式相关地描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解，可在不脱离如所附的权利要求中阐述的本公开的精神和范围的情况下进行形式和细节上的各种改变。
相关申请的交叉引用
本申请要求于2016年11月8日提交的韩国专利申请No.10-2016-0148164和于2017年4月11日提交的韩国专利申请No.10-2017-0046895的优先权，所述韩国专利申请的全部内容通过引用并入本文。

Claims (26)

1.一种半导体存储装置，该半导体存储装置包括：
存储单元阵列，所述存储单元阵列包括多个存储块；
读/写电路，所述读/写电路被配置为将数据写入所述存储单元阵列或者从所述存储单元阵列读取数据；
控制逻辑，所述控制逻辑被配置为控制所述读/写电路对所述存储单元阵列执行读/写操作；以及
块缺陷信息存储单元，所述块缺陷信息存储单元被配置为存储所述多个存储块的访问记录和关于在所述多个存储块中是否发生缺陷的信息，
其中，当请求对所述多个存储块当中的任意一个存储块执行操作时，所述控制逻辑基于所述访问记录确定是否对所述存储块执行字线测试，并且基于确定对所述存储块执行所请求的操作。
2.根据权利要求1所述的半导体存储装置，其中，所述块缺陷信息存储单元包括：
块访问信息存储单元，所述块访问信息存储单元被配置为存储所述多个存储块的访问记录；以及
字线缺陷信息存储单元，所述字线缺陷信息存储单元被配置为基于所述字线测试的结果来存储字线缺陷信息。
3.根据权利要求2所述的半导体存储装置，其中，当所述存储块被首次访问时，所述控制逻辑控制所述读/写电路对所述存储块中的至少一条字线执行所述字线测试，将所述存储块的所述字线测试的结果作为所述字线缺陷信息存储在所述字线缺陷信息存储单元中，更新关于所述存储块的访问记录，并且对所述存储块执行所请求的操作。
4.根据权利要求2所述的半导体存储装置，其中，当所述存储块已经被访问时，所述控制逻辑控制所述读/写电路对所述存储块执行所请求的操作，而不执行所述字线测试。
5.根据权利要求1所述的半导体存储装置，其中，所述块缺陷信息存储单元包括：
块访问信息存储单元，所述块访问信息存储单元被配置为存储所述多个存储块的访问记录；
组信息存储单元，所述组信息存储单元被配置为存储用于将所述多个存储块中的字线分组成多个字线组的组信息；以及
组缺陷信息存储单元，所述组缺陷信息存储单元被配置为基于关于所述多个存储块中的每一个的字线组的字线测试的结果来存储组缺陷信息。
6.根据权利要求5所述的半导体存储装置，其中，当所述存储块被首次访问时，所述控制逻辑控制所述读/写电路对所述存储块的每个字线组中的至少一条字线执行所述字线测试，将针对所述存储块的每个字线组的所述字线测试的结果作为所述组缺陷信息存储在所述组缺陷信息存储单元中，更新关于所述存储块的访问记录，并且对所述存储块执行所请求的操作。
7.根据权利要求6所述的半导体存储装置，其中，当所述存储块的每个字线组中包括至少一个缺陷字线时，所述控制逻辑将对应字线组确定为缺陷字线组，并且
其中，当所述对应字线组中包括的所有字线都是正常字线时，所述控制逻辑将所述对应字线组确定为正常字线组。
8.根据权利要求5所述的半导体存储装置，其中，所述多个字线组包括具有相同数目的字线。
9.一种用于包括多个存储块的半导体存储装置的操作方法，该操作方法包括以下步骤：
接收用于所述多个存储块当中的任意一个存储块的命令；
确定是否对所述存储块执行缺陷测试；
基于确定来执行所述缺陷测试；以及
对所述存储块执行与接收到的命令对应的操作。
10.根据权利要求9所述的操作方法，其中，基于所述存储块是否是被首次访问来确定是否执行所述缺陷测试，
其中，所述命令包括编程命令、读取命令和擦除命令中的任意一个，并且与接收到的命令对应的所述操作包括编程操作、读取操作和擦除操作中的任意一个。
11.根据权利要求10所述的操作方法，其中，基于针对所述存储块的访问记录来确定所述存储块是否是被首次访问。
12.根据权利要求11所述的操作方法，其中，基于确定来执行所述缺陷测试的步骤包括以下步骤：
当所述存储块被首次访问时，对包括在所述存储块中的多条字线中的至少一条执行字线测试；
存储所述存储块的字线缺陷信息；以及
更新针对所述存储块的访问记录。
13.根据权利要求12所述的操作方法，其中，对包括在所述存储块中的所述多条字线中的至少一条执行所述字线测试的步骤包括以下步骤：
对所述存储块中的所有存储单元执行擦除操作；以及
检测所述存储块中的在所述擦除操作中的缺陷字线。
14.根据权利要求12所述的操作方法，其中，对包括在所述存储块中的所述多条字线中的至少一条执行所述字线测试的步骤包括以下步骤：
对所述存储块中的所有存储单元执行编程操作；以及
检测所述存储块中的在所述编程操作中的缺陷字线。
15.根据权利要求14所述的操作方法，其中，对包括在所述存储块中的所述多条字线中的至少一条执行所述字线测试的步骤还包括以下步骤：
对所述存储块中的所有存储单元执行数据读取操作；以及
检测所述存储块中的在所述数据读取操作中的缺陷字线。
16.根据权利要求14所述的操作方法，其中，对包括在所述存储块中的所述多条字线中的至少一条执行所述字线测试的步骤还包括以下步骤：
在检测所述缺陷字线之后，对所述存储块执行擦除操作。
17.根据权利要求11所述的操作方法，其中，基于确定来执行所述缺陷测试的步骤包括以下步骤：
当所述存储块被首次访问时，对包括在所述存储块中的多个字线组中的至少一个执行字线组测试；
存储所述存储块的字线组缺陷信息；以及
更新关于所述存储块的访问记录。
18.根据权利要求17所述的操作方法，其中，对包括在所述存储块中的所述多个字线组中的至少一个执行所述字线组测试的步骤包括以下步骤：
将所述存储块中的所有字线分组成所述多个字线组；以及
对所述多个字线组中的每一个进行测试，以确定对应字线组是否包括至少一条缺陷字线。
19.根据权利要求18所述的操作方法，其中，在所述多个字线组中的每一个的测试中，对所述对应字线组中的所有字线执行字线测试，
其中，当至少一条字线被确定为缺陷字线时，所述对应字线组被确定为缺陷字线组，并且
其中，当所述所有字线都被确定为正常字线时，所述对应字线组被确定为正常字线组。
20.一种控制器，该控制器控制包括被配置有多个存储块的存储单元阵列的半导体存储装置，并且从主机接收主机命令和与所述主机命令对应的逻辑地址，该控制器包括：
随机存取存储器RAM，所述RAM被配置为包括映射表；
地址管理单元，所述地址管理单元被配置为参照所述映射表将所述逻辑地址转换为物理地址；以及
测试确定单元，所述测试确定单元被配置为基于所述物理地址来确定是否要对所述半导体存储装置进行测试。
21.根据权利要求20所述的控制器，其中，当确定要对所述半导体存储装置进行测试时，所述测试确定单元生成测试命令并且将所述测试命令发送到所述半导体存储装置，并且在生成所述测试命令之后将所述主机命令发送到所述半导体存储装置。
22.根据权利要求20所述的控制器，其中，所述测试确定单元包括：
命令队列，所述命令队列被配置为存储所述主机命令；
块访问信息存储单元，所述块访问信息存储单元被配置为存储包括在所述半导体存储装置中的所述多个存储块的访问记录；
命令控制单元，所述命令控制单元被配置为基于与所述物理地址对应的存储块的访问记录来确定是否要对所述半导体存储装置进行测试；以及
测试命令生成单元，所述测试命令生成单元被配置为基于所述命令控制单元的确定来生成用于对所述半导体存储装置进行测试的测试命令。
23.根据权利要求22所述的控制器，其中，当与所述物理地址对应的所述存储块被首次访问时，所述命令控制单元控制所述测试命令生成单元生成所述测试命令并且将所述测试命令发送到所述半导体存储装置。
24.根据权利要求23所述的控制器，其中，在发送所述测试命令之后，所述命令控制单元控制所述命令队列将所存储的主机命令发送到所述半导体存储装置。
25.根据权利要求22所述的控制器，其中，当与所述物理地址对应的所述存储块已经被访问时，所述命令控制单元控制所述命令队列在无需由所述测试命令生成单元生成所述测试命令的情况下将所存储的主机命令发送到所述半导体存储装置。
26.根据权利要求20所述的控制器，其中，所述RAM被用作操作存储器，并且任意地存储从所述主机接收的写入数据或者从所述半导体存储装置接收的读取数据。
CN201710846920.9A 2016-11-08 2017-09-19 半导体存储装置、控制器及其操作方法 Withdrawn CN108062965A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0148164 2016-11-08
KR20160148164 2016-11-08
KR10-2017-0046895 2017-04-11
KR1020170046895A KR20180051341A (ko) 2016-11-08 2017-04-11 반도체 메모리 장치, 컨트롤러 및 그들의 동작 방법

Publications (1)

Publication Number Publication Date
CN108062965A true CN108062965A (zh) 2018-05-22

Family

ID=62063956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710846920.9A Withdrawn CN108062965A (zh) 2016-11-08 2017-09-19 半导体存储装置、控制器及其操作方法

Country Status (2)

Country Link
US (1) US20180129559A1 (zh)
CN (1) CN108062965A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113470714A (zh) * 2020-03-30 2021-10-01 爱思开海力士有限公司 半导体存储器设备和操作半导体存储器设备的方法
WO2024016426A1 (zh) * 2022-07-22 2024-01-25 长鑫存储技术有限公司 存储芯片的测试方法、装置、设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469174B1 (ko) * 2018-01-11 2022-11-23 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112682B2 (en) * 2009-04-23 2012-02-07 Sandisk Il Ltd Method and device for bad-block testing
US8447919B1 (en) * 2009-08-20 2013-05-21 Sk Hynix Memory Solutions Inc. Measure of health for writing to locations in flash
US8819328B2 (en) * 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
KR102170975B1 (ko) * 2013-10-31 2020-10-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 불량 워드라인 탐지 방법
US9449694B2 (en) * 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
US10008276B2 (en) * 2016-04-27 2018-06-26 Sandisk Technologies Llc High accuracy leakage detection through low voltage biasing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113470714A (zh) * 2020-03-30 2021-10-01 爱思开海力士有限公司 半导体存储器设备和操作半导体存储器设备的方法
CN113470714B (zh) * 2020-03-30 2024-01-30 爱思开海力士有限公司 半导体存储器设备和操作半导体存储器设备的方法
WO2024016426A1 (zh) * 2022-07-22 2024-01-25 长鑫存储技术有限公司 存储芯片的测试方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US20180129559A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
CN102592668B (zh) 非易失性存储设备和系统及编程非易失性存储设备的方法
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
CN103137197B (zh) 半导体存储器件及其读取方法和数据储存器件
CN110111832B (zh) 半导体存储器装置及其操作方法
CN107393592A (zh) 半导体存储器件及其操作方法
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
KR102375751B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN108877864A (zh) 半导体存储装置及其操作方法
CN109815160A (zh) 最后写入页搜索
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
EP3992970A1 (en) Non-volatile memory device, controller for controlling the same, storage device including the same, and reading method thereof
CN109493895A (zh) 半导体存储器装置及其操作方法
CN108062965A (zh) 半导体存储装置、控制器及其操作方法
CN105280213A (zh) 半导体存储器件及其操作方法
KR20190123990A (ko) 메모리 컨트롤러 및 그 동작 방법
CN109979513A (zh) 半导体存储器装置及其操作方法
CN115938445A (zh) 半导体存储器设备和操作该半导体存储器设备的方法
CN110175133A (zh) 存储装置及其操作方法
EP3663926A1 (en) Open channel solid state drive, nonvolatile memory system including the same and method of power loss protection of open channel solid state drive
CN108461099A (zh) 半导体存储装置
CN110879759A (zh) 控制器及其操作方法
CN113470714B (zh) 半导体存储器设备和操作半导体存储器设备的方法
CN110534148A (zh) 半导体存储器装置及操作该半导体存储器装置的方法
KR20190111608A (ko) 반도체 메모리 장치 및 그 동작 방법
CN110196820A (zh) 半导体存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180522