CN115938445A - 半导体存储器设备和操作该半导体存储器设备的方法 - Google Patents

Abstract

本公开涉及半导体存储器设备和操作该半导体存储器设备的方法。一种半导体存储器设备包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个存储器单元。外围电路对多个存储器单元之中的被选择的存储器单元执行编程操作。控制逻辑控制外围电路的编程操作。编程操作包括多个编程循环。控制逻辑被配置成控制外围电路，以在多个编程循环中的每个编程循环中，将编程电压施加到与被选择的存储器单元连接的选择字线，将基于至少一个验证电压而确定的第一欠驱动电压施加到选择字线，并且将至少一个验证电压施加到选择字线。第一欠驱动电压处于比至少一个验证电压低的电压电平。

Description

半导体存储器设备和操作该半导体存储器设备的方法

相关申请的交叉引用

本申请要求于2021年8月13日在韩国知识产权局提交的韩国专利申请号10-2021-0107605的优先权，该申请的整体公开内容通过引用并入本文。

技术领域

本公开涉及电子设备，并且更具体地，涉及半导体存储器设备和操作该半导体存储器设备的方法。

背景技术

半导体存储器设备可以形成在二维结构(其中串被水平布置在半导体衬底上)或三维结构(其中串被垂直堆叠在半导体衬底上)中。三维存储器设备是被设计为解决二维存储器设备的集成程度限制的存储器设备，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。

发明内容

根据本公开的一个实施例，一种半导体存储器设备包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个存储器单元。外围电路对多个存储器单元之中的被选择的存储器单元执行编程操作。控制逻辑控制外围电路的编程操作。编程操作包括多个编程循环。控制逻辑被配置成控制外围电路，以在多个编程循环中的每个编程循环中，将编程电压施加到与被选择的存储器单元连接的选择字线，将基于至少一个验证电压而确定的第一欠驱动电压施加到选择字线，并且将至少一个验证电压施加到选择字线。第一欠驱动电压处于比至少一个验证电压低的电压电平。

根据本公开的另一实施例，通过一种操作半导体存储器设备的方法，对包括在存储器单元阵列中的多个存储器单元之中的被选择的存储器单元进行编程。该方法包括多个编程循环。多个编程循环中的每个编程循环包括：确定要在当前编程循环中使用的操作电压；通过使用所确定的操作电压将编程电压施加到被选择的存储器单元；以及对被选择的存储器单元执行验证操作。操作电压包括至少一个验证电压和第一欠驱动电压，该第一欠驱动电压处于比验证电压低的电压电平。在确定要在当前编程循环中使用的操作电压中，基于验证电压来确定第一欠驱动电压。

附图说明

图1是图示根据本公开的一个实施例的半导体存储器设备的框图。

图2是图示图1的存储器单元阵列的一个实施例的框图。

图3A、图3B和图3C是图示图1的存储器单元阵列的不同实施例的图。

图4是图示包括在图1的半导体存储器设备中的存储器单元的阈值电压分布的一个示例的图。

图5A是图示在编程操作中包括的多个编程循环之中的一个编程循环中施加到被选择的字线的电压的图。图5B是图示当根据图5A的示例将电压施加到被选择的字线时实际字线上出现的电压的图。

图6A是图示在编程操作中包括的多个编程循环之中的一个编程循环中施加到被选择的字线的电压的另一图。图6B是图示当根据图6A的示例将电压施加到被选择的字线时实际字线上出现的电压的图。

图7是图示使用恒定的第一欠驱动电压的编程操作的图。

图8是图示根据本公开的一个实施例的确定第一欠驱动电压的方法的图。

图9是图示根据本公开的一个实施例的操作半导体存储器设备的方法的流程图。

图10是图示图9的步骤S130的一个示例性实施例的流程图。

图11是图示图9的步骤S130的另一示例性实施例的流程图。

图12是图示图9的步骤S150的一个示例性实施例的流程图。

图13是图示图9的步骤S170的一个示例性实施例的流程图。

图14是图示在验证电压之间施加的第二欠驱动电压和第三欠驱动电压的图。

图15是图示使用具有恒定差的第二欠驱动电压的编程操作的图。

图16是图示根据本公开的一个实施例的确定第二欠驱动电压的方法的图。

图17是图示图9的步骤S130的又一示例性实施例的流程图。

图18是图示图9的步骤S170的另一示例性实施例的流程图。

图19是图示在验证电压之间施加的第一过驱动电压和第二过驱动电压的图。

图20是图示图9的步骤S130的又一示例性实施例的流程图。

图21是图示图9的步骤S170的又一示例性实施例的流程图。

图22是图示包括图1的半导体存储器设备的存储器系统的框图。

图23是图示图22的存储器系统的一个应用示例的框图。

图24是图示计算系统的框图，该计算系统包括参考图23所描述的存储器系统。

具体实施方式

对根据本说明书或申请中公开的概念的实施例的具体结构或功能描述进行说明，仅为了描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式实施，并且不应被解释为限于本说明书或申请中描述的实施例。

本公开的实施例提供一种能够提高编程速度的半导体存储器设备和一种操作该半导体存储器设备的方法。

本技术可以提供一种能够提高编程速度的半导体存储器设备和一种操作该半导体存储器设备的方法。

图1是图示根据本公开的一个实施例的半导体存储器设备的框图。

参考图1，半导体存储器设备100可以包括存储器单元阵列110、地址解码器120、读取和写入电路130、控制逻辑140和电压生成器150。

存储器单元阵列110可以包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过字线WL连接到地址解码器120。多个存储器块BLK1至BLKz通过位线BL1至BLm连接到读取和写入电路130。多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。作为一个实施例，该多个存储器单元是非易失性存储器单元，并且可以由具有垂直通道结构的非易失性存储器单元来配置。存储器单元阵列110可以被配置为二维结构的存储器单元阵列。根据一个实施例，存储器单元阵列110可以被配置为三维结构的存储器单元阵列。根据本公开的一个实施例，包括在存储器单元阵列110中的多个存储器块BLK1至BLKz中的每个存储器块可以包括多个子块。例如，多个存储器块BLK1至BLKz中的每个存储器块可以包括两个子块。在另一示例中，多个存储器块BLK1至BLKz中的每个存储器块可以包括四个子块。依照根据本公开的一个实施例的半导体存储器设备和操作该半导体存储器设备的方法，包括在存储器块中的子块不限于此，并且存储器块中的每个存储器块中可以包括各种数目的子块。同时，存储器单元阵列中包括的多个存储器单元中的每个存储器单元可以存储至少一位数据。在一个实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储一位数据的单级单元(SLC)。在另一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储两位数据的多级单元(MLC)。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储三位数据的三级单元。在又一实施例中，存储器单元阵列110中包括的多个存储器单元中的每个存储器单元可以是存储四位数据的四级单元。根据一个实施例，存储器单元阵列110可以包括多个存储器单元，每个存储器单元存储五位或更多位数据。

地址解码器120、读取和写入电路130以及控制逻辑140可以作为驱动存储器单元阵列110的外围电路进行操作。地址解码器120可以通过字线WL连接到存储器单元阵列110。地址解码器120可以被配置成响应于控制逻辑140的控制而操作。地址解码器120可以通过半导体存储器设备100内部的输入/输出缓冲器(未示出)接收地址。

地址解码器120可以被配置成对所接收的地址之中的块地址进行解码。地址解码器120可以根据解码的块地址来选择至少一个存储器块。此外，在读取操作期间的读取电压施加操作时，地址解码器120可以将在电压生成器150中生成的读取电压Vread施加到被选择的存储器块的被选择的字线，并且可以将通过电压Vpass施加到剩余的未被选择的字线。此外，在编程验证操作期间，地址解码器120可以将在电压生成器150中生成的验证电压施加到被选择的存储器块的被选择的字线，并且可以将通过电压Vpass施加到剩余的未被选择的字线。

地址解码器120可以被配置成对所接收的地址中的列地址进行解码。地址解码器120可以将解码的列地址传输给读取和写入电路130。

半导体存储器设备100的读取操作和编程操作可以以页为单位来被执行。在请求读取操作和编程操作时接收的地址包括块地址、行地址和列地址。地址解码器120可以根据块地址和行地址来选择一个存储器块和一个字线。列地址可以由地址解码器120解码，并且可以被提供给读取和写入电路130。

地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。

读取和写入电路130可以包括多个页缓冲器PB1至PBm。读取和写入电路130在存储器单元阵列110的读取操作期间可以作为“读取电路”进行操作，并且在存储器单元阵列110的写入操作期间可以作为“写入电路”进行操作。多个页缓冲器PB1至PBm可以通过位线BL1至BLm连接到存储器单元阵列110。在读取操作和编程验证操作期间，为了感测存储器单元的阈值电压，在向连接到存储器单元的位线连续地供应感测电流的同时，多个页缓冲器PB1至PBm可以通过感测节点来感测根据对应存储器单元的编程状态而流动的电流量的改变，并且将所感测的改变锁存为感测数据。读取和写入电路130可以响应于从控制逻辑140输出的页缓冲器控制信号而操作。

在读取操作期间，读取和写入电路130可以感测存储器单元的数据，临时存储读取的数据，并且将数据DATA输出到半导体存储器设备100的输入/输出缓冲器(未示出)。作为一个示例性实施例，除了页缓冲器(或页寄存器)之外，读取和写入电路130还可以包括列选择电路等。

控制逻辑140可以连接到地址解码器120、读取和写入电路130、以及电压生成器150。控制逻辑140可以通过半导体存储器设备100的输入/输出缓冲器(未示出)来接收命令CMD和控制信号CTRL。控制逻辑140可以被配置成响应于控制信号CTRL，来控制半导体存储器设备100的整体操作。此外，控制逻辑140可以输出控制信号，该控制信号用于调整多个页缓冲器PB1至PBm的感测节点预充电电位电平。控制逻辑140可以控制读取和写入电路130，以执行对存储器单元阵列110的读取操作。

同时，在编程操作期间，控制逻辑140可以确定施加到存储器单元阵列110的字线WL的操作电压。在一个实施例中，控制逻辑140可以基于编程电压和验证电压来确定第一欠驱动电压。第一欠驱动电压可以是在施加编程电压之后并且在施加验证电压之前施加到选择字线的电压。第一欠驱动电压可以是用于快速降低局部字线的电压电平的电压。控制逻辑140可以控制外围电路以通过使用所确定的操作电压来执行编程操作。

在另一实施例中，控制逻辑140可以基于到目前为止所执行的编程循环的数目来确定第一欠驱动电压。

同时，控制逻辑140可以基于多个验证电压来确定第二欠驱动电压和第三欠驱动电压。第二欠驱动电压和第三欠驱动电压可以是在验证电压之间施加的电压。例如，第二欠驱动电压可以是将局部字线的电压电平从第三验证电压快速降低到第二验证电压的电压。此外，第三欠驱动电压可以是将局部字线的电压电平从第二验证电压快速降低到第一验证电压的电压。

作为另一实施例，控制逻辑140可以基于多个验证电压来确定第一过驱动电压和第二过驱动电压。第一过驱动电压和第二过驱动电压可以是在验证电压之间施加的电压。例如，第一过驱动电压可以是将局部字线的电压电平从第一验证电压快速增加到第二验证电压的电压。此外，第二过驱动电压可以是将局部字线的电压电平从第二验证电压快速增加到第三验证电压的电压。

电压生成器150可以响应于从控制逻辑140输出的控制信号而生成各种操作信号。例如，在读取操作期间，电压生成器可以生成读取电压Vread。此外，在编程操作期间，电压生成器150可以生成编程电压Vpgm、编程通过电压Vpass等。

图2是图示图1的存储器单元阵列的一个实施例的框图。

参考图2，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底上的多个存储器单元。这样的多个存储器单元可以沿着+X方向、+Y方向和+Z方向布置。参考图3B和图3C对以三维结构配置的每个存储器块的结构进行更详细的描述。另一方面，在另一实施例中，存储器单元阵列110的每个存储器块可以具有二维结构。参考图3A对具有二维结构的存储器块进行更详细的描述。

图3A、图3B和图3C是图示图1的存储器单元阵列的不同实施例的图。

参考图3A，包括在存储器单元阵列110_1中的第一存储器块BLK1至第z存储器块BLKz可以共同连接到第一位线BL1至第m位线BLm。在图3A中，为了描述方便，示出了包括在多个存储器块BLK1至BLKz之中的第一存储器块BLK1中的元件，并且省略了包括在剩余存储器块BLK2至BLKz中的每个存储器块中的元件。将理解，剩余存储器块BLK2至BLKz中的每个存储器块与第一存储器块BLK1类似地被配置。

存储器块BLK1可以包括多个单元串CS1_1至CS1_m。第一单元串CS1_1至第m单元串CS1_m可以分别连接到第一位线BL1至第m位线BLm。

第一单元串CS1_1至第m单元串CS1_m中的每个单元串可以包括漏极选择晶体管DST、多个串联连接的存储器单元MC1至MCn和源极选择晶体管SST。漏极选择晶体管DST可以连接到漏极选择线DSL1。第一存储器单元MC1至第n存储器单元MCn可以分别连接到第一字线WL1至第n字线WLn。源极选择晶体管SST可以连接到源极选择线SSL1。漏极选择晶体管DST的漏极侧可以连接到对应位线。第一单元串CS1_1至第m单元串CS1_m的漏极选择晶体管可以分别连接到第一位线BL1至第m位线BLm。源极选择晶体管SST的源极侧可以连接到共用源极线CSL。作为一个实施例，共用源极线CSL可以共同连接到第一存储器块BLK1至第z存储器块BLKz。

漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1可以由地址解码器120控制。共用源极线CSL可以由控制逻辑140控制。第一位线BL1至第m位线BLm可以由读取和写入电路130控制。

根据图3A所示的内容，半导体存储器设备100的存储器单元阵列110可以被配置为具有二维结构的存储器单元阵列110_1。然而，根据一个实施例，半导体存储器设备100的存储器单元阵列110可以被配置为具有三维结构的存储器单元阵列。稍后参考图3B和图3C对具有三维结构的存储器单元阵列进行描述。

图3B是图示图1的存储器单元阵列110的另一实施例110_2的图。

参考图3B，存储器单元阵列110_2可以包括多个存储器块BLK1至BLKz。在图3B中，为了便于识别，示出了第一存储器块BLK1的内部配置，并且省略了剩余存储器块BLK2至BLKz的内部配置。将理解，第二存储器块BLK2至第z存储器块BLKz与第一存储器块BLK1类似地被配置。

参考图3B，第一存储器块BLK1可以包括多个单元串CS11至CS1m和CS21至CS2m。作为一个实施例，多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以形成为‘U’形。在第一存储器块BLK1中，可以在行方向(即，+X方向)上布置m个单元串。在图3B中，可以在列方向(即，+Y方向)上布置两个单元串。然而，这是为了描述方便，并且可以理解，可以在列方向上布置三个或更多单元串。

多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT和至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1至MCn中的每一者可以具有类似的结构。作为一个实施例，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一者可以包括通道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜。作为一个实施例，可以在每个单元串中提供用于提供通道层的柱。作为一个实施例，可以在每个单元串中提供柱，该柱用于提供通道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜中的至少一者。

每个单元串的源极选择晶体管SST可以连接在共用源极线CSL与存储器单元MC1至MCp之间。

作为一个实施例，布置在相同行中的单元串的源极选择晶体管可以连接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管可以连接到不同的源极选择线。在图3B中，第一行的单元串CS11至CS1m的源极选择晶体管可以连接到第一源极选择线SSL1。第二行的单元串CS21至CS2m的源极选择晶体管可以连接到第二源极选择线SSL2。

作为另一实施例，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同连接到一个源极选择线。

每个单元串的第一存储器单元MC1至第n存储器单元MCn可以连接在源极选择晶体管SST与漏极选择晶体管DST之间。

第一存储器单元MC1至第n存储器单元MCn可以被划分为：第一存储器单元MC1至第p存储器单元MCp、和第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp可以在与+Z方向相反的方向上依次布置，并且可以串联连接在源极选择晶体管SST与管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn可以在+Z方向上依次布置，并且可以串联连接在管道晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第p+1存储器单元MCp+1至第n存储器单元MCn可以通过管道晶体管PT彼此连接。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极可以分别连接到第一字线WL1至第n字线WLn。

每个单元串的管道晶体管PT的栅极可以连接到管道线PL。

每个单元串的漏极选择晶体管DST可以连接在对应位线与存储器单元MCp+1至MCn之间。布置在行方向上的单元串可以连接到在行方向上延伸的漏极选择线。第一行的单元串CS11至CS1m的漏极选择晶体管可以连接到第一漏极选择线DSL1。第二行的单元串CS21至CS2m的漏极选择晶体管可以连接到第二漏极选择线DSL2。

布置在列方向上的单元串可以连接到在列方向上延伸的位线。在图3B中，第一列的单元串CS11和CS21可以连接到第一位线BL1。第m列的单元串CS1m和CS2m可以连接到第m位线BLm。

布置在行方向上的单元串中的、连接到相同字线的存储器单元可以配置一个页。例如，第一行的单元串CS11至CS1m之中的、连接到第一字线WL1的存储器单元配置一个页。第二行的单元串CS21至CS2m之中的、连接到第一字线WL1的存储器单元可以配置另一页。可以通过选择漏极选择线DSL1和DSL2中的任何一个漏极选择线，来选择在一个行方向上布置的单元串。可以通过选择字线WL1至WLn中的任何一个字线，来选择被选择的单元串的一个页。

图3C是图示图1的存储器单元阵列110的又一实施例110_3的图。

参考图3C，存储器单元阵列110_3可以包括多个存储器块BLK1'至BLKz'。在图3C中，为了便于识别，示出了第一存储器块BLK1'的内部配置，并且省略了剩余存储器块BLK2'至BLKz'的内部配置。将理解，第二存储器块BLK2'至第z存储器块BLKz'与第一存储器块BLK1'类似地被配置。

第一存储器块BLK1'可以包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每个单元可以沿着+Z方向延伸。在第一存储器块BLK1'中，可以在+X方向上布置m个单元串。在图3C中，可以在+Y方向上布置两个单元串。然而，这是为了描述方便，并且将理解，可以在列方向上布置三个或更多单元串。

多个单元串CS11'至CS1m'和CS21'至CS2m'中的每个单元串可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn和至少一个漏极选择器晶体管DST。

每个单元串的源极选择晶体管SST可以连接在共用源极线CSL与存储器单元MC1至MCn之间。布置在相同行中的单元串的源极选择晶体管可以连接到相同源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管可以连接到第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管可以连接到第二源极选择线SSL2。作为另一实施例，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同连接到一个源极选择线。

每个单元串的第一存储器单元MC1至第n存储器单元MCn可以串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极可以分别连接到第一字线WL1至第n字线WLn。

每个单元串的漏极选择晶体管DST可以连接在对应位线与存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管可以连接到在行方向上延伸的漏极选择线。第一行的单元串CS11'至CS1m'的漏极选择晶体管可以连接到第一漏极选择线DSL1。第二行的单元串CS21'至CS2m'的漏极选择晶体管可以连接到第二漏极选择线DSL2。

结果，除了从每个单元串中排除了管道晶体管PT之外，图3C的存储器块BLK1'具有与图3B的存储器块BLK1的电路类似的电路。

图4是图示包括在图1的半导体存储器设备中的存储器单元的阈值电压分布的一个示例的图。具体地，图4图示其中包括在半导体存储器设备中的存储器单元中的每个存储器单元是存储两位数据的MLC的情况下的阈值电压分布。

在图4中，水平轴可以指示存储器单元的阈值电压，并且垂直轴可以指示存储器单元的数目。图4图示其中存储器单元具有擦除状态PV0、第一编程状态PV1、第二编程状态PV2和第三编程状态PV3的情况。然而，这仅是用于描述本公开的一个示例，并且存储器单元可以具有的编程状态的数目不限于具体状况，并且可以各种各样地进行配置。例如，包括在半导体存储器设备100的存储器单元阵列110中的存储器单元可以是存储一位数据的SLC。在另一示例中，包括在半导体存储器设备100的存储器单元阵列110中的存储器单元可以是存储三位数据的TLC。在又一示例中，包括在半导体存储器设备100的存储器单元阵列110中的存储器单元可以是存储四位数据的QLC。在又一示例中，包括在半导体存储器设备100的存储器单元阵列110中的存储器单元可以是能够存储5位或更多位数据的存储器单元。

由于对非易失性存储器设备不可能进行重写，所以可以在执行编程操作之前对存储器单元执行擦除操作，使得存储器单元处于擦除状态PV0。在存储器单元处于擦除状态PV0之后，可以对存储器单元执行多次编程循环，以将存储器单元编程到擦除状态PV0和第一编程状态PV1至第三编程状态PV3中的任何一个编程状态。

这里，处于第一编程状态PV1的存储器单元的阈值电压可以形成为处于比第一验证电压Vvr1高的电压电平，处于第二编程状态PV2的存储器单元的阈值电压可以形成为处于比第二验证电压Vvr2高的电压电平，并且处于第三编程状态PV3的存储器单元的阈值电压可以形成为处于比第三验证电压Vvr3高的电压电平。在一个实施例中，第一验证电压Vvr1、第二验证电压Vvr2和第三验证电压Vvr3可以处于比接地电压高的电压电平。

同时，在半导体存储器设备的读取操作期间，可以施加第一读取电压Vrd1至第三读取电压Vrd3，以读取与存储在存储器单元中的数据相对应的阈值电压状态。第一读取电压Vrd1可以具有比第一验证电压Vvr1的值低的值。第二读取电压Vrd2可以具有比第二验证电压Vvr2的值低的值。第三读取电压Vrd3可以具有比第三验证电压Vvr3的值低的值。

图5A是图示在编程操作中包括的多个编程循环之中的一个编程循环中施加到被选择的字线的电压的图。图5B是图示当根据图5A的示例将电压施加到被选择的字线时实际字线上出现的电压的图。

参考图5A，示出了在一个编程循环期间施加到被选择的字线的电压。更具体地，参考图5A，被选择的字线的电压可以增加到通过电压Vpass，并且然后增加到编程电压Vpgm。在被选择的字线的电压增加到编程电压Vpgm时，连接到被选择的字线的存储器单元之中的编程可允许单元的阈值电压可以增加。

此后，可以对被选择的存储器单元执行验证操作。为此，第三验证电压Vvr3、第二验证电压Vvr2和第一验证电压Vvr1可以依次被施加到被选择的字线。如上文所描述的，在编程电压Vpgm和验证电压被施加到被选择的字线时，可以完成一个编程循环。可以重复执行编程循环，直至被选择的存储器单元的阈值电压中的每个阈值电压增加到目标电压电平。

参考图5B，当如图5A所示将电压施加到被选择的字线时，实际字线的电压由虚线示出。如图5B所示，由于全局字线、字线开关、局部字线等的RC延迟，所以实际局部字线的电压电平可以指示为虚线。在图5B中，当编程电压Vpgm与第三验证电压Vvr3之间的电压差是大的时，被选择的字线的电压可能由于RC延迟而缓慢降低。这可能导致如下问题：其中在验证操作期间，选择字线的电压电平保持在比验证电压Vvr3、Vvr2和Vvr1高的电压电平处。因而，通过在施加验证电压之前并且在施加编程电压Vpgm之后施加欠驱动电压，可以快速降低被选择的字线的电压电平。参考图6A和图6B对欠驱动电压进行描述。

图6A是图示在编程操作中包括的多个编程循环之中的一个编程循环中施加到被选择的字线的电压的另一图。图6B是图示当根据图6A的示例将电压施加到被选择的字线时实际字线上出现的电压的图。

参考图6A，示出了在一个编程循环期间施加到被选择的字线的电压。更具体地，参考图6A，被选择的字线的电压可以增加到通过电压Vpass，并且然后增加到编程电压Vpgm。在被选择的字线的电压增加到编程电压Vpgm时，连接到被选择的字线的存储器单元之中的编程可允许单元的阈值电压可以增加。

此后，可以对被选择的存储器单元执行验证操作。为此，第三验证电压Vvr3、第二验证电压Vvr2和第一验证电压Vvr1可以依次被施加到被选择的字线。然而，在验证电压Vvr3、Vvr2和Vvr1被施加到选择字线之前，可以施加第一欠驱动电压Vud。第一欠驱动电压Vud可以处于比第三验证电压Vvr3低d伏的电压电平，该第三验证电压Vvr3是验证电压Vvr3、Vvr2和Vvr1之中首先被施加的。在欠驱动电压Vud被施加到被选择的字线之后，可以依次施加验证电压Vvr3、Vvr2和Vvr1。

参考图6B，当如图6A所示将电压施加到被选择的字线时，实际字线的电压由虚线示出。如图6B所示，由于全局字线、字线开关、局部字线等的RC延迟，所以实际局部字线的电压电平可以表现为虚线。在图6B中，由于在施加编程电压Vpgm之后并且在施加验证电压之前施加第一欠驱动电压，所以可以快速降低被选择的字线的电压电平。

比较图5B与图6B，在图5B的情况下，在编程电压Vpgm被施加到被选择的字线之后，可以施加第三验证电压Vvr3。因而，被选择的字线的电压相对缓慢地降低。在图6B的情况下，在编程电压Vpgm被施加到被选择的字线之后，可以施加处于比第三验证电压Vvr3低的电压电平的第一欠驱动电压Vud。因而，被选择的字线的电压可以相对快速地降低。

图7是图示使用恒定的第一欠驱动电压的编程操作的图。

参考图7，图示了包括在编程操作中的三个编程循环。随着编程循环被重复，编程电压可以增加。如图7所示，可以在第一编程循环中施加第一编程电压Vpgm1，可以在第二编程循环中施加第二编程电压Vpgm2，并且可以在第三编程循环中施加第三编程电压Vpgm3。第二编程电压Vpmg2可以处于比第一编程电压Vpgm1高的电压电平，并且第三编程电压Vpmg3可以处于比第二编程电压Vpgm2高的电压电平。

参考图7，在每个编程循环中，在施加验证电压Vvr3、Vvr2和Vvr1之前，施加到被选择的字线的第一欠驱动电压Vud可以具有恒定幅度。更具体地，在图7所示的实施例中，在每个编程循环中施加的第一欠驱动电压Vud可以处于比第三验证电压Vvr3低d伏的电压电平。此时，由于编程电压随着编程循环增加而增加，所以编程电压与第三验证电压Vvr3之间的差可以增加。

具体地，第一编程循环中的第一编程电压Vpgm1与第三验证电压Vvr3之间的差可以为L1伏，第二编程循环中的第二编程电压Vpgm2与第三验证电压Vvr3之间的差可以为L2伏，并且第三编程循环中的第三编程电压Vpgm3与第三验证电压Vvr3之间的差可以为L3伏。如图7所示，L2可以高于L1，并且L3可以高于L2。即，随着编程循环的数目增加，编程电压与第三验证电压之间的差增加。相反，根据图7的实施例，即使编程循环的数目增加，第一欠驱动电压Vud与第三验证电压Vvr3之间的差也可以是恒定的。在这种情况下，在第一编程循环中，被选择的字线的电压可以通过第一欠驱动电压Vud快速降低到与第三验证电压Vvr3邻近的值，但是被选择的字线的电压靠近第三验证电压Vvr3的速度可能降低。因而，当编程循环的数目被重复时，可能发生如下问题：其中在验证操作期间，被选择的字线的电压电平保持在比验证电压Vvr3、Vvr2和Vvr1高的电压电平处。

根据半导体存储器设备和操作该半导体存储器设备的方法，可以基于编程电压和第三验证电压Vvr3来确定在每个编程循环中施加的第一欠驱动电压。因而，即使重复编程循环，也可以基于自适应地确定的第一欠驱动电压Vud来将被选择的字线的电压快速降低到与第三验证电压Vvr3邻近的值。在下文中，参考图8对根据本公开的一个实施例的半导体存储器设备和操作该半导体存储器设备的方法进行描述。

图8是图示根据本公开的一个实施例的确定第一欠驱动电压的方法的图。

参考图8，与图7类似，图示了包括在编程操作中的三个编程循环。如图8所示，可以在第一编程循环中施加第一编程电压Vpgm1，可以在第二编程循环中施加第二编程电压Vpgm2，并且可以在第三编程循环中施加第三编程电压Vpgm3。

参考图8，在第一编程循环期间施加的第一欠驱动电压Vud1具有处于比第三验证电压Vvr3低d1的电压电平的电压值。此外，在第二编程循环期间施加的第一欠驱动电压Vud2具有处于比第三验证电压Vvr3低d2的电压电平的电压值。同时，在第三编程循环期间施加的第一欠驱动电压Vud3具有处于比第三验证电压Vvr3低d3的电压电平的电压值。d2可以高于d1，并且d3可以高于d2。

在一个实施例中，d1、d2和d3的值可以根据编程循环的数目来确定。即，控制逻辑140可以基于编程循环的数目来确定用于计算第一欠驱动电压Vud1、Vud2、Vud3……的d1、d2和d3的值。在这种情况下，在任意编程循环中施加的第一欠驱动电压、编程电压与第三验证电压之间的关系可以表达为以下方程1。

[方程1]

Vud(i)＝Vvr3-k1*i

(这里，i是指示编程循环的数目的自然数，k1是大于0的实数，并且Vud(i)是第i编程循环中的第一欠驱动电压。)

在另一实施例中，可以分别基于L1、L2和L3的值来确定d1、d2和d3的值。例如，在确定每个编程循环中施加的第一欠驱动电压Vud1、Vud2、Vud3……中，可以确定第一欠驱动电压Vud1、Vud2、Vud3……，使得第三验证电压Vvr3与第一欠驱动电压Vud1、Vud2、Vud3……之间的差d1、d2和d3分别与编程电压Vpgm1、Vpgm2、Vpgm3……与第三验证电压Vvr3之间的差L1、L2、L3……成比例。在这种情况下，在任意编程循环中施加的第一欠驱动电压、编程电压与第三验证电压之间的关系可以表达为以下方程2。

[方程2]

Vvr3-Vud(i)＝k2*(Vpgm(i)-Vvr3)

(这里，i是大于0的自然数，k2是大于0的实数，Vud(i)是第i编程循环中的第一欠驱动电压，并且Vpgm(i)是第i编程循环中的编程电压。)

如上文所描述的，根据图8所示的本公开的一个实施例，当编程循环的数目增加时，随着编程电压Vpgm1、Vpgm2、Vpgm3……增加，第一欠驱动电压Vud1、Vud2、Vud3……与第三验证电压Vvr3之间的差d1、d2、d3……也可以增加。因而，即使重复编程循环，被选择的字线的电压也可以基于自适应地确定的第一欠驱动电压Vud1、Vud2、Vud3……来快速降低到与第三验证电压Vvr3邻近的值。

图9是图示根据本公开的一个实施例的操作半导体存储器设备的方法的流程图。

参考图9，操作半导体存储器设备的方法可以包括：接收编程命令(S110)；确定要在编程循环中使用的操作电压(S130)；使用所确定的操作电压将编程电压施加到被选择的存储器单元(S150)；对被选择的存储器单元执行验证操作(S170)；以及确定编程操作是否完成(S190)。

在步骤S110中，半导体存储器设备100可以从控制器接收编程命令和编程数据。半导体存储器设备100可以响应于编程命令而将所接收的编程数据编程到被选择的存储器单元。

对被选择的存储器单元的编程操作可以包括多个编程循环。在图9中，步骤S130、S150和S170可以配置一个编程循环。在步骤S130中，可以确定要在当前编程循环中使用的操作电压。在步骤S130中，可以确定编程电压Vpgm、验证电压和第一欠驱动电压。在步骤S130中，可以针对每个编程循环自适应地确定第一欠驱动电压。参考图10、图11、图17和图20对步骤S130的示例性实施例进行详细描述。

在步骤S150中，通过使用所确定的操作电压，可以将编程电压施加到被选择的存储器单元。更具体地，在步骤S150中，在步骤S130中确定的编程电压可以被施加到连接到被选择的存储器单元的选择字线。参考图12对步骤S150的示例性实施例进行详细描述。

在步骤S170中，可以对被选择的存储器单元执行验证操作。为此，第一欠驱动电压可以被施加到被选择的字线，并且可以依次施加第三验证电压Vvr3、第二验证电压Vvr2和第一验证电压Vvr1。参考图13、图18和图21对步骤S170的示例性实施例进行详细描述。

当编程循环结束时，可以确定编程操作是否完成(S190)。当编程操作完成时(S190：是)，编程操作可以结束。当编程操作未完成时(S190：否)，该方法可以返回到步骤S130，并且可以执行后续编程循环。

图10是图示图9的步骤S130的示例性实施例的流程图。

参考图10，图9的步骤S130可以包括：确定编程电压(S131)，确定验证电压(S133)，以及基于编程电压与验证电压之中的首先施加的验证电压之间的差来确定第一欠驱动电压(S135)。

在步骤S131中，可以确定编程电压。在一个示例中，随着编程循环的数目增加，在步骤S131中确定的编程电压的幅度也可以增加。

在步骤S133中，可以确定验证电压。在一个示例中，即使编程循环的数目增加，验证电压Vvr1、Vvr2和Vvr3也可以具有固定幅度的电压电平。在另一示例中，针对每个编程循环，可以改变验证电压Vvr1、Vvr2和Vvr3的幅度。作为一个示例，可以改变验证电压Vvr1、Vvr2和Vvr3的幅度，以补偿在验证操作期间由共用源极线引起的噪声。

在步骤S135中，可以基于编程电压与首先施加的验证电压之间的差来确定第一欠驱动电压。参考图8，可以首先施加多个验证电压Vvr1、Vvr2和Vvr3之中的第三验证电压Vvr3。因此，在步骤S135中，可以基于编程电压Vpgm与第三验证电压Vvr3之间的差来确定第一欠驱动电压。在这种情况下，第一欠驱动电压可以通过根据上文所描述的方程2的关系来确定。

图11是图示图9的步骤S130的另一示例性实施例的流程图。

参考图11，图9的步骤S130可以包括：确定编程电压(S131)，确定验证电压(S133)，以及基于编程循环的数目来确定第一欠驱动电压(S136)。图11的步骤S131和S133可以与图10的步骤S131和S133基本相同。因而，省略重复描述。

在步骤S136中，可以基于编程循环的数目来确定第一欠驱动电压。在这种情况下，第一欠驱动电压可以通过根据上文所描述的方程1的关系来确定。

图12是图示图9的步骤S150的示例性实施例的流程图。

参考图12，图9的步骤S150可以包括：将通过电压施加到被选择的字线和未被选择的字线(S151)，以及将被选择的字线的电压增加到编程电压(S153)。

在步骤S151中，通过电压可以被施加到连接到要经受编程操作的存储器块的字线。即，通过电压可以被施加到被选择的字线和未被选择的字线两者。

在步骤S153中，被选择的字线的电压可以增加到编程电压。同时，施加到未被选择的字线的电压可以保持为通过电压。因而，可以不对连接到未被选择的字线的存储器单元进行编程。同时，可以对连接到被选择的字线的存储器单元进行编程。

图13是图示图9的步骤S170的示例性实施例的流程图。

参考图13，图9的步骤S170可以包括：将第一欠驱动电压施加到被选择的字线(S171)，以及将验证电压依次施加到被选择的字线(S173)。

在步骤S171中，通过步骤S130确定的第一欠驱动电压Vud可以被施加到被选择的字线。根据步骤S150向其施加编程电压的字线的电压电平可以通过第一欠驱动电压而快速降低。

此后，在步骤S173中，验证电压可以依次被施加到被选择的字线。参考图8，在步骤S173中，第三验证电压Vvr3、第二验证电压Vvr2和第一验证电压Vvr1可以依次被施加到被选择的字线。

图14是图示在验证电压之间施加的第二欠驱动电压和第三欠驱动电压的图。

参考图14，在通过电压Vpass和编程电压Vpgm被施加到被选择的字线之后，可以施加第一欠驱动电压Vud。此后，第三验证电压Vvr3可以被施加到被选择的字线。此后，在施加第二验证电压Vvr2之前，第二欠驱动电压Vvu1可以被施加到被选择的字线。第二欠驱动电压Vvu1可以是用于将被选择的字线的电压电平从第三验证电压Vvr3快速降低到第二验证电压Vvr2的电压。因而，第二欠驱动电压Vvu1可以处于比第二验证电压Vvr2低的电压电平。

在第二验证电压Vvr2被施加到被选择的字线之后，第三欠驱动电压Vvu2可以在施加第一验证电压Vvr1之前被施加到被选择的字线。第三欠驱动电压Vvu2可以是用于将被选择的字线的电压电平从第二验证电压Vvr2快速降低到第一验证电压Vvr1的电压。因而，第三欠驱动电压Vvu2可以处于比第一验证电压Vvr1低的电压电平。

图15是图示使用具有恒定差的第二欠驱动电压的编程操作的图。

参考图15，仅图示多个编程循环之中的三个编程循环。在每个编程循环中，如参考图14所描述的电压可以被施加到被选择的字线。

如上文所描述的，随着编程循环被重复，验证电压可以保持恒定电压电平，但是针对每个编程循环，不同幅度的验证电压可以被施加到被选择的字线。作为一个示例，在验证操作期间，可以改变验证电压Vvr1、Vvr2和Vvr3的幅度，以补偿共用源极线的噪声。参考图15，第一编程循环的第一验证电压Vvr1a、第二编程循环的第一验证电压Vvr1b和第三编程循环的第一验证电压Vvr1c的幅度可以彼此不同。类似地，第一编程循环的第二验证电压Vvr2a、第二编程循环的第二验证电压Vvr2b和第三编程循环的第二验证电压Vvr2c的幅度可以彼此不同，并且第一编程循环的第三验证电压Vvr3a、第二编程循环的第三验证电压Vvr3b和第三编程循环的第三验证电压Vvr3c的幅度可以彼此不同。

根据图15的实施例，即使针对每个编程循环的验证电压的幅度不同，在第三验证电压与第二验证电压之间施加的第二欠驱动电压也可以被确定为处于比第三验证电压低e的电压电平的电压。即，在第一编程循环中使用的第二欠驱动电压Vvu1a可以处于比第三验证电压Vvr3a低e伏的电压电平。同时，在第二编程循环中使用的第二欠驱动电压Vvu1b可以处于比第三验证电压Vvr3b低e伏的电压电平。此外，在第三编程循环中使用的第二欠驱动电压Vvu1c可以处于比第三验证电压Vvr3c低e伏的电压电平。

即，根据图15的实施例，即使第三验证电压与第二验证电压之间的差不同，也可以使用集体比第三验证电压低e伏的第二欠驱动电压。在这种情况下，被选择的字线的电压从第三验证电压降低到第二验证电压的速度针对每个编程循环而变化。这降低了半导体存储器设备的验证操作的准确性。尽管参考图15基于在第三验证电压Vvr3与第二验证电压Vvr2之间施加的第二欠驱动电压Vvu1来对本公开进行描述，但是关于在第二验证电压Vvr2与第一验证电压Vvr1之间施加的第三欠驱动电压Vvu2，可能发生相同问题。

根据半导体存储器设备和操作该半导体存储器设备的方法，可以基于第三验证电压Vvr3与第二验证电压Vvr2之间的差，来确定在每个编程循环中施加的第二欠驱动电压Vvu1。因而，即使验证电压的幅度随着编程循环被重复而改变，被选择的字线的电压也可以基于自适应地确定的第二欠驱动电压Vvu1来从第三验证电压Vvr3快速降低到与第二验证电压Vvr2邻近的值。在下文中，参考图16对根据本公开的一个实施例的半导体存储器设备和操作该半导体存储器设备的方法进行描述。

图16是图示根据本公开的一个实施例的确定第二欠驱动电压的方法的图。

参考图16，当针对每个编程循环的验证电压的幅度不同时，在第三验证电压与第二验证电压之间施加的第二欠驱动电压可以通过第三验证电压和第二验证电压来确定。参考图16，用于第一编程循环的第二欠驱动电压Vvu1a可以处于比第三验证电压Vvr3a低e1伏的电压电平，并且用于第二编程循环的第二欠驱动电压Vvu1b可以处于比第三验证电压Vvr3b低e2伏的电压电平。此外，用于第三编程循环的第二欠驱动电压Vvr1c可以处于比第三验证电压Vvr3c低e3伏的电压电平。

在本公开的一个实施例中，e1、e2和e3的值可以分别基于(Vvr3a-Vvr2a)、(Vvr3b-Vvr2b)和(Vvr3c-Vvr2c)的值来确定。例如，在确定每个编程循环中施加的第二欠驱动电压Vvu1a、Vvu1b、Vvu1c……中，可以确定第二欠驱动电压Vvu1a、Vvu1b、Vvu1c……，使得第三验证电压Vvr3a、Vvr3b、Vvr3c……与第二欠驱动电压Vvu1a、Vvu1b、Vvu1c……之间的差e1、e2、e3……可以分别与第三验证电压Vvr3a、Vvr3b、Vvr3c……与第二验证电压Vvr2a、Vvr2b、Vvr2c……之间的差成比例。在这种情况下，在任意编程循环中施加的第二欠驱动电压、第三验证电压与第二验证电压之间的关系可以表达为以下方程3。

[方程3]

Vvr3(i)-Vvu1(i)＝k3*(Vvr3(i)-Vvr2(i))

(这里，i是大于0的自然数，k3是大于0的实数，Vvr3(i)是第i编程循环中的第三验证电压，Vvr2(i)是第i编程循环中的第二验证电压，并且Vvu1(i)是第i编程循环中的第二欠驱动电压。)

尽管上文已经对确定第二欠驱动电压的方法进行了描述，但是也可以以类似方法来确定第三欠驱动电压。即，在确定每个编程循环中施加的第三欠驱动电压Vvu2a、Vvu2b、Vvu2c……中，可以确定第三欠驱动电压Vvu2a、Vvu2b、Vvu2c……，使得第二验证电压Vvr2a、Vvr2b、Vvr2c……与第三欠驱动电压Vvu2a、Vvu2b、Vvu2c……之间的差可以分别与第二验证电压Vvr2a、Vvr2b、Vvr2c……与第一验证电压Vvr1a、Vvr1b、Vvr1c……之间的差成比例。

图17是图示图9的步骤S130的又一示例性实施例的流程图。

参考图17，图9的步骤S130可以包括：确定编程电压(S231)，确定第一验证电压至第三验证电压(S233)，基于第三验证电压Vvr3与第二验证电压Vvr2之间的差来确定第二欠驱动电压Vvu1(S235)，以及基于第二验证电压Vvr2与第一验证电压Vvr1之间的差来确定第三欠驱动电压Vvu2(S237)。

图17的步骤S231和S233可以与图10的步骤S131和S133基本相同。因而，省略重复描述。

在步骤S235中，第二欠驱动电压Vvu1可以基于第三验证电压Vvr3与第二验证电压Vvr2之间的差来确定。在这种情况下，第二欠驱动电压可以通过根据上文的方程3的关系来确定。因而，可以确定针对在每个编程循环中确定的第三验证电压Vvr3和第二验证电压Vvr2而优化的第二欠驱动电压Vvu1。

在步骤S237中，第三欠驱动电压Vvu2可以基于第二验证电压Vvr2与第一验证电压Vvr1之间的差来确定。同样在这种情况下，第三欠驱动电压可以通过使用根据上文所描述的方程3的关系来确定。因而，可以确定针对在每个编程循环中确定的第二验证电压Vvr2和第一验证电压Vvr1而优化的第三欠驱动电压Vvu2。

图18是图示图9的步骤S170的另一示例性实施例的流程图。

参考图18，图9的步骤S170可以包括：将第一欠驱动电压Vud施加到被选择的字线(S271)，将第三验证电压Vvr3施加到被选择的字线(S272)，将第二欠驱动电压Vvu1施加到被选择的字线(S273)，将第二验证电压Vvr2施加到被选择的字线(S274)，将第三欠驱动电压Vvu2施加到被选择的字线(S275)，以及将第一验证电压Vvr1施加到被选择的字线(S276)。一起参考图14，由于在施加编程电压Vpgm之后，第一欠驱动电压Vud被施加到被选择的字线(S271)，所以被选择的字线的电压可以快速降低到接近第三验证电压Vvr3的电压。同时，由于在施加第三验证电压Vvr3之后，第二欠驱动电压Vvu1被施加到被选择的字线，所以被选择的字线的电压可以快速降低到接近第二验证电压Vvr2的电压。最后，由于在施加第二验证电压Vvr2之后，第三欠驱动电压Vvu2被施加到被选择的字线，所以被选择的字线的电压可以快速降低到接近第一验证电压Vvr1的电压。

步骤S271的第一欠驱动电压Vud可以通过图10的步骤S135或图11的步骤S136确定。同时，步骤S273的第二欠驱动电压Vvu1可以通过图17的步骤S235确定。此外，步骤S273的第三欠驱动电压Vvu2可以通过图17的步骤S237确定。

图19是图示在验证电压之间施加的第一过驱动电压和第二过驱动电压的图。根据图19所示的实施例，在验证操作期间，验证电压之中的最小的第一验证电压Vvr1可以首先被施加到被选择的字线。此后，第二验证电压Vvr2可以被施加到被选择的字线，并且最后，最大的第三验证电压Vvr3可以被施加到被选择的字线。

参考图19，在通过电压Vpass和编程电压Vpgm被施加到被选择的字线之后，可以施加第一欠驱动电压Vud。此后，第一验证电压Vvr1可以被施加到被选择的字线。此后，在施加第二验证电压Vvr2之前，第一过驱动电压Vod1可以被施加到被选择的字线。第一过驱动电压Vod1可以是用于将被选择的字线的电压电平从第一验证电压Vvr1快速增加到第二验证电压Vvr2的电压。因而，第一过驱动电压Vod1可以处于比第二验证电压Vvr2高的电压电平。

在第二验证电压Vvr2被施加到被选择的字线之后，第二过驱动电压Vod2可以在施加第三验证电压Vvr3之前被施加到被选择的字线。第二过驱动电压Vod2可以是用于将被选择的字线的电压电平从第二验证电压Vvr2快速增加到第三验证电压Vvr3的电压。因而，第二过驱动电压Vod2可以处于比第三验证电压Vvr3高的电压电平。

根据半导体存储器设备和操作该半导体存储器设备的方法，在每个编程循环中施加的第一过驱动电压Vod1可以基于第一验证电压Vvr1与第二验证电压Vvr2之间的差来确定。因而，即使验证电压的幅度随着编程循环被重复而改变，被选择的字线的电压也可以基于自适应地确定的第一欠驱动电压Vod1来从第一验证电压Vvr1快速增加到与第二验证电压Vvr2邻近的值。例如，任意第i编程循环中的第一过驱动电压可以基于以下方程4来确定。

[方程4]

Vod1(i)-Vvr1(i)＝k4*(Vvr2(i)-Vvr1(i))

(这里，i是大于0的自然数，k4是大于0的实数，Vvr1(i)是第i编程循环中的第一验证电压，Vvr2(i)是第i编程循环中的第二验证电压，并且Vod1(i)是第i编程循环中的第一过驱动电压。)

类似地，依照根据本公开的一个实施例的半导体存储器设备和操作该半导体存储器设备的方法，在每个编程循环中施加的第二过驱动电压Vod2可以基于第二验证电压Vvr2与第三验证电压Vvr3之间的差来确定。因而，即使验证电压的幅度随着编程循环被重复而改变，被选择的字线的电压也可以基于自适应地确定的第二过驱动电压Vod2来从第二验证电压Vvr2快速增加到与第三验证电压Vvr3邻近的电压。

图20是图示图9的步骤S130的又一示例性实施例的流程图。

参考图20，图9的步骤S130可以包括：确定编程电压(S331)，确定第一验证电压至第三验证电压(S333)，基于第二验证电压Vvr2与第一验证电压Vvr1之间的差来确定第一过驱动电压Vod1(S335)，以及基于第三验证电压Vvr3与第二验证电压Vvr2之间的差来确定第二过驱动电压Vod2(S337)。

图20的步骤S331和S333可以与图10的步骤S131和S133基本相同。因而，省略重复描述。

在步骤S335中，第一过驱动电压Vod1可以基于第二验证电压Vvr2与第一验证电压Vvr1之间的差来确定。在这种情况下，第一过驱动电压可以通过根据上文的方程4的关系来确定。因而，可以确定针对在每个编程循环中确定的第一验证电压Vvr1和第二验证电压Vvr2而优化的第一过驱动电压Vod1。

在步骤S337中，第二过驱动电压Vod2可以基于第三验证电压Vvr3与第二验证电压Vvr2之间的差来确定。同样在这种情况下，第二过驱动电压可以使用根据上文的方程4的关系来确定。因而，可以确定针对每个编程循环中确定的第二验证电压Vvr2和第三验证电压Vvr3而优化的第二过驱动电压Vod2。

图21是图示图9的步骤S170的又一示例性实施例的流程图。

参考图21，图9的步骤S170可以包括：将第一欠驱动电压Vud施加到被选择的字线(S371)，将第一验证电压Vvr1施加到被选择的字线(S372)，将第一过驱动电压Vod1施加到被选择的字线(S373)，将第二验证电压Vvr2施加到被选择的字线(S374)，将第二过驱动电压Vod2施加到被选择的字线(S375)，以及将第三验证电压Vvr3施加到被选择的字线(S376)。一起参考图19，由于第一欠驱动电压Vud在施加编程电压Vpgm之后被施加到被选择的字线(S371)，所以被选择的字线的电压可以快速降低到接近第一验证电压Vvr1的电压。同时，由于第一过驱动电压Vod1在施加第一验证电压Vvr1之后被施加到被选择的字线，所以被选择的字线的电压可以快速增加到接近第二验证电压Vvr2的电压。最后，由于第二过驱动电压Vod2在施加第二验证电压Vvr2之后被施加到被选择的字线，所以被选择的字线的电压可以快速增加到接近第三验证电压Vvr3的电压。

步骤S371的第一欠驱动电压Vud可以通过图10的步骤S135或图11的步骤S136确定。同时，步骤S373的第一过驱动电压Vod1可以通过图20的步骤S335确定。此外，步骤S373的第二过驱动电压Vod2可以通过图20的步骤S337确定。

图22是图示包括图1的半导体存储器设备的存储器系统的框图。

参考图22，存储器系统1000可以包括半导体存储器设备100和控制器1100。半导体存储器设备100可以是参考图1所描述的半导体存储器设备。在下文中，省略重复描述。

控制器1100可以连接到主机Host和半导体存储器设备100。控制器1100可以被配置成响应于来自主机Host的请求而访问半导体存储器设备100。例如，控制器1100可以被配置成控制半导体存储器设备100的读取操作、写入操作、擦除操作和后台操作。控制器1100可以被配置成提供在半导体存储器设备100与主机Host之间的接口。控制器1100可以被配置成驱动用于控制半导体存储器设备100的固件。

控制器1100可以包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储器接口1140和纠错块1150。RAM 1110可以被用作以下中的至少一者：处理单元1120的操作存储器、在半导体存储器设备100与主机Host之间的高速缓冲存储器、以及在半导体存储器设备100与主机Host之间的缓冲存储器。处理单元1120控制控制器1100的整体操作。此外，在写入操作期间，控制器1100可以临时存储从主机Host提供的编程数据。

主机接口1130可以包括用于在主机Host与控制器1100之间执行数据交换的协议。作为一个示例性实施例，控制器1100可以被配置成通过各种接口协议中的至少一种接口协议与主机Host通信，该各种接口协议诸如为通用串行总线(USB)协议、多媒体卡(MMC)协议、外围部件互连(PCI)协议、PCI快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型盘接口(ESDI)协议、集成驱动电子器件(IDE)协议和私有协议。

存储器接口1140与半导体存储器设备100接口连接。例如，存储器接口1140可以包括NAND接口或NOR接口。

纠错块1150可以被配置成：使用纠错码(ECC)，检测和纠正从半导体存储器设备100接收的数据的错误。处理单元1120可以根据纠错块1150的错误检测结果来控制半导体存储器设备100以调整读取电压，并且执行重新读取。作为一个示例性实施例，纠错块可以被提供作为控制器1100的部件。

控制器1100和半导体存储器设备100可以被集成到一个半导体设备中。作为一个示例性实施例，控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以形成存储器卡。例如，控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以形成诸如以下项的存储器卡：PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)以及通用闪存存储(UFS)。

控制器1100和半导体存储器设备100可以被集成到一个半导体设备中，以形成半导体驱动器(固态驱动器(SSD))。半导体驱动器(SSD)可以被配置成将数据存储在半导体存储器中的存储设备。当存储器系统1000可以被用作半导体驱动器(SSD)时，显著提高了连接到存储器系统1000的主机的操作速度。

作为另一示例，存储器系统1000可以被提供作为电子设备的各种部件中的一种部件，该电子设备诸如为计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、web平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数字相机、3维电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、和数字视频播放器、能够在无线环境中传送和接收信息的设备、配置家庭网络的各种电子设备之一、配置计算机网络的各种电子设备之一、配置远程信息处理网络的各种电子设备之一、RFID设备、或配置计算系统的各种部件之一。

作为一个示例性实施例，半导体存储器设备100或存储器系统1000可以被安装为各种类型的封装。例如，半导体存储器设备100或存储器系统1000可以以诸如以下项的方法被封装和安装：叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包装中的裸片、晶片形式的裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方平坦包装(MQFP)、薄型四方平坦包装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、或晶片级处理的堆叠封装(WSP)。

图23是图示图22的存储器系统的一个应用示例的框图。

参考图23，存储器系统2000可以包括半导体存储器设备2100和控制器2200。半导体存储器设备2100可以包括多个半导体存储器芯片。该多个半导体存储器芯片可以被划分为多个组。

在图23中，该多个组分别通过第一信道CH1至第k信道CHk与控制器2200通信。每个半导体存储器芯片可以与参考图1所描述的半导体存储器设备100中的任何一个半导体存储器设备100的半导体存储器芯片类似地被配置并且可以类似地被操作。

每个组可以被配置成通过一个共用信道与控制器2200通信。控制器2200可以与参考图22所描述的控制器1100类似地被配置，并且控制器2200可以被配置成通过多个信道CH1至CHk，控制半导体存储器设备2100的多个存储器芯片。

图24是图示计算系统的框图，该计算系统包括参考图23所描述的存储器系统。

计算系统3000可以包括中央处理单元3100、随机存取存储器(RAM)3200、用户接口3300、电源3400、系统总线3500、以及存储器系统2000。

存储器系统2000可以通过系统总线3500电连接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据可以被存储在存储器系统2000中。

在图24中，半导体存储器设备2100可以通过控制器2200连接到系统总线3500。然而，半导体存储器设备2100可以被配置成直接连接到系统总线3500。此时，控制器2200的功能可以由中央处理单元3100和RAM 3200来执行。

在图24中，提供了参考图23所描述的存储器系统2000。然而，存储器系统2000可以用参考图22所描述的存储器系统1000替换。作为一个示例性实施例，计算系统3000可以被配置成包括参考图22和图23所描述的存储器系统1000和2000两者。

Claims (22)

1.一种半导体存储器设备，包括：

存储器单元阵列，包括多个存储器单元；

外围电路，被配置成对所述多个存储器单元之中的被选择的存储器单元执行编程操作；以及

控制逻辑，被配置成控制所述外围电路的所述编程操作，

其中所述编程操作包括多个编程循环，

其中所述控制逻辑被配置成控制所述外围电路，以在所述多个编程循环中的每个编程循环中，将编程电压施加到与所述被选择的存储器单元连接的选择字线，将基于至少一个验证电压而确定的第一欠驱动电压施加到所述选择字线，并且将所述至少一个验证电压施加到所述选择字线，以及

其中所述第一欠驱动电压处于比所述至少一个验证电压低的电压电平。

2.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑被配置成基于当前被执行的编程循环的数目来确定所述第一欠驱动电压。

3.根据权利要求2所述的半导体存储器设备，其中所述控制逻辑被配置成基于以下方程来确定所述第一欠驱动电压：

Vud(i)＝Vvr-k1*i，以及

其中i是指示当前编程循环的数目的自然数，Vvr是所述至少一个验证电压，k1是大于0的实数，并且Vud(i)是当前编程循环中的所述第一欠驱动电压。

4.根据权利要求1所述的半导体存储器设备，其中所述控制逻辑被配置成基于所述编程电压与所述至少一个验证电压之间的差来确定所述第一欠驱动电压。

5.根据权利要求4所述的半导体存储器设备，其中所述控制逻辑被配置成基于以下方程来确定所述第一欠驱动电压：

Vvr-Vud(i)＝k2*(Vpgm(i)-Vvr)，以及

其中i是指示当前编程循环的数目的自然数，Vvr是所述至少一个验证电压，k2是大于0的实数，Vud(i)是当前编程循环中的所述第一欠驱动电压，并且Vpgm(i)是在所述当前编程循环中施加的所述编程电压。

6.根据权利要求1所述的半导体存储器设备，其中第一验证电压、第二验证电压和第三验证电压被用在所述多个编程循环中的至少一个编程循环中，所述第一验证电压处于比所述第二验证电压低的电压电平，所述第二验证电压处于比所述第三验证电压低的电压电平，

其中所述控制逻辑被配置成控制所述外围电路，以将编程电压施加到与所述被选择的存储器单元连接的选择字线，将基于所述第一验证电压、所述第二验证电压和所述第三验证电压之中的所述第三验证电压而确定的所述第一欠驱动电压施加到所述选择字线，并且将所述第三验证电压施加到所述选择字线，以及

其中所述第一欠驱动电压处于比所述第三验证电压低的电压电平。

7.根据权利要求6所述的半导体存储器设备，其中在施加所述第三验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第二验证电压和所述第三验证电压而确定的第二欠驱动电压施加到所述选择字线，并且将所述第二验证电压施加到所述选择字线，以及

其中所述第二欠驱动电压处于比所述第二验证电压低的电压电平。

8.根据权利要求7所述的半导体存储器设备，其中在施加所述第二验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第一验证电压和所述第二验证电压而确定的第三欠驱动电压施加到所述选择字线，并且将所述第一验证电压施加到所述选择字线，以及

其中所述第三欠驱动电压处于比所述第一验证电压低的电压电平。

9.根据权利要求1所述的半导体存储器设备，其中第一验证电压、第二验证电压和第三验证电压被用在所述多个编程循环中的至少一个编程循环中，所述第一验证电压处于比所述第二验证电压低的电压电平，并且所述第二验证电压处于比所述第三验证电压低的电压电平，

其中所述控制逻辑被配置成控制所述外围电路，以将编程电压施加到与所述被选择的存储器单元连接的选择字线，将基于所述第一验证电压、所述第二验证电压和所述第三验证电压之中的所述第一验证电压而确定的所述第一欠驱动电压施加到所述选择字线，并且将所述第一验证电压施加到所述选择字线，以及

其中所述第一欠驱动电压处于比所述第一验证电压低的电压电平。

10.根据权利要求9所述的半导体存储器设备，其中在施加所述第一验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第一验证电压和所述第二验证电压而确定的第一过驱动电压施加到所述选择字线，并且将所述第二验证电压施加到所述选择字线，以及

其中所述第一过驱动电压处于比所述第二验证电压高的电压电平。

11.根据权利要求10所述的半导体存储器设备，其中在施加所述第二验证电压之后，所述控制逻辑被配置成控制所述外围电路，以将基于所述第二验证电压和所述第三验证电压而确定的第二过驱动电压施加到所述选择字线，并且将所述第三验证电压施加到所述选择字线，以及

其中所述第二过驱动电压处于比所述第三验证电压高的电压电平。

12.一种操作半导体存储器设备的方法，用于对包括在存储器单元阵列中的多个存储器单元之中的被选择的存储器单元进行编程，所述方法包括多个编程循环，所述多个编程循环中的每个编程循环包括：

确定要在当前编程循环中使用的操作电压；

通过使用所确定的所述操作电压将编程电压施加到所述被选择的存储器单元；以及

对所述被选择的存储器单元执行验证操作，

其中所述操作电压包括至少一个验证电压和第一欠驱动电压，所述第一欠驱动电压处于比所述验证电压低的电压电平，以及

其中在确定要在所述当前编程循环中使用的所述操作电压中，所述第一欠驱动电压基于所述验证电压而被确定。

13.根据权利要求12所述的方法，其中确定要在所述当前编程循环中使用的所述操作电压包括：

确定要在所述当前编程循环中使用的所述编程电压；

确定所述至少一个验证电压；以及

基于所述编程电压与所述至少一个验证电压之中的要首先施加的验证电压之间的差，来确定所述第一欠驱动电压。

14.根据权利要求13所述的方法，其中在基于所述编程电压与所述至少一个验证电压之中的所述要首先施加的验证电压之间的所述差来确定所述第一欠驱动电压中，所述第一欠驱动电压被确定，使得随着所述编程电压与所述要首先施加的验证电压之间的所述差增加，所述要首先施加的验证电压与所述第一欠驱动电压之间的差增加。

15.根据权利要求12所述的方法，其中确定要在所述当前编程循环中使用的所述操作电压包括：

确定要在所述当前编程循环中使用的所述编程电压；

确定所述至少一个验证电压；以及

基于当前编程循环的数目来确定所述第一欠驱动电压。

16.根据权利要求15所述的方法，其中在基于当前编程循环的数目来确定所述第一欠驱动电压中，随着编程循环的数目增加，所述第一欠驱动电压被确定为更低。

17.根据权利要求13所述的方法，其中第一验证电压、第二验证电压和第三验证电压被用在所述多个编程循环中的至少一个编程循环中，所述第二验证电压处于比所述第一验证电压高的电压电平，所述第三验证电压处于比所述第二验证电压高的电压电平，以及

其中基于所述编程电压与所述至少一个验证电压之中的所述要首先施加的验证电压之间的所述差来确定所述第一欠驱动电压包括：基于所述编程电压与所述第三验证电压之间的差来确定所述第一欠驱动电压。

18.根据权利要求17所述的方法，其中确定要在所述当前编程循环中使用的所述操作电压还包括：

基于所述第二验证电压与所述第三验证电压之间的差，来确定第二欠驱动电压，所述第二欠驱动电压处于比所述第二验证电压低的电压电平；以及

基于所述第一验证电压与所述第二验证电压之间的差，来确定第三欠驱动电压，所述第三欠驱动电压处于比所述第一验证电压低的电压电平。

19.根据权利要求17所述的方法，其中对所述被选择的存储器单元执行所述验证操作包括：

将所述第一欠驱动电压施加到与所述被选择的存储器单元连接的选择字线；

将所述第三验证电压施加到所述选择字线；

将所述第二欠驱动电压施加到所述选择字线；

将所述第二验证电压施加到所述选择字线；

将所述第三欠驱动电压施加到所述选择字线；以及

将所述第一验证电压施加到所述选择字线。

20.根据权利要求13所述的方法，其中第一验证电压、第二验证电压和第三验证电压被用在所述多个编程循环中的至少一个编程循环中，所述第二验证电压处于比所述第一验证电压高的电压电平，所述第三验证电压处于比所述第二验证电压高的电压电平，以及

其中基于所述编程电压与所述至少一个验证电压之中的所述要首先施加的验证电压之间的所述差来确定所述第一欠驱动电压包括：基于所述编程电压与所述第一验证电压之间的差来确定所述第一欠驱动电压。

21.根据权利要求17所述的方法，其中确定要在所述当前编程循环中使用的所述操作电压还包括：

基于所述第一验证电压与所述第二验证电压之间的差，来确定第一过驱动电压，所述第一过驱动电压处于比所述第二验证电压高的电压电平；以及

基于所述第二验证电压与所述第三验证电压之间的差，来确定第二过驱动电压，所述第二过驱动电压处于比所述第三验证电压高的电压电平。

22.根据权利要求21所述的方法，其中对所述被选择的存储器单元执行所述验证操作包括：

将所述第一欠驱动电压施加到与所述被选择的存储器单元连接的选择字线；

将所述第一验证电压施加到所述选择字线；

将所述第一过驱动电压施加到所述选择字线；

将所述第二验证电压施加到所述选择字线；

将所述第二过驱动电压施加到所述选择字线；以及

将所述第三验证电压施加到所述选择字线。

Images