CN101611360B - 基准电压发生电路 - Google Patents

基准电压发生电路 Download PDF

Info

Publication number
CN101611360B
CN101611360B CN2007800452242A CN200780045224A CN101611360B CN 101611360 B CN101611360 B CN 101611360B CN 2007800452242 A CN2007800452242 A CN 2007800452242A CN 200780045224 A CN200780045224 A CN 200780045224A CN 101611360 B CN101611360 B CN 101611360B
Authority
CN
China
Prior art keywords
mentioned
voltage
comparer
output
buffer amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800452242A
Other languages
English (en)
Other versions
CN101611360A (zh
Inventor
池田毅
宫城弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riqingfang Microelectronics Co ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN101611360A publication Critical patent/CN101611360A/zh
Application granted granted Critical
Publication of CN101611360B publication Critical patent/CN101611360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明涉及基准电压发生电路。不使用带隙调节器，而是由缓冲放大器(21)及电阻性元件(22)形成基准电压发生电路的基本构成，消除以往那样的带隙调节器的噪声影响。又，设有比较器(23，24)及控制电路(25)，所述比较器比较缓冲放大器(21)的输入电压和带隙调节器(10)的输出电压，所述控制电路(25)根据比较信号，可变地控制电阻性元件(22)的电阻值，即使伴随电源电压(VDD)的变化，缓冲放大器(21)的输出电压(Vout)一时变化，也能通过电阻值的可变控制，使得缓冲放大器(21)的输出电压(Vout)回复收敛到所希望的电压范围内。

Description

基准电压发生电路
技术领域
本发明涉及在各种各样的模拟电路中得到广泛利用的发生基准电压的基准电压发生电路。
背景技术
一般，基准电压广泛用于各种各样的模拟电路。作为用于发生该基准电压的电路，存在抑制因电源电压变化引起的输出电压的变化的带隙调节器(band gap regulator)(例如，参照专利文献1)。
专利文献1：特开平6-309052号公报
图1表示利用带隙调节器的以往的基准电压发生电路的构成图。图1所示的带隙调节器10设有包含正反馈电路的电流决定电路11，电流反射镜电路12，以及电压发生电路13。所述电压发生电路13通过电流反射镜电路12被连接，以便接受由电流决定电路11决定的电流，产生电压。
电流决定电路11由PNP晶体管Q1，Q2，Nch晶体管M1，M2，Pch晶体管M3，M4，及电阻R1构成。PNP晶体管Q1的集电极和基极接地，发射极与Nch晶体管M1的源极连接。Nch晶体管M1的栅极与自身的漏极被二极管连接，同时，与Nch晶体管M2的栅极连接。
Nch晶体管M1的漏极也与Pch晶体管M3的漏极连接。另一方面，Nch晶体管M2的漏极与Pch晶体管M4的漏极连接，源极通过电阻R1与PNP晶体管Q2的发射极连接。该PNP晶体管Q2的集电极和基极接地。Pch晶体管M4的栅极与自身的漏极被二极管连接，同时，与Pch晶体管M3的栅极连接。
电流反射镜电路12按如下构成：Pch晶体管M3，M4，M5的栅极共通连接，同时，Pch晶体管M4的栅极与自身的漏极被二极管连接。Pch晶体管M3，M4，M5的源极与电源VDD连接。
电压发生电路13由PNP晶体管Q3，Pch晶体管M5，及电阻R2构成。Pch晶体管M5的漏极通过电阻R2与PNP晶体管Q3的发射极连接。该PNP晶体管Q3的集电极和基极接地。
运算放大器14的正端子连接在Pch晶体管M5的漏极和电阻R2之间。在运算放大器14的输出端设有基准电压的输出端子Vout，同时，在所述Vout与接地之间，设有分压电阻R3，R4，被分压的输出电压负反馈到运算放大器14的负端子。
在上述这样的带隙调节器10中，在Nch晶体管M1，M2部分成为施加正反馈，晶体管Q1，Q2及电阻R1，R2的阻抗在被正反馈时作为噪声对输出信号带来影响。在该电阻R1，R2出现的噪声电压(热噪声)因正反馈被放大成为大的值。因此，带隙调节器10的输出阻抗成为非常高的值，输出电流成为小值。
为了放大该小的输出电流，在带隙调节器10的输出侧设有运算放大器14，在该运算放大器14发生输入换算噪声电压。运算放大器14的输出侧的噪声成为输入换算噪声电压乘以运算放大器14的放大率的值，当放大率大时，运算放大器14的输出噪声(热噪声)也成为不能忽视程度大的值。
在上述那样的带隙调节器10及运算放大器14发生的大噪声蔓延到带隙调节器10的电路内，成为使得S/N恶化的原因。作为解决该问题的一种方法，如图2所示，考虑在带隙调节器10的电源VDD和接地之间设置大容量的电容器C。但是，大容量的电容器C存在难以IC化的缺点。
为了不使用大容量的电容器C而降低噪声，考虑不使用成为噪声源的带隙调节器10、减小运算放大器14的放大率(不使用连接在运算放大器14的输出侧的分压电阻R3，R4)等对策。图3表示采用这种对策场合的基准电压发生电路的构成例。在此，若减小设在运算放大器14的输入侧的分压电阻Ra，Rb的电阻值，则能提高噪声降低效果。
但是，如图3所示构成基准电压发生电路场合，由于不使用带隙调节器10，因此，若电源电压变化，则输出电压也发生大的变化，产生不能发生稳定的基准电压这样的根本性问题。即，当将电源电压设为VDD，输入运算放大器14的正端子的电压设为VR，运算放大器14的放大率设为A，输出电压设为Vout场合，成为下式：
Vout＝A·VR＝Rb/(Ra+Rb)·VDD    (其中，A＝1)
输出电压Vout直接受到电源电压VDD变化的影响。
发明内容
本发明为了解决上述问题而作出，其目的在于，提供IC化容易、受噪声影响小、且因电源电压变化而引起的输出电压变化也小的基准电压发生电路。
为了解决上述课题，在本发明中，作为基准电压发生电路的基本构成，设有由电源电压驱动的缓冲放大器，以及用于决定该缓冲放大器的输入电压的电阻性元件。并且，作为用于使得缓冲放大器的输出电压稳定化的构成，设有：
带隙调节器；
比较器，比较由缓冲放大器的输入电压或输出电压或模拟电阻性元件的伪电阻性元件生成的电压，和带隙调节器的输出电压；
控制电路，根据从比较器输出的比较信号，可变地控制电阻性元件的电阻值。
按照上述构成的本发明，作为基准电压发生电路的基本构成，不包含带隙调节器，因此，能抑制在带隙调节器产生的噪声蔓延到该基本构成的电路内，使得S/N恶化的不良状况。又在本发明中，不使用运算放大器，使用放大率为1的缓冲放大器，因此，能减少其输出噪声。由此，不使用阻碍IC化的大容量的电容器，能有效地减少因噪声而引起的影响。
进一步说，按照本发明，通过比较器监控缓冲放大器的输入电压或输出电压(即，从基准电压发生电路输出的基准电压)或与上述电压大致等价的电压(由模拟电阻性元件生成的电压)，可变地控制电阻性元件的电阻值，使得缓冲放大器的输出电压在所希望的电压范围内稳定，因此，即使伴随电源电压的变化，缓冲放大器的输出电压从所希望的电压范围内一时脱离，也能通过电阻值的可变，缓冲放大器的输出电压回复收敛到所希望的电压范围内。这样，即使电源电压变化，基准电压发生电路的输出电压能大致维持一定。
附图说明
图1表示以往的基准电压发生电路。
图2表示在以往的基准电压发生电路中试图降低噪声的构成例。
图3表示试图降低噪声的基准电压发生电路的另一构成例。
图4表示根据本发明实施形态的基准电压发生电路的构成例。
图5表示从本发明实施形态的比较器输出的比较信号的例子。
图6表示根据本发明实施形态的基准电压发生电路的动作例。
图7表示根据本发明实施形态的基准电压发生电路的另一构成例。
图8表示根据本发明实施形态的基准电压发生电路的又一构成例。
图9表示在根据本发明实施形态的基准电压发生电路中使用的计数器的另一构成例。
具体实施方式
下面，基于附图说明本发明的一实施形态。图4表示根据本发明实施形态的基准电压发生电路的构成例。如图4所示，本实施形态的基准电压发生电路设有缓冲放大器21，电阻性元件22，带隙调节器10，分压电阻R5，R6，比较器23，24，控制电路25构成。所述缓冲放大器21由电源电压VDD驱动，其输出电压作为基准电压取出，所述电阻性元件22使用电源电压VDD，用于决定缓冲放大器21的输入电压，所述带隙调节器10由电源电压VDD驱动。上述构成通过例如CMOS(互补金属氧化物半导体)处理或Bi-CMOS(双极CMOS)处理集成在一个半导体芯片上。
电阻性元件22由与缓冲放大器21的输入侧连接的电源电压VDD的分压电阻Ra，Rb，相对电阻Rb并联连接的至少一个电阻Rb1，Rb2，……Rbn(n为大于等于1的整数)，串联连接在各电阻Rb1，Rb2，……Rbn和接地之间的至少一个开关S1，S2，……Sn构成。
若开关Si(I为1～n中某个)接通，则与被接通的开关Si串联连接的电阻Rbi相对电阻Rb并联连接，电源电压VDD的分压比变化。即，分压比成为Ra∶(Rb+Rbi)。例如，预先使得各电阻Rb1，Rb2，……Rbn的电阻值各不相同，通过选择某个开关Si接通，能使得分压比发生各种变化。
即使将各电阻Rb1，Rb2，……Rbn的电阻值设为相同，也可以通过变更接通开关的数量，使得分压比发生各种变化。通过这样变更电源电压VDD的分压比，使得缓冲放大器21的输入电压VR可变。关于如何使得缓冲放大器21的输入电压VR变化，将在后文说明。
带隙调节器10例如与图1所示相同构成，尽管电源电压VDD变化，也能得到大致稳定的输出电压。可以将运算放大器连接到带隙调节器10的输出。分压电阻R5，R6对带隙调节器10的输出电压进行分压。比较器23，24比较缓冲放大器21的输入电压VR和带隙调节器10的输出电压，输出比较信号。
具体地说，第一比较器23将由分压电阻R5，R6生成的第一输出电压VB1(例如，分压前的带隙调节器10的输出电压)作为一个输入(比较基准)，将缓冲放大器21的输入电压VR作为另一个输入，比较上述两输入值，输出根据该比较结果的的第一比较信号V1。由此，如图5所示，第一比较信号V1当VR＜VB1时成为低电平信号，当VR≥VB1时成为高电平信号。
又，第二比较器24将由分压电阻R5，R6生成的第二输出电压VB2作为一个输入，将缓冲放大器21的输入电压VR作为另一个输入(比较基准)，比较上述两输入值，输出根据该比较结果的的第二比较信号V2。由此，如图5所示，第二比较信号V2当VR＜VB2时成为高电平信号，当VR≥VB2时成为低电平信号。
控制电路25根据从比较器23，24输出的两个比较信号V1，V2，通过将开关S1，S2，……Sn中某个接通，可变地控制缓冲放大器21的输入侧的电阻性元件22的电阻值(电源电压VDD的分压比)，使得缓冲放大器21的输出电压(基准电压发生电路的输出电压)进入所希望的电压范围内(VB2～VB1的范围内)。
该控制电路25设有二个“与”门26，27，以及可逆计数器28。第一“与”门26取得从第一比较器23输出的第一比较信号V1和以所设定的时间间隔反复高电平及低电平的时钟信号CK的逻辑积，将该结果向可逆计数器28的减端子D输出。又，第二“与”门27取得从第二比较器24输出的第二比较信号V2和时钟信号CK的逻辑积，将该结果向可逆计数器28的加端子U输出。
可逆计数器28根据基于从第一比较器23输出的第一比较信号V1从第一“与”门26输出的信号，以及基于从第二比较器24输出的第二比较信号V2从第二“与”门27输出的信号，进行加计数或减计数。即，当第一比较信号V1为高电平时，可逆计数器28以时钟信号CK的周期实行减计数。又，当第二比较信号V2为高电平时，可逆计数器28以时钟信号CK的周期实行加计数。并且，根据该计数值，通过使得开关S1，S2，……Sn中某个接通，可变地控制电阻性元件22的电阻值。
具体地说，当第一比较信号V1为高电平时，即，缓冲放大器21的输入电压VR的值为带隙调节器10的输出电压VB1的值以上时(VR≥VB1)，可逆计数器28实行减计数。并且，根据该计数值，顺序接通某个开关Si，以选择电阻值大的电阻Rbi，使得作为缓冲放大器21的输入电压VR使用的电源电压VDD的分压值(＝(Rb+Rbi)/(Ra+Rb+Rbi))变小。
另一方面，当第二比较信号V2为高电平时，即，缓冲放大器21的输入电压VR的值比带隙调节器10的分压电压VB2的值小时(VR＜VB2)，可逆计数器28实行加计数。并且，根据该计数值，顺序接通某个开关Si，以选择电阻值小的电阻Rbi，使得作为缓冲放大器21的输入电压VR使用的电源电压VDD的分压值(＝(Rb十Rbi)/(Ra+Rb+Rbi))变大。
这样，根据可逆计数器28的计数值，顺序切换接通开关S1，S2，……Sn中某个，缓冲放大器21的输入电压VR的值顺序变化。在本发明的一实施例中，缓冲放大器21的放大率为1，因此，缓冲放大器21的输出电压Vout，即从基准电压发生电路输出的基准电压也与缓冲放大器21的输入电压VR同样变化。
图6表示根据本发明实施形态的基准电压发生电路的动作例，表示如上所述变化的基准电压Vout的状态。该图6的例子表示因电源电压VDD的变化，缓冲放大器21的输入电压VR(即，由缓冲放大器21输出的基准电压Vout)一时比带隙调节器10的输出电压VB1大的场合。
这种场合，可逆计数器28实行减计数，根据该计数值，顺序切换接通开关S1，S2，……Sn中某个，基准电压Vout逐渐变小。并且，在缓冲放大器21的输入电压VR比带隙调节器10的输出电压VB1小的时刻，可逆计数器28的计数动作停止，开关S1，S2，……Sn的切换也停止。由此，从缓冲放大器21输出的基准电压Vout再次稳定在VB2～VB1范围内。
如上述详细说明那样，在本实施形态中，不使用带隙调节器10，由缓冲放大器21以及用于决定该缓冲放大器21的输入电压VR的电阻性元件22形成基准电压发生电路的基本构成。由此，能抑制在带隙调节器10中产生的噪声蔓延到该基本构成的电路内使得S/N恶化的不良状况。另外，在本实施形态中，不使用具有放大功能的运算放大器，而使用放大率为1的缓冲放大器21，因此，也能降低其输出噪声。由此，不使用阻碍IC化的大容量的电容器，能有效地降低因噪声带来的影响。
又，在本实施形态中，作为用于使得缓冲放大器21的输出电压Vout稳定化的构成，设有带隙调节器10，分压电阻R5，R6，比较器23，24，控制电路25。由此，即使电源电压VDD变化，也能将基准电压发生电路的输出电压Vout在所希望的电压范围内(VB2～VB1的范围内)大致维持一定。因此，能提供IC化容易、受噪声影响小、且因电源电压VDD变化而引起的输出电压Vout的变化也小的基准电压发生电路。
为了进一步减小噪声引起的影响，在芯片布局配置上可以增大基准电压发生电路的基本构成21，22和带隙调节器10之间的距离。又，在基本构成21，22和带隙调节器10之间，可以设置护环。
又，将缓冲放大器21的输入晶体管的沟道宽度设为W，沟道长度设为L场合，通过增大W/L的值，能进一步降低缓冲放大器21的噪声。例如，通过减小输入晶体管的沟道长度L，能减小缓冲放大器21的热噪声。但是，该场合在低频区域发生的闪变噪声变大。因此，较好的是，输入晶体管的沟道宽度W及沟道长度L都设为大的值，通过使得W＞＞L，增大W/L的值。
又，在上述实施形态中，说明将缓冲放大器21的输入电压VR作为比较器23，24中一方的输入的例子，但本发明并不局限于此，由于如上所述，缓冲放大器21的放大率为1，缓冲放大器21的输入电压VR＝输出电压Vout，因此，也可以将缓冲放大器21的输出电压Vout作为比较器23，24中一方的输入。
又，如图7所示，也可以设有模拟电阻性元件22的分压电阻Ra，Rb的伪分压电阻Ra’，Rb’(与本发明的伪电阻性元件相当)，将由该伪分压电阻Ra’，Rb’生成的电压作为比较器23，24中一方的输入。在此，例如，设定伪分压电阻Ra’，Rb’的电阻值，使得Ra/Rb＝Ra’/Rb’。通过这样构成，与监控缓冲放大器21的输入电压VR自身、可变地控制该输入电压VR的图4例相比，能减少振荡。
又，在上述实施形态中，说明使用多个电阻作为电阻性元件22的例子，但本发明并不局限于此，即，只要是能使得电阻值可变的元件，也可以使用电阻以外的元件。又，用于使得电阻值可变的构成也不限定于图4那样的构成。例如，也可以使得多个电阻和多个开关梯形状连接，通过选择某个开关，使得至少一个电阻的合成电阻值可变。这种场合，多个电阻的电阻值既可以各不相同，也可以相同。
图8表示另一实施例涉及的电阻性元件22’。在该图8中，与图4所示构成要素具有相同功能的构成要素标以相同符号。图8所示电阻性元件22’设有与图4构成相同的至少一个电阻Rb1，Rb2，……Rbn以及至少一个开关S1，S2，……Sn，Nch晶体管M11，M12，Pch晶体管M13，M14。
Nch晶体管M11的源极接地，栅极与电阻Rb1，Rb2，……Rbn的共通节点连接，漏极通过电阻R11与Pch晶体管M13的漏极连接。Nch晶体管M12的源极与电阻Rb1，Rb2，……Rbn的共通节点连接，栅极与自身的漏极被二极管连接，漏极与Pch晶体管M14的漏极连接。
Pch晶体管M14的栅极与自身的漏极被二极管连接，同时与Pch晶体管M13的漏极连接。Pch晶体管M13，M14的源极与电源电压VDD连接。缓冲放大器21的输入端子连接到Nch晶体管M12的漏极和Pch晶体管M14的漏极之间。又，从这里取出缓冲放大器21的输入电压VR。
接通开关S1，S2，……Sn中某个所决定的分压电压，通过Nch晶体管M11放大，输入缓冲放大器21。此时，在Nch晶体管M12的源极侧(电阻Rb1，Rb2，……Rbn的共通节点侧)产生的开关噪声，通过Nch晶体管M11成为相位被反转的信号，在相位反转状态下，反馈到Nch晶体管M12。由此，能有效地抑制因使用开关S1，S2，……Sn的电阻值可变控制、在缓冲放大器21的输入电压VR中产生的波动(ripple)。
又，在上述实施形态中，使用可逆计数器28，但本发明并不局限于此。例如，如图9所示，也可以使用仅仅加计数或仅仅减计数的计数器33。图9表示包含计数器33的另一构成例涉及的控制电路25’。控制电路25’与控制电路25相同，根据从比较器23，24输出的两个比较信号V1，V2，通过将开关S1，S2，……Sn中某个接通，可变地控制电阻性元件22的电阻值，使得缓冲放大器21的输出电压进入所希望的电压范围内。
图9所示控制电路25’设有“或”门31，“与”门32，以及加计数器33。“或”门31取从第一比较器23输出的第一比较信号V1和从第二比较器24输出的第二比较信号V2的逻辑和，将该结果向“与”门32输出。“与”门32取从“或”门31输出的信号和以所设定的时间间隔反复高电平及低电平的时钟信号CK的逻辑积，将该结果向加计数器33的时钟端子输出。
加计数器33根据基于从第一比较器23输出的第一比较信号V1和从第二比较器24输出的第二比较信号V2、从“与”门32输出的信号，进行加计数。即，加计数器33当第一比较信号V1或第二比较信号V2中至少一方为高电平时，以时钟信号CK周期，进行加计数。若计数达到计数器的最大值，则回到零值，进行加计数。并且，加计数器33根据计数值将开关S1，S2，……Sn中某个接通，可变地控制电阻性元件22的电阻值。
这样，根据加计数器33的计数值，顺序切换接通开关S1，S2，……Sn中某个，缓冲放大器21的输入电压VR的值顺序变化，进而，缓冲放大器21的输出电压Vout顺序变化。在图9中，使用加计数器33，但也可以使用减计数器。
此外，上述实施例仅仅示出任意的实施本发明的具体化的一个示例，而非据此来对本发明的技术上的范围进行限定性的解释。即，本发明不脱离其精神或其主要特征，能够以各种各样的形式来实施。
下面说明在产业上的实用性。
本发明可用于在各种各样的模拟电路中得到广泛利用的发生基准电压的基准电压发生电路。

Claims (3)

1.一种基准电压发生电路，其特征在于，包括：
缓冲放大器，由电源电压驱动，其输出电压被取出作为基准电压；电阻性元件，用于使用上述电源电压，决定上述缓冲放大器的输入电压；
带隙调节器，由上述电源电压驱动；
分压电阻，对上述带隙调节器的输出电压进行分压；
比较器，比较上述缓冲放大器的输入电压和上述带隙调节器的输出电压，输出比较信号；
上述比较器设有第一比较器及第二比较器，所述第一比较器将由上述分压电阻生成的第一输出电压作为一方输入，所述第二比较器将由上述分压电阻生成的第二输出电压作为一方输入；
控制电路，根据从上述比较器输出的比较信号，可变地控制上述电阻性元件的电阻值，以使得上述缓冲放大器的输出电压进入所希望的电压范围内；
上述控制电路设有计数器，根据从上述第一比较器输出的第一比较信号以及从上述第二比较器输出的第二比较信号，进行加计数或减计数，根据上述计数器的输出值，可变地控制上述电阻性元件的电阻值。
2.按照权利要求1所述的基准电压发生电路，其特征在于：
在上述比较器中，输入上述缓冲放大器的输出电压，代替上述缓冲放大器的输入电压，上述比较器比较上述缓冲放大器的输出电压和上述带隙调节器的输出电压，输出比较信号。
3.按照权利要求1所述的基准电压发生电路，其特征在于：
设有模拟上述电阻性元件的伪电阻性元件；
在上述比较器中，输入由上述伪电阻性元件生成的电压，代替上述缓冲放大器的输入电压，上述比较器比较上述由伪电阻性元件生成的电压和上述带隙调节器的输出电压，输出比较信号。 
CN2007800452242A 2006-12-08 2007-11-30 基准电压发生电路 Active CN101611360B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP331391/2006 2006-12-08
JP2006331391A JP5068522B2 (ja) 2006-12-08 2006-12-08 基準電圧発生回路
PCT/JP2007/073624 WO2008069291A1 (ja) 2006-12-08 2007-11-30 基準電圧発生回路

Publications (2)

Publication Number Publication Date
CN101611360A CN101611360A (zh) 2009-12-23
CN101611360B true CN101611360B (zh) 2012-07-18

Family

ID=39492166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800452242A Active CN101611360B (zh) 2006-12-08 2007-11-30 基准电压发生电路

Country Status (4)

Country Link
US (1) US8058862B2 (zh)
JP (1) JP5068522B2 (zh)
CN (1) CN101611360B (zh)
WO (1) WO2008069291A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5156268B2 (ja) * 2007-06-04 2013-03-06 ラピスセミコンダクタ株式会社 トリミング電圧発生回路
CN101533285B (zh) * 2009-03-31 2011-10-19 炬力集成电路设计有限公司 一种基准电压缓冲电路
CN102289242A (zh) * 2011-02-23 2011-12-21 李仲秋 Npn型晶体管基准电压产生电路
CN102955492B (zh) * 2011-08-18 2014-12-10 祥硕科技股份有限公司 参考电流产生电路
CN103488229B (zh) * 2013-09-17 2015-07-29 电子科技大学 一种用于带隙基准的自动微调电路
KR101610869B1 (ko) 2014-05-07 2016-04-08 주식회사 에스원 전원 공급 장치, 그 구동 방법 및 이를 포함하는 방범 시스템
CN105807833B (zh) * 2014-12-30 2017-08-08 华润矽威科技（上海）有限公司 芯片参数设定模块及方法、锂电池充电芯片的充电电路
CN107390756B (zh) * 2016-05-16 2018-12-14 瑞昱半导体股份有限公司 参考电压缓冲电路
CN108399933B (zh) * 2017-02-07 2021-05-11 群联电子股份有限公司 参考电压产生电路、存储器储存装置及参考电压产生方法
US10401942B2 (en) * 2017-02-22 2019-09-03 Ambiq Micro Inc. Reference voltage sub-system allowing fast power up from extended periods of ultra-low power standby mode
CN111290459B (zh) * 2020-02-11 2021-10-22 杭州未名信科科技有限公司 电压基准源电路
CN115185328A (zh) * 2022-07-25 2022-10-14 深圳市恒运昌真空技术有限公司 调压电路、电信号检测电路与电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004110750A (ja) * 2002-09-20 2004-04-08 Toshiba Microelectronics Corp レギュレータ回路及び半導体集積回路
CN1662863A (zh) * 2003-04-18 2005-08-31 半导体元件工业有限责任公司 形成基准电压的方法及其结构
CN1987710A (zh) * 2005-12-23 2007-06-27 深圳市芯海科技有限公司 一种电压调整装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0659751A (ja) * 1992-08-13 1994-03-04 Matsushita Electric Works Ltd バンドギャップ基準電圧調整回路
JPH06214665A (ja) * 1993-01-20 1994-08-05 Hitachi Ltd 定電流回路と液晶駆動回路
JP2985815B2 (ja) * 1997-01-28 1999-12-06 日本電気株式会社 定電圧回路及びそれを利用したｄａ変換回路
JP2000188374A (ja) * 1998-12-22 2000-07-04 Pioneer Electronic Corp 昇圧電源回路及び半導体集積回路装置
JP2002312044A (ja) * 2001-04-16 2002-10-25 Denso Corp 電源回路
JP2004085384A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 温度センサ回路、半導体集積回路及びその調整方法
JP4768426B2 (ja) * 2005-12-12 2011-09-07 株式会社リコー フィルタの自動調整装置
JP4996203B2 (ja) * 2006-11-07 2012-08-08 ルネサスエレクトロニクス株式会社 電源電圧回路
JP5151332B2 (ja) * 2007-09-11 2013-02-27 株式会社リコー 同期整流型スイッチングレギュレータ
JP4937078B2 (ja) * 2007-10-22 2012-05-23 株式会社東芝 定電圧電源回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004110750A (ja) * 2002-09-20 2004-04-08 Toshiba Microelectronics Corp レギュレータ回路及び半導体集積回路
CN1662863A (zh) * 2003-04-18 2005-08-31 半导体元件工业有限责任公司 形成基准电压的方法及其结构
CN1987710A (zh) * 2005-12-23 2007-06-27 深圳市芯海科技有限公司 一种电压调整装置

Also Published As

Publication number Publication date
US20100315060A1 (en) 2010-12-16
CN101611360A (zh) 2009-12-23
JP5068522B2 (ja) 2012-11-07
WO2008069291A1 (ja) 2008-06-12
US8058862B2 (en) 2011-11-15
JP2008146275A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
CN101611360B (zh) 基准电压发生电路
CN103558891B (zh) 低压差稳压器
CN106549639B (zh) 一种增益自适应误差放大器
CN101533285B (zh) 一种基准电压缓冲电路
CN101839941B (zh) 信号感测放大器
US5140190A (en) Output circuit for a bipolar complementary metal oxide semiconductor
JP4176152B2 (ja) 分圧器回路
CN100485572C (zh) 一种超低工作电压能隙基准电压源
CN114895743A (zh) 一种用于动态偏置电流ldo的低启动电流电路
CN111458554B (zh) 一种高精度电流监测电路
JP3871551B2 (ja) 電圧供給回路
CN102064777B (zh) 放大电路
CN219496975U (zh) 一种兼容宽电压输出的恒流驱动电路
JPH08228114A (ja) 定電流源回路
CN220795713U (zh) 一种基准电路及驱动芯片
Barile et al. Power-efficient dynamic-biased CCII
CN2715422Y (zh) 偏置电路
JPS63150713A (ja) 定電圧源回路
US6744306B2 (en) Filter circuit
TWI657249B (zh) 電流感測電路
JPS63244217A (ja) 電源電圧変換回路
CN203813664U (zh) 一种输出随控制电压上升而下降的分段电流源
JP2001244758A (ja) バッファ回路およびホールド回路
JPH02122724A (ja) レベル変換回路
CN114039560A (zh) 一种运算放大器及其输出级电路

Legal Events

Date Code Title Description
ASS Succession or assignment of patent right

Owner name: RICOH CO., LTD.

Free format text: FORMER OWNER: NSC CO., LTD.

Effective date: 20091120

C06 Publication
C41 Transfer of patent application or patent right or utility model
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20091120

Address after: Tokyo, Japan

Applicant after: Ricoh Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NSC Corporation

Co-applicant before: Ricoh Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RICOH MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RICOH CO. LTD.

Effective date: 20150330

TR01 Transfer of patent right

Effective date of registration: 20150330

Address after: Osaka

Patentee after: Ricoh Microelectronics Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Ricoh Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220511

Address after: Tokyo

Patentee after: Riqingfang Microelectronics Co.,Ltd.

Address before: Osaka, Japan

Patentee before: RICOH ELECTRONIC DEVICES CO.,LTD.