JP2004110750A - レギュレータ回路及び半導体集積回路 - Google Patents
レギュレータ回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP2004110750A JP2004110750A JP2002276214A JP2002276214A JP2004110750A JP 2004110750 A JP2004110750 A JP 2004110750A JP 2002276214 A JP2002276214 A JP 2002276214A JP 2002276214 A JP2002276214 A JP 2002276214A JP 2004110750 A JP2004110750 A JP 2004110750A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- transistor
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能となるレギュレータ回路及び半導体集積回路を得る。
【解決手段】基準電圧生成部1と、基準電圧生成部1の出力側に接続されたゲインアンプ12と、ソース端子を入力電源VCCに、ゲート端子をゲインアンプ12の出力端子にそれぞれ接続する第1のトランジスタP1及び第2のトランジスタP2と、第1のトランジスタP1及び第2のトランジスタP2のドレイン端子にそれぞれ接続される電圧設定部5と、第1のトランジスタP1のドレイン端子に接続された第1のバッファアンプ13と、第2のトランジスタP2のドレイン端子に接続された第2のバッファアンプ14とを備える。
【選択図】 図1
【解決手段】基準電圧生成部1と、基準電圧生成部1の出力側に接続されたゲインアンプ12と、ソース端子を入力電源VCCに、ゲート端子をゲインアンプ12の出力端子にそれぞれ接続する第1のトランジスタP1及び第2のトランジスタP2と、第1のトランジスタP1及び第2のトランジスタP2のドレイン端子にそれぞれ接続される電圧設定部5と、第1のトランジスタP1のドレイン端子に接続された第1のバッファアンプ13と、第2のトランジスタP2のドレイン端子に接続された第2のバッファアンプ14とを備える。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、レギュレータ回路に係り、特に多出力レギュレータ回路及びこれを集積化した半導体集積回路に関する。
【0002】
【従来の技術】
レギュレータ回路は、電源電圧の入力変動に対し安定した出力電圧を出力する回路であり、携帯情報機器に内蔵されるマイクロプロセッサ、水晶発振回路などの発振回路の電源や表示回路の昇圧基準電圧源に用いられる。通常、携帯情報機器等に内蔵されるレギュレータ回路は、発振回路と表示回路の電源電圧として、それぞれ異なる2つの出力電圧を必要とする。発振回路は電源電圧が高精度であれば、電源の入力変動による周波数変動を抑制することができ、低消費電力化を実現できる。また、表示回路は電源電圧が高精度であれば、液晶パネルの表示品位を向上させることができる。
【0003】
従来のレギュレータ回路は、図7に示すように、電源VCCとグランドGND間に接続された基準電圧生成部201と、基準電圧生成部201の出力側に接続された出力設定部202と、出力設定部202の出力側に接続されたバッファアンプ213及びバッファアンプ214とにより構成される。出力設定部202は、ゲインアンプ211とゲインアンプ211の出力端子に接続されたゲイン調整部212とにより構成される。ゲイン調整部212は、ソース端子及びバックゲート端子を電源VCCに、ゲート端子をゲインアンプ211の出力端子にそれぞれ接続するpMOSトランジスタP201と、pMOSトランジスタP201のドレイン端子とグランドGNDとの間に順に直列に接続された抵抗R201、抵抗R202、抵抗R203とにより構成される(以下において「第1の従来技術」という)。
【0004】
第1の従来技術に係るレギュレータ回路において、先ずゲインアンプ211は、基準電圧生成部201から出力される電圧と、ゲイン調整部212から帰還される電圧をもとに、基準電圧Vrefを増幅した電圧を出力する。pMOSトランジスタP201は、基準電圧Vrefを増幅した電圧をゲート端子に入力し、ドレイン端子から基準電流を出力する。直列に接続された抵抗R201、R202、R203は、その両端に基準電流と各抵抗の抵抗値との積によって求められる電圧を発生する。ゲイン調整部212は、pMOSトランジスタP201のドレイン端子と、抵抗R201と抵抗R202との接続点からそれぞれ異なる電圧値に設定された電圧を出力する。バッファアンプ213とバッファアンプ214は、この2つの設定電圧をインピーダンス変換し、出力端子220から出力電圧V201を、出力端子221から出力電圧V202をそれぞれ出力する。
【0005】
また、図7に示す基準電圧生成部201の出力側には、出力設定部202が1つしか接続されていないのに対し、基準電圧生成部201の出力側に2つの出力部設定部を有するレギュレータ回路も用いられている(以下において「第2の従来技術」という)。第2の従来技術に係るレギュレータ回路は、それぞれ個別に設けられたゲイン調整部のpMOSトランジスタのドレイン端子から2つの設定電圧を出力する。
【0006】
【発明が解決しようとする課題】
しかし、図7に示す第1の従来技術のレギュレータ回路は、低く設定された側の設定電圧よりも入力電源電圧VCCの方が降下すると、出力端子221から出力される電圧が基準電流と抵抗R201の積により求められる電圧分降下してしまうという問題があった。入力電源電圧VCCの低下の要因としては、電源にバッテリーを用いる場合の電力消耗による電圧降下や、充放電による電源電圧特性の劣化等が考えられる。
【0007】
一方、第2の従来技術に示すレギュレータ回路は、第1の従来技術における問題点を改善するものであるが、図7に示す出力回路を1つ追加しているため、部品点数が増加し消費電力と部品占有面積が増加してしまうという問題がある。
【0008】
本発明の目的は、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供することである。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の特徴は、基準電圧を生成する基準電圧生成部と、基準電圧生成部の出力側に接続されたゲインアンプと、ソース端子を入力電源に、ゲート端子をゲインアンプの出力端子にそれぞれ接続する第1及び第2のトランジスタと、第1及び第2のトランジスタのドレイン端子にそれぞれ接続される電圧設定部と、第1のトランジスタのドレイン端子に接続された第1のバッファアンプと、第2のトランジスタのドレイン端子に接続された第2のバッファアンプとを備え、第1及び第2のバッファアンプの出力側をそれぞれ第1及び第2の出力端子とすることを要旨とする。
【0010】
本発明の第1の特徴によれば、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供できる。
【0011】
上記目的を達成するために、本発明の第2の特徴は、半導体チップと、半導体チップ上に集積化され、基準電圧を生成する基準電圧生成部と、半導体チップ上に集積化され、基準電圧生成部の出力側に接続されたゲインアンプと、半導体チップ上に集積化され、ソース端子を入力電源に、ゲート端子をゲインアンプの出力端子にそれぞれ接続する第1及び第2のトランジスタと、半導体チップ上に集積化され、第1及び第2のトランジスタのドレイン端子にそれぞれ接続される電圧設定部と、半導体チップ上に集積化され、第1のトランジスタのドレイン端子に接続された第1のバッファアンプと、半導体チップ上に集積化され、第2のトランジスタのドレイン端子に接続された第2のバッファアンプと、第1及び第2のバッファアンプの出力側にそれぞれ接続された第1及び第2の出力端子とを備えることを要旨とする。
【0012】
本発明の第2の特徴によれば、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供できる。
【0013】
【発明の実施の形態】
次に、図面を参照して本発明の第1〜第3の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。
【0014】
(第1の実施の形態)
本発明の第1の実施の形態に係るレギュレータ回路10aは、図1に示すように、基準電圧Vrefを生成する基準電圧生成部1と、基準電圧生成部1の第1の出力側に接続されたゲインアンプ12と、ソース端子を入力電源電圧(高位電源)VCCに、ゲート端子をゲインアンプ12の出力端子にそれぞれ接続する第1のトランジスタP1及び第2のトランジスタP2と、第1のトランジスタP1及び第2のトランジスタP2のドレイン端子にそれぞれ接続される電圧設定部5と、第1のトランジスタP1のドレイン端子に接続された第1のバッファアンプ13と、第2のトランジスタP2のドレイン端子に接続された第2のバッファアンプ14とを備え、第1のバッファアンプ13及び第2のバッファアンプ14の出力側をそれぞれ第1の出力端子20及び第2の出力端子21とする。
【0015】
電圧設定部5は、第1のトランジスタP1のドレイン端子に接続された第1の抵抗R1と、第2のトランジスタP2のドレイン端子に接続された第2の抵抗R2と、一端を第1の抵抗R1及び第2の抵抗R2の接続点に、他端を低位電源VSSに接続した第3の抵抗R3とを備える。
【0016】
基準電圧生成部1は、入力電源電圧VCCと低位電源VSSとの間に接続される。また、ゲインアンプ12、第1のバッファアンプ13、及び第2のバッファアンプ14は、入力電源電圧VCCと基準電圧生成部1の第2の出力側にそれぞれ接続される。ゲインアンプ12の負入力端子は、基準電圧生成部1から出力される基準電圧Vrefを入力する。ゲインアンプ12と第1のトランジスタP1と電圧設定部は帰還ループ回路を形成している。ゲインアンプ12の正入力端子は、電圧設定部5の第1の抵抗R1と第3の抵抗R3との接続点より帰還される帰還電圧が入力される。
【0017】
本発明の第1の実施の形態に係るレギュレータ回路10aの動作を説明する:
(イ)先ず、基準電圧生成部1は、基準電圧Vrefを第1の出力側から出力する。ゲインアンプ12は、負入力端子に基準電圧Vrefが入力されると、基準電圧Vefと帰還電圧が等しくなるようにゲインアンプ12の出力端子から電圧を出力する。具体的には、出力電圧をVout、第1の抵抗R1の抵抗値をR1、第2の抵抗の抵抗値をR2とすると、
Vout=−(1+R1/R3)Vref ・・・・・(1)
で表される。
【0018】
(ロ)次に、第1のトランジスタP1は、ゲート端子にゲインアンプ12から出力される電圧を入力し、ドレイン端子から第1の定電流I1を出力する。また、第2のトランジスタP2は、ゲート端子にゲインアンプ12から出力される電圧を入力し、ドレイン端子から第2の定電流I2を出力する。
【0019】
(ハ)次に、電圧設定部5は、第1の定電流I1を電圧に変換し、第1のトランジスタP1のドレイン端子と第1の抵抗R1の接続点から第1の設定電圧SV1を、第2のトランジスタP2のドレイン端子と第2の抵抗R2との接続点から第2の設定電圧SV2を出力する。
【0020】
(ニ)次に、第1のバッファアンプ13は、正入力端子から第1の設定電圧SV1を入力し、インピーダンス変換後に第1の出力端子20から第1の出力電圧V1を出力する。第2のバッファアンプ14は、正入力端子から第2の設定電圧SV2を入力し、インピーダンス変換後に第2の出力端子21から第2の出力電圧V2を出力する。
【0021】
次に、入力電源電圧VCCが徐々に低下する場合のレギュレータ回路10aの動作を、図2を用いて説明する。入力電源電圧VCCが徐々に低下する電源の具体例としては、例えばバッテリー等を用いる場合が考えられる。バッテリーの出力電圧がより低電圧となっても最低動作電圧Vminを出力することができる。また、バッテリーは充放電を繰り返すうちに劣化し、出力電圧が徐々に低くなっていくこともある。図1に示すレギュレータ回路10aは、入力電源電圧VCCを第2のトランジスタP2を介して直接出力する。このため、図2(a)に示すように、第2の出力電圧V2より入力電源電圧VCCが降下しても、第2の出力端子21から入力電源電圧VCCとほぼ同等の電圧を出力することができる。一方、図7に示す第1の従来技術のレギュレータ回路は、図2(b)に示すように、出力電圧V202より入力電源電圧VCCが降下すると、出力端子221は入力電源電圧VCCから抵抗R201と抵抗R201に流れる電流の積により求められる電圧分だけ降下した電圧を出力する。
【0022】
ここで、第2の出力電圧V2及び出力電圧V202として出力しなければならない電圧を仮に最低動作電圧Vminとする。図2(a)に示す「Va」は、入力電源電圧VCCを徐々に降下させた場合の第2の出力電圧V2が最低動作電圧Vminと一致する電圧を表す。また、図2(b)に示す「Vb」は、入力電源電圧VCCを徐々に降下させた場合の出力電圧V202が最低動作電圧Vminと一致する電圧を表す。レギュレータ回路から出力される出力電圧V202は、レギュレータ回路10aから出力される第2の出力電圧V2に対して抵抗R201により発生する電圧分だけ降下していることからVa<Vbであることがわかる。すなわち、レギュレータ回路10aは、図7に示す第1の従来技術のレギュレータ回路と比べ、入力電源電圧VCCが低電圧であっても最低動作電圧Vminを出力することができる。
【0023】
次に、図1に示すレギュレータ回路10aに電源が投入された直後の電流の立ち上がり特性を図3を用いて説明する。図3に示す電流特性PL1は、第1のトランジスタP1のドレイン端子の電源投入時に流れる電流立ち上がり特性である。図3に示す電流特性PL2は、第2のトランジスタP2のドレイン端子の電源投入時に流れる電流立ち上がり特性である。電流特性PL1と電流特性PL2とを比較してわかるように、第1のトランジスタP1と第2のトランジスタP2は、異なる起動特性を示す。電流特性PL1と電流特性PL2は、ぞれぞれ第1のトランジスタP1と第2のトランジスタP2のゲート容量に起因する。電流特性PL1と電流特性PL2が異なることにより、第2のトランジスタP2のドレイン端子から出力される電圧波形は実際にはオーバーシュートする波形となる。この電源投入時のオーバーシュートを抑制するためには、第1のトランジスタP1と第2のトランジスタP2の変換コンダクタンスgmを調整することが好適である。具体的には、第1のトランジスタP1と第2のトランジスタP2のチャネル幅を修正すればよい。すなわち、電流特性PL1と電流特性PL2とが示す電源投入時の起動電流のバラツキを、補正電流特性PL3に示すような立ち上がり波形に補正することが望ましい。
【0024】
本発明の第1の実施の形態に係るレギュレータ回路10aによれば、入力電源電圧VCCの低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能となる。
【0025】
(第2の実施の形態)
本発明の第2の実施の形態に係るレギュレータ回路10bは、図4に示すように、図1に示すレギュレータ回路10aの第1の抵抗R1及び第2の抵抗R2の接続点と第3の抵抗R3との間に第4の抵抗R4を設けている。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。
【0026】
本発明の第2の実施の形態に係るレギュレータ回路10bにおいて、ゲインアンプ12は、基準電圧生成部1から出力される基準電圧Vrefを入力し、基準電圧Vrefと電圧設定部5の第3の抵抗と第4の抵抗との接続点より帰還される帰還電圧とが等しくなるように電圧を出力する。次に、第1のトランジスタP1及び第2のトランジスタP2は、ドレイン端子からそれぞれ第1の定電流I1と第2の定電流I2を出力する。次に、電圧設定部5は、第1のトランジスタP1のドレイン端子と第1の抵抗の接続点から第1の設定電圧SV1を、第2のトランジスタP2のドレイン端子と第2の抵抗R2との接続点から第2の設定電圧SV2を出力する。次に、第1のバッファアンプ13は、正入力端子から第1の設定電圧SV1を入力し、インピーダンス変換後に第1の出力端子20から第1の出力電圧V1を出力する。第2のバッファアンプ14は、正入力端子から第2の設定電圧SV2を入力し、インピーダンス変換後に第2の出力端子21から第2の出力電圧V2を出力する。
【0027】
本発明の第2の実施の形態に係るレギュレータ回路10bによれば、入力電源電圧VCCの低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能となる。更に、第4の抵抗R4を設けることにより、第1の抵抗R1と、第3の抵抗R3の値を小さくすることができ、半導体集積回路として用いた場合にも高集積化が可能となる。
【0028】
(第3の実施の形態)
本発明の第3の実施の形態に係るレギュレータ回路10cは、図4に示すように、図3に示すレギュレータ回路10bの第2の抵抗R2を削除している。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。
【0029】
次に、本発明の第3の実施の形態に係るレギュレータ回路10cにおいて、ゲインアンプ12は、基準電圧生成部1から出力される基準電圧Vrefを入力し、基準電圧Vrefと電圧設定部5の第3の抵抗と第4の抵抗との接続点より帰還される帰還電圧とが等しくなるように電圧を出力する。次に、第1のトランジスタP1及び第2のトランジスタP2は、ドレイン端子からそれぞれ第1の定電流I1と第2の定電流I2を出力する。次に、電圧設定部5は、第1のトランジスタP1のドレイン端子と第1の抵抗の接続点から第1の設定電圧SV1を、第2のトランジスタP2のドレイン端子と第4の抵抗R4との接続点から第2の設定電圧SV2を出力する。次に、第1のバッファアンプ13は、正入力端子から第1の設定電圧SV1を入力し、インピーダンス変換後に第1の出力端子20から第1の出力電圧V1を出力する。第2のバッファアンプ14は、正入力端子から第2の設定電圧SV2を入力し、インピーダンス変換後に第2の出力端子21から第2の出力電圧V2を出力する。
【0030】
本発明の第3の実施の形態に係るレギュレータ回路10cによれば、入力電源電圧VCCの低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能となる。更に、第4の抵抗R4を設けることにより、第1の抵抗R1の値を小さくすることができ、半導体集積回路として用いた場合にも高集積化が可能となる。
【0031】
(半導体集積回路)
本発明の第1〜第3の実施の形態に係るレギュレータ回路10a,10b,10cは、図6に示すように、基準電圧生成部1、第1のトランジスタP1、第2のトランジスタP2、電圧設定部5、ゲインアンプ12、第1のバッファアンプ13、第2のバッファアンプ14を同一の半導体チップ101上にモノリシックに集積化し、形成することが可能である。
【0032】
半導体チップ101のボンディングパッド90aは、入力電源VCCに接続するための半導体チップ101上に形成された内部端子であり、基準電圧生成部1、ゲインアンプ12、第1のトランジスタP1のソース端子、第2のトランジスタP2のソース端子、第1のバッファアンプ13、第2のバッファアンプ14に電気的に接続される。
【0033】
半導体チップ101のボンディングパッド90bは、低位電源VSSに接続するための半導体チップ101上に形成された内部端子であり、基準電圧生成部1、電圧設定部5に電気的に接続される。
【0034】
半導体チップ101のボンディングパッド90cは、第1の出力電圧V1を出力するための半導体チップ101上に形成された内部端子であり、第1のバッファアンプ13の出力端子及び負入力端子に電気的に接続される。
【0035】
半導体チップ101のボンディングパッド90dは、第2の出力電圧V2を出力するための半導体チップ101上に形成された内部端子であり、第2のバッファアンプ14の出力端子及び負入力端子に電気的に接続される。
【0036】
一方、同様に基準電圧生成部1の第1の出力側とゲインアンプ12の負入力端子は電気的に接続されている。基準電圧生成部1の第2の出力側とゲインアンプ12、第1のバッファアンプ13、第2のバッファアンプ14はそれぞれ電気的に接続されている。ゲインアンプ12の出力端子と第1のトランジスタP1及び第2のトランジスタP2のゲート端子は電気的に接続されている。第1のトランジスタP1及び第2のトランジスタP2のドレイン端子は電圧設定部にそれぞれ電気的に接続されている。電圧設定部5とゲインアンプ12の正入力端子は電気的に接続されている。
【0037】
図6においては、デジタルCMOSプロセスを用いて形成できる範囲で半導体チップ101を構成している。具体的には、ボンディングパッド90a、90b、90c、90dは、例えば半導体チップ101の素子形成表面に形成された1×1018〜1×1021cm−3程度のドナーもしくはアクセプターがドープされた複数の高不純物密度領域(ソース領域/ドレイン領域等)にそれぞれ接続されている。そして、この複数の高不純物密度領域にオーミック接触するように、アルミニウム(Al)、もしくはアルミニウム合金(Al−Si、Al−Cu−Si)等の金属からなる複数の電極層が形成されている。そしてこの複数の電極層の上部には、酸化膜(SiO2)、PSG膜、BPSG膜、窒化膜(Si3N4)、あるいは、ポリイミド膜等からなるパッシベーション膜が形成されている。そして、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部(窓口)を設け、ボンディングパッド90a、90b、90c、90dを構成している。あるいは、複数の電極層と金属配線で接続された他の金属パターンとして、ボンディングパッド90a、90b、90c、90dを形成しても構わない。又、ポリシリコンゲート電極にアルミニウム(Al)、もしくはアルミニウム合金(Al−Si、Al−Cu−Si)等の金属からなるボンディングパッド90a、90b、90c、90dを形成することが可能である。あるいは、複数のポリシリコンゲート電極に接続されたゲート配線等の複数の信号線を介して、他の複数のボンディングパッドを設けてもよい。ポリシリコンから成るゲート電極の替わりにタングステン(W)、チタン(Ti)、モリブデン(Mo)等の高融点金属、これらのシリサイド(WSi2、TiSi2、MoSi2)等、あるいはこれらのシリサイドを用いたポリサイド等から成るゲート電極でも構わない。
【0038】
(その他の実施の形態)
上記のように、本発明は第1〜第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0039】
既に述べた第1〜第3の実施の形態の説明においては、2出力のレギュレータ回路10a,10b,10cで説明したが、更にトランジスタを追加し多出力電源とすることが可能である。
【0040】
また、レギュレータ回路10a,10b,10cで用いられる第1の抵抗R1、第2の抵抗R2、第3の抵抗R3、第4の抵抗R4については、固定抵抗として説明しているが、可変抵抗とすることが可能である。
【0041】
半導体集積回路の説明においては、レギュレータ回路10a,10b,10cのみを半導体チップ101上にモノリシックに高集積化すると説明しているが、電源用ICとしてだけではなく、他の部品、回路等と同一の半導体基板上に配置することも可能である。
【0042】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【0043】
【発明の効果】
本発明によれば、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るレギュレータ回路を説明する図である。
【図2】図2(a)は、本発明の第1の実施の形態に係るレギュレータ回路の動作を説明する図である。図2(b)は、従来のレギュレータ回路の動作を説明する図である。
【図3】本発明の第1の実施の形態に係るレギュレータ回路の電源投入時の出力特性を説明する図である。
【図4】本発明の第2の実施の形態に係るレギュレータ回路を説明する図である。
【図5】本発明の第3の実施の形態に係るレギュレータ回路を説明する図である。
【図6】本発明の第1〜第3の実施の形態に係る半導体集積回路を説明する図である。
【図7】従来のレギュレータ回路を説明する図である。
【符号の説明】
1,201…基準電圧生成部
5…電圧設定部
10a,10b,10c…レギュレータ回路
12…ゲインアンプ
13…第1のバッファアンプ
14…第2のバッファアンプ
90a〜90d…ボンディングパッド
101…半導体チップ
202…出力設定部
211…アンプ
212…ゲイン調整部
213,214…バッファ
【発明の属する技術分野】
本発明は、レギュレータ回路に係り、特に多出力レギュレータ回路及びこれを集積化した半導体集積回路に関する。
【0002】
【従来の技術】
レギュレータ回路は、電源電圧の入力変動に対し安定した出力電圧を出力する回路であり、携帯情報機器に内蔵されるマイクロプロセッサ、水晶発振回路などの発振回路の電源や表示回路の昇圧基準電圧源に用いられる。通常、携帯情報機器等に内蔵されるレギュレータ回路は、発振回路と表示回路の電源電圧として、それぞれ異なる2つの出力電圧を必要とする。発振回路は電源電圧が高精度であれば、電源の入力変動による周波数変動を抑制することができ、低消費電力化を実現できる。また、表示回路は電源電圧が高精度であれば、液晶パネルの表示品位を向上させることができる。
【0003】
従来のレギュレータ回路は、図7に示すように、電源VCCとグランドGND間に接続された基準電圧生成部201と、基準電圧生成部201の出力側に接続された出力設定部202と、出力設定部202の出力側に接続されたバッファアンプ213及びバッファアンプ214とにより構成される。出力設定部202は、ゲインアンプ211とゲインアンプ211の出力端子に接続されたゲイン調整部212とにより構成される。ゲイン調整部212は、ソース端子及びバックゲート端子を電源VCCに、ゲート端子をゲインアンプ211の出力端子にそれぞれ接続するpMOSトランジスタP201と、pMOSトランジスタP201のドレイン端子とグランドGNDとの間に順に直列に接続された抵抗R201、抵抗R202、抵抗R203とにより構成される(以下において「第1の従来技術」という)。
【0004】
第1の従来技術に係るレギュレータ回路において、先ずゲインアンプ211は、基準電圧生成部201から出力される電圧と、ゲイン調整部212から帰還される電圧をもとに、基準電圧Vrefを増幅した電圧を出力する。pMOSトランジスタP201は、基準電圧Vrefを増幅した電圧をゲート端子に入力し、ドレイン端子から基準電流を出力する。直列に接続された抵抗R201、R202、R203は、その両端に基準電流と各抵抗の抵抗値との積によって求められる電圧を発生する。ゲイン調整部212は、pMOSトランジスタP201のドレイン端子と、抵抗R201と抵抗R202との接続点からそれぞれ異なる電圧値に設定された電圧を出力する。バッファアンプ213とバッファアンプ214は、この2つの設定電圧をインピーダンス変換し、出力端子220から出力電圧V201を、出力端子221から出力電圧V202をそれぞれ出力する。
【0005】
また、図7に示す基準電圧生成部201の出力側には、出力設定部202が1つしか接続されていないのに対し、基準電圧生成部201の出力側に2つの出力部設定部を有するレギュレータ回路も用いられている(以下において「第2の従来技術」という)。第2の従来技術に係るレギュレータ回路は、それぞれ個別に設けられたゲイン調整部のpMOSトランジスタのドレイン端子から2つの設定電圧を出力する。
【0006】
【発明が解決しようとする課題】
しかし、図7に示す第1の従来技術のレギュレータ回路は、低く設定された側の設定電圧よりも入力電源電圧VCCの方が降下すると、出力端子221から出力される電圧が基準電流と抵抗R201の積により求められる電圧分降下してしまうという問題があった。入力電源電圧VCCの低下の要因としては、電源にバッテリーを用いる場合の電力消耗による電圧降下や、充放電による電源電圧特性の劣化等が考えられる。
【0007】
一方、第2の従来技術に示すレギュレータ回路は、第1の従来技術における問題点を改善するものであるが、図7に示す出力回路を1つ追加しているため、部品点数が増加し消費電力と部品占有面積が増加してしまうという問題がある。
【0008】
本発明の目的は、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供することである。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の特徴は、基準電圧を生成する基準電圧生成部と、基準電圧生成部の出力側に接続されたゲインアンプと、ソース端子を入力電源に、ゲート端子をゲインアンプの出力端子にそれぞれ接続する第1及び第2のトランジスタと、第1及び第2のトランジスタのドレイン端子にそれぞれ接続される電圧設定部と、第1のトランジスタのドレイン端子に接続された第1のバッファアンプと、第2のトランジスタのドレイン端子に接続された第2のバッファアンプとを備え、第1及び第2のバッファアンプの出力側をそれぞれ第1及び第2の出力端子とすることを要旨とする。
【0010】
本発明の第1の特徴によれば、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供できる。
【0011】
上記目的を達成するために、本発明の第2の特徴は、半導体チップと、半導体チップ上に集積化され、基準電圧を生成する基準電圧生成部と、半導体チップ上に集積化され、基準電圧生成部の出力側に接続されたゲインアンプと、半導体チップ上に集積化され、ソース端子を入力電源に、ゲート端子をゲインアンプの出力端子にそれぞれ接続する第1及び第2のトランジスタと、半導体チップ上に集積化され、第1及び第2のトランジスタのドレイン端子にそれぞれ接続される電圧設定部と、半導体チップ上に集積化され、第1のトランジスタのドレイン端子に接続された第1のバッファアンプと、半導体チップ上に集積化され、第2のトランジスタのドレイン端子に接続された第2のバッファアンプと、第1及び第2のバッファアンプの出力側にそれぞれ接続された第1及び第2の出力端子とを備えることを要旨とする。
【0012】
本発明の第2の特徴によれば、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供できる。
【0013】
【発明の実施の形態】
次に、図面を参照して本発明の第1〜第3の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。
【0014】
(第1の実施の形態)
本発明の第1の実施の形態に係るレギュレータ回路10aは、図1に示すように、基準電圧Vrefを生成する基準電圧生成部1と、基準電圧生成部1の第1の出力側に接続されたゲインアンプ12と、ソース端子を入力電源電圧(高位電源)VCCに、ゲート端子をゲインアンプ12の出力端子にそれぞれ接続する第1のトランジスタP1及び第2のトランジスタP2と、第1のトランジスタP1及び第2のトランジスタP2のドレイン端子にそれぞれ接続される電圧設定部5と、第1のトランジスタP1のドレイン端子に接続された第1のバッファアンプ13と、第2のトランジスタP2のドレイン端子に接続された第2のバッファアンプ14とを備え、第1のバッファアンプ13及び第2のバッファアンプ14の出力側をそれぞれ第1の出力端子20及び第2の出力端子21とする。
【0015】
電圧設定部5は、第1のトランジスタP1のドレイン端子に接続された第1の抵抗R1と、第2のトランジスタP2のドレイン端子に接続された第2の抵抗R2と、一端を第1の抵抗R1及び第2の抵抗R2の接続点に、他端を低位電源VSSに接続した第3の抵抗R3とを備える。
【0016】
基準電圧生成部1は、入力電源電圧VCCと低位電源VSSとの間に接続される。また、ゲインアンプ12、第1のバッファアンプ13、及び第2のバッファアンプ14は、入力電源電圧VCCと基準電圧生成部1の第2の出力側にそれぞれ接続される。ゲインアンプ12の負入力端子は、基準電圧生成部1から出力される基準電圧Vrefを入力する。ゲインアンプ12と第1のトランジスタP1と電圧設定部は帰還ループ回路を形成している。ゲインアンプ12の正入力端子は、電圧設定部5の第1の抵抗R1と第3の抵抗R3との接続点より帰還される帰還電圧が入力される。
【0017】
本発明の第1の実施の形態に係るレギュレータ回路10aの動作を説明する:
(イ)先ず、基準電圧生成部1は、基準電圧Vrefを第1の出力側から出力する。ゲインアンプ12は、負入力端子に基準電圧Vrefが入力されると、基準電圧Vefと帰還電圧が等しくなるようにゲインアンプ12の出力端子から電圧を出力する。具体的には、出力電圧をVout、第1の抵抗R1の抵抗値をR1、第2の抵抗の抵抗値をR2とすると、
Vout=−(1+R1/R3)Vref ・・・・・(1)
で表される。
【0018】
(ロ)次に、第1のトランジスタP1は、ゲート端子にゲインアンプ12から出力される電圧を入力し、ドレイン端子から第1の定電流I1を出力する。また、第2のトランジスタP2は、ゲート端子にゲインアンプ12から出力される電圧を入力し、ドレイン端子から第2の定電流I2を出力する。
【0019】
(ハ)次に、電圧設定部5は、第1の定電流I1を電圧に変換し、第1のトランジスタP1のドレイン端子と第1の抵抗R1の接続点から第1の設定電圧SV1を、第2のトランジスタP2のドレイン端子と第2の抵抗R2との接続点から第2の設定電圧SV2を出力する。
【0020】
(ニ)次に、第1のバッファアンプ13は、正入力端子から第1の設定電圧SV1を入力し、インピーダンス変換後に第1の出力端子20から第1の出力電圧V1を出力する。第2のバッファアンプ14は、正入力端子から第2の設定電圧SV2を入力し、インピーダンス変換後に第2の出力端子21から第2の出力電圧V2を出力する。
【0021】
次に、入力電源電圧VCCが徐々に低下する場合のレギュレータ回路10aの動作を、図2を用いて説明する。入力電源電圧VCCが徐々に低下する電源の具体例としては、例えばバッテリー等を用いる場合が考えられる。バッテリーの出力電圧がより低電圧となっても最低動作電圧Vminを出力することができる。また、バッテリーは充放電を繰り返すうちに劣化し、出力電圧が徐々に低くなっていくこともある。図1に示すレギュレータ回路10aは、入力電源電圧VCCを第2のトランジスタP2を介して直接出力する。このため、図2(a)に示すように、第2の出力電圧V2より入力電源電圧VCCが降下しても、第2の出力端子21から入力電源電圧VCCとほぼ同等の電圧を出力することができる。一方、図7に示す第1の従来技術のレギュレータ回路は、図2(b)に示すように、出力電圧V202より入力電源電圧VCCが降下すると、出力端子221は入力電源電圧VCCから抵抗R201と抵抗R201に流れる電流の積により求められる電圧分だけ降下した電圧を出力する。
【0022】
ここで、第2の出力電圧V2及び出力電圧V202として出力しなければならない電圧を仮に最低動作電圧Vminとする。図2(a)に示す「Va」は、入力電源電圧VCCを徐々に降下させた場合の第2の出力電圧V2が最低動作電圧Vminと一致する電圧を表す。また、図2(b)に示す「Vb」は、入力電源電圧VCCを徐々に降下させた場合の出力電圧V202が最低動作電圧Vminと一致する電圧を表す。レギュレータ回路から出力される出力電圧V202は、レギュレータ回路10aから出力される第2の出力電圧V2に対して抵抗R201により発生する電圧分だけ降下していることからVa<Vbであることがわかる。すなわち、レギュレータ回路10aは、図7に示す第1の従来技術のレギュレータ回路と比べ、入力電源電圧VCCが低電圧であっても最低動作電圧Vminを出力することができる。
【0023】
次に、図1に示すレギュレータ回路10aに電源が投入された直後の電流の立ち上がり特性を図3を用いて説明する。図3に示す電流特性PL1は、第1のトランジスタP1のドレイン端子の電源投入時に流れる電流立ち上がり特性である。図3に示す電流特性PL2は、第2のトランジスタP2のドレイン端子の電源投入時に流れる電流立ち上がり特性である。電流特性PL1と電流特性PL2とを比較してわかるように、第1のトランジスタP1と第2のトランジスタP2は、異なる起動特性を示す。電流特性PL1と電流特性PL2は、ぞれぞれ第1のトランジスタP1と第2のトランジスタP2のゲート容量に起因する。電流特性PL1と電流特性PL2が異なることにより、第2のトランジスタP2のドレイン端子から出力される電圧波形は実際にはオーバーシュートする波形となる。この電源投入時のオーバーシュートを抑制するためには、第1のトランジスタP1と第2のトランジスタP2の変換コンダクタンスgmを調整することが好適である。具体的には、第1のトランジスタP1と第2のトランジスタP2のチャネル幅を修正すればよい。すなわち、電流特性PL1と電流特性PL2とが示す電源投入時の起動電流のバラツキを、補正電流特性PL3に示すような立ち上がり波形に補正することが望ましい。
【0024】
本発明の第1の実施の形態に係るレギュレータ回路10aによれば、入力電源電圧VCCの低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能となる。
【0025】
(第2の実施の形態)
本発明の第2の実施の形態に係るレギュレータ回路10bは、図4に示すように、図1に示すレギュレータ回路10aの第1の抵抗R1及び第2の抵抗R2の接続点と第3の抵抗R3との間に第4の抵抗R4を設けている。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。
【0026】
本発明の第2の実施の形態に係るレギュレータ回路10bにおいて、ゲインアンプ12は、基準電圧生成部1から出力される基準電圧Vrefを入力し、基準電圧Vrefと電圧設定部5の第3の抵抗と第4の抵抗との接続点より帰還される帰還電圧とが等しくなるように電圧を出力する。次に、第1のトランジスタP1及び第2のトランジスタP2は、ドレイン端子からそれぞれ第1の定電流I1と第2の定電流I2を出力する。次に、電圧設定部5は、第1のトランジスタP1のドレイン端子と第1の抵抗の接続点から第1の設定電圧SV1を、第2のトランジスタP2のドレイン端子と第2の抵抗R2との接続点から第2の設定電圧SV2を出力する。次に、第1のバッファアンプ13は、正入力端子から第1の設定電圧SV1を入力し、インピーダンス変換後に第1の出力端子20から第1の出力電圧V1を出力する。第2のバッファアンプ14は、正入力端子から第2の設定電圧SV2を入力し、インピーダンス変換後に第2の出力端子21から第2の出力電圧V2を出力する。
【0027】
本発明の第2の実施の形態に係るレギュレータ回路10bによれば、入力電源電圧VCCの低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能となる。更に、第4の抵抗R4を設けることにより、第1の抵抗R1と、第3の抵抗R3の値を小さくすることができ、半導体集積回路として用いた場合にも高集積化が可能となる。
【0028】
(第3の実施の形態)
本発明の第3の実施の形態に係るレギュレータ回路10cは、図4に示すように、図3に示すレギュレータ回路10bの第2の抵抗R2を削除している。他は第1の実施の形態と実質的に同様であるので、重複した記載を省略する。
【0029】
次に、本発明の第3の実施の形態に係るレギュレータ回路10cにおいて、ゲインアンプ12は、基準電圧生成部1から出力される基準電圧Vrefを入力し、基準電圧Vrefと電圧設定部5の第3の抵抗と第4の抵抗との接続点より帰還される帰還電圧とが等しくなるように電圧を出力する。次に、第1のトランジスタP1及び第2のトランジスタP2は、ドレイン端子からそれぞれ第1の定電流I1と第2の定電流I2を出力する。次に、電圧設定部5は、第1のトランジスタP1のドレイン端子と第1の抵抗の接続点から第1の設定電圧SV1を、第2のトランジスタP2のドレイン端子と第4の抵抗R4との接続点から第2の設定電圧SV2を出力する。次に、第1のバッファアンプ13は、正入力端子から第1の設定電圧SV1を入力し、インピーダンス変換後に第1の出力端子20から第1の出力電圧V1を出力する。第2のバッファアンプ14は、正入力端子から第2の設定電圧SV2を入力し、インピーダンス変換後に第2の出力端子21から第2の出力電圧V2を出力する。
【0030】
本発明の第3の実施の形態に係るレギュレータ回路10cによれば、入力電源電圧VCCの低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能となる。更に、第4の抵抗R4を設けることにより、第1の抵抗R1の値を小さくすることができ、半導体集積回路として用いた場合にも高集積化が可能となる。
【0031】
(半導体集積回路)
本発明の第1〜第3の実施の形態に係るレギュレータ回路10a,10b,10cは、図6に示すように、基準電圧生成部1、第1のトランジスタP1、第2のトランジスタP2、電圧設定部5、ゲインアンプ12、第1のバッファアンプ13、第2のバッファアンプ14を同一の半導体チップ101上にモノリシックに集積化し、形成することが可能である。
【0032】
半導体チップ101のボンディングパッド90aは、入力電源VCCに接続するための半導体チップ101上に形成された内部端子であり、基準電圧生成部1、ゲインアンプ12、第1のトランジスタP1のソース端子、第2のトランジスタP2のソース端子、第1のバッファアンプ13、第2のバッファアンプ14に電気的に接続される。
【0033】
半導体チップ101のボンディングパッド90bは、低位電源VSSに接続するための半導体チップ101上に形成された内部端子であり、基準電圧生成部1、電圧設定部5に電気的に接続される。
【0034】
半導体チップ101のボンディングパッド90cは、第1の出力電圧V1を出力するための半導体チップ101上に形成された内部端子であり、第1のバッファアンプ13の出力端子及び負入力端子に電気的に接続される。
【0035】
半導体チップ101のボンディングパッド90dは、第2の出力電圧V2を出力するための半導体チップ101上に形成された内部端子であり、第2のバッファアンプ14の出力端子及び負入力端子に電気的に接続される。
【0036】
一方、同様に基準電圧生成部1の第1の出力側とゲインアンプ12の負入力端子は電気的に接続されている。基準電圧生成部1の第2の出力側とゲインアンプ12、第1のバッファアンプ13、第2のバッファアンプ14はそれぞれ電気的に接続されている。ゲインアンプ12の出力端子と第1のトランジスタP1及び第2のトランジスタP2のゲート端子は電気的に接続されている。第1のトランジスタP1及び第2のトランジスタP2のドレイン端子は電圧設定部にそれぞれ電気的に接続されている。電圧設定部5とゲインアンプ12の正入力端子は電気的に接続されている。
【0037】
図6においては、デジタルCMOSプロセスを用いて形成できる範囲で半導体チップ101を構成している。具体的には、ボンディングパッド90a、90b、90c、90dは、例えば半導体チップ101の素子形成表面に形成された1×1018〜1×1021cm−3程度のドナーもしくはアクセプターがドープされた複数の高不純物密度領域(ソース領域/ドレイン領域等)にそれぞれ接続されている。そして、この複数の高不純物密度領域にオーミック接触するように、アルミニウム(Al)、もしくはアルミニウム合金(Al−Si、Al−Cu−Si)等の金属からなる複数の電極層が形成されている。そしてこの複数の電極層の上部には、酸化膜(SiO2)、PSG膜、BPSG膜、窒化膜(Si3N4)、あるいは、ポリイミド膜等からなるパッシベーション膜が形成されている。そして、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部(窓口)を設け、ボンディングパッド90a、90b、90c、90dを構成している。あるいは、複数の電極層と金属配線で接続された他の金属パターンとして、ボンディングパッド90a、90b、90c、90dを形成しても構わない。又、ポリシリコンゲート電極にアルミニウム(Al)、もしくはアルミニウム合金(Al−Si、Al−Cu−Si)等の金属からなるボンディングパッド90a、90b、90c、90dを形成することが可能である。あるいは、複数のポリシリコンゲート電極に接続されたゲート配線等の複数の信号線を介して、他の複数のボンディングパッドを設けてもよい。ポリシリコンから成るゲート電極の替わりにタングステン(W)、チタン(Ti)、モリブデン(Mo)等の高融点金属、これらのシリサイド(WSi2、TiSi2、MoSi2)等、あるいはこれらのシリサイドを用いたポリサイド等から成るゲート電極でも構わない。
【0038】
(その他の実施の形態)
上記のように、本発明は第1〜第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0039】
既に述べた第1〜第3の実施の形態の説明においては、2出力のレギュレータ回路10a,10b,10cで説明したが、更にトランジスタを追加し多出力電源とすることが可能である。
【0040】
また、レギュレータ回路10a,10b,10cで用いられる第1の抵抗R1、第2の抵抗R2、第3の抵抗R3、第4の抵抗R4については、固定抵抗として説明しているが、可変抵抗とすることが可能である。
【0041】
半導体集積回路の説明においては、レギュレータ回路10a,10b,10cのみを半導体チップ101上にモノリシックに高集積化すると説明しているが、電源用ICとしてだけではなく、他の部品、回路等と同一の半導体基板上に配置することも可能である。
【0042】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【0043】
【発明の効果】
本発明によれば、入力電源電圧の低下時にも出力電圧の維持が可能であり、小型化と低消費電力化が可能なレギュレータ回路及び半導体集積回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るレギュレータ回路を説明する図である。
【図2】図2(a)は、本発明の第1の実施の形態に係るレギュレータ回路の動作を説明する図である。図2(b)は、従来のレギュレータ回路の動作を説明する図である。
【図3】本発明の第1の実施の形態に係るレギュレータ回路の電源投入時の出力特性を説明する図である。
【図4】本発明の第2の実施の形態に係るレギュレータ回路を説明する図である。
【図5】本発明の第3の実施の形態に係るレギュレータ回路を説明する図である。
【図6】本発明の第1〜第3の実施の形態に係る半導体集積回路を説明する図である。
【図7】従来のレギュレータ回路を説明する図である。
【符号の説明】
1,201…基準電圧生成部
5…電圧設定部
10a,10b,10c…レギュレータ回路
12…ゲインアンプ
13…第1のバッファアンプ
14…第2のバッファアンプ
90a〜90d…ボンディングパッド
101…半導体チップ
202…出力設定部
211…アンプ
212…ゲイン調整部
213,214…バッファ
Claims (6)
- 基準電圧を生成する基準電圧生成部と、
前記基準電圧生成部の出力側に接続されたゲインアンプと、
ソース端子を入力電源に、ゲート端子を前記ゲインアンプの出力端子にそれぞれ接続する第1及び第2のトランジスタと、
前記第1及び第2のトランジスタのドレイン端子にそれぞれ接続される電圧設定部と、
前記第1のトランジスタのドレイン端子に接続された第1のバッファアンプと、
前記第2のトランジスタのドレイン端子に接続された第2のバッファアンプ
とを備え、前記第1及び第2のバッファアンプの出力側をそれぞれ第1及び第2の出力端子とすることを特徴とするレギュレータ回路。 - 前記電圧設定部は、
前記第1のトランジスタのドレイン端子に接続された第1の抵抗と、
前記第2のトランジスタのドレイン端子に接続された第2の抵抗と、
一端を前記第1の抵抗及び前記第2の抵抗の接続点に、他端を前記入力電源の電圧より低い電圧の配線に接続した第3の抵抗
とを備えることを特徴とする請求項1に記載のレギュレータ回路。 - 前記電圧設定部は、前記第1の抵抗及び前記第2の抵抗の接続点と前記第3の抵抗との間に第4の抵抗を設けることを特徴とする請求項2に記載のレギュレータ回路。
- 半導体チップと、
前記半導体チップ上に集積化され、基準電圧を生成する基準電圧生成部と、
前記半導体チップ上に集積化され、前記基準電圧生成部の出力側に接続されたゲインアンプと、
前記半導体チップ上に集積化され、ソース端子を入力電源に、ゲート端子を前記ゲインアンプの出力端子にそれぞれ接続する第1及び第2のトランジスタと、前記半導体チップ上に集積化され、前記第1及び第2のトランジスタのドレイン端子にそれぞれ接続される電圧設定部と、
前記半導体チップ上に集積化され、前記第1のトランジスタのドレイン端子に接続された第1のバッファアンプと、
前記半導体チップ上に集積化され、前記第2のトランジスタのドレイン端子に接続された第2のバッファアンプと、
前記第1及び第2のバッファアンプの出力側にそれぞれ接続された第1及び第2の出力端子
とを備えることを特徴とする半導体集積回路。 - 前記電圧設定部は、
前記第1のトランジスタのドレイン端子に接続された第1の抵抗と、
前記第2のトランジスタのドレイン端子に接続された第2の抵抗と、
一端を前記第1の抵抗及び前記第2の抵抗の接続点に、他端を前記入力電源の電圧より低い電圧の配線に接続した第3の抵抗
とを備えることを特徴とする請求項4に記載の半導体集積回路。 - 前記電圧設定部は、前記第1の抵抗及び前記第2の抵抗の接続点と前記第3の抵抗との間に第4の抵抗を設けることを特徴とする請求項5に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002276214A JP2004110750A (ja) | 2002-09-20 | 2002-09-20 | レギュレータ回路及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002276214A JP2004110750A (ja) | 2002-09-20 | 2002-09-20 | レギュレータ回路及び半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004110750A true JP2004110750A (ja) | 2004-04-08 |
Family
ID=32272176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002276214A Withdrawn JP2004110750A (ja) | 2002-09-20 | 2002-09-20 | レギュレータ回路及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004110750A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228702A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 電源装置の制御回路、電源装置及びその制御方法 |
WO2008069291A1 (ja) * | 2006-12-08 | 2008-06-12 | Nsc Co., Ltd. | 基準電圧発生回路 |
JP2011176760A (ja) * | 2010-02-25 | 2011-09-08 | Sharp Corp | バイアス回路、lna、lnb、通信用受信機、通信用送信機、およびセンサーシステム |
JP2013254359A (ja) * | 2012-06-07 | 2013-12-19 | Renesas Electronics Corp | 電圧発生回路を備える半導体装置 |
JP2019061196A (ja) * | 2017-09-28 | 2019-04-18 | 株式会社フジシール | 熱収縮性フィルム、ラベル長尺体、及び筒状ラベル |
US11714440B2 (en) | 2021-03-31 | 2023-08-01 | LAPIS Technology Co., Ltd. | Semiconductor device and voltage generation method |
-
2002
- 2002-09-20 JP JP2002276214A patent/JP2004110750A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228702A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 電源装置の制御回路、電源装置及びその制御方法 |
WO2008069291A1 (ja) * | 2006-12-08 | 2008-06-12 | Nsc Co., Ltd. | 基準電圧発生回路 |
JP2008146275A (ja) * | 2006-12-08 | 2008-06-26 | Niigata Seimitsu Kk | 基準電圧発生回路 |
US8058862B2 (en) | 2006-12-08 | 2011-11-15 | Ricoh Co., Ltd. | Reference voltage generation circuit |
CN101611360B (zh) * | 2006-12-08 | 2012-07-18 | 株式会社理光 | 基准电压发生电路 |
JP2011176760A (ja) * | 2010-02-25 | 2011-09-08 | Sharp Corp | バイアス回路、lna、lnb、通信用受信機、通信用送信機、およびセンサーシステム |
JP2013254359A (ja) * | 2012-06-07 | 2013-12-19 | Renesas Electronics Corp | 電圧発生回路を備える半導体装置 |
US9436195B2 (en) | 2012-06-07 | 2016-09-06 | Renesas Electronics Corporation | Semiconductor device having voltage generation circuit |
US10152078B2 (en) | 2012-06-07 | 2018-12-11 | Renesas Electronics Corporation | Semiconductor device having voltage generation circuit |
JP2019061196A (ja) * | 2017-09-28 | 2019-04-18 | 株式会社フジシール | 熱収縮性フィルム、ラベル長尺体、及び筒状ラベル |
JP7107657B2 (ja) | 2017-09-28 | 2022-07-27 | 株式会社フジシール | 熱収縮性フィルム、ラベル長尺体、及び筒状ラベル |
US11714440B2 (en) | 2021-03-31 | 2023-08-01 | LAPIS Technology Co., Ltd. | Semiconductor device and voltage generation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3732884B2 (ja) | 内部電源電圧発生回路、内部電圧発生回路および半導体装置 | |
JP3085562B2 (ja) | 基準電圧発生回路および内部降圧回路 | |
JP3874247B2 (ja) | 半導体集積回路装置 | |
US7391276B2 (en) | Oscillation apparatus capable of compensating for fluctuation of oscillation frequency | |
US7977932B2 (en) | Semiconductor integrated circuit device | |
JPH09260957A (ja) | 半導体増幅回路 | |
JP3087838B2 (ja) | 定電圧発生回路 | |
US6791397B2 (en) | Constant current circuit for controlling variation in output current duty caused by the input capacitance of a current mirror circuit | |
JPH08328671A (ja) | 安定な負荷極を有する電圧調整器 | |
JPH08305454A (ja) | 基準電圧発生回路 | |
JP3625918B2 (ja) | 電圧発生回路 | |
JP2004086750A (ja) | バンドギャップ回路 | |
JP2004110750A (ja) | レギュレータ回路及び半導体集積回路 | |
JP2000075941A (ja) | 半導体装置 | |
US7989935B2 (en) | Semiconductor device | |
JP3730003B2 (ja) | 半導体装置 | |
JP3457209B2 (ja) | 電圧検出回路 | |
US20090115387A1 (en) | Voltage generating circuit | |
JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
JP2001034349A (ja) | 内部降圧電源回路 | |
JPH10209755A (ja) | 水晶発振回路及び水晶発振用集積回路装置 | |
JP2014134862A (ja) | 半導体装置 | |
JPH09181266A (ja) | 低電圧cmos回路用漏れ電流制御システム | |
US7515009B2 (en) | Oscillating apparatus with adjustable oscillating frequency | |
JP2626589B2 (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |