JPH10209755A - 水晶発振回路及び水晶発振用集積回路装置 - Google Patents
水晶発振回路及び水晶発振用集積回路装置Info
- Publication number
- JPH10209755A JPH10209755A JP9005765A JP576597A JPH10209755A JP H10209755 A JPH10209755 A JP H10209755A JP 9005765 A JP9005765 A JP 9005765A JP 576597 A JP576597 A JP 576597A JP H10209755 A JPH10209755 A JP H10209755A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- crystal
- resistor
- connection point
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 115
- 230000010355 oscillation Effects 0.000 title claims abstract description 62
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000001629 suppression Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 水晶発振回路において水晶振動子に流れる電
流の削減を行う。 【解決手段】 ＣＭＯＳインバータ２の出力端子と容量
素子Ｃｄと電源端子ＶＤＤとで形成される経路上のいず
れか、ＣＭＯＳインバータ２の入力端子と容量素子Ｃｇ
と電源端子ＶＤＤとで形成される経路上のいずれかにそ
れぞれ抵抗Ｒｄ、Ｒｇを設けて水晶振動子に流れる電流
を削減するものである。
流の削減を行う。 【解決手段】 ＣＭＯＳインバータ２の出力端子と容量
素子Ｃｄと電源端子ＶＤＤとで形成される経路上のいず
れか、ＣＭＯＳインバータ２の入力端子と容量素子Ｃｇ
と電源端子ＶＤＤとで形成される経路上のいずれかにそ
れぞれ抵抗Ｒｄ、Ｒｇを設けて水晶振動子に流れる電流
を削減するものである。
Description
【０００１】
【発明の技術分野】本発明は水晶発振回路および水晶発
振用集積回路に関するものである。
振用集積回路に関するものである。
【０００２】
【従来の技術】図１６は水晶振動子を用いた従来の発振
回路を示した電気回路図である。１６１は水晶振動子で
あり、１６２はＣＭＯＳインバータであり、１６３は帰
還抵抗であり、１６４、１６５は容量素子である。水晶
振動子１６１および帰還抵抗１６３はＣＭＯＳインバー
タ１６２の入出力端子間に接続されている。容量素子１
６４、１６５は一方の端子をそれぞれＣＭＯＳインバー
タの入力端子、出力端子に接続し、他方の端子を電源Ｖ
ＳＳ（0V）に接続してある。
回路を示した電気回路図である。１６１は水晶振動子で
あり、１６２はＣＭＯＳインバータであり、１６３は帰
還抵抗であり、１６４、１６５は容量素子である。水晶
振動子１６１および帰還抵抗１６３はＣＭＯＳインバー
タ１６２の入出力端子間に接続されている。容量素子１
６４、１６５は一方の端子をそれぞれＣＭＯＳインバー
タの入力端子、出力端子に接続し、他方の端子を電源Ｖ
ＳＳ（0V）に接続してある。
【０００３】現在、このような発振回路では、動作周波
数の高速化および水晶発振モジュール全体の小型化の要
求から水晶振動子の小型化が進んでいる。
数の高速化および水晶発振モジュール全体の小型化の要
求から水晶振動子の小型化が進んでいる。
【０００４】
【発明が解決しようとする課題】しかしながら、水晶振
動子の小型化にともない水晶電流（発振時、水晶に流れ
る電流）による問題が軽視できなくなっている。例え
ば、過大な水晶電流による振幅の増大は周波数を不安定
にし、最悪の場合では水晶振動子を破壊に至らしめる。
動子の小型化にともない水晶電流（発振時、水晶に流れ
る電流）による問題が軽視できなくなっている。例え
ば、過大な水晶電流による振幅の増大は周波数を不安定
にし、最悪の場合では水晶振動子を破壊に至らしめる。
【０００５】また、図１７に示すようにＣＭＯＳインバ
ータ１６２と水晶振動子１６１との間に抵抗１６６を設
けて水晶電流を減らすものもあるが、その抵抗値は負性
抵抗に大きく影響を及ばすため、抵抗値を大きくできな
い。また、このようなものでは水晶電流のみならず振幅
電圧も低下する。このため、次段のＣＭＯＳインバータ
のスレッショルド電圧との兼ね合いで次段のＣＭＯＳイ
ンバータのデューティが大きく変化してしまうなど、設
定が難しくなる。
ータ１６２と水晶振動子１６１との間に抵抗１６６を設
けて水晶電流を減らすものもあるが、その抵抗値は負性
抵抗に大きく影響を及ばすため、抵抗値を大きくできな
い。また、このようなものでは水晶電流のみならず振幅
電圧も低下する。このため、次段のＣＭＯＳインバータ
のスレッショルド電圧との兼ね合いで次段のＣＭＯＳイ
ンバータのデューティが大きく変化してしまうなど、設
定が難しくなる。
【０００６】
【課題を解決するための手段】そこで、本発明において
は、ＣＭＯＳインバータの入力端子と出力端子と水晶振
動子とで形成される経路上ではなく、ＣＭＯＳインバー
タの入力端子と第１の容量素子と電源端子とで形成され
る経上路のいずれか、および／またはＣＭＯＳインバー
タの出力端子と第２の容量素子と電源端子とで形成され
る経路上のいずれかに抵抗を設けて水晶電流を削減する
ものである。
は、ＣＭＯＳインバータの入力端子と出力端子と水晶振
動子とで形成される経路上ではなく、ＣＭＯＳインバー
タの入力端子と第１の容量素子と電源端子とで形成され
る経上路のいずれか、および／またはＣＭＯＳインバー
タの出力端子と第２の容量素子と電源端子とで形成され
る経路上のいずれかに抵抗を設けて水晶電流を削減する
ものである。
【０００７】
【発明の実施の形態】ＣＭＯＳインバータと、上記ＣＭ
ＯＳインバータの入出力端子間に接続された水晶振動子
と、上記ＣＭＯＳインバータの入出力端子間に接続され
た帰還抵抗と、上記ＣＭＯＳインバータの入力端子と上
記水晶振動子との第１の接続点と特定電位の電源端子と
の間に設けられる第１の容量素子と、上記ＣＭＯＳイン
バータの出力端子と上記水晶振動子との第２の接続点と
上記特定電位の電源端子との間に設けられる第２の容量
素子と、上記第１の接続点と第１の容量素子との間、上
記第２の接続点と第２の容量素子との間、上記第１の容
量素子と上記電源端子との間、上記第２の容量素子と上
記電源端子との間の内いずれか１箇所または複数箇所に
設けられた抵抗とから水晶発振回路を構成し、またはこ
のような水晶発振回路を構成可能な水晶発振回路用集積
回路を構成する。
ＯＳインバータの入出力端子間に接続された水晶振動子
と、上記ＣＭＯＳインバータの入出力端子間に接続され
た帰還抵抗と、上記ＣＭＯＳインバータの入力端子と上
記水晶振動子との第１の接続点と特定電位の電源端子と
の間に設けられる第１の容量素子と、上記ＣＭＯＳイン
バータの出力端子と上記水晶振動子との第２の接続点と
上記特定電位の電源端子との間に設けられる第２の容量
素子と、上記第１の接続点と第１の容量素子との間、上
記第２の接続点と第２の容量素子との間、上記第１の容
量素子と上記電源端子との間、上記第２の容量素子と上
記電源端子との間の内いずれか１箇所または複数箇所に
設けられた抵抗とから水晶発振回路を構成し、またはこ
のような水晶発振回路を構成可能な水晶発振回路用集積
回路を構成する。
【０００８】ここで、上記第１の接続点と第１の容量素
子との間と、上記第２の接続点と第２の容量素子との間
とにそれぞれ１つの抵抗を設けることが好ましい。
子との間と、上記第２の接続点と第２の容量素子との間
とにそれぞれ１つの抵抗を設けることが好ましい。
【０００９】また、上記第１の容量素子と上記電源端子
との間と、上記第２の容量素子と上記電源端子との間と
にそれぞれ１つの抵抗を設けることも好ましい。
との間と、上記第２の容量素子と上記電源端子との間と
にそれぞれ１つの抵抗を設けることも好ましい。
【００１０】また、上記第１の容量素子と上記電源端子
との間と、上記第２の接続点と上記第２の容量素子との
間とにそれぞれ１つの抵抗を設けることも好ましい。
との間と、上記第２の接続点と上記第２の容量素子との
間とにそれぞれ１つの抵抗を設けることも好ましい。
【００１１】また、上記第１の接続点と上記第１の容量
素子との間と、上記第２の容量素子と上記電源端子との
間とにそれぞれ１つの抵抗を設けることも好ましい。
素子との間と、上記第２の容量素子と上記電源端子との
間とにそれぞれ１つの抵抗を設けることも好ましい。
【００１２】
【実施例】次に本発明の一実施例の水晶発振回路につい
て説明する。図１は本例の構成を示す電気回路図であ
る。同図において１は水晶振動子、２はＣＭＯＳインバ
ータであり、水晶振動子１はＣＭＯＳインバータ２を集
積化した集積回路（図示せず。）に外付の形で、ＣＭＯ
Ｓインバータ２の入出力端子間に接続される。Ｒｆは帰
還抵抗であり、ＣＭＯＳインバータ２の入力端子、出力
端子間に接続される。Ｃｇ、Ｃｄは容量素子である。容
量素子Ｃｇ、ＣｄはそれぞれＣＭＯＳインバータ２の入
力端子、出力端子に接続される。Ｒｇ、Ｒｄは抵抗であ
り、抵抗Ｒｇは容量素子Ｃｇと電源端子ＶＤＤ（5.0V）
との間に接続され、抵抗Ｒｄは容量素子Ｃｄと電源端子
ＶＤＤ（5.0V）との間に接続される。ここで、ＣＭＯＳ
インバータ２としてはＭｏ（モリブデン）ゲートを用い
て有り、Ｐｏｌｙ−Ｓｉ（ポリシリコン）ゲートを用い
たものに比べてゲート容量、抵抗は小さいものであり、
ＣＭＯＳインバータ２には容量素子Ｃｇ、Ｃｄ、抵抗Ｒ
ｇ、Ｒｄによる純容量、純抵抗のみを接続してあると見
なせる。
て説明する。図１は本例の構成を示す電気回路図であ
る。同図において１は水晶振動子、２はＣＭＯＳインバ
ータであり、水晶振動子１はＣＭＯＳインバータ２を集
積化した集積回路（図示せず。）に外付の形で、ＣＭＯ
Ｓインバータ２の入出力端子間に接続される。Ｒｆは帰
還抵抗であり、ＣＭＯＳインバータ２の入力端子、出力
端子間に接続される。Ｃｇ、Ｃｄは容量素子である。容
量素子Ｃｇ、ＣｄはそれぞれＣＭＯＳインバータ２の入
力端子、出力端子に接続される。Ｒｇ、Ｒｄは抵抗であ
り、抵抗Ｒｇは容量素子Ｃｇと電源端子ＶＤＤ（5.0V）
との間に接続され、抵抗Ｒｄは容量素子Ｃｄと電源端子
ＶＤＤ（5.0V）との間に接続される。ここで、ＣＭＯＳ
インバータ２としてはＭｏ（モリブデン）ゲートを用い
て有り、Ｐｏｌｙ−Ｓｉ（ポリシリコン）ゲートを用い
たものに比べてゲート容量、抵抗は小さいものであり、
ＣＭＯＳインバータ２には容量素子Ｃｇ、Ｃｄ、抵抗Ｒ
ｇ、Ｒｄによる純容量、純抵抗のみを接続してあると見
なせる。
【００１３】次に、本例の水晶発振回路の特性について
述べる。
述べる。
【００１４】図２に示すようにカレントプローブ３、デ
ジタルオシロ４を用い、水晶振動子１に流れる水晶電流
Ｉｘを測定して以下に述べる関係を示す。水晶電流Ｉｘ
はデジタルオシロ上の電流波形の振幅値Ｖｐ(V)を用い
てＩｘ＝Ｖｐ／（２√２）で表せ、ここでは水晶電流Ｉ
ｘの代わりに便宜上Ｖｐを示して特性を述べることとす
る。なお、振幅値Ｖｐは電圧値であるが、これは電流値
を電圧値に変換したものであり、実際の水晶振動子１の
振幅電圧とは異なる。
ジタルオシロ４を用い、水晶振動子１に流れる水晶電流
Ｉｘを測定して以下に述べる関係を示す。水晶電流Ｉｘ
はデジタルオシロ上の電流波形の振幅値Ｖｐ(V)を用い
てＩｘ＝Ｖｐ／（２√２）で表せ、ここでは水晶電流Ｉ
ｘの代わりに便宜上Ｖｐを示して特性を述べることとす
る。なお、振幅値Ｖｐは電圧値であるが、これは電流値
を電圧値に変換したものであり、実際の水晶振動子１の
振幅電圧とは異なる。
【００１５】実験に用いた水晶振動子１は基本周波数が
70MHzと100MHzのものであり、いずれも図３の等価回路
で示すことができる。同図において、70MHz用のもので
は容量Ｃａの値は約2.07861fF、容量Ｃｂの値は約6.376
87pF、抵抗Ｒの値は約13.9976Ω、インダクタＬの値は
2.48692mHであるものとする。また、100MHz用のもので
は容量Ｃａの値は約691.688aF、容量Ｃｂの値は約5.003
31pF、抵抗Ｒの値は約20.8419Ω、インダクタＬの値は
3.66203mHのものとする。また、帰還抵抗Ｒｆとしては
抵抗値3.9KΩのものを用いる。
70MHzと100MHzのものであり、いずれも図３の等価回路
で示すことができる。同図において、70MHz用のもので
は容量Ｃａの値は約2.07861fF、容量Ｃｂの値は約6.376
87pF、抵抗Ｒの値は約13.9976Ω、インダクタＬの値は
2.48692mHであるものとする。また、100MHz用のもので
は容量Ｃａの値は約691.688aF、容量Ｃｂの値は約5.003
31pF、抵抗Ｒの値は約20.8419Ω、インダクタＬの値は
3.66203mHのものとする。また、帰還抵抗Ｒｆとしては
抵抗値3.9KΩのものを用いる。
【００１６】容量素子Ｃｇ、Ｃｄの値をそれぞれ8pF、1
5pFとし、抵抗Ｒｄの値を0KΩとして抵抗Ｒｇの値を変
えてＶｐを測定すると図４（ａ）に示すようになる。同
図において、線ａ１は70MHz用の水晶振動子１を用いた
場合のＲｇ−Ｖｐの関係を示し、線ａ２は100MHz用の水
晶振動子１を用いた場合のＲｇ−Ｖｐの関係を示してい
る。
5pFとし、抵抗Ｒｄの値を0KΩとして抵抗Ｒｇの値を変
えてＶｐを測定すると図４（ａ）に示すようになる。同
図において、線ａ１は70MHz用の水晶振動子１を用いた
場合のＲｇ−Ｖｐの関係を示し、線ａ２は100MHz用の水
晶振動子１を用いた場合のＲｇ−Ｖｐの関係を示してい
る。
【００１７】同様に抵抗値Ｒｇの値を0KΩとして抵抗Ｒ
ｄの値を変えてＶｐを測定すると図４（ｂ）に示すよう
になり、線ｂ１は70MHz用の水晶振動子１を用いた場合
のＲｇ−Ｖｐの関係を示し、線ｂ２は100MHz用の水晶振
動子１を用いた場合のＲｇ−Ｖｐの関係を示している。
ｄの値を変えてＶｐを測定すると図４（ｂ）に示すよう
になり、線ｂ１は70MHz用の水晶振動子１を用いた場合
のＲｇ−Ｖｐの関係を示し、線ｂ２は100MHz用の水晶振
動子１を用いた場合のＲｇ−Ｖｐの関係を示している。
【００１８】これら図４（ａ）、（ｂ）において破線は
抵抗Ｒｇ、Ｒｄの値を同じくして100MHzで発振させた場
合のＲｇ（Ｒｄ）−Ｖｐの関係を示している。
抵抗Ｒｇ、Ｒｄの値を同じくして100MHzで発振させた場
合のＲｇ（Ｒｄ）−Ｖｐの関係を示している。
【００１９】また、容量素子Ｃｄ、Ｃｇの値とＶｐとの
関係は次のようになる。ここで抵抗Ｒｄの値を0KΩと
し、抵抗Ｒｇの値0Ω、51Ω、100Ωについてそれぞれ容
量素子Ｃｇ、Ｃｄの値を同じくしてＣｄ（Ｃｇ）−Ｖｐ
の関係をとると図５（ａ）の線ｃ１、ｃ２、ｃ３に示す
ようになる。抵抗Ｒｇの値を0Ωとし、容量素子Ｃｄの
値を22pFに固定してＣｇ−Ｖｐの関係をとると、破線ｃ
４に示すようになり、容量素子Ｃｇの値を22pFに固定し
てＣｄ−Ｖｐの関係をとると、破線ｃ５に示すようにな
る。
関係は次のようになる。ここで抵抗Ｒｄの値を0KΩと
し、抵抗Ｒｇの値0Ω、51Ω、100Ωについてそれぞれ容
量素子Ｃｇ、Ｃｄの値を同じくしてＣｄ（Ｃｇ）−Ｖｐ
の関係をとると図５（ａ）の線ｃ１、ｃ２、ｃ３に示す
ようになる。抵抗Ｒｇの値を0Ωとし、容量素子Ｃｄの
値を22pFに固定してＣｇ−Ｖｐの関係をとると、破線ｃ
４に示すようになり、容量素子Ｃｇの値を22pFに固定し
てＣｄ−Ｖｐの関係をとると、破線ｃ５に示すようにな
る。
【００２０】同様に容量素子Ｃｄ、Ｃｇの値と負性抵抗
との関係は次のようになる。ここでも抵抗Ｒｄの値を0K
Ωとし、抵抗Ｒｇの値0Ω、51Ω、100Ωについてそれぞ
れ容量素子Ｃｇ、Ｃｄの値を同じくしてＣｄ（Ｃｇ）−
負性抵抗の関係をとると図５（ｂ）の線ｄ１、ｄ２、ｄ
３に示すようになる。抵抗Ｒｇの値0Ωとし、容量素子
Ｃｄの値を22pFに固定してＣｇ−負性抵抗の関係をとる
と、破線ｄ４に示すようになり、容量素子Ｃｇの値を22
pFに固定してＣｄ−負性抵抗の関係をとると、破線ｄ５
に示すようになる。
との関係は次のようになる。ここでも抵抗Ｒｄの値を0K
Ωとし、抵抗Ｒｇの値0Ω、51Ω、100Ωについてそれぞ
れ容量素子Ｃｇ、Ｃｄの値を同じくしてＣｄ（Ｃｇ）−
負性抵抗の関係をとると図５（ｂ）の線ｄ１、ｄ２、ｄ
３に示すようになる。抵抗Ｒｇの値0Ωとし、容量素子
Ｃｄの値を22pFに固定してＣｇ−負性抵抗の関係をとる
と、破線ｄ４に示すようになり、容量素子Ｃｇの値を22
pFに固定してＣｄ−負性抵抗の関係をとると、破線ｄ５
に示すようになる。
【００２１】なお、帰還抵抗Ｒｆの抵抗値とＶｐとの関
係は、容量素子Ｃｇ、Ｃｄの値をそれぞれ8pF、15pFと
し、抵抗Ｒｄ、Ｒｇの値を30Ωとし、水晶振動子１とし
ては70MHz用のものを使うと図６に示すようになる。
係は、容量素子Ｃｇ、Ｃｄの値をそれぞれ8pF、15pFと
し、抵抗Ｒｄ、Ｒｇの値を30Ωとし、水晶振動子１とし
ては70MHz用のものを使うと図６に示すようになる。
【００２２】以上のように本例の水晶発振回路では、図
４（ａ）、（ｂ）に示されるように、抵抗Ｒｇ、Ｒｄの
値を大きくしていくとＶｐの値、すなわち、水晶電流の
値を小さくできる。また、図５（ａ）に示されるように
容量素子Ｃｄ、Ｃｇの値が小さいほど水晶電流の値が小
さくできる。また、図５（ｂ）に示されるように抵抗Ｒ
ｇ、Ｒｄの値のを大きくしていくと負性抵抗が小さくな
るが、影響は小さい。このため、従来のようにＣＭＯＳ
インバータの出力端子と水晶振動子との間に抵抗を設け
る方法より負性抵抗を大きくでき、発振起動性、安定性
が向上する。なお、この実験で用いた回路において最適
な負性抵抗の値は100Ω〜200Ωである。容量素子Ｃｄ、
Ｃｇの値が小さいほど負性抵抗が大きくなる。また、容
量素子Ｃｄ、Ｃｇの値の効果は容量素子Ｃｇによる効果
の方が強く、容量素子Ｃｄの値に比べ容量素子Ｃｇを小
さくすることにより負性抵抗を大きくできる。
４（ａ）、（ｂ）に示されるように、抵抗Ｒｇ、Ｒｄの
値を大きくしていくとＶｐの値、すなわち、水晶電流の
値を小さくできる。また、図５（ａ）に示されるように
容量素子Ｃｄ、Ｃｇの値が小さいほど水晶電流の値が小
さくできる。また、図５（ｂ）に示されるように抵抗Ｒ
ｇ、Ｒｄの値のを大きくしていくと負性抵抗が小さくな
るが、影響は小さい。このため、従来のようにＣＭＯＳ
インバータの出力端子と水晶振動子との間に抵抗を設け
る方法より負性抵抗を大きくでき、発振起動性、安定性
が向上する。なお、この実験で用いた回路において最適
な負性抵抗の値は100Ω〜200Ωである。容量素子Ｃｄ、
Ｃｇの値が小さいほど負性抵抗が大きくなる。また、容
量素子Ｃｄ、Ｃｇの値の効果は容量素子Ｃｇによる効果
の方が強く、容量素子Ｃｄの値に比べ容量素子Ｃｇを小
さくすることにより負性抵抗を大きくできる。
【００２３】このようなことから、発振のし易さの点か
ら負性抵抗を必要以上に小さくできないことと、水晶電
流を抑えることとをバランスさせるため、容量素子Ｃ
ｇ、Ｃｄの値をそれぞれ8pF〜15pF、10〜20pFとし、二
つの抵抗Ｒｇ、Ｒｄを同じ値で設ける際にはこれらの抵
抗値は20Ω〜100Ω程度が好ましく、抵抗Ｒｇ、Ｒｄの
いずれか一方を設ける場合は20Ω〜200Ω程度が好まし
い。
ら負性抵抗を必要以上に小さくできないことと、水晶電
流を抑えることとをバランスさせるため、容量素子Ｃ
ｇ、Ｃｄの値をそれぞれ8pF〜15pF、10〜20pFとし、二
つの抵抗Ｒｇ、Ｒｄを同じ値で設ける際にはこれらの抵
抗値は20Ω〜100Ω程度が好ましく、抵抗Ｒｇ、Ｒｄの
いずれか一方を設ける場合は20Ω〜200Ω程度が好まし
い。
【００２４】また、本例では、従来のもののように水晶
振動子１とＣＭＯＳインバータ２との間に抵抗を設けな
いため、振幅電圧はそのままに水晶電流のみを削減でき
る。
振動子１とＣＭＯＳインバータ２との間に抵抗を設けな
いため、振幅電圧はそのままに水晶電流のみを削減でき
る。
【００２５】本発明では上記一実施例のものに限らず、
図７、図８および図９のように水晶発振回路を構成して
も良い。これらの図において図１の構成要素に対応する
ものは同じ符号で示してある。
図７、図８および図９のように水晶発振回路を構成して
も良い。これらの図において図１の構成要素に対応する
ものは同じ符号で示してある。
【００２６】また、図１の水晶発振回路に対する図４
（ａ）、（ｂ）、図５（ａ）、（ｂ）に対応する図７の
水晶発振回路のそれは図１０（ａ）、（ｂ）、図１１
（ａ）、（ｂ）であり、図８の水晶発振回路のそれは図
１２（ａ）、（ｂ）、図１３（ａ）、（ｂ）であり、図
９の水晶発振回路のそれは図１４（ａ）、（ｂ）、図１
５（ａ）、（ｂ）である。これらの図に示される関係か
ら、図７、図８および図９に示される水晶発振回路につ
いても上記一実施例において図４（ａ）、（ｂ）および
図５（ａ）、（ｂ）を用いて述べた抵抗Ｒｇ、Ｒｄ、容
量素子Ｃｇ、Ｃｄの値と水晶電流、負性抵抗との関係が
ほぼ同様に成り立ち、これらの回路について抵抗Ｒｇ、
Ｒｄ、容量素子Ｃｇ、Ｃｄ、の値を上記一実施例のそれ
らとほぼ同様の値に設定することが好ましいことが分か
る。
（ａ）、（ｂ）、図５（ａ）、（ｂ）に対応する図７の
水晶発振回路のそれは図１０（ａ）、（ｂ）、図１１
（ａ）、（ｂ）であり、図８の水晶発振回路のそれは図
１２（ａ）、（ｂ）、図１３（ａ）、（ｂ）であり、図
９の水晶発振回路のそれは図１４（ａ）、（ｂ）、図１
５（ａ）、（ｂ）である。これらの図に示される関係か
ら、図７、図８および図９に示される水晶発振回路につ
いても上記一実施例において図４（ａ）、（ｂ）および
図５（ａ）、（ｂ）を用いて述べた抵抗Ｒｇ、Ｒｄ、容
量素子Ｃｇ、Ｃｄの値と水晶電流、負性抵抗との関係が
ほぼ同様に成り立ち、これらの回路について抵抗Ｒｇ、
Ｒｄ、容量素子Ｃｇ、Ｃｄ、の値を上記一実施例のそれ
らとほぼ同様の値に設定することが好ましいことが分か
る。
【００２７】なお、図１、図７〜図９の水晶発振回路の
特性を比較すると、抵抗Ｒｇ、Ｒｄをそれぞれ容量素子
Ｃｇと電源端子ＶＤＤとの間、容量素子Ｃｄと電源端子
ＶＤＤとの間に設けたものの方が負性抵抗の値を大きく
でき、発振起動性が良い。
特性を比較すると、抵抗Ｒｇ、Ｒｄをそれぞれ容量素子
Ｃｇと電源端子ＶＤＤとの間、容量素子Ｃｄと電源端子
ＶＤＤとの間に設けたものの方が負性抵抗の値を大きく
でき、発振起動性が良い。
【００２８】以上に述べた各水晶発振回路において帰還
抵抗Ｒｆ、抵抗Ｒｇ、Ｒｄ、容量素子Ｃｇ、ＣｄはＣＭ
ＯＳインバータ２とともに集積化しても良い。その際は
抵抗Ｒｇ、Ｒｄ、容量素子Ｃｇ、Ｃｄについては精度面
から薄膜抵抗、薄膜容量を用いることが好ましい。但
し、これに限らず抵抗Ｒｇ、Ｒｄと容量素子Ｃｇ、Ｃｄ
については外付けとしても良い。いずれにしても抵抗Ｒ
ｇ、Ｒｄ、容量素子Ｃｇ、Ｃｄは純抵抗、純容量を用い
ることにより、その値を正確に合わせ込むことができ、
要求される発振周波数、水晶振動子の大きさ、形状、そ
の他の諸元に応じて最適な抵抗値または容量値に設定す
ることができる。したがって容量素子Ｃｇ、Ｃｄを集積
化する場合にはその電極材としてＭｏ、Ａｌ等の金属を
用いたものが好ましい。すなわち、Ｐｏｌｙ−Ｓｉ等の
電極を用いると容量素子に抵抗成分が含まれ、抵抗Ｒ
ｇ、Ｒｄに直列に接続されることになってしまう。この
抵抗成分の抵抗値を正確に設定することが難しいため、
最適な抵抗Ｒｇ、Ｒｄの設定ができない。特にＣＭＯＳ
インバータとして低抵抗のＭｏゲートのものを用いた場
合に、ゲートと同一材料、同一工程で形成したＭｏ電極
とＡｌ配線との間に高誘電率の絶縁体を挿入してＣｇ、
Ｃｄを形成することにより、抵抗成分をほとんど持たな
い容量素子Ｃｇ、Ｃｄを設けることができ、抵抗Ｒｇ、
Ｒｄの正確な設定が可能となる。この場合でもＰｏｌｙ
−Ｓｉ等をゲート電極に用いるものに比べては依然とし
てより純容量に近いものが得られる。
抵抗Ｒｆ、抵抗Ｒｇ、Ｒｄ、容量素子Ｃｇ、ＣｄはＣＭ
ＯＳインバータ２とともに集積化しても良い。その際は
抵抗Ｒｇ、Ｒｄ、容量素子Ｃｇ、Ｃｄについては精度面
から薄膜抵抗、薄膜容量を用いることが好ましい。但
し、これに限らず抵抗Ｒｇ、Ｒｄと容量素子Ｃｇ、Ｃｄ
については外付けとしても良い。いずれにしても抵抗Ｒ
ｇ、Ｒｄ、容量素子Ｃｇ、Ｃｄは純抵抗、純容量を用い
ることにより、その値を正確に合わせ込むことができ、
要求される発振周波数、水晶振動子の大きさ、形状、そ
の他の諸元に応じて最適な抵抗値または容量値に設定す
ることができる。したがって容量素子Ｃｇ、Ｃｄを集積
化する場合にはその電極材としてＭｏ、Ａｌ等の金属を
用いたものが好ましい。すなわち、Ｐｏｌｙ−Ｓｉ等の
電極を用いると容量素子に抵抗成分が含まれ、抵抗Ｒ
ｇ、Ｒｄに直列に接続されることになってしまう。この
抵抗成分の抵抗値を正確に設定することが難しいため、
最適な抵抗Ｒｇ、Ｒｄの設定ができない。特にＣＭＯＳ
インバータとして低抵抗のＭｏゲートのものを用いた場
合に、ゲートと同一材料、同一工程で形成したＭｏ電極
とＡｌ配線との間に高誘電率の絶縁体を挿入してＣｇ、
Ｃｄを形成することにより、抵抗成分をほとんど持たな
い容量素子Ｃｇ、Ｃｄを設けることができ、抵抗Ｒｇ、
Ｒｄの正確な設定が可能となる。この場合でもＰｏｌｙ
−Ｓｉ等をゲート電極に用いるものに比べては依然とし
てより純容量に近いものが得られる。
【００２９】また、上記各実施例では水晶振動子を基本
周波数で発振させることとして述べたが、本発明は水晶
振動子をオーバートーンで発振させるものについても用
いることができ、同様の効果を奏する。本発明のもので
は抵抗Ｒｇ、Ｒｄの設定が負性抵抗の変動に大きく影響
を及ばさないため、負性抵抗の設定がシビアなオーバー
トーン発振用の水晶発振回路については、水晶振動子に
流れる電流の削減のための抵抗値の設定と負性抵抗値の
ための設定との兼ね合いが緩やかになる分、発振の安定
性向上、水晶電流の削減ともに従来に比べて容易にな
る。
周波数で発振させることとして述べたが、本発明は水晶
振動子をオーバートーンで発振させるものについても用
いることができ、同様の効果を奏する。本発明のもので
は抵抗Ｒｇ、Ｒｄの設定が負性抵抗の変動に大きく影響
を及ばさないため、負性抵抗の設定がシビアなオーバー
トーン発振用の水晶発振回路については、水晶振動子に
流れる電流の削減のための抵抗値の設定と負性抵抗値の
ための設定との兼ね合いが緩やかになる分、発振の安定
性向上、水晶電流の削減ともに従来に比べて容易にな
る。
【００３０】また、上記各実施例では電源端子ＶＤＤ
（5V）を用いたが、これに限らず電源端子ＶＳＳ（0V）
を用いても、同様の作用により同様の効果を奏する。
（5V）を用いたが、これに限らず電源端子ＶＳＳ（0V）
を用いても、同様の作用により同様の効果を奏する。
【００３１】
【発明の効果】以上のように本発明によれば、安定した
発振を維持しつつ水晶振動子に流れる電流を削減するこ
とができる。従って特に高周波数化、小型化の要求に応
えて水晶振動子を小型化、薄型化した場合に過大な電流
による水晶振動子の破壊を未然に防ぐことができる。
発振を維持しつつ水晶振動子に流れる電流を削減するこ
とができる。従って特に高周波数化、小型化の要求に応
えて水晶振動子を小型化、薄型化した場合に過大な電流
による水晶振動子の破壊を未然に防ぐことができる。
【００３２】また、ＣＭＯＳインバータのゲート電極材
としてモリブデンまたはアルミニウムを用い、これと同
一材料、同一工程にて容量素子の一方の電極を形成して
他方の電極をアルミニウム等の金属配線材にて形成する
ことにより、容量素子を抵抗成分のほとんどない純容量
で構成することができる。すなわち、ＣＭＯＳインバー
タに接続される容量素子、抵抗はそれぞれ純容量、純抵
抗で構成され、これらの値は互いに独立して設定できる
ことから、高精度の水晶発振回路を容易に構成すること
が可能となる。
としてモリブデンまたはアルミニウムを用い、これと同
一材料、同一工程にて容量素子の一方の電極を形成して
他方の電極をアルミニウム等の金属配線材にて形成する
ことにより、容量素子を抵抗成分のほとんどない純容量
で構成することができる。すなわち、ＣＭＯＳインバー
タに接続される容量素子、抵抗はそれぞれ純容量、純抵
抗で構成され、これらの値は互いに独立して設定できる
ことから、高精度の水晶発振回路を容易に構成すること
が可能となる。
【図１】本発明の一実施例の水晶発振回路の構成を示す
電気回路図。
電気回路図。
【図２】図１の水晶発振回路において水晶電流を測定す
るための構成を説明する説明図。
るための構成を説明する説明図。
【図３】図１の水晶発振回路に用いた水晶振動子の等価
回路図。
回路図。
【図４】図１の水晶発振回路の特性を説明する説明図。
【図５】図１の水晶発振回路の特性を説明する説明図。
【図６】図１の水晶発振回路の特性を説明する説明図。
【図７】本発明の他の水晶発振回路の構成を示す電気回
路図。
路図。
【図８】本発明の他の水晶発振回路の構成を示す電気回
路図。
路図。
【図９】本発明の他の水晶発振回路の構成を示す電気回
路図。
路図。
【図１０】図７の水晶発振回路の特性を説明する説明
図。
図。
【図１１】図７の水晶発振回路の特性を説明する説明
図。
図。
【図１２】図８の水晶発振回路の特性を説明する説明
図。
図。
【図１３】図８の水晶発振回路の特性を説明する説明
図。
図。
【図１４】図９の水晶発振回路の特性を説明する説明
図。
図。
【図１５】図９の水晶発振回路の特性を説明する説明
図。
図。
【図１６】従来の水晶発振回路の構成を説明する説明
図。
図。
【図１７】従来の水晶発振回路の構成を説明する説明
図。
図。
１ 水晶振動子 ２ ＣＭＯＳインバータ Ｃｇ、Ｃｄ 第１、第２の容量素子 Ｒｇ、Ｒｄ 抵抗
Claims (16)
- 【請求項１】 ＣＭＯＳインバータと、 上記ＣＭＯＳインバータの入出力端子間に接続された水
晶振動子と、 上記ＣＭＯＳインバータの入出力端子間に接続された帰
還抵抗と、 上記ＣＭＯＳインバータの入力端子と上記水晶振動子と
の第１の接続点と特定電位の電源端子との間に設けられ
る第１の容量素子と、 上記ＣＭＯＳインバータの出力端子と上記水晶振動子と
の第２の接続点と上記特定電位の電源端子との間に設け
られる第２の容量素子と、 上記第１の接続点と第１の容量素子との間、上記第２の
接続点と第２の容量素子との間、上記第１の容量素子と
上記電源端子との間、上記第２の容量素子と上記電源端
子との間の内いずれか１箇所または複数箇所に設けられ
た抵抗とからなることを特徴とする水晶発振回路。 - 【請求項２】 上記第１の接続点と第１の容量素子との
間と、上記第２の接続点と第２の容量素子との間とにそ
れぞれ１つの抵抗を設けたことを特徴とする請求項１記
載の水晶発振回路。 - 【請求項３】 上記第１の容量素子と上記電源端子との
間と、上記第２の容量素子と上記電源端子との間とにそ
れぞれ１つの抵抗を設けたことを特徴とする請求項１記
載の水晶発振回路。 - 【請求項４】 上記第１の容量素子と上記電源端子との
間と、上記第２の接続点と上記第２の容量素子との間と
にそれぞれ１つの抵抗を設けたことを特徴とする請求項
１記載の水晶発振回路。 - 【請求項５】 上記第１の接続点と上記第１の容量素子
との間と、上記第２の容量素子と上記電源端子との間と
にそれぞれ１つの抵抗を設けたことを特徴とする請求項
１記載の水晶発振回路。 - 【請求項６】 ＣＭＯＳインバータと、 上記ＣＭＯＳインバータの入出力端子間に水晶振動子を
接続するための端子と、 上記ＣＭＯＳインバータの入出力端子間に接続された帰
還抵抗と、 上記ＣＭＯＳインバータの入力端子と上記水晶振動子と
が接続される第１の接続点と特定電位の電源端子との間
に接続される第１の容量素子と、 上記ＣＭＯＳインバータの出力端子と上記水晶振動子と
が接続される第２の接続点と上記特定電位の電源端子と
の間に接続される第２の容量素子と、 上記第１の接続点と第１の容量素子との間、上記第２の
接続点と第２の容量素子との間、上記第１の容量素子と
上記電源端子との間、上記第２の容量素子と上記電源端
子との間の内いずれか１箇所または複数箇所に設けられ
た抵抗とを具備することを特徴とする水晶発振用集積回
路装置。 - 【請求項７】 上記第１の接続点と上記第１の容量素子
との間と、上記第２の接続点と第２の容量素子との間と
にそれぞれ１つの抵抗を設けたことを特徴とする請求項
６記載の水晶発振用集積回路装置。 - 【請求項８】 上記第１の容量素子と上記電源端子との
間と、上記第２の容量素子と上記電源端子との間とにそ
れぞれ１つの抵抗を設けたことを特徴とする請求項６記
載の水晶発振用集積回路装置。 - 【請求項９】 上記第１の容量素子と上記電源端子との
間と、上記第２の接続点と上記第２の容量素子との間と
にそれぞれ１つの抵抗を設けたことを特徴とする請求項
６記載の水晶発振用集積回路装置。 - 【請求項１０】 上記第１の接続点と上記第１の容量素
子との間と、上記第２の容量素子と上記電源端子との間
とにそれぞれ１つの抵抗を設けたことを特徴とする請求
項６記載の水晶発振用集積回路装置。 - 【請求項１１】 上記ＣＭＯＳインバータはゲート電極
材としてモリブデンまたはアルミニウムを用い、上記第
１、第２の容量素子の一方の電極は上記ゲート電極と同
一素材、同一工程で形成され、他方の電極はアルミニウ
ム等の金属配線材にて形成され、上記第１、第２の容量
素子は純容量であることを特徴とする請求項６記載の水
晶発振用集積回路装置。 - 【請求項１２】 ＣＭＯＳインバータと、 上記ＣＭＯＳインバータの入出力端子間に水晶振動子を
接続するための端子と、 上記ＣＭＯＳインバータの入出力端子間に接続された帰
還抵抗と、 上記ＣＭＯＳインバータの入力端子と上記水晶振動子と
が接続される第１の接続点と特定電位の電源端子との間
に第１の容量素子を接続するための端子と、 上記ＣＭＯＳインバータの出力端子と上記水晶振動子と
が接続される第２の接続点と上記特定電位の電源端子と
の間に第２の容量素子を接続するための端子と、 上記第１の接続点と上記電源端子との間で上記第１の容
量素子と直列に接続される抵抗および／または上記第２
の接続点と上記電源端子との間で上記第２の容量素子と
直列に接続される抵抗とを具備することを特徴とする水
晶発振用集積回路装置。 - 【請求項１３】 上記第１の接続点と上記第１の容量素
子との間と、上記第２の接続点と第２の容量素子との間
とにそれぞれ１つの抵抗が接続されることを特徴とする
請求項１２記載の水晶発振用集積回路装置。 - 【請求項１４】 上記第１の容量素子と上記電源端子と
の間と、上記第２の容量素子と上記電源端子との間とに
それぞれ１つの抵抗が接続されることを特徴とする請求
項１２記載の水晶発振用集積回路装置。 - 【請求項１５】 上記第１の容量素子と上記電源端子と
の間と、上記第２の接続点と上記第２の容量素子との間
とにそれぞれ１つの抵抗が接続されることを特徴とする
請求項１２記載の水晶発振用集積回路装置。 - 【請求項１６】 上記第１の接続点と上記第１の容量素
子との間と、上記第２の容量素子と上記電源端子との間
とにそれぞれ１つの抵抗が接続されることを特徴とする
請求項１２記載の水晶発振用集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00576597A JP3646236B2 (ja) | 1997-01-16 | 1997-01-16 | 水晶発振回路及び水晶発振用集積回路装置 |
| US09/004,686 US6215370B1 (en) | 1997-01-16 | 1998-01-08 | Crystal oscillator circuit with crystal reducing resistance and integrated circuit therefor |
| TW087100308A TW367648B (en) | 1997-01-16 | 1998-01-12 | Quartz oscillator circuit and integrated circuit device for quartz oscillator |
| KR1019980000936A KR19980070515A (ko) | 1997-01-16 | 1998-01-15 | 수정발진회로 및 수정발진용 집적회로장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00576597A JP3646236B2 (ja) | 1997-01-16 | 1997-01-16 | 水晶発振回路及び水晶発振用集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209755A true JPH10209755A (ja) | 1998-08-07 |
| JP3646236B2 JP3646236B2 (ja) | 2005-05-11 |
Family
ID=11620228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00576597A Expired - Fee Related JP3646236B2 (ja) | 1997-01-16 | 1997-01-16 | 水晶発振回路及び水晶発振用集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6215370B1 (ja) |
| JP (1) | JP3646236B2 (ja) |
| KR (1) | KR19980070515A (ja) |
| TW (1) | TW367648B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204128A (ja) * | 2000-10-27 | 2002-07-19 | Nippon Precision Circuits Inc | 発振回路および発振用集積回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002099969A2 (en) * | 2001-06-05 | 2002-12-12 | Vitesse Semiconductor Corporation | Negative resistance oscillator with overtone and level control |
| JP2007266911A (ja) | 2006-03-28 | 2007-10-11 | Epson Toyocom Corp | 発振回路 |
| JP4421582B2 (ja) * | 2006-08-15 | 2010-02-24 | 株式会社東芝 | パターン形成方法 |
| US7564317B2 (en) * | 2007-07-06 | 2009-07-21 | Amazing Microelectronic Corporation | High/low voltage tolerant interface circuit and crystal oscillator circuit |
| US9869698B2 (en) * | 2010-02-11 | 2018-01-16 | Landis+Gyr Llc | Oscillator circuit with RF suppression |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3803828A (en) * | 1972-10-12 | 1974-04-16 | Timex Corp | Resistor trim for quartz oscillator |
| JPS4991279A (ja) * | 1972-12-29 | 1974-08-31 | ||
| JPS50147883A (ja) * | 1974-05-20 | 1975-11-27 | ||
| JPS5726903A (en) | 1980-07-24 | 1982-02-13 | Seikosha Co Ltd | Oscillator |
| JPH0279603A (ja) * | 1988-09-16 | 1990-03-20 | Rohm Co Ltd | 発振回路 |
| JPH05191144A (ja) | 1992-01-08 | 1993-07-30 | Matsushita Electric Ind Co Ltd | 圧電発振回路 |
| US5457433A (en) * | 1993-08-25 | 1995-10-10 | Motorola, Inc. | Low-power inverter for crystal oscillator buffer or the like |
-
1997
- 1997-01-16 JP JP00576597A patent/JP3646236B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-08 US US09/004,686 patent/US6215370B1/en not_active Expired - Lifetime
- 1998-01-12 TW TW087100308A patent/TW367648B/zh not_active IP Right Cessation
- 1998-01-15 KR KR1019980000936A patent/KR19980070515A/ko active Search and Examination
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204128A (ja) * | 2000-10-27 | 2002-07-19 | Nippon Precision Circuits Inc | 発振回路および発振用集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3646236B2 (ja) | 2005-05-11 |
| TW367648B (en) | 1999-08-21 |
| KR19980070515A (ko) | 1998-10-26 |
| US6215370B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI481187B (zh) | Piezoelectric oscillator | |
| JP3950703B2 (ja) | 温度補償水晶発振器 | |
| JP3646236B2 (ja) | 水晶発振回路及び水晶発振用集積回路装置 | |
| JP2002271142A (ja) | 表面実装型の水晶発振器及びその製造方法 | |
| US7049899B2 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
| EP0398331A2 (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| US20080174377A1 (en) | Third overtone crystal oscillator | |
| JP3337970B2 (ja) | 水晶発振回路および水晶発振用集積回路装置 | |
| JP3288830B2 (ja) | 発振用集積回路 | |
| JPH09191226A (ja) | 水晶振動子 | |
| JP7549847B2 (ja) | 発振回路および電子機器 | |
| JP3235006B2 (ja) | 発振用集積回路 | |
| JP4217773B2 (ja) | ジッタの削減された集積発振器 | |
| JP2007300475A (ja) | 電圧制御発振器の基準電圧調整方法および電圧制御発振器 | |
| JP3296285B2 (ja) | 発振起動回路付き発振装置 | |
| JPH0533054Y2 (ja) | ||
| JP2010028502A (ja) | 圧電発振器 | |
| JPH1117114A (ja) | 可変容量回路 | |
| TWI333737B (en) | Mixed-voltage crystal oscillator circuit with low-voltage devices | |
| JPH05191144A (ja) | 圧電発振回路 | |
| JP2009004972A (ja) | 半導体集積回路 | |
| JP2004266222A (ja) | 圧電トランス実装用基板及び圧電トランスを用いた電源装置 | |
| WO2003056697A1 (fr) | Oscillateur | |
| JP2008205671A (ja) | 半導体素子、電圧制御発振器および電圧制御発振器の製造方法 | |
| JP2000353918A (ja) | 圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |