CN101527282B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN101527282B CN101527282B CN200810183698.XA CN200810183698A CN101527282B CN 101527282 B CN101527282 B CN 101527282B CN 200810183698 A CN200810183698 A CN 200810183698A CN 101527282 B CN101527282 B CN 101527282B
- Authority
- CN
- China
- Prior art keywords
- film
- semiconductor
- semiconductor device
- manufacture method
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 142
- 239000011248 coating agent Substances 0.000 claims description 43
- 238000000576 coating method Methods 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 12
- 238000010276 construction Methods 0.000 claims description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 239000000203 mixture Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000007687 exposure technique Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Nonlinear Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
Abstract
本发明的目的在于:在以边缘场切换模式驱动的液晶显示装置的制造方法中,通过缩减光掩模数来实现制造步骤的简化和制造成本的缩减。其包括如下步骤:在具有透光性的绝缘衬底上按顺序层叠形成第一透明导电膜及第一金属膜;使用第一光掩模的多级灰度掩模加工第一透明导电膜及第一金属膜的形状;按顺序层叠形成绝缘膜、第一半导体膜、第二半导体膜、第二金属膜;使用第二光掩模的多级灰度掩模加工第二金属膜、第二半导体膜的形状;形成保护膜;使用第三光掩模加工保护膜的形状;形成第二透明导电膜;以及使用第四光掩模加工第二透明导电膜的形状。
Description
技术领域
本发明涉及包括由薄膜晶体管(下面称为TFT)构成的电路的半导体装置及其制造方法。
注意,在本说明书中,半导体装置指的是通过利用半导体特性能够工作的所有装置,电光装置、半导体电路以及电子设备都是半导体装置,例如包括以使用液晶的显示装置等为典型的电光装置以及将这些电光装置作为部件而安装的电子设备。
背景技术
已广泛普及的显示装置如液晶电视、个人计算机的显示器、及便携式电话等的大部分采用将使用非晶硅的薄膜晶体管(下面,称为非晶硅TFT)用作开关元件的液晶显示装置。
作为将非晶硅TFT用作开关元件的液晶显示装置的一种,有FFS(Fringe Field Switching;边缘场切换)模式LCD。FFS模式LCD是指用来改善IPS(In-Plane Switching;平面内切换)模式LCD的开口率及透过率的技术。专利文献1中记载有其详细内容。
现有的非晶硅TFT使用六个掩模,并通过光刻步骤形成叠层结构。然而,对通过减少步骤数来实现制造成本的缩减和成品率的提高一直都有需求。
[专利文献1]日本专利申请公开2001-235763号公报
光刻由光抗蚀剂的涂敷、预烤、使用光掩模的曝光步骤、显影步骤、蚀刻步骤、抗蚀剂剥离步骤等构成。再者,一个光刻步骤还包括清洗步骤、检测步骤等多个步骤。
因此,在使用六个掩模制造非晶硅TFT的现有技术中反复重复光刻步骤六次,所以这成为决定制造步骤中的生产率及制造成本的主要因素。由此,光掩模数的缩减意味着制造所需要的时间及制造成本的缩减,并且从批量生产的方面来看,光掩模的缩减是个重要的课题。
发明内容
本发明涉及一种半导体装置及其制造方法,其中使用四个掩模制造以缩减现有的使用六个掩模的工序的步骤数。图3A至图6C示出本发明的半导体装置的制造方法的一个例子。本制造工序的特征在于:在透明导电膜上层叠栅极金属,并通过使用第一多级灰度掩模(multi-tone mask)的半色调光掩模(half-tone photomask)或灰阶编码光掩模(gray-tone photomask)的曝光技术,来分别制造透明导电膜作为单层存在的区域和透明导电膜和金属膜作为叠层残留的区域。在此,以透明导电膜是单层的部分为FFS模式LCD的电极(下面称为共同电极)。
此外,本发明的特征在于:采用使用第二多级灰度掩模的半色调光掩模或灰阶编码光掩模的曝光技术来进行非晶硅膜的加工。
通过使用上述两个多级灰度掩模,可实现比现有的使用六个掩模的工序缩减了掩模数的工序。
根据本发明,可以实现下述效果。
现有的非晶硅TFT一般使用六个掩模而制造。而根据本发明,可以使用四个掩模制造TFT。通过采用根据本发明的掩模数被缩减的步骤,可以使制造步骤少于现有技术,因此可以缩减制造所需要的时间及半导体装置的制造成本。
此外,通过减少现有的掩模数,减少光掩模的位置对准的次数,从而可以抑制因光掩模之间的位置偏差而引起的成品率的降低。
附图说明
图1是说明本发明的半导体装置的制造方法的俯视图;
图2A和2B是说明本发明的半导体装置的制造方法的俯视图;
图3A至3D是说明本发明的半导体装置的制造方法的截面图;
图4A至4C是说明本发明的半导体装置的制造方法的截面图;
图5A至5C是说明本发明的半导体装置的制造方法的截面图;
图6A至6C是说明本发明的半导体装置的制造方法的截面图;
图7是说明本发明的半导体装置的制造方法的截面图;
图8A至8D是使用通过实施本发明制造的半导体装置而完成的产品图;
图9是使用通过实施本发明制造的半导体装置而完成的产品图。
具体实施方式
下面,关于本发明的实施方式给予说明。但是,本发明可以在能够实施的范围内以多个不同的方式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实,就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此,本发明不应该被解释为仅限定在本实施方式所记载的内容中。
实施方式1
图1示出使用本发明的半导体装置的制造方法而完成的FFS模式LDC中的有源矩阵衬底的平面图的一例。在此,为简化起见,示出以矩阵状配置的多个像素中之一个像素的结构。
如图1所示,有源矩阵衬底具有配置在具有透光性的绝缘衬底如玻璃上的多个共同电极101、栅极布线102、共同布线103、及配置为与栅极布线102及共同电极103交叉的源极布线104。在各个栅极布线上提供有包括非晶硅层105及漏极布线106的TFT。各个像素中的共同电极通过布线107彼此电连接。
此外,由栅极布线102、共同电极103、及源极布线104围绕的区域中配置有像素电极108。TFT和像素电极108通过接触孔109电连接。
图3A至图6C示出通过本发明的使用四个掩模的工序,在衬底301上制造FFS模式有源矩阵液晶显示装置的像素部的TFT部300a、源极布线的连接端子部300b、及栅极布线的连接端子部300c的方法。TFT部300a示出沿着图1中的X-X′的截面的制造工序的模式图,与源极布线的端子部300b示出沿着图2A中的Y-Y′的截面的制造工序的模式图,与栅极布线的连接端子部300c示出沿着图2B中的Z-Z′的截面的制造工序的模式图。
如图3A所示,在衬底301的整个表面上通过溅射法形成第一透明导电膜302,在第一透明导电膜302上通过溅射法形成第一金属膜303,然后层叠它们。作为衬底301,使用常规用于非晶硅TFT的制造的玻璃,即可。作为透明导电膜302的材料,优选使用铟锡氧化物(ITO)。此外,第一金属膜303成为栅电极及栅极布线。作为所述第一金属膜303的材料,优选使用Al、Mo、W、Ti等的低电阻金属材料,但是也可以采用将Mo等的高熔点金属用作Al等的低熔点金属的阻挡膜的叠层结构。通过采用叠层结构作为第一金属膜,可以抑制在Al中产生的小丘。
此外,连续地进行直到图3A的步骤,并还可以使用多室进行连续溅射。或者,也可以使用市场上出售的在其整个表面上涂敷有ITO的玻璃衬底并采用溅射法只形成第一金属膜303。
如图3B所示,使用通过光刻法等形成的第一光掩模,以湿蚀刻法或干蚀刻法对第一透明导电膜302及第一金属膜303进行蚀刻,然后如图3C所示,将第一透明导电膜303的形状加工为第一透明导电层3021a、3022a、3021c,并将第一金属膜303的形状加工为第一金属层3031a、3032a、3031c。将第一透明导电膜3022a在后面用作FFS模式LCD的共同电极。在此,利用以多级灰度掩模为第一光掩模并使用半色调光掩模或灰阶编码光掩模的曝光技术,来形成其膜厚度不同的第一光抗蚀剂304a、304c。使只形成第一透明导电膜302的图案的部分的光抗蚀剂的厚度薄于使第一透明导电膜302和第一金属膜303的叠层残留的部分的光抗蚀剂的膜厚度。
在现有技术中,当进行第一透明导电膜302及第一金属膜303的构图时使用两个光掩模。就是说,在通过溅射法等在衬底的整个表面上形成第一导电膜之后,使用第一光掩模形成第一抗蚀剂,使用第一抗蚀剂对第一透明导电膜进行蚀刻和构图。然后,在衬底的整个表面上通过溅射法等形成第一金属膜,使用第二光掩模形成第二抗蚀剂,使用第二抗蚀剂对第一金属膜进行蚀刻和构图。
然而,在本发明中可以通过溅射法等连续地形成第一透明导电膜及第一金属膜,并使用多级灰度掩模对第一透明导电膜及第一金属膜进行蚀刻和构图。因此,可以与现有技术相比缩减一个光掩模,并且还可以减少一次包括抗蚀剂形成步骤及曝光步骤等的光刻步骤。从而,元件的制造步骤被简化。
只形成第一透明导电膜302的图案的部分和使第一透明导电膜302、第一金属膜303的叠层残留的部分的距离非常近。由此,如使用通常的光掩模则难以进行正确的构图。这样,当需要在非常窄的区域中进行构图时,若是分别形成只形成第一透明导电膜302的图案的部分的光抗蚀剂以及使第一透明导电膜302和第一金属膜303的叠层残留的部分的光抗蚀剂并进行构图,有时产生光掩模的位置对准的偏差。然而,通过使用多级灰度光掩模,不容易产生光掩模的位置对准的偏差,从而使微细加工变得容易。
如图3C所示,进行灰化处理来形成其形状被改变的第一光抗蚀剂305a、305c。
如图3D所示,使用其形状被改变的第一光抗蚀剂305a、305c,并通过湿蚀刻法对第一金属层3031a、3032a、3031c进行蚀刻,来形成栅电极306、栅极布线307、及共同电极101。接着,进行灰化处理去除其形状被改变的光抗蚀剂305a、305c。
如图4A所示,在衬底的整个表面上通过等离子体CVD法等形成栅极绝缘膜406。作为栅极绝缘膜的材料,使用氮化硅膜、氧化硅膜、或这些的叠层物。
在栅极绝缘膜406上通过等离子体CVD法等形成非晶硅膜作为第一半导体膜407。第一半导体膜407是在后面用来形成沟道区域并不掺杂赋予导电性的杂质的无掺杂非晶硅膜。
在第一半导体膜407上通过等离子体CVD法等形成n型非晶硅膜作为第二半导体膜408。第二半导体膜408是在后面用来形成源区域及漏区域并掺杂高浓度的磷以赋予n型导电性的非晶硅膜(n+a-Si膜)。
上述栅极绝缘膜406、第一半导体膜407、第二半导体膜408也可以使用多室式CVD装置连续形成。
在第二半导体膜408上通过溅射法等形成第二金属膜409。第二金属膜409的一部分在后面形成源极布线及漏极布线。第二金属膜409优选使用低电阻金属材料如Al等,但还可以与栅电极材料同样地采用将Mo、W、Ti等的高熔点金属材料用作Al等的低熔点金属的阻挡膜的叠层结构。通过采用叠层结构,可以抑制在Al等中产生的小丘。
如图4B所示,形成第二光抗蚀剂410a、410b以便对第二金属膜409进行构图。在此,以多级灰度掩模为第二光掩模采用使用半色调光掩模及灰阶编码光掩模的曝光技术,来形成其厚度具有差异的光抗蚀剂。使后面成为沟道区域的部分的抗蚀剂的厚度薄于其他部分的厚度。
如图4C所示,使用第二光掩模形成第二光抗蚀剂410a、410b,通过湿蚀刻法或干蚀刻法对第二金属膜409进行蚀刻,来形成第二金属层409a、409b,并通过干蚀刻法对第二半导体膜408及第一半导体膜407进行蚀刻,来形成第二半导体层408a、408b及第一半导体层407a、407b。
如图5A所示,对第二光抗蚀剂410a、410b进行灰化处理,形成其形状被改变的第二光抗蚀剂511a、511b,并使第二金属层409a露出。通过干蚀刻法对被露出的第二金属层409a进行蚀刻,并通过湿蚀刻对第二半导体层408a进行蚀刻。由此,形成第二半导体层4081a、4082a(源区域·漏区域)、第二金属层4091a、4092a(源布线·漏布线)。此时,若是有第二半导体层408a的残渣,则电流通过残渣从源区域泄漏到漏区域,因此不能作为TFT工作。由此,当进行蚀刻时进行直到第一半导体层407a的过蚀刻来形成沟道形成区域,以可以完全去除第二半导体层408a。因此,优选将第一半导体层形成得较厚。
在现有技术中,当形成共同电极部及沟道区域之际,首先对层叠在共同电极上方的第一半导体膜407、第二半导体膜408、第二金属膜409进行蚀刻和构图来使共同电极上方的栅极绝缘膜露出。然后,对栅电极上方的第二半导体层408a、第二金属层409进行蚀刻和构图来形成第二半导体层4081a、4082a、第二金属层4091a、4092a、以及沟道形成区域。就是说,当形成共同电极部及沟道区域之际,使用了两个光掩模。
然而,在本发明中,通过采用多级灰度掩模,可以使用一个掩模使共同电极上方的栅极绝缘膜露出并形成沟道形成区域。因此,可以与现有技术相比缩减一个光掩模,并还可以减少一次包括抗蚀剂形成步骤及曝光步骤等的光刻步骤,从而元件的制造步骤被简化。此外,因为当形成沟道时对非常窄的部分进行构图,所以通过使用多级灰度掩模不容易产生位置对准的偏差,从而使微细加工变得容易。
如图5B所示,去除其形状被改变的第二光抗蚀剂511a、511b,然后在衬底的整个表面上通过等离子体CVD法等形成保护膜512。作为保护膜512的材料,优选使用氮化硅等。
在现有的非晶硅TFT中,如有Na等的碱金属等从玻璃衬底一侧侵入或污染物从液晶一侧侵入则可能会引起TFT特性的退化及工作故障,这成为元件的可靠性降低的原因。由此,使用氮化硅膜覆盖非晶硅层。当根据本发明制造非晶硅TFT时也可以使用氮化硅膜覆盖非晶硅层,并且在本发明中,氮化硅膜用作保护膜来防止污染物侵入到沟道部,从而使可靠性得到提高。
如图5C所示,使用第三光掩模形成第三光抗蚀剂513a、513b、513c,然后使用形成的第三光抗蚀剂513a、513b、513c通过干蚀刻法对保护膜512进行蚀刻。通过对保护膜512进行蚀刻,在TFT部300a中第二金属层4092a露出而成为与像素电极的接触孔。在与源极布线的连接端子部300b中第二金属层409b露出。露出的金属层409b成为连接端子,通过ACF(Anisotropic Conductive Film;各向异性导电膜)等的导电粘合剂电连接到FPC(Flexible PrintCircuit;柔性印刷电路)等。在与栅极布线的连接端子部300c中通过干蚀刻法对栅极绝缘膜406进行蚀刻来使第一金属层3031c露出。露出的第一金属层3031c成为连接端子。
如图6A所示,通过灰化处理去除第三光抗蚀剂513a、513b、513c,然后在衬底的整个表面上通过溅射法等形成第二透明导电膜614。作为第二透明导电膜614的材料,优选使用ITO。
如图6B所示,使用第四光掩模形成第四光抗蚀剂615a、615b、615c,并使用第四光抗蚀剂615a、615b、615c通过湿蚀刻法对第二透明导电膜614进行蚀刻以形成多个槽缝。
如图6C所示,通过灰化处理去除第四光抗蚀剂615a、615b、615c。露出的第二透明导电层6141a、6142a用作像素电极,而第二透明导电膜614b、614c用作透明电极。
图2A及2B是对应于沿着图3A至6C中的Y-Y′、Z-Z′的截面的俯视图。其示出与FPC电连接的连接端子200a及200b。注意,在图2A和2B中省略保护膜512等。在与源极布线的连接端子部200a中,在第二金属层的源极布线409b上配置有透明电极416b。源极布线409b和透明电极416b通过接触孔204电连接。在与栅极布线的连接端子部200b中,在栅极布线307上配置有透明电极416c。栅极布线307和透明电极416c通过接触孔205电连接。
在本实施方式中,参照图7所示的TFT截面图说明使用微晶硅膜作为用作TFT的沟道形成区域的薄膜。注意,在对应于图3A至6C的部分中使用相同的附图标记。
可以通过采用频率为几十MHz至几百MHz的高频等离子体CVD法、或频率为1GHz以上的微波等离子体CVD法形成微晶硅膜。典型地是,可以使用氢对SiH4、Si2H6等的氢化硅进行稀释来形成。注意,可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
根据实施方式1,在衬底的整个表面上形成第一透明导电膜及第一金属膜,并以多级灰度掩模为第一光掩模进行构图。
在衬底的整个表面上按顺序层叠第三半导体膜、第一半导体膜、第二半导体膜、第二金属膜。可以使用微晶硅膜作为第三半导体膜,使用非晶硅膜作为第一半导体膜,并使用n型非晶硅膜(n+a-Si膜)作为第二半导体膜。注意,可以连续形成栅极绝缘膜、第三半导体膜、第一半导体膜、第二半导体膜。第一半导体膜用来防止第三半导体膜的氧化。接着,如图4B所示,使用多级灰度掩模的第二光掩模在第二金属膜上形成第二光抗蚀剂410a。接着,如图4C所示,使用第二光抗蚀剂410a进行蚀刻来形成第三半导体层701a、第一半导体层407a、第二半导体层408a、第二金属层409a。
然后,如图5a所示,使用通过对第二光抗蚀剂410a进行灰化而使其形状改变的第二光抗蚀剂511a进行蚀刻来形成第二金属层4091a、4092a、第二半导体层4081a、4082a。此时,进行过蚀刻以防止第二半导体层408a的残渣残留。
下面,根据实施方式1在衬底的整个表面上形成保护膜512,并使用第三掩模对保护膜512进行构图。在衬底的整个表面上形成第二透明导电膜614,并使用第四掩模对第二透明导电膜614进行构图。注意,作为在本实施方式中使用的栅极绝缘膜、第一透明导电膜、第二透明导电膜、第一金属膜、第二金属膜、保护膜,可以使用实施方式1所记载的材料。
通过使用第三半导体膜,可以制造其迁移率与只使用第一半导体膜的情况相比高的TFT。
实施方式3
作为可采用本发明的半导体装置的制造方法来制造的电子设备,可以举出电视、拍摄装置如摄像机、数字照相机等、护目镜型显示器(头盔显示器)、导航系统、音频再现装置(汽车音响、音响组件等)、笔记本型个人计算机、游戏机、便携式信息终端(便携式计算机、便携式电话、便携式游戏机或电子书等)、具有记录媒质的图像再现装置(具体地说,能够再现记录媒质例如数字通用盘(DVD)等并且具有能够显示其图像的显示器的装置)等。图8A至8D以及图9示出这些电子设备的具体例子。
图8A是数字照相机,包括主体801、显示部802、拍摄部、操作键803、快门按钮804等。注意,图8A是从显示部802一侧看到的图,所以没有显示出拍摄部。根据本发明,可以实现更廉价且可靠性高的数字照相机。
图8B是笔记本型个人计算机,包括主体805、框体806、显示部807、键盘808、外部连接接口809、定位装置810等。根据本发明,可以实现更廉价且可靠性高的笔记本型个人计算机。
图8C是具有记录媒质的便携式图像再现装置(具体来说是DVD再现装置),包括主体811、框体812、第一显示部813、第二显示部814、记录媒质(DVD等)读取部815、操作键816、扬声器817等。第一显示部813主要显示图像信息,第二显示部814主要显示文字信息。注意,具有记录媒质的图像再现装置还包括家用游戏机等。根据本发明,可以实现廉价且可靠性高的图像再现装置。
此外,图8D是显示装置,包括框体818、支架819、显示部820、扬声器821、视频输入端子822等。该显示装置是通过将根据上述实施方式所示的制造方法形成的TFT用于其显示部820及驱动电路来制造的。注意,作为显示装置,有液晶显示装置、发光装置等。具体而言,包括计算机用、电视接收用、广告显示用等的所有信息显示用显示装置。根据本发明,可以实现廉价且可靠性高的显示装置。
此外,在图9所示的便携式电话机901中,具备有操作开关类902、麦克风903等的主体A904、具备有显示面板A905、显示面板B906、扬声器907等的主体B908由铰链909以能够开闭的方式联结。显示面板A905和显示面板B906与电路衬底910一起被收纳在主体B908的框体911中。将显示面板A905及显示面板B908的像素部配置为能够从形成在框体911中的开口窗看到。
显示面板A905和显示面板B908可以根据该便携式电话机901的功能适当地设定像素数等的规格。例如,可以将显示面板A905用作主屏并将显示面板B906用作子屏而组合。根据本发明,可以实现廉价且可靠性高的便携式信息终端。
本实施方式所涉及的便携式电话机901根据其功能及用途可以被改变为各种方式。例如,也可以将拍摄元件安装到铰链909的部分中来制造带照相机的便携式电话机。此外,当采用将操作开关类902、显示面板A905、显示面板B906收纳在一个框体中的结构时,也可以发挥上述作用效果。另外,当将本实施方式的结构应用于具备多个显示部的信息显示终端时,也可以获得同样的效果。
如上所述,可以使用实施本发明的实施方式1和2的制造方法来完成各种电子设备。
本说明书根据2007年12月3日在日本专利局受理的日本专利申请编号2007-312900而制作,所述申请内容包括在本说明书中。
Claims (26)
1.一种半导体装置的制造方法,包括如下步骤:
在衬底上按顺序形成透明导电膜和第一金属膜;
通过使用多级灰度掩模的第一光掩模形成第一抗蚀剂,该第一抗蚀剂中的残留有所述透明导电膜和所述第一金属膜的叠层的部分以及只残留有所述透明导电膜的部分具有不同的厚度;
通过使用所述第一抗蚀剂加工所述透明导电膜和所述第一金属膜的形状,形成栅电极;
在所述栅电极上按顺序形成绝缘膜、第三半导体膜、第一半导体膜、第二半导体膜、及第二金属膜;
通过使用多级灰度掩模的第二光掩模形成第二抗蚀剂,该第二抗蚀剂中的沟道区域形成部以及源区域及漏区域形成部具有不同的厚度;
通过使用所述第二抗蚀剂分别加工所述第三半导体膜、所述第一半导体膜、第二半导体膜、及所述第二金属膜的形状,形成第三半导体层、第一半导体层、第二半导体层、及第二金属层;
通过对所述第三半导体层、所述第一半导体层、所述第二半导体层、及所述第二金属层进行蚀刻,形成薄膜晶体管的沟道区域、源区域、漏区域、源布线、及漏布线,其中所述第一半导体层被过蚀刻;
在所述薄膜晶体管上形成保护膜;以及
在所述保护膜上形成像素电极,
其中所述第三半导体膜是通过频率为1GHz以上的微波等离子体CVD形成的微晶硅膜。
2.根据权利要求1所述的半导体装置的制造方法,其中所述第一半导体膜是i型非晶硅膜。
3.根据权利要求1所述的半导体装置的制造方法,其中所述第二半导体膜是n型非晶硅膜。
4.根据权利要求1所述的半导体装置的制造方法,其中所述多级灰度掩模是半色调光掩模及灰阶编码光掩模之一种。
5.根据权利要求1所述的半导体装置的制造方法,其中在形成所述像素电极的步骤中,在所述像素电极提供多个槽缝。
6.根据权利要求1所述的半导体装置的制造方法,其中所述半导体装置是边缘场切换模式液晶显示器。
7.根据权利要求1所述的半导体装置的制造方法,其中所述衬底是透光绝缘衬底。
8.根据权利要求1所述的半导体装置的制造方法,其中在形成所述栅电极的步骤中,形成包括所述透明导电膜的共同电极。
9.根据权利要求1所述的半导体装置的制造方法,其中所述第一金属膜具有叠层结构。
10.根据权利要求1所述的半导体装置的制造方法,其中所述第二金属膜具有叠层结构。
11.一种半导体装置的制造方法,包括如下步骤:
在衬底上按顺序形成第一透明导电膜和第一金属膜;
通过使用多级灰度掩模的第一光掩模形成第一抗蚀剂,该第一抗蚀剂中的残留有所述第一透明导电膜和所述第一金属膜的叠层的部分以及只残留有所述第一透明导电膜的部分具有不同的厚度;
通过使用所述第一抗蚀剂加工所述第一透明导电膜和所述第一金属膜的形状,形成栅电极;
在所述栅电极上按顺序形成绝缘膜、第三半导体膜、第一半导体膜、第二半导体膜、及第二金属膜;
通过使用多级灰度掩模的第二光掩模形成第二抗蚀剂,该第二抗蚀剂中的沟道区域形成部以及源区域及漏区域形成部具有不同的厚度;
通过使用所述第二抗蚀剂分别加工所述第三半导体膜、所述第一半导体膜、所述第二半导体膜、及所述第二金属膜的形状,形成第三半导体层、第一半导体层、第二半导体层、及第二金属层;
对所述第二抗蚀剂进行灰化来形成第三抗蚀剂;
通过使用所述第三抗蚀剂对所述第三半导体层、所述第一半导体层、所述第二半导体层、及所述第二金属层进行蚀刻,形成薄膜晶体管的沟道区域、源区域、漏区域、源布线、及漏布线,其中所述第一半导体层被过蚀刻;
在所述薄膜晶体管上形成保护膜;
通过使用第三光掩模,在与接触孔形成部不同的区域中形成第四抗蚀剂;
通过使用所述第四抗蚀剂加工所述保护膜的形状,在所述保护膜中形成接触孔;
在所述保护膜上形成第二透明导电膜;
通过使用第四光掩模,在像素电极形成部中形成第五抗蚀剂;以及
通过使用所述第五抗蚀剂加工所述第二透明导电膜的形状,形成像素电极,
其中所述第三半导体膜是通过频率为1GHz以上的微波等离子体CVD形成的微晶硅膜。
12.根据权利要求11所述的半导体装置的制造方法,其中所述第一半导体膜是i型非晶硅膜。
13.根据权利要求11所述的半导体装置的制造方法,其中所述第二半导体膜是n型非晶硅膜。
14.根据权利要求11所述的半导体装置的制造方法,其中所述多级灰度掩模是半色调光掩模及灰阶编码光掩模之一种。
15.根据权利要求11所述的半导体装置的制造方法,其中在通过加工所述第二透明导电膜的形状形成所述像素电极的步骤中,在所述像素电极提供多个槽缝。
16.根据权利要求11所述的半导体装置的制造方法,其中所述半导体装置是边缘场切换模式液晶显示器。
17.根据权利要求11所述的半导体装置的制造方法,其中所述衬底是透光绝缘衬底。
18.根据权利要求11所述的半导体装置的制造方法,其中在形成所述栅电极的步骤中,形成包括所述第一透明导电膜的共同电极。
19.根据权利要求11所述的半导体装置的制造方法,其中所述第一金属膜具有叠层结构。
20.根据权利要求11所述的半导体装置的制造方法,其中所述第二金属膜具有叠层结构。
21.一种半导体装置的制造方法,其包括以下步骤:
形成栅电极;
在所述栅电极上按顺序形成绝缘膜、第三半导体膜、第一半导体膜、第二半导体膜以及金属膜;
通过使用多级灰度掩模的光掩模来形成第一抗蚀剂,所述第一抗蚀剂中的沟道区形成部分与其源区形成部分和漏区形成部分具有不同的厚度;以及
通过采用该第一抗蚀剂分别加工所述第三半导体膜、所述第一半导体膜、所述第二半导体膜以及所述金属膜的形状来形成第三半导体层、第一半导体层、第二半导体层和金属层,
对所述第一抗蚀剂进行灰化来形成第二抗蚀剂;
通过使用所述第二抗蚀剂对所述第三半导体层、所述第一半导体层、所述第二半导体层、及所述金属层进行蚀刻,形成薄膜晶体管的沟道区域、源区域、漏区域、源布线、及漏布线,其中所述第一半导体层被过蚀刻;
其中所述第三半导体膜是通过频率为1GHz以上的微波等离子体CVD形成的微晶硅膜。
22.如权利要求21所述的半导体装置的制造方法,其中所述第一半导体膜为i型非晶硅膜。
23.如权利要求21所述的半导体装置的制造方法,其中所述第二半导体膜为n型非晶硅膜。
24.如权利要求21所述的半导体装置的制造方法,其中所述多级灰度掩模是半色调光掩模和灰阶编码光掩模中之一。
25.如权利要求21所述的半导体装置的制造方法,其中所述半导体装置是边缘场切换模式液晶显示器。
26.如权利要求21所述的半导体装置的制造方法,其中所述金属膜具有叠层结构。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312900 | 2007-12-03 | ||
JP2007-312900 | 2007-12-03 | ||
JP2007312900 | 2007-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101527282A CN101527282A (zh) | 2009-09-09 |
CN101527282B true CN101527282B (zh) | 2014-01-08 |
Family
ID=40676145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810183698.XA Expired - Fee Related CN101527282B (zh) | 2007-12-03 | 2008-12-03 | 半导体装置的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8268654B2 (zh) |
JP (3) | JP5137798B2 (zh) |
KR (1) | KR101446249B1 (zh) |
CN (1) | CN101527282B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI746064B (zh) * | 2009-08-07 | 2021-11-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
JP2011054812A (ja) * | 2009-09-03 | 2011-03-17 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
KR102070268B1 (ko) * | 2009-10-09 | 2020-01-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2011145530A (ja) * | 2010-01-15 | 2011-07-28 | Hitachi Displays Ltd | 表示装置、及び、表示装置の製造方法 |
CN102270604B (zh) * | 2010-06-03 | 2013-11-20 | 北京京东方光电科技有限公司 | 阵列基板的结构及其制造方法 |
US9230826B2 (en) * | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
US8709920B2 (en) * | 2011-02-24 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TWI500161B (zh) * | 2011-06-02 | 2015-09-11 | Au Optronics Corp | 混合式薄膜電晶體及其製造方法以及顯示面板 |
KR101529557B1 (ko) * | 2011-06-09 | 2015-06-19 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시장치의 제조방법 |
KR101272433B1 (ko) | 2011-06-21 | 2013-06-07 | 한양대학교 산학협력단 | 박막 트랜지스터 및 이의 제조방법 |
KR101928983B1 (ko) | 2011-07-20 | 2018-12-14 | 삼성디스플레이 주식회사 | 표시 기판 제조 방법 |
CN102544029A (zh) * | 2012-02-07 | 2012-07-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
JP5971849B2 (ja) * | 2012-07-11 | 2016-08-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置及び画素欠陥修正方法 |
JP2015012048A (ja) | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
CN103441129A (zh) * | 2013-08-23 | 2013-12-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
US9735177B2 (en) | 2013-08-23 | 2017-08-15 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same and display device |
JP6315966B2 (ja) | 2013-12-11 | 2018-04-25 | 三菱電機株式会社 | アクティブマトリックス基板およびその製造方法 |
KR102182428B1 (ko) | 2014-02-18 | 2020-11-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
CN105096780B (zh) * | 2015-07-29 | 2018-07-03 | 武汉华星光电技术有限公司 | 基板电路及显示面板的信号测试电路 |
US9825177B2 (en) * | 2015-07-30 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a semiconductor device using multiple etching mask |
KR102507151B1 (ko) * | 2015-08-27 | 2023-03-08 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 표시 장치 및 그 제조 방법 |
CN105304643A (zh) * | 2015-09-28 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
CN106950765A (zh) | 2016-01-07 | 2017-07-14 | 中华映管股份有限公司 | 液晶显示面板的像素结构及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6468840B2 (en) * | 2000-04-28 | 2002-10-22 | Nec Corporation | Active matrix substrate and manufacturing method thereof |
Family Cites Families (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
USRE34658E (en) | 1980-06-30 | 1994-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device of non-single crystal-structure |
JPH0311744A (ja) | 1989-06-09 | 1991-01-21 | Citizen Watch Co Ltd | 薄膜トランジスタの製造方法 |
EP1338914A3 (en) | 1995-11-21 | 2003-11-19 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
JP3658664B2 (ja) * | 1997-06-06 | 2005-06-08 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
US6493048B1 (en) | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
JP3384795B2 (ja) | 1999-05-26 | 2003-03-10 | 忠弘 大見 | プラズマプロセス装置 |
KR100325079B1 (ko) | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
KR100583979B1 (ko) * | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4683688B2 (ja) * | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP3881160B2 (ja) * | 2000-06-27 | 2007-02-14 | 株式会社アドバンスト・ディスプレイ | Tftアレイ基板およびこれを用いた液晶表示装置 |
US7223643B2 (en) | 2000-08-11 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
GB0102167D0 (en) * | 2001-01-27 | 2001-03-14 | Koninl Philips Electronics Nv | Pixellated devices such as active matrix liquid crystal displys and methods of manufacturing such |
TW488080B (en) | 2001-06-08 | 2002-05-21 | Au Optronics Corp | Method for producing thin film transistor |
US6623653B2 (en) * | 2001-06-12 | 2003-09-23 | Sharp Laboratories Of America, Inc. | System and method for etching adjoining layers of silicon and indium tin oxide |
JP4876341B2 (ja) | 2001-07-13 | 2012-02-15 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
TWI232991B (en) | 2002-11-15 | 2005-05-21 | Nec Lcd Technologies Ltd | Method for manufacturing an LCD device |
JP4651929B2 (ja) | 2002-11-15 | 2011-03-16 | Nec液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
KR100789090B1 (ko) | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
EP1445802A1 (en) * | 2003-02-06 | 2004-08-11 | Centre National De La Recherche Scientifique (Cnrs) | Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor |
KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
TWI234288B (en) | 2004-07-27 | 2005-06-11 | Au Optronics Corp | Method for fabricating a thin film transistor and related circuits |
KR20060079040A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
KR101107270B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 |
KR100648223B1 (ko) * | 2005-05-11 | 2006-11-24 | 비오이 하이디스 테크놀로지 주식회사 | 반투과형 프린지 필드 스위칭 모드 액정표시장치 |
US7608490B2 (en) | 2005-06-02 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7588970B2 (en) | 2005-06-10 | 2009-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101201017B1 (ko) | 2005-06-27 | 2012-11-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
JP4687279B2 (ja) | 2005-06-29 | 2011-05-25 | ソニー株式会社 | 画像再生装置、画像再生方法、および画像再生用プログラム |
KR101225440B1 (ko) | 2005-06-30 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US7807516B2 (en) | 2005-06-30 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US7867791B2 (en) | 2005-07-29 | 2011-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities |
US7914971B2 (en) | 2005-08-12 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure mask and method for manufacturing semiconductor device using the same |
US7338824B2 (en) * | 2005-09-09 | 2008-03-04 | Hannstar Display Corp. | Method for manufacturing FFS mode LCD |
JP4537929B2 (ja) * | 2005-10-04 | 2010-09-08 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置および液晶表示装置の製造方法 |
US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
TWI460851B (zh) | 2005-10-17 | 2014-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
JP5027475B2 (ja) * | 2005-10-18 | 2012-09-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の作製方法 |
TWI483048B (zh) | 2005-10-18 | 2015-05-01 | Semiconductor Energy Lab | 液晶顯示裝置 |
EP1958019B1 (en) | 2005-12-05 | 2017-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
EP1793266B1 (en) | 2005-12-05 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
KR101477262B1 (ko) | 2005-12-28 | 2014-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
US7821613B2 (en) | 2005-12-28 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
KR20070070718A (ko) | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판의 제조방법 |
KR20070076620A (ko) * | 2006-01-19 | 2007-07-25 | 삼성전자주식회사 | 표시 기판의 제조방법 |
TWI322288B (en) | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
EP1843194A1 (en) | 2006-04-06 | 2007-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
JP4884820B2 (ja) * | 2006-04-12 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
TWI633365B (zh) | 2006-05-16 | 2018-08-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
US7847904B2 (en) | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
JP5216204B2 (ja) | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
KR101291318B1 (ko) * | 2006-11-21 | 2013-07-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
TWI328879B (en) * | 2006-11-30 | 2010-08-11 | Au Optronics Corp | Pixel structure and fabricating method thereof, diaplay panel and electro-optical apparatus |
KR100937173B1 (ko) * | 2006-12-26 | 2010-01-15 | 엘지디스플레이 주식회사 | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 |
JP5364293B2 (ja) | 2007-06-01 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法およびプラズマcvd装置 |
JP5331389B2 (ja) | 2007-06-15 | 2013-10-30 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
US9176353B2 (en) | 2007-06-29 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US8921858B2 (en) | 2007-06-29 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US8334537B2 (en) | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US7738050B2 (en) | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
JP5357493B2 (ja) | 2007-10-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5427390B2 (ja) | 2007-10-23 | 2014-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7824939B2 (en) | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
KR101448903B1 (ko) | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
JP5380037B2 (ja) | 2007-10-23 | 2014-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2008
- 2008-11-28 KR KR1020080119871A patent/KR101446249B1/ko active IP Right Grant
- 2008-11-28 JP JP2008303603A patent/JP5137798B2/ja active Active
- 2008-12-01 US US12/325,584 patent/US8268654B2/en active Active
- 2008-12-03 CN CN200810183698.XA patent/CN101527282B/zh not_active Expired - Fee Related
-
2012
- 2012-09-05 US US13/603,469 patent/US8895333B2/en active Active
- 2012-11-13 JP JP2012249214A patent/JP2013042174A/ja not_active Withdrawn
-
2013
- 2013-12-27 JP JP2013271863A patent/JP2014096600A/ja not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6468840B2 (en) * | 2000-04-28 | 2002-10-22 | Nec Corporation | Active matrix substrate and manufacturing method thereof |
Non-Patent Citations (1)
Title |
---|
JP特开平10-341021A 1998.12.22 |
Also Published As
Publication number | Publication date |
---|---|
KR101446249B1 (ko) | 2014-10-01 |
KR20090057909A (ko) | 2009-06-08 |
CN101527282A (zh) | 2009-09-09 |
US8895333B2 (en) | 2014-11-25 |
US8268654B2 (en) | 2012-09-18 |
US20090142867A1 (en) | 2009-06-04 |
JP5137798B2 (ja) | 2013-02-06 |
US20120329186A1 (en) | 2012-12-27 |
JP2009157366A (ja) | 2009-07-16 |
JP2014096600A (ja) | 2014-05-22 |
JP2013042174A (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101527282B (zh) | 半导体装置的制造方法 | |
CN101419945B (zh) | 半导体装置的制造方法 | |
CN101419987B (zh) | 半导体装置以及其制造方法 | |
US9001299B2 (en) | Low resistance wiring structure and liquid crystal display device using the same | |
US7776664B2 (en) | Method of manufacturing semiconductor device | |
US7982218B2 (en) | TFT array substrate and method for forming the same | |
JP6513197B2 (ja) | タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 | |
KR20070000546A (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
US20110073855A1 (en) | Liquid crystal display panel and fabrication method thereof | |
CN104932161A (zh) | 阵列基板及其制作方法、修复方法、显示装置 | |
WO2019061289A1 (en) | NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE | |
TWI311338B (en) | Method of exposing layer with light and method of manufacturing thin film transistor substrate for liquid crystal display device using the same | |
US8450135B2 (en) | Pixel structure and manufacturing method thereof | |
KR102444782B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
KR20070075819A (ko) | 표시 장치 및 그 제조 방법 | |
KR20020057235A (ko) | 액정 표시 장치의 제조 방법 | |
KR20030058161A (ko) | 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140108 Termination date: 20211203 |
|
CF01 | Termination of patent right due to non-payment of annual fee |