CN101419943A - 用于制造半导体基板、显示面板和显示设备的方法 - Google Patents

用于制造半导体基板、显示面板和显示设备的方法 Download PDF

Info

Publication number
CN101419943A
CN101419943A CNA2008101691533A CN200810169153A CN101419943A CN 101419943 A CN101419943 A CN 101419943A CN A2008101691533 A CNA2008101691533 A CN A2008101691533A CN 200810169153 A CN200810169153 A CN 200810169153A CN 101419943 A CN101419943 A CN 101419943A
Authority
CN
China
Prior art keywords
semiconductor substrate
substrate
roughly
crystal semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101691533A
Other languages
English (en)
Other versions
CN101419943B (zh
Inventor
山崎舜平
大沼英人
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101419943A publication Critical patent/CN101419943A/zh
Application granted granted Critical
Publication of CN101419943B publication Critical patent/CN101419943B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3411—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials
    • C03C17/3429—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating
    • C03C17/3435—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating comprising a nitride, oxynitride, boronitride or carbonitride
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3411—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials
    • C03C17/3429—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating
    • C03C17/3482—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials at least one of the coatings being a non-oxide coating comprising silicon, hydrogenated silicon or a silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/961—Ion beam source and generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

如果所附着的单晶硅层的尺寸不合适，即使使用大玻璃基板，也无法使将要获得的面板的个数达到最大。因此，在本发明中，从大致呈圆形的单晶半导体晶片中，形成了大致呈四边形的单晶半导体基板，并且通过用离子束照射到单晶半导体基板中，形成了破损层。在支撑基板的一个表面上，排列多个单晶半导体基板，以便彼此分离。通过热处理，在破损层中产生了破裂，并且使单晶半导体基板分离，同时单晶半导体层留在支撑基板上。之后，从接合到支撑基板的单晶半导体层中，制造出一个或多个显示面板。

Description

用于制造半导体基板、显示面板和显示设备的方法
技术领域
本发明属于利用SOI(绝缘体上硅)技术形成的半导体基板、显示面板、或显示设备的技术领域。
背景技术
使用薄膜晶体管的液晶显示器的市场已扩大了。薄膜晶体管是场效应晶体管的一种，并且如此称呼是因为用于形成沟道的半导体都是由薄膜构成的。理想情况下，如果可以制造由单晶半导体形成其沟道的薄膜晶体管，则是比较好的；然而，可在600摄氏度或更低的处理温度下制造的非晶硅薄膜或多晶薄膜常常被用于薄膜晶体管，这是因为作为液晶显示器的基材的玻璃基板具有较低的温度限制。
当然，已经开发出一种在绝缘基板上形成单晶硅薄膜的技术，这可用于液晶显示器。例如，已揭示了一种在结晶玻璃基板上形成单晶硅薄膜的技术，这种结晶玻璃基板是一种高耐热玻璃(参照专利文献1：已公开的日本专利申请H11-163363；专利文献2：已公开的日本专利申请2000-012864；以及专利文献3：已公开的日本专利申请2000-150905)。最近，作为有源矩阵液晶显示器的SOI基板，揭示了一种在玻璃基板上使小片单晶硅呈平铺图案的技术(参照专利文献4：PCT国际申请2005-539259的日语翻译文本)。
液晶面板是通过这样一种构造方法形成的，其中在玻璃基板(所谓的母玻璃)上形成多个面板，并且该玻璃基板被分割成多个单独的面板，这样，通过从一个母玻璃获得多个面板就可以削减每个面板的成本。
用于制造显示面板的母玻璃的尺寸每年都在变大：第3代基板(550mm×650mm)、第3.5代基板(600mm×720mm)、第4代基板(680mm×880mm或730mm×920mm)、第5代基板(1100mm×1300mm)、第6代基板(1500mm×1850mm)、第7代基板(1870mm×2200mm)、第8代基板(2200mm×2400mm)。从现在起，预计母玻璃的尺寸会达到第9代(2400mm×2800mm或2450mm×3050mm)和第10代(2950mm×3400mm)。
另一方面，和玻璃基板(母玻璃)的面积相比，硅锭或硅晶片(作为形成单晶硅层的基材)是很小的。相应地，多个硅晶片必然要附着于大玻璃基板上；然而，问题是，面板和硅晶片的尺寸并不相同。即使多个硅晶片密集地附着于玻璃基板上，彼此相邻的硅晶片之间也会产生空隙。因为薄膜晶体管无法形成于这种空隙部分中，所以不可能形成其屏幕比硅晶片要大的显示面板。
最终，形成显示面板，以符合硅晶片的尺寸。在这种情况下，即使使用了大玻璃基板(母玻璃)，当按平铺图案附着的单晶硅层的尺寸不合适时，也无法使将要获得的面板个数达到最大。因此，问题是，无法实现最小成本。这不仅是生产率的问题；因为用大量能耗生产的玻璃基板或硅晶片没有得到有效地利用，资源没有得到有效地利用，并且无法构造出一种考虑到多种环境问题的节能工厂。
发明内容
本发明的目的就是，提高具有单晶半导体层的半导体基板、显示面板、或显示设备的生产率。另外，本发明的目的还有，在具有单晶半导体层的半导体基板、显示面板、或显示设备的制造过程中减少浪费并有效地利用资源。
从直径为300-450mm的圆形单晶半导体晶片，形成一种四边形单晶半导体基板(包括作为其顶点的单晶半导体基板的外围末端部分)或一种占据单晶半导体晶片表面面积50％或更大的四边形单晶半导体基板。从单晶半导体基板的一个表面，注入离子束，该离子束的50％或更多(80％或更多则更佳)是氢的簇离子，其质量比氢分子要重，由此在单晶半导体基板的表面以下给定的深度处形成了破损层。在单晶半导体基板注入簇离子的那一侧表面上，形成了接合层。多个单晶半导体基板排列在具有绝缘表面的支撑基板的一个表面上，将要用牢固附着的接合层使它们彼此分开。通过热处理，在破损层中产生破裂，并且单晶半导体基板被分离且接下来被除去，同时单晶半导体层留在支撑基板上。在氮气气氛中，用激光束照射单晶半导体层，并且使单晶半导体层的表面平整化。之后，从接合到支撑基板的单晶半导体层，制造出一个或多个显示面板。
根据本发明涉及到显示面板的制造方法的一个方面，从直径为400mm或更大的圆形硅晶片，通过将占据硅晶片主要表面面积的50％或更大的四边形区域接合到具有绝缘表面的支撑基板，就形成了多个厚度为100nm或更小的单晶半导体层，以便在支撑基板上彼此分离。然后，在单晶半导体层上形成元件区域，在元件区域中形成了大于或等于10英寸且小于或等于15英寸的屏幕。或者，从一个单晶半导体层中获得10个或更多个其屏幕尺寸大于或等于2英寸且小于或等于7英寸的显示面板。
根据本发明涉及到半导体基板的制造方法的一个方面，从直径为400mm或更大的硅晶片，通过将占据硅晶片主要表面面积的50％或更大的四边形区域接合到具有绝缘表面的支撑基板，就形成了多个厚度为100nm或更小的单晶半导体层，以便在支撑基板上彼此分离。
注意到，半导体基板是具有绝缘表面的基板或至少在其一个表面上具有半导体层的绝缘基板。本发明的较佳半导体基板的一个模式是，单晶半导体层(最好是单晶硅层)作为半导体层而形成的模式。
此处，单晶是这样的晶体，其中晶面和晶轴是对齐的并且构成单晶的原子或分子是空间有序的。然而，尽管单晶是由有序排列的原子构成的，但是单晶可以包括晶格缺陷，其中对齐是无序的，或者单晶也可以包括有意或无意的晶格畸变。
通过将单晶半导体基板、用于转移的半导体基板(它是从单晶半导体基板切割出来的)以及支撑基板(即母玻璃，其上形成了单晶半导体层)组合起来，考虑到显示面板的屏幕尺寸，每一种基板都具有合适的尺寸，就可以使从一个支撑基板获得的显示面板的个数达到最大。因此，可以提高具有单晶半导体层的半导体基板、显示面板、或显示设备的生产率。此外，在具有单晶半导体层的半导体基板、显示面板、或显示设备的制造过程中，减小了浪费以便有效地利用资源。
附图说明
在附图中：
图1示出了一个方面，其中从圆形单晶半导体基板切割出具有给定轮廓尺寸的用于转移的半导体基板；
图2示出了一个方面，其中已经从圆形单晶半导体基板切割出具有给定轮廓尺寸的用于转移的半导体基板；
图3A和3B是用于转移的半导体基板的结构，图3A是角落部分的放大图，图3B是外围末端部分的横截面形状；
图4示出了一个方面，其中从圆形单晶半导体基板切割出具有给定轮廓尺寸的用于转移的半导体基板；
图5示出了一个方面，其中已经从圆形单晶半导体基板切割出具有给定轮廓尺寸的用于转移的半导体基板；
图6A和6B显示出一个方面，其中从直径为450mm的硅晶片切割出用于转移的半导体基板并且将它转移到600mm×720mm的支撑基板上；
图7A和7B显示出一个方面，其中从直径为200mm或300mm的硅晶片切割出用于转移的半导体基板并且将它转移到600mm×720mm的支撑基板上；
图8A和8B显示出一个方面，其中从直径为450mm的硅晶片切割出用于转移的半导体基板并且将它转移到620mm×750mm的支撑基板上；
图9A和9B显示出一个方面，其中从直径为300mm的硅晶片切割出用于转移的半导体基板并且将它转移到620mm×750mm的支撑基板上；
图10A和10B显示出一个方面，其中从直径为450mm的硅晶片切割出用于转移的半导体基板并且将它转移到730mm×920mm的支撑基板上；
图11A和11B显示出一个方面，其中从直径为300mm的硅晶片切割出用于转移的半导体基板并且将它转移到730mm×920mm的支撑基板上；
图12显示出一个在支撑基板上设置单晶硅半导体层的排列示例；
图13显示出一个在支撑基板上设置单晶硅半导体层的排列示例；
图14A-14C是在支撑基板上形成单晶半导体层的多个步骤的横截面图；
图15A-15B是在支撑基板上形成单晶半导体层的多个步骤的横截面图；
图16A-16C是在支撑基板上形成单晶半导体层的多个步骤的横截面图；
图17A-17B是在支撑基板上形成单晶半导体层的多个步骤的横截面图；
图18A-18B是在支撑基板上形成单晶半导体层的多个步骤的横截面图；
图19是用于描述离子掺杂装置的一个结构示例的示意图；
图20A-20C是用于描述一种将用于转移的半导体基板转移到支撑基板的装置的一个结构示例的示意图；
图21是用于描述激光处理装置的示意图；
图22显示出通过使用支撑基板上所形成的单晶半导体层而形成显示面板的示例；
图23显示出用于显示面板的像素的一个示例，该显示面板具有向其输入数据信号的第一晶体管以及连接到像素电极的第二晶体管；
图24A和24B是通过使用单晶半导体层而形成的显示面板的多个制造步骤的横截面图；
图25A和25B是通过使用单晶半导体层而形成的显示面板的多个制造步骤的横截面图；
图26A和26B是通过使用单晶半导体层而形成的显示面板的多个制造步骤的横截面图；
图27是与图23相对应的像素的横截面图；
图28显示出一种液晶显示设备中的像素的一个示例，其中通过使用单晶半导体层形成了像素晶体管；
图29显示出氢的能级图；
图30A-30H显示出多种电子设备的示例；以及
图31A-31C显示出多种电子设备的示例。
具体实施方式
下面参照附图，描述本发明的实施方式。注意到，本发明不限于下面的描述，本领域的技术人员很容易理解，在不背离本发明的目的和范围的情况下可以按多种方式来修改这些实施方式和细节。因此，本发明并不限于这些实施方式所描述的内容。注意到，在不同的附图中，将共用指代同一部分的标号。
在本实施方式中，将显示出一个方面，其中从圆形半导体基板(比如硅晶片)切割出四边形半导体层并且将它接合到具有绝缘表面的支撑基板上，以便通过使用单晶半导体层来制造设置于显示面板中的像素区域上的薄膜晶体管。
作为支撑基板，使用了玻璃基板，它可用作母玻璃。在这种情况下，支撑基板上所安排的单晶半导体层最好通过处理而具有矩形形状，而非与硅晶片的形状相对应的圆形形状。这是因为，当排列具有圆形形状的单晶半导体层时，在相邻的单晶半导体层之间产生了间隙，由此无法有效地利用支撑基板的面积。
在本实施方式中，采用的技术是，从单晶半导体基板的表面起1微米或更小(50-150nm较佳)的区域处形成了破损层，沿着破损层使单晶半导体基板的表层部分分离，并且将单晶半导体基板接合到支撑基板。在下面的实施方式中，将详细描述这些步骤。
(处理单晶半导体基板的方法-1)
图1显示出一个方面，其中从单晶半导体基板100(通常是硅晶片)，按一定的尺寸，切割出具有给定轮廓尺寸的用于转移的半导体基板101。用于转移的半导体基板101最大可以达到单晶半导体基板100中所内接的每一个顶点。然而，用于转移的半导体基板101没有必要是正方形。这是因为4:3或16:9被用作显示面板的屏幕的纵横比，并且显示面板的轮廓尺寸自身要符合该纵横比。硅晶片的大小最好是直径300nm或更大。例如，可以使用直径为400-450nm的硅晶片(18英寸的硅晶片)。
如图2所示，在沿切割线102和103切割出用于转移的半导体基板101的情况下，单晶半导体基板100中所内接的角顶点构成一个四边形，图中虚线圆圈所示的角部分104的顶角度数基本上是90°。另外，这与从单晶半导体基板100之内切割出用于转移的半导体基板101的情况是一样的。
在这种情况下，角部分104最好被处理成曲面，以便不是尖锐的末端部分。图3A是角部分104的放大图，并且这样处理成曲面就可以防止用于转移的半导体基板101发生破损。如图3B所示，较佳地，通过削掉尖锐的角从而将其处理成具有曲面的形状或具有多边形角的形状，就对用于转移的半导体基板101的外围末端部分的横截面形状进行斜切。这可以通过防止基板破损而减小硅资源的浪费。注意到，在切割之后可以重复使用边角料。此外，当形成较小的单晶半导体层时，也可以使用边角料。
(处理单晶半导体基板的方法-2)
图4显示出一个方面，其中从单晶半导体基板100(通常是硅晶片)，按一定的尺寸，切割出具有给定轮廓尺寸的用于转移的半导体基板101。用于转移的半导体基板101最大可以达到单晶半导体基板100中所内接的每一个角顶点。然而，用于转移的半导体基板101没有必要是正方形。这是因为4:3或16:9被用作显示面板的屏幕的纵横比标准，并且显示面板的轮廓尺寸自身要符合该纵横比。硅晶片的大小最好是直径300mm或更大。例如，可以使用直径为400-450mm的硅晶片(18英寸的硅晶片)。
如图5所示，切割出用于转移的半导体基板101，同时相对的边之间的距离比所内接的矩形区域中相对的边之间的距离要长。即，通过沿着切割线102和103进行切割，可以切割出用于转移的半导体基板101，使得不产生矩形90°的顶点。通过这样的处理，可以在用于转移的半导体基板101中获得制造显示面板所需的区域，并且可以制造出其角部分不是90°的基板。因为用于转移的半导体基板101的角部分不是直角，所以在搬动它的时候可以防止基板发生损坏。如图3B所描述的那样，较佳地，通过削掉尖锐的角从而将其处理成具有曲面的形状或具有多边形角的形状，就对用于转移的半导体基板101的外围末端部分进行斜切。这可以通过防止基板破损而减小硅资源的浪费。注意到，在切割之后通过熔化，可以重复使用边角料。此外，当形成较小的单晶半导体层时，也可以使用边角料。
(单晶半导体基板的使用效率)
为了有效地使用圆形单晶半导体基板100(通常是硅晶片)，晶片的外围尺寸以及将要从晶片中切割出的用于转移的半导体基板101的尺寸都是必须考虑的。这是因为，即使在使用大玻璃基板时，只要用于转移的半导体基板101的尺寸不符合显示面板的外部尺寸，就无法使将要获得的面板个数达到最大。
显示面板的轮廓尺寸是根据屏幕以及和屏幕相伴的外围区域(也被称为框架区域)的尺寸而确定的。相伴的外围区域包括：形成信号的输入/输出端子所需的区域；形成驱动器电路所需的区域等等。
制造显示面板所用的玻璃基板的尺寸根据显示面板的生产线的规格而变化，并且有如下这几代基板：第3代(550mm×650mm)、第3.5代(600mm×720mm)、第4代(680mm×880mm或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm或2450mm×3050mm)和第10代(2950mm×3400mm)。
此处，在使用第3.5代到第4代的玻璃基板的情况下，表格1显示出显示面板的尺寸和硅晶片的使用效率之间的关系。注意到，晶片的使用效率显示出一个百分比数值，该数值是通过让用于转移的半导体基板的面积除以硅晶片的面积而获得的。
表格.1
Figure A200810169153D00131
                                  ↑※2↑※3
※1晶片尺寸是
Figure A200810169153D0013182842QIETU
Figure A200810169153D0013182847QIETU
为450mm
※2左列是从用于转移的半导体基板中获得的面板的个数
※3右列是从玻璃基板中获得的面板的个数
在表格1中，<1>这一排显示出在使用600mm×720mm的玻璃基板的情况下可从直径为450mm的硅晶片(18英寸硅晶片)中获得的用于转移的半导体基板的尺寸与晶片的使用效率之间的关系。在表格1中，右手一侧显示出了在15英寸屏幕、11.5英寸屏幕、7英寸屏幕和2.4英寸屏幕的情况下可分别获得的显示面板的个数。此外，<2>这一排和<3>这一排分别显示出620mm×750mm的玻璃基板的情况以及730mm×920mm的玻璃基板的情况。
表格1显示出各代中的显示面板的个数和晶片的使用效率根据用于转移的半导体基板的尺寸而不同。在这种情况下，较大的显示面板个数以及较高的晶片使用效率可能是一个能显示出高生产率和有效利用资源的指数。
此处吸引人的是事情是，在使用直径为450mm的硅晶片的情况下，通过使用单晶硅所构成的晶体管，可以形成15英寸显示面板。例如，通过使用直径为450mm的硅晶片，可以将4个用于转移的280mm×350mm的半导体基板附着于一个600mm×720mm的玻璃基板上。相应地，可以从一个玻璃基板中获得4个15英寸的显示面板。当这应用于11.5英寸面板的情况时，可以从一个玻璃基板中获得8个面板。此时，晶片的使用效率可以达到60％或更大。
此外，在730mm×920mm的玻璃基板的情况下，可以附着6个用于转移的335mm×300mm的半导体基板，并且可以获得6个15英寸的显示面板。当这应用于11.5英寸面板的情况时，可以从一个玻璃基板中获得12个面板。此时，晶片的使用效率可以达到63％或更大。
这样，通过使用直径较大的硅晶片，就可以按较高的生产率来制造中等尺寸的面板，同时有效地利用硅晶片，这种中等尺寸的面板可用于计算机等的监视器、便携式电视等。
另一方面，在屏幕尺寸为10英寸或更小的小尺寸面板的情况下，通过将4个280mm×350mm的半导体基板附着于一个600mm×720mm的玻璃基板上，就可以制造出16个能转换成7英寸显示面板的面板、64个能转换成3.7英寸显示面板的面板、或144个能转换成2.4英寸显示面板的面板。即，可以获得10个或更多个其屏幕尺寸为2-7英寸的显示面板。不用说，通过使用单晶硅，小型化是可能的。相应地，即使在10英寸或更小的显示面板中，也可以增加像素的密度，使得可以显示出具有高分辨率的图像。
如表格1的结果所示，通过使用600mm×720mm的玻璃基板，在2.4-15英寸的显示面板这种所谓的小尺寸或中等尺寸面板的生产过程中，可以使能获得的面板个数达到最大，同时晶片的使用效率是60％或更大。另外，在620mm×750mm的玻璃基板的情况下，可以使能获得的面板个数达到最大，同时晶片的使用效率是55％或更大。另外，在730mm×920mm的玻璃基板的情况下，可以使能获得的面板个数达到最大，同时晶片的使用效率是52％或更大。
(可转移到支撑基板的单晶半导体层的个数)
如上述实施方式所描述的那样，当从圆形单晶半导体基板中切割出用于转移的半导体基板时，并且单晶半导体层被转移到母玻璃基板上，只要用于转移的半导体基板101的尺寸不符合显示面板的外部尺寸，就无法使将要获得的面板个数达到最大。在本实施方式中，将示出用于转移的半导体基板和母玻璃基板之间的关系。
在图6A中，从直径为450mm的硅晶片中可以获得一个用于转移的280mm×350mm的半导体基板101，并且可以将4个用于转移的半导体基板101附着于600mm×720mm的支撑基板105(比如玻璃基板)。在图6B中，从直径为450mm的硅晶片中可以获得一个用于转移的290mm×344mm的半导体基板101，并且可以将4个半导体基板101附着于600mm×720mm的支撑基板105。在用于转移的280mm×350mm或290mm×344mm的半导体基板101中，可以制造一个其屏幕尺寸为15英寸的显示面板。
在图7A中，从直径为300mm的硅晶片中可以获得一个用于转移的195mm×225mm的半导体基板101，并且可以将9个用于转移的半导体基板101附着于600mm×720mm的支撑基板105(比如玻璃基板)。在图7B中，从直径为200mm的硅晶片中可以获得一个用于转移的141mm×141mm的半导体基板101，并且可以将20个用于转移的半导体基板101附着于600mm×720mm的支撑基板105。在用于转移的195mm×225mm的半导体基板101中，可以制造2个其屏幕尺寸为7英寸的显示面板，并且可以从支撑基板105中制造出18个其屏幕尺寸为7英寸的显示面板。在用于转移的195mm×225mm的半导体基板101中，可以制造6个其屏幕尺寸为3.7英寸的显示面板，并且可以从支撑基板105中制造出54个其屏幕尺寸为3.7英寸的显示面板。在用于转移的195mm×225mm的半导体基板101中，可以制造12个其屏幕尺寸为2.4英寸的显示面板，并且可以从支撑基板105中制造出108个其屏幕尺寸为2.4英寸的显示面板。
在图8A中，从直径为450mm的硅晶片中可以获得一个用于转移的280mm×350mm的半导体基板101，并且可以将4个用于转移的半导体基板101附着于620mm×750mm的支撑基板105(比如玻璃基板)。在图8B中，从直径为450mm的硅晶片中可以获得一个用于转移的310mm×250mm的半导体基板101，并且可以将6个用于转移的半导体基板101附着于620mm×750mm的支撑基板105。在用于转移的280mm×350mm的半导体基板101中，可以制造1个其屏幕尺寸为15英寸的显示面板，并且可以从支撑基板105中制造出4个其屏幕尺寸为15英寸的显示面板。在用于转移的310mm×250mm的半导体基板101中，可以制造1个其屏幕尺寸为15英寸的显示面板，并且可以从支撑基板105中制造出6个其屏幕尺寸为15英寸的显示面板。
在图9A中，从直径为300mm的硅晶片中可以获得一个用于转移的205mm×219mm的半导体基板101，并且可以将9个用于转移的半导体基板101附着于620mm×750mm的支撑基板105(比如玻璃基板)。在图9B中，从直径为300mm的硅晶片中可以获得一个用于转移的200mm×223mm的半导体基板101，并且可以将9个用于转移的半导体基板101附着于620mm×750mm的支撑基板105。在用于转移的205mm×219mm或200mm×223mm的半导体基板101中，可以制造2个其屏幕尺寸为7英寸的显示面板，并且可以从支撑基板105中制造出18个其屏幕尺寸为7英寸的显示面板。在用于转移的205mm×219mm或200mm×223mm的半导体基板101中，可以制造6个其屏幕尺寸为3.7英寸的显示面板，并且可以从支撑基板105中制造出54个其屏幕尺寸为3.7英寸的显示面板。在用于转移的205mm×219mm或200mm×223mm的半导体基板101中，可以制造15个其屏幕尺寸为2.4英寸的显示面板，并且可以从支撑基板105中制造出135个其屏幕尺寸为2.4英寸的显示面板。
在图10A中，从直径为450mm的硅晶片中可以获得一个用于转移的280mm×350mm的半导体基板101，并且可以将6个用于转移的半导体基板101附着于730mm×920mm的支撑基板105(比如玻璃基板)。在图10B中，从直径为450mm的硅晶片中可以获得一个用于转移的365mm×230mm的半导体基板101，并且可以将8个用于转移的半导体基板101附着于730mm×920mm的支撑基板105。在用于转移的280mm×350mm的半导体基板101中，可以制造1个其屏幕尺寸为15英寸的显示面板，并且可以从支撑基板105中制造出6个其屏幕尺寸为15英寸的显示面板。在用于转移的280mm×350mm的半导体基板101中，可以制造36个其屏幕尺寸为2.4英寸的显示面板，并且可以从支撑基板105中制造出216个其屏幕尺寸为2.4英寸的显示面板。在用于转移的365mm×230mm的半导体基板101中，可以制造30个其屏幕尺寸为2.4英寸的显示面板，并且可以从支撑基板105中制造出240个其屏幕尺寸为2.4英寸的显示面板。
在图11A中，从直径为300mm的硅晶片中可以获得一个用于转移的212mm×212mm的半导体基板101，并且可以将12个用于转移的半导体基板101附着于730mm×920mm的支撑基板105(比如玻璃基板)。在图11B中，从直径为300mm的硅晶片中可以获得一个用于转移的182mm×230mm的半导体基板101，并且可以将16个用于转移的半导体基板101附着于730mm×920mm的支撑基板105。在用于转移的212mm×212mm的半导体基板101中，可以制造6个其屏幕尺寸为3.7英寸的显示面板，并且可以从支撑基板105中制造出72个其屏幕尺寸为3.7英寸的显示面板。在用于转移的212mm×212mm的半导体基板101中，可以制造12个其屏幕尺寸为2.4英寸的显示面板，并且可以从支撑基板105中制造出144个其屏幕尺寸为2.4英寸的显示面板。在用于转移的182mm×230mm的半导体基板101中，可以制造6个其屏幕尺寸为3.7英寸的显示面板，并且可以从支撑基板105中制造出96个其屏幕尺寸为3.7英寸的显示面板。在用于转移的182mm×230mm的半导体基板101中，可以制造15个其屏幕尺寸为2.4英寸的显示面板，并且可以从支撑基板105中制造出240个其屏幕尺寸为2.4英寸的显示面板。
这样，通过在使用直径为300mm或更大的单晶半导体基板(硅晶片)的情况下制造用于转移的给定尺寸的半导体基板，并且通过在500mm或更大的支撑基板(玻璃基板)一侧之上安排多个用于转移的半导体基板而形成单晶半导体层，就可以按较高的生产率来制造从2.4英寸这种小尺寸屏幕的面板到15英寸这种中等尺寸屏幕的面板。
(在支撑基板上形成单晶半导体层)
用于转移的半导体基板被接合到支撑基板，在用于转移的半导体基板中从其表面起1μm或更小(50-150nm较佳)的区域处形成了破损层。通过劈开破损层或其附近，就在支撑基板上形成了单晶半导体层。
图12显示出当单晶半导体层107形成于支撑基板105之上时的一种排列示例。从圆形半导体基板中切割出单晶半导体层107，使其尺寸为a1×b1且其顶角为90°或更小。单晶半导体层107之内尺寸为a2×b2的区域被用作面板有效使用区域106。通过光刻技术，将显示面板的每一种图案转移到面板有效使用区域106。通过在单晶半导体层107之内想像地设置面板有效使用区域106，就可以提高制造产量。这是因为，即使单晶半导体层107的末端部分具有缺陷，面板有效使用区域106也可以避免受到该缺陷的影响。
在图12所示的排列方式中，相邻物体之间的空间即相邻空间c和相邻空间d是不同的。在将单晶半导体层107安排在支撑基板105上的过程中，较短方向上的相邻空间c比较长方向上的相邻空间d要宽一些，并且末端部分空间e是单晶半导体层107的末端部分和支撑基板105的末端部分之间的空间。
通过使用这种安排，在单晶半导体层107重新结晶或者使用线性激光束(该激光束在较长的方向上的长度是L1，L1比单晶半导体层107的a1要长，但比支撑基板105的短边要短)处理其表面的情况下，线性激光束的末端部分可以被设置在相邻空间c中，同时用线性激光束来照射单晶半导体层107。这防止了质量变化，因为没有用线性激光束的边缘照射相邻的单晶半导体层107。
图13显示出当4个单晶半导体层107形成于一个支撑基板105上时的一个方面。在图13所示的排列中，相邻物体之间的空间即相邻空间c和相邻空间d是相同的或基本上相同的，并且末端部分空间e(它是单晶半导体层107的末端部分和支撑基板105的末端部分之间的空间)比相邻空间c和d都要宽。当线性激光束的长度L2(它在较长的方向上)基本上等于支撑基板105的一边的长度时，即长度L2足够长以便同时处理多个排列的单晶半导体层107，单晶半导体层107的上述这种排列是有效的。
(将单晶半导体层转移到支撑基板的步骤-1)
接下来，将参照图14A-14C和15A-15B来描述一种在支撑基板上形成单晶半导体层的方法。
如图14A所示，在用于转移的半导体基板101上，形成了第一绝缘层108。作为用于转移的半导体基板101的材料，使用了单晶硅、多晶硅等。作为用于转移的半导体基板101，例如，最好使用从300mm硅晶片(12英寸晶片)或450mm硅晶片(18英寸硅晶片)中切割出的基板。其平面形状大致是四边形且轮廓尺寸中相对的边之间的空间是280mm×350mm、335mm×300mm、350mm×270mm等的半导体基板可以恰当地被用作上述用于转移的半导体基板101。通过将四边形半导体基板用作上述用于转移的半导体基板101，多个用于转移的半导体基板101可以密集地排列在矩形支撑基板(比如母玻璃基板)上。
第一绝缘层108由氮氧化硅或氮化硅这样的绝缘材料构成。最好提供第一绝缘层108，以便当用于转移的半导体基板101的一部分随后接合到支撑基板从而形成单晶半导体层时，防止来自支撑基板这一侧的杂质污染了单晶半导体层。即，第一绝缘层108充当一种阻挡层，用于防止支撑基板中所包括的移动的离子或湿气等杂质扩散到单晶半导体层中。相应地，当杂质污染不是个问题时，可以省去含氮的第一绝缘层108。
通过等离子体CVD、溅射等，利用氮化硅层、氮氧化硅层、或氧氮化硅层，来形成第一绝缘层108以使其具有单层结构或叠层结构。第一绝缘层108最好形成50-200nm厚。例如，从用于转移的半导体基板101的一侧起，层叠了氧氮化硅层和氮氧化硅层，使得可以获得第一绝缘层108。
注意到，氧氮化硅膜是指一种氧含量多于氮含量的膜，并且包括浓度分别为55-65at.％、1.0-20at.％、25-35at.％和0.1-10at.％的氧、氮、硅和氢。此外，氮氧化硅膜是指一种氮含量多于氧含量的膜，并且包括浓度分别为15-30at.％、20-50at.％、25-35at.％和15-25at.％的氧、氮、硅和氢。
通过使用上述材料或具有不同物理性质的绝缘材料所构成的多个层的组合，可以形成第一绝缘层108。例如，从用于转移的半导体基板101的一侧起，可以层叠氮化硅层和氧化硅层。在使用多个绝缘层来形成第一绝缘层108的情况下，每次形成一层之后，最好通过50kHz-5MHz的纯水超声清洗或者使用纯水和氮或干燥空气的双流体清洗，来执行除去粘附于膜表面的粉末的处理。在这种情况下，通过故意向纯水添加二氧化碳以使电阻率减小到0.5-5MΩcm并防止静电起电，就可以进一步增强清洗效果。
接下来，如图14B所示，将簇离子(通常是氢离子，最好是H3 +)引入到用于转移的半导体基板101，以便在其表面以下一定深度处的区域中形成破损层109。形成破损层109的深度是受到离子的加速能量控制的。根据形成破损层109的深度，将要从用于转移的半导体基板101中分离的单晶半导体层的厚度就被确定了。通过控制用于加速簇离子的电场强度，将要从用于转移的半导体基板101中分离的单晶半导体层的厚度就能被改变。
通过使用离子掺杂装置，可以添加簇离子(通常是氢离子并且是H3 +)，这种离子掺杂装置产生氢等离子体并且用电场来加速这些离子从而添加这些离子，同时不对氢等离子体中所产生的离子进行质量分离。通过使用离子掺杂装置，即使用于转移的半导体基板101很大，也可以很容易地添加离子。
簇离子通常是H3 +离子。例如，将氢引入到离子源，将压力设为大约1×10-2Pa，并且向细丝施加电能以产生等离子体，由此可以获得H3 +离子。通过使用细丝的热电子来产生氢等离子体，H3 +离子的比例可以高于其它离子物质(H+，H2 +)的比例，这一点是较佳的。通过注入H3 +离子，氢原子的注入效率变得高于H+、H2 +的情况，使得即使剂量很小也能够以高浓度来注入氢。较佳地，在离子束110中，所包含的H3 +离子占据H+、H2 +和H3 +的离子物质总量的50％或更高。H3 +离子的比例最好是80％或更高。通过增大H3 +的比例，在破损层109中可以包含1×1020原子/立方厘米或更多的氢。
图19是离子掺杂装置的结构的示意图，该装置将离子源200中所产生的多种离子注入到用于转移的半导体基板101，而不对离子进行质量分离。从气体提供部分204，向离子源200提供给定的气体(比如氢)。离子源200具有细丝201。细丝电源202向细丝201施加弧光放电，并且调节流过细丝201的电流。通过排气系统209，将气体提供部分204所提供的气体排出。
通过提取电极系统205来提取离子源200中所产生的离子，并且形成离子束110。用离子束110来照射用于转移的半导体基板101，它位于安装板206上。通过安装板206旁边的质量分析管207，来计算离子束110中所包含的离子物质的比例。质量分析器208将质量分析管207所计数的离子密度转换成一个信号，并且可以将其结果反馈给电源控制器203。电源控制器203可以根据计数离子密度的结果来控制细丝电源202。
当通过使用这种离子掺杂装置来形成如图14B所示的破损层109时，晶体结构受到破坏并且形成了微孔，即破损层109具有多孔结构。因此，通过在相对低的温度(600℃或更小)下进行热处理，来改变破损层109中所形成的微孔的体积，并且可以沿着破损层109劈开单晶半导体层107。
在考虑到单晶半导体层的厚度的情况下，执行上述簇离子的引入，该单晶半导体层是从用于转移的半导体基板101中分离的并且随后被转移到支撑基板。较佳地，单晶半导体层的厚度被设为5-500nm，10-200nm更佳。考虑到将要转移的单晶半导体基板的厚度，适当地确定在引入离子时离子的加速电压和离子剂量。在像本实施方式这样将H3 +离子作为主要离子加以引入的情况下，因为H3 +离子的质量大于H+离子的质量，所以在用于转移的半导体基板101的表面以下较浅的区域中可以形成破损层109。相应地，因为这一点，可以跳过抛光步骤(比如CMP处理)。另外，因为劈开的表面相当地平整，所以1000℃以上高温热处理的平整化步骤就不是必需的了。
接下来，如图14C所示，在用于转移的半导体基板101上形成了第二绝缘层111，同时第一绝缘层108插放在两者之间。第二绝缘层111充当支撑基板的接合层，并且被设置在用于转移的半导体基板101和支撑基板相接合的表面之上。作为第二绝缘层111，可以使用单层结构或叠层结构；然而，最好使用这样的绝缘层，其接合到支撑基板的表面(在下文中被称为接合表面)是平滑的并且具有亲水性。
作为其表面是平滑的且具有亲水性的绝缘层，可以使用含氢的氧化硅、含氢的氮化硅、含氧和氢的氮化硅、氧氮化硅、氮氧化硅等。
作为含氢的氧化硅，例如，可以使用通过化学汽相沉积而形成的有机硅烷所构成的氧化硅。这是因为，有机硅烷所构成的第二绝缘层111(比如氧化硅膜)可以增强支撑基板和单晶半导体层之间的接合。可以使用的有机硅烷的示例包括含硅的化合物，比如四乙氧基硅烷(TEOS，化学式为Si(OC2H5)4)、四甲基硅烷(TMS，化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅胺脘(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)以及三二甲基氨基硅烷(化学式为SiH(N(CH3)2)3)。
通过等离子体CVD，使用硅烷气体和氨气，可以形成含氢的氮化硅。氢可以被添加到这些气体中。通过等离子体CVD，使用硅烷气体、氨气和一氧化二氮气体，可以形成含氧和氢的氮化硅。无论那种情况，都可以使用氧化硅、氧氮化硅、或氮氧化硅，它们都含氢并且都是通过化学汽相沉积(等离子体CVD、减压CVD、或大气压CVD)且将硅烷气体等用作源气体而形成的。化学汽相沉积过程是在足够低的温度下进行的，以使用于转移的半导体基板101中所形成的破损层109不发生除气。例如，沉积温度最好小于或等于350摄氏度。注意到，作为从用于转移的半导体基板101中分离出单晶半导体层的热处理的温度，可以使用比化学汽相沉积的沉积温度要高的温度。无论哪种情况，其表面是平滑的且具有羟基的绝缘层都可以被用作第二绝缘层111。
接下来，如图15A所示，用于转移的半导体基板101和支撑基板105彼此接合起来。用于转移的半导体基板101上所形成的第二绝缘层111的表面以及支撑基板105的表面彼此附着于一起以待接合。氢键和范德瓦耳斯力作用于这种接合。当氢键实现接合时，基板表面具有亲水性，羧基或水分子充当粘合剂，并且水分子通过热处理而扩散，由此剩余的成分形成了硅烷醇基(Si-OH)。此外，因氢的丢失以及硅氧烷(O-Si-O)的形成，该接合部分具有共价键。相应地，用于转移的半导体基板101和支撑基板之间的接合得到增强。
具有绝缘表面的基板被用作支撑基板105。例如，可以使用：电子工业中所使用的各种玻璃基板，比如铝硅酸盐玻璃、铝硼硅酸盐玻璃和钡硼硅酸盐玻璃；石英基板；陶瓷基板；以及蓝宝石基板。最好使用玻璃基板作为支撑基板105；例如，也可以使用用于液晶的母玻璃基板，比如第3.5代基板(600mm×720mm或620×750)或第4代基板(680mm×880mm或730mm×920mm)。或者，也可以使用较大的母玻璃基板，比如所谓的第6代基板(1500mm×1850mm)、第7代基板(1870mm×2200mm)或第8代基板(2200mm×2400mm)。通过使用较大的母玻璃基板作为支撑基板105，可从一个基板中制造出的显示面板的个数(削边面板的个数)能够得以增大，由此生产率得到提高。
在电子工业所使用的各种玻璃基板中，比如铝硅酸盐玻璃、铝硼硅酸盐玻璃和钡硼硅酸盐玻璃，具有抛光表面的基板是较佳的，因其平整性相当好。通过将玻璃基板的抛光表面接合到半导体晶片或为半导体晶片而设置的第二绝缘层上，接合缺陷可以得到抑制。例如，可以用二氧化铈等来抛光玻璃基板。在抛光之后，期望通过使用氢氯酸、双氧水和水的混合溶液，来除去剩余的研磨剂。
在支撑基板105和用于转移的半导体基板101彼此接合到一起且第二绝缘层111插放在两者之间之后，执行热处理和压力处理之一或两者都执行。热处理或压力处理使得支撑基板105和用于转移的半导体基板101之间的接合强度可以增大。在等于或低于支撑基板105的温度上限的温度下，执行上述热处理。执行上述压力处理，以便在与接合面相垂直的方向上施加大约1到2个大气压的压力。在压力处理中，将支撑基板105和用于转移的半导体基板101置于一压力容器中，同时向其施加给定的压力。或者，将支撑基板105和用于转移的半导体基板101插放在陶瓷等制成的压力板之间，并且通过机械作用向其施加10-20kN的力。在这种情况下，通过在加压的同时又加热支撑基板105和用于转移的半导体基板101，就可以增大接合强度。
图20A-20C示出了一个将用于转移的半导体基板101转移到支撑基板105的装置的示例，并且还通过加热或加压将这些基板接合或临时接合到一起。在图20A中，支撑基板105位于基板工作台225上。用于转移的半导体基板101通过转移装置227被运至支撑基板105的上方，并且调节其位置以便使其附着于给定的位置。然后，如图20B所示，转移装置227靠近基板工作台225，并且将用于转移的半导体基板101放在支撑基板105上。通过使用转移装置227的按压头230进行加压，来附着用于转移的半导体基板101，并且待接合的位置被固定。之后，如图20C所示，具有加热器229的加压装置228发生移动，并且在基板工作台225上对用于转移的半导体基板101进行加压。保持这种状态，用加压装置228的加热器229和基板工作台225的加热器226来加热用于转移的半导体基板101和支撑基板105，使得这些基板的接合强度得以增大。
图15B示出了一个步骤，在将破损层109用作劈开面的情况下，通过热处理，从支撑基板105中分离出用于转移的半导体基板101的一部分。热处理的温度最好等于或高于第二绝缘层111的膜形成温度并且等于或低于支撑基板105的温度上限。例如，通过在400-600℃执行热处理，破损层109中所形成的微孔的体积就发生变化，并且沿着破损层109劈开了用于转移的半导体基板101。因为第二绝缘层111被接合到支撑基板105，所以其结晶性与用于转移的半导体基板101相同的的单晶半导体层107仍然留在支撑基板105上。注意到，用于转移的半导体基板101的末端部分是斜切的。在这种情况下，外围末端部分没有被转移并且与用于转移的半导体基板101留在一起，因为外围末端部分没有牢固地附着于支撑基板105上。
通过对其表面进行平整化处理，可以重新使用经分离的用于转移的半导体基板101。即，根据本实施方式，通过注入氢的簇离子，可以从用于转移的半导体基板101的表面分离出单晶半导体层以使其具有1μm或更小的厚度，500nm或更小则较佳。因此，循环使用的次数可以增大。
(将单晶半导体层转移到支撑基板的步骤-2)
图16A-16C和17A-17B示出了在支撑基板105上从用于转移的半导体基板101中形成单晶半导体层107的多个步骤的另一个示例。
如图16A和16B所示，按照与上述相似的方式，在用于转移的半导体基板101上形成了含氮的第一绝缘层108和破损层109。之后，形成了第二绝缘层111。然后，如图16C所示，与将要除去的破损层相比，用于转移的半导体基板101的外围部分被蚀刻得更深。
因为用于转移的半导体基板101的末端部分被斜切了，所以通过除去末端部分的区域就可以在用于转移的半导体基板101上形成平整的接合面。通过这种处理方法，与外围末端部分相比，可以在内侧的区域中选择性地形成单晶半导体层107。通过除去用于转移的半导体基板101的末端部分的区域，因该区域的部分分离而导致灰尘的产生可以被抑制。
之后，如图17A所示，将用于转移的半导体基板101和支撑基板105彼此接合起来，并且在其上执行用于增强接合强度的处理，比如热处理。在图17B中，在将破损层109用作劈开面的情况下，通过热处理，从支撑基板105分离出用于转移的半导体基板101，就可以在支撑基板105上形成单晶半导体层107。
(用于处理已转移到支撑基板上的单晶半导体层的步骤)
支撑基板105上所形成的单晶半导体层107的劈开面是比较平整的，在图15B或17B中用于转移的半导体基板101是在该劈开面处劈开的。相应地，1000℃以上的高温热处理以及通过CMP进行的平整化处理都可以省去了，这些都曾是必需的。在这种情况下，较佳地，通过在含氧浓度为10ppm或更小的惰性气体(比如氮气、稀有气体等)中用激光照射一表面，来执行使该表面平滑化的处理。这是因为，氢在破损层109中的浓度分布是很小的，并且通过氢离子的注入而集中，氢离子是离子化的氢并且其质量大于质子。
接下来，如图18A所示，对单晶半导体层107的表面进行蚀刻，以除去在使破损层109分离时所造成的粗糙部分。蚀刻是通过干法蚀刻或湿法蚀刻来进行的。此外，当沿着破损层109分离出单晶半导体层107时，在接合到支撑基板105的单晶半导体层107中产生了晶体缺陷。此外，其表面是不平整的。为了抑制晶体缺陷并提高平整性，最好像图18A所示那样用激光束112来照射单晶半导体层107。
通过用激光束112照射单晶半导体层107，至少单晶半导体层107的表面熔化了，并且接下来固化以重新结晶。在这一过程中，单晶半导体层107的表面可以变得平整。用激光束112进行照射可使单晶半导体层107的表面熔化，但支撑基板105很难被加热。因此，可以使用耐热性低的支撑基板，比如玻璃基板。
作为振荡出激光束112的激光振荡器，选择了可振荡出其波长在紫外到可见光范围中的光线的激光振荡器。激光束112的波长被设置为可在单晶半导体层107中被吸收。考虑到激光的透入深度等，来确定激光束112的波长。例如，波长可以介于大于或等于190nm且小于或等于700nm的范围中。激光振荡器可以振荡出连续波激光、伪连续波激光、或脉冲激光。脉冲激光是较佳的，因为单晶半导体层是部分熔化的。例如，在使用脉冲激光的情况下，重复频率是1MHz或更小，并且脉冲宽度是10—500ns；例如，可以使用XeCl准分子激光器，其重复频率是10-300Hz，脉冲宽度是25ns，且波长是308nm。
用激光束112进行照射的步骤最好是在惰性气体(比如稀有气体或氮气)中或在真空中执行。为了在惰性气体中用激光束112进行照射，可以在气密式腔室中用激光束112进行照射，同时控制该腔室中的气氛。在不使用腔室的情况下，通过将惰性气体(比如氮气)吹到将要用激光束112照射的表面上，也可以实现在惰性气体氛围中用激光束112进行激光照射。
与在空气中相比，在惰性气体(比如氮气)或在真空中可以进一步提高单晶半导体层107的平整性。此外，与在空气中相比，在惰性气体(比如氮气)或在真空中可以更有效地抑制破裂或脊的产生。相应地，可以在其中使用激光束112的能量范围得以增宽。
下面将结合图21来描述激光处理装置的示例。该激光处理装置包括：激光振荡器210；光学系统211，用于会聚激光并将激光延展成细线形光束；气体喷射管212，用于控制将要用激光照射的区域中的气体氛围；气体提供部分213，用于向气体喷射管213提供气体以便控制气体氛围；流速控制部分214；气体加热部分215；基板工作台222，用于使支撑基板105悬浮并承载支撑基板105；导轨223，用于支撑基板的两端并承载该基板；以及气体提供部分216，用于向基板工作台222提供气体以便于悬浮。
作为激光振荡器210，选择了可振荡出其波长在紫外到可见光范围中的光线的激光振荡器。激光振荡器最好是脉冲式ArF、KrF或XeCl准分子激光器，或是固态激光器，比如Nd-YAG激光器或YLF激光器，其重复频率是1MHz或更小且脉冲宽度是10-500ns。例如，可以使用XeCl准分子激光器，其重复频率是10-300Hz、脉冲宽度是25ns且波长是308nm。
光学系统211对激光进行会聚和延展以形成一个用其进行照射的那一部分的横截面呈线形形状的激光束。用于形成线形光束的光学系统211包括圆柱透镜阵列217、圆柱透镜218、镜子219和双面圆柱透镜220。可以发射出长边约为100-700mm且短边约为100-500μm的线形激光，尽管这取决于透镜的尺寸。
透过气体喷射管212的光线引入窗口221，用已会聚成线形形状的激光束来照射支撑基板105。气体喷射管212被设置在支撑基板105附近。从气体提供部分213向气体喷射管212提供氮气。从气体喷射管212的开口部分，喷射出氮气，该开口部分面对着支撑基板105。根据线形激光束的光轴，提供了气体喷射管212的开口部分，使得支撑基板105是用从光线引入窗口221进入的激光束来照射的。因为从气体喷射管212的开口部分喷射出氮气，所以将要用激光束照射的区域变得具有氮气氛围。
可以用氮气来控制支撑基板105的、将要被激光束照射的那个表面的温度，该氮气被提供给气体喷射管212并且在气体加热部分215中被加热到250-600℃。如上所述，通过加热待照射的区域，因激光束照射而导致的熔化时间可以得到控制。
通过流速控制部分214，从气体提供部分216向基板工作台222提供空气或氮气。从气体提供部分216提供的气体被喷射出来，使得用气体从基板工作台222的主面这一侧来喷射支撑基板105的底面，由此使支撑基板105漂浮。用安装在滑块224上的末端来承载着支撑基板105，滑块224能在导轨223上移动。因为用气体从基板工作台222这一侧来喷射支撑基板105，所以可以承载着支撑基板105而在其漂浮时不使其弯曲。在本实施方式的激光处理装置中，因为氮气是从气体喷射管212喷向支撑基板105的顶面的，所以通过用气体来喷射支撑基板105的背面就可以防止支撑基板105发生弯曲。具有这种结构的基板工作台222可有效用于处理边长大于500mm且厚度为1mm或更小的玻璃基板。例如，可以处理其厚度为0.7mm或更小的600×720mm或730×920mm的玻璃基板。
基板工作台222可以被划分成激光照射部分的周围以及其它区域。可以用经气体加热部分215加热过的氮气来喷射激光照射部分的周围，使得支撑基板105可以被加热。
在用激光束112照射单晶半导体层107之后，最好在其上执行大于或等于500℃且小于或等于650℃的热处理。这种热处理可以除去单晶半导体层107的缺陷，并且可以减小单晶半导体层107的扭曲，这些都是通过激光束112的照射无法改善的。RTA(快速热退火)装置、电阻加热炉、或微波加热装置都可以用于这种热处理。作为RTA装置，可以使用GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置。例如，当使用电阻加热炉时，较佳地，单晶半导体层107在500℃加热1小时之后又在550℃加热4小时。
通过上述步骤，可以像图18B所示那样在支撑基板105上形成单晶半导体层107。通过使用这种单晶半导体层107，可以制造出显示面板。
(在支撑基板上的显示面板)
图22示出了用支撑基板105上所形成的单晶半导体层107来形成的显示面板113的示例。屏幕区域114包括像素117。在像素117中，晶体管118是通过使用单晶半导体层107来形成的。通过使用单晶半导体，晶体管的尺寸可以很小，使得可以增大像素的孔径比。此外，对于用单晶半导体形成的晶体管而言，可以很容易地制造出一种按120MHz或更大的帧频率来运行的液晶显示面板。通过使用单晶半导体层107，除了屏幕区域114以外，还可以在显示面板113中形成数据驱动器电路115和栅极驱动器电路116。此外，还可以在同一基板上形成像素处理器、存储器等。
(制造显示面板的步骤)
在本实施方式中，将描述制造显示面板的诸多步骤的一个示例。在显示面板中，通过用单晶半导体层来形成晶体管，就可以在同一基板上形成用于控制显示介质的像素的晶体管以及驱动器电路的晶体管。
图23示出了用于显示面板的像素的一个示例，它具有向其输入数据信号的第一晶体管以及连接到像素电极的第二晶体管。在像素中，提供了n沟道晶体管147、p沟道晶体管148和电容器元件149。在下面的描述中，将描述用于制造该像素中的晶体管和驱动器电路中的晶体管的诸多步骤的一个示例，这两种晶体管可以同时制造。
制备半导体基板，它包括形成于支撑基板105上的第二绝缘层111、第一绝缘层108和单晶半导体层107(图24A)。作为单晶半导体层107，使用了n型单晶半导体层，其电阻率是10Ωcm或更大且晶面是(100)或(110)。一种其厚度是30-100nm(比如50nm)的n型单晶半导体层被用作单晶半导体层107。
根据晶体管的排列方式，将单晶半导体层107蚀刻成期望的形状，以形成单晶半导体层121、122、123和124，它们被划分成岛形(图24B)。除了单晶半导体层121、122、123和124以外的区域中的半导体层都被除去；然而，支撑基板105没有露出来，因为形成了第一绝缘层108和第二绝缘层111。相应地，因为形成了第一绝缘层108和第二绝缘层111，所以可以防止像碱金属这种来自支撑基板105的杂质进行扩散而污染了半导体层。
因为单晶半导体层121、122、123和124是n型半导体层，所以为用于形成p沟道晶体管的单晶半导体层122和124提供掩模125，并且将p型杂质添加到单晶半导体层121和123。作为p型杂质，使用硼并且按照5×1016/cm3～1×1018/cm3的浓度来添加硼。
接下来，用光刻胶来形成掩模126和掩模127，掩模126用于保护单晶半导体层121和123的沟道区域，掩模127则用于保护整个单晶半导体层122和124。然后，将赋予n型导电性的磷或砷作为杂质添加到单晶半导体层121和123(图25A)。杂质浓度是1×1016/cm3～5×1019/cm3。通过这一步，在各个单晶半导体层121和123中，形成了第一杂质区域128。第一杂质区域128充当n沟道晶体管的轻掺杂漏极。
除去掩模126和127，并且形成栅极绝缘层129。例如，通过等离子体CVD、溅射等，用氧化硅或氧氮化硅来形成厚度大于或等于10nm且小于或等于150nm的栅极绝缘层129。
或者，通过用经微波激励的等离子体来处理单晶半导体层121、122、123和124，就可以形成栅极绝缘层129。例如，在10-30Pa的压力下，用经Ar稀释1-3倍(流速)的一氧化二氮(N2O)，且施加3-5kW的微波(2.45GHz)电功率，使单晶半导体层121、122、123和124的表面氧化或氮化。通过这种处理，就形成了厚度是1-10nm(2-6nm较佳)的绝缘膜。此外，在10-30Pa的压力下，一氧化二氮(N2O)和硅烷(SiH4)被引入并且3-5kW的微波(2.45GHz)电功率被施加到单晶半导体层121、122、123和124，以通过CVD形成氧氮化硅膜，该膜将成为栅极绝缘膜。通过将固相反应和CVD所导致的反应组合起来，就可以形成具有低界面态密度和高耐受电压的栅极绝缘膜。
栅极电极130、131、132和133形成于栅极绝缘层129上，对应于各个单晶半导体层121、122、123和124(图25B)。电容器电极134形成于单晶半导体层123上。栅极电极的侧面最好倾斜30-75度，35-60度则较佳。这是用于改善用钝化膜进行的覆盖。栅极电极和电容器电极由钽、钨、钛、钼、铝、铜、铬、或钕等元素构成，或者由以上述元素为主要成分的合金材料或化合物材料构成。此外，较佳地，上述金属的氮化层应该形成于栅极绝缘层129一侧，以改善栅极电极的粘附情况。例如，从栅极绝缘层一侧起，使氮化钽和钨层叠起来，就形成了栅极电极。形成位于单晶半导体层121上的栅极电极130，以便与第一杂质区域128重叠。通过这一步，就形成了与栅极电极重叠的轻掺杂漏极。单晶半导体层123的第一杂质区域128仍然不与栅极电极132重叠。
接下来，将赋予p型或n型导电性的杂质添加到半导体层，以形成晶体管的源极和漏极区域(图26A)。在将栅极电极130和132用作掩模的情况下，在单晶半导体层121和123中形成了第二杂质区域135。第二杂质区域135是n型的，并且是通过添加浓度是1×1017/cm3～5×1019/cm3的磷或砷而形成的。在将栅极电极131和133用作掩模的情况下，在单晶半导体层122和124中形成了第三杂质区域136。第三杂质区域136是p型的，并且是通过添加浓度是1×1017/cm3～5×1019/cm3的硼而形成的。
然后，在栅极电极上形成钝化层137和夹层绝缘层138且形成接触孔之后，就形成了导线139(图26B)。钝化层137最好由氮化硅构成。夹层绝缘层138由氧化硅和氧氮化硅等无机绝缘材料构成，或者由聚酰亚胺或丙烯酸等有机绝缘材料构成。导线139是用铝、铝-钕(Al-Nd)、镁-银(Mg-Ag)等构成的金属层以及钽、钛、钼、钨、或铬构成的金属层(它夹住前述金属层)所形成的层叠体来构成的。
在图23所示的像素中，数据线140、电源线141、像素中的导线142以及像素电极连接导线143都是作为导线而形成的。此外，形成像素电极144，以便电连接到像素电极连接导线143。
像素电极144可以用下列材料构成：氧化铟锡(ITO)；氧化铟锌(IZO)，其中氧化铟和氧化锌混合；氧化铟和氧化硅混合的导电材料；有机铟；有机锡；含氧化钨的氧化铟；含氧化钨的氧化铟锌；含氧化钛的氧化铟；含氧化钛的氧化铟锡；或钨、钼、锆、铪、钒、铌、钽、铬、钴、镍、钛、铂、铝、铜、银等金属；或这些金属的合金或其金属氮化物。
此外，含导电性大分子(也被称为导电聚合物)的导电成分也可以被用作像素电极144。每一块导电成分的薄膜的薄层电阻最好是10000Ω或更小。当导电成分的薄膜作为具有透光性的像素电极层而形成时，550nm波长处的透光率最好大于或等于70％。另外，导电成分中所含的导电性大分子的电阻率最好是0.1Ω·cm或更小。
可将所谓的π电子共轭导电性大分子用作所述导电性大分子。例如可使用聚苯胺及其衍生物，聚吡咯及其衍生物，聚噻吩及其衍生物，以及这些材料的共聚物。共轭的导电性大分子的具体例子如下：聚吡咯，聚(3-甲基吡咯)，聚(3-丁基吡咯)，聚(3-辛基吡咯)，聚(3-癸基吡咯)，聚(3，4-二甲基吡咯)，聚(3，4-二丁基吡咯)，聚(3-羟基吡咯)，聚(3-甲基-4-羟基吡咯)，聚(3-甲氧基吡咯)，聚(3-乙氧基吡咯)，聚(3-辛氧基吡咯)，聚(3-羧基吡咯)，聚(3-甲基-4-羧基吡咯)，聚N-甲基吡咯，聚噻吩，聚(3-甲基噻吩)，聚(3-丁基噻吩)，聚(3-辛基噻吩)，聚(3-癸基噻吩)，聚(3-十二烷基噻吩)，聚(3-甲氧基噻吩)，聚(3-乙氧基噻吩)，聚(3-辛氧基噻吩)，聚(3-羧基噻吩)，聚(3-甲基-4-羧基噻吩)，聚(3，4-亚乙基二氧基噻吩)，聚苯胺，聚(2-甲基苯胺)，聚(2-辛基苯胺)，聚(2-异丁基苯胺)，聚(3-异丁基苯胺)，聚(2-苯胺磺酸)和聚(3-苯胺磺酸)。
上述导电性大分子可以单独使用，或者可以向其添加有机树脂以便调节这些膜的特性。此外，通过用受主型掺杂剂或施主型掺杂剂对导电成分进行掺杂，共轭导电性大分子的共轭电子的氧化-还原势会发生变化；因此，可以调节导电性。上述导电成分可以溶于水或有机溶剂(比如乙醇基溶剂、酮基溶剂、酯基溶剂、烃基溶剂、芳香烃基溶剂)，并且充当像素电极144的薄膜可以通过镀覆方法、涂敷方法、微滴排放方法(也被称为喷墨方法)、印刷方法等来形成。
通过上述步骤，就可以用支撑基板105上的单晶半导体层来形成上述像素中所包括的n沟道晶体管145和p沟道晶体管146(它们用于形成驱动器电路或其它逻辑电路)、n沟道晶体管147和p沟道晶体管148以及电容器元件149。根据本实施方式，通过使用单晶半导体层来制造像素区域和驱动器电路区域中的晶体管，操作速度就可以得到提升。因此，在显示面板中，可以增大帧频率并且可以改善显示特性。此外，通过使用单晶半导体层来形成像素中的晶体管，特性变化是极少的，并且可以显示没有不均匀性的图像。
(显示设备)
作为使用显示面板构成的显示设备，将显示出电致发光显示面板中的像素部分的一个示例。
图27示出了图23所对应的像素的横截面图。在像素中，提供了n沟道晶体管147、p沟道晶体管148和电容器元件149。在该显示设备中，每一个像素都具有发光元件，该发光元件包括含电致发光材料的层(EL层)，该EL层处于电极之间。像素电极144连接到p沟道晶体管148。像素电极144的周围环绕着隔离壁绝缘层150。EL层151形成于像素电极144之上。对置电极152形成于EL层151之上。像素部分是用密封层153填充的，并且具有作为加固板的密封板154。
在本实施方式的电致发光显示设备中，这些像素排列成矩阵以形成显示屏。在这种情况下，像素的晶体管的沟道部分是用单晶半导体层形成的。因此，优点在于，特性不随晶体管的不同而变化，并且发光亮度不随像素的不同而变化。因此，在发光元件的亮度受电流控制的情况下，驱动变得很容易，并且不再需要用于校正晶体管特性变化的校正电路。由此，可以减小驱动器电路上的负载。
图28示出了液晶显示设备中的像素的一个示例，其中n沟道晶体管147是利用单晶半导体层形成的。因为用于将数据线140和像素电极连接导线143连接起来的接触孔具有一个凹坑，所以提供了隔离物155，使得凹坑被其填充。对置电极152形成于密封板154上，并且取向膜156将液晶层157夹在其间。根据本实施方式，通过将单晶半导体层用于形成像素中的晶体管，晶体管的尺寸可以很小，使得可以增大像素的孔径比。此外，通过将单晶半导体层用于形成晶体管，可以很容易地制造出一种按120MHz或更大的帧频率来运行的液晶显示面板。
(电子设备)
在本实施方式中，将结合图30A-30H以及图31A-31C来描述使用上述显示设备的电子设备。
在本实施方式中，示出了下面的电子设备：照相机，比如摄像机或数码相机；护目镜式显示器(戴在头上的显示器)；导航系统；音频再现设备(汽车音频组件等)；计算机；游戏机；便携式信息终端(移动计算机、移动电话、便携式游戏机、电子书读取器等)；以及配有记录介质的图像再现设备(具体来讲，配有显示设备从而能再现DVD等记录介质并显示图像的设备)等等。
图30A示出了电视接收器或个人计算机的监视器。图30A中的电视接收器或个人计算机的监视器包括外壳301、支撑基座302、显示部分303、扬声器部分304、视频输入端子305等等。通过用单晶半导体所形成的晶体管来形成显示部分303，就可以提供具有高可靠性和高性能的电视接收器或个人计算机的监视器。
图30B示出了数码相机。图像接收部分313被设置在主体311的前面。快门按钮316被设置在主体311的上部。显示部分312、操作按键314和外部连接端口315被设置在主体311的背面。通过用单晶半导体所形成的晶体管来形成显示部分312，就可以提供具有高可靠性和高性能的数码相机。
图30C示出了笔记本电脑。主体321具有键盘324、外部连接端口325以及定点设备326。此外，主体321具有外壳322，外壳322具有附着于其上的显示部分323。通过用单晶半导体所形成的晶体管来形成显示部分323，就可以提供具有高可靠性和高性能的笔记本电脑。
图30D示出了移动计算机，它包括主体331、显示部分332、开关333、操作按键334、红外端口335等。此外，有源矩阵显示器被设置在显示部分332中。通过用单晶半导体所形成的晶体管来形成显示部分332，就可以提供具有高可靠性和高性能的移动计算机。
图30E示出了图像再现设备。主体341具有显示部分(B)344、记录介质读取器345以及操作按键346。此外，包括扬声器部分347和显示部分(A)343的外壳342被附着于主体341。通过用单晶半导体所形成的晶体管来形成显示部分(A)343和(B)344，就可以提供具有高可靠性和高性能的图像再现设备。
图30F示出了电子书。主体351具有操作按键353。多个显示部分352被附着于主体351上。通过用单晶半导体所形成的晶体管来形成显示部分352，就可以提供具有高可靠性和高性能的电子书。
图30G示出了摄像机。主体361具有外部连接端口364、远程控制器接收部分365、图像接收部分366、电池367、音频输入部分368和操作按键369。此外，包括显示部分362的外壳363被附着于主体361上。通过用单晶半导体所形成的晶体管来形成显示部分362，就可以提供具有高可靠性和高性能的摄像机。
图30H示出了移动电话，它包括主体371、外壳372、显示部分373、音频输入部分374、音频输出部分375、操作按键376、外部连接端口377、天线378等等。通过用单晶半导体所形成的晶体管来形成显示部分373，就可以提供具有高可靠性和高性能的移动电话。
图31A-31C示出了可充当电话和信息终端的便携式电子设备400的结构示例。图31A是前视图，图31B是后视图，图31C是展开图。便携式电子设备400具有电话和信息终端的功能，并且是所谓的智能电话，它除了能够进行语音呼叫之外，还能够进行各种数据处理。
便携式电子设备400包括外壳401和402。外壳401具有显示部分411、扬声器412、麦克风413、操作按键414、定点设备415、用于照相机的透镜416、外部连接端子417等。外壳402具有键盘421、外部存储器槽422、用于照相机的透镜423、灯424、耳机端子425等等。此外，天线被内建到外壳401中。除了上述结构之外，其中还可以内建有无线IC芯片、小尺寸存储设备等。
显示部分411包括用单晶半导体层构成的晶体管。根据便携式电子设备400的使用模式，显示部分411中所显示的图像(以及显示图像的方向)可以不断地变化。此外，因为显示部分411和用于照相机的透镜416被设置在同一表面上，所以带有图像的语音电话(所谓的视频电话)就可以实现。注意到，扬声器412和麦克风413不仅可以用于语音呼叫，还可以用于记录、再现等。在用照相机的透镜423(和灯424)拍摄静态图像和动态图像的情况下，显示部分411被用作取景器。操作按键414被用于呼入/呼出电话、输入简单的信息(比如电子邮件)、滚屏、移动光标等等。
彼此重叠的外壳401和402(图31A)可以滑动，并且可以像图31C所示那样展开，使得便携式电子设备400可以被用作信息终端。在这种情况下，可以用键盘421和定点设备415进行流畅的操作。外部连接端子417可以连接到各种缆线，比如AC适配器或USB缆线，由此便携式电子设备400可以被充电，或者可以与计算机等进行数据通信。此外，通过将记录介质插入外部存储器槽422中，便携式电子设备400可以处理具有更高容量的数据的存储和移动。除了上述功能以外，还可以包括通过使用电磁波(红外线)进行无线通信的功能、接收电视的功能等等。
(簇离子)
在下文中，将描述在将单晶半导体层转移到支撑基板上的步骤-1中所使用的簇离子。
不对离子源中所产生的离子的质量进行分离的离子掺杂装置具有这样一个优点，与离子产生相关的等离子体空间是较大的，并且可以产生并引入大量的离子。离子注入装置具有这样一个特征，对所产生的离子进行质量分离，并且只能引入特定的离子物质；然而，这导致了生产率的问题，因为离子基本上是通过用点波束进行扫描而引入的。作为产生等离子体的方法，例如，可以给出一种利用通过加热细丝而产生的热电子的方法。然而，在任何种类的装置之间，产生等离子体的方法都没有很大的区别。
另一方面，在离子注入装置和离子掺杂装置之间，所产生的氢离子(H+，H2 +，H3 +)中的每一种的比例是很不同的。例如，在一个离子掺杂装置的情况下，所产生的离子物质的比例大约是：H+:H2 +:H3 +＝1:1:8。此外，根据实际向其引入氢离子的半导体基板的SIMS(二次离子质谱分析)的分析结果，观察到占据约80％的H3 +。另一方面，在一个离子注入装置的情况下，所产生的离子物质的比例大约是：H+:H2 +:H3 +＝37:56:7。即，离子注入装置中所产生的H3 +仅是所产生的全部氢离子的7％。
其原因如下。从氢气中产生等离子体的主要反应是：从钨细丝中跑出来的电子与氢分子碰撞进而离子化而产生H2 +。该反应的反应公式显示如下。另外，图29示出了氢的能量图。在图29中，纵轴表示基于氢分子的相对能量。在下文中，+Q表示放热反应，而-Q表示吸热反应。
H2 ++e-→H2 ++2e--Q    (Q＝15.39eV)                (1)
当H2 +与氢分子H2碰撞时，发生下面的反应：
H2 ++H2→H3 ++H+Q     (Q＝1.49eV)                  (2)
上面的反应是放出热量1.49eV的放热反应，H3 +是通过氢原子的转移而产生的。H3 +是由三个原子核和两个电子构成的。该结构以三角形排列而保持稳定。
当H2 +与热电子发生碰撞时，发生下面的反应：
H2 ++e-→H+H+Q        (Q＝10.88eV)        (3)
H2 ++e-→H++H+e--Q    (Q＝2.69eV)         (4)
注意到，当H2 +与电子发生碰撞时，需要考虑，仅产生了H2；然而，通常，下面的公式所示的分子解离是已知的，并且很可能H2 +也发生解离。
H3 ++e-→3H+Q    (Q＝4.88eV)         (5)
因为上述公式(3)、(4)和(5)的过程中都产生了H，所以进一步发生下面的反应。
H+e-→H++2e--Q    (Q＝13.67eV)         (6)
H2+H+→H3 ++Q      (Q＝4.18eV)          (7)
H2 ++H→H3 ++Q      (Q＝6.00eV)          (8)
如公式(1)-(8)所示，在氢气的等离子体区域中可以出现每一种离子的形成反应。因为H3 +比H+和H2 +更稳定，所以当氢分子碰撞的可能性增大时就很容易地形成H3 +。
离子掺杂装置和离子注入装置在许多方面都是不同的，比如选择离子物质的能力、等离子体区域的尺寸和真空度。离子注入装置中的真空度比离子掺杂装置要高一个位数，约为10-3Pa。气相粒子发生碰撞的几率取决于单位体积内的粒子个数。相应地，在使用离子掺杂装置的情况下，公式(2)所示的产生H3 +的反应的几率约为离子注入装置中的10倍。因此，当使用离子掺杂装置时，H3 +是很容易产生的；而当使用离子注入装置时，H3 +是不容易产生的。
如上所述，考虑到要引入更多的H3 +，离子掺杂装置比离子注入装置要更好。
本申请基于2007年10月23日提交到日本专利局的日本专利申请2007-275823以及2007年11月5日提交到日本专利局的日本专利申请2007-286996，它们的全部内容引用在此作为参考。

Claims (14)

1.一种显示设备的制造方法，包括如下步骤：
从直径为300-450mm的大致呈圆形的单晶半导体晶片中，形成大致呈四边形的单晶半导体基板；
通过用离子束照射大致呈四边形的单晶半导体基板的表面，在大致呈四边形的单晶半导体基板的表面以下给定的深度处形成破损层；
在大致呈四边形的单晶半导体基板的上述表面那一侧之上形成接合层；
在具有绝缘表面的支撑基板上，排列多个大致呈四边形的单晶半导体基板，以便使多个接合层与支撑基板相接合；
通过热处理，在每一个破损层中形成破裂；
在每一个破损层处，使每一个大致呈四边形的单晶半导体基板分离，使得多个单晶半导体层留在支撑基板上；以及
每个单晶半导体层都形成一个或多个显示面板，
其中大致呈四边形的单晶半导体基板包括大致呈圆形的单晶半导体晶片的外围末端部分并且以这些外围末端部分作为单晶半导体基板的顶点。
2.如权利要求1所述的显示设备的制造方法，其特征在于，
大致呈四边形的单晶半导体基板的表面面积占据大致呈圆形的单晶半导体晶片的表面面积的50％或更多。
3.如权利要求1所述的显示设备的制造方法，其特征在于，
所述离子束包括占据总离子50％或更多的H3 +离子。
4.如权利要求1所述的显示设备的制造方法，其特征在于，
多个大致呈四边形的单晶半导体基板排列在支撑基板上，以便彼此分离。
5.如权利要求1所述的显示设备的制造方法，其特征在于，
通过在氮气氛围中用激光束来照射单晶半导体层，使单晶半导体层的表面平整化。
6.如权利要求5所述的显示设备的制造方法，其特征在于，
在用激光束照射时，在250-600℃的温度下加热单晶半导体层。
7.一种显示面板的制造方法，包括如下步骤：
从直径为400mm或更大的大致呈圆形的硅晶片中，形成大致呈四边形的单晶半导体基板；
通过将多个大致呈四边形的单晶半导体基板接合到具有绝缘表面的支撑基板，形成多个厚度为100nm或更小的单晶半导体层，以便彼此分离；以及
在多个单晶半导体层中分别形成多个元件区域，其中形成大于或等于10英寸且小于或等于15英寸的屏幕，
其中大致呈四边形的单晶半导体基板的表面面积占据大致呈圆形的硅晶片的表面面积的50％或更多。
8.一种显示面板的制造方法，包括如下步骤：
从直径为400mm或更大的大致呈圆形的硅晶片中，形成大致呈四边形的单晶半导体基板；
通过将多个大致呈四边形的单晶半导体基板接合到具有绝缘表面的支撑基板，形成多个厚度为100nm或更小的单晶半导体层，以便彼此分离；以及
每个单晶半导体层都可以形成10个或更多个其屏幕尺寸大于或等于2英寸且小于或等于7英寸的显示面板，
其中大致呈四边形的单晶半导体基板的表面面积占据大致呈圆形的硅晶片的表面面积的50％或更多。
9.如权利要求7所述的显示面板的制造方法，其特征在于，
大致呈圆形的硅晶片具有450mm或18英寸的直径。
10.如权利要求8所述的显示面板的制造方法，其特征在于，
大致呈圆形的硅晶片具有450mm或18英寸的直径。
11.如权利要求7所述的显示面板的制造方法，其特征在于，
每一个其中形成有屏幕的元件区域都包括多个像素。
12.如权利要求7所述的显示面板的制造方法，还包括：
在多个单晶半导体层中分别形成多个驱动器电路，
其中每一个驱动器电路分别邻接着每一个其中形成有屏幕的元件区域。
13.一种半导体基板的制造方法，包括如下步骤：
从直径为400mm或更大的大致呈圆形的硅晶片中，形成大致呈四边形的单晶半导体基板；以及
通过将多个大致呈四边形的单晶半导体基板接合到具有绝缘表面的支撑基板，形成多个厚度为100nm或更小的单晶半导体层，以便彼此分离，
其中大致呈四边形的单晶半导体基板的表面面积占据大致呈圆形的硅晶片的表面面积的50％或更多。
14.如权利要求13所述的半导体基板的制造方法，其特征在于，
大致呈圆形的硅晶片具有450mm或18英寸的直径。
CN2008101691533A 2007-10-23 2008-10-23 用于制造半导体基板、显示面板和显示设备的方法 Expired - Fee Related CN101419943B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007275823 2007-10-23
JP2007-275823 2007-10-23
JP2007275823 2007-10-23
JP2007-286996 2007-11-05
JP2007286996 2007-11-05
JP2007286996 2007-11-05

Publications (2)

Publication Number Publication Date
CN101419943A true CN101419943A (zh) 2009-04-29
CN101419943B CN101419943B (zh) 2013-06-12

Family

ID=40563894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101691533A Expired - Fee Related CN101419943B (zh) 2007-10-23 2008-10-23 用于制造半导体基板、显示面板和显示设备的方法

Country Status (5)

Country Link
US (1) US8110478B2 (zh)
JP (1) JP5530619B2 (zh)
KR (1) KR101538911B1 (zh)
CN (1) CN101419943B (zh)
TW (1) TWI493609B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105074895A (zh) * 2013-03-29 2015-11-18 Soitec公司 用于制造复合结构的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5091355B2 (ja) * 2009-10-08 2012-12-05 シャープ株式会社 液晶表示装置およびその製造方法
FR2980394B1 (fr) * 2011-09-26 2013-10-18 Commissariat Energie Atomique Structure multicouche offrant une etancheite aux gaz amelioree
US9041147B2 (en) * 2012-01-10 2015-05-26 Sharp Kabushiki Kaisha Semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescent apparatus, semiconductor substrate manufacturing method, and semiconductor substrate manufacturing apparatus
US8956954B2 (en) * 2012-02-21 2015-02-17 Chih-hao Chen Method of processing wafers for saving material and protecting environment
JP5977592B2 (ja) * 2012-06-20 2016-08-24 東京応化工業株式会社 貼付装置
FR2992957A1 (fr) * 2012-07-09 2014-01-10 Saint Gobain Procede de depot de couches minces avec etape de traitement sous atmosphere controlee et produit obtenu
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP2021144997A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 半導体装置およびその製造方法
KR102505181B1 (ko) 2022-08-31 2023-03-03 (주)원프랜트 원자력 발전소용 사용자 기반 인터페이스 화면 표시 장치 및 방법

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461943A (en) * 1987-09-02 1989-03-08 Seiko Epson Corp Semiconductor device and manufacture thereof
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH10268332A (ja) * 1997-03-24 1998-10-09 Sharp Corp 液晶表示装置及びその製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4553991B2 (ja) * 1997-12-09 2010-09-29 セイコーエプソン株式会社 電気光学装置の製造方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
TW508690B (en) * 1999-12-08 2002-11-01 Canon Kk Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
JP4526683B2 (ja) * 2000-10-31 2010-08-18 株式会社山形信越石英 石英ガラス製ウェーハ支持治具及びその製造方法
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
US6989412B2 (en) * 2001-06-06 2006-01-24 Henkel Corporation Epoxy molding compounds containing phosphor and process for preparing such compositions
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US6700142B1 (en) * 2001-12-31 2004-03-02 Hyperchip Inc. Semiconductor wafer on which is fabricated an integrated circuit including an array of discrete functional modules
JP4182323B2 (ja) * 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP4103447B2 (ja) * 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US20040224243A1 (en) * 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US7253040B2 (en) 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP4415588B2 (ja) * 2003-08-28 2010-02-17 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
WO2005027214A1 (ja) * 2003-09-10 2005-03-24 Shin-Etsu Handotai Co., Ltd. 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法
KR100504347B1 (ko) * 2003-12-26 2005-07-27 한국전자통신연구원 순차측면고상화 폴리실리콘층의 표면평탄화 방법
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
JP4934966B2 (ja) 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP4723283B2 (ja) * 2005-05-19 2011-07-13 シチズンホールディングス株式会社 液晶パネルの製造方法
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7846817B2 (en) 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008123117A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101652867B (zh) 2007-04-06 2012-08-08 株式会社半导体能源研究所 光伏器件及其制造方法
CN101657882B (zh) 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
EP2143146A1 (en) 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
US8049624B2 (en) 2007-04-18 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Wireless communication method
CN101663733B (zh) 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法
EP1993128A3 (en) 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
KR101634970B1 (ko) 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101400699B1 (ko) 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
WO2008149699A1 (en) 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7767548B2 (en) * 2007-08-17 2010-08-03 Sumco Corporation Method for manufacturing semiconductor wafer including a strained silicon layer
JP2009088500A (ja) 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5452900B2 (ja) 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP2009094488A (ja) 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5506172B2 (ja) 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5688203B2 (ja) 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105074895A (zh) * 2013-03-29 2015-11-18 Soitec公司 用于制造复合结构的方法
US9799549B2 (en) 2013-03-29 2017-10-24 Soitec Process for manufacturing a composite structure

Also Published As

Publication number Publication date
JP5530619B2 (ja) 2014-06-25
JP2009135451A (ja) 2009-06-18
KR101538911B1 (ko) 2015-07-23
KR20090041354A (ko) 2009-04-28
US8110478B2 (en) 2012-02-07
US20090104750A1 (en) 2009-04-23
TWI493609B (zh) 2015-07-21
CN101419943B (zh) 2013-06-12
TW200933721A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
CN101419943B (zh) 用于制造半导体基板、显示面板和显示设备的方法
CN101409236B (zh) 半导体器件的制造方法
CN102903759B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
KR101618047B1 (ko) ＳＯｌ 기판의 제조 방법
CN101409214B (zh) 制造半导体器件的方法
CN101369604B (zh) 半导体装置及其制造方法
CN101315884B (zh) 半导体装置及显示装置的制造方法
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
CN101303967B (zh) 半导体装置的制造方法
CN101527320B (zh) 半导体装置
CN101339905B (zh) 半导体装置的制造方法
KR101481973B1 (ko) 반도체장치 및 그 제조방법
JP5354900B2 (ja) 半導体基板の作製方法
CN101669193A (zh) Soi衬底及其制造方法和半导体器件
CN101308853B (zh) 半导体装置
CN101409222A (zh) Soi衬底的制造方法
CN101504930A (zh) Soi衬底的制造方法
KR20090031263A (ko) 반도체 기판 및 반도체 장치의 제작 방법
KR101691387B1 (ko) Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법
JP5981725B2 (ja) Ｓｏｉ基板の作製方法
JP5797504B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20181023