CN101369605A - 显示器件 - Google Patents

显示器件 Download PDF

Info

Publication number
CN101369605A
CN101369605A CNA2008101461480A CN200810146148A CN101369605A CN 101369605 A CN101369605 A CN 101369605A CN A2008101461480 A CNA2008101461480 A CN A2008101461480A CN 200810146148 A CN200810146148 A CN 200810146148A CN 101369605 A CN101369605 A CN 101369605A
Authority
CN
China
Prior art keywords
area
zone
tft element
diffusion
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101461480A
Other languages
English (en)
Other versions
CN101369605B (zh
Inventor
松本克己
安田好三
木村泰一
海东拓生
糸贺敏彦
景山宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN101369605A publication Critical patent/CN101369605A/zh
Application granted granted Critical
Publication of CN101369605B publication Critical patent/CN101369605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种显示器件，包括：绝缘基板；设置在绝缘基板上的晶体管；设置在晶体管上的多晶半导体层；栅极绝缘膜；栅电极，其中，栅电极隔着栅极绝缘膜而形成在多晶半导体层上，多晶半导体层包括：俯视观察时与栅电极重叠的第一区域；夹着第一区域的第二区域和第三区域，其中，第一区域被夹在第二区域和第三区域之间而形成，多晶半导体层的第二区域包括：第一杂质扩散区域；以及导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩散区域，第一区域和第一杂质扩散区域在第一边界连接，第一区域和第二杂质扩散区域在第二边界连接，沿栅电极夹着第一杂质扩散区域而设置有2个第二杂质扩散区域。在显示器件中对泄漏电流进行抑制。

Description

显示器件
技术领域
本发明涉及显示器件，尤其涉及可有效适用于具有采用了多晶半导体的顶栅(top gate)型TFT元件的显示器件的技术。
背景技术
在具有MIS结构(包括MOS结构)的TFT元件的显示器件中，例如存在有源矩阵(active matrix)型TFT液晶显示器件。
上述有源矩阵型TFT液晶显示器件具有在2块基板之间封入了液晶材料的TFT液晶显示面板。在上述2块基板中的一方的基板(以下，称为TFT基板。)的显示区域中，呈矩阵状配置有作为有源(active)元件(也称为开关元件)而使用的TFT元件。
在上述TFT基板中，在作为上述有源元件被使用的TFT元件的半导体层中，以往例如采用非晶硅(a-Si)等非晶质半导体的情况较多。但是，在近年来的TFT液晶显示器件中，在作为上述有源元件被使用的TFT元件的半导体层中，例如，也有采用多晶硅(poly-Si)等多晶半导体的情况。
另外，在现有的一般的TFT液晶显示器件中，进行施加在扫描信号线上的扫描信号的生成和控制的栅极驱动器(也称为扫描驱动器)、进行施加在图像信号线上的图像信号的生成和控制的数据驱动器等驱动电路(集成电路)，作为与液晶显示面板不同的芯片状部件(驱动IC)而被进行实装。但是，在近年来的TFT液晶显示器件中，例如，也有在TFT基板的显示区域的外侧内置有上述栅极驱动器和上述数据驱动器等驱动电路的元件的情况。
上述栅极驱动器和上述数据驱动器等驱动电路与显示区域的有源元件相比，需要使之高速地进行动作。因此，当使上述驱动电路内置于TFT基板的显示区域的外侧时，上述驱动电路的TFT元件优选为采用多晶半导体的TFT元件。
但是，用于上述TFT液晶显示器件等的半导体器件的TFT元件的多晶半导体，例如，为低温多晶硅(LTPS)的情况较多。上述低温多晶硅例如是使成膜在绝缘基板等的表面上的非晶硅膜溶融之后，使之进行结晶化而形成的。因此，在形成采用了低温多晶硅的TFT元件时，在上述绝缘基板上依次形成半导体层(低温多晶硅层)、栅极绝缘膜、栅电极的情况较多。这样，从上述绝缘基板来看，在半导体层上层叠有栅电极的TFT元件被称为顶栅型的TFT元件。
另外，在顶栅型的TFT元件的情况下，例如，在形成了半导体层、栅极绝缘膜、以及栅电极之后，将上述栅电极作为掩模、向上述半导体层注入杂质，形成源极扩散区域和漏极扩散区域。在这样的制造方法的情况下，为了分离源极扩散区域和漏极扩散区域，需要使栅电极与半导体层交叉。
发明内容
但是，在采用了上述LTPS的顶栅型TFT元件中，若栅电极与半导体层交叉，则例如当该TFT元件为导通状态(ON状态)时，存在导通电流或者导通电阻发生偏差的问题。这样的问题，例如，越是栅极宽度(沟道宽度)小的TFT元件就越显著。
另外，在采用了上述LTPS的顶栅型TFT元件中，若栅电极与半导体层交叉，则例如当该TFT元件为非导通状态(OFF状态：截止状态)时，存在源极-漏极之间有泄漏电流流过这样的问题。
作为解决上述两个问题中的、在源极-漏极之间有泄漏电流流过这样的问题的方法，近年来，例如将TFT元件的平面形状做成泄露电流难以流动的那样的形状的方法被多次提出(例如，参照日本特开平7-326764号公报、日本特开平8-160469号公报)
在具有采用了上述LTPS的顶栅型TFT元件的半导体器件中，如上所述，存在当该TFT元件为导通状态时，在导通电流或者导通电阻中容易发生偏差这样的问题，以及当该TFT元件为非导通状态时，流过泄漏电流这样的问题。
在采用了上述LTPS的顶栅型TFT元件中，当该TFT元件为非导通状态(截止状态)时在源极-漏极之间有泄漏电流流过的原因之一，列举有在与半导体层的栅电极重叠的区域(也称为沟道区域)的边缘部分(接近蚀刻端面的部分)、中央部分中，来自栅电极的电场作用是不同的。
因此，在日本特开平7-326764号公报所记载的TFT元件中，例如，在与半导体层的栅电极重叠的区域(也称为沟道区域)中，通过使与电流流动的方向平行的两侧(边缘部分)的栅极长度(也称为沟道长度)比在中心区域中的栅极长度长，来抑制流过源极-漏极之间的泄漏电流。
另外，在日本特开平8-160469号公报所记载的TFT元件中，例如，将栅电极形成为环状，从与半导体层的栅电极重叠的区域，除去与电流流动的方向平行的边缘区域，以此来抑制流过源极-漏极之间的泄漏电流。
但是，在日本特开平7-326764号公报所记载的方法中，即使可以减弱泄漏电流，但还存在难以完全不流过泄漏电流这样的问题。
另外，在日本特开平8-160469号公报所记载的方法中，可以消除泄漏电流，但另一方面，产生了其他问题：一个TFT元件占有的面积变大，形成电路所必需的区域变大。
本发明的目的是提供一种在显示器件中，可以抑制泄漏电流的技术。
本发明的其他目的是提供一种在显示器件中，不需要增大电路面积就可以抑制泄漏电流的技术。
本发明的其他目的是提供一种在显示器件中，可以降低导通电流或导通电阻的偏差的技术。
通过本说明书的记述和附图来明确本发明的上述以及其他目的和新特征。
简单说明本申请所公开的发明中的代表性技术方案的概要如下。
(1)一种显示器件包括：绝缘基板；设置在绝缘基板上的晶体管；设置在晶体管上的多晶半导体层；栅极绝缘膜；栅电极，其中，栅电极隔着栅极绝缘膜而形成在多晶半导体层上，多晶半导体层包括：俯视观察时与栅电极重叠的第一区域；夹着第一区域的第二区域和第三区域，第一区域被夹在第二区域和第三区域之间而形成，多晶半导体层的第二区域包括：第一杂质扩散区域；以及导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩散区域，第一区域和第一杂质扩散区域在第一边界连接，第一区域和第二杂质扩散区域在第二边界连接，沿栅电极夹着第一杂质扩散区域而设置2个第二杂质扩散区域。
(2)在上述(1)的显示器件中，晶体管具有当对栅电极施加截止电压时产生泄漏电流的侧边晶体管(side transistor)，第二边界的长度大于侧边晶体管的栅极长度。
(3)在上述(1)的显示器件中，晶体管具有多个当对栅电极施加截止电压时产生泄漏电流的侧边晶体管。
(4)在上述(1)的显示器件中，在绝缘基板上形成有第一杂质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类型为p型的第二晶体管。
(5)在上述(1)的显示器件中，在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类型为p型的第二晶体管构成的互补型倒相(inverter)电路。
(6)在上述(1)的显示器件中，在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类型为p型的第二晶体管构成的模拟开关电路。
(7)在上述(1)的显示器件中，在绝缘基板上形成有多条扫描信号线、多条图像信号线、多个开关元件、以及多个像素电极、具有晶体管的集成电路，多个开关元件和多个像素电极呈矩阵状进行配置，形成显示区域，在显示区域的外侧设置集成电路。
(8)一种半导体器件，包括：绝缘基板；设置在绝缘基板上的TFT元件；由设置在TFT元件上的多晶半导体构成的半导体层；栅极绝缘膜；栅电极，其中，栅电极和半导体层立体交叉，半导体层包括：俯视观察到的形状与栅电极重叠的第一区域；夹着第一区域而与第一区域连接的第二区域和第三区域，第二区域包括：具有作为TFT元件的源极的功能的第一杂质扩散区域；以及导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩散区域，第一区域和第二区域的界面包括：第一区域和第一杂质扩散区域连接的第一界面；以及第一区域和第二杂质扩散区域连接的第二界面，第二界面有夹着第一界面的2处，相对于第一界面位于半导体层的端部侧。
(9)在上述(8)的显示器件中，TFT元件在半导体层的端部一侧，具有当对栅电极施加截止电压时产生泄漏电流的侧边晶体管，第二界面的与半导体层交叉的栅电极的延伸方向的尺寸，大于侧边晶体管的栅极长度。
(10)在上述(8)的显示器件中，在绝缘基板上形成有在一个半导体层上存在多个第一区域的TFT元件。
(11)在上述(8)的显示器件中，在绝缘基板上形成有第一杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的导电类型为p型的第二TFT元件。
(12)在上述(8)的显示器件中，在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的导电类型为p型的第二TFT元件构成的互补型倒相电路。
(13)在上述(8)的显示器件中，在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的导电类型为p型的第二TFT元件构成的模拟开关电路的显示器件。
(14)在上述(8)的显示器件中，在绝缘基板上形成有多条扫描信号线、多条图像信号线、多个开关元件、以及多个像素电极呈矩阵状进行配置的显示区域，在显示区域的外侧形成有具有TFT元件的集成电路。
(15)在上述(8)的显示器件中，在绝缘基板上形成有像素电极、与像素电极连接的MIS结构的开关元件。
根据本发明的显示器件，可以抑制显示器件中的泄漏电流。
另外，根据本发明的显示器件，不用增大电路面积就可以抑制泄漏电流。
还有，根据本发明的显示器件，可以降低导通电流或者导通电阻的偏差。
附图说明
图1A是表示采用了多晶半导体的现有TFT元件的一个结构例的示意俯视图。
图1B是图1A的1b-1b线剖视图。
图1C是图1A的1c-1c线剖视图。
图1D是表示图1A的半导体层的结构的示意俯视图。
图1E是在图1A至图1D中示出的TFT元件的等效电路图。
图2A是表示实施方式1的半导体器件中的TFT元件的一个结构例的示意俯视图。
图2B是图2A的2b-2b线剖视图。
图2C是表示图2A的半导体层的结构的示意俯视图。
图2D是图2A至图2C示出的TFT元件的等效电路图。
图3A是CMOS倒相电路的等效电路图。
图3B是表示实施方式2的半导体器件中的CMOS倒相电路的一个结构例的示意俯视图。
图4A是模拟开关电路的等效电路图。
图4B是双栅(dual gate)结构的pMOS的等效电路图。
图4C是表示实施方式3的半导体器件中的模拟开关电路的一个结构例的示意俯视图。
图5A是表示实施方式3的模拟开关电路的第一变形例的示意俯视图。
图5B是表示实施方式3的模拟开关电路的第二变形例的示意俯视图。
图6A是表示液晶显示面板的概略结构的一个例子的示意俯视图。
图6B是图6A的6b-6b线剖视图。
图6C是表示图6A的TFT基板的一个结构例的示意俯视图。
图7A是表示现有的TFT基板中的一个像素的一个结构例的示意俯视图。
图7B是放大表示图7A的区域AR1的示意俯视图。
图7C是图7B的7c-7c线剖视图。
图8A是表示将本发明运用到图7A至图7C中示出的TFT元件时的一个结构例的示意俯视图。
图8B是表示将本发明运用到图7A至图7C中示出的TFT元件时的其他结构例的示意俯视图。
具体实施方式
以下，参照附图对本发明和实施方式进行详细说明。
在用于说明实施方式的全部附图中，具有相同功能的部件标记相同的符号，省略其重复的说明。
图1A至图1E是用于说明本发明的现有TFT元件的概略结构和其问题点的示意图。
图1A是表示采用了多晶半导体的现有TFT元件的一结构例的示意俯视图。图1B是图1A的1b-1b线剖视图。图1C是图1A的1c-1c线剖视图。图1D是表示图1A的半导体层的结构的示意俯视图。图1E是图1A至图1D示出的TFT元件的等效电路图。
在用于现有的半导体器件的MIS结构的TFT元件中，具有在半导体层采用多晶硅(poly-Si)等多晶半导体的情况。另外，在半导体层采用多晶半导体的TFT元件中，在绝缘基板上依次层叠半导体层、栅极绝缘膜、以及栅电极。这样的TFT元件一般被称为顶栅型TFT元件。并且，本发明涉及如上所述的、采用了多晶半导体的顶栅型TFT元件。
采用了上述多晶半导体的顶栅型TFT元件，例如如图1A至图1C所示，由被形成在形成(成膜)于绝缘基板1的一个表面上的基底绝缘层2上的采用了多晶半导体的半导体层3、具有作为TFT元件的栅极绝缘膜的功能的第一绝缘膜4、栅电极5、第二绝缘层6、布线7s、7d、7g构成。
基底绝缘层2是例如当用蚀刻形成半导体层3时，用于防止绝缘基板1的表面粗糙的绝缘层。
半导体层3是对多晶半导体膜(例如，多晶硅膜)进行蚀刻而形成的，例如，如图1B以及图1D所示，大致区分为三个区域：俯视观察时与栅电极5重叠的第一区域301、夹着第一区域301而存在的第二区域302和第三区域303。第一区域301是当该TFT元件为ON(导通状态)时形成载流子通路(沟道)的区域。另外，现有的TFT元件中的第二区域302和第三区域303分别与第一区域301连接，一个区域成为源极，另一个区域成为漏极。在图1A至图1C示出的TFT元件中，第二区域302为源极，第三区域303为漏极。
布线7s通过导通孔TH1而连接到半导体层3的第二区域302。布线7d通过导通孔TH2而连接到半导体层3的第三区域303。另外，布线7g通过导通孔TH3而连接到栅电极5。
在现有的这样的TFT元件中，例如如图1D所示，第二区域302的全部都为源极，第三区域303的全部都为漏极。即在该TFT元件为n沟道MOS晶体管(以下，称为nMOS)的情况下，第二区域302的全部以及第三区域303的全部，例如，是被注入了磷(P)或砷(As)等杂质的n型半导体区域。此时，第一区域301例如是p型半导体区域，或者是与第二区域302和第三区域303杂质浓度不同的n型半导体区域。
另外，在该TFT元件为p沟道MOS晶体管(以下，称为pMOS)的情况下，第二区域302的全部以及第三区域303的全部，例如是被注入了硼(B)等杂质的p型半导体区域。此时，第一区域301例如是n型半导体区域，或者是与第二区域302和第三区域303的杂质浓度不同的p型半导体区域。
TFT元件是通过栅电极5的电场来控制流过半导体层3的第一区域301的电流的元件。并且，优选作用于半导体层3的第一区域301的电场无位置依赖性。即，优选均一的电场作用于半导体层3的第一区域301的全部区域。
但是，在如图1A至图1C所示的结构的TFT元件的情况下，从栅电极5作用于第一区域301的电场，具有位置依赖性。即，如图1D所示，对半导体层3的第一区域301中的蚀刻端面E1以及其附近的区域301b进行作用的电场和对半导体层3的第一区域301中的蚀刻端面E2以及其附近的区域301c进行作用的电场，与对位于这两个区域301b、301c之间的区域301a进行作用的电场不同。
当考虑对这样的半导体层3的第一区域301进行作用的电场的位置依赖性时，图1A至图1C示出的一个TFT元件的等效电路例如可以如图1E那样进行表示。即，图1A至图1C示出的一个TFT元件，可以认为是晶体管特性不同的2种3个TFT元件MTa、MTb、MTc并列地进行连接。在图1E中，TFT元件MTa表示在第一区域301中的区域301a上形成沟道的TFT元件。另外，在图1E中，TFT元件MTb表示在第一区域301中的区域301b上形成沟道的TFT元件。另外，在图1E中，TFT元件MTc表示在第一区域301中的区域301c上形成沟道的TFT元件。以下，将TFT元件MTa称为主体MOS，将TFT元件MTb、TFT元件MTc称为侧边MOS。
在TFT元件为增强(enhancement)型，并且栅极宽度较大的情况下，当该TFT元件为ON状态(导通状态)时，主体MOS MTa是支配性的，侧边MOS MTb、MTc的存在不会成为问题。但是，在TFT元件为增强型，并且在栅极宽度较小的情况下，当该TFT元件为ON状态(导通状态)时产生导通电流或者导通电阻发生偏差这样的问题。所谓增强型的TFT元件，也称为常关闭(normally off)型TFT元件，是当栅电极5的电位与源极的电位相同时，即当该TFT元件为截止状态(非导通状态)时，不流过漏电流的TFT元件。在这种增强型TFT元件中，例如，半导体层3的第一区域301的导电类型是与源极和漏极的导电类型相反的导电类型。
另外，在增强型的TFT元件中，通常，侧边MOS MTb、MTc的栅极绝缘膜的膜厚比主体MOS MTa的栅极绝缘膜的膜厚薄。并且，在增强型的TFT元件中，侧边MOS MTb、MTc的栅电极具有曲率。因此，增强型的TFT元件的侧边MOS MTb、MTc的阈值电压Vth，一般相对于主体MOS的阈值电压Vth，向耗尽(deplete)侧偏移。即，在增强型的TFT元件中，半导体层3的第一区域301中的区域301b和区域301c中的载流子数量变得比半导体层3的第一区域301中的区域301a中的载流子的数量多。其结果，在现有的TFT元件中，与是增强型的TFT元件无关，其栅电极5的电位与源极的电位相同。当该TFT元件为截止状态(非导通状态)时存在会流过泄漏电流(漏电流)这样的问题。
在以下的实施方式中，对虽然是与图1A至图1C示出的TFT元件相同的结构和尺寸，但可以降低导通电流或者导通电阻的偏差，并且，可以防止流过泄漏电流的TFT元件和具有该TFT元件的电路的结构例进行说明。
(实施方式1)
图2A至图2D是表示作为本发明一个实施方式的实施方式1的半导体器件的概略结构的示意图。
图2A是表示在实施方式1的半导体器件中的TFT元件的一个结构例的示意俯视图。图2B是图2A的2b-2b线剖视图。图2C是表示图2A的半导体层的结构的示意俯视图。图2D是图2A至图2C示出的TFT元件的等效电路图。
图2A的1b-1b线处的剖面结构是如图1B所示那样的结构，图2A的1c-1c线处的剖面结构是如图1C所示那样的结构。
实施方式1的半导体器件，是在绝缘基板1上配置有多个采用了多晶硅等多晶半导体的顶栅型TFT元件的器件。各TFT元件的基本结构是与图1A至图1C示出的TFT元件相同的结构。即实施方式1的半导体器件中的一个TFT元件，例如如图2A、图2B、图1B、以及图1C所示，由被形成在形成(成膜)于绝缘基板1的一个表面上的基底绝缘膜2上的采用了多晶半导体的半导体层3、具有作为TFT元件的栅极绝缘膜的功能的第一绝缘膜4、栅电极5、第二绝缘层6、布线7s、7d、7g构成。
在实施方式1的TFT元件中，与图1A至图1C示出的现有的TFT元件的半导体层3的结构、尤其是具有作为该TFT元件的源极的功能的第二区域302的结构不同。
在实施方式1的TFT元件中，半导体层3的第二区域302例如如图2A、图2B、以及图2C所示，由作为源极发挥作用的第一杂质扩散区域302a、第二杂质扩散区域302b、302c这三个区域构成。另外，在实施方式1的TFT元件中，第一杂质扩散区域302a、第二杂质扩散区域302b、302c，满足以下的条件而形成。
首先，第二杂质扩散区域302b、302c，是与第一杂质扩散区域302a的导电类型相反的导电类型。即，实施方式1的TFT元件为nMOS时，第二区域302的第一杂质扩散区域302a为n型，第二杂质扩散区域302b、302c为p型。另外，实施方式1的TFT元件为pMOS时，第二区域302的第一杂质扩散区域302a为p型，第二杂质扩散区域302b、302c为n型。
另外，第二杂质扩散区域302b、302c的杂质浓度，优选在该TFT元件的使用电压的范围内不会耗尽的浓度。因此，实施方式1的TFT元件为nMOS时，第二杂质扩散区域302b、302c的杂质浓度，例如，使其与一般的pMOS中的源极和漏极的杂质浓度相同即可。另外，实施方式1的TFT元件为pMOS时，第二杂质扩散区域302b、302c的杂质浓度，例如，使其与一般的nMOS中的源极和漏极的杂质浓度相同即可。
接着，第一区域301和第二区域302的界面，延伸到与栅电极5的端面大致相同的平面位置，由连接第一区域301和第一杂质扩散区域302a的部分、连接第一区域301和第二杂质扩散区域302b的部分、连接第一区域301和第二杂质扩散区域302c的部分这三个部分构成。另外此时，连接第一区域301和第二杂质扩散区域302b的部分，包括半导体层3的蚀刻端面E1及其附近。另外，连接第一区域301和第二杂质扩散区域302c的部分，包括半导体层3的蚀刻端面E2及其附近。
接着，优选使第一区域301和第二杂质扩散区域302b连接的部分和第一区域301和第二杂质扩散区域302c连接的部分的栅极宽度方向(沟道方向)的尺寸Ly，分别大于半导体层3的区域301b和区域301c的栅极宽度方向的尺寸Ly’。半导体层3的区域301b和区域301c的尺寸Ly’，难以用特定的数值来进行规定。因此，实际上优选使上述尺寸Ly大于在TFT元件中发生短沟道效果时的栅极长度。但是，在上述尺寸Ly小于在TFT元件中发生短沟道效果时的栅极长度的情况下，也可以获得本申请发明的效果。
另外，第二杂质扩散层302b、302c的栅极长度方向(沟道长度方向)的尺寸Lx，在该TFT元件的使用电压的范围内，可以是是各第二杂质扩散层302b、302c不会耗尽的值即可。
还有，使第二杂质扩散层302b、302c不与布线7s连接。
在满足如上所述的条件的实施方式1的TFT元件中，若考虑作用于半导体层3的第一区域301的电场的位置依赖性，则一个TFT元件的等效电路，例如可以如图2D那样进行表示。此时，所谓用一个主体MOS MTa、以及两个侧边MOS MTb、MTc来表示一个TFT元件，是与图1E示出的等效电路图相同的。但是，在实施方式1的TFT元件中，第一区域301中的区域301b和第一杂质扩散区域302a之间，以及，区域301c和第一杂质扩散区域302a之间，分别夹有第二杂质扩散区域302b、302c。即，在侧边MOS MTb、MTc的源极侧，分别存在使该侧边MOS的载流子为少数载流子的极性的第二杂质扩散区域302b、302c，其成为对载流子的阻挡。因此，侧边MOS MTb、MTc的源极侧，在等效电路上变成开放状态。
因此，实施方式1的TFT元件例如为增强型，即使侧边MOS MTb、MTc的阈值电压Vth从主体MOS的阈值电压Vth向耗尽侧偏移，当该TFT元件为截止状态时，没有流过经由侧边MOS MTb、MTc的泄漏电流。
另外，在实施方式1的TFT元件中，在导通状态时，只有经由主体MOS的源极的电流流过侧边MOS MTb、MTc。因此，在主体MOSMTa变成导通前，电流没有开始流入侧边MOS MTb、MTc。
即，当该TFT元件为截止状态时，实施方式1的TFT元件中的侧边MOS MTb、MTc不作为晶体管发挥作用。另外，当该TFT元件为导通状态时，可以抑制流过侧边MOS MTb、MTc的电流的、对流过TFT元件整体的电流的作用。其结果，TFT元件为导通状态时，可以降低导通电流或导通电阻的偏差，并且，在截止状态时，可以防止泄漏电流流过。
另外，实施方式1的TFT元件例如可以用与现有的图1A至图1C示出的TFT元件的形成次序相同的次序进行形成。即，在形成半导体层3、第一绝缘膜4、以及栅电极5之后，例如，在向半导体层3的第二区域302和第三区域303注入杂质的工序中，在形成作为源极和漏极发挥作用的第一杂质扩散区域302a的同时，形成第二杂质扩散区域302b、302c即可。
另外，在形成实施方式1的TFT元件时，例如，在半导体层3的第二区域302中，形成满足上述条件的第二杂质扩散区域302b、302c即可，因此，例如如日本特开平8-160469号公报中所述的晶体管那样，即使不将栅电极5作成特别的平面形状，也可以获得上述的效果。因此，可以在形成在绝缘基板1上设置了多个TFT元件的半导体器件时，防止各个TFT元件占用的面积变大。由此，可以在形成在绝缘基板1上设置了多个TFT元件的半导体装置时，防止电路的形成所需要的区域变大。
(实施方式2)
图3A和图3B是表示作为本发明的一个实施方式的实施方式2的半导体器件的概略结构的示意图。
图3A是CMOS倒相电路的等效电路图。图3B是表示实施方式2的半导体器件中的CMOS倒相电路的一结构例的示意俯视图。
在绝缘基板1上设置了多个TFT元件的半导体器件中，例如，存在具有对增强型的pMOS和nMOS进行串联连接的互补型倒相电路(CMOS倒相电路)的情况。COMS倒相电路的等效电路图例如如图3A所示，具有连接pMOS MT1和nMOS MT2的栅极的输入端子IN、连接pMOS MT1和nMOS MT2的漏极(D)的输出端子OUT。另外，pMOS MT1的源极(S)与电源端子VDD连接，nMOS MT2的源极(S)与接地(ground)VSS连接。
另外，现有的CMOS倒相电路中的pMOS MT1和nMOS MT2，各自的平面布局(layout)例如为如图1A至图1C所示的结构，各自的等效电路例如为如图1D所示那样的结构。因此，在现有的CMOS倒相电路的pMOS MT1和nMOS MT2的每一个中，也由于存在侧边MOS，而具有在截止状态时流过泄漏电流这样的问题和在导通状态时导通电流和导通电阻产生偏差这样的问题。
在CMOS倒相电路中，为避免如上所述的问题的发生，使形成在绝缘基板1上的CMOS倒相电路的平面布局，例如为如图3B所示那样的结构即可。并且，如图3B所示，该CMOS倒相电路包括pMOS的半导体层31和nMOS的半导体层32。
在pMOS MT1的半导体层31中，俯视观察时与栅电极5重叠的区域是形成有沟道的第一区域。另外，在该半导体层31中，位于第一区域(栅电极5)的左侧的区域为第二区域3021，由作为源极发挥作用的第一杂质扩散区域3021a、第二杂质扩散区域3021b、3021c构成。另外，在该半导体层31中，位于第一区域(栅电极5)的右侧的区域为第三区域3031，该区域全部为与第一杂质扩散区域3021a相同的导电类型、与第一杂质扩散区域3021a相同的浓度。另外，第二区域3021的第一杂质扩散区域3021a通过导通孔TH1而与布线7s(VDD)连接，第三区域3031通过导通孔TH2而与布线7d(OUT)连接。
另外，在nMOS MT2的半导体层32中，俯视观察时与栅电极5重叠的区域是形成有沟道的第一区域。另外，在该半导体层32中，位于第一区域(栅电极5)的左侧的区域为第二区域3022，由作为源极发挥作用的第一杂质扩散区域3022a、第二杂质扩散区域3022b、3022c构成。另外，在该半导体层32中，位于第一区域(栅电极5)的右侧的区域为第三区域3032，该区域全部为与第一杂质扩散区域3022a相同的导电类型、与第一杂质扩散区域3022a相同的浓度。另外，第二区域3022的第一杂质扩散区域3022a，通过导通孔TH1而与布线7s’(VSS)连接，第三区域3032通过导通孔TH2’而与布线7d(OUT)进行连接。
虽然省略了详细的说明，但pMOS MT1和nMOS MT2分别是如图2B、图1B以及图1C所示的剖面结构。
另外，虽然省略了详细的说明，但pMOS MT1的半导体层31的第二区域3021中的第一杂质扩散区域3021a和第二杂质扩散区域3021b、3021c、nMOS MT2的半导体层32的第二区域3022中的第一杂质扩散区域3022a以及第二杂质扩散区域3022b、3022c，分别满足如在实施方式1中说明了的那样的条件而形成。
如此，通过使用于形成CMOS倒相电路的pMOS MT1的半导体层31和nMOS MT2的半导体层32，分别成为在实施方式1中说明了的那样的结构，从而在CMOS倒相电路的pMOS MT1和nMOS MT2每一个中，可以在导通状态时降低在导通电流和导通电阻中产生的偏差，同时也可以在非导通状态时防止流过泄漏电流。
在实施方式2中，在构成CMOS倒相电路的pMOS MT1和nMOSMT2的两者中，设置上述第二杂质扩散区域。但是不限于此，例如，也可以仅在pMOS MT1或nMOS MT2的任意一方上，设置上述第二杂质扩散区域。即，当pMOS MT1或nMOS MT2中的、例如pMOS MT1的侧边MOS中的泄漏电流在该pMOS MT1的动作上不成为问题时，仅在nMOS MT2上设置上述第二杂质扩散区域，由此可以得到与实施方式2的CMOS倒相电路同等的效果。另外反之，当pMOS MT1或nMOS MT2中的、例如nMOS MT2的侧边MOS中的泄漏电流在该nMOS MT2的动作上不成为问题时，仅在pMOS MT1上设置上述第二杂质扩散区域，由此得到与实施方式2的CMOS倒相电路同等的效果。
(实施方式3)
图4A至图4C是表示作为本发明的一个实施方式的实施方式3的半导体器件的概略结构的示意图。
图4A是模拟开关电路的等效电路图。图4B是双栅(dual gate)结构的pMOS的等效电路图。图4C是表示实施方式3的半导体器件中的模拟开关电路的一个结构例的示意俯视图。
在实施方式2中，作为由源极和漏极被固定的pMOS和nMOS所构成的回路的一个例子，列举CMOS倒相电路。但是，在半导体器件的电路中，还存在具有源极和漏极的关系随时交替的pMOS和nMOS的电路。在实施方式3中，作为具有源极和漏极的关系随时交替的pMOS和nMOS的电路的一个例子，列举模拟开关电路，对适用本发明时的结构的一个例子进行说明。
模拟开关电路是例如用如图4A那样的等效电路来进行表示的电路，pMOS MT1的栅极与第一输入端子IN1连接，nMOS的栅极与第二输入端子IN2连接。另外，pMOS MT1的源极-漏极中的一方连接到端子A，另一方连接到端子B。同样地，nMOS MT2的源极-漏极中的一方连接到端子A，另一方连接到端子B。
这样的模拟开关电路，分别对输入端子IN1、IN2输入倒相关系的信号，例如，pMOS MT1和nMOS MT2同时变为导通或截止，由此来进行端子A和端子B之间的导通/非导通的切换(开关)。另外，pMOS MT1和nMOS MT2分别例如根据导通状态时的端子A和端子B的电位差，存在端子A为源极而端子B变成漏极的情况和端子A为漏极而端子B变成源极的情况。
这样，在源极和漏极的关系随时交替的TFT元件(MOS晶体管)的情况下，有必要使相对于栅电极的源极和漏极的关系变得对称。
因此，当把本发明应用于模拟开关电路的pMOS MT1和nMOSMT2时，pMOS MT1和nMOS MT2分别例如有必要做成双栅结构。双栅结构的pMOS MT1例如以如图4B那样的等效电路来进行表示。此时，2个pMOS MT1a、MT1b的栅极与输入端子IN1连接。另外此时，当变成端子A是源极而端子B是漏极的关系时，pMOS MT1a的端子A侧变成源极，pMOS MT1b的端子B侧变成漏极，因此pMOSMT1a的漏极和pMOS MT1b的源极变成连接的状态。另一方面，当变成端子A是漏极而端子B是源极的关系时，pMOS MT1a的端子A侧变成漏极，pMOS MT1b的端子B侧变成源极，因此pMOS MT1a的源极和pMOS MT1b的漏极变成连接的状态。
当将本发明应用到由这样的双栅结构的pMOS和nMOS构成的模拟开关电路时，其平面布局例如为如图4C所示那样的结构即可。并且，如图4C所示，该模拟开关电路包括pMOS的半导体层31和nMOS的半导体层32。
在pMOS MT1的半导体层31中，俯视观察时与栅电极5重叠的2个区域是第一区域。另外，在该半导体层31中，由2个第一区域分割而成的3个区域中，最左侧的区域为第二区域3021，最右侧的区域为第三区域3031，由2个第一区域夹着的区域3041为第四区域。另外，第二区域3021由作为源极和漏极发挥作用的第一杂质扩散区域3021a和第二杂质扩散区域3021b、3021c构成。另外，在该半导体层31中，第三区域3031由作为漏极和源极发挥作用的第一杂质扩散区域3031a和第二杂质扩散区域3031b、3031c构成。另外，第二区域3021的第一杂质扩散区域3021a，通过导通孔TH1而与布线7a(端子A)连接，第三区域3031的第一杂质扩散区域3031a，通过导通孔TH2而与布线7b(端子B)连接。
虽然省略了详细的说明，但pMOS MT1的半导体层31的第二区域3021中的第一杂质扩散区域3021a和第二杂质扩散区域3021b、3021c、第三区域3031中的第一杂质扩散区域3031a和第二杂质扩散区域3031b、3031c，分别满足如在实施方式1中进行了说明的条件而形成。
当使模拟开关电路中的pMOS MT1成为这样的结构时，则当第二区域3021的第一杂质扩散区域3021a为源极，第三区域3031的第一杂质扩散区域3031a为漏极时，第二区域3021的第二杂质扩散区域3021b、3021c成为阻挡(barrier)，可以防止泄漏电流流过。另外，当第二区域3021的第一杂质扩散区域3021a为漏极，第三区域3031的第一杂质扩散区域3031a为源极时，第三区域3031的第二杂质扩散区域3031b、3023c成为阻挡，可以防止泄漏电流流过。
另外，nMOS MT2的半导体层32，俯视观察时与栅电极5’重叠的2个区域是第一区域。另外，在该半导体层32中，由2个第一区域分割而成的3个区域中，最左侧的区域为第二区域3022，最右侧的区域为第三区域3032，由2个第一区域夹着的区域3042为第4区域。另外，第二区域3022由作为源极和漏极发挥作用的第一杂质扩散区域3022a和第二杂质扩散区域3022b、3022c构成。另外，在该半导体层32中，第三区域3032由作为漏极和源极发挥作用的第一杂质扩散区域3032a和第二杂质扩散区域3032b、3032c构成。另外，第二区域3022的第一杂质扩散区域3022a，通过导通孔TH1’而与布线7a(端子A)连接，第三区域3032的第一杂质扩散区域3032a，通过导通孔TH2’而与布线7b(端子B)连接。
虽然省略了详细的说明，但nMOS MT2的半导体层32的第二区域3022中的第一杂质扩散区域3022a和第二杂质扩散区域3022b、3022c、第三区域3032中的第一杂质扩散区域3032a和第二杂质扩散区域3032b、3032c，分别满足如在实施方式1中进行了说明的条件而形成。
当使模拟开关电路中的nMOS MT2成为这样的结构时，则当第二区域3022的第一杂质扩散区域3022a为源极，第三区域3032的第一杂质扩散区域3032a为漏极时，第二区域3022的第二杂质扩散区域3022b、3022c成为阻挡，可以防止泄漏电流流过。另外，当第二区域3022的第一杂质扩散区域3022a为漏极，第三区域3032的第一杂质扩散区域3032a为源极时，第三区域3032的第二杂质扩散区域3032b、3032c成为阻挡，可以防止泄漏电流流过。
这样，通过将用于形成互补型模拟开关电路的pMOS MT1的半导体层31和nMOS MT2的半导体层32，分别做成如图4C所示的结构，由此分别在模拟开关电路的pMOS MT1和nMOS MT2中，可以在导通状态时降低在导通电流和导通电阻中产生的偏差，同时也可以在截止状态时防止泄漏电流流过。
图5A是表示实施方式3的模拟开关电路的第一变形例的示意俯视图。图5B是表示实施方式3的模拟开关电路的第二变形例的示意俯视图。
作为应用了本发明的模拟开关电路的一个结构例，在图4C中列举如下结构：将pMOS MT1和nMOS MT2做成双栅结构，在各个MOS晶体管的半导体层31、32中的第二区域和第三区域，设置第二杂质区域。
但是，在实施方式3中列举的、组合双栅结构的pMOS MT1和nMOS MT2的模拟开关的情况下，设置了第二杂质区域的区域不限于各个MOS晶体管的半导体层31、32中的第二区域和第三区域，例如如图5A所示，也可以是第四区域的3041、3042。
此时，pMOS MT1的半导体层31的第二区域3021和第三区域3031，各区域的全部都为第一杂质扩散区域(p型区域)。另外，第四区域3041由第一杂质扩散区域3041a、4个第二杂质区域3041b、3041c、3041d、3041e构成。并且，当形成第四区域3041的第二杂质区域3041b、3041c、3041d、3041e时，满足与在实施方式1中进行了说明的条件同等的条件而进行形成。
另外此时，nMOS MT2的半导体层32的第二区域3022和第三区域3032，各区域的全部都为第一杂质扩散区域(n型区域)。另外，第四区域3042，由第一杂质扩散区域3042a、4个第二杂质区域3042b、3042c、3042d、3042e构成。并且，当形成第四区域3042的第二杂质区域3042b、3042c、3042d、3042e时，满足与在实施方式1中进行了说明的条件同等的条件而进行形成。
另外，例如在pMOS MT1的第四区域3041中形成第二杂质扩散区域的情况下，例如如图5B所示，pMOS MT1的第四区域3041可以由第一杂质扩散区域3041a和2个第二杂质扩散区域3041b、3041c构成。此时，nMOS MT2的第四区域3042，同样也可以由第一杂质扩散区域3042a和2个第二杂质扩散区域3042b、3042c构成。
另外进一步，在图4C、图5A、以及图5B示出的例中，pMOS MT1中的第二杂质扩散区域和nMOS MT2中的第二杂质扩散区域，形成在各MOS晶体管的半导体层31、32中的相同的区域中。但是，不限于此，例如，当然也可以使pMOS MT1中的第二杂质扩散区域形成在图4C示出的位置上，使nMOS MT2中的第二杂质扩散区域形成在图5A示出的位置上。
另外，即使在实施方式3的模拟开关电路中，在pMOS MT1和nMOS MT2的两者上，也设置上述第二杂质扩散区域。但是，不限于此，也可以仅在pMOS MT1或者nMOS MT2中的任意一方上设置上述第二杂质扩散区域。
(实施方式4)
图6A至图6C是表示本发明可以适用的半导体器件(液晶显示面板)的概略结构的示意图。图6A是表示液晶显示面板的概略结构的一个例子的示意俯视图。图6B是图6A的6b-6b线剖视图。图6C是表示图6A的TFT基板的一个结构例的示意俯视图。
本发明具有，现有的半导体器件中的、例如如图2A、图2B、图1B、以及图1C所示的结构的TFT元件，只有是半导体层3为多晶半导体的半导体器件，则与其用途无关，可以适用于任何半导体器件。
在实施方式4中，作为具有如在实施方式1至实施方式3中列举的结构的TFT元件和电路的半导体器件的一个例子，列举TFT液晶显示面板，就其结构进行简单说明。
TFT液晶显示面板是例如如图6A和图6B所示那样，在一对基板(TFT基板8和对置基板9)之间，封入有液晶材料10的显示面板。此时，TFT基板8和对置基板9通过在显示区域DA的外侧被设置成环状的密封(seal)材料11来进行接合，液晶材料10被密封在由TFT基板8和对置基板9以及密封材料11所围成的空间内。
另外，TFT液晶显示面板例如为透射型或者半透射型时，在TFT基板8的向着外侧的面上设置下偏振片12，在对置基板9的向着外侧的面上设置上偏振片13。另外，在TFT基板8和下偏振片12之间、对置基板9和上偏振片13之间，也有分别设置1层至多层的相位差片的情况。另外，当TFT液晶显示面板为反射型时，一般不需要下偏振片12。
TFT基板8例如如图6C所示，具有多条扫描信号线GL、多条图像信号线DL。此时，扫描信号线GL和图像信号线DL隔着绝缘层而设置。另外，显示区域DA例如以具有作为开关元件发挥作用的TFT元件、连接在TFT元件的源电极或漏电极上的像素电极的像素的集合而进行设定。
另外，在近年来的液晶显示面板中，例如如图6C所示，还具有在TFT基板8的显示区域DA的外侧形成有第一驱动电路GD和第二驱动电路DD的情况。第一驱动电路GD是进行在各扫描信号线GL上施加的扫描信号的导通/断开的控制等的集成电路，第二驱动电路DD是进行在各图像信号线上施加的图像信号的生成和施加的定时的控制的集成电路。
另外，在现有的液晶显示面板的情况下，第一驱动电路GD和第二驱动电路DD例如采用在与TFT基板不同的工序所制造的IC芯片的情况较多，但在图6C示出的TFT基板8中，与扫描信号线GL和图像信号线DL、开关元件(TFT元件)等同时形成，并内置在TFT基板8中。
第一驱动电路GD和第二驱动电路DD是集成了TFT元件、电阻元件、电容元件等的电路。另外，第一驱动电路GD和第二驱动电路DD的TFT元件与配置在显示区域内的TFT元件(开关元件)相比，有必要使其进行非常高速的动作。因此，第一驱动电路GD和第二驱动电路DD的TFT元件的半导体层，优选采用多晶硅等的多晶半导体来进行形成。
另外，TFT元件8例如在玻璃基板等的光透射率较高的绝缘基板1上，形成扫描信号线GL、图像信号线DL、TFT元件等。此时，成为TFT元件的半导体层的多晶半导体，例如，使成膜在绝缘基板1上的非晶半导体(例如，非晶硅膜)溶融、结晶化之后，进行蚀刻而形成。因此，当在TFT基板8上形成使用多晶半导体的TFT元件时，优选使该TFT元件成为顶栅结构。
因此，当使第一驱动电路GD和第二驱动电路DD内置于TFT基板8中时，使该第一驱动电路GD和第二驱动电路DD例如成为集成了在实施方式1中进行了说明的TFT元件、在实施方式2中进行了说明CMOS倒相电路、在实施方式3中进行了说明的模拟开关电路等的电路。由此，例如可以防止该第一驱动电路GD和第二驱动电路DD的误动作等。
图7A至图7C、图8A和图8B是用于说明实施方式4的TFT液晶显示面板的应用例子的示意图。
图7A是表示现有的TFT基板中的一个像素的一个结构例的示意俯视图。图7B是放大表示图7A的区域AR1的示意俯视图。图7C是图7B的7c-7c线剖视图。
图8A是表示在将本发明应用到图7A至图7C中示出的TFT元件时的一个结构例的示意俯视图。图8B是表示在将本发明应用到图7A至图7C中示出的TFT元件时的其他的结构例的示意俯视图。图8A和图8B是放大表示图7B的区域AR2的示意图。
在现有的TFT基板8中，构成显示区域DA的各像素具有作为开关元件发挥作用的TFT元件、与TFT元件的源极连接的像素电极。另外，作为开关元件发挥作用的TFT元件的栅极与扫描信号线GL连接，漏极与图像信号线DL连接。作为开关元件发挥作用的TFT元件，实际上根据施加在图像信号线DL上的信号的电位(极性)，具有与像素电极连接的是源极、漏极的情况。
另外，在现有的TFT基板8中，作为上述开关元件发挥作用的TFT元件的半导体层，例如采用非晶硅而形成的情况较多，但近年来，采用多晶硅而形成的情况也正在增加起来。
具有采用了多晶硅的TFT元件(开关元件)的TFT基板8中的一个像素结构，例如是如图7A至图7C所示的结构。即，在形成于绝缘基板1的表面上的基底绝缘层2上，层叠有：由多晶硅形成的半导体层3、具有作为栅极绝缘膜的功能的第一绝缘层4、具有作为栅电极5的功能的扫描信号线GL、第二绝缘层6、图像信号线DL以及源极电极SD、第三绝缘层14、像素电极PX以及对置电极CT。
扫描信号线GL是具有作为在实施方式1至实施方式3中进行了说明的TFT元件的栅电极5的功能的布线，半导体层3的平面形状是与扫描信号线GL进行2次交叉那样的形状。即，图7A至图7C示出的TFT元件，与在实施方式3中进行了说明的模拟开关电路的TFT元件相同，为双栅结构。
另外，图像信号线DL通过导通孔TH1而连接到半导体层3的第二区域302上，源极电极SD通过导通孔TH2而连接到半导体层3的第三区域303上。另外，像素电极PX通过导通孔TH4而连接到源极电极SD上。
在将本发明应用到这样的结构的TFT元件(开关元件)时，例如如图8A所示，用作为源极或者漏极发挥作用的第一杂质扩散区域302a和作为阻挡发挥作用的第二杂质扩散区域302b、302c来构成半导体层3的第二区域302，用作为漏极或者源极发挥作用的第一杂质扩散区域303a和作为阻挡发挥作用的第二杂质扩散区域303b、303c来构成半导体层3的第三区域303即可。
另外，如在实施方式4中所说明的那样，双栅结构的TFT元件的情况下，例如如图8B所示，也可以由作为MOS晶体管的源极和漏极发挥作用的第一杂质扩散区域304a、作为阻挡发挥作用的第二杂质扩散区域304b、304c、304d、304e，来构成由2个第一区域(与扫描信号线GL重叠的区域)夹着的第四区域304。
图7A至图7C、图8A和图8B所列举的结构，是具有采用了多晶硅的TFT元件(开关元件)的像素的结构的一个例子，TFT元件(开关元件)、像素电极PX、对置电极CT等的平面布局当然可以进行适当变更。
另外，在实施方式4中，作为例子列举了液晶显示面板的TFT基板8，但不限于此，只要是在显示区域的外侧内置了驱动电路等的集成电路的基板、或者在显示区域具有采用了多晶硅的TFT元件的显示面板，就可以应用本发明。
另外，在实施方式4中，作为可以应用本发明的半导体器件，列举了液晶显示面板(TFT基板8)作为例子，但不限于此，只有是在绝缘基板1上形成有采用多晶半导体的顶栅型的TFT元件的半导体器件，就可以应用本发明。
以上，根据上述实施方式具体说明了本发明，但本发明并不限于上述实施方式，而是在不脱离其主旨的范围内可以进行各种变更。

Claims (15)

1.一种显示器件，其特征在于，包括：
绝缘基板；
设置在绝缘基板之上的晶体管；
设置在晶体管上的多晶半导体层；栅极绝缘膜；以及栅电极，其中，
栅电极隔着栅极绝缘膜而形成在多晶半导体层上，
多晶半导体层包括：俯视观察时与栅电极重叠的第一区域；以及夹着第一区域的第二区域和第三区域，
第一区域被夹在第二区域和第三区域之间而形成，
多晶半导体层的第二区域包括第一杂质扩散区域和导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩散区域，
第一区域与第一杂质扩散区域在第一边界连接，
第一区域与第二杂质扩散区域在第二边界连接，
夹着第一杂质扩散区域而沿栅电极设置有2个第二杂质扩散区域。
2.根据权利要求1所述的显示器件，其特征在于，
晶体管具有当对栅电极施加截止电压时产生泄漏电流的侧边晶体管，
第二边界的长度大于侧边晶体管的栅极长度。
3.根据权利要求1所述的显示器件，其特征在于，
晶体管具有多个当对栅电极施加截止电压时产生泄漏电流的侧边晶体管。
4.根据权利要求1所述的显示器件，其特征在于，
在绝缘基板上形成有：第一杂质扩散层的导电类型为n型的第一晶体管；以及第一杂质扩散层的导电类型为p型的第二晶体管。
5.根据权利要求1所述的显示器件，其特征在于，
在绝缘基板上形成有：由第一杂质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类型为p型的第二晶体管构成的互补型倒相电路。
6.根据权利要求1所述的显示器件，其特征在于，
在绝缘基板上形成有：由第一杂质扩散层的导电类型为n型的第一晶体管和第一杂质扩散层的导电类型为p型的第二晶体管构成的模拟开关电路。
7.根据权利要求1所述的显示器件，其特征在于，
在绝缘基板上形成有多条扫描信号线、多条图像信号线、多个开关元件、以及多个像素电极、具有晶体管的集成电路，
多个开关元件和多个像素电极呈矩阵状配置而形成显示区域，
在显示区域的外侧设置有集成电路。
8.一种显示器件，其特征在于，包括：
绝缘基板；
设置在绝缘基板上的TFT元件；
由设置在TFT元件上的多晶半导体构成的半导体层；栅极绝缘膜；以及栅电极，其中，
栅电极与半导体层立体交叉，
半导体层包括：俯视观察到的形状与栅电极重叠的第一区域；和夹着第一区域而与第一区域连接的第二区域和第三区域，
第二区域包括：具有作为TFT元件的源极的功能的第一杂质扩散区域；和导电类型与第一杂质扩散区域的导电类型相反的第二杂质扩散区域，
第一区域与第二区域的界面包括：第一区域与第一杂质扩散区域连接的第一界面；和第一区域与第二杂质扩散区域连接的第二界面，
第二界面位于夹着第一界面的两个位置上，且比第一界面更靠半导体层的端部侧。
9.根据权利要求8所述的显示器件，其特征在于，
TFT元件在半导体层的端部一侧具有当对栅电极施加截止电压时产生泄漏电流的侧边晶体管，
第二界面的与半导体层交叉的栅电极的延伸方向的尺寸大于侧边晶体管的栅极长度。
10.根据权利要求8所述的显示器件，其特征在于，
在绝缘基板上形成有在一个半导体层上存在多个第一区域的TFT元件。
11.根据权利要求8所述的显示器件，其特征在于，
在绝缘基板上形成有：第一杂质扩散层的导电类型为n型的第一TFT元件；和第一杂质扩散层的导电类型为p型的第二TFT元件。
12.根据权利要求8所述的显示器件，其特征在于，
在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的导电类型为p型的第二TFT元件构成的互补型倒相电路。
13.根据权利要求8所述的显示器件，其特征在于，
在绝缘基板上形成有由第一杂质扩散层的导电类型为n型的第一TFT元件和第一杂质扩散层的导电类型为p型的第二TFT元件构成的模拟开关电路。
14.根据权利要求8所述的显示器件，其特征在于，
在绝缘基板上形成有多条扫描信号线、多条图像信号线、多个开关元件、以及多个像素电极呈矩阵状配置的显示区域，
在显示区域的外侧形成有具有TFT元件的集成电路。
15.根据权利要求8所述的显示器件，其特征在于，
在绝缘基板上形成有像素电极和连接着像素电极的MIS结构的开关元件。
CN2008101461480A 2007-08-13 2008-08-12 显示器件 Active CN101369605B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-210876 2007-08-13
JP2007210876 2007-08-13
JP2007210876A JP5295529B2 (ja) 2007-08-13 2007-08-13 半導体装置

Publications (2)

Publication Number Publication Date
CN101369605A true CN101369605A (zh) 2009-02-18
CN101369605B CN101369605B (zh) 2011-11-09

Family

ID=40413313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101461480A Active CN101369605B (zh) 2007-08-13 2008-08-12 显示器件

Country Status (3)

Country Link
US (1) US8456401B2 (zh)
JP (1) JP5295529B2 (zh)
CN (1) CN101369605B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428521A (zh) * 2009-05-28 2012-04-25 夏普株式会社 移位寄存器
CN102955307A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 基于多晶硅薄膜晶体管的场序彩色液晶显示器
CN103021320A (zh) * 2012-10-24 2013-04-03 友达光电股份有限公司 显示面板
CN105425489A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110993695A (zh) * 2019-11-11 2020-04-10 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法
US11217604B2 (en) 2017-08-07 2022-01-04 Tower Partners Semiconductor Co., Ltd. Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6780927B2 (ja) * 2014-10-31 2020-11-04 株式会社半導体エネルギー研究所 半導体装置
KR102390430B1 (ko) * 2015-07-03 2022-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN109285510B (zh) * 2018-09-11 2021-04-02 重庆惠科金渝光电科技有限公司 一种显示器、显示装置和接地电阻调节方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466969A (en) * 1987-09-07 1989-03-13 Ricoh Kk Manufacture of mos type thin film transistor
JP2590973B2 (ja) * 1987-11-25 1997-03-19 日本電装株式会社 半導体装置の製造方法
JPH0475387A (ja) 1990-07-18 1992-03-10 Sony Corp Ｍｉｓ型半導体装置
JP3456242B2 (ja) * 1993-01-07 2003-10-14 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0794744A (ja) 1993-09-20 1995-04-07 Hitachi Ltd Ｍｉｓトランジスタ
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JPH07326763A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
JP3302187B2 (ja) * 1994-08-18 2002-07-15 キヤノン株式会社 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置
JPH08160469A (ja) 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3732599B2 (ja) 1996-11-12 2006-01-05 シロキ工業株式会社 ドアフレーム
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11233788A (ja) * 1998-02-09 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP3535493B2 (ja) * 2001-12-14 2004-06-07 株式会社半導体エネルギー研究所 Ｃｍｏｓ回路及びその作製方法
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
TWI286815B (en) * 2005-11-03 2007-09-11 Ind Tech Res Inst Memory cell, pixel structure and manufacturing process of memory cell
US7598526B2 (en) * 2006-03-08 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428521A (zh) * 2009-05-28 2012-04-25 夏普株式会社 移位寄存器
CN102955307A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 基于多晶硅薄膜晶体管的场序彩色液晶显示器
CN103021320A (zh) * 2012-10-24 2013-04-03 友达光电股份有限公司 显示面板
CN103021320B (zh) * 2012-10-24 2015-08-19 友达光电股份有限公司 显示面板
CN105425489A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105425489B (zh) * 2016-01-04 2018-11-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11217604B2 (en) 2017-08-07 2022-01-04 Tower Partners Semiconductor Co., Ltd. Semiconductor device
CN110993695A (zh) * 2019-11-11 2020-04-10 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法

Also Published As

Publication number Publication date
JP2009049041A (ja) 2009-03-05
US20090073149A1 (en) 2009-03-19
US8456401B2 (en) 2013-06-04
JP5295529B2 (ja) 2013-09-18
CN101369605B (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
CN101369605B (zh) 显示器件
CN101908545B (zh) 整体式低阻抗双栅电流感测mosfet
CN101593758B (zh) 驱动电路、有源矩阵基板和液晶显示装置
US4967246A (en) Structure of insulated gate bipolar transistors
KR0166894B1 (ko) 액정표시장치
CN101339947A (zh) 半导体器件
US7429773B2 (en) Semiconductor apparatus and MIS logic circuit
JPH0338755B2 (zh)
Kobayashi et al. High voltage SOI CMOS IC technology for driving plasma display panels
CN101373769B (zh) 半导体器件
CN101373767B (zh) 半导体器件
KR100211539B1 (ko) 반도체소자의 정전기방전 보호장치 및 그 제조방법
US4859878A (en) Bi-MOS levelshift circuit capable of controlling power consumption
CN101364596A (zh) 半导体器件
JP2846736B2 (ja) 薄膜半導体装置
CN101901837A (zh) 一种栅控pn场效应晶体管及其控制方法
JP2002134752A (ja) 半導体装置
JPH04241452A (ja) 半導体集積回路装置
KR100339814B1 (ko) 반도체장치
JPH0888369A (ja) 半導体装置
KR950003938B1 (ko) 절연게이트형 집적회로
TW202341489A (zh) 半導體佈局結構及半導體測試結構
KR0163877B1 (ko) 반도체 장치의 정전기 보호 회로 및 정전기 방전 소자
JP2525707B2 (ja) 半導体集積回路
JPH10229199A (ja) 半導体素子およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111018

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

Co-applicant before: IPS pioneer support society

Effective date of registration: 20111018

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: IPS Pioneer Support Society

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090218

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Integrated circuit structure, display part module and their detection method

Granted publication date: 20111109

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231201

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.