KR0163877B1 - 반도체 장치의 정전기 보호 회로 및 정전기 방전 소자 - Google Patents

반도체 장치의 정전기 보호 회로 및 정전기 방전 소자 Download PDF

Info

Publication number
KR0163877B1
KR0163877B1 KR1019940035828A KR19940035828A KR0163877B1 KR 0163877 B1 KR0163877 B1 KR 0163877B1 KR 1019940035828 A KR1019940035828 A KR 1019940035828A KR 19940035828 A KR19940035828 A KR 19940035828A KR 0163877 B1 KR0163877 B1 KR 0163877B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
input
npn transistor
static electricity
base region
Prior art date
Application number
KR1019940035828A
Other languages
English (en)
Other versions
KR960026932A (ko
Inventor
권규형
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019940035828A priority Critical patent/KR0163877B1/ko
Priority to US08/576,215 priority patent/US5712752A/en
Priority to JP7335555A priority patent/JPH08321587A/ja
Priority to DE19548489A priority patent/DE19548489B4/de
Publication of KR960026932A publication Critical patent/KR960026932A/ko
Application granted granted Critical
Publication of KR0163877B1 publication Critical patent/KR0163877B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 정전기로부터 반도체 장치를 보호하기 위한 정전기 보호 회로 및 정전기 방전 소자에 관한 것으로서, 반도체 장치의 입력 또는 출력단과 동작 전압 사이에 순방향의 p+/n- 다이오드와 NPN 트랜지스터를 연결한다. 이때, NPN 트랜지스터의 이미터는 입출력단에, 컬렉터는 동작 전압에 연결되어 있으며, 베이스는 고립되어 있다. 이러한 NPN 트랜지스터는 수직형 트랜지스터로서 컬렉터의 역할을 하는 N형 기판에 베이스 영역인 P형 웰이 형성되어 있고, 베이스 영역에는 N+형 이미터 영역이 형성도어 있는 구조를 가진다. 이러한 정전기 보호 회로에서 양의 정전기가 입출력 패드에 인가되면 다이오드를 통하여 방전되고 음의 정전기가 인가되면 NPN 트랜지스터를 통하여 방전된다. 이렇게 함으로써 반도체 장치의 내부회로가 손상을 받지 않게 되므로 반도체 장치의 신뢰성을 크게 향상시키는데 큰 효과가 있다.

Description

반도체 장치의 정전기 보호 회로 및 정전기 방전 소자
제1도는 종래의 문자용 액정 표시 장치의 제어 및 구동 장치의 일부구조를 나타내고 있는 블럭도이고,
제2도는 본 발명의 실시예에 따른 수직형 NPN 트랜지스터의 단면도이며,
제3도는 본 발명의 실시예에 따른 문자용 액정 표시 장치의 제어 및 구동장치의 정전기 보호 회로를 도시한 블럭도이다.
본 발명은 장치의 정전기 보호 회로 및 정전기 방전 소자에 관한 것이다.
종래 반도체 장치, 예컨데, 문자용 액정 표시 장치(LCD: liquid crystal display)의 제어 및 구동 장치의 입력단에는 내부 회로(internal circuit)를 정전기로부터 보호하기 위한 정전기 보호 회로를 두는 것이 일반적이다. 예를 들면, 제1도에 나타난 바와 같이, 2개의 다이오드 쌍을 각각의 입력 전압단(V1, V2, V3, V4)에 대하여 순방향 및 역방향으로 연결한다. 제1도에 나타낸 제어부의 입력단의 입력전압은 항상 V1V2V3V4V5의 관계를 가지며, 여기에서 V1과 V4는 액정 표시 장치 문자의 COM 블럭, V2와 V3은 액정 표시 장치 문자의 SEG 블럭을 선택적으로 구동하는 전압이다. 도면에 도시하지 않았지만, 액정 표시 장치는 박막 트랜지스터(TFT)를 포함하는 화소가 유리 기판 상에 행렬(matrix) 모양으로 배열되어 있으며, COM 블럭은 매트릭스의 x방향 화소군, SEG블럭은 매트릭스의 y방향 화소군을 가리킨다.
액정 표시 장치 구동 및 제어장치의 제어부 동작을 간략히 설명하면 다음과 같다.
레벨 시프터(level shifter; 11)에 입력되는 신호 I가 하이(high)이고 IB가 로우(low)이면, 제1 인버터(12)와 제2 인버터(13)을 거쳐 반전된 각각의 출력전압이 멀티플렉서(14)를 이루는 각각의 전송 게이트(transmission gate)를 바이어스한다. V1 입력단에 연결된 제1 전송 게이트와 V4 입력단에 연결된 제4 전송 게이트가 온(ON)되면 COM 블럭이 온되며, 이때, 상기 제1 및 제4 전송 게이트를 통한 V1, V4 저압과 VDD, V5 전압에 따른 전압 레벨 V01, V45에 의해 COM 블럭의 화소가 선택적으로 온된다.
마찬가지로 제어부의 레벨시프트의 입력 신호 I 및 IB가 반대로 입력되는 경우에는, V2 입력단에 연결된 제2 전송 게이트와 V3 입력단에 연결된 제3 전송 게이트가 온되고, 이때, V3, V2 전압과 VDD, V5 전압에 따른 전압 레벨 V03, V25에 의해 SEG 블럭의 화소가 선택적으로 온된다.
이러한 상태의 상기 5개 전압이 입력되는 문자용 액정 표시 장치의 구동 및 제어 장치의 입력단과 동작 전압(VDD) 사이에는 외부에서 인가되는 정전기로부터 반도체 장치를 보호하기 위한 p+/n- 다이오드(diode)가 연결되며, 입력단과 기준 전압(Vss) 사이에 연결되는 n+/p- 다이오드는 입력단에 인가되는 제어 전압의 상태를 고려하여 연결되어야 한다. 예를 들면, 문자용 액정 표시 장치의 제어 및 구동 장치의 입력 전압은 +VDD∼-VDD 사이에 있으므로, Vss(=0V) 이하의 전압( 0V)이 입력단에 인가되는 경우를 고려하여 Vss에 연결하는 n+/p- 다이오드의 P-웰 전압은 5개의 액정 표시 장치를 구동하기 위한 입력단 중에서 가장 낮은 전압이 인가되는 V5 입력단에 연결하고 있다.
그러나, 액정 표시 장치를 구동하기 위한 입력 전압단에서 가장 낮은 전압이 인가되는 V5단의 경우에는 입력단과 VDD 사이에 p+/n- 다이오드를 구현할 수는 있지만, 음의 정전기 펄스(pulse)가 인가되는 경우에 정전 방전을 위한 n+/p- 다이오드를 구현할 수 없다.
그러므로, 신체에서 발생하는 정전기 모델(human body model)과 기계에서 발생하는 정전기 모델(machine model)의 정전기 특성 중에서 기준 전압(Vss)에 대하여 음의 펄스를 갖는 정전기가 v5입력 전압단에 인가되는 경우에는 정전기 방전 경로(discharge path)가 없으므로 음의 펄스에 대하여 취약한 특성을 나타낸다.
따라서, 본 발명의 목적은 발명의 설명을 위한 기준 전압 Vss보다 낮은 전압(0)이 입력되거나 또는 VDD(동작전압)보다 높은 전압이 입력되는 반도체 장치를 보호하기 위한 것이다.
이러한 목적을 달성하기 위하여 본 발명에서는 반도체 장치의 입출력단과 동작 전압(VDD)사이에 순방향의 다이오드와 NPN 트랜지스터를 병렬로 연결하여 두 가지 극성의 정전기를 모두 방전한다. 여기에서 NPN트랜지스터의 이미터는 동작 전압에, 컬렉터는 입출력단에 연결되어 있고, 베이스는 고립되어 있다.
이때, NPN 트랜지스터는 N형 기판에 P형 베이스 영역이 형성되어 있고, 베이스 영역에 N형 이미터 영역이 형성되어 있는 수직형 NPN 트랜지스터일 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 장치의 전전기 보호 회로 및 정전기 방전 소자에 대하여 상세히 설명한다.
먼저, 제2도를 참조하여 본 발명의 실시예에 따른 정저기 보호용 수직형 NPN 트랜지스터의 구조를 설명한다.
컬렉터의 역할을 하는 N형 기판(21)에 P-웰로 이루어진 베이스 영역(22)이 형성되어 있으며, 베이스 영역(22)안에는 고농도의 N형 불순물로 이루어진 이미터 영역(23)이 형성되어 있다. 기판(21) 위에는 이미터 영역(23)과 기판(21)의 일부를 제외한 나머지 부분을 덮는 분리막(24) 및 산화막(25)이 형성되어 있으며, 이미터 영역(23) 및 기판(21)은 그 위에 형성되어 있는 이미터 단자(26) 및 컬렉터 단자(27)와 연결되어 있다. 한편, 베이스 영역(22)은 분리막(24)으로 덮여 외부와 고립되어 있다.
그러면, 이러한 구조의 수직형 NPN 바이폴라 트랜지스터를 사용한 본 발명의 실시예에 다른 정전기 보호 회로레 대하여 제3도를 참조하여 설명한다.
제3도에 도시한 바와 같이, 수직형 NPN 바이폴라 트랜지스터의 컬렉터단자(27)는 동작 전압에 연결되어 있고, 이미터 단자(26)는 문자용 액정 표시 장치의 제어 및 구동장치의 V5 입력 단자와 연결되어 있고, 베이스 단자는 고립되어 있으며, 나머지 구조는 제1도와 유사하다.
그러면, 이러한 정전기 보호 회로의 동작에 대하여 설명한다.
먼저 양의 정전기가 입력 패드(V5)에 인가되면, V5 입력단과 VDD사이에 연결되어 있는 p+/n- 다이오드(35)가 순 방향의 동작 상태가 되므로 반도체 장치의 손상이 없이 정전기를 방전한다. 반대로 v5 패드에 음의 정전기 펄스가 인가되는 경우에는 p+/n- 다이오드(35)는 역방향으로 바이어스되지만, p+/n- 다이오드(35)보다 동적 저항(dynamic resistance)이 작은 NPN 트랜지스터(36)를 통하여 정전기가 방전된다. 이때 제2도에 나타낸 수직형 NPN 트랜지스터(36)의 이미터에 인가되는 음의 정전기에 의해 이미터와 베이스 사이에 전계가 형성되고, 순방향 베이스와 컬렉터 사이에는 강한 역방향의 전계가 형성된다. 이에 따라 컬렉터 영역에서 베이스 영역으로 공핍 영역이 확장하고, 확장하는 공핍영역이 이미터에 맞닿게 되면, 펀치스루우 효과(punchthrough sffect)가 발생한다. 따라서 음의 정전기 펄스로 인해 발생하는 과전류는 이미터와 컬렉터의 펀치스루 동작을 통하여 N형 기판 영역으로 방전된다.
이때, 수직형 NPN 트랜지스터가 반도체 장치의 일반적인 동작에 영향을 미치지 않는 이유는 다음과 같다. 베이스 영역이 개방되어 있으므로 Vss 벙향으로 직접적인 전류 패스를 형성시키지 않고, 또한 베이스와 컬렉터 사이에 인가되 는 전압이 펀치스루 현상을 발생시킬 수 있는 정도의 크기가 아니므로 VDD 방향으로 전류 패스를 형성시키지 않기 때문이다. 이 수직형 NPN 트랜지스터의 동작에 영향을 미치는 변수는 여러가지가 있지만, 공정 변화를 제외하면 설계, 즉, 레이아웃(layout)에 의해 변화될 수 있는 변수 중 가장 중요한 것은 베이스 영역(22)과 기판(21)의 경계에서 베이스 영역922)과 이미터 영역(23)의 경계 사이의 수평 거리이다. 즉, 이 거리가 베이스 영역(22)의 접합 깊이보다 작으면, NPN 트랜지스터의 동작이 수평(lateral)방향으로 발생하기 때문에 정전기에 취약한 특성을 나타낸다. 따라서 수직형 NPN 트랜지스터의 동작에 의한 정전기 방전을 유도하기 위해서는 베이스 영역(22)과 기판(21)의 경계에서 베이스영역(22)과 이미터 영역(23)의 경계 사이의 수평 거리가 베이스 영역(22)의 접합 깊이보다 커야 한다. 또한, V1∼V4 입력단에 형성되는 n+/p- 다이오드의 P-웰과 V5 단의 P-웰을 분리(isolation)시켜야 하는데, 이는, P-웰을 부리시키지 않으면 인접한 다른 입/출력단의 N+ 확산 영역과 기생적인 n+p n+ 바이폴라 접합 트랜지스터 동작을 유발시켜 정전기 불량을 발생시킬 수 있기 때문이다.
또한, 컬렉터인 N형 기판에 바이어스를 하기 위한 N+ 확산영역은 P-웰의 가장자리에 가능한 가깝게 배치해야 하는데, 그 이유는 컬렉터의 기생저항(parasitic resistance)을 최소화하여 방전 효과를 최대로 하기 위한 것이다. 또한, 누설 전류(leakage current)를 고려하여 다이오드의 면적을 최적화하는 것도 중요하다.
따라서, 예를 들어 설명한 바의 제반 여건을 고려하여 적절하게 형성한 반도체 장치들은 동작 전압(VDD)보다 높은 전압이 인가되는 경우는 다이오드의 동작에 의해 양의 정전기를 방전시키고, 반대로 예와 같이 Vss전압보다 낮은 전압이 인가되는 경우는 입력단과 VDD단 사이에 연결한 수직형 NPN 트랜지스터의 전기적 특성에 따른 정전기 방전 기제(discharging mechanism)에 의해 반도체 장치의 내부가 손상되지 않으므로 장치의 신뢰성을 크게 향상시키는 효과가 있다.

Claims (3)

  1. 반도체 장치 입출력단과 동작 전압 사이에 순방향으로 연결되어 있는 다이오드, 이미터는 상기 입출력단에 연결되어 있고 컬렉터는 상기 동작 전압에 연결되어 있으며 베이스는 고립되어 있는 NPN 트랜지스터를 포함하는 반도체 장치의 보호 회로.
  2. 반도체 장치의 정전기 방전 소자로서, 동작 전압에 연결되어 있는 N형 기관, 상기 N형 기관에 형성되어 있으며 외부와 고립되어 있는 P형의 베이스 영역, 상기 베이스 영역에 형성되어 있으며 상기 반도체 장치의 입출력단에 연결되어 있는 N형의 이미터 영역을 포함하는 반도체 장치의 정전기 방전 소자.
  3. 제5항에서, 상기 베이스 영역과 상기 기판의 경계와 상기 베이스 영역과 상기 이미터 영역의 경계 사이의 거리가 상기 베이스 영역의 접합 깊이보다 큰 반도체 장치의 정전기 방전소자.
KR1019940035828A 1994-12-22 1994-12-22 반도체 장치의 정전기 보호 회로 및 정전기 방전 소자 KR0163877B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940035828A KR0163877B1 (ko) 1994-12-22 1994-12-22 반도체 장치의 정전기 보호 회로 및 정전기 방전 소자
US08/576,215 US5712752A (en) 1994-12-22 1995-12-21 Input/output protecting circuit and a protection element
JP7335555A JPH08321587A (ja) 1994-12-22 1995-12-22 入出力保護回路および保護素子
DE19548489A DE19548489B4 (de) 1994-12-22 1995-12-22 Eingangs/Ausgangsschutzschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035828A KR0163877B1 (ko) 1994-12-22 1994-12-22 반도체 장치의 정전기 보호 회로 및 정전기 방전 소자

Publications (2)

Publication Number Publication Date
KR960026932A KR960026932A (ko) 1996-07-22
KR0163877B1 true KR0163877B1 (ko) 1998-12-01

Family

ID=19402824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035828A KR0163877B1 (ko) 1994-12-22 1994-12-22 반도체 장치의 정전기 보호 회로 및 정전기 방전 소자

Country Status (4)

Country Link
US (1) US5712752A (ko)
JP (1) JPH08321587A (ko)
KR (1) KR0163877B1 (ko)
DE (1) DE19548489B4 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054521B2 (en) * 2013-06-25 2015-06-09 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Electro-static-discharge (ESD) protection structure with stacked implant junction transistor and parallel resistor and diode paths to lower trigger voltage and raise holding volatge

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4200884A1 (de) * 1991-01-16 1992-07-23 Micron Technology Inc Integrierte halbleiterschaltungsvorrichtung
US5644460A (en) * 1994-01-21 1997-07-01 National Semiconductor Corporation Multi-rail electrostatic discharge protection device
US5521789A (en) * 1994-03-15 1996-05-28 National Semiconductor Corporation BICMOS electrostatic discharge protection circuit

Also Published As

Publication number Publication date
DE19548489A1 (de) 1996-06-27
DE19548489B4 (de) 2004-09-16
US5712752A (en) 1998-01-27
KR960026932A (ko) 1996-07-22
JPH08321587A (ja) 1996-12-03

Similar Documents

Publication Publication Date Title
US5615073A (en) Electrostatic discharge protection apparatus
KR100249716B1 (ko) 반도체 장치
US4672584A (en) CMOS integrated circuit
KR100359395B1 (ko) 정전방전보호용회로및구분된버스아키텍쳐
KR0159451B1 (ko) 반도체장치의 보호회로
KR20050123033A (ko) 고내압 소자 및 정전기 방전 보호회로용 고내압 소자
CN102034812A (zh) 半导体装置
KR100702786B1 (ko) 정전기 방전 보호 소자 및 그 회로
JP2954854B2 (ja) 集積回路チップ
KR870006670A (ko) 반도체 집적회로장치
KR101566024B1 (ko) 반도체 디바이스
KR100379286B1 (ko) 보호 회로를 구비한 반도체 장치
KR0163877B1 (ko) 반도체 장치의 정전기 보호 회로 및 정전기 방전 소자
CN101364596A (zh) 半导体器件
KR20020015199A (ko) 반도체장치의 정전방전보호소자
KR940004455B1 (ko) Cmos 반도체 집적 회로 장치
US20030230781A1 (en) Semiconductor device
US6583475B2 (en) Semiconductor device
KR100234860B1 (ko) Cmos 반도체 장치
KR100270949B1 (ko) 극성에 상관없이 내부 회로를 보호하기 위하여 전원 공급 단자들 사이에 적용한 정전기 방지 회로
KR19990074584A (ko) 정전방전 보호 회로를 갖는 반도체 소자
KR20080077052A (ko) 반도체 장치
KR950003938B1 (ko) 절연게이트형 집적회로
KR100214859B1 (ko) 정전기 방지용 트랜지스터
KR0169359B1 (ko) 반도체 장치의 보호 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee