CN101308845A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101308845A
CN101308845A CNA2008101002047A CN200810100204A CN101308845A CN 101308845 A CN101308845 A CN 101308845A CN A2008101002047 A CNA2008101002047 A CN A2008101002047A CN 200810100204 A CN200810100204 A CN 200810100204A CN 101308845 A CN101308845 A CN 101308845A
Authority
CN
China
Prior art keywords
opening
electronic circuit
semiconductor substrate
semiconductor device
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101002047A
Other languages
English (en)
Other versions
CN101308845B (zh
Inventor
锅义博
波多野正喜
浅见博
森本明大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101308845A publication Critical patent/CN101308845A/zh
Application granted granted Critical
Publication of CN101308845B publication Critical patent/CN101308845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供半导体器件及其制造方法。该半导体器件包括：半导体基板，具有形成在有源表面上的第一电子电路和第二电子电路；焊盘电极，通过连接到第一电子电路和/或第二电子电路形成在有源表面上；第一开口，从半导体基板的与有源表面的相反侧的表面朝着焊盘电极沿着半导体基板的深度形成到某一位置；第二开口，形成为从第一开口的底部表面到达焊盘电极；绝缘层，通过覆盖第一开口和第二开口的侧壁表面形成；传导层，通过至少覆盖绝缘层的内壁表面和第二开口的底部表面而形成；第三开口，从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置；以及热绝缘体，嵌镶在第三开口中。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别是，布线通过器件基板的半导体器件以及制造方法，例如，在其中气密地密封固态成像装置等的封装半导体器件。
背景技术
作为小型化固态成像器件的一个实例，在日本专利申请公开JP 2006-128713(专利文件1)中揭示了一种方法，其中粘合层形成在成像元件区域外部的周边部分上，而透明板例如玻璃设置在固态成像器件的顶部，并且由该粘合层固定和密封，以保持成像元件区域的气密封。
作为引出固态成像元件的外部电极的方法，到达由铝等形成并且设置在有源表面上的焊盘电极的通孔从固态成像元件的与有源表面相反侧的表面通过干蚀刻法等形成，用于与形成固态成像元件的硅基板保持绝缘的绝缘层形成在该通孔的内壁部分上，然后由铜等制造允许与焊盘电极电连接的传导层以填充该通孔的内部的方式形成或者沉积到通孔的内壁。
这样，通过从有源层的后表面引出外部电极，固态成像器件的封装可以以与固态成像元件相同的尺寸实现，从而能够减小固态成像器件。
同时，伴随着固态成像元件的高速、多功能处理的进行，已知的问题是，固态成像元件自身中所造成的热在固态成像元件中引起热噪声，并且像素部分的温度梯度降低了阴影特性等。
例如，在很多CMOS固态成像元件中，如输入/输出电路和比较器的周边电路通常设置在像素部分的周围，并且由于输入/输出电路和比较器产生热，在像素部分上产生温度梯度。
例如，由于在周边电路部分上产生的热，在60fps的帧频运行期间，在像素部分上产生2度的温度梯度。该温度梯度随着周边电路的帧频和功能的增加而增加，并且在最坏的情况下，成像特性可能受到显著影响。
对于有关温度的问题，日本专利中请公开JP 2000-353800(专利文件2)中已经揭示了一种方法，其中通过改变电路模块(circuit blocks)的布置使温度梯度均匀。
此外，在日本专利申请公开JP 2006-229043(专利文件3)中，已经揭示了另一种方法，其中采用抗热措施而没有使用冷却器，在封装中直接在作为固态成像元件的生热部分的放大器之下形成热辐射通路。
此外，在日本专利公告No.3655232(专利文件4)中，已经揭示了又一种方法，其中通过形成凹槽来进行抗热措施，该凹槽用于绝缘来自固态成像元件的有源表面侧上的生热部分的热。
发明内容
然而，在根据专利文件1的半导体器件中，填充通孔或者沉积在通孔内壁上的传导层与硅基板具有不同的热膨胀系数，由此而出现这样的问题，由于在形成传导层后执行固化树脂和焊接回流的热处理，从靠近通孔到达焊盘电极的底部与侧壁之间的拐角的区域，在硅基板侧上产生裂缝。
同样，由于传导层的热处理产生的热膨胀，形成焊盘电极的铝会受到推力，并且由此引起的这样问题，在传导层与焊盘电极之间的边缘上产生剥皮，以及焊盘电极与粘合层的剥脱。
如专利文件2所指出，改变电路布置可以减小固态成像元件的像素部分上的温度梯度。然而，固态成像元件的高速和多功能处理导致每一个电路模块的发热密度改变，由此使得难于单独通过布置上的改变来解决问题。
此外，因为生热部分产生的热在半导体元件中扩散且其后被带到封装基板，所以通过在封装基板中形成通道改善散热的技术已经解决了散热效率差的问题，如专利文件3所揭示。
另外，连接半导体元件到封装基板的方法影响传热效率，并且能够同时实现抑制翘曲的固化收缩(curing contraction)和高导热率的树脂是昂贵的，由此阻碍了实现要求的散热特性。
此外，在生热部分与像素部分之间通过在半导体基板的有源表面侧上形成凹槽进行绝热的技术中，例如专利文件4所揭示的，在某些情况下，会要求形成保护膜，以便在凹槽形成期间避免损坏有源表面。
因此，由于要嵌镶在通孔中的传导层与基板或焊盘电极之间热膨胀系数上的差别引起的问题是难点，例如裂缝和剥皮，以及进一步的半导体元件上温度梯度的难点，该半导体元件具有运行期间发热密度不同的区域，所希望的是抑制这些难点。
在本发明的实施例中，提供一种半导体器件，其包括：半导体基板，具有形成在有源表面上的第一电子电路和第二电子电路，该第二电子电路具有与该第一电子电路不同的运行期间发热密度；焊盘电极，通过连接到该第一电子电路和/或该第二电子电路而形成在该有源表面上；第一开口，从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极沿着该半导体基板的深度形成到某一位置；第二开口，形成为从该第一开口的底部表面到达该焊盘电极，该第二开口的直径比该第一开口的直径小；绝缘层，通过覆盖该第一开口和该第二开口的侧壁表面形成；传导层，通过至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成在该绝缘层的内例上；第三开口，从该半导体基板的与该有源表面相反侧的表面沿着该半导体基板的深度形成到某一位置；以及热绝缘体，嵌镶在该第三开口中。
在该半导体器件中，第一电子电路、与第一电子电路具有不同的运行期间发热密度的第二电子电路和焊盘电极形成在半导体基板的有源表面上。第一开口从半导体基板的与有源表面相反侧的表面到焊盘电极沿着半导体基板的深度形成到某一位置。直径小于第一开口的直径的第二开口形成为从第一开口的底部表面到达焊盘电极。绝缘层通过覆盖第一开口和第二开口的侧壁表面形成。传导层通过在绝缘层的内侧上至少覆盖绝缘层的内壁表面和第二开口的底部表面形成。此外，第三开口从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置。热绝缘体通过在第三开口中嵌镶形成。
在本发明的实施例中，提供一种半导体器件，其包括：半导体基板，具有形成在有源表面上的第一电子电路和第二电子电路，该第二电子电路具有与该第一电子电路不同的运行期间发热密度；焊盘电极，通过连接到该第一电子电路和/或该第二电子电路而形成在该有源表面上；第一开口，从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极沿着该半导体基板的深度形成到某一位置；第二开口，形成为从该第一开口的底部表面到达该焊盘电极，并且具有比该第一开口的直径小的直径；绝缘层，通过覆盖该第一开口和该第二开口的侧壁表面形成；传导层，通过至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成在该绝缘层的内侧上；第三开口，从该半导体基板的与该有源表面相反侧的表面沿着该半导体基板的深度形成到某一位置；以及导热层，形成在该第三开口之内。
在本发明的半导体器件中，第一电子电路、第二电子电路、焊盘电极、第一开口、第二开口、绝缘层和传导层形成在半导体基板上。此外，第三开口从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且导热层形成在第三开口之内。
在本发明的另一实施例中，提供一种半导体器件的制造方法，其包括如下步骤：在半导体基板的有源表面上形成第一电子电路和第二电子电路，该第二电子电路具有不同于该第一电子电路的运行期间发热密度，以及通过连接到该第一电子电路和/或该第二电子电路在该有源表面上形成焊盘电极；从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极形成第一开口到沿着该半导体基板深度的某一位置；形成直径小于该第一开口的直径的第二开口以从该第一开口的底部表面到达该焊盘电极；通过覆盖该第一开口和该第二开口的侧壁表面形成绝缘层；通过在该绝缘层的内侧上至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成传导层；从该半导体基板的与该有源表面相反侧的表面形成第三开口到沿着该半导体基板深度的某一位置；以及通过嵌镶该第三开口形成热绝缘体。
在本发明的半导体器件的制造方法中，第一电子电路和与第一电子电路具有不同的运行期间发热密度的第二电子电路形成在半导体基板的有源表面上，并且焊盘电极通过连接到第一电子电路和/或第二电子电路形成在有源表面上。
然后，第一开口从半导体基板的与有源表面相反侧的表面朝着焊盘电极沿着半导体基板的深度形成到某一位置，并且直径不同于第一开口的直径的第二开口形成为从第一开口的底部表面到达焊盘电极。
然后，绝缘层通过覆盖第一开口和第二开口的侧壁表面形成，并且传导层通过至少覆盖绝缘层的内壁表面和第二开口的底部表面形成在绝缘层的内侧上。
其间，第三开口从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且热绝缘体通过嵌镶第三开口形成。
在本发明的另一实施例中，提供一种半导体器件的制造方法，其包括如下步骤：在半导体基板的有源表面上形成第一电子电路和第二电子电路，该第二电子电路具有不同于该第一电子电路的运行期间发热密度，以及通过连接到该第一电子电路和/或该第二电子电路在该有源表面上形成焊盘电极；从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极形成第一开口到沿着该半导体基板深度的某一位置；形成直径小于该第一开口的直径的第二开口以从该第一开口的底部表面到达该焊盘电极；通过覆盖该第一开口和该第二开口的侧壁表面形成绝缘层；通过在该绝缘层的内侧上至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成传导层；从该半导体基板的与该有源表面相反侧的表面形成第三开口到沿着该半导体基板深度的某一位置；以及在该第三开口之内形成导热层。
在本发明的半导体器件的制造方法中，第一电子电路、第二电子电路和焊盘电极形成在半导体基板的有源表面上。第一开口沿着半导体基板的深度形成到某一位置，并且第二开口形成为从第一开口的底部表面到达焊盘电极。绝缘层通过覆盖第一开口和第二开口的侧壁表面形成，并且传导层形成在绝缘层的内侧上。
另一方面，第三开口从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且导热层形成在第三开口之内。
在根据本发明实施例的半导体器件中，第三开口从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且热绝缘体通过在第三开口之内嵌镶形成，从而抑制了从第二电子电路到第一电子电路的热传导，或者导热层形成在第三开口之内，从而来自第二电子电路的热散发到半导体基板的相对侧，由此降低了固态成像元件的像素部分上的热梯度。
在根据本发明实施例的半导体器件的制造方法中，第三开口从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且热绝缘体通过嵌镶第三开口形成，从而抑制了从第二电子电路到第一电子电路的热传导，或者导热层形成在第三开口之内，从而来自第二电子电路的热散发到半导体基板的相对侧，由此降低了固态成像元件的像素上的热梯度。
附图说明
图1A是根据本发明第一实施例的半导体器件的示意性截面图，而图1B是图1A的主要部分的放大图；
图2是用于图示根据本发明第一实施例的半导体器件的各部分的尺寸和运行期间的热传导状态的示意图；
图3A和3B是示出根据本发明第一实施例的半导体器件的制造方法的制造步骤的截面图；
图4A和4B是示出根据本发明第一实施例的半导体器件的制造方法的制造步骤的截面图；
图5A和5B是示出根据本发明第一实施例的半导体器件的制造方法的制造步骤的截面图；
图6A和6B是示出根据本发明第一实施例的半导体器件的制造方法的制造步骤的截面图；
图7A和7B是示出根据本发明第一实施例的半导体器件的制造方法的制造步骤的截面图；
图8A和8B是示出根据本发明第一实施例的半导体器件的制造方法的制造步骤的截面图；
图9是根据本发明第二实施例的半导体器件的主要部分的放大示意性截面图；
图10是图示根据本发明第二实施例的半导体器件的运行期间的热传导状态的示意图；
图11是根据本发明第三实施例的半导体器件的主要部分的放大示意性截面图；
图12是图示根据本发明第三实施例的半导体器件的运行期间的热传导状态的示意图；和
图13是根据本发明第四实施例的半导体器件的示意性截面图。
具体实施方式
现在，将参照附图来描述根据本发明的半导体器件及其制造方法的实施例。
第一实施例
图1A是根据第一实施例的半导体器件的示意性截面图，而图1B是图1A的主要部分的放大图。
根据本实施例的半导体器件是具有固态成像元件的半导体芯片，如CMOS成像传感器，其中通过气密密封封装该固态成像元件。
例如，作为第一电子电路的光电转换电路11形成在由硅等制造的半导体基板10的有源表面上，并且周边电路12形成为第二电子电路。
这里，第二电子电路(周边电路)12是这样的电子电路，它的运行期间发热密度不同于第一电子电路的运行期间发热密度，并且是例如输入/输出电路、比较器、计数器、DA(数字模拟)转换器和PLL(锁相回路)电路等。
此外，例如，焊盘电极13通过连接到光电转换电路11和/或周边电路12在半导体基板10的有源表面上形成在光电转换电路11的周边部分。
此外，例如，由透明基板例如玻璃制造的封装基板15设置来使得它面对半导体基板10的有源表面，另外，密封树脂层14形成在半导体基板10上的光电转换电路11的周边部分与封装基板15之间的间隙中，以便气密密封光电转换电路11。因此，光电转换电路11被气密密封。
在本实施例中，周边电路12也通过密封树脂层14密封。
此外，例如，第一接触孔CH1形成为第一开口，从半导体基板10的与有源表面相反侧的表面朝着焊盘电极13沿着半导体基板10的深度形成到某一位置。第二接触孔CH2形成为第二开口，其直径小于第一接触孔CH1的直径，以便从该第一接触孔CH1的底表面到达焊盘电极13。
此外，例如，绝热开口IH形成为第三开口，从半导体基板10的与有源表面相反侧的表面朝着光电转换电路11和周边电路12之间的区域形成。
此外，例如，由氧化硅等制造的绝缘层20通过覆盖第一和第二接触孔CH1、CH2的侧壁表面形成，另外，由铜等制造的传导层21通过至少覆盖绝缘层20的内壁表面和第二接触孔CH2的底表面形成在绝缘层20的内侧上。
绝缘层20是用于避免半导体基板10和传导层21之间短路的层。绝缘层20和传导层21在半导体基板10的与有源表面相反侧的表面上延伸直至到开口的外面，用作引线电极。
绝缘层20和传导层21也形成在绝热开口IH的内壁表面上。
由阻焊剂(solder resist)等制造的保护膜22通过覆盖半导体基板10的与有源表面相反侧的表面形成。
这里，保护膜22通过嵌镶第一接触孔CH1和绝热开口IH形成在传导层21的内侧上，并且在绝热开口IH中起热绝缘体的作用。
此外，保护膜22也具有形成于其中的开口用于暴露传导层21的一部分，通过该开口形成外部连接端子23，例如焊球凸点(solder ball bump)或者金柱凸起(gold stud bump)。
如上所述形成了根据本实施例的半导体器件。
根据本实施例的半导体器件通过将其例如经由外部连接端子23安装到安装板而使用，或者通过将其安装在另一个板上而以模块的形式使用，在该另一个板上形成有存储元件。
图2是用于图示根据本实施例的半导体器件各部分的尺寸和运行期间的热传导状态的示意图。
在半导体器件中，第二接触孔CH2的直径a2优选不大于第一接触孔CH1的直径a1的0.7倍，更优选不小于0.5倍。
在制造方法中，通过以该尺寸形成半导体器件，可以增加相对于焊盘电极13对准第二接触孔CH2的自由度。
同样，第一接触孔CH1的深度b1优选不小于半导体基板10的厚度B的0.5倍，且不大于0.9倍。
如果第一接触孔CH1的深度b1小于半导体基板10的厚度B的0.5倍，则第二接触孔CH2的孔径比变得太大，并且由此第二接触孔CH2开孔和以传导层填充的加工变得困难，并且回转时间(Turn Around Time，TAT)将变长。此外，如果该深度b1超过厚度B的0.9倍，则半导体基板10对应于形成第二接触孔CH2的部分的厚度变得很薄，以致在形成第二接触孔CH2和后来的可靠性试验期间会引起不便。
例如，通过设定半导体基板10的厚度B为200μm，第一接触孔CH1的直径a1和深度b1分别为80μm和160μm，第二接触孔CH2的直径a2和深度b2分别为30μm和40μm，可以实现适当形状的通孔。
同样，在绝缘层20中，用于覆盖第一接触孔CH1的侧壁表面部分的厚度c1优选制造成比用于覆盖第二接触孔CH2的侧壁表面部分的厚度c2厚。
通过使绝缘层的厚度在具有较大的直径的第一接触孔CH1上较厚，并且使绝缘层20的厚度在第二接触孔CH2上较薄，减少了传导层21和半导体基板10之间的寄生电容，从而可以获得半导体器件较低的功耗，并且还可以使具有小直径的第二接触孔CH2被导体填充得好。
绝缘层20优选由单一绝缘材料例如氧化硅形成，但是也可以由多种材料形成。
例如，当全部绝缘层20由氧化硅形成时，如稍候描述的制造方法所说明的，氧化硅膜通过覆盖第一接触孔CH1的侧壁表面形成，然后去除在第一接触孔CH1的底表面部分上的氧化硅膜。其后，形成第二接触孔CH2，并且氧化硅膜通过覆盖第一接触孔CH1和第二接触孔CH2的侧壁形成，由此使部分第一接触孔CH1的绝缘层很厚。因此，可以获得具有该构造的绝缘层。
在相关技术所产生的构造中，传导层形成在穿过基板的开口的内壁中以防止裂缝和剥皮，这对使传导层的直径较小是有效的。例如，可以考虑简单地使通孔的直径更小。在此情况下，削弱了通孔的加工可能性，由此造成非常难于形成到达焊盘电极的开口。另外，如果通孔的直径做得较小，在形成传导层期间导体的嵌镶质量变坏，由此导致形成传导层非常困难。
此外，还应考虑使传导层的直径变小，同时使通孔的直径类似于相关技术的通孔的直径，并且使形成在侧壁表面上的氧化硅膜的厚度变厚。即使在此情况下，用于形成传导层的空间的直径也做成很小，以致导体的填充质量变坏，由此使得形成传导层非常困难。
在根据本实施例的半导体器件中，通孔形成为第一接触孔CH1和直径小于该第一接触孔CH1的直径的第二接触孔CH2。通过该构造，可以抑制由于嵌镶在通孔中的传导层与基板或焊盘电极之间热膨胀系数上的差别而产生的裂缝和剥皮。
此外，只有第二接触孔的直径较小，因此通孔可以易于形成，还不引起通孔内的导体嵌镶质量的变坏。
此外，绝热开口IH的直径d1优选约等于第一接触孔CH1的直径a1，并且绝热开口IH的深度也约等于第一接触孔CH1的深度b1。
因此，通过使绝热开口IH的直径和深度约等于第一接触孔的直径和深度，二者可以同时形成。
这里，将描述半导体器件运行期间的热传导状态。
如图2所示，绝热开口(第三开口)IH从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且通过嵌镶在绝热开口IH中形成作为热绝缘体的保护膜22。绝热开口IH起到阻挡热传导的作用。因此，当周边电路(第二电子电路)12的发热密度大于光电转换电路(第一电子电路)11时，抑制了周边电路(第二电子电路)12产生的热T传导到光电转换电路(第一电子电路)11，由此可以减少固态成像元件的像素部分上的热梯度。
用于填充绝热开口IH的材料可以包括比硅导热率低的合成树脂组合物，例如环氧树脂类、聚烯烃类、氟类、液晶类和丙烯酸树脂类组合物，或者合成树脂组合物与无机材料的混合物。
接下来，参照图3A、3B至图8A、8B，将描述根据本实施例的半导体器件的制造方法。
首先，如图3A所示，例如，作为第一电子电路的光电转换电路11和作为第二电子电路的周边电路12形成在由硅等制造的半导体基板10的有源表面上。第二电子电路(周边电路)12是运行期间发热密度与第一电子电路的运行期间发热密度不同的电子电路，并且是例如输入/输出电路、比较器、计数器、DA转换器和PLL电路等。
同样，焊盘电极13通过连接到光电转换电路11和/或周边电路12形成在半导体基板10的有源表面上的光电转换电路11的周边部分。
然后，如图3B所示，例如，通过旋涂法等涂敷树脂层，密封树脂层14形成在半导体基板10上的光电转换电路11的周边部分，以便覆盖在半导体基板10上的光电转换电路11的周边部分上的焊盘电极13。
对于由密封树脂层14覆盖的区域，因为该区域与用于下面步骤中进行连接的封装基板的密切接触程度相关，所以需要选择适当的值。优选该区域比焊盘电极13的宽度宽，并且延伸到距离密封树脂层14的禁止区域10μm或者更大的内部位置。如果密封层14形成为很接近其禁止区域，则如果在接下来将其连接到封装基板的步骤中密封树脂被挤出，就会发生不便。
然后，如图4A所示，例如，由透明基板例如玻璃制造的封装基板15设置在密封树脂层14上，使得其面对半导体基板10的有源表面，由此由封装基板15和密封树脂层14气密密封光电转换电路11和周边电路12。
尽管在密封树脂层14中，用于覆盖焊盘电极13的部分和用于气密密封由透明基板例如玻璃形成的封装基板15的部分由单一树脂层制造，但是密封树脂层还可以由多种密封树脂材料形成。
图4B是图4A的主要部分的放大图。将参照放大图来描述后续的步骤。
然后，如图5A所示，例如，在半导体基板10的与有源表面相反侧的表面上，通过光刻工艺形成具有用于打开第一接触孔的图案的抗蚀剂膜(未示出)，并且通过该抗蚀剂膜进行各向异性干蚀刻工艺，例如反应离子蚀刻(RIE-Reactive Ion Etching)，以朝着焊盘电极13形成第一接触孔(第一开口)CH1到沿着半导体基板10的深度的某一位置。
这里，第一接触孔CH1的深度优选设定为不小于半导体基板10的厚度的0.5倍，且不大于0.9倍。
在形成第一接触孔CH1的步骤中，还同时形成绝热开口(第三开口)IH，从半导体基板10的与有源表面相反侧的表面朝着光电转换电路11和周边电路12之间的区域形成该开口到沿着半导体基板10的深度的某一位置。
该绝热开口IH的几何形状例如直径和深度制造成基本上与该第一接触孔CH1相等。
然后，如图5B所示，例如，通过CVD(化学气相沉积)法，沉积氧化硅的厚度范围为几百纳米到几微米以覆盖第一接触孔CH1和绝热开口IH的侧壁表面，由此形成绝缘层20。
然后，如图6A所示，例如，通过各向异性干蚀刻工艺例如RIE去除第一接触孔CH1和绝热开口IH的底部表面上的绝缘层。
然后，如图6B所示，例如，通过辐射激光束例如YAG激光器的四次谐波(266nm)或者ArF受激准分子激光器，形成直径小于第一接触孔CH1的直径的第二接触孔CH2，使得其从第一接触孔CH1的底部表面到达焊盘电极13。
例如，通过采用YAG激光器的四次谐波(266nm)，可以形成直径不大于10μm的开口。
这里，第二接触孔CH2的直径设定成优选不大于第一接触孔CH1的直径的0.7倍，或者更优选不大于0.5倍。
此外，在第一接触孔CH1深度的优选范围的基础上，第二接触孔深度的优选范围是大于半导体基板10的厚度的0.1倍，而小于其0.5倍。具体地讲，考虑到打开第一接触孔CH1的步骤期间的平面加工上3-5％的变化，对于200μm厚的半导体基板，约10μm的余量是必要的，并且因此第二接触孔CH2的深度优选不小于10μm。
在绝热开口IH中，不用激光束形成接触孔。
然后，如图7A所示，例如，通过CVD法在第二接触孔CH2的侧壁表面和绝热开口IH的侧壁表面上形成氧化硅膜来形成绝缘层20，并且使得在第一接触孔CH1和绝热开口IH的侧壁表面部分上的绝缘层20更厚。
通过该步骤，可以形成绝缘层20，使得覆盖该第一接触孔CH1的侧壁表面的部分制作成比覆盖第二接触孔CH2的侧壁表面的部分厚。其后，与从第一接触孔CH1和绝热开口IH的底部表面去除绝缘层时相类似，通过采用各向异性干蚀刻工艺例如RIE等，从第二接触孔CH2的底部表面去除绝缘膜，由此暴露形成在有源表面上的焊盘电极13。
然后，如图7B所示，例如，通过铜溅射形成铜籽层和以及铜的电镀工艺等，在绝缘层20的内侧上至少覆盖绝缘层20的内壁表面和第二接触孔CH2的底部表面，由此形成由铜制造的传导层21。
此时，由铜制造的传导层21形成在绝缘层20的内侧上，与绝热开口IH的情况相类似。
然后，如图8A所示，例如，通过光刻工艺形成具有预定图案的抗蚀剂膜(未示出)，以通过采用已知的蚀刻法等图案化传导层21，由此在半导体基板10的与有源表面相反侧的表面上形成延伸到开口外部的引线电极。
此时，还在绝热开口IH中类似地图案化传导层21。
然后，形成保护膜22，例如阻焊剂，用于覆盖相对半导体基板10的有源表面的表面，并且用于嵌镶第一接触孔CH1、第二接触孔CH2和绝热开口IH。开口形成在保护膜22中，以便在外连接端子形成区域暴露传导层21。
这里，保护膜22在绝热开口IH中起热绝缘体的作用。
在保护膜中，采用相同的绝缘材料，以形成用于填充第一接触孔CH1、第二接触孔CH2和绝热开口IH的部分和用于覆盖半导体基板10的与有源表面相反侧的表面。然而，另外还可以采用不同的绝缘材料形成这些部分。
在此情况下，采用绝热材料至少嵌镶绝热开口IH。
然后，如图8B所示，例如，外连接端子23例如焊球或者金柱凸起形成在保护膜22的开口处。
在上述方法中，可以形成根据本实施例的半导体器件。
作为随后的步骤，例如，在晶片上执行该加工时，进行切割，以将晶片切成小的芯片。
根据本实施例的半导体器件的制造方法，绝热开口(第三开口)IH从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且用作热绝缘体的保护膜22通过在绝热开口IH中嵌镶形成，由此抑制了例如从周边电路(第二电子电路)12到光电转换电路(第一电子电路)11的热传导，并且因此减少了固态成像元件的像素部分上的热梯度。
此外，通过形成第一接触孔和直径小于第一接触孔的直径的第二接触孔成为通孔，由嵌镶在通孔中的传导层和基板或焊盘电极之间的热膨胀系数差引起的裂缝和剥皮可以得到抑制。
近些年，存在对更低功耗和高速处理的半导体器件的需求，并且也存在对其通孔中更低寄生电容的需求。通过使在通孔侧壁上形成的导电材料和硅基板之间形成的绝缘层变厚，可以减少通孔中的寄生电容。用于保持与硅绝缘的绝缘材料(例如，氧化硅)典型地由CVD法等形成，以保持覆盖的均匀性。然而，如果使绝缘层变厚来取得更低的电容，则存在需要更多时间的问题，并且因此TAT变长。此外，在相关技术中开口的几何形状是锥形的，则存在另外的问题，较厚的绝缘层使得靠近通孔底部的传导层的嵌镶质量变坏。
在本实施例的半导体器件中，绝缘膜形成两次，从而可以易于形成厚的绝缘膜。此外，只有对于具有大直径的第一接触孔增加了绝缘层的厚度，并且第二孔的绝缘层可以形成很薄，由此使得能够防止传导层的嵌镶质量变坏。
此外，如果在检测期间留在焊盘电极上的探针痕迹叠加在通孔形成区域上，则或许会产生焊盘腐蚀的不便。然而，在本实施例中，到达焊盘的第二接触孔的通孔实际上可以通过激光辐射形成得很小，由此通过绕过探针痕迹使得通孔以高精度形成。
此外，为了通孔的小型化，当平衡对准精度时，存在通孔错位的问题，在整个晶片上减少产量是可能的，这是因为，通孔从器件的后表面到用于接触的连接焊盘形成。因为这个原因，存在小型化连接焊盘的困难，这不利于器件尺寸的减少。然而，在本实施例中，通过实际形成到达焊盘电极的第二接触孔，通孔由激光辐射形成很小，即使在第一接触孔CH1没有与焊盘电极13对准时，只要它们在一定的范围内重叠，则第二接触孔可以以高精度形成。结果，焊盘电极可以减小尺寸，由此实现器件尺寸的减小。
第二实施例
图9是根据本实施例的半导体器件的主要部分的放大示意性截面图。
在根据本实施例的半导体器件中，例如，从半导体基板10的与有源表面相反侧的表面朝着周边电路12区域形成热辐射开口DH作为第三开口，取代第一实施例中的绝热开口。绝缘层20和传导层21形成在热辐射开口DH的内壁表面上，并且保护膜22通过嵌镶其内部部分形成。
热辐射开口DH优选具有约等于第一接触孔CH1的直径和深度，从而热辐射开口DH可以与第一接触孔同时形成。
除了上述之外，根据第二实施例的半导体器件的构造与根据第一实施例的半导体器件相类似。
图10是用于图示根据本实施例的半导体器件运行期间的热传导状态的示意图。
在该构造中，形成在热辐射开口DH的内壁表面上的传导层21是起导热层作用的层。这里，导热材料可以包括铜、镍或金。
热辐射开口(第三开口)DH从对应于半导体基板的有源表面的表面沿着半导体基板的深度形成到某一位置，并且用作导热层的传导层21形成在热辐射开口DH的内壁表面上。热辐射开口DH的部分起散热的作用。因此，周边电路(第二电子电路)12上产生的热T朝着半导体基板10的后表面侧有效散发，由此抑制到光电转换电路(第一电子电路)11的热传导，并且因此使得固态成像元件中像素部分上的热梯度减少。
在本实施例的半导体器件中，在热辐射开口(第三开口)DH中起热传导层作用的传导层21优选延伸直到半导体基板10的后表面，并且考虑到提高散热特性也可以连接到外连接端子等。
第三实施例
图11是根据本实施例的半导体器件的主要部分的放大示意性截面图。
在根据本实施例的半导体器件中，除了第一实施例中的绝热开口外，例如，热辐射开口DH作为第四开口从半导体基板10的与有源表面相反侧的表面朝着周边电路12区域形成，如第二实施例所示。绝缘层20和传导层21形成在热辐射开口DH的内壁表面上，并且保护膜22通过嵌镶其内侧而形成。
绝热开口IH和热辐射开口DH优选分别具有约等于第一接触孔CH1的直径和深度。结果，绝热开口IH和热辐射开口DH可以与第一接触孔同时形成。
除了上述之外，根据本实施例的半导体器件的构造与根据第一实施例的半导体器件相类似。
图12是用于图示根据本实施例的半导体器件运行期间的热传导状态的示意图。
绝热开口(第三开口)IH从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且形成嵌镶在绝热开口IH中用作热绝缘体的保护膜22，以提供具有阻挡热传导作用的绝热开口IH的部分。
此外，热辐射开口(第四开口)DH从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且用作导热层的传导层21形成在热辐射开口DH的内壁表面上，以朝着半导体基板10的后表面侧散发周边电路(第二电子电路)12产生的热量T。
因此，抑制了周边电路(第二电子电路)12产生的热量T传导到光电转换电路(第一电子电路)11，从而可以进一步减小固态成像元件中像素部分上的热梯度。
在根据本实施例的半导体器件中，在热辐射开口(第四开口)DH中起导热层作用的传导层21优选延伸直到半导体基板10的后表面侧，并且考虑到提高散热特性也可以连接到外连接端子。在本实施例中，在所示的状态中，热辐射开口中的传导层与从第一接触孔CH1延伸出来的传导层一体化。
第四实施例
图13是根据第四实施例的半导体器件的截面图。
例如，通过经由具有例如存储元件等形成于其上的存储基板30的布线31上的凸点安装，或者通过安装到其它安装板上的布线而成模块，使用根据第一至第三实施的半导体器件。在附图中，示出了根据本发明第一实施例的半导体器件。
除了该构造，根据本发明第一实施例的半导体器件可以用来安装在各种安装板和半导体基板上。
根据本发明每个实施例的半导体器件，可以实现下面的优点。
绝热开口IH从半导体基板的与有源表面相反侧的表面沿着半导体基板的深度形成到某一位置，并且用作热绝缘体的保护膜22通过嵌镶在隔热开口IH中形成，由此抑制了周边电路(第二电子电路)12产生的热量T传导到光电转换电路(第一电子电路)11。作为选择，导热层形成在热辐射开口DH中，并且因此来自周边电路(第二电子电路)的热量散发到相对于半导体基板的一侧，从而可以减小光电转换电路(第一电子电路)中的热梯度。
此外，在根据本发明每个实施例的半导体器件中，通过使与焊盘电极接触的开口(第二接触孔)的直径小，可以减小形成在开口中的传导层的热膨胀的影响成为可能，由此允许实现高可靠性。
此外，除了与焊盘电极接触的部分外，形成具有较大直径的第一接触孔，从而可以缩短用于形成通孔的TAT。另外，该构造甚至对厚的晶片也是适用的，由此允许提高可操作性能。
此外，与焊盘电极接触通过较小直径的第二接触孔实现，由此改善了通孔与焊盘电极对准上的自由度。另外，通孔可以通过绕过半导体晶片检测期间的探针痕迹而形成，由此而改善通孔的产量。
此外，通过形成较小直径的第二接触孔，可以实现焊盘电极的尺寸减小。
此外，第一接触孔的侧壁表面上的绝缘层制作成比第二接触孔的厚，减小了开口中的传导层与半导体基板之间的寄生电容。
本发明不限于这些实施例。
例如，本发明不仅可适用于通过气密密封固态成像装置例如CMOS成像传感器而封装的半导体器件，而且也适用于其中气密密封一些其它电子元件的半导体器件。
此外，本发明不限于具有气密密封一些其它电子元件的构造的半导体器件，而且包括具有布线穿过基板的半导体器件。
另外，在不脱离本发明要旨的情况下，本发明可以以各种方式修改。
根据本发明实施例的半导体器件可以适用于具有布线穿过基板的半导体器件，例如气密密封固态成像器件等的封装半导体器件。
根据本发明实施例的半导体器件的制造方法可适用于具有布线穿过其中气密密封固态成像器件等的封装半导体器件基板的半导体器件的制造方法。
本领域的技术人员应当理解的是，在如权利要求或者其等同特征的范围内，根据设计需要和其他因素，可以对其进行各种修改、结合、部分结合和替换。
本文件包含2007年5月16日提交日本专利局的日本专利申请No.2007-130354的相关主题，将其全部内容引用结合于此。

Claims (24)

1、一种半导体器件，包括：
半导体基板，具有形成在有源表面上的第一电子电路和第二电子电路，该第二电子电路具有与该第一电子电路不同的运行期间发热密度；
焊盘电极，通过连接到该第一电子电路和/或该第二电子电路而形成在该有源表面上；
第一开口，从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极沿着该半导体基板的深度形成到某一位置；
第二开口，形成为从该第一开口的底部表面到达该焊盘电极，该第二开口的直径比该第一开口的直径小；
绝缘层，通过覆盖该第一开口和该第二开口的侧壁表面形成；
传导层，通过至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成在该绝缘层的内侧上；
第三开口，从该半导体基板的与该有源表面相反侧的表面沿着该半导体基板的深度形成到某一位置；以及
热绝缘体，嵌镶在该第三开口中。
2、根据权利要求1所述的半导体器件，其中
该第三开口从该半导体基板的与该有源表面相反侧的该表面朝着该第一电子电路与该第二电子电路之间的区域形成。
3、根据权利要求1所述的半导体器件，其中
该第一开口和该第三开口形成为具有基本上相等的深度。
4、根据权利要求1所述的半导体器件，还包括：
第四开口，从该半导体基板的与该有源表面相反侧的该表面沿着该半导体基板的深度形成到某一位置；以及
导热层，形成在该第四开口之内。
5、根据权利要求4所述的半导体器件，其中
该第四开口从该半导体基板的与该有源表面相反侧的表面朝着该第二电子电路形成。
6、根据权利要求4所述的半导体器件，其中
该第一开口和该第四开口形成为具有基本上相等的深度。
7、根据权利要求1所述的半导体器件，还包括：
封装基板，面对该半导体基板的该有源表面设置；以及
密封树脂层，形成在该半导体基板上的该第一电子电路的周边部分与该封装基板之间的间隙中，以气密密封该第一电子电路。
8、根据权利要求1所述的半导体器件，其中
该第一电子电路是光电转换电路。
9、一种半导体器件，包括：
半导体基板，具有形成在有源表面上的第一电子电路和第二电子电路，该第二电子电路具有与该第一电子电路不同的运行期间发热密度；
焊盘电极，通过连接到该第一电子电路和/或该第二电子电路而形成在该有源表面上；
第一开口，从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极沿着该半导体基板的深度形成到某一位置；
第二开口，形成为从该第一开口的底部表面到达该焊盘电极，并且具有比该第一开口的直径小的直径；
绝缘层，通过覆盖该第一开口和该第二开口的侧壁表面形成；
传导层，通过至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成在该绝缘层的内侧上；
第三开口，从该半导体基板的与该有源表面相反侧的表面沿着该半导体基板的深度形成到某一位置；以及
导热层，形成在该第三开口之内。
10、根据权利要求9所述的半导体器件，其中
该第三开口从该半导体基板的与该有源表面相反侧的表面朝着该第二电子电路形成。
11、根据权利要求9所述的半导体器件，其中
该第一开口和该第三开口形成为具有基本上相等的深度。
12、根据权利要求9所述的半导体器件，还包括：
封装基板，面对该半导体基板的该有源表面设置；和
密封树脂层，形成在该半导体基板上的该第一电子电路的周边部分与该封装基板之间的间隙中，以便气密密封该第一电子电路。
13、根据权利要求9所述的半导体器件，其中
该第一电子电路是光电转换电路。
14、一种半导体器件的制造方法，包括如下的步骤：
在半导体基板的有源表面上形成第一电子电路和第二电子电路，该第二电子电路具有不同于该第一电子电路的运行期间发热密度，并且通过连接到该第一电子电路和/或该第二电子电路在该有源表面上形成焊盘电极；
从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极形成第一开口到沿着该半导体基板深度的某一位置；
形成直径小于该第一开口的直径的第二开口以从该第一开口的底部表面到达该焊盘电极；
通过覆盖该第一开口和该第二开口的侧壁表面形成绝缘层；
通过在该绝缘层的内侧上至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成传导层；
从该半导体基板的与该有源表面相反侧的表面形成第三开口到沿着该半导体基板深度的某一位置；以及
通过在该第三开口中嵌镶形成热绝缘体。
15、根据权利要求14所述的半导体器件的制造方法，其中
该第三开口在形成该第一开口的步骤中同时形成。
16、根据权利要求14所述的半导体器件的制造方法，其中
在形成该第三开口的步骤中，该第三开口从该半导体基板的与该有源表面相反侧的表面朝着该第一电子电路与该第二电子电路之间的区域形成。
17、根据权利要求14所述的半导体器件的制造方法，其中
该第一开口和该第三开口形成为具有基本上相等的深度。
18、根据权利要求14所述的半导体器件的制造方法，还包括如下的步骤：
从该半导体基板的与该有源表面相反侧的表面形成第四开口到沿着该半导体基板深度的某一位置；以及
在该第四开口之内形成导热层。
19、根据权利要求18所述的半导体器件的制造方法，其中
在形成该第四开口的步骤中，该第四开口从该半导体基板的与该有源表面相反侧的表面朝着该第二电子电路形成。
20、根据权利要求18所述的半导体器件的制造方法，其中
该第一开口和该第四开口形成为具有基本上相等的深度。
21、一种半导体器件的制造方法，包括如下的步骤：
在半导体基板的有源表面上形成第一电子电路和第二电子电路，该第二电子电路具有不同于该第一电子电路的运行期间发热密度，并且通过连接到该第一电子电路和/或该第二电子电路在该有源表面上形成焊盘电极；
从该半导体基板的与该有源表面相反侧的表面朝着该焊盘电极形成第一开口到沿着该半导体基板深度的某一位置；
形成直径小于该第一开口的直径的第二开口以从该第一开口的底部表面到达该焊盘电极；
通过覆盖该第一开口和该第二开口的侧壁表面形成绝缘层；
通过在该绝缘层的内侧上至少覆盖该绝缘层的内壁表面和该第二开口的底部表面形成传导层；
从该半导体基板的与该有源表面相反侧的表面形成第三开口到沿着该半导体基板深度的某一位置；以及
在该第三开口之内形成导热层。
22、根据权利要求21所述的半导体器件的制造方法，其中
该第三开口在形成该第一开口的步骤中同时形成。
23、根据权利要求21所述的半导体器件的制造方法，其中
在该第三开口的形成步骤中，该第三开口从该半导体基板的与有源表面相反侧的表面朝着该第二电子电路形成。
24、根据权利要求21所述的半导体器件的制造方法，其中
该第一开口和该第三开口形成为具有基本上相等的深度。
CN2008101002047A 2007-05-16 2008-05-16 半导体器件及其制造方法 Active CN101308845B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP130354/07 2007-05-16
JP2007130354A JP4483896B2 (ja) 2007-05-16 2007-05-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101308845A true CN101308845A (zh) 2008-11-19
CN101308845B CN101308845B (zh) 2010-09-29

Family

ID=40026657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101002047A Active CN101308845B (zh) 2007-05-16 2008-05-16 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8455969B2 (zh)
JP (1) JP4483896B2 (zh)
KR (1) KR101478524B1 (zh)
CN (1) CN101308845B (zh)
TW (1) TW200908220A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847587A (zh) * 2009-03-24 2010-09-29 美光科技公司 半导体装置及用于在其上形成经图案化辐射阻挡的方法
CN102637713A (zh) * 2012-03-31 2012-08-15 江阴长电先进封装有限公司 一种含有金属微凸点的图像传感器封装方法
CN103606542A (zh) * 2013-11-30 2014-02-26 华进半导体封装先导技术研发中心有限公司 穿透硅通孔金属互连结构及其制造方法
CN103779371A (zh) * 2012-10-22 2014-05-07 日东电工株式会社 半导体元件的制造方法
CN104054164A (zh) * 2012-01-06 2014-09-17 凸版印刷株式会社 半导体装置及其制造方法
CN105470343A (zh) * 2014-09-26 2016-04-06 德克萨斯仪器股份有限公司 具有模-封装腔的光泵浦传感器或基准件
CN107534047A (zh) * 2015-05-15 2018-01-02 索尼公司 固态摄像装置及其制造方法和电子设备
CN107768389A (zh) * 2012-07-20 2018-03-06 株式会社尼康 拍摄单元
CN107851607A (zh) * 2015-10-06 2018-03-27 索尼半导体解决方案公司 固态图像传感器和电子设备
CN108110016A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN109935168A (zh) * 2019-03-27 2019-06-25 京东方科技集团股份有限公司 一种衬底基板及其制备方法、阵列基板以及显示装置
CN111128762A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP2010021451A (ja) * 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP2010206158A (ja) 2009-02-04 2010-09-16 Panasonic Corp デバイス
JP5407078B2 (ja) * 2010-02-24 2014-02-05 新光電気工業株式会社 半導体パッケージ
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
JP5499851B2 (ja) * 2010-04-07 2014-05-21 株式会社島津製作所 二次元画像検出器
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP5450295B2 (ja) 2010-07-05 2014-03-26 オリンパス株式会社 撮像装置および撮像装置の製造方法
JP5623184B2 (ja) * 2010-08-26 2014-11-12 京セラ株式会社 配線基板および撮像装置
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
CN104145334B (zh) * 2012-03-01 2018-05-22 皇家飞利浦有限公司 电子电路的线布置及其制造方法
EP2741322B1 (en) * 2012-12-10 2016-04-27 ams AG Semiconductor device with integrated hot plate and recessed substrate and method of production
US20140264693A1 (en) * 2013-03-12 2014-09-18 Optiz, Inc. Cover-Free Sensor Module And Method Of Making Same
US9575722B2 (en) 2013-03-14 2017-02-21 International Business Machines Corporation Software interface for a specialized hardward device
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
JP2016001759A (ja) * 2015-09-16 2016-01-07 凸版印刷株式会社 半導体装置
CN109425812B (zh) * 2017-08-28 2021-03-12 创意电子股份有限公司 半导体封装元件的检测系统及其热阻障层元件
US20190172861A1 (en) * 2017-12-05 2019-06-06 Semiconductor Components Industries, Llc Semiconductor package and related methods
JP7246136B2 (ja) * 2018-02-14 2023-03-27 キヤノン株式会社 半導体装置、カメラおよび半導体装置の製造方法
JP2019160893A (ja) * 2018-03-09 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、半導体装置、電子機器、および製造方法
JP7054361B2 (ja) 2018-04-10 2022-04-13 キヤノン株式会社 表示装置、及び、その製造方法
JP2020141090A (ja) * 2019-03-01 2020-09-03 ソニーセミコンダクタソリューションズ株式会社 容量素子、半導体素子基板及び電子機器
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
CN116998012A (zh) * 2021-03-24 2023-11-03 索尼半导体解决方案公司 半导体器件和成像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189898A (ja) * 1996-12-24 1998-07-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10242284A (ja) 1997-02-26 1998-09-11 Hitachi Ltd 半導体集積回路装置
JP2000353800A (ja) 1999-06-14 2000-12-19 Canon Inc 半導体装置
JP3655232B2 (ja) 2001-11-15 2005-06-02 株式会社東芝 赤外線センサ
JP2004095861A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP4328520B2 (ja) 2002-12-06 2009-09-09 日本電気株式会社 半導体装置及びその製造方法
TWI313914B (en) 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
JP2006229043A (ja) 2005-02-18 2006-08-31 Fuji Film Microdevices Co Ltd 固体撮像装置
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
JP4463194B2 (ja) 2005-12-27 2010-05-12 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
US8405196B2 (en) * 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741762B2 (en) 2009-03-24 2017-08-22 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
CN101847587B (zh) * 2009-03-24 2012-12-05 美光科技公司 半导体装置及用于在其上形成经图案化辐射阻挡的方法
CN102969324A (zh) * 2009-03-24 2013-03-13 美光科技公司 半导体装置及用于在其上形成经图案化辐射阻挡的方法
US10629647B2 (en) 2009-03-24 2020-04-21 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
US10374001B2 (en) 2009-03-24 2019-08-06 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
CN102969324B (zh) * 2009-03-24 2015-08-26 美光科技公司 半导体装置及用于在其上形成经图案化辐射阻挡的方法
CN101847587A (zh) * 2009-03-24 2010-09-29 美光科技公司 半导体装置及用于在其上形成经图案化辐射阻挡的方法
CN104054164A (zh) * 2012-01-06 2014-09-17 凸版印刷株式会社 半导体装置及其制造方法
CN102637713A (zh) * 2012-03-31 2012-08-15 江阴长电先进封装有限公司 一种含有金属微凸点的图像传感器封装方法
CN102637713B (zh) * 2012-03-31 2014-07-30 江阴长电先进封装有限公司 一种含有金属微凸点的图像传感器封装方法
CN107768389A (zh) * 2012-07-20 2018-03-06 株式会社尼康 拍摄单元
CN107768389B (zh) * 2012-07-20 2022-03-22 株式会社尼康 拍摄单元
CN103779371A (zh) * 2012-10-22 2014-05-07 日东电工株式会社 半导体元件的制造方法
CN103606542A (zh) * 2013-11-30 2014-02-26 华进半导体封装先导技术研发中心有限公司 穿透硅通孔金属互连结构及其制造方法
CN105470343A (zh) * 2014-09-26 2016-04-06 德克萨斯仪器股份有限公司 具有模-封装腔的光泵浦传感器或基准件
CN107534047A (zh) * 2015-05-15 2018-01-02 索尼公司 固态摄像装置及其制造方法和电子设备
CN107851607A (zh) * 2015-10-06 2018-03-27 索尼半导体解决方案公司 固态图像传感器和电子设备
CN107851607B (zh) * 2015-10-06 2022-06-14 索尼半导体解决方案公司 固态图像传感器和电子设备
CN108110016A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN111128762B (zh) * 2018-10-31 2021-12-31 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN111128762A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US11476219B2 (en) 2018-10-31 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
WO2020192286A1 (zh) * 2019-03-27 2020-10-01 京东方科技集团股份有限公司 衬底基板及其制备方法、阵列基板以及显示装置
CN109935168A (zh) * 2019-03-27 2019-06-25 京东方科技集团股份有限公司 一种衬底基板及其制备方法、阵列基板以及显示装置

Also Published As

Publication number Publication date
KR101478524B1 (ko) 2015-01-02
JP4483896B2 (ja) 2010-06-16
TW200908220A (en) 2009-02-16
CN101308845B (zh) 2010-09-29
US20080283951A1 (en) 2008-11-20
US8455969B2 (en) 2013-06-04
TWI371824B (zh) 2012-09-01
KR20080101662A (ko) 2008-11-21
JP2008288309A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
CN101308845B (zh) 半导体器件及其制造方法
US11315970B2 (en) Semiconductor device and method of manufacturing the same
US9905502B2 (en) Sintered conductive matrix material on wire bond
US7274099B2 (en) Method of embedding semiconductor chip in support plate
TWI458070B (zh) 具有連接主動晶片之內插物之堆疊微電子組件
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
TW201250957A (en) Reinforced fan-out wafer-level package
CN103329264A (zh) 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
TW201438164A (zh) 無載體矽中介層
KR100771262B1 (ko) 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
JPH05211256A (ja) 半導体装置
JPH05114776A (ja) ベアチツプｌｓｉの実装構造
WO2024037115A1 (zh) 芯片封装结构、封装方法、电子设备
JP4356196B2 (ja) 半導体装置組立体
US8525312B2 (en) Area array quad flat no-lead (QFN) package
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
WO2021162127A1 (ja) 半導体装置および半導体装置の製造方法
JPH1197584A (ja) 半導体装置
JPH1098071A (ja) 半導体装置及びその製造方法
KR20020037865A (ko) 씨모스 이미지 센서용 패키지와 그 제조 방법
JPH10321771A (ja) 半導体装置
KR20080060508A (ko) 반도체 칩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant