JP2006229043A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2006229043A
JP2006229043A JP2005042280A JP2005042280A JP2006229043A JP 2006229043 A JP2006229043 A JP 2006229043A JP 2005042280 A JP2005042280 A JP 2005042280A JP 2005042280 A JP2005042280 A JP 2005042280A JP 2006229043 A JP2006229043 A JP 2006229043A
Authority
JP
Japan
Prior art keywords
vertical transfer
imaging device
state imaging
semiconductor substrate
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005042280A
Other languages
English (en)
Inventor
Eiji Watanabe
英治 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2005042280A priority Critical patent/JP2006229043A/ja
Publication of JP2006229043A publication Critical patent/JP2006229043A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 小型化に適した固体撮像装置を提供する。
【解決手段】 半導体基板と、半導体基板の表面に形成されたウエルと、ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する電荷蓄積領域と、ウエル内に電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する複数の垂直転送チャネルと、垂直転送チャネル、及び電荷蓄積領域と垂直転送チャネルとの間のウエル表面領域の上方に形成された垂直転送電極と、ウエル内で垂直転送チャネルに隣接して形成され、垂直転送チャネルから転送される電荷を行方向に転送する水平CCDと、水平CCDの端部に形成され、水平CCDからの出力信号を増幅するアンプと、半導体基板を収納するパッケージであって、収納された半導体基板に形成されたアンプの直下の位置にビア放熱体を備えるパッケージと、半導体基板に接続され、パッケージの外部に引き出されるリードとを有する固体撮像装置を提供する。
【選択図】 図2

Description

本発明は、固体撮像装置、殊に冷却機能を備える固体撮像装置に関する。
半導体素子は、温度変化に対し特性を変化させる。温度が上昇した場合、熱雑音の増加により、性能が劣化する。その防止のため、素子の温度上昇を防止する工夫が必要となる。
外表面に放熱用フィンを設けたことを特徴とする固体撮像素子のパッケージの提案がなされている。(たとえば、特許文献1参照。)
また、表面に複数の凹凸形状部を設けたことを特徴とする固体撮像素子パッケージも提案されている。(たとえば、特許文献2参照。)
更に、ペルチェなどの冷却素子を用いて冷却を行う半導体装置の発明もある。(たとえば、特許文献3参照。)
パッケージ表面に放熱用フィンや凹凸を設けたり、冷却素子を用いて冷却を行う場合、固体撮像素子パッケージの小型化は困難である。また、冷却素子を使用する場合には、パッケージが高価となる。
特開昭61−90459号公報 特開2001−148437号公報 特許第2656328号公報
本発明の目的は、小型化に適した固体撮像装置を提供することである。
本発明の一観点によれば、半導体基板と、前記半導体基板の表面に形成された第1導電型のウエルと、前記ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する、前記第1導電型とは逆導電型の第2導電型の電荷蓄積領域と、前記ウエル内に前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第2導電型の複数の垂直転送チャネルと、前記垂直転送チャネル、及び前記電荷蓄積領域と前記垂直転送チャネルとの間のウエル表面領域の上方に形成され、前記垂直転送チャネル及び前記ウエル表面領域のポテンシャルを制御することによって、前記電荷蓄積領域に蓄積された電荷を、前記垂直転送チャネルに読み出し、読み出された電荷を前記垂直転送チャネルの前記列方向に転送する垂直転送電極と、前記ウエル内で前記垂直転送チャネルに隣接して形成され、前記垂直転送チャネルから転送される電荷を行方向に転送する水平CCDと、前記水平CCDの端部に形成され、前記水平CCDからの出力信号を増幅するアンプと、前記半導体基板を収納するパッケージであって、収納された前記半導体基板に形成された前記アンプの直下の位置にビア放熱体を備えるパッケージと、前記半導体基板に接続され、前記パッケージの外部に引き出されるリードとを有する固体撮像装置が提供される。
この固体撮像装置は、アンプ直下のパッケージに形成したビア放熱体を用いて放熱を行うので、小型化に適した固体撮像装置である。
小型化に適した固体撮像装置を提供することができる。
図1(A)は、固体撮像素子を組み込んだ固体撮像装置の主要部を示すブロック図であり、図1(B)及び(C)は、CCD型固体撮像素子の構成を示す概略的な平面図である。また、図1(D)は、CCD型固体撮像素子の受光部の一部の概略を示す断面図である。
図1(A)を参照する。固体撮像装置は、画素ごとに入射した光量に応じて信号電荷を発生し、発生した信号電荷に基づく画像信号を供給する固体撮像素子51、固体撮像素子51を駆動するための駆動信号(転送電圧等)を発生し、固体撮像素子51に供給する駆動信号発生装置52、固体撮像素子51の出力信号を相関二重サンプリングした上で、外部より設定されたゲインで増幅した後に、アナログ−デジタル変換し、デジタル出力するアナログ前段処理装置(analog front end、AFE)53、アナログ前段処理装置53から供給される画像信号の認識処理、データ圧縮、ネットワークコントロール等の処理を行って画像データを出力するデジタル信号処理装置(digital signal processor、DSP)54、及び固体撮像素子51、駆動信号発生装置52、アナログ前段処理装置53にタイミング信号を発し、それらの動作を制御するタイミングジェネレータ(timing generator、TG)55を含んで構成される。
駆動信号発生装置52は、たとえば垂直CCD駆動信号を発生するVドライバを含む。駆動信号発生装置52から固体撮像素子51に供給される信号は、水平CCD駆動信号、垂直CCD駆動信号、出力アンプ駆動信号及び基板バイアス信号である。
図1(B)を参照する。固体撮像素子は、たとえば行列状に配置された複数の感光部62、複数の垂直CCD部64、複数の垂直CCD部64に電気的に結合された水平CCD部66、及び水平CCD部66の端部に設けられ、水平CCD部66からの出力信号を増幅するアンプ67を含んで構成される。なお、受光部(画素配列部)61は感光部62及び垂直CCD部64を含んで構成される。
感光部62は、感光素子、たとえばフォトダイオード及び読み出しゲートを含んで構成される。フォトダイオードは、入射した光量に応じて信号電荷を発生、蓄積する。蓄積された信号電荷は、読み出しゲートから垂直CCD部64に読み出され、垂直CCD部64内(垂直転送チャネル)を、全体として水平CCD部66に向かう方向(垂直方向、列方向)に転送される。垂直CCD部64の末端まで転送された信号電荷は、水平CCD部66内(水平転送チャネル)を、全体として垂直方向と交差する方向、たとえば水平方向(垂直方向と直交する方向、行方向)に転送された後、電圧信号に変換される。電圧信号はアンプ67に伝えられ、増幅されて外部に取り出される。
アンプ67は、全信号を処理するため、単位面積あたりの発熱量が最大の発熱源である。水平CCD部66は、垂直CCD部64よりも高速で駆動されるため単位面積あたりの消費電力、及び発熱量が大きいが、アンプ67の占める面積は、水平CCD部66の占める面積よりもはるかに小さく、ここで集中的に発熱が行われる。
なお、感光部62の配列は、図1(B)に示したような行方向及び列方向にそれぞれ一定ピッチで正方行列的に配列される場合の他、行方向及び列方向に1つおきにたとえば1/2ピッチずつ位置をずらして配列されるハニカム配列がある。
図1(C)は、ハニカム配列された固体撮像素子の概略的な平面図である。ハニカム配列とは、第1の正方行列的に配列された感光部62と、その格子間位置に第2の正方行列的に配列された感光部62とからなる感光部62の配列のことをいう。垂直CCD部64(垂直転送チャネル)は感光部62の間を蛇行するように形成される。この場合も、信号電荷は垂直転送チャネルを全体として水平CCD部66に向かう方向(垂直方向)に転送される。なお、ハニカム配列とはいっても、この構成における感光部62は多くの場合、八角形状である。
図1(D)に、CCD型固体撮像素子の受光部の一部の概略的な断面を示す。たとえばn型のシリコン基板である半導体基板81に形成されたp型のウエル層82に、n型の不純物添加領域で構成される電荷蓄積領域71(フォトダイオード)、及びその隣にp型の読み出しゲート72を介して、複数の電荷蓄積領域71に近接したn型領域の垂直転送チャネル73が形成されている。読み出しゲート72及び垂直転送チャネル73上方にはゲート絶縁膜74を介して、垂直転送電極75が形成されている。隣り合う電荷蓄積領域71間にはp型のチャネルストップ領域76が形成されている。
チャネルストップ領域76は、電荷蓄積領域71、垂直転送チャネル73等の電気的な分離を行うための領域である。ゲート絶縁膜74は、半導体基板81表面上に、たとえば熱酸化により形成された酸化シリコン膜を含む。垂直転送電極75は、たとえばポリシリコンで形成される第1層垂直転送電極及び第2層垂直転送電極を含む。これらはアモルファスシリコンで形成することも可能である。垂直転送電極75は、垂直転送チャネル73及び読み出しゲート72のポテンシャルを制御することによって、電荷蓄積領域71に蓄積された電荷を垂直転送チャネル73に読み出し、読み出された電荷を垂直転送チャネル73の列方向に転送する。
垂直転送電極75上には、たとえばポリシリコンの熱酸化により得られる絶縁性の酸化シリコン膜77が形成されている。垂直CCD部64は、垂直転送チャネル73、及びその上方のゲート絶縁膜74、垂直転送電極75を含んで構成される。なお、水平CCD部66も、水平転送チャネル、及びその上方のゲート絶縁膜、水平転送電極を含んで構成される。
垂直転送電極75上方には、絶縁性の酸化シリコン膜77を介して、たとえばタングステン(W)により遮光膜79が形成されている。遮光膜79には、電荷蓄積領域71の上方に開口部79aが形成されている。遮光膜79上には、窒化シリコン膜78が形成されている。なお、窒化シリコン膜78は必ずしも必要ではない。
入射光量に応じて電荷蓄積領域71に蓄積された信号電荷は、読み出しゲート72から垂直転送チャネル73に読み出され、垂直転送電極75へ印加される駆動信号(転送電圧)により、垂直転送チャネル73内を転送される。遮光膜79は、上述のように各電荷蓄積領域71上方に開口部79aを有し、受光部61に入射する光が電荷蓄積領域71以外の領域に入射するのを防止する。
遮光膜79上方には、たとえばBPSG(boro−phospho silicate glass)でつくられた平坦化層83aが形成され、その平坦な表面上に、たとえば赤(R)、緑(G)、青(B)の3原色のカラーフィルタ層84が形成される。その上を平坦化するために、更に平坦化層83bが形成される。平坦な表面を有する平坦化層83b上には、たとえばマイクロレンズ用のフォトレジストパタンを溶融、固化してマイクロレンズ85が形成される。マイクロレンズ85は、各電荷蓄積領域71の上方に、たとえば微小な半球状の凸レンズが配列されたものである。マイクロレンズ85は入射光を電荷蓄積領域71に集光する。1つのマイクロレンズ85で集束される光は、赤(R)、緑(G)、青(B)のいずれかの色のカラーフィルタ層84を通して1つの電荷蓄積領域71(フォトダイオード)に入射する。したがって、複数のフォトダイオードは、それぞれ上方に形成された赤(R)のカラーフィルタ層84を透過した光が入射するフォトダイオード、緑(G)のカラーフィルタ層84を透過した光が入射するフォトダイオード、青(B)のカラーフィルタ層84を透過した光が入射するフォトダイオードの3種類のフォトダイオードを含む。
図2は、第1の実施例による、固体撮像素子の形成された半導体基板をパッケージングした固体撮像装置の概略的な断面図である。
複数のセラミック層を含んで構成されるセラミック本体20の凹部に固体撮像素子の形成された半導体基板21が載置、接着される。半導体基板21上の周辺部には、ボンディングパッドが形成されており、ボンディングパッドとインナリード23aとがワイア22で電気的に接続(ワイアボンディング)されている。
インナリード23aは、たとえばタングステン(W)で形成された内部配線23bと電気的に接続し、また内部配線23bは、アウタリード23cと電気的に接続している。また、アウタリード23cは、固体撮像素子を制御するためのドライバ等の回路が形成されている回路基板24上に、はんだにより実装され接続されている。なお、インナリード23a及びアウタリード23cは、たとえばニッケルメッキと金メッキが施されたタングステンで形成される。
放熱用ビア26が、固体撮像素子のアンプの直下のパッケージに形成される。放熱用ビア26は、インナリード23a及びアウタリード23cと同様に、たとえばニッケルメッキと金メッキが施されたタングステンを用いて形成する。放熱用ビア26は、回路基板24と物理的に接続される。たとえば回路基板24の銅配線と接続される。なお、放熱用ビア26は、たとえば以下のように形成される。
まず、焼成前のセラミックテープ(グリーンシート)を金型で打ち抜き、穴を開ける。次に、埋め込み治具でこの穴にタングステンペーストを埋め込む。続いて、印刷で配線パタンを、タングステンペーストで形成する。このように処理したセラミックテープ(グリーンシート)を所定枚数作製し、それらを積層する。その後、焼成し、ニッケルメッキ、金メッキを施す。
パッケージ本体20の外壁上面には、ガラス25が載置、接着され、固体撮像素子の形成された半導体基板を封止する。ガラス25は、固体撮像素子に入射する光を確保するとともに、固体撮像素子の形成された半導体基板を保護する。
たとえば、CCD型固体撮像素子における発熱の約8割は、出力回路であるアンプにおいて生じる。したがって、アンプの直下に放熱用ビア26を形成することで、迅速に外部に放熱することができる。放熱用ビア26は、回路基板24と接続されているので、回路基板24に熱を逃がすことができる。高効率で放熱することができるため、発熱による固体撮像素子の性能劣化を防止することが可能である。また、パッケージ下部に形成した放熱用ビア26を用いて放熱を行うため、パッケージの小型化に寄与する。
なお、アンプ以外に顕著な熱発生源がある場合は、その直下に放熱用ビアを形成し、放熱効率を向上させることができる。
図3は、図2に示した第1の実施例による固体撮像装置の概略的な平面図である。
フォトダイオード及び垂直転送チャネルを含む領域である受光エリアから転送される電荷は、前述のように、水平CCD部66(水平転送チャネル)内を全体として水平方向(行方向)に転送され、電荷・電圧変換されて、水平CCD部66の端部に設けられたアンプ67で増幅されて外部に取り出される。放熱用ビア26は、アンプ67の直下に形成されている。
図4は、放熱用ビア26を説明するための概略的な平面図である。
アンプが1ピン27側にあるときには、アンプ直下に形成される放熱用ビア26を1ピンマークとしても使用(兼用)することができる。
また、本図に示した放熱用ビア26の平面形状は円形であるが、円形に限らず、三角形、四角形等の多角形、その他の形状でもよい。
図5は、第1の実施例による固体撮像装置の変形例を示す概略的な断面図である。
第1の実施例においては、アンプの直下にのみ放熱用ビア26を形成したが、アンプの直下を含む複数箇所、たとえば固体撮像素子の形成される半導体基板の四隅の直下に、放熱用ビア26を形成してもよい。固体撮像装置のリフロ実装において、バランスを良好にすることができる。
リフロ実装する場合は、はんだの表面張力によりパッケージが浮くことがあり、端子が固体撮像装置の左右、または上下非対称な位置に形成されていると、パッケージが片側に引っ張られたり、回転したりする場合がある。たとえば固体撮像装置の左右及び上下対称の4箇所に放熱用ビア26を形成することにより、このような不具合を防止することができる。
図6は、第2の実施例による固体撮像装置の概略的な断面図である。
第1の実施例においては、放熱用ビア26は回路基板24と物理的に接続されたが、第2の実施例においては、アンプ直下に形成された放熱用ビア26は、回路基板24ではなく、金属等で形成された放熱板28に直接物理的に接続される。放熱板28は、たとえばパッケージ本体20に密着して形成される。
放熱用ビア26を放熱板28に接続することによっても、放熱を効率よく行うことができる。
なお、放熱板28は、パッケージ本体20に密着して形成するのではなく、回路基板24に密着して形成してもよい。
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、固体撮像素子のn型とp型を反転させることも可能である。また、実施例においては、積層型セラミックパッケージを用いる場合について説明したが、それには限定されない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
携帯電話機に内蔵されるデジタルカメラ等、小型化の要求される製品に好適に用いることができる。
(A)は、固体撮像素子を組み込んだ固体撮像装置の主要部を示すブロック図であり、(B)及び(C)は、CCD型固体撮像素子の構成を示す概略的な平面図であり、(D)は、CCD型固体撮像素子の受光部の一部の概略を示す断面図である。 第1の実施例による、固体撮像素子の形成された半導体基板をパッケージングした固体撮像装置の概略的な断面図である。 図2に示した第1の実施例による固体撮像装置の概略的な平面図である。 放熱用ビア26を説明するための概略的な平面図である。 第1の実施例による固体撮像装置の変形例を示す概略的な断面図である。 第2の実施例による固体撮像装置の概略的な断面図である。
符号の説明
20 パッケージ本体
21 半導体基板
22 ワイア
23a インナリード
23b 内部配線
23c アウタリード
24 回路基板
25 ガラス
26 放熱用ビア
27 1ピン
28 放熱板
51 固体撮像素子
52 駆動信号発生装置
53 アナログ前段処理装置
54 デジタル信号処理装置
55 タイミングジェネレータ
61 受光部
62 感光部
64 垂直CCD部
66 水平CCD部
67 アンプ
71 電荷蓄積領域
72 読み出しゲート
73 垂直転送チャネル
74 ゲート絶縁膜
75 垂直転送電極
76 チャネルストップ領域
77 シリコン酸化膜
78 窒化シリコン膜
79 遮光膜
79a 開口部
81 半導体基板
82 ウエル層
83a、b 平坦化層
84 カラーフィルタ層
85 マイクロレンズ

Claims (4)

  1. 半導体基板と、
    前記半導体基板の表面に形成された第1導電型のウエルと、
    前記ウエルに行列状に配置され、入射光を光電変換した電荷を蓄積する、前記第1導電型とは逆導電型の第2導電型の電荷蓄積領域と、
    前記ウエル内に前記電荷蓄積領域の各列に近接して形成され、全体として列方向に延在する前記第2導電型の複数の垂直転送チャネルと、
    前記垂直転送チャネル、及び前記電荷蓄積領域と前記垂直転送チャネルとの間のウエル表面領域の上方に形成され、前記垂直転送チャネル及び前記ウエル表面領域のポテンシャルを制御することによって、前記電荷蓄積領域に蓄積された電荷を、前記垂直転送チャネルに読み出し、読み出された電荷を前記垂直転送チャネルの前記列方向に転送する垂直転送電極と、
    前記ウエル内で前記垂直転送チャネルに隣接して形成され、前記垂直転送チャネルから転送される電荷を行方向に転送する水平CCDと、
    前記水平CCDの端部に形成され、前記水平CCDからの出力信号を増幅するアンプと、
    前記半導体基板を収納するパッケージであって、収納された前記半導体基板に形成された前記アンプの直下の位置にビア放熱体を備えるパッケージと、
    前記半導体基板に接続され、前記パッケージの外部に引き出されるリードと
    を有する固体撮像装置。
  2. 前記ビア放熱体は、前記電荷蓄積領域、前記垂直転送チャネル、前記垂直転送電極、前記水平CCD、及び前記アンプを含んで構成される固体撮像素子を制御する回路の形成された回路基板に物理的に接続されている請求項1に記載の固体撮像装置。
  3. 前記ビア放熱体は、放熱部材に物理的に接続されている請求項1に記載の固体撮像装置。
  4. 前記ビア放熱体は、前記リードが前記半導体基板に接続される位置の位置決めに用いられる請求項1〜3のいずれか1項に記載の固体撮像装置。
JP2005042280A 2005-02-18 2005-02-18 固体撮像装置 Withdrawn JP2006229043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005042280A JP2006229043A (ja) 2005-02-18 2005-02-18 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005042280A JP2006229043A (ja) 2005-02-18 2005-02-18 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2006229043A true JP2006229043A (ja) 2006-08-31

Family

ID=36990121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042280A Withdrawn JP2006229043A (ja) 2005-02-18 2005-02-18 固体撮像装置

Country Status (1)

Country Link
JP (1) JP2006229043A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181951A (ja) * 2007-01-23 2008-08-07 Nec Electronics Corp 固体撮像装置
WO2010007714A1 (ja) * 2008-07-14 2010-01-21 パナソニック株式会社 固体撮像装置およびその製造方法
JP2012227270A (ja) * 2011-04-18 2012-11-15 Kyocera Corp 撮像素子搭載用部材および撮像装置
JP2013070249A (ja) * 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
US8455969B2 (en) 2007-05-16 2013-06-04 Sony Corporation Semiconductor device and method for manufacturing the same
US9143665B2 (en) 2012-04-27 2015-09-22 Canon Kabushiki Kaisha Solid-state image sensor and camera
WO2019138749A1 (ja) * 2018-01-15 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体素子、実装基板、半導体装置および半導体装置の製造方法
JPWO2019082923A1 (ja) * 2017-10-26 2020-11-19 京セラ株式会社 撮像素子実装用基板、撮像装置および撮像モジュール

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181951A (ja) * 2007-01-23 2008-08-07 Nec Electronics Corp 固体撮像装置
US8455969B2 (en) 2007-05-16 2013-06-04 Sony Corporation Semiconductor device and method for manufacturing the same
WO2010007714A1 (ja) * 2008-07-14 2010-01-21 パナソニック株式会社 固体撮像装置およびその製造方法
JP2012227270A (ja) * 2011-04-18 2012-11-15 Kyocera Corp 撮像素子搭載用部材および撮像装置
JP2013070249A (ja) * 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
US9143665B2 (en) 2012-04-27 2015-09-22 Canon Kabushiki Kaisha Solid-state image sensor and camera
JPWO2019082923A1 (ja) * 2017-10-26 2020-11-19 京セラ株式会社 撮像素子実装用基板、撮像装置および撮像モジュール
JP7025819B2 (ja) 2017-10-26 2022-02-25 京セラ株式会社 撮像素子実装用基板、撮像装置および撮像モジュール
US11412111B2 (en) 2017-10-26 2022-08-09 Kyocera Corporation Image sensor mounting board, imaging device, and imaging module
WO2019138749A1 (ja) * 2018-01-15 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体素子、実装基板、半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US11600608B2 (en) Semiconductor package
JP4379295B2 (ja) 半導体イメージセンサー・モジュール及びその製造方法
KR102467001B1 (ko) 이미지 센서 모듈용 기판 구조체 및 이를 포함하는 이미지 센서 모듈
KR102661038B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법 및 고체 촬상 소자 및 전자 기기
US7064405B2 (en) Solid state imaging device with inner lens and manufacture thereof
JP6912922B2 (ja) 固体撮像素子
JP2006229043A (ja) 固体撮像装置
US8487351B2 (en) Image sensor and image sensing system including the same
US20130175582A1 (en) Image sensors including color adjustment path
KR102290502B1 (ko) 이미지 센서 및 이의 제조 방법
JP2010040621A (ja) 固体撮像デバイス及びその製造方法
JP2008130738A (ja) 固体撮像素子
US9362319B2 (en) Image pickup device
JP2004055674A (ja) 半導体装置およびその製造方法
JP5392458B2 (ja) 半導体イメージセンサ
US20220344400A1 (en) Image capturing device and image capturing apparatus
WO2015022795A1 (ja) 固体撮像装置およびその製造方法、ならびに撮像装置
CN101471296A (zh) 图像传感器及其制造方法
JP4503452B2 (ja) 固体撮像装置の製造方法
JP2006216698A (ja) 固体撮像装置
JP2006287123A (ja) 固体撮像装置
JP2010098376A (ja) 固体撮像装置
JP2007165403A (ja) 固体撮像素子及びその製造方法
JP2006073886A (ja) 固体撮像装置およびその製造方法
KR20240013563A (ko) 이미지 센서 칩 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513