JP2007165403A - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
JP2007165403A
JP2007165403A JP2005356670A JP2005356670A JP2007165403A JP 2007165403 A JP2007165403 A JP 2007165403A JP 2005356670 A JP2005356670 A JP 2005356670A JP 2005356670 A JP2005356670 A JP 2005356670A JP 2007165403 A JP2007165403 A JP 2007165403A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
state imaging
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2005356670A
Other languages
English (en)
Inventor
Shu Takahashi
周 高橋
Masanori Nagase
正規 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2005356670A priority Critical patent/JP2007165403A/ja
Publication of JP2007165403A publication Critical patent/JP2007165403A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】フォトダイオード等が形成された半導体基板の上層に光学層を積層して製造される固体撮像素子の光学層の高さを低く製造する。
【解決手段】半導体基板の受光面に配列形成された複数の画素で構成される画素部と、半導体基板上に形成され画素部の周辺領域に設けられる周辺回路とを備える固体撮像素子を製造するとき、周辺領域と画素部とに第1絶縁層37を共に積層し周辺領域の第1絶縁層37nの上に周辺回路の配線層51を積層した後、更に第2絶縁層38を画素部と周辺領域とに共に積層して固体撮像素子を製造する場合、配線層51を積層するとき周辺領域の第1絶縁層37nを所定厚さdだけ削成してから配線層51の積層と第2絶縁層38,38nの積層を行う。
【選択図】図2

Description

本発明は固体撮像素子及びその製造方法に係り、特に、固体撮像素子の受光領域表面に積層される光学層の厚さを薄く形成した固体撮像素子及びその製造方法に関する。
近年の固体撮像素子は多画素化が進み、数百万画素を搭載するのが普通になってきている。このため、各画素の横方向(半導体基板表面に平行な方向)の寸法は小さくなる一方であるが、縦方向(光入射方向)の寸法は、横方向に比較してそれほど小さくはなっていない。これは、半導体基板の上に形成する光学層(平坦化層やカラーフィルタ層、マイクロレンズ層等)の厚さを薄くするのが困難なためである。
この様な理由により、各画素における光入射通路は縦長の細い通路となり、各画素の上部にトップレンズ(マイクロレンズ)を形成する場合、その集光点がフォトダイオードの受光面に届くようにトップレンズを製造するのが困難になっている。そこで、下記特許文献1,2に記載されている様に、狭い通路の途中にもマイクロレンズ(インナーレンズ)を形成する様になっている。
しかし、更なる多画素化を図ったり、入射光の各フォトダイオード受光面への入射率を向上させて固体撮像素子の高感度化を図るには、光学層の厚さを薄くする必要がある。
しかしながら、光学層の薄膜化は、画素部を形成する半導体チップ周辺部に周辺回路を一体に形成する固体撮像素子では、周辺回路の配線製造工程で制限を受けてしまい、光学層が厚くなってしまうものがある。これを図3,図4で説明する。
図3は、従来の固体撮像素子の一例の断面模式図である。この固体撮像素子1は、半導体基板1の表面部にフォトダイオード2が形成されると共に電荷転送路の埋め込みチャネル3が形成されている。半導体基板1の表面は透明絶縁層4で覆われ、埋め込みチャネル3の上には、電荷転送路の転送電極を構成する第1,第2ポリシリコン層5,6が積層され、その上に、透明絶縁層7が積層される。そして、更にその上に遮光膜8が積層される。この遮光膜8は、フォトダイオード2の上に開口8aを有している。
遮光膜8の上には層間絶縁層9が積層される。この層間絶縁層9は、フォトダイオード2の直上位置において凹形状9aとなり、層間絶縁層9の上に平坦化層10を積層すると、この凹形状部9aが下凸のインナーレンズとなる。
平坦化層10の上面が平面状に削成された後、カラーフィルタ層11が積層され、その上に平坦化層12が積層され、その上にトップレンズ(マイクロレンズ)13が形成される。
図4は、図3に示す固体撮像素子の製造手順の概略を示す図である。図3では、固体撮像素子の画素部の構成について述べたが、固体撮像素子の画素部の周辺部には、電荷転送路に転送パルスを印加する配線層やタイミングジェネレータ等の周辺回路部が形成される。画素部と周辺回路部とは同一製造手順で製造されるが、周辺回路部には、画素部に設ける必要のない配線層が必要となっている。
図4(a)は、図3で説明した絶縁層4、ポリシリコン層5,6、絶縁層7、遮光膜8、層間絶縁層9を順に積層した状態を示しており、これらの材料を積層するとき、周辺回路部でも、絶縁層4n、ポリシリコン層6n、絶縁層7n、金属膜8n、層間絶縁層9nが形成される。
そして、図4(b)に示す様に、周辺回路部では(画素部にマスクして)、層間絶縁層9nの上にアルミ配線層15nが積層され、更にその上に、(画素部のマスクを外して)平坦化層10,10nが積層される。
その後、図4(c)に示す様に、画素部及び周辺回路部の平坦化層10,10nの表面がCMP(Chemical Mechanical Polishing)やエッチバック等によって配線層15nまで削られ、以後、画素部では、カラーフィルタ層11やトップレンズ13が積層される。
特許第3044734号公報 特許第2956132号公報
図4で説明した従来の製造手順によれば、画素部の光学層の厚さ、特に、平坦化した平坦化層10の頂面までの高さt1(図4(c)参照)が、周辺回路部に設ける配線層15nの高さに依存してしまうという製造制約上の制限があり、光学層全体の高さを低くすることができないという問題がある。
本発明の目的は、光学層の厚さを薄くすることができる固体撮像素子及びその製造方法を提供することにある。
本発明の固体撮像素子の製造方法は、半導体基板の受光面に配列形成された複数の画素で構成される画素部と、前記半導体基板上に形成され前記画素部の周辺領域に設けられる周辺回路とを備える固体撮像素子を製造するとき、前記周辺領域と前記画素部とに第1絶縁層を共に積層し前記周辺領域の前記第1絶縁層の上に前記周辺回路の配線層を積層した後、更に第2絶縁層を前記画素部と前記周辺領域とに共に積層して前記固体撮像素子を製造する製造方法において、前記配線層を積層するとき前記周辺領域の前記第1絶縁層を所定厚さだけ削成してから前記配線層の積層と前記第2絶縁層の積層を行うことを特徴とする。
本発明の固体撮像素子の製造方法は、前記第2絶縁層を積層した後に前記画素部及び前記周辺領域の上の該第2絶縁層を前記配線層まで平坦化し、その後、前記画素部の上の前記第2絶縁層の上にカラーフィルタ層を形成することを特徴とする。
本発明の固体撮像素子の製造方法は、前記カラーフィルタ層の上にマイクロレンズが設けられることを特徴とする。
本発明の固体撮像素子は、半導体基板の受光面に配列形成された複数の画素で構成される画素部と、前記半導体基板上に形成され前記画素部の周辺領域に設けられる周辺回路とを備える固体撮像素子において、上述したいずれかに記載の固体撮像素子の製造方法で製造されたことを特徴とする。
本発明によれば、画素部の周辺領域において第1絶縁層の高さを低くしてから周辺回路の配線層を形成するため、画素部における第2絶縁層の高さが周辺回路の配線層の高さに規制されても、画素部の第2絶縁層の高さを低くすることができ、固体撮像素子の光学層の高さを低く製造することが可能となる。
以下、本発明の一実施形態について、図面を参照して説明する。
図1は、本発明の一実施形態に係るCCD型固体撮像素子の画素部における略2画素分の断面模式図である。この固体撮像素子20は、半導体基板21の受光面(半導体基板のほぼ中央部)に多数の画素がアレイ状に配列形成されており、画素部の周辺部(同一半導体基板上の画素部周辺領域)に周辺回路(図1には図示省略)が設けられている。
n型半導体基板21の表面部には、pウェル層22が形成されている。画素部の光電変換領域におけるpウェル層22にn領域23が形成されることでpウェル層22との間でフォトダイオード(光電変換素子)が形成され、電荷転送領域にn領域24が形成されることで電荷転送路の埋め込みチャネルが形成される。
n領域23と、n領域23の蓄積電荷を転送する埋め込みチャネル24との間には蓄積電荷を読み出す読出ゲート(p領域)25が形成され、埋め込みチャネル24の読出ゲート25を設けない反対側のn領域23との間には、素子分離部(p領域)26が形成される。n領域23の表面部には、暗電流抑制用のp層27が設けられている。
この様な構成の半導体基板21の上層部に、光学層30が積層される。先ず、半導体基板21の表面全面に、透明な絶縁層31が積層される。この絶縁層31は、ONO(酸化膜―窒化膜―酸化膜)構造で形成される。そして、電荷転送領域の上に、電荷転送路の転送電極を構成する第1層ポリシリコン層32と第2層ポリシリコン層33とが、酸化シリコン等の電極間絶縁膜34によって相互に分離されて形成される。
更に、その上の全面に、透明な絶縁層35が積層される。この絶縁層35は、例えば窒化シリコン膜でなる。更にその上に、タングステン等の金属膜が遮光膜36として積層される。この遮光膜36は、光電変換領域の上に開口36aを有し、開口36a内に入射した光は、窒化シリコン膜35を通してn領域23に入る。この窒化シリコン膜35は、反射防止の機能を有する。
遮光膜36の上には、層間絶縁層37が積層される。層間絶縁層37は、例えば、BPSG膜(ボロンリンドープ酸化膜)あるいはPSG膜(リンドープ酸化膜)で形成される。電荷転送領域の真上部分は、遮光膜36等が形成されている関係で上凸形状になっており、このため、遮光膜開口36aの真上は下凸形状37aになっている。従って、平坦化層38を層間絶縁層37の上に積層すると、下凸形状37aの部分に流れ込んだ平坦化層38が下凸のインナーレンズとして機能する。
平坦化層38の上面は、CPMやエッチバックにより平坦に削成され、その上に、カラーフィルタ層39,平坦化層40,マイクロレンズ(トップレンズ)41が順に積層される。
図1に示される本実施形態に係る固体撮像素子20では、図3で説明した従来の固体撮像素子に対し、半導体基板表面から平坦化層38の頂面(カラーフィルタ層の下面)までの厚さ(図4(c)のt1)が薄くなっている。
図2は、図1に示す本実施形態に係る固体撮像素子の製造手順を示す図である。
図2(a)は、図1で説明した絶縁層31、ポリシリコン層32,33、絶縁層35、遮光膜36、層間絶縁層37を順に積層した状態を示しており、これらの材料を積層するとき、周辺回路部でも、絶縁層31n、ポリシリコン層33n、絶縁層35n、金属膜36n、層間絶縁層37nが、画素部の各層31,32,33,35,36,37と一緒に形成される。ここまでは、図4(a)で説明した従来の場合と同じである。
ここで、本実施形態では、層間絶縁層37,37nまで積層された半導体基板のうち、画素部の上面にのみレジスト膜50を積層し、周辺回路部の上の層間絶縁層37nを露出させる。
次に、図2(b)に示す様に、周辺回路部の上の層間絶縁層37nを所定厚さdだけエッチバック等で削成し、所望の厚さの層間絶縁層37nを残した後、レジスト膜50を除去する。
次に、図2(c)に示す様に、周辺回路部の層間絶縁層37nの上に、周辺回路の配線層51を積層する。この配線層51の頂面高さは、画素部における層間絶縁層37の最上面より高い位置とする。そして、画素部及び周辺回路部の全体に平坦化層38,38nを積層する。
次に、図2(d)に示す様に、平坦化層38,38nまでが積層された半導体基板の全体を、周辺回路部の配線層51が露出するまでCMPやエッチバック等によって削成する。これにより、半導体基板21の表面から配線層51,層間絶縁層38の頂面までの厚さはt2となる。
この厚さt2は、図4(c)で説明した厚さt1に対し、図2(b)で説明した層間絶縁層37nのエッチバック量(厚さd)だけ薄くなっている(t2=t1−d)。
この様に、本実施形態に係る固体撮像素子では、画素部の光学層30の厚さが、図2(b)で説明した周辺回路部における層間絶縁層37の削成量だけ薄いため、有利な光学構造になっている。
即ち、本実施形態の固体撮像素子では、厚さdだけトップレンズ41をフォトダイオードに近づけることができ、トップレンズ41の焦点距離の設計余裕が大きくなると共に、各画素におけるフォトダイオードへの光入射率を高めることができ(マイクロレンズでフォトダイオード表面に集光した入射光が遮光膜にかかって無駄になる率が少なくなる。)、固体撮像素子の高感度化を図ることが可能となる。
本発明に係る固体撮像素子は、トップレンズの焦点距離の設計が容易になると共に入射光の光利用効率が高まるため、高感度撮影が可能なデジタルカメラ等に搭載する固体撮像素子として有用である。
本発明の一実施形態に係るCCD型固体撮像素子の画素部の断面模式図である。 図1に示す本発明の一実施形態に係るCCD型固体撮像素子の製造手順の要部を示す図である。 従来のCCD型固体撮像素子の画素部の断面模式図である。 図3に示す従来のCCD型固体撮像素子の製造手順の要部を示す図である。
符号の説明
20 CCD型固体撮像素子
21 半導体基板
22 pウェル層
23 n領域(フォトダイオードのn領域)
24 n領域(電荷転送路の埋め込みチャネル)
30 光学層
31 画素部の絶縁層
31n 周辺回路部の絶縁層
33 画素部のポリシリコン層
33n 周辺回路部のポリシリコン層
36 画素部の遮光膜
36a 開口部
36n 周辺回路部の金属層
37 画素部の層間絶縁層(第1絶縁層)
37a 凹形状部(インナーレンズ部)
37n 周辺回路部の層間絶縁層(第1絶縁層)
38 画素部の平坦化層(第2絶縁層)
38n 周辺回路部の平坦化層(第2絶縁層)
39 カラーフィルタ層
41 マイクロレンズ(トップレンズ)
51 周辺回路の配線層

Claims (4)

  1. 半導体基板の受光面に配列形成された複数の画素で構成される画素部と、前記半導体基板上に形成され前記画素部の周辺領域に設けられる周辺回路とを備える固体撮像素子を製造するとき、前記周辺領域と前記画素部とに第1絶縁層を共に積層し前記周辺領域の前記第1絶縁層の上に前記周辺回路の配線層を積層した後、更に第2絶縁層を前記画素部と前記周辺領域とに共に積層して前記固体撮像素子を製造する製造方法において、前記配線層を積層するとき前記周辺領域の前記第1絶縁層を所定厚さだけ削成してから前記配線層の積層と前記第2絶縁層の積層を行うことを特徴とする固体撮像素子の製造方法。
  2. 前記第2絶縁層を積層した後に前記画素部及び前記周辺領域の上の該第2絶縁層を前記配線層まで平坦化し、その後、前記画素部の上の前記第2絶縁層の上にカラーフィルタ層を形成することを特徴とする請求項1に記載の固体撮像素子の製造方法。
  3. 前記カラーフィルタ層の上にマイクロレンズが設けられることを特徴とする請求項2に記載の固体撮像素子の製造方法。
  4. 半導体基板の受光面に配列形成された複数の画素で構成される画素部と、前記半導体基板上に形成され前記画素部の周辺領域に設けられる周辺回路とを備える固体撮像素子において、請求項1乃至請求項3のいずれかに記載の固体撮像素子の製造方法で製造されたことを特徴とする固体撮像素子。
JP2005356670A 2005-12-09 2005-12-09 固体撮像素子及びその製造方法 Ceased JP2007165403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005356670A JP2007165403A (ja) 2005-12-09 2005-12-09 固体撮像素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005356670A JP2007165403A (ja) 2005-12-09 2005-12-09 固体撮像素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007165403A true JP2007165403A (ja) 2007-06-28

Family

ID=38248015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005356670A Ceased JP2007165403A (ja) 2005-12-09 2005-12-09 固体撮像素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007165403A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508010B2 (en) 2007-12-28 2013-08-13 Sony Corporation Solid-state imaging device, method of manufacturing the same, and camera and electronic apparatus using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196571A (ja) * 2000-01-07 2001-07-19 Sony Corp 固体撮像素子
JP2001326342A (ja) * 2000-05-16 2001-11-22 Nec Corp 固体撮像装置及びその製造方法
JP2002246578A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JP2004055669A (ja) * 2002-07-17 2004-02-19 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
JP2004221487A (ja) * 2003-01-17 2004-08-05 Sharp Corp 半導体装置の製造方法及び半導体装置
JP2004296705A (ja) * 2003-03-26 2004-10-21 Sony Corp 固体撮像素子
JP2005322833A (ja) * 2004-05-11 2005-11-17 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196571A (ja) * 2000-01-07 2001-07-19 Sony Corp 固体撮像素子
JP2001326342A (ja) * 2000-05-16 2001-11-22 Nec Corp 固体撮像装置及びその製造方法
JP2002246578A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JP2004055669A (ja) * 2002-07-17 2004-02-19 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
JP2004221487A (ja) * 2003-01-17 2004-08-05 Sharp Corp 半導体装置の製造方法及び半導体装置
JP2004296705A (ja) * 2003-03-26 2004-10-21 Sony Corp 固体撮像素子
JP2005322833A (ja) * 2004-05-11 2005-11-17 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508010B2 (en) 2007-12-28 2013-08-13 Sony Corporation Solid-state imaging device, method of manufacturing the same, and camera and electronic apparatus using the same

Similar Documents

Publication Publication Date Title
US9954019B2 (en) Complementary metal-oxide-semiconductor image sensors
JP3571909B2 (ja) 固体撮像装置及びその製造方法
TWI532160B (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
TWI512958B (zh) 固態影像裝置,其製造方法及電子裝置
KR100790225B1 (ko) 이미지 센서 및 그 제조 방법
JP4751865B2 (ja) 裏面照射型固体撮像素子及びその製造方法
US20060231898A1 (en) CMOS image sensor and method of manufacturing the same
TWI525804B (zh) 影像感測器裝置及其製造方法
US9761623B2 (en) Backside illuminated (BSI) image sensor with a reflector
US20110079866A1 (en) Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
JP2015076569A (ja) 撮像装置およびその製造方法ならびに電子機器
JP2006319329A (ja) 埋め込まれたレンズを有するイメージセンサー
US20120153418A1 (en) Solid-state imaging device and manufacturing method thereof
JP2010056167A (ja) 固体撮像素子及びその製造方法
KR20140113633A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP2008066732A (ja) Cmosイメージセンサ及びその製造方法
JP2009259934A (ja) 固体撮像素子
JP2015156516A (ja) 半導体装置、及び、裏面照射型半導体装置
US20110147876A1 (en) Solid-state imaging device, electronic module and electronic apparatus
JP2006191106A (ja) Cmosイメージセンサーとその製造方法
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
JP5087888B2 (ja) 固体撮像装置及びその製造方法
KR100825807B1 (ko) 이미지 소자 및 그 제조방법
JP2007165403A (ja) 固体撮像素子及びその製造方法
JP2008060198A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110927