JPH1098071A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1098071A JPH1098071A JP8251422A JP25142296A JPH1098071A JP H1098071 A JPH1098071 A JP H1098071A JP 8251422 A JP8251422 A JP 8251422A JP 25142296 A JP25142296 A JP 25142296A JP H1098071 A JPH1098071 A JP H1098071A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- wiring film
- film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
られた金属配線パターン間を接続するスルーホールを形
成する必要があり、基板を製造する上でコストの増加を
招くとともに、パッケージの小型化や電極数の増加を行
うのに限界があった。 【解決手段】 絶縁体フィルム15上に形成された複数
の金属配線16を有する配線フィルム13上に載置さ
れ、金属配線16の一端にそれぞれ接続されている複数
の電極2を一面に形成した半導体素子1の周りと、配線
フィルム13の半導体素子載置面とを封止樹脂で覆い、
さらに配線フィルム13を、配線フィルム13の所定部
分に配置された板材を介在し、金属配線16を外側にし
て、金属配線16の他端に設けられたばんだボール17
が半導体素子1の載置面と反対側に配置されるよう折曲
げたものである。
Description
納する容器、特に半導体素子上の電極から容器外部に達
する電極の引出し方式に関するものである。
示す断面図で、1は半導体素子、2は半導体素子1上に
形成された電極、3は半導体素子1が載置される配線基
板、4は配線基板3を構成する絶縁基板、5は絶縁基板
4上に形成された金属配線、6は配線基板3の半導体素
子1を載置した面の金属配線5と、その反対面に形成さ
れた金属配線5との導通をとるためのスルーホールで、
絶縁基板4と金属配線5と共に配線基板3を構成する。
7は電極2と金属配線5とを結線するボンディングワイ
ヤ、8ははんだボールで、配線基板3の半導体素子1搭
載面と反対面に形成された金属配線5の所定位置に配置
され接合されている。9ははんだボール8載置面の金属
配線5上に形成されたソルダーレジスト、10は半導体
素子1とボンディングワイヤ7とを取り囲むように形成
された封止樹脂である。このように構成された半導体装
置は、封止樹脂10によって環境から保護されるととも
に、はんだボール8を溶融し他の電子機器などを搭載し
たボードに接合することで、外部よりはんだボール8に
電気的に接続することにより、半導体素子1上の電極2
までの接続が達成され、所定の機能を達成する。
以上のように配線基板3の両面の電気的接続を図るため
に、2層以上の金属配線パターンとこれらを接続するス
ルーホール6を形成しなければならず、基板を製造する
上でコストの増加を招くとともに、スルーホールを機械
加工で穴を開けて形成することから、径の微細化に限界
があり、スルーホール間隔が詰められず、パッケージの
小型化や電極数の増加を行うのに限界があった。
めになされたもので、配線層を1層のみで構成し、スル
ーホールを用いない半導体装置を得ることを第一の目的
としている。また、小型化でき、電極数の多い半導体装
置を得ることを第二の目的としている。また、配線層を
1層のみで構成し、スルーホールを用いない半導体装置
の製造方法を得ることを第三の目的としている。さら
に、小型化でき、電極数の多い半導体装置の製造方法を
得ることを第四の目的としている。
装置においては、絶縁体フィルム上に形成された複数の
金属配線を有する配線フィルムと、この配線フィルム上
に載置され、金属配線の一端にそれぞれ接続されている
複数の電極を一面に形成した半導体素子を備え、配線フ
ィルムは金属配線を外側にして金属配線の他端が半導体
素子の載置面と反対側に配置されるよう折曲げられてい
るものである。また、配線フィルムの金属配線の他端に
は、はんだボールが設けられているものである。また、
少なくとも半導体素子は、樹脂で封止されているもので
ある。
側または半導体素子の四辺に沿って折曲げられるもので
ある。また、配線フィルムを構成する絶縁体フィルムの
折曲げ部分には、スリットが設けられているものであ
る。また、配線フィルムと折曲げられた配線フィルムの
間には板材が介在されているものである。さらにまた、
板材は金属部材である。また、板材は、絶縁部材と金属
部材とを有するものである。また、板材を構成する金属
部材は、接地電位または電源電位に接続されているもの
である。加えて、板材には、スリットが設けられてお
り、配線フィルムは、このスリットを通って折曲げられ
ているものである。また、配線フィルムと折曲げられた
配線フィルムの間には樹脂部材が介在されているもので
ある。
れた面の反対側に導体薄膜が形成されているものであ
る。また、配線フィルムの導体薄膜は、特定電位に接続
されているものである。さらに、半導体素子は、電極面
を配線フィルムの金属配線に対向させて載置されている
ものである。また、半導体素子の電極面と反対側は、金
属キャップで覆われているものである。また、金属キャ
ップは、配線フィルムの折曲げ部分の外側まで覆ってい
るものである。さらにまた、配線フィルムを構成する絶
縁体フィルムには、窓が設けられており、半導体素子を
この窓の部分に載置したものである。また、配線フィル
ムと折曲げられた配線フィルムの間には、絶縁体フィル
ムの窓に対応した窓を有する板材が介在されており、半
導体素子はこの板材の窓の部分に載置されているもので
ある。
ィルムの間には、絶縁体フィルムの窓に対応した窪みを
設けた板材が介在されており、半導体素子はこの板材の
窪みの部分に載置されているものである。加えて、この
発明に係わる半導体装置の製造方法においては、配線フ
ィルム上に載置された半導体素子の電極に配線フィルム
の金属配線を接合する工程と、配線フィルムの半導体素
子載置面と反対側の所定部分に板材を配置する工程と、
板材を介して配線フィルムを折曲げ板材の反対側に固定
する工程と、半導体素子を樹脂封止する工程を含むもの
である。また、配線フィルム上に載置された半導体素子
の電極に配線フィルムの金属配線を接合する工程と、半
導体素子の周縁の所定部分と必要に応じて半導体素子表
面及び配線フィルムの半導体素子載置面の反対側の面の
所定部分を封止樹脂で覆う工程と、封止樹脂より露出し
た配線フィルムを封止樹脂を介して折曲げ封止樹脂の反
対側に固定する工程を含むものである。
半導体装置を示す断面図である。図において、1、2は
上記従来装置と同一のものであり、その説明を省略す
る。13は半導体素子1を載置する配線フィルム、14
は配線フィルム13を支持する板材、15は配線フィル
ム13を構成する柔軟性を有する絶縁体フィルム、16
は絶縁体フィルム15上に形成され、その一端を電極2
に接合した金属配線、17は電極2に一端が接合された
金属配線16の他端に接合されたはんだボール、18は
上記接合部を除き、絶縁体フィルム15と金属配線16
上に形成されたソルダーレジストであり、絶縁体フィル
ム15、金属配線16と共に配線フィルム13を構成す
る。19は半導体素子1の周りと、配線フィルム13の
半導体素子載置面とを覆う封止樹脂である。このように
構成された半導体装置にあっては、一体の配線フィルム
13を折曲げて半導体素子載置面と反対側まで金属配線
16を配置したので、スルーホールを設けることなく反
対側までの配線を行うことができる。図2は、この発明
の実施の形態1による半導体装置を示す上面図である。
図において、20は配線フィルム13の折曲げ線であ
る。図2は、配線フィルム13を、半導体素子1の四辺
で折曲げているが、半導体素子1の両側で折曲げること
もでき、以下の実施の形態においても同様である。
る半導体装置の製造方法を示す図である。図3(a)
は、半導体素子1の電極2に配線フィルム13の金属配
線16の一端を接合する工程、図3(b)は、板材14
を配線フィルム13の非配線面の所定位置に接着などの
方法で固定する工程、図3(c)は、板材14を介在さ
せて配線フィルム13を板材14の反対側まで折り曲げ
固定する工程、図3(d)は半導体素子1載置面側に樹
脂封止19を施す工程、図3(e)は樹脂封止19面と
反対側にはんだボール17を形成する工程を示してい
る。これにより、実施の形態1に示す半導体装置を製造
することができる。
形態3による半導体装置の製造方法を示す断面図であ
り、実施の形態1をさらに改良して、折り曲げ部分の絶
縁体フィルム15に折り曲げ方向に沿ってスリット23
を設けた(図4(a))ものである。図4(b)(c)
(d)に示すように、板材14を介在させて、スリット
23により折り曲げが容易になると共に、曲げ角度を小
さくできることで、挟み込む板材14をより薄くできる
ため、半導体装置のより薄型化(小型化)が可能とな
る。図5は、この発明の実施の形態3による半導体装置
を示す上面図である。図5に示すとおり、スリット23
は、折曲げ線20に沿って設けられる。スリット23の
両端の構造は、一例として、スリット両端には絶縁体フ
ィルム15を残し、さらに板材14の角部に切り欠き2
4を設けることで曲げをより容易に行うことができる。
また、折曲げ部分で絶縁体フィルム15を完全に分離し
た(図5のスリット23と切り欠き24を連結した構
造)構造を取ることもできる。
形態4による半導体装置を示す断面図である。実施の形
態4においては、挟み込む板材を金属板25とし、金属
配線16のうち接地電位もしくは電源電位になるものの
一部を、接続部26をもって、この金属板25に接続す
るものである。これによりノイズに強く高速な動作が可
能な半導体装置となる。
形態5による半導体装置を示す図で、図7(a)は断面
図、図7(b)は要部拡大図である。実施の形態5は、
実施の形態4の変形であり、挟み込む板材として絶縁板
27の両面に互いに絶縁した金属膜28を形成したもの
を用い、この両面をそれぞれ金属配線16の電源電位、
接地電位になるものと接続部26をもって接続するもの
である。これにより、さらに電気的特性に優れた半導体
装置となる。
形態6による半導体装置を示す断面図であり、実施の形
態1を変形したものである。半導体素子1の回路形成面
30と配線フィルム13の金属配線16を、電極2を介
して互いに対向するように接合(フェイスダウン接合)
し、半導体素子1の回路形成面30と反対の面(裏面)
が上方になるようにする。この半導体素子1の裏面に金
属性のキャップ31を取り付け、このキャップ31と配
線フィルム13の間の空間を封止樹脂19で充填する。
これにより、放熱性と電気的特性がさらに改善する。
形態7による半導体装置を示す断面図であり、実施の形
態6の変形である。実施の形態7においては、取り付け
るキャップ31を板材14の側面まで覆うように形成
し、折り曲げ部分の金属配線16を保護する構造を設け
たものである。図9(a)は、図8を改良したもの、図
9(b)は、図4(d)にキャップ31を取付けると共
に板材14の側面まで覆ったものである。
の形態8による半導体装置を示す断面図である。実施の
形態8は、実施の形態7と同一目的の変形例である。実
施の形態8では、挟み込む板材14として、一回り大き
いものを用い、これの周縁部にスリット32を設け、こ
こに配線フィルム13を90度折り曲げて差込み(図1
0(a))、さらに板材14の裏側まで折り曲げる(図
10(b))。このとき板材14に設けられたスリット
32の外側部分は、折り曲げ部分の側面周縁部に枠状に
形成されることになり、これにより折り曲げ部分の金属
配線16を保護する役割を果たす。(図10(c))。
の形態9による半導体装置を示す断面図である。実施の
形態9は、実施の形態1の変形であり、板材を介在させ
ずに、直接絶縁体フィルム15の非配線面同士を直接接
着したものである。機能的には、実施の形態1と変わる
ことなく、より部品点数が少なくなることで、更に低コ
スト化できると共に、薄型化が可能となる。
施の形態10による半導体装置を示す断面図である。実
施の形態10は、実施の形態9を変形しており、絶縁体
フィルム15の非配線面に導体薄膜33を形成し(図1
2(a))、絶縁体フィルム15を折り曲げる(図12
(b))ことで、実施の形態4と同様、電気的な性能を
向上させることができる。図12(c)は図12(b)
の要部拡大図である。図13は、この発明の実施の形態
10による半導体装置を示す上面図、図14は、導体薄
膜を示す断面図である。導体薄膜33は、実施の形態4
と同様、接地電位または電源電位に接続することができ
るほか、図13、図14に示すごとく、折曲げた後の絶
縁体フィルム15の角となる部分に切り欠きを設け、こ
の部分に導体薄膜33の舌部34を形成しておく。ボー
ド搭載時に、この張出した舌部34を折曲げ、ボード上
の特定電位を与えるランド部35に接続することで、電
位を固定することができる。
施の形態11による半導体装置の製造方法を示す断面図
である。実施の形態11は、実施の形態2の変形で、実
施の形態2の製造方法を示す、図3(a)の段階で、半
導体素子1及び半導体素子搭載部分の絶縁体フィルム1
5の周囲を、封止樹脂19でいったん覆った後、封止樹
脂19より露出した絶縁体フィルム15を、半導体素子
1の搭載面と反対側に折り曲げ、封止樹脂19に接着な
どの方法で固定する製造方法である。
施の形態12による半導体装置を示す断面図である。実
施の形態12は、実施の形態11に示す半導体装置の製
造方法によって得られた半導体装置の構造を示してい
る。
施の形態13による半導体装置を示す断面図である。実
施の形態13は、実施の形態12に加え、樹脂封止の
際、半導体素子1の裏面を露出し、露出した部分と半導
体素子搭載面の封止樹脂19の表面に金属キャップ31
を貼り付けることで、実施の形態6の放熱効果や実施の
形態7の折曲部分保護効果を同様に持たせることができ
る。
施の形態14による半導体装置を示す断面図である。実
施の形態14は、板材を用いない、実施の形態9の変形
で、絶縁体フィルム15として、半導体素子1の外周よ
りひとまわり大きい窓、いわゆるデバイスホールを設け
たものを用い、絶縁体フィルム15の窓内に突出するよ
うに、絶縁体フィルム15上の金属配線16の一端を形
成し、この金属配線16の一端と半導体素子1上の電極
2を、窓を介して接続する。即ち半導体素子1の電極形
成面と絶縁フィルム15上の金属配線16形成面が対向
しない状態で、窓を介して、電極2と金属配線16の一
端を接続し、配線フィルム13を半導体素子1の裏面に
達するように折り曲げ、半導体素子1の裏面に固定する
ものである。実施の形態14では、半導体装置を搭載す
る際の専有面積が、上述の実施の形態中最小にでき、半
導体素子1の電極2から、金属配線16の他の一端に接
続されたはんだボール17までの電送路を最短にできる
ため、電気的性能も向上する特徴がある。
施の形態15による半導体装置を示す断面図である。実
施の形態15は、実施の形態14の変形で、半導体素子
搭載側の制約あるいは半導体素子裏面の領域のみでは電
極数が足りない場合に有効な方法で、半導体素子1の外
周より一回り大きい窓を持った枠状の板材36を、配線
フィルム13の配線形成面の反対側に固定し、この枠状
の板材36を介在させて配線フィルム13を折り曲げる
もので、枠状の板材36の部分により、はんだボール1
7配置領域を広げることができるものである。
施の形態16による半導体装置を示す断面図であり、実
施の形態15をさらに変形させたものである。実施の形
態16では、枠状の板材の代わりに、相当の領域をもつ
窪み37を形成した板材38を用い、実施の形態15と
同様に配線フィルム13を窪み37形成面の裏側に達す
るように折曲げたものである。実施の形態16では、半
導体素子1上の電極2と、絶縁体フィルム15上の金属
配線16との結線前に、半導体素子1と配線フィルム1
3を窪み付き板材38によって固定できるため、実施の
形態15のように、半導体素子1上に突起状の電極を設
ける必要が必ずしもなく、絶縁体フィルムの窓より金属
配線を突出させる必要が必ずしもないため、半導体素子
1上の電極2と金属配線16の接合は、いわゆるワイヤ
ボンディングを用いることができるのが特徴である。な
お、この実施の形態16の場合でも、実施の形態15の
ような半導体素子1上の突起電極2と絶縁体フィルム1
5の窓より突出した金属配線16とを接合する構造を採
れることは明白である。
れているので、以下に示すような効果を奏する。絶縁体
フィルム上に形成された複数の金属配線を有する配線フ
ィルムと、この配線フィルム上に載置され、金属配線の
一端にそれぞれ接続されている複数の電極を一面に形成
した半導体素子を備え、配線フィルムは金属配線を外側
にして金属配線の他端が半導体素子の載置面と反対側に
配置されるよう折曲げられているので、半導体素子搭載
面から反対面に達する配線が形成され、スルーホールを
形成する必要がなく、またスルーホールのための加工し
ろを大きくとる必要がないため、配線密度を高めても小
型化できると共に、スルーホールが必要無くなること
で、安価に製造でき、端子数が多くなるほど顕著にな
る。
側で折曲げられるので、両側から配線を行うことができ
る。また、配線フィルムを構成する絶縁体フィルムの折
曲げ部分には、スリットが設けられているので、曲げ角
度を小さくでき、半導体装置の小型化が可能となる。ま
た、配線フィルムと折曲げられた配線フィルムの間に介
在される板材を金属板としたので、ノイズに強く、高速
な動作が可能な半導体装置とすることができる。また、
板材を構成する金属板は、接地電位または電源電位に接
続されているので、一層ノイズに強く、高速な動作が可
能な半導体装置とすることができる。
おり、配線フィルムは、このスリットを通って折曲げら
れているので、折曲げ部分の金属配線を保護することが
できる。また、配線フィルムは、金属配線が設けられた
面の反対側に導体薄膜が形成されているので、電気的な
性能を向上させることができる。また、配線フィルムの
導体薄膜は、特定電位に接続されているので、電気的な
性能を一層向上させることができる。
属キャップで覆われているので、放熱性と電気的特性が
改善される。また、金属キャップは、配線フィルムの折
曲げ部分の外側まで覆っているので、折曲げ部分の金属
配線を保護することができる。さらにまた、配線フィル
ムを構成する絶縁体フィルムには、窓が設けられてお
り、半導体素子をこの窓の部分に載置したので、金属配
線の電送路を短くすることができる。また、配線フィル
ムと折曲げられた配線フィルムの間には、絶縁体フィル
ムの窓に対応した窓を有する板材が介在されており、半
導体素子はこの板材の窓の部分に載置されているので、
窓を有する板材によって、金属配線に設けられるはんだ
ボールの配置領域を広げることができる。
ィルムの間には、絶縁体フィルムの窓に対応した窪みを
設けた板材が介在されており、半導体素子はこの板材の
窪みの部分に載置されるので、半導体素子の電極と配線
フィルムの金属配線との結線前に窪みに固定できるた
め、半導体素子の電極と金属配線との接続にワイヤボン
ディングを用いることができる。加えて、この発明に係
わる半導体装置の製造方法においては、配線フィルム上
に載置された半導体素子の電極に配線フィルムの金属配
線を接合する工程と、配線フィルムの半導体素子載置面
と反対側の所定部分に板材を配置する工程と、板材を介
して配線フィルムを折曲げ板材の反対側に固定する工程
と、半導体素子を樹脂封止する工程を含むので、簡単に
スルーホールを設ける必要のない半導体装置を製造する
ことができる。
素子の電極に配線フィルムの金属配線を接合する工程
と、半導体素子の周縁の所定部分と必要に応じて半導体
素子表面及び配線フィルムの半導体素子載置面の反対側
の面の所定部分を封止樹脂で覆う工程と、封止樹脂より
露出した配線フィルムを封止樹脂を介して折曲げ封止樹
脂の反対側に固定する工程を含むので、簡単にスルーホ
ールを設ける必要のない半導体装置を製造することがで
きる。
示す断面図である。
示す上面図である。
製造方法を示す断面図である。
製造方法を示す断面図である。
示す上面図である。
示す断面図である。
示す断面図である。
示す断面図である。
示す断面図である。
を示す断面図である。
を示す断面図である。
置を示す断面図である。
置を示す上面図である。
置の導体薄膜を示す断面図である。
置の製造方法を示す断面図である。
置を示す断面図である。
置を示す断面図である。
置を示す断面図である。
置を示す断面図である。
置を示す断面図である。
板材、15 絶縁体フィルム、16 金属配線、17
はんだボール、19 封止樹脂、25 金属板、28
金属膜、31 キャップ、33 導体薄膜、37 窪
み。
Claims (21)
- 【請求項1】 絶縁体フィルムとこの絶縁体フィルム上
に形成され、複数の金属配線を有する配線フィルム、こ
の配線フィルム上に載置され、配線フィルムの金属配線
の一端にそれぞれ接続されている複数の電極を一面に形
成した半導体素子を備え、上記配線フィルムは金属配線
を外側にして金属配線の他端が半導体素子の載置面と反
対側に配置されるよう折曲げられていることを特徴とす
る半導体装置。 - 【請求項2】 配線フィルムの金属配線の他端には、は
んだボールが設けられていることを特徴とする請求項1
記載の半導体装置。 - 【請求項3】 少なくとも半導体素子は、樹脂で封止さ
れていることを特徴とする請求項1または請求項2記載
の半導体装置。 - 【請求項4】 配線フィルムは、半導体素子の両側で、
または半導体素子の四辺に沿って折曲げられることを特
徴とする請求項1乃至請求項3のいずれか一項記載の半
導体装置。 - 【請求項5】 配線フィルムを構成する絶縁体フィルム
の折曲げ部分には、スリットが設けられていることを特
徴とする請求項1乃至請求項4のいずれか一項記載の半
導体装置。 - 【請求項6】 配線フィルムと折曲げられた配線フィル
ムの間には板材が介在されていることを特徴とする請求
項1乃至請求項5のいずれか一項記載の半導体装置。 - 【請求項7】 板材は金属部材であることを特徴とする
請求項6記載の半導体装置。 - 【請求項8】 板材は、絶縁部材と金属部材とを有する
ことを特徴とする請求項6記載の半導体装置。 - 【請求項9】 板材を構成する金属部材は、接地電位ま
たは電源電位に接続されていることを特徴とする請求項
7または請求項8記載の半導体装置。 - 【請求項10】 板材には、スリットが設けられてお
り、配線フィルムは、このスリットを通って折曲げられ
ていることを特徴とする請求項6記載の半導体装置。 - 【請求項11】 配線フィルムと折曲げられた配線フィ
ルムの間には樹脂部材が介在されていることを特徴とす
る請求項1乃至請求項5のいずれか一項記載の半導体装
置。 - 【請求項12】 配線フィルムは、金属配線が設けられ
た面の反対側に導体薄膜が形成されていることを特徴と
する請求項1乃至請求項5のいずれか一項記載の半導体
装置。 - 【請求項13】 配線フィルムの導体薄膜は、特定電位
に接続されていることを特徴とする請求項12記載の半
導体装置。 - 【請求項14】 半導体素子は、電極面を配線フィルム
の金属配線に対向させて載置されていることを特徴とす
る請求項1乃至請求項13のいずれか一項記載の半導体
装置。 - 【請求項15】 半導体素子の電極面と反対側は、金属
キャップで覆われていることを特徴とする請求項14記
載の半導体装置。 - 【請求項16】 金属キャップは、配線フィルムの折曲
げ部分の外側まで覆っていることを特徴とする請求項1
5記載の半導体装置。 - 【請求項17】 配線フィルムを構成する絶縁体フィル
ムには、窓が設けられており、半導体素子をこの窓の部
分に載置したことを特徴とする請求項1乃至請求項5の
いずれか一項記載の半導体装置。 - 【請求項18】 配線フィルムと折曲げられた配線フィ
ルムの間には、絶縁体フィルムの窓に対応した窓を有す
る板材が介在されており、半導体素子はこの板材の窓の
部分に載置されていることを特徴とする請求項17記載
の半導体装置。 - 【請求項19】 配線フィルムと折曲げられた配線フィ
ルムの間には、絶縁体フィルムの窓に対応した窪みを設
けた板材が介在されており、半導体素子はこの板材の窪
みの部分に載置されていることを特徴とする請求項17
記載の半導体装置。 - 【請求項20】 配線フィルム上に載置された半導体素
子の電極に配線フィルムの金属配線を接合する工程、配
線フィルムの半導体素子載置面と反対側の所定部分に板
材を配置する工程、板材を介して配線フィルムを折曲げ
板材の反対側に固定する工程、半導体素子を樹脂封止す
る工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項21】 配線フィルム上に載置された半導体素
子の電極に配線フィルムの金属配線を接合する工程、半
導体素子の周縁の所定部分と必要に応じて半導体素子表
面及び配線フィルムの半導体素子載置面の反対側の面の
所定部分を封止樹脂で覆う工程、封止樹脂より露出した
配線フィルムを封止樹脂を介して折曲げ封止樹脂の反対
側に固定する工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25142296A JP3535317B2 (ja) | 1996-09-24 | 1996-09-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25142296A JP3535317B2 (ja) | 1996-09-24 | 1996-09-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1098071A true JPH1098071A (ja) | 1998-04-14 |
JP3535317B2 JP3535317B2 (ja) | 2004-06-07 |
Family
ID=17222621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25142296A Expired - Fee Related JP3535317B2 (ja) | 1996-09-24 | 1996-09-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3535317B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100345075B1 (ko) * | 1999-12-16 | 2002-07-20 | 주식회사 하이닉스반도체 | 칩 사이즈 패키지 |
US7335970B2 (en) | 1996-12-03 | 2008-02-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
-
1996
- 1996-09-24 JP JP25142296A patent/JP3535317B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7335970B2 (en) | 1996-12-03 | 2008-02-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
US8154124B2 (en) | 1996-12-03 | 2012-04-10 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
KR100345075B1 (ko) * | 1999-12-16 | 2002-07-20 | 주식회사 하이닉스반도체 | 칩 사이즈 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP3535317B2 (ja) | 2004-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100368698B1 (ko) | 반도체패키지와,그것을이용한반도체장치및그제조방법 | |
JP3644662B2 (ja) | 半導体モジュール | |
US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
US6218731B1 (en) | Tiny ball grid array package | |
US6153924A (en) | Multilayered lead frame for semiconductor package | |
US10643948B2 (en) | Film package and package module including the same | |
US20040021220A1 (en) | IC package, connection structure, and eletronic device | |
JP2008091714A (ja) | 半導体装置 | |
KR20080013864A (ko) | 하나의 집적 회로를 다른 집적 회로 상에 적층하기 위한구조 | |
JP2004103843A (ja) | 電子素子およびその電子素子を用いた電子装置 | |
JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
US6037656A (en) | Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof | |
JPS6394645A (ja) | 電子装置 | |
CA2154719A1 (en) | Multi-chip module semiconductor device | |
JP2973646B2 (ja) | ベアチップlsiの実装構造 | |
JPH1098071A (ja) | 半導体装置及びその製造方法 | |
JPH0730215A (ja) | 混成集積回路装置 | |
US6278190B1 (en) | Semiconductor device | |
JP2691352B2 (ja) | 電子部品塔載装置 | |
WO2024004846A1 (ja) | モジュール | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
KR100244090B1 (ko) | 패키지형 집적회로장치와 그 제조방법 | |
JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
JPH03255655A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |