CN101283439A - 形成具有高反型层迁移性的碳化硅mosfets的方法 - Google Patents

形成具有高反型层迁移性的碳化硅mosfets的方法 Download PDF

Info

Publication number
CN101283439A
CN101283439A CNA2006800341315A CN200680034131A CN101283439A CN 101283439 A CN101283439 A CN 101283439A CN A2006800341315 A CNA2006800341315 A CN A2006800341315A CN 200680034131 A CN200680034131 A CN 200680034131A CN 101283439 A CN101283439 A CN 101283439A
Authority
CN
China
Prior art keywords
oxide layer
type
oxide
layer
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800341315A
Other languages
English (en)
Other versions
CN101283439B (zh
Inventor
M·达斯
B·哈尔
S·克里什纳斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN101283439A publication Critical patent/CN101283439A/zh
Application granted granted Critical
Publication of CN101283439B publication Critical patent/CN101283439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在碳化硅上形成氧化层的方法，该方法包括在碳化硅层上热生长氧化层，和在大于1175℃温度下，最优选1300℃，包含NO的环境中退火该氧化层。该氧化层可以在碳化硅管中在NO中被退火，该碳化硅管可以用碳化硅进行涂布。为了形成氧化层，初步氧化层可以在干燥O2中在碳化硅层上进行热生长，并且该初步氧化层可以在湿O2中被再氧化。

Description

形成具有高反型层迁移性的碳化硅MOSFETS的方法
相关申请
本申请要求获得在2005年9月16日提交的美国临时专利申请60/717,953的优先权，该申请的公开内容通过参考在其全文中的说明在此被引入。
政府利益声明
本发明至少部分地是在美国空军(合同号FA8650-04-2-2410)和ARL/MTO(合同号W911NF-04-2-0022)的支持下完成。政府在本发明中具有某些权利。
发明领域
本发明涉及制造电源装置的方法和获得的装置等等，特别地涉及碳化硅电源装置和制造碳化硅电源装置的方法。
背景
电源半导体装置被广泛地用于传送大电流和支持高电压。现代电源装置通常从单晶硅半导体材料被制成。一种广泛地使用的电源装置是电源金属氧化物半导体场效应晶体管(MOSFET)。在电源MOSFET中，控制信号被传递给栅电极，该栅电极与半导体表面通过插入的绝缘体被隔开，该绝缘体可以是，但不限于二氧化硅。电流传导通过多数载流子的迁移而发生，而不存在少数载流子的注入，该少数载流子的注入被用于双极晶体管运行中。电源MOSFETs可以提供极好的安全工作区域，和可以被并行输入晶胞结构。
对于本领域技术人员是熟知的，电源MOSFETs可以包括横向结构或垂直结构。在横向结构中，漏极、栅和源极端子都在基片的相同的表面上。相反，在垂直结构中，源和漏极在基片的相反的表面上。
一种广泛的运用的硅电源MOSFET是双扩散MOSFET(DMOSFET)，该双扩散MOSFET通过使用双重扩散方法进行制备。在这些装置中，p-基极区域和n+源区域通过在掩模中的共同开口进行扩散。该p-基极区域比该n+电源更深入地被压入。在p-基极和n+源区域之间的横向扩散的差异形成表面沟道区域。
在电源装置方面的最新开发努力还包括研究碳化硅(SiC)装置用于电源装置的用途。碳化硅(SiC)具有电学性质和物理性质的组合，这种性质组合使得它对于用于高温、高压、高频和高功率的电子装置是有吸引力的。这些性质包括3.0eV的带隙、4MV/cm的电场击穿、4.9W/cm-K的导热性、和2.0×107cm/s的电子漂移速度。
因此，这些性质可以使得碳化硅电源装置在较高的温度下以较高的功率水平和/或具有比常规的硅基电源装置更低的特定通导电阻运行。碳化硅装置优于硅装置优越性的理论分析在Bhatnagar等人在题目为″Comparison of 6H-SiC，3C-SiC and Si for Power Devices″，IEEETransactions on Electron Devices，Vol.40，1993，pp.645-655的发表中可以找到。用碳化硅制造的电源MOSFET在题目为″Power MOSFET inSilicon Carbide″且转让给该本发明的受让人的美国专利5,506,421 toPalmour。
4H-SiC电源DMOSFETs具有提供显著的优于常规的高压硅电源开关的优点的可能。然而，热生长用于这些装置的可接受的栅氧化层可能是困难的。大量努力已经集中于降低在SiC/SiO2界面的界面阱密度(DIT)以便增加装置的沟道迁移率(μCH)。在1175℃的一氧化氮(NO)退火已经增加了μCH从个位数到约30cm2/Vs。参看，例如G.Y.Chung，等人，IEEEElectron Dev.Let.22，176(2001)。研究员已经证明在包含金属杂质的环境中通过氧化得到更高的沟道迁移率(约150cm2/Vs)。参看，例如美国专利6,559,068。然而上述的方法可能导致显著的氧化物污染，可能提供不受控制的氧化速度
Figure A20068003413100061
和/或可能与高温处理步骤(如，可用于欧姆接触退火)不相容。
概述
根据本发明的一些实施方案，在碳化硅上形成氧化层的方法包括在碳化硅层上热生长氧化层，和在包含NO环境中在大于1175℃的温度时退火该氧化层。
退火该氧化层可以在包含NO的环境中在约1200℃-约1600℃的温度时退火该氧化层。在特别的实施方案中，退火该氧化层可以在包含NO环境中在约1300℃的温度时退火该氧化层。而且，该氧化层可以被退火约2小时。
该方法可以进一步包括将氧化层置于碳化硅管中的碳化硅层上，和退火该氧化层可以包括退火在该碳化硅管中的氧化层。该碳化硅管可以包括在上面具有碳化硅涂层的碳化硅管。在碳化硅管上的碳化硅涂层可以包括通过化学气相沉积在该碳化硅管上沉积的碳化硅涂层。
热生长该氧化物可以包括在存在金属杂质时热生长该氧化物。特别地，热生长该氧化物可以包括在含有金属杂质的氧化铝存在时热生长该氧化物。热生长该氧化层可以包括热生长该氧化层至约
Figure A20068003413100071
的厚度。热生长该氧化层可以包括在干燥O2中和在约1200℃温度下在碳化硅层上热生长初步氧化层，和在湿O2中和在约950℃温度下再氧化该初步氧化层。
该碳化硅层可以包括具有离轴取向的4H p-型碳化硅外延层，该方向可以被定义为与(0001)平面约8°的方向。
形成根据本发明的一些实施方案的碳化硅MOS结构的方法，该方法包括在碳化硅层上热生长氧化层，和在包含NO环境中在大于1175℃的温度下退火该氧化层和在该氧化层上形成栅电极。
该方法可以进一步包括在该氧化层上形成栅接触，该栅接触包括多晶硅和/或金属。
该碳化硅层可以包括p-型碳化硅的区域，和该方法可以进一步包括在p-型碳化硅区域中形成n-型区域。热生长该氧化层可以包括在p-型碳化硅区域上和至少部分地在n-型区域上热生长该氧化层。
该p-型碳化硅区域可以包括p-型外延层，和该n-型区域可以包括n-型源区域。该方法进一步包括在p-型外延层中形成n型漏区域，该p-型外延层与n型源区域被隔开，且它限定了该源区域和该漏区域之间的沟道区域。热生长该氧化层可以包括在沟道区域上热生长该氧化层。
该方法可以进一步包括在n型源区域和n型漏区域上形成欧姆接触，和在至少约500℃的温度下退火在n型源区域和n型漏区域上的欧姆接触。在欧姆接触退火后，该沟道区域在室温下可以具有至少约40cm2/Vs的沟道迁移率。
该p-型碳化硅区域可以包括注入的p-型阱区域，和该n型区域可以包括n型源区域。该方法可以进一步包括形成与n型JFET区域邻近的注入的p-型阱区域，该n型JFET区域从该结构的表面伸展到位于该p-型阱区域之下的漂移区域，和热生长氧化层可以包括在沟道区域上热生长该氧化层，该沟道区域在源区域和JFET区域之间的p-型阱区域中延伸。
该方法可以进一步包括在n型源区域和n型漏区域上形成欧姆接触，和在至少约500℃的温度下退火在n型源区域上的欧姆接触。在欧姆接触退火后，该沟道区域在室温下可以具有至少约35cm2/Vs的沟道迁移率。
附图简述
附图被包括以提供对本发明的进一步理解和被结合为本申请的组成部分，该附图举例说明了本发明的某些实施方案。在附图中：
图1是根据本发明的一些实施方案的横向电源MOSFET的横截面图。
图2是根据本发明的一些实施方案的垂直电源MOSFET的横截面图。
图3A是对于根据传统方法制成的MOSFET装置，电容的测量和理论值对电压的曲线；
图3B-3C是对于根据本发明的一些实施方案制成的MOSFET装置，电容的测量值和理论值对电压的曲线。
图4是对于根据本发明的一些实施方案制成的MOSFET装置以及根据一些传统方法制成的MOSFET装置，界面状态密度的曲线(DIT)对从导带的能级的曲线；
图5是对于根据本发明的一些实施方案制成的MOSFET装置以及根据一些传统方法制成的MOSFET装置，沟道迁移率对在室温下测量的栅压的曲线
图6是对于根据本发明的一些实施方案制成的横向MOSFET装置，沟道迁移率对在不同温度下测量的栅压曲线
图7是对于根据本发明的一些实施方案制成的注入的沟道MOSFET装置以及根据一些传统方法制成的MOSFET装置，沟道迁移率对在室温下测量的栅压曲线；和
图8是包括根据本发明的一些实施方案形成氧化物的MOS结构的SIMS分析的曲线图。
本发明实施方案的详细说明
在下文中通过参考在其中显示本发明的最优选实施方案的附图将更充分地描述本发明。然而，本发明可以以许多不同的形式进行表达，但不应该被认为被限制在本文中陈述的实施方案；而是，提供这些实施方案以便这些公开内容是彻底的和完全的，和将完全地将本发明的范围传达给本领域的技术人员。在这些附图中，为了明晰，层和区域的厚度被夸大。全文中相同编号表示相同的元件。
如本文中使用，术语″和/或″包括一个或多个相关列举项的任何和全部的组合。应当被理解的是，尽管该术语第一、第二、第三，等等，可能在本文中被使用以描述不同的元件、组分、区域、材料、层和/或部分，这些元件、组分、区域、层和/或部分不应该被限于这些术语。这些术语仅仅被用来使一种元件、组分、区域、层、材料或部分区域别于另一种元件、组分、区域、层、材料或部分。因此，下面讨论的第一元件、组分、区域、层、材料或部分可以被称为第二元件、组分、区域、层、材料或部分而不偏离本发明的教导。
在本文中使用的术语仅仅是为了描述特别的实施方案和并不旨在限制本发明。如本文中使用的，单数形成″一个″、″一种″和″该″被认为也包括复数形式，除非上下文另外清楚地表示。应该进一步理解，当术语″包括″、″包含″、″含有″和/或″包含有″在本说明书中使用时，表示存在所说明的特点、整体、步骤、操作、元件、和/或组分，但不排存在和添加有一种或多种其它特点、整体、步骤、操作、元件、组分和/或它们的组。
在本文中通过参考横截面图说明描述了本发明的实施方案，该横截面图为本发明的被理想化的实施方案(和过渡结构)的示意图。在附图中的层和区域的厚度可能被夸大以为了明晰。另外，附图的形状的偏离，作为例如制造工艺的结果和/或容许偏差将是预期的。因此，本发明的实施方案将不会被认为是被限制于在本文中举例说明的区域的特定形状，但将包含形状的偏差，该偏差来自于，例如制造。例如，被举例说明为矩形的注入区域一般地将具有圆形或弯曲的特点和/或在它的边缘的注入浓度的梯度，而不是从被注入到未注入区域的离散变化。同样地，由注入形成的隐埋区域可能导致一些在隐埋区域和表面之间的区域中的注入，通过该表面进行注入。因此，在附图举例说明的区域本质上是示意性的且他们的形状并不是被旨在举例说明装置的区域的真实的形状和不是被旨在来限制本发明的范围。
将被理解的是，当元件如层/区域或基片被认为是″在另一元件上″或延伸″到另一元件的上面″，它可以直接地在上面或直接地延伸到另一个元件的上面或还可能存在插入元件。相反地，当元件被认为是″直接地在另一元件上″或延伸″直接地到另一元件上面″，则没有插入元件存在。还将被理解的是，当元件被认为是与另一元件″连接″或″结合″，它可以与另一个元件直接地连接或结合或可能存在插入元件。相反地，当元件被认为是与另一元件″直接地连接″或″直接地结合″，则没有插入元件存在。
除非另外规定，在本文中使用的所有术语(包含技术的和科学的术语)具有与本发明所属领域的技术人员通常理解的相同的意思。将进一步被理解，术语(如在通常使用的词典定义的术语)应该被解释为具有与它们在本说明书的上下文中和相关领域的意思一致，且将不会被解释为理想化的或极度形式的意义，除非在本文中明白地定义为这样。
本发明的实施方案提供通过使用热成长的金属加强氧化(MEO)和/或高温(＞1175℃)NO退火制备的DMOSFET装置。两种处理可以降低DIT接近导带(Ec)，这可以使得在注入的和/或外延的沟道装置上有较高的反型层迁移性。而且，根据本发明的一些实施方案的MEO和/或NO处理可以显示出受控氧化速率
Figure A20068003413100101
和/或温度稳定性，这可以使得它们适于4H-SiC电源MOSFET的制造。
参考图1，举例说明根据本发明的实施方案的横向的MOSFET。
如在图1说明，n-沟道横向的MOSFET 10包含在基片12上生长的p-型外延层14，它可以是引导4HP SiC结晶的8°离轴。其它多种类型的和/或偏轴角的碳化硅也可以被用于基片12。在一些实施方案中，外延层14可以具有约5微米或以上的厚度和通过使用例如MOCVD方法形成，和可以用浓度为约5×1015-1×1016cm-3的p-型杂质(如硼和/或铝)进行掺杂。有时候外延层14可以具有小于5微米的厚度。在特定的实施方案中，外延层14可以具有约5微米的厚度和可以具有约5×1015cm-3的掺杂剂浓度。在一些实施方案中，外延层14的沟道区域可以通过离子注入进行掺杂且可以具有约1×1016cm-3-1×1019cm-3的掺杂剂浓度。
氮和/或磷离子可以被注入到外延层14中以形成n+源/漏区域16，这样该n+电源/漏区域具有约1×1019cm-3或更大的掺杂剂浓度。然而，如果该源/漏区域16的掺杂剂浓度小于1×1020，热退火可以被要求在其上形成欧姆接触。在特别实施方案中，该n+源/漏区域16以约1×1020cm-3的掺杂剂浓度用磷进行掺杂。在存在硅超压时该注入物可以被活化，例如用1650℃的氩退火。0.5微米厚的沉积氧化层可能作为场氧化物(未显示)。控制氧化物(即栅氧化层)在外延层14上之间且延伸到电源/漏区域16的上面。该控制氧化层18的厚度可以取决于装置的期望的工作参数。例如，以3MV/厘米的最大电场为基础选择氧化物厚度可以是合适的，该控制氧化层18可以具有约
Figure A20068003413100111
的厚度，它对应于15V的最大触发电压。
该控制氧化层18可以被生长，例如，使用多级氧化方法，该多级氧化方法包含在干燥O2中的氧化步骤然后在湿O2中再氧化(ReOx)，如，例如在美国专利5,972,801所述，它的空开内容以全文在此被引入作为参考。
例如，控制氧化层18可以通过干燥-湿式氧化法进行生长，该方法包含整体氧化物在干燥O2中生长然后在湿O2中退火整块氧化物。如本文中使用的，氧化物在湿O2中退火是指氧化物在包含O2和蒸发H2O的环境中的退火。在惰性气氛中的附加的退火可以在干燥氧化物生长和湿氧化物退火之间进行。干燥O2氧化物的生长可以在例如在石英管中在高达约1200℃的温度下在干燥O2中进行至少约2.5小时。进行干燥氧化物的生长以生长该整块氧化层达到期望厚度。该干燥生长的温度可能影响氧化物生长速率。例如，较高的处理温度可能产生较高的氧化物生长速率。最高的生长温度可能依赖于所使用的系统。
在一些实施方案中，该干燥O2氧化物生长可以在约1200℃的温度下在干燥O2进行约2.5小时。获得的氧化层可以在高达约1200℃的温度下在惰性气氛中进行退火。特别地，获得的氧化层可以在约1175℃的温度下在Ar中进行退火约1小时。湿O2氧化物退火(ReOx)可以在约950℃或更低的温度下进行至少约1小时的时间。湿O2退火的温度可以被限制以阻止在SiC/SiO2界面进一步热氧化生长，这可能引入附加的界面状态。特别地，湿O2退火可以在湿O2在约950℃温度下进行约3小时。获得的控制氧化层18可以具有约
Figure A20068003413100112
的厚度。
栅接触20在控制氧化物18上形成。该栅接触20可以包含，例如硼-掺杂多晶硅和/或蒸发铝。硼-掺杂多晶硅可以用来帮助调整装置的阈电压达到期望水平。用其它杂质掺杂的多晶硅，包含n型杂质，也可以被用作为栅接触20。在一些实施方案中，该处理的热平衡可能是关心的问题。在上述情况下，使用蒸发铝可以帮助降低热平衡。镍源/漏极接触22、24可以在源/漏区域16上形成。特别地，在n+电源/漏区域16上形成的镍接触22、24可以显示电阻行为而没有任何热压结。
参考图2，举例说明了根据本发明的一些实施方案的垂直电源MOSFET 30。垂直的碳化硅MOSFETs通常在晶胞中被复制。便于说明，将描述单个晶胞垂直MOSFET。
如在图2中所示，根据本发明的实施方案的MOSFET可以包含n+单晶碳化硅基片32。在基片的第一表面上提供了n-碳化硅漂移层34。该漂流层34的掺杂和厚度可以通过考虑装置的所期望的阻断电压进行测定。例如，对于高压装置，该漂流层34可以具有约5-约100微米的厚度和约8×1015-1×1016cm-3的掺杂浓度。第一和第二注入的p-型阱36可以具有约1×1018cm-3的掺杂剂浓度。在特别的实施方案中，该p-阱36可以具有约1×1018cm-3的掺杂剂浓度。p+碳化硅的注入的接触区域38也可以在p-阱36进行提供。该注入接触区域38可以，例如通过注入受体离子(硼和/或铝)被形成，以产生具有约1×1020cm-3的掺杂密度的区域38。特别地，由于较低的铝在SiC中更小的扩散性，注入的铝可以更适于接触区域38。
在与接触区域38邻近的p-型阱36中第一和第二n+源区域40。注入源区域40可以，例如通过注入供体离子以产生具有约1×1019cm-3或更高的掺杂密度的区域40。
n型碳化硅JFET区域41与n+源区域40邻接。JFET区域41与源40通过在p-型阱中的沟道区域43被隔开。延伸到n-层34的JFET区域41可以具有与漂移层34相似的掺杂剂浓度。然而，在一些实施方案中，该JFET区域41可以用n型杂质被注入以具有比漂移层34更高的掺杂剂浓度。例如，该JFET区域41可以用供体离子被注入以具有约1×1016-1×1017cm-3的掺杂密度。选择的实际的掺杂剂浓度可以取决于该装置的所期望的操作特性。
合适的绝缘材料的控制氧化物42，如SiO2，从JFET区域41和沟道区域43的上面延伸到n+源区域40。该控制氧化物42可以具有约500-约
Figure A20068003413100121
的厚度。特别地，该控制氧化物42可以具有约的厚度。
栅接触46在与沟道区域43相对面的控制氧化物42上被提供。源接触44在n+源区域40上形成。源接触44还在p+接触区域38上形成以缩短n+源区域到p阱区域。p阱区域36可以被相对高地掺杂以减少和/或防止开始由源区域40、阱区域36和漂移层34形成附加的NPN型晶体管。例如，p阱区域36可以具有约1×1015cm-3-约1×1018cm-3或更大的掺杂剂浓度。漏极接触48在p-型阱36对立面的基片32的表面上进行提供。漏极接触48可以通过例如使用镍而形成。
在一些实施方案中，热生长图1的装置10的控制氧化物18和/或热生长图2的装置30的控制氧化物42可以在一氧化氮(NO)中在约1175℃以上的温度下进行退火。在一些实施方案中，控制氧化物18、42可以在NO中在约1175℃以上且在氧化物开始物理上分解的温度(该温度可以是例如约1500℃-1600℃或以上的温度)以下进行退火。在一些实施方案中，控制氧化物18、42可以在NO中在约1200℃-约1500℃的温度下进行退火。特别地，控制氧化物18、42可以在NO中在约1300℃温度下进行退火。该退火时间可以取决于所选择的退火温度。例如，对于1300℃退火，退火时间可以是约2小时。
在一些实施方案中，金属的杂质可以通过在氧化铝存在时氧化装置10、30的沟道区域被加入到该控制氧化膜18、42中，如在，例如2005年9月16日提交的共同转让的题目为″Methods of Fabricating OxideLayers on Silicon Carbide Layers Utilizing Atomic Oxygen″的美国专利申请11/229,476中所描述，它的公开内容在此以全文被引入作为参考。特别地，氧化铝可以通过在氧化室中邻近氧化中的晶片安装氧化铝圆片进行提供。在一些实施方案中，在退火系统中存在的唯一的氧化铝可以是氧化铝圆片。通过限制该系统中的氧化铝为氧化铝圆片，控制和/或限制氧化速度可以是可能的。
特别地，MEO氧化可以通过将99.8％纯氧化铝圆片放置在正被氧化的SiC基片旁边而进行。完成上述的一种方法为在退火管中与晶片平行的和邻近安装氧化铝圆片。与氧化铝圆片接近的SiC基片的区域可以显示增强的氧化作用。
垂直的MOSFET结构还可以通过使用如在美国专利6,653,659所描述的外延的p-型层而形成，其公开内容在此以全文被引入作为参考。
试验结果
下面试验结果仅仅作为实施例被提供和不应该被认为是限制本发明。在8°离轴(0001)引导的4HP基片上生长的5微米、5×1015cm-3的p-型外延层上制备了n型沟道横向的MOSFETs作为测试结构。磷被注入以形成源/漏区域和大的铝剂量(1×1018cm-3箱形断面)被注入以模拟对于装置的一半(即注入沟道装置)的DMOSFET p-阱区域。注入物通过在1650℃下在Ar中用Si超压进行活化约5分钟-约1小时。可以在注入物被活化之后进行牺牲氧化作用以便改善外延层的表面。而且，场氧化物可以生长和被图案化以暴露装置的激活区域。场氧化物的生长还可以包括在装置的激活区域的牺牲加热氧化。
然后0.5微米厚的氧化层被沉积和被图案化为场氧化物。在一些晶片中(在本文中被称为ReOx晶片)，
Figure A20068003413100141
厚的控制氧化物在1200℃下在干燥O2中生长然后是950℃湿再氧化(ReOx)。一些晶片(MEO晶片)，在有金属杂质存在时被热氧化以形成具有约
Figure A20068003413100142
-约
Figure A20068003413100143
的厚度tox的控制氧化物。在一些晶片中(在本文中被称为NO晶片)，控制氧化物通过使用如上所述的再氧化方法进行生长和随后在NO中在1300℃下在碳化硅管中进行原位退火，该碳化硅管用高质量的通过化学气相沉积进行沉积的碳化硅进行涂布。
为了形成MEO晶片，多个将被氧化的SiC晶片被置于在SiC桨上的SiC船中。99.8％纯氧化铝圆片被垂直安装在每个船之间，与在船中的圆片平行。包含船、SiC和氧化铝圆片的桨在N2和O2流中被插入具有800℃负荷温度的SiC退火管中。在退火管的内部温度被逐步提升到1000℃，且该SiC晶片被氧化约6.5小时。然后，SiC晶片在N2中在1000℃进行退火约5.5小时，然后退火管被冷却两小时。
硼掺杂多晶硅被沉积以形成用于ReOx和NO晶片的栅电极，而蒸发的铝被用于MEO晶片以减少或使热平衡减少到最少。镍接接触在源/漏区域上通过蒸发和上升而形成。在MEO晶片中，接触在大约500℃被退火以制造接触电阻。梅奥晶片的退火被限制在500℃以保护该铝栅。对于NO晶片，接触可以在较高的温度下退火(例如约825℃)。伴随n型晶片同样被氧化和金属化以产生NMOS电容器用于对比目的。横向的MOSFETs用400μm×400μm的沟道尺寸被形成以制得占优势的沟道电阻便于场效应迁移率的提取和电容-电压(C-V)的测量。
装置的场效应迁移率的测量还伴随着接地(grounding)晶片的源接触和后侧和对漏极接触施加50mV的固定电压。栅压被扫描以获得Ids-VG曲线。然后迁移率值由提取数据进行计算。
图3A-3C分别显示了ReOx、NO和MEO晶片测量的NMOS C-V对理论上的C-V绘制的曲线。理想C-V被公式化以便考虑金属-半导体的工作函数差异(ΦMS)和有效的固定电荷密度(QF)。ReOx和MEO样品分别具有-1.6×1012cm2和-6.5×1011cm2的负的QF，它们可以表明带阴电荷的中间带状态的高密度，该状态在测量扫描期间没有改变占有率。另一方面，NO样品具有8.3×1011cm-2的正的QF。如在图3A中说明，由于Ec附近的界面阱，ReOx样品还显示出显著的从平带到积累的伸展。NO样品(图3B)显示出明显的改进和仅仅轻微的伸展，而MEO样品C-V曲线(图3C)事实上与理论曲线是一致的。
图4是MEO、NO和ReOx MOSFET装置的界面状态密度(DIT)对从导带的能级的曲线。在图4中显示的室温AC电导率测定，同时对于NO和MEO晶片，在可测量的能量范围内(高达低于Ec的0.2eV)显示出同等低的界面状态密度(DIT)。如果NO阱分布比导带边缘附近的MEO分布增加更快，这些在C-V曲线和电导结果之间的明显矛盾是可以协调一致。
在MEO方法中观察到了增加的氧化速度。然而，这些效果可以被控制以产生可接受的
Figure A20068003413100151
厚的栅氧化层厚度。据相信，MEO的氧化速度可以通过限制/控制晶片向氧化铝的暴露而被控制/减少。例如，如上所述，在氧化作用期间存在氧化铝被限制于被设置在氧化中的SiC晶片的附近的氧化铝圆片。
图5是对于外延的沟道(即横向的)MEO、NO和ReOx MOSFET装置，沟道迁移率对在室温下测定的栅压的曲线。MEO和NO MOSFETs都显示出分别具有69和49cm2/Vs的峰值μcH的改善接通特性。对于MEO的峰值沟道迁移率μcH大致是在H.Olafsson，Ph.D.Dissertation，Chalmers University(2004)中的报告值的50％。然而，如在图6说明的，它是对于横向的MEO MOSFET装置的沟道迁移率对在不同的温度下测量的栅压的曲线，对于MEO装置在150℃的测量温度下低场迁移率增加到160cm2/Vs，与由Olafsson在热循环后观察到的不可逆的33％的迁移率降低相反。在室温下(在图6中描述的高温测量后)MEO MOSFET的重复测量显示了与原来室温曲线相似的形状，但偏移了一些电压值，可能由于迁移离子的运动原因。
对于NO晶片的峰值沟道迁移率μcH表示比由上面Chung的报告值有67％的增加。如图7所示，该注入沟道MOSFETs的接通特性仅仅稍微地被削弱，对于MEO和NO，分别具有可观的48和34cm2/Vs的峰值沟道迁移率μCH，除了1×1018cm-3铝注入物。
Olafsson还报告了MEO氧化物对快速的热退火(RTA)的敏感性。为了形成好的电源MOSFETs，利用RTA热压结该欧姆接触以获得低电阻、电稳定性和/或结构完整性是期望的。在MEO晶片情况下，尽管特定的机理没有完全被理解，注意到高质量MOS界面经受住了高温RTA和在MOSFET特性中很小变化是令人鼓舞的。
由于MEO MOSFET的改善的性能，进行了对MEO氧化物的研究。SIMS分析显示出穿过氧化物仅仅1018cm-3的均匀分布的氮浓度。这些值接近对氮的SIMS检测极限和是小于有效氮钝化4H-SiC MOS界面一般需要的中央的1020cm-3的浓度的数量级。因此，明显地是氮化作用不可能是在MEO晶片中迁移率增强的来源。在图8显示的SIMS分析结果证实如美国专利6,559,068所述的高浓度金属杂质的存在(Fe和Cr)。值得注意的是，铁不是仅仅以高浓度存在，若非高离子浓度自始至终延伸到SiO2/SiC界面。
根据本发明的实施方案，通过使用NO和基于MEO的方法已经获得了改善的4H-SiC MOS界面。已知，NO退火较高的温度下提供较好的结果。然而，由于石英熔炉管的温度限制，上述的处理已经被限于1175℃。在本发明的一些实施方案中，在使用化学气相沉积法(CVD)用SiC涂布后的SiC管中加热氧化和NO退火可以克服常规处理技术的限制以提供例如1300℃以上的处理温度，这可以提供比1175℃时NO退火根本的改进，和在一些情况下，在低于Ec的0.2eV时，Du减少50％，反型沟道迁移率增加67％到49cm2/Vs。根据本发明的一些实施方案，MEO处理可以导致更好的性能，具有在室温下69cm2/Vs的峰值沟道迁移率增加到在1500℃时160cm2/Vs。在具有1×1018cm-3铝-注入沟道的MEO MOSFETs中，迁移率保持相当的48cm2/Vs。然而，在MEO处理的一些变化中，除去不需要的来自栅氧化层的污染物是所希望的，该污染物可以提供在SiO2-SiC界面的迁移载体，它可以影响阈电压。
根据本发明的实施方案形成的具有1×1018cm-3的掺杂的沟道的注入沟道MOSFET装置(包含在NO中在1300℃下退火)显示出35cm2/Vs的沟道迁移率。由于注入损伤，注入沟道装置的沟道迁移率预计低于外延的沟道装置的沟道迁移率。
在附图和说明书中，已经公开了本发明的典型的实施方案和，尽管使用了专业术语，它们仅仅以一般和描述的意义进行使用且不是为了限制的目的，本发明的保护范围在下面的权利要求中提出。

Claims (30)

1.一种在碳化硅上形成氧化层的方法，包括：在碳化硅层上热生长氧化层；和在大于1175℃温度下，包含NO的环境中退火该氧化层。
2.权利要求1的方法，其中退火氧化层包括在含有NO的环境中在约1200℃-约1600℃的温度下退火该氧化层。
3.权利要求1的方法，其中退火氧化层包括在包含NO的环境中在1300℃的温度时退火该氧化层。
4.权利要求3的方法，其中退火氧化层包括退火该氧化层约2小时。
5.权利要求1的方法，进一步包括：
将氧化层放置在碳化硅管中的碳化硅层上；
其中退火该氧化层包括退火在碳化硅管中的氧化层。
6.权利要求5的方法，其中碳化硅管包含在其上具有碳化硅涂层的碳化硅管。
7.权利要求6的方法，其中在碳化硅管上的碳化硅涂层包含通过化学气相沉积作用沉积在碳化硅管上的碳化硅涂层。
8.权利要求1的方法，其中热生长该氧化物包括在金属杂质存在时热生长该氧化物。
9.权利要求8的方法，其中热生长该氧化物包括在包含金属杂质的氧化铝存在时热生长该氧化物。
10.权利要求1的方法，其中热生长该氧化层包括热生长该氧化层至约的厚度。
11.权利要求1的方法，其中碳化硅层包含具有离轴取向的4H p-型碳化硅外延层，该方向可以被定义为与(0001)平面约8°的方向。
12.权利要求1的方法，其中热生长该氧化物包括：
在干燥O2中和在约1200℃温度下在碳化硅层上热生长初步氧化层；
和
在湿O2中和在约950℃温度下再氧化该初步氧化层。
13.一种形成碳化硅MOS结构的方法，包括：
在碳化硅层上热生长氧化层；
在含有NO的环境中在大于1175℃的温度下退火该氧化层；和
在该氧化层上形成栅电极。
14.权利要求13的方法，其中退火氧化层包括在含有NO的环境中在约1200℃-约1600℃的温度下退火该氧化层.
15.权利要求13的方法，其中退火氧化层包括在包含NO的环境中在约1300℃的温度时退火该氧化层。
16.权利要求15的方法，其中退火氧化层包括退该火氧化层约2小时。
17.权利要求13的方法，进一步包括：
将氧化层放置在碳化硅管中的碳化硅层上；
其中退火该氧化层包括退火在碳化硅管中的氧化层。
18.权利要求17的方法，其中碳化硅管包含在其上具有碳化硅涂层的碳化硅管。
19.权利要求18的方法，其中在碳化硅管上的碳化硅涂层包含通过化学气相沉积作用沉积在碳化硅管上的碳化硅涂层。
20.权利要求13的方法，其中热生长该氧化物包括在金属杂质存在时热生长该氧化物。
21.权利要求20的方法，其中热生长该氧化物包括在包含金属杂质的氧化铝存在时热生长该氧化物。
22.权利要求13的方法，其中热生长该氧化层包括热生长该氧化层至约的厚度。
23.权利要求13的方法，其中碳化硅层包含具有离轴取向的4H p-型碳化硅外延层，该方向可以被定义为与(0001)平面约8°的方向。
24.权利要求13的方法，其中热生长该氧化物包括：
在干燥O2中和在约1200℃温度下在碳化硅层上热生长初步氧化层；
和
在湿O2中和在约950℃温度下再氧化该初步氧化层。
25.权利要求13的方法，进一步包括：
在氧化层上形成栅接触接触，该栅接触包含包括多晶硅和/或金属.
26.权利要求25的方法，其中该碳化硅层包含p-型碳化硅区域，该方法进一步包括：
在p-型碳化硅区域中形成n-型区域；
其中热生长该氧化层包括在p-型碳化硅区域上和至少部分地在n-型区域上热生长该氧化层。
27.权利要求26的方法，其中该p-型碳化硅区域包含p-型外延层；
其中该n-型区域包含包括n-型源区域；
其中该方法进一步包括在p-型外延层中形成n型漏区域，该p-型外延层与n型源区域被隔开，限定了该源区域和该漏区域之间的沟道区域；和
其中热生长该氧化层可以包括在沟道区域上热生长该氧化层。
28.权利要求27的方法，进一步包括：
在n型源区域和n型漏区域上形成欧姆接触，和
在至少约500℃的温度下退火n型源区域和n型漏区域上的欧姆接触；
其中在欧姆接触退火后，该沟道区域在室温下具有至少约40cm2/Vs的沟道迁移率。
29.权利要求26的方法，其中p-型碳化硅区域包括注入的p-型阱区域；
其中该方法进一步包括形成与n型JFET区域邻近的注入的p-型阱区域，该n型JFET区域从该结构的表面伸展到位于该p-型阱阱区域之下的漂移区域；和
其中热生长氧化层包括在沟道区域上热生长该氧化层，该沟道区域在源区域和JFET区域之间的p-型阱区域中延伸。
30.权利要求27的方法，进一步包括：
在n型源区域上形成欧姆接触；和
在至少约500℃的温度下退火在n型源区域上的欧姆接触；
其中在欧姆接触退火后，该沟道区域在室温下可以具有至少约35cm2/Vs的沟道迁移率。
CN2006800341315A 2005-09-16 2006-09-12 形成具有高反型层迁移性的碳化硅mosfets的方法 Active CN101283439B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US71795305P 2005-09-16 2005-09-16
US60/717,953 2005-09-16
US11/486,752 2006-07-14
US11/486,752 US7727904B2 (en) 2005-09-16 2006-07-14 Methods of forming SiC MOSFETs with high inversion layer mobility
PCT/US2006/035285 WO2007035304A1 (en) 2005-09-16 2006-09-12 Methods of forming sic mosfets with high inversion layer mobility

Publications (2)

Publication Number Publication Date
CN101283439A true CN101283439A (zh) 2008-10-08
CN101283439B CN101283439B (zh) 2010-12-08

Family

ID=37561035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800341315A Active CN101283439B (zh) 2005-09-16 2006-09-12 形成具有高反型层迁移性的碳化硅mosfets的方法

Country Status (6)

Country Link
US (2) US7727904B2 (zh)
EP (1) EP1938363B1 (zh)
JP (1) JP5603008B2 (zh)
CN (1) CN101283439B (zh)
TW (1) TW200731406A (zh)
WO (1) WO2007035304A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169104A (zh) * 2010-12-22 2011-08-31 重庆邮电大学 基于SiC的MOSFET的汽车发动机用氧传感器
CN104428878A (zh) * 2012-08-07 2015-03-18 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN104658903A (zh) * 2015-01-30 2015-05-27 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN104885199A (zh) * 2013-02-07 2015-09-02 住友电气工业株式会社 半导体器件
CN105957898A (zh) * 2016-07-05 2016-09-21 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法
CN107393814A (zh) * 2017-08-10 2017-11-24 中国科学院上海微系统与信息技术研究所 一种mos功率器件及其制备方法
CN110783173A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅氧化层的方法
CN111403280A (zh) * 2020-03-31 2020-07-10 中国科学院微电子研究所 一种碳化硅mos电容器件及其制作方法
CN113035709A (zh) * 2021-03-01 2021-06-25 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5728153B2 (ja) * 2008-09-26 2015-06-03 株式会社東芝 半導体装置の製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
JP2012064873A (ja) * 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
WO2012063310A1 (ja) * 2010-11-08 2012-05-18 株式会社日立製作所 半導体装置
CN102184964B (zh) * 2011-05-12 2013-03-20 西安电子科技大学 N沟道积累型SiC IEMOSFET器件的制备方法
US9269580B2 (en) * 2011-06-27 2016-02-23 Cree, Inc. Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US9257283B2 (en) 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP2014063949A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP6189131B2 (ja) * 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
US9991376B2 (en) 2013-09-20 2018-06-05 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9214572B2 (en) 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
CN107078158B (zh) 2014-11-06 2020-08-28 三菱电机株式会社 碳化硅半导体装置及其制造方法
JP6584966B2 (ja) * 2016-01-12 2019-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
US10032694B2 (en) 2016-03-08 2018-07-24 Toyota Motor Engineering & Manufacturing North America, Inc Power electronics assemblies having a semiconductor cooling chip and an integrated fluid channel system
US10121729B2 (en) * 2016-07-25 2018-11-06 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies having a semiconductor device with metallized embedded cooling channels
CN111725330A (zh) * 2019-03-21 2020-09-29 中国科学院微电子研究所 一种碳化硅mos电容栅氧化层的制备方法
JP7259139B2 (ja) 2020-03-17 2023-04-17 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 絶縁ゲート構造、それを伴うワイドバンドギャップ材料パワーデバイス、およびその製造方法
JP7271484B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
CA1075437A (en) 1975-07-28 1980-04-15 Malcolm E. Washburn Porous silicon oxynitride refractory shapes
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPS648633A (en) 1987-07-01 1989-01-12 Hitachi Ltd Semiconductor device
JPS648633U (zh) 1987-09-16 1989-01-18
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5030600A (en) 1988-10-06 1991-07-09 Benchmark Structural Ceramics Corp. Novel sialon composition
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JPH0718056B2 (ja) 1990-04-27 1995-03-01 株式会社コロイドリサーチ 酸窒化物セラミックスファイバーの製造方法
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JP3494304B2 (ja) 1993-02-01 2004-02-09 富士ゼロックス株式会社 薄膜半導体装置の製造方法
JP2531572B2 (ja) 1993-08-09 1996-09-04 東芝セラミックス株式会社 石英ガラスの酸窒化方法および表面処理方法
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
JPH07221038A (ja) 1994-02-04 1995-08-18 Matsushita Electron Corp 熱処理炉
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JP3739507B2 (ja) * 1995-12-26 2006-01-25 東海カーボン株式会社 熱処理用治具の製造方法
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6130160A (en) * 1996-10-02 2000-10-10 Micron Technology, Inc. Methods, complexes and system for forming metal-containing films
US6091077A (en) 1996-10-22 2000-07-18 Matsushita Electric Industrial Co., Ltd. MIS SOI semiconductor device with RTD and/or HET
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
JP2000201050A (ja) 1998-11-02 2000-07-18 Ngk Insulators Ltd 表面弾性波装置用基板およびその製造方法
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6261976B1 (en) 1999-03-18 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Method of forming low pressure silicon oxynitride dielectrics having high reliability
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4531164B2 (ja) 1999-08-23 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US7148153B2 (en) * 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
ATE518238T1 (de) * 2000-10-03 2011-08-15 Cree Inc Verfahren zur herstellung von einer oxydschicht auf einem siliziumkarbidschicht mittels n2o
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP2002274983A (ja) * 2001-03-12 2002-09-25 Tokai Konetsu Kogyo Co Ltd ＳｉＣ膜を被覆した半導体製造装置用部材およびその製造方法
US6707011B2 (en) 2001-04-17 2004-03-16 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US6600138B2 (en) 2001-04-17 2003-07-29 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US6632747B2 (en) 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
EP1271636A1 (en) * 2001-06-22 2003-01-02 Infineon Technologies AG Thermal oxidation process control by controlling oxidation agent partial pressure
US6559068B2 (en) * 2001-06-28 2003-05-06 Koninklijke Philips Electronics N.V. Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
JP2004281672A (ja) * 2003-03-14 2004-10-07 Hitachi Kokusai Electric Inc 熱処理装置及び基板の製造方法
JP4164575B2 (ja) * 2003-10-02 2008-10-15 独立行政法人産業技術総合研究所 半導体装置の製造方法
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169104A (zh) * 2010-12-22 2011-08-31 重庆邮电大学 基于SiC的MOSFET的汽车发动机用氧传感器
CN106449380A (zh) * 2012-08-07 2017-02-22 住友电气工业株式会社 碳化硅半导体器件
CN104428878A (zh) * 2012-08-07 2015-03-18 住友电气工业株式会社 碳化硅半导体器件及其制造方法
US9627488B2 (en) 2012-08-07 2017-04-18 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
US9425263B2 (en) 2012-08-07 2016-08-23 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN104885199A (zh) * 2013-02-07 2015-09-02 住友电气工业株式会社 半导体器件
CN104885199B (zh) * 2013-02-07 2017-06-23 住友电气工业株式会社 半导体器件
CN104658903A (zh) * 2015-01-30 2015-05-27 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN105957898A (zh) * 2016-07-05 2016-09-21 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法
CN105957898B (zh) * 2016-07-05 2019-09-24 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法
CN107393814A (zh) * 2017-08-10 2017-11-24 中国科学院上海微系统与信息技术研究所 一种mos功率器件及其制备方法
CN110783173A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅氧化层的方法
CN111403280A (zh) * 2020-03-31 2020-07-10 中国科学院微电子研究所 一种碳化硅mos电容器件及其制作方法
CN113035709A (zh) * 2021-03-01 2021-06-25 同辉电子科技股份有限公司 一种改善SiC器件界面特征的方法

Also Published As

Publication number Publication date
US8536066B2 (en) 2013-09-17
CN101283439B (zh) 2010-12-08
US20080233285A1 (en) 2008-09-25
JP5603008B2 (ja) 2014-10-08
TW200731406A (en) 2007-08-16
WO2007035304A1 (en) 2007-03-29
US7727904B2 (en) 2010-06-01
US20100221924A1 (en) 2010-09-02
EP1938363A1 (en) 2008-07-02
JP2009509338A (ja) 2009-03-05
EP1938363B1 (en) 2014-06-25

Similar Documents

Publication Publication Date Title
CN101283439B (zh) 形成具有高反型层迁移性的碳化硅mosfets的方法
US6107142A (en) Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US7883949B2 (en) Methods of forming silicon carbide switching devices including P-type channels
CN101425539B (zh) 高迁移率沟槽金属氧化物半导体场效应晶体管
EP2740148B1 (en) Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions
CN100555663C (zh) 碳化硅器件及其制造方法
US6100169A (en) Methods of fabricating silicon carbide power devices by controlled annealing
US9515145B2 (en) Vertical MOSFET device with steady on-resistance
CN105210193B (zh) 具有埋置阱区和外延层的场效应晶体管器件
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
CN113196499A (zh) 垂直碳化硅功率mosfet和igbt及其制造方法
US20110147764A1 (en) Transistors with a dielectric channel depletion layer and related fabrication methods
JP3941641B2 (ja) 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置
EP1908118B1 (en) Method for producing a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant