CN101258787A - 带有集成电器件的印刷电路板多层结构和制造方法 - Google Patents

带有集成电器件的印刷电路板多层结构和制造方法 Download PDF

Info

Publication number
CN101258787A
CN101258787A CNA2006800323285A CN200680032328A CN101258787A CN 101258787 A CN101258787 A CN 101258787A CN A2006800323285 A CNA2006800323285 A CN A2006800323285A CN 200680032328 A CN200680032328 A CN 200680032328A CN 101258787 A CN101258787 A CN 101258787A
Authority
CN
China
Prior art keywords
layer
plug
patchcord
unit piece
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800323285A
Other languages
English (en)
Other versions
CN101258787B (zh
Inventor
乌尔里克·奥肯富斯
托马斯·戈特瓦尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Publication of CN101258787A publication Critical patent/CN101258787A/zh
Application granted granted Critical
Publication of CN101258787B publication Critical patent/CN101258787B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及一种印刷电路板多层结构，该结构具有由多个电绝缘和/或导电的层(7，9，10，11)组成的叠层和在该叠层内部的至少一个无源或有源电器件(2)，该电器件在侧向上仅在叠层的面积范围的一部分区域内延伸并具有至少一个安装于其上的无源或有源电器件(2)和相关的布线结构(4，5)。本发明还涉及一种有关的制造方法。根据本发明，在两个整个平面的电绝缘液态树脂层或预浸胶层(7，9)之间嵌入插件块(1)，所述液态树脂层或预浸胶层覆盖该插件块的两侧，其中，所述插件块的所有侧都被在对结构进行挤压或层压时液化的树脂材料包围。本发明的结构及其制造方法可以用于印刷电路板技术。

Description

带有集成电器件的印刷电路板多层结构和制造方法
技术领域
本发明涉及一种根据权利要求1的前序部分所述的印刷电路板多层结构以及相关的制造方法。在此，电器件的概念也包括电子器件。
背景技术
最近，具有由多个电绝缘和/或设有印制线路结构(Leiterbahnstructur)的层组成的叠层(Schichtstapel)和在该叠层内部的至少一个无源或有源电器件的印刷电路板多层结构，对于将无源电器件(如电容和电阻)和/或有源器件(如半导体芯片)集成到所谓的多层类型的电路板内部而言越来越具有重要的意义。所述多层结构包括由多个叠置的电绝缘或导电层组成的叠层(例如由预浸胶树脂材料制成)以及设置于所述叠层之间的包含带有布置于其上的印制线路结构的适当支承面的电导体结构面。所述叠层例如在使用介电预浸胶层的情况下通过层压或挤压制成，其中，叠置的层的至少一部分的一侧或两侧设有导电层，所述导电层在叠置之前构成一种所希望的印制线路图形。通常，为了对设有印制线路的层进行所谓的内嵌，即使其置于叠层内部，采用一种具有铜包层(Kupferkaschierung)的环氧树脂作为支承层材料。为了对设有印制线路结构的层进行所谓外置(即位于外部)的结构化，通常在介电预浸胶层上敷设(auflegen)通过挤压工序与预浸胶层牢固地相连的铜箔。
已知的是，对于这样一种在印刷电路板上的有源和/或无源电器件的集成，在为了制造叠层而叠放一个或多个另外的层并将所有结构层压或挤压到一起之前，将所述器件在没有印制线路的区域固定在设有印制线路的电绝缘基层上。在此，下一个介电层与支承所述器件的基层相连，所述介电层被设计为是整个的平面或者在电器件的区域内设有窗口或开槽区域。在此，窗口被理解为是完全穿透有关层的孔，而开槽则被理解为是被构造为仅有一侧在有关层内的深度小于层厚的凹槽。利用贯通触点实现了电器件引线接触部位与基层上的导电结构或者与叠层的其它面中的导电结构的接触，所述贯通触点在此为简单起见亦当被理解为是终止于所述接触部位的盲孔触点。作为替代，电器件在基层的电接触区域固定于其上并于该处的导电结构直接电连接。这些不同类型的印刷电路板多层结构例如记载于公开文献DE 19627543 A1、专利文献EP1230680 B1以及W.Bauer和S.Purger 2003年11月发表于EPP第48页的《印刷电路板中的有源和无源器件集成(Integration aktiver und passiver Bauelemente in dieLeiterplatte)》。
在公开文献DE 3125518A1中记载了一种用于连接电器件与外部电路的薄的布线装置，所述布线装置包括用于容纳电器件的基层、设在基层上的由有机材料制成的第一绝缘层、构造在第一绝缘层上并与电器件相连的布线结构，设在第一绝缘层上的由有机材料制成的第二绝缘层以及设在第一绝缘层上的引线，该布线装置架空地设置(freiliegen)在第二绝缘层内并与布线结构相连。采用带有开槽的金属或陶瓷基层作为基层，在开槽中容纳有所述电器件。构造在第一绝缘层上的布线结构接触设在电器件表面的引线。在参考专利文献US 3763404描述的实施方式中，示出了对器件在柔性布线基层表面上的布线，该基层设有用于接触设在布线基层以下高度的电器件的窗口区域，即使布线的引线结构穿过该窗口区域导引至器件的上侧引线位置。器件的接触同时用于器件在布线上的机械预安装，即，布线基层、布线和器件例如由连续的箔带处理预制而成。
在专利文献DE 69031350 T2中公开了一种电子多层封装组件(Mehrschicht-packung)，其具有由多个叠置的绝缘层和信号/参考电压层组成的陶瓷多层基层，该多层基层在上侧包括一个或多个用于容纳一个或多个并排设置的半导体芯片的开槽。在有关凹槽中的芯片安放在构造于开槽底面的连接介质层上，所述连接介质层例如由低共熔金合金或环氧材料或聚酰亚胺材料构成。在一个开槽中放置有多个芯片的情况下，安放在该开槽内的芯片结构的、在所述芯片之上另外包含中间布线面和内部芯片布线面的部分由多重导线/金属中间结合以及中间连接的绝缘位置组成。在设有所引入的芯片的基层上侧，叠放有由多个绝缘层和金属化层组成的多层薄膜结构，其中，所述金属化层通过贯穿触点与有关芯片的上侧的引线位置或与芯片结构的中间布线面和内部芯片布线面导电连接。
在专利文献US 5401688中公开了一种印刷电路板多层结构，该印刷电路板多层结构具有由多个设有印制线路结构的层组成的叠层，其中，至少一个半导体芯片嵌装在两个所述层之间。在对多层的印刷电路板多层结构的层压过程中，使芯片的结合坡(Bondhügel)和与其相对的相邻层的导体结构相接触。
发明内容
本发明所要解决的技术问题在于，提供一种本文开头所述类型的印刷电路板多层结构以及相关的制造方法，它们使一个或多个电器件能够以相对较小的成本和较高的功能可靠性集成到该多层结构内。
本发明通过提供一种具有权利要求1所述特征的印刷电路板多层结构和一种具有权利要求19所述特征的制造方法解决了这一技术问题。
在根据本发明的印刷电路板多层结构中，插件块以其相对于叠层较小的面积范围所有面(也包括侧面)完全地嵌入尤其是两个覆盖预浸胶层或液态树脂层(预浸胶层或液态树脂底层以及预浸胶层或液态树脂顶层)，以及在挤压或层压所述结构时在所述插件块相邻的预浸胶层区域或液态树脂层区域内液化并由此填充或填满插件块和相邻的叠层区域之间的缝隙或间隙的树脂材料。由此使得插件块完整地且无缝隙地嵌装在均质树脂环境内。
显然，在叠层中使用的液态树脂层或预浸胶层在对该结构的挤压或层压后相应地固化而构成电绝缘或介电层，如本领域技术人员所熟知的那样。为清楚起见，当前也将这些层以它们的最终的固化状态示出为液态树脂层或预浸胶层。
在根据权利要求2所述的本发明的扩展中，两个覆盖所述插件块的液态树脂或预浸胶层中的至少一个具有开槽，所述插件块或安装在该插件块上的(若干)器件位于该开槽中，即可以以其高度延伸的至少一部分容纳所述插件块或其上的器件。这能够由于大体上更大的高度而使对插件块或器件的容纳变得更容易，但是对于灵敏的插件块或器件而言，针对挤压/层压过程中为所述插件块或器件卸载机械压力，较小的厚度也明显具有优点。
在本发明的另一种有利扩展中，根据权利要求3，在所述两个覆盖所述插件块的液态树脂层或预浸胶层之间设有液态树脂中间层或预浸胶中间层，它们在插件块或至少一个安装在插件块上的器件的范围内具有窗口。而且，本发明的实现变体尤其能够对于高度相对较大的插件块以及安装在该插件块上的电器件是有利的、例如所述高度处在叠层的单个层的典型层厚的量级中的情况，不过对薄的压敏插件块或安装在该插件块上的电器件也是有利的。中间层避免了覆盖的液态树脂层或预浸胶层在插件块或安装在该插件块上电器件相对较高的情况下强烈地凸起，并在薄的压敏插件块或安装在该插件块上的器件的情况下用于在挤压该结构时进行压力卸载。将插件块在在对该结构的挤压或层压时液化的相邻的树脂材料内完整且无缝隙的嵌装，确保了树脂材料在这种情况下也可以至少部分地由中间层产生。
在根据权利要求4所述的本发明的扩展中，所述两个覆盖插件块的液态树脂层或预浸胶层和/或液态树脂中间层或预浸胶中间层被构造成多层的，并在此包含至少两个液态树脂层子层或预浸胶层子层。在此，中间层也可以根据不同情况为所述两个覆盖插件块的液态树脂层或预浸胶层中的一个的液态树脂层子层或预浸胶层子层。在多层结构中，开槽可以在所述两个液态树脂层或预浸胶层中的一个内在所述插件块或一个安装在该插件块上的器件的范围内例如如下地实现，即，在有关液态树脂层或预浸胶层的朝向插件块一侧的至少一个子层设有窗口。然后，相邻的贯穿子层在层叠方向上封闭由所述窗口构成的容纳空间。必要时可以任选地在所述覆盖的子层中另外再设一个开槽。
在根据权利要求5所述的本发明的扩展中，在所述两个覆盖插件块液态树脂层或预浸胶层之间有至少一个设有印制线路结构的层、即内侧子层，该内侧子层具有处在插件块或安装在该插件块上的(若干)器件的范围内的窗口。也就是说，在此实施例中，插件块或有关器件的容纳空间延伸穿过内侧子层，从而可以有利地将具有相对较大高度的插件块或安装在该插件块上的器件集成到叠层内。向来自相邻液态树脂层区域和预浸胶层区域的树脂材料中的无间隙嵌装也在该实施例中给出，其中，在此情况下，在对该结构挤压或层压时液化的来自相邻液态树脂层区域和预浸胶层区域的树脂材料也完全填满所述内侧子层和插件块或安装在该插件块上的器件之间的任何侧向缝隙。
在根据权利要求6所述的本发明的扩展中，所述至少一个电器件安装在插件块的转接线支承层(
Figure A20068003232800081
)的器件安装位置上，在其上也设有转接线(Umverdrahtung)，其中后者在根据权利要求7的另一种结构中处于该层的预器件安装位置相同的一侧。插件块位于叠层内部并在侧向上仅在叠层的面积范围的部分区域内延伸。也就是说，在这种情况下，电器件是插件块的组成部分，该插件块集成在叠层内部并且包含带有用于电器件的转接线功能的支承层。在根据权利要求8所述的有利结构中，两侧的器件模块分别设有用于插件块的所属的转接线，其中提供了贯穿触点以便与两个转接线进行电接触。
本发明允许了有利地将电器件预安装到转接线支承层上以及对插件块进行电气检验，即尤其是在安装到叠层中之前对电器件及其转接线进行电气检验。这确保了插件块仅仅与能够起作用的电器件配备在一起，并仅仅将无误地配备好且符合规定地工作的插件块引入到多层结构中。转接线使引线结构能够粗化，以便于所述器件与叠层导体结构或外界的接触，即，对应的接触面可以设置得比分别直接存在于所述器件上的引线接触部位更大和/或以更大的相互间距设置。这降低了对于所引入的盲孔或贯穿触点的有关位置精度的要求。因为所述转接线在所述插件块上实现，所以它不需要在叠层的导体面上产生，并且有关电器件不需要在这种导体结构面上高精度地定位于相应位置，这降低了制造成本并提高了功能可靠性。
转接线在集成于印刷电路板多层结构内部的插件块内并尤其是在转接线层的芯片安装侧的实现还有如下优点：即，使多层结构的外侧子层的位置需求得以减小，因为仅还需将相应的贯穿触点导引至多层结构的表面上。此外，方便了对外侧子层的解绞合(Entflechtung)，因为可以在转接线支承层上这样选择转接线接触部位，使得朝向外侧子层的所属贯穿触点能够放在一个对于外侧子层的解绞合有利的位置。
因为插件块或其转接线支承层仅在叠层的侧面部分区域延伸，所以避免了脱层问题(Delaminationsprobleme)，即使是在例如在相邻底层的预浸胶材料上的由聚酰亚胺制成的转接线支承层的粘性不会特别高的情况下。
转接线支承层可以例如实现为具有插入物作用的柔性的薄层。这种措施的贡献在于，保持由于热膨胀效应而造成的机械应力极小。这尤其在叠层在运行或进一步加工时产生显著温度变化的情况下是具有意义的。
在根据权利要求9的本发明的有利扩展中，转接线支承层由柔性印刷电路板材料、如液晶聚合物(LCP)材料或聚酰亚胺材料，或者陶瓷材料制成，并且其在用于待安装器件的器件安装位置的中间区域和周边区域具有转接线接触部位，所述转接线接触部位通过所述印制线路与器件安装位置电连接。在转接线支承层上的中间器件位置同样起到补偿热应力的作用，因为按照这种方式尽可能地提高了侧向拉力和压力。此外，从中间的器件安装位置到周边的支承层区域的转接线提供了对器件引线结构的粗化，因为在周边区域为接触部位提供了多个位置。
在根据权利要求10所述的本发明的扩展，在插件块和至少一个起到底面或顶面作用的、覆盖插件块两侧的液态树脂层或预浸胶层之间设有有关的缓冲层模件，其中，所述缓冲层模件仅在叠层侧向的部分区域上延伸，优选在任何情况下都比插件块小，并可以针对材料和层厚例如这样地选择，使得它在插件块的转接线支承层的热膨胀系数以及底层或顶层的热膨胀系数之间调节和/或可以接收机械应力和/或能够使底层或顶侧的与插件块位置相对的表面与插件块电绝缘。
在根据权利要求11所述的本发明的扩展中，在转接线支承层上在所安装的电器件侧向外部的区域内设有高度间隔保持结构，所述高度间隔保持结构在层叠方向上延伸得与所安装的电器件相同或延伸至其之外。由此，高度间隔保持结构可以为所安装的电器件卸载挤压多层结构时起作用的挤压力。
在根据权利要求12所述的本发明的扩展中，插件块另外包含填充和/或平整层，该层的整个面或仅在电器件之外的区域内在转接线支承层上延伸。这能够在必要时补偿由于所安放的器件而造成的插件块的较大高度差或填充侧向自由空间。尤其是该层在存在高度间隔保持结构时也能填充所述高度间隔保持结构以及所安装的电器件之间的自由空间。
在这种措施的结构中，根据权利要求13的填充和/或平整层由导热但电绝缘的材料制成。这允许了在必要时对电器件的散热。
在这种措施的另一结构中，设有由导热材料制成的填充和/或平整层，根据权利要求14所述的插件块包括在填充和/或平整层之上与该填充和/或平整层热接触的导热层。因此，可以将例如由所安装的电器件在运行时产生的热量有效地通过填充和/或平整层以及设于该层之上的导热层排出或排放。
在根据权利要求15所述的另一结构中，插件块在填充和/或平整层以及导热层之上具有顶层，其中顶层的材料和/或在侧向和层叠方向上的尺寸选择得与转接线支承层的相同。由此，插件块得到相对对称的层结构，这同样起到将由于膨胀效应造成的机械应力保持较小并最小化弯曲应力的作用。
在根据权利要求16或17的另一结构中，插件块的导热层和/或至少一个转接线接触部位通过一个或多个贯穿触点与至少一个导热的、结构化的或整个平面的叠层的层导热地连接，使得插件块的热量可以排放到叠层内并在必要时向外排出。
在根据权利要求18的本发明的扩展中，覆盖插件块的两个液态树脂层或预浸胶层沿层叠方向大致居中地设在叠层中，使得插件块在层叠方向上也大致居中地处于叠层内。
根据本发明的方法使得根据本发明的印刷电路板多层结构可以以较低的成本制造，其中可以实现插件块在树脂材料中的完整且无缝隙地嵌装。
在根据权利要求20进一步扩展的方法中，以有利的方式这样引入贯穿插件块的转接线支承层的贯穿触点，使得电贯穿触点材料不与转接线支承层的材料相接触，而是与位于它们之间的树脂材料相接触。这可以改进贯穿触点的可靠性。
在一种有利结构中，通过对在设在插件块的转接线支承层上的整个平面上的导电的转接线层的分隔沟槽结构化，构成了根据权利要求21的转接线印制线路。通过这种措施在支承面上保留了整个面的大部分、优选是金属转接线层，这同样可以起到防止热膨胀问题的作用。此外，可以在例如有Cu制成的转接线层上相对简单地敷设粘接物质，从而可以改善插件块粘合的总体连接并特别是改善对相邻预浸胶顶层的粘接。
附图说明
在附图中示出了本发明的有利实施例并在下面对其进行解释。在附图中：
图1是印刷电路板多层结构的底层的部分区域的示意顶视图，其上安放有具有所安装的电器件以及相关转接线的插件块，
图2是沿图1所示线II-II的剖视图，
图3是多层印刷电路板结构在局部区域的纵向剖视图，其带有图1和图2所示类型的集成插件块以及盲孔-贯穿触点，
图3a是与图3相对应的纵向剖视图，对应于在插件块上安装的电器件的在背面起作用的下侧填充物的变体，
图3b是与图3相对应的纵向剖视图，对应于两侧配设有器件的插件块的变体，
图4是与图3类似的纵向剖视图，对应于的带有另外的层和贯穿的贯穿触点的变体，
图5是对应于图4的纵向剖视图，对应于带有器件窗口的另外的液态树脂层或预浸胶层的变体，
图6是类似于图2的纵向剖视图，对应于带有高度间隔保持结构的插件块变体，
图7是对应于图4的纵向剖视图，对应于带有图6所示类型的集成插件块的变体，
图8是类似于图7的纵向剖视图，对应于带有针对散热进行了改进的插件块以及另外的液态树脂中间层或预浸胶中间层的变体，以及
图9是多层印刷电路板结构在局部区域的纵向剖视图，其带有集成插件块以及安装于其上的突伸到内侧子层窗口中的电器件。
具体实施方式
图1和图2示出了插件块1，下面也将其简称为插件，用于将有源电器件2(例如芯片2的形式)集成到印刷电路板多层结构中。插件1包括带有设于其上的转接线的转接线支承层3，所述转接线由转接线接触部位4和转接线印制线路5组成，以便将转接线接触部位4与芯片2的每个引线抽头6、即引线位置电连接。转接线支承层3由例如柔性印刷电路板材料(如厚度为例如25微米至50微米的LCP材料或聚酰亚胺薄膜材料或厚度为例如100微米的FR4材料)组成。作为替换，也可以采用通常的陶瓷材料。总的来说，为了将对插件1的机械应力载荷保持得尽可能的小，其热膨胀系数与相邻层的材料相匹配的和/或可以吸收机械应力的这些材料对于转接线支承层3是有利的。
如由图1的顶视图可见，芯片2设置在转接线支承层3的中心区域内的相关的器件安装位置并由此设置在插件1的中心区域。作为替换，也可以在转接线支承层3上偏心地安装芯片，不过，有针对性地居中且因而关于侧向插件面积范围对称的定位总的来看在最小化由于工作运行时机械应力以及热膨胀效应而造成的力负荷方面具有优势。芯片的安装可以通过任意的现有技术实现，例如如图2所示的反装芯片安装技术(Flip-Chip-Montagetechnik)，然后，优选在芯片2和转接线支承层之间的间隙内包含下填充材料8。芯片2的固定借助为此其本身已知的连接技术，例如通过热电极焊接(Thermodenbonden)，如同由芯片引线6上的相关焊接位置表示的那样。
如同样由图1可见的那样，转接线接触部位4设在转接线支承层3上的周边区域内。因为在相对于居中的器件安装位置明显面积更大的周边区域中有更多的位置可供使用，所以转接线4、5就同时满足了引线粗化功能，即能够以比芯片引线抽头6更大的触点范围和/或更大相互间距设置在其与芯片引线抽头6的数目相对应的转接线接触部位4内。这方便了芯片2通过转接线接触部位4与其它导电结构和/或与印刷电路板多层结构的器件的进一步接触和/或从后者中引出。转接线接触部位4可以以一种本身已知的方式与转接线印制线路5一起制成。
显然，在可选的实施方式中，其它有源或无源电器件或多个无源和/或有源电器件可以在对应地改变的插件-转接线支承层上设在每个相关的器件安装位置上。在此，器件安装位置这一术语仅仅表示，有关电器件放置在该处。这可以通过单独制造器件然后将其放在器件安装位置上并固定在该处而实现，不过作为替换，也可以将器件直接地在器件安装位置(例如作为一体半导体器件结构)和/或通过筛网挤压技术或光蚀刻处理而制成。
在图1和图2所示例子中，转接线印制线路5由狭长导线组成，所述导线通过为此常规的在转接线支承层3上的处理中的一个构成。在一种可选实施例中，连接芯片引线位置6和转接线接触部位4的印制线路由导电层的宽且平的区域构成，该区域整个面设在转接线支承层3上并且随后通过分隔沟槽处理分成彼此由相应分隔沟槽隔开的平面区域。这样选择分隔沟槽的走向，使得每个所述平面区域都包括芯片引线位置6中的一个以及相关的转接线接触部位4，并由此表示与其相连的相关的平面印制线路。这一实施例变体的优点在于，整个芯片侧的转接线支承层3的上侧除了芯片2以及分隔沟槽的区域都保持被例如由Cu制成的转接线层覆盖，从而一方面能够削弱转接线支承层3的热膨胀效应，而另一方面可以在需要时在转接线支承层上敷设粘合剂，以便改进对印刷电路板多层结构的后续子层的粘合，并避免在插件1的范围内的任何脱层风险。狭长导线5或可选地是平面印制线路的结构化借助常规的光蚀刻方法或激光结构化方法实现。
有利的是为导电转接线层选择具有良好导热能量的材料，例如Cu，因为它随后可以另外实现散热以及热量分配的功能，以便预防在工作运行时在所设置的芯片2的范围内发生过热。
在一种未示出的实施方式中，对转接线层或由其构成的转接线4、5实现了电磁屏蔽，方法是：在所述转接线层之上和/或在所述转接线层和转接线支承层3之间通过中间插入电绝缘层而提供屏蔽层，例如，以整个平面的优选为金属的地电位层的形式。
然后，为了将如上所述的预制插件1集成到印刷电路板多层结构中而首先将该插件的转接线支承层3的下侧固定在侧面的xy方向直角坐标中希望的位置。所述固定可以例如借助一个或多个粘合点或者平面粘合连接或者借助转接线支承层3本身和/或底层7与其相接触区域的热冲击来实现。底层7是要制造的印刷电路板多层结构的整个平面的电绝缘的介电层，该层由预浸胶层或液态树脂材料制成。所述热冲击随后导致预浸胶底层7在所安放的插件1的区域内的部分熔化、粘接和固化，从而将其固定。
根据应用情况的不同，底层7可以是各个所希望的印刷电路板多层结构的由多个层构成的叠层的外层或内层。在最后一种情况下，一个或多个其它的子层位于底层7的背向插件1的一侧，其中，将底层7以及固定于其上的插件1设在所述一个或多个其它子层上，或者可选的是，首先将底层7单独设在所述一个或多个其它的子层上并随后将插件1固定在其上。
对印刷电路板多层结构的另一种制造包括将整个平面的顶层在覆盖插件1的情况下敷设在底层7的设有插件1的一侧，使得插件在印刷电路板多层结构的叠层内部中位于底层7和顶层之间。在顶层上，如果印刷电路板多层结构本身没有外侧子层，那么就设置一个或多个其它子层并在将所有为叠层提供的子层相互叠置之后将叠层以通常的方式挤压或共同层压为层组件，以构成所希望的印刷电路板多层结构。
下面结合图3至图9详细解释根据本发明的这种或类似的对配备有一个或多个有源和/或无源电器件的插件在所述印刷电路板多层结构的内部中的集成的一个特定实施例。在此，为清楚起见并为了更好地理解，在图1至图9中不但是对不同实施例中的相同元件、而且对其中功能等价的元件也以分别相同的附图标记标识。
图3示出了一种大致为两层的印刷电路板结构，其具有两个外侧子层7、9而没有内侧子层，其中，从图1和图2所示结构出发，介电底层7构成第一外侧子层，而设在该层以及居间连接的插件1上的顶层9构成第二外侧子层。底层7和顶层9分别以常规方式在外侧设有导电结构面10、11、即结构化的导电面并优选由预浸胶材料制成。插件1及其转接线支承层3、设在该转接线支承层上的芯片2以及相关的转接线4、5在底层7和顶层9之间无缝隙或空隙地嵌装在它们的树脂材料内。芯片2向外通过转接线4、5和盲孔触点12与顶层9上的导电面11的结构元件相接触，其中，贯穿触点12分别将转接线接触部位4与导电面的相关结构元件贯穿介电的顶层9相连。
为了制造图3所示的印刷电路板多层结构，首先，如上面结合图1和图2解释的那样，预制插件1并将其固定在预浸胶底层7的所希望的位置上。接着将预浸胶层9设在预浸胶底层7连同固定于其上的插件1上。作为该结构的原始材料，可以为层7、9这两层例如采用敷设了铜箔的预浸胶层，然后为构成导电结构面10、11而对所述预浸胶层进行结构化。
然后，为了制造所希望的印刷电路板多层结构，将所构成的层组件以用于叠层总体连接的通常方式挤压或共同层压。插件1由此被无缝隙或间隙地嵌装到在挤压下熔化的树脂材料中，或者在挤入预浸胶底层7和预浸胶顶层9的情况下被容纳在预浸胶底层和预浸胶顶层之间。因为在此实施例中，插件1包括安装在其上的器件在内的高度相对较小，尤其是比相邻液态树脂层或预浸胶层7、9的层厚小很多，所以由于插件1的嵌装而在覆盖的液态树脂或预浸胶层7、9上没有产生明显凸起。作为替换，可以在底层7和/或顶层9内在插件1或至少在安装在该插件上的器件2的范围内设有开槽，以便提供用于容纳插件1或器件2的相应位置。外部导电面10、11的结构化按照这种挤压/层压步骤进行，例如通过传统的蚀刻处理或激光结构化处理。
图3a示出了图3所示实施例的一种变体，其中，对以反装芯片技术安装的芯片2进行背面或下侧填充，该芯片通过芯片引线位置6浮凸地安放在转接线支承层3上方。在此例子中，在芯片2和转接线支承层3或转接线4、5之间的间隙内有下填充材料8a，该材料从下方通过相应地引入到插件1内的下侧填充开口8b引入。在此，其优选是在对该结构进行挤压或层压时会在底层7中液化并被通过下侧填充开口8b向上挤压并在该处无间隙地填充在芯片2和转接线支承层3或转接线4、5的位于该芯片下方的部分之间的间隙的树脂材料。此外，图3a的实施例对应于图3的实施例。尤其是通过下侧填充避免了所述构造受到可能会导致脱层效应的空气气泡。
图3b示出了图3所示实施例的变体，其中，将两侧配设有器件的插件1在底层7和顶层9之间无间隙地嵌装在树脂材料中。示例地表示出除了安装在上侧的芯片2之外的安装在下侧的器件，特别是例如另一芯片2a、电阻2b以及电容2c或其它有源或无源电器件。在下侧安装的电器件2a、2b、2c以接触部位4’和转接线印制线路5a耦合在背面的转接线上，并且背面的转接线4’、5a通过延伸穿过插件块1的贯穿触点12a与上侧的转接线4、5电连接。除此之外，这一变体又对应于图3所示实施例，使得能够引用与之相关的上述实施方式。
图4示出了将插件块1向印刷电路板多层结构内部的集成的另一变体，所述印刷电路板多层结构与图3所示的印制线路结构相比另外地具有内侧子层12a、12b。特别是所述插件块1在图4所示例子中如同图3所示例子中那样地嵌装在底层7和顶层9之间，不过所述底层和顶层在此构成印刷电路板多层结构的内部介电层。在其两侧连接有形式为预制的印制线路半成品12a、12b的各个内侧子层以及各两个另外的预浸胶层13a、13b或14a、14b，以完成相关叠层。所述两个半成品印制线路12a、12b的每一个的两侧分别构成各一个内部导电结构面15a至15d并嵌装在相邻预浸胶层子层的树脂材料中。两个外侧的预浸胶层子层14a、14b的外侧各支承一个外侧导电结构面16a、16b。为了制造外侧导电结构面16a、16b，例如为外侧子层14a、14b采用常见的覆铜介电层材料，并在挤压叠层之后借助常见的技术对位于外侧的整个平面的铜子层进行结构化。
为了制造图4所示结构，首先将下侧的子层直至包括底层7在内相互叠置并将插件1固定在底层7上。然后放置顶层9。接着，为构成相应的层组件而放置其它子层，然后将其挤压或共同层压到一起，从而也将插件1可靠地嵌装在预浸胶底层7和预浸胶顶层9之间的树脂物质内。
在制造挤压叠层总体连接之后，以通常的方式通过引入对应的贯穿触点而实现不同导电结构面15a至16b以及芯片2在插件块1上的接触。例如，在图4所示剖视图中，可以看到两个在两个外侧导电结构面16a、16b的相关结构元件之间延伸穿过整个叠层的贯穿触点17a、17b，它们同时接触相关的转接线接触部位4a、4b并使芯片2的相关引线相应地产生向外的电连接、例如用于供电或接地的。贯穿触点17a、17b在现有技术下通过引入对应的贯穿触点孔并通过例如电镀在所述贯穿触点孔中引入导电材料，其中，需要时也可以按照相同的工作步骤实现外侧导电结构16a、16b的厚度增加。作为替换，芯片2通过转接线接触部位向外的接触通过引入对于转接线接触部位足够的盲孔触点而实现。
因此，图4示出了一种实施方式，其中，底层7和顶层9并因此连同嵌装在它们之间的插件1以及安装在插件上的芯片2在层叠方向上看居中地位于印刷电路板叠层内。
图5示出了图4所示实施例的一个变体，其中，在叠层结构中在底层7和顶层9之间设有另外的液态树脂层或预浸胶层29作为唯一的明显差别。如图所示，所述中间层29在安装在插件1上的电器件2的范围内设有窗口区域29a，所述器件2伸入到其中。在对所述结构进行挤压或者层压时，液态树脂层或预浸胶层29的树脂材料也液化并有助于完全地无缝隙地包围插件块1连同所安装的器件2。带有窗口29a的中间层29用于为安装在插件块1上的芯片2提供容纳空间，并因此方便了使插件块均匀无缝隙地嵌装到两个上、下覆盖的液态树脂层或预浸胶层7、9，而不会在此使液态树脂层或预浸胶层发生明显凸起。此外，中间层29用于为芯片2卸除在挤压或层压时起作用的机械压力负荷，这尤其对于相对薄的对压力敏感的芯片是有利的。
显然，中间层29也可以是由顶层9和中间层子层29组成的多层顶层的子层，其中，在所述多层顶层中至少是位于多层顶层的朝向插件块1一侧的中间层29设有窗口29a。作为替换，在插件块总体上需要另外的容纳空间的情况下，可以在需要时将窗口29a也延伸通过插件1的整个区域。
图6示出了针对插件块1的结构的一种变体。从图1至图4的例子出发，图5所示的插件块1在转接线支承层3和转接线4上方在所安装的芯片2的范围之外并与芯片具有大致的侧向间距地另外具有结构化的高度间隔保持层18。高度间隔保持层18的安放可以根据不同需求在将插件1放置在底层7上之前或之后进行。高度间隔保持层18从转接线支承层3或转接线4、5伸出至少直至所安装的芯片2的上侧，大体如图5所示例子中的那样。高度间隔保持层18以这种方式能够为芯片2卸除在对插件1集成于其内部的预处理叠层进行挤压时的过度压力负荷。例如，可以采用环氧树脂作为可由例如筛网挤压技术产生的结构化高度间隔保持层18的材料。任选地，可以在高度间隔保持层18内在接触部位4的范围内设置自由空间，所述接触部位可以以现有方式形成，以便避免稍后的贯穿触点问题以及改进压力触点接通(例如铜套筒)的耐久性。
图7示出了将图6所示类型的插件块向印刷电路板多层结构中的集成，其大体与图4所示的印刷电路板多层结构相对应，使得也能够引用上述说明。为了便于容纳在此情形下大体较厚的插件块，为顶层9设有相匹配的开槽9a。替代地或者另外地，可以在底层7内设有对应的开槽。
图8示出了按照另一种实施方式的对图6所示插件块1的集成。在图8所示例子中，插件块1除了图6所示结构之外还包括填充层/平面化层19，该层是完整的平面并带有在高度间隔保持层18和芯片2上方延伸的基本上平的上侧并因而也填满了芯片2和结构化的高度间隔保持层18之间的侧向自由空间。在需要时可以有利地为该填充层/平面化层19采用导热材料，以便能够排出或分配芯片2范围内的热量。
在填充层/平面化层19上的整个平面上设有插件覆盖层20，该插件覆盖层的材料和厚度与转接线支承层3相同，或者作为替换地与其尽可能地在厚度和热膨胀性能上相对应。因此，插件覆盖层20可以例如与转接线支承层3一样地由聚酰亚胺材料或陶瓷材料制成。这种在插件1上封闭的顶层20的布置导致插件1以一种相对对称的层结构与封闭在插件1下方的转接线支承层3的匹配，这能够增强插件1相对于在对印刷电路板多层结构进行的进一步加工及其稍后的运行中的热负荷以及由此导致的机械应力负荷的功能可靠性和鲁棒性。
在图8所示实施例中，插件块1可以安放在缓冲层块22a上，该缓冲层块由这样的材料构成：即，该材料可以补偿机械应力、尤其是由于热负荷产生的机械应力，或者可以在插件1的上侧邻接转接线支承层3以及下侧邻接的导电层的热膨胀系数之间进行调解。例如，缓冲层块可以由环氧树脂制成。缓冲层块22a在此实施例中位于底层7之上，该底层本身位于两侧设有印制线路结构的内侧子层30上。缓冲层块22a可以例如以筛网挤压技术产生或者有相应的层材料切割出并设置以及固定在底层7的有关位置。然后，在制造图8所示的印刷电路板多层结构时，在缓冲层块22a上固定带有所示结构的插件块1。此外，图8所示层结构在底层7上还包括带有窗口区域23a的液态树脂中间层或预浸胶中间层23，所述窗口区域中容纳有插件块1以及缓冲层块22a。窗口23a在此例中按照其侧向尺寸与插件块的侧向尺寸相对应的缓冲层块22a的大小切割出或铣削出，并且在随后进行挤压时以熔化的或液化的树脂材料填充关于插件块1的侧向间隙。这进一步允许对插件块1的均匀嵌入，插件块在此情形下与缓冲层块22a一起具有明显的高度，其中，叠层结构同时由来自底层7a、顶层9a和中间层23的树脂材料无缝隙地包围，而底层7和顶层9在插件1的范围内并不发生不希望的凸起。
如上对于缓冲层块22a进行的解释，可能有利的是，同样如图8所示的那样，将对应的缓冲层块22b作为插件1的一部分设在插件和顶层9之间，以补偿热和机械负荷。此外，由于上面的缓冲层块22b与下面的缓冲层块22a的对称布置(优选基本上相同的层厚以及采用相同或在热膨胀性能上相似的材料)而额外起到了使对于插件1以及其芯片2的力负荷最小化的作用。此外，图6所示印刷电路板多层结构也总体上具有关于叠层面尽可能地对称的特性，并且插件1连同芯片2位于该多层结构的在层叠方向上看的中间区域。
应当理解，类似于图5所示的中间层，中间层23也可能是底层7的多层实现或者顶层9的多层实现的一部分。也应当理解，在这个以及所有其它的所示和所说明的实施例中，每个单独显示的用作覆盖插件块两侧的底层和顶层的液态树脂层或预浸胶层(即在此例中的层7和9)和/或位于它们中间的中间层(即在此例中的中间层23)可以分别由至少两层液态树脂子层或预浸胶子层按照多子层的形式构成。
图8所示变体除了下侧的内侧子层以及半成品印刷电路板30以外还具有一个带有位于上侧的导电结构面21d的上侧的内侧子层或上侧半成品印刷电路板31。其下和其上分别是另一个预浸胶子层24a、24b以及外侧的介电子层25a、25b。外侧介电子层25a、25b的外侧各支撑有一个外侧导电结构面26a、26b，为此它们可以分别由预浸胶材料和敷设于其上的铜箔组成。通过对层组件进行的挤压，铜箔牢固地与预浸胶材料相连并且由此构成的铜箔层在整个处理步骤的过程中结构化成相应的导电结构面26a、26b。
为了提供增强的热量排放功能，在图8所示的变体中提供有另外的热量排放措施。插件1为此在填充层/平面化层19合插件覆盖面20之间具有一个高导热率层27，其例如由Cu制成。此外，用尚未结构化的整个平面的导热层28替代上侧的半成品印刷电路板31的内侧导电结构面，其中例如可以涉及一种该半成品印刷电路板9a的尚未结构化的铜涂层。
与图4和图8相比可见，除了关于未结构化的导热层28和中间层23的修改以及插件1的修改结构和嵌入之外，图8所示叠层在结构上与图4所示的相对应。由此另外可见，图8所示印刷电路板多层结构以类似的方式通过引入所需的贯通触点而制成，其中，两个贯通触点17a、17b示例性地与图4所示例子相对应地显示。
在图8所示实施例中，这些贯通触点17a、17b由于是由具有良好导热率的材料、例如铜制成，因而另外实现了传热功能。因为相关转接线接触部位和首先也是插件1的导热层27通过贯通触点17a、17b与叠层的整个平面的导热面28导热连接，所以可以将在芯片2的范围内产生的热量一方面通过转接线4、5而另一方面通过填充层/平面化层19以及插件导热层27非常有效地传导至贯穿触点17a、17b并通过它们排出至整个平面的导热层28或由其分配。这种热量排放措施可以显著地提高安装在嵌入的插件1上的芯片2以及常用的嵌入式部件的功能可靠性，尤其是在插件1在运行时产生大量热量的情况下。应当理解，为了导热地连接在叠层的导热层28上，分别等电位的贯穿触点(如共同的接地或供电贯穿触点)是适当的。
插件导热层27可以例如是已经在由聚酰亚胺或类似物制成的插件覆盖层20上预制的现有层(例如由铜制成)。在此情形下，插件覆盖层20可以与导热涂层27一起从一个大平面的层材料上切割下来并与涂层27一起设在填充层/平面化层19上。这可以根据不同的需求在将插件1定位在底层7之前或之后进行。
按照希望可以规定，贯穿引导贯穿触点17a、17b不与转接线支承层3的材料、例如聚酰亚胺相接触。为此，则在将插件1嵌入底层7和顶层9之间前在转接线支承层3中以相对于稍后的贯穿触点更大的直径加工出钻孔。在挤压叠层时，用自相邻树脂子层流入的树脂材料填充所述钻孔。在挤压叠层后通过这些贯穿地设置的具有较小直径的贯穿触点孔可以在转接线支承层3的高度上完全在树脂填充物内部延伸，使得所引入的贯穿触点材料和转接线支承层3的材料之间保留一个绝缘的树脂材料环。
图9示出了图5所示例子的变体作为本发明的另一实施例，其中，作为与插件块1的容纳的唯一显著的差别，在此例中，在插件块1上安装有相对较厚的、例如带壳的芯片2或另一种带壳的和由于其它原因而相对较厚的电器件，另外在内侧子层32内设有窗口区域32a。这些内侧子层32尤其位于底层7和顶层9之间的多层中间层的内部，插件块1设在所述底层上。中间层在此包括液态树脂中间层或预浸胶中间层29作为下侧子层，内侧子层32作为中间子层和上侧的液态树脂子层或预浸胶子层29b。下侧中间层29的窗口29a和内部子层32的窗口32a共同构成一个容纳空间。上侧的中间层子层29b用于对带有芯片2的插件块1进行上侧的树脂覆盖。
在图9所示实施例中，带有芯片2的插件块也全面地无缝隙地嵌入到周围的树脂材料中，所述树脂材料在此情形下来自底层7、下侧中间层子层29和上侧中间层子层29b并通过在对所述结构的挤压或层压时液化并填充对应的间隙而首先也填满相对较厚的芯片2和下侧中间层子层29以及内侧子层32的侧向相邻的窗口边缘区域之间的任何缝隙。
在图9所示例子中，由窗口29a和32a形成的容纳空间用来单独容纳芯片2。显然，作为替代，可以提供具有至少大体上对应于通常的插件块1的侧向尺寸、即置于芯片2下方的层结构的侧向尺寸的窗口，以便在需要时将插件块1的一部分也容纳在窗口区域内。这尤其是在较高插件块层结构的情况下是适当的，例如在图8所示插件块中所示类型，尤其是在其也还包括相对较厚的所安装的器件(例如图9所示芯片2)的情况下。
尽管在所示实施例中，在印刷电路板多层结构的内部中分别集成了仅仅一个带有最多仅一个所安装的电器件的插件，但是显然，本发明在一可选实施方式中也包括印刷电路板结构，其中，将带有多个设在其上的有源和/或无源电器件的插件和/或各带有一个或多个电器件的多个插件块集成在叠层内。多个插件块可以例如以侧向间距并排地定位在相同的叠层面内。作为补充或替代，可以将多个插件块沿层叠方向相互叠置地带有或者不带有侧向错移地定位在不同叠层面内。
上述实施例明确了下述事实：本发明使得将在转接线支承层上的各带有一个或多个无源和/或有源电器件的一个或多个插件块在印刷电路板多层结构内的一种非常有利的集成得以实现，其中，插件且尤其是其转接线支承层完全且无缝隙地嵌装在例如由预浸胶树脂制成的底层和顶层之间的树脂材料内。插件的结构及其在叠层内的安装可以根据希望以高对称度实现，这避免了在温度发生显著变化时由于热膨胀效应而造成的高的机械应力负荷。因为插件的转接线支承层具有比嵌入的印刷电路板叠层的子层明显更小的面积范围，所以并不会发生在引入贯穿的(例如由聚酰亚胺制成的)转接线支承层时可能会发生的脱层问题。转接线支承层敷设得柔性且薄，这可以进一步有助于补偿由于所涉及的层材料的不同热膨胀系数而根据插入物效应产生的牵拉和挤压压力负荷。器件在插件的转接线支承层上基本上居中或对称的定位同样有助于最小化侧向牵引和挤压力负荷。
根据本发明的印刷电路板多层结构可以根据本发明相对简单地制造。转接线支承层和安装在该层上的(若干)电器件可以在对叠层进行挤压之前进行电气检验，这降低了故障率并增加了产额。在转接线支承层上仅仅配设有具有电功能的器件，并且，仅将具有功能的所配设插件块布设在印刷电路板多层结构的叠层中并与其一起挤压。通过仅在叠层的部分区域内分段地引入转接线，在所述区域内插件块处在介电的底层和介电的顶层之间，使得印刷电路板多层结构的封装厚度总体上得以进一步提高。通过根据本发明的在印刷电路板多层结构内部的转接线可以进一步降低外侧子层对位置的需求，并简化了外侧子层的解绞合，因为仅还要将与转接线接触部位对应的贯通触点导引到表面上并且可以这样选择转接线接触部位的位置，使得对于外侧子层的相关的贯通触点位于对外侧子层进行解绞合的最优位置上。

Claims (21)

1.一种印刷电路板多层结构，该结构具有
-由多个电绝缘和/或设有印制线路结构的层(7，9，10，11)组成的叠层，和
-在该叠层内部的插件块(1)，该插件块在侧向上仅在该叠层的面积范围的一部分区域内延伸并至少具有一个安装在该插件块上的无源或有源电器件(2)以及相关的布线结构(4，5)，
其特征在于，
在两个整个平面的电绝缘液态树脂层或预浸胶层(7，9)之间嵌入所述插件块(1)，所述两个液态树脂层或预浸胶层覆盖该插件块的两侧，其中，所述插件块的所有侧都被在对该结构进行挤压或层压时液化的树脂材料包围。
2.根据权利要求1所述的印刷电路板多层结构，其特征在于，所述两个液态树脂层或预浸胶层中的至少一个在所述插件或至少一个在所述插件上安装的器件的范围内具有开槽，所述插件块或所述器件突伸到该开槽中。
3.根据权利要求1或2所述的印刷电路板多层结构，其特征在于，在所述两个液态树脂层或预浸胶层之间设有至少一个液态树脂中间层或预浸胶中间层(29)，所述液态树脂中间层或预浸胶中间层在所述插件块或至少一个安装于该插件块上的器件的范围内具有窗口(29a)。
4.根据权利要求1至3中任一项所述的印刷电路板多层结构，其特征在于，所述两个覆盖所述插件块的液态树脂层或预浸胶层和/或所述液态树脂中间层或预浸胶中间层中的至少一个由至少两层液态树脂层子层或预浸胶层子层多层地构成。
5.根据权利要求1至4中任一项所述的印刷电路板多层结构，其特征在于，在所述两个覆盖所述插件块的液态树脂层或预浸胶层(7，9)之间有至少一个设有印制线路结构的层(32)，该层在所述插件块或至少一个安装在该插件块上的器件的范围内具有窗口(32a)。
6.根据权利要求1至5中任一项所述的印刷电路板多层结构，其特征在于，所述各电器件(2)安装在转接线支承层(3)的器件安装位置上，在该处还设有所述转接线(4，5)。
7.根据权利要求6所述的印刷电路板多层结构，其特征在于，所述转接线(4，5)设在所述转接线支承层(3)的与所述器件安装位置的同一侧。
8.根据权利要求6或7所述的印刷电路板多层结构，其特征在于，所述转接线支承层的两侧分别设有转接线以及各至少一个安装在该插件块上的无源或有源电器件(2，2a，2b，2c)。
9.根据权利要求6至8中任一项所述的印刷电路板多层结构，其特征在于，所述转接线支承层由柔性印制线路材料、尤其是液晶聚合物材料或聚酰亚胺材料、或者陶瓷材料构成，并且具有用于将所述至少一个电器件安装到一个中间区域内以及周边区域内的转接线接触部位(4)中的所述器件安装位置和转接线印制线路(5)，所述转接线印制线路在所述器件安装位置和所述转接线接触部位(4)之间延伸。
10.根据权利要求1至9中任一项所述的印刷电路板多层结构，其特征在于，在所述插件块与所述两个覆盖插件块的液态树脂层或预浸胶层(7，9)中的至少一个之间设有相应的缓冲层块(22a，22b)。
11.根据权利要求6至10中任一项所述的印刷电路板多层结构，其特征在于，设有在所述转接线支承层(3)上的在侧向上位于所述至少一个电器件(2)之外的区域内的高度间隔保持结构(18)，其中，所述高度间隔保持结构(18)在层叠方向上至少要延伸到与所述至少一个电器件(2)一样宽。
12.根据权利要求6至11中任一项所述的印刷电路板多层结构，其特征在于，所述插件块(1)具有填充层/平面化层(19)，所述填充层/平面化层在所述转接线支承层(3)的整个平面上或仅在所述电器件(2)之外的范围内延伸。
13.根据权利要求12所述的印刷电路板多层结构，其特征在于，所述填充层/平面化层(19)由导热的电绝缘材料制成。
14.根据权利要求13所述的印刷电路板多层结构，其特征在于，所述插件块具有在所述填充层/平面化层(19)上方的导热层(27)。
15.根据权利要求12至14中任一项所述的印刷电路板多层结构，其特征在于，所述插件块(1)在所述填充层/平面化层(19)上方或在所述导热层(27)的上方具有与转接线支承层(3)在材料和/或大小上相同类型的顶层(20)。
16.根据权利要求14或15所述的印刷电路板多层结构，其特征在于，所述导热层(27)通过一个或多个贯穿触点(17a，17b)与所述叠层的至少一个导热的、结构化的或者整个平面的层(28)导热地连接。
17.根据权利要求9至16中任一项所述的印刷电路板多层结构，其特征在于，所述转接线接触部位(4)的至少一个通过一个或多个贯穿触点(17a，17b)与所述叠层的至少一个导热的、结构化的或整个平面的层(28)导热地连接。
18.根据权利要求1至17中任一项所述的印刷电路板多层结构，其特征在于，覆盖所述插件块(1)的液态树脂层或预浸胶层(7，9)在层叠方向上大体位于所述叠层的中间。
19.一种用于制造根据权利要求1至18中任一项所述的印刷电路板多层结构的方法，具有如下步骤：
-提供带有所述电器件(2)的所述插件块(1)以及相关的转接线(4，5)，
-将所述插件块(1)布置在预先提供的所述叠层的底层(7)上并将所述叠层的一个或多个其它的层布置在所述底层(7)和所述插件块(1)的上方，其中，为所述底层(7)和在位置相对的一侧覆盖所述插件块(1)的层(9)分别选择液态树脂层子层或预浸胶层子层，并且
-对这样预先提供的总体结构进行共同层压和/或预挤压，其中，在对所述结构进行层压或挤压时，所述树脂材料在与所述插件块相邻的液态树脂层区域或预浸胶层区域内液化并将所述插件块全面地无缝隙地包围。
20.根据权利要求19所述的方法，其特征在于，所述电器件(2)安装在所述插件块(1)的转接线支承层(3)上，并且在将所述插件块(1)引入所述叠层之前为所述转接线支承层(3)设置钻孔，所述钻孔在随后的层压/挤压处理中由来自周围环境的树脂材料填充，并接着在填充了树脂的所述钻孔中以比所述钻孔更小的直径这样地形成贯穿触点(17a，17b)，使得在所述各贯穿触点和所述转接线支承层(3)的相邻边沿之间保留一个树脂材料环。
21.根据权利要求19或20所述的方法，其特征在于，如下地构成转接线印制线路：在所述转接线支承层(3)的整个平面上设置导电的转接线层并随后通过构造分割沟槽而在保留所述转接线层的主要面积部分的情况下将其划分成平面的印制线路。
CN2006800323285A 2005-07-04 2006-07-04 带有集成电器件的印刷电路板多层结构和制造方法 Expired - Fee Related CN101258787B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005032489.4 2005-07-04
DE102005032489A DE102005032489B3 (de) 2005-07-04 2005-07-04 Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
PCT/EP2006/006511 WO2007003414A1 (de) 2005-07-04 2006-07-04 Leiterplatten-mehrschichtaufbau mit integriertem elektrischem bauteil und herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN101258787A true CN101258787A (zh) 2008-09-03
CN101258787B CN101258787B (zh) 2011-02-09

Family

ID=37199107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800323285A Expired - Fee Related CN101258787B (zh) 2005-07-04 2006-07-04 带有集成电器件的印刷电路板多层结构和制造方法

Country Status (6)

Country Link
US (1) US8072768B2 (zh)
EP (1) EP1900264B1 (zh)
JP (2) JP2008545260A (zh)
CN (1) CN101258787B (zh)
DE (1) DE102005032489B3 (zh)
WO (1) WO2007003414A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595786A (zh) * 2012-02-20 2012-07-18 电子科技大学 一种具有内嵌电容的印制电路板及其制造方法
CN105142362A (zh) * 2015-08-26 2015-12-09 昆山苏杭电路板有限公司 四层埋置元件印制板加工方法
CN105164798A (zh) * 2013-03-13 2015-12-16 施韦策电子公司 电子组件和制造电子组件的方法
CN107924887A (zh) * 2015-08-14 2018-04-17 施韦策电子公司 电子开关元件和模块化构造的变流器
CN111031710A (zh) * 2019-11-24 2020-04-17 奥士康科技股份有限公司 一种防止内层芯板叠错装置
US10747274B2 (en) 2015-09-03 2020-08-18 Apple Inc. Architecture features of an electronic device
CN112165767A (zh) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 多层线路板以及移动通讯装置
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same
CN113745120A (zh) * 2020-05-29 2021-12-03 弗劳恩霍夫应用研究促进协会 微电子装置及其制造方法
CN114867204A (zh) * 2022-05-26 2022-08-05 深圳市金晟达电子技术有限公司 一种加强型高频毫米波混合电路板
CN115279026A (zh) * 2021-04-29 2022-11-01 奥特斯奥地利科技与系统技术有限公司 部件承载件及其制造方法
CN113745120B (zh) * 2020-05-29 2024-10-25 弗劳恩霍夫应用研究促进协会 微电子装置及其制造方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006008050A1 (de) * 2006-02-21 2007-08-23 Imi Intelligent Medical Implants Ag Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven
DE102007044602A1 (de) * 2007-09-19 2009-04-23 Continental Automotive Gmbh Multilayer-Leiterplatte und Verwendung einer Multilayer-Leiterplatte
WO2009057654A1 (ja) 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP5515210B2 (ja) * 2007-12-13 2014-06-11 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
KR101551177B1 (ko) 2009-04-21 2015-09-09 엘지이노텍 주식회사 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
DE202009009087U1 (de) * 2009-07-01 2010-12-09 Aizo Ag Deutschland Eingebetteter Sandwich-Hybridschaltkreis
US8319334B2 (en) 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
CN102576828B (zh) 2009-09-01 2016-04-20 萨普拉斯特研究有限责任公司 具有集成薄膜电池的印刷电路板
DE102009041952B4 (de) 2009-09-17 2017-03-30 Airbus Defence and Space GmbH Verfahren zur Herstellung eines mehrlagigen Keramiksubstrats und mehrlagiges Keramiksubstrat und dessen Verwendung
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
DE102009060480A1 (de) 2009-12-18 2011-06-22 Schweizer Electronic AG, 78713 Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
KR101148104B1 (ko) * 2010-03-16 2012-05-22 엘지이노텍 주식회사 대면적 기판의 후막 형성방법 및 후막구조, 이를 이용한 백라이트유닛, 액정표시장치
JP5257472B2 (ja) * 2010-04-02 2013-08-07 株式会社デンソー 電子装置
DE102010003927A1 (de) * 2010-04-13 2011-10-13 Zf Friedrichshafen Ag Steuermodul
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
BR112013022101A2 (pt) 2011-03-03 2016-12-06 Koninkl Philips Nv conjunto de placa de circuito
DE102011006356A1 (de) * 2011-03-29 2012-10-04 Continental Automotive Gmbh Schaltungsträger mit eingebetteter Schaltungsplatine
DE102012013920A1 (de) 2011-07-14 2013-01-17 Hotoprint Elektronik GmbH & Co. KG Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
CN103796819B (zh) * 2011-09-09 2018-05-29 Lg伊诺特有限公司 用于制造衬底的膜的方法和膜、背光单元和使 用背光单元的液晶显示器
JP5752741B2 (ja) * 2012-09-26 2015-07-22 富士フイルム株式会社 多層基板および半導体パッケージ
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
US9653370B2 (en) * 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
AU2013203801A1 (en) 2012-12-15 2014-07-03 JENKINS III, Arthur L. DR Multilayered Electromagnetic Assembly
US9202782B2 (en) 2013-01-07 2015-12-01 Intel Corporation Embedded package in PCB build up
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
US11529873B2 (en) * 2013-09-06 2022-12-20 Cps Technology Holdings Llc Bus bar link for battery cell interconnections in a battery module
DE102013015956A1 (de) 2013-09-25 2014-04-10 Daimler Ag Leistungsmodul, insbesondere für Kraftfahrzeuge
EP2988328B1 (en) 2014-08-19 2021-05-12 ABB Schweiz AG Power semiconductor module and method of manufacturing the same
DE102015113324A1 (de) 2015-08-12 2017-02-16 Schweizer Electronic Ag Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung
DE112016003990B4 (de) 2015-09-02 2023-09-07 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Elektronisches Gerät mit eingebetteter elektronischer Komponente und Herstellungsverfahren
DE102017200127A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102017200128A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul mit integrierter Antenne und Verfahren zur Herstellung
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
DE102017221540A1 (de) * 2017-11-30 2019-06-06 Contitech Elastomer-Beschichtungen Gmbh Verbundwerkstoff
CN116207074A (zh) 2019-07-29 2023-06-02 群创光电股份有限公司 电子装置
US11824013B2 (en) 2019-08-15 2023-11-21 Intel Corporation Package substrate with reduced interconnect stress
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
DE102021105529A1 (de) 2021-03-08 2022-09-08 Rogers Germany Gmbh Leiterplatte, Metall-Keramik-Substrat als Einsatz und Verfahren zur Herstellung eines solchen Einsatzes
DE102021112814A1 (de) 2021-05-18 2022-11-24 Unimicron Germany GmbH Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
US11924962B2 (en) * 2021-10-21 2024-03-05 Dell Products L.P. Printed circuit board (PCB) including heatsinks
CN117316774A (zh) * 2022-06-20 2023-12-29 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法、显示组件

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
JP3086332B2 (ja) * 1992-06-08 2000-09-11 日本シイエムケイ株式会社 多層プリント配線板の製造方法
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
US5426263A (en) 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
DE9422424U1 (de) * 1994-02-04 2002-02-21 Giesecke & Devrient GmbH, 81677 München Chipkarte mit einem elektronischen Modul
DE19528730A1 (de) * 1995-08-04 1997-02-06 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Datenträgers
DE19535989C3 (de) * 1995-09-27 2003-03-27 Siemens Ag Chipmodul
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
DE19627543B9 (de) * 1996-05-18 2004-10-14 Thomas Hofmann Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
JP3236818B2 (ja) * 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3207174B2 (ja) * 1999-02-01 2001-09-10 京セラ株式会社 電気素子搭載配線基板およびその製造方法
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
DE19954941C2 (de) * 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
JP3673448B2 (ja) * 2000-05-30 2005-07-20 京セラ株式会社 コンデンサ素子内蔵配線基板
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3478281B2 (ja) * 2001-06-07 2003-12-15 ソニー株式会社 Ｉｃカード
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
EP1351301B1 (en) * 2002-04-03 2009-06-17 Panasonic Corporation Semiconductor built-in millimeter-wave band module
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2004158545A (ja) * 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
JP2004228397A (ja) * 2003-01-24 2004-08-12 Cmk Corp 積層チップコンデンサを内蔵した多層プリント配線板の製造方法
JP2004335915A (ja) * 2003-05-12 2004-11-25 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
US7488895B2 (en) * 2003-09-29 2009-02-10 Panasonic Corporation Method for manufacturing component built-in module, and component built-in module
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP2005234683A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd Ｉｃカード
JP2006041122A (ja) 2004-07-26 2006-02-09 Shinko Electric Ind Co Ltd 電子部品内蔵要素、電子装置及びそれらの製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595786A (zh) * 2012-02-20 2012-07-18 电子科技大学 一种具有内嵌电容的印制电路板及其制造方法
CN102595786B (zh) * 2012-02-20 2014-08-13 电子科技大学 一种具有内嵌电容的印制电路板及其制造方法
CN105164798A (zh) * 2013-03-13 2015-12-16 施韦策电子公司 电子组件和制造电子组件的方法
CN107924887A (zh) * 2015-08-14 2018-04-17 施韦策电子公司 电子开关元件和模块化构造的变流器
CN105142362A (zh) * 2015-08-26 2015-12-09 昆山苏杭电路板有限公司 四层埋置元件印制板加工方法
US10747274B2 (en) 2015-09-03 2020-08-18 Apple Inc. Architecture features of an electronic device
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same
CN111031710A (zh) * 2019-11-24 2020-04-17 奥士康科技股份有限公司 一种防止内层芯板叠错装置
CN113745120A (zh) * 2020-05-29 2021-12-03 弗劳恩霍夫应用研究促进协会 微电子装置及其制造方法
CN113745120B (zh) * 2020-05-29 2024-10-25 弗劳恩霍夫应用研究促进协会 微电子装置及其制造方法
CN112165767A (zh) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 多层线路板以及移动通讯装置
CN112165767B (zh) * 2020-10-27 2021-12-07 惠州市特创电子科技股份有限公司 多层线路板以及移动通讯装置
CN115279026A (zh) * 2021-04-29 2022-11-01 奥特斯奥地利科技与系统技术有限公司 部件承载件及其制造方法
CN114867204A (zh) * 2022-05-26 2022-08-05 深圳市金晟达电子技术有限公司 一种加强型高频毫米波混合电路板
CN114867204B (zh) * 2022-05-26 2023-11-17 深圳市金晟达电子技术有限公司 一种加强型高频毫米波混合电路板

Also Published As

Publication number Publication date
US20090041994A1 (en) 2009-02-12
DE102005032489B3 (de) 2006-11-16
US8072768B2 (en) 2011-12-06
JP2012238874A (ja) 2012-12-06
JP2008545260A (ja) 2008-12-11
CN101258787B (zh) 2011-02-09
WO2007003414A1 (de) 2007-01-11
EP1900264A1 (de) 2008-03-19
EP1900264B1 (de) 2013-05-01

Similar Documents

Publication Publication Date Title
CN101258787B (zh) 带有集成电器件的印刷电路板多层结构和制造方法
US8479389B2 (en) Method of manufacturing a flex-rigid wiring board
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
US20080117608A1 (en) Printed circuit board and fabricating method thereof
WO2010023773A1 (ja) フレックスリジッド配線板及び電子デバイス
CN103747616B (zh) 元器件内置模块
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
KR20090064314A (ko) 반도체 장치
CN107978570A (zh) 芯片封装结构及其制造方法
JPH11307886A (ja) フリップチップ接合ランドうねり防止パターン
US20170229402A1 (en) Double side via last method for double embedded patterned substrate
CN104219878A (zh) 布线基板
US20100226110A1 (en) Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same
CN105517344A (zh) 嵌入式电路板以及制造该嵌入式电路板的方法
US6900395B2 (en) Enhanced high-frequency via interconnection for improved reliability
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US10051734B2 (en) Wiring board and method for manufacturing the same
US10028388B2 (en) Component-embedded substrate
US9730322B2 (en) Production method of component-embedded substrate, and component-embedded substrate
WO2008111408A1 (ja) 多層配線基板及びその製造方法
CN101937900B (zh) 一种微波毫米波电路
CN104684240A (zh) 电路板及电路板制作方法
US20220367329A1 (en) Contact assembly for an electronic component, and method for producing an electronic component
US20100327434A1 (en) Semiconductor device and method of manufacturing the same
US20050012198A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20210704

CF01 Termination of patent right due to non-payment of annual fee