CN101253576A - 用于修复半导体存储器的设备和方法 - Google Patents

用于修复半导体存储器的设备和方法 Download PDF

Info

Publication number
CN101253576A
CN101253576A CNA2006800320465A CN200680032046A CN101253576A CN 101253576 A CN101253576 A CN 101253576A CN A2006800320465 A CNA2006800320465 A CN A2006800320465A CN 200680032046 A CN200680032046 A CN 200680032046A CN 101253576 A CN101253576 A CN 101253576A
Authority
CN
China
Prior art keywords
memory
address
volatile
storage arrangement
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800320465A
Other languages
English (en)
Other versions
CN101253576B (zh
Inventor
克里斯·G·马丁
特洛伊·A·曼宁
布伦特·基斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101253576A publication Critical patent/CN101253576A/zh
Application granted granted Critical
Publication of CN101253576B publication Critical patent/CN101253576B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals

Abstract

本发明提供一种用于修复半导体存储器装置的设备和方法，其包括第一存储器单元阵列、第一冗余单元阵列和修复电路，所述修复电路经配置以非易失性地存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址。第一易失性高速缓冲存储器存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址。所述修复电路将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述第一易失性高速缓冲存储器。当第一存储器存取对应于所述第一高速缓存地址时，匹配电路用来自所述第一冗余单元阵列的至少一个冗余存储器单元来取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。

Description

用于修复半导体存储器的设备和方法
技术领域
本发明大体上涉及半导体存储器，且更明确地说，涉及通过测试存储器区块且用未指派的备用存储器区块重新映射失效存储器区块来动态检测和修复半导体存储器中的故障。
背景技术
半导体存储器通常包括排列成行和列的许多存储器单元。每一存储器单元经构造以用于以“1”或“0”位的形式存储数字信息。为了将位写入(即，存储)到存储器单元中，向半导体存储器中的寻址电路提供具有识别所述单元的行(“行地址”)和列(“列地址”)的部分的二进制存储器地址以激活所述单元，且接着向所述单元供应所述位。类似地，为了从存储器单元读取(即，检索)位，再次使用所述单元的存储器地址来激活所述单元，且接着从所述单元输出所述位。
通常在制作半导体存储器之后对其进行测试以确定其是否含有任何缺陷存储器单元(即，不能可靠地向其写入位或从其读取位的单元)。一般来说，当发现半导体存储器含有缺陷存储器单元时，尝试通过用存储器中的冗余行或列中提供的冗余存储器单元替代缺陷存储器单元来修复存储器。
常规上，当使用冗余行来修复含有缺陷存储器单元的半导体存储器时，通过编程芯片上的非易失性元件(例如，一群组熔丝、反熔丝或快闪存储器单元)来将缺陷单元的行地址永久存储(通常以预解码形式)在上面制作有半导体存储器的芯片上。接着，在半导体存储器的正常操作期间，如果存储器的寻址电路接收到包括对应于存储在芯片上行地址之行地址的存储器地址时，存储器中的冗余电路致使存取冗余行中的冗余存储器单元来代替所接收存储器地址所识别的存储器单元。由于缺陷单元的行中的每个存储器单元具有相同行地址，因而缺陷单元的行中的每个单元(操作的和缺陷的)均由冗余行中的冗余存储器单元替代。
类似地，当使用冗余列来修复半导体存储器时，通过编程芯片上的非易失性元件来将缺陷单元的列地址永久存储(通常以预解码形式)在芯片上。接着，在半导体存储器的正常操作期间，如果存储器的寻址电路接收到包括对应于存储在芯片上列地址之列地址的存储器地址时，存储器中的冗余电路致使存取冗余列中的冗余存储器单元来代替所接收存储器地址所识别的存储器单元。由于缺陷单元的列中的每个存储器单元具有相同列地址，因而缺陷单元的列中的每个单元(操作的和缺陷的)均由冗余列中的冗余存储器单元替代。
上文描述的用于使用冗余行和列来修复半导体存储器的过程在此项技术中是众所周知的，且在以下美国专利中以各种形式描述：4,459,685；4,598,388；4,601,019；5,031,151；5,257,229；5,268,866；5,270,976；5,287,310；5,355,340；5,396,124；5,422,850；5,471,426；5,502,674；5,511,028；5,544,106；5,572,470；5,572,471；5,583,463和6,199,177。第6,125,067号和第6,005,813号美国专利揭示使用冗余子阵列来修复半导体存储器。
利用例如行、列、子行和子列等冗余存储器元件来修复半导体存储器产生的一个问题是，通常在制作和测试过程的某点处进行此类修复。这通常是通过编程非易失性元件(例如，若干群组的熔丝、反熔丝或快闪存储器单元)重新映射冗余备用存储器元件以替代失效存储器元件来进行的。
为了编程这些非易失性元件，通常需要高于正常(例如，操作)的电压。因此，可选择性地施加相对较高的电压以“烧断”熔丝或反熔丝或者编程快闪存储器单元。此相对较高的电压通常需要将非易失性元件放置在与敏感装置相距安全距离处，此类极高电压和/或电流可永久损坏所述敏感装置。一般来说，不会使用最小特征尺寸来形成这些非易失性元件，且因此不会使得其在展现于连续代的存储器单元上时尺寸减小。随着存储器单元存取时间增加，用于比较的地址和数据值的传播时间变得非常重要。因此，将需要提供一种用于使得非易失性存储的存储器修复信息较迅速可用于存储器寻址电路以便降低冗余存储器修复区块的存储器存取时间的方法和系统。
发明内容
本发明提供一种用于修复半导体存储器的设备和方法。在本发明的一个实施例中，一种修复存储器装置上的一序列存储器单元的方法包括在存储器装置上非易失性编程一群组可编程元件以存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址。将指示所述至少一个缺陷存储器单元的所述第一地址易失性地存储作为第一高速缓存地址。当第一存储器存取对应于所述第一高速缓存地址时，用至少一个冗余存储器单元取代所述至少一个缺陷存储器单元。
在本发明的另一实施例中，提供一种存储器装置修复电路。所述修复电路包括多个反熔丝和编程逻辑，所述编程逻辑经配置以响应于对应于修复存储器装置上的一序列存储器单元的编程数据而非易失性编程所述多个反熔丝。所述修复电路进一步包括第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，其中所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
在本发明的再一实施例中，提供一种存储器装置。所述存储器装置包括第一存储器单元阵列和第一冗余单元阵列。修复电路经配置以非易失性存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址。第一易失性高速缓冲存储器经配置以存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址。所述修复电路进一步经配置以将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。所述存储器装置进一步包括匹配电路，其经配置以当第一存储器存取对应于所述第一高速缓存地址时用来自所述第一冗余单元阵列的至少一个冗余存储器单元取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
在本发明的又一实施例中，提供一种上面制作有存储器装置的半导体衬底。所述半导体衬底包括存储器装置，其包含第一存储器单元阵列、第一冗余单元阵列和修复电路，所述修复电路经配置以非易失性存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址。第一易失性高速缓冲存储器存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址，且所述修复电路将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。当第一存储器存取对应于所述第一高速缓存地址时，匹配电路用来自所述第一冗余单元阵列的至少一个冗余存储器单元来取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
在本发明的再一实施例中，提供一种电子系统。所述电子系统包括输入装置、输出装置、存储器装置和耦合到所述输入、输出和存储器装置的处理器装置，其中所述输入、输出、存储器和处理器装置中的至少一者包括存储器装置。
附图说明
在附图中，说明当前认为是用于执行本发明的最佳模式的事物：
图1是根据本发明实施例的存储器装置的方框图；
图2是根据本发明实施例的存储器装置的存储器区块的方框图；
图3是根据本发明实施例的修复逻辑电路的方框图；
图4是根据本发明实施例的反熔丝逻辑和远程反熔丝高速缓冲存储器的逻辑图；
图5是根据本发明实施例配置的反熔丝逻辑的电路图；
图6是根据本发明实施例的远程反熔丝高速缓冲存储器的高速缓冲存储器锁存器的电路图；
图7说明包括根据本发明实施例配置的存储器装置的半导体晶片；以及
图8是根据本发明实施例的包括存储器装置的电子系统的方框图。
具体实施方式
在以下对本发明的详细描述中，参看形成本文一部分的附图，且在附图中以说明方式展示其中可实践本发明的特定实施例。所述实施例希望充分详细地描述本发明各方面以使得所属领域的技术人员能够实践本发明。在不脱离本发明范围的情况下，可利用其它实施例且可作出多种改变。不应在限制意义上对待以下详细描述，且本发明的范围仅由所附权利要求书界定。
图1是根据本发明实施例的存储器装置的方框图。存储器装置100的各个方面类似于常规存储器装置，且因而未展示常规元件以免混淆本发明。存储器装置100包括存储器区块101，其每一者包括存储器阵列(图2)和冗余单元阵列(图2)，采用所述冗余单元阵列以替代存储器阵列中的缺陷存储器单元。在修复电路103中通过编程例如反熔丝(图3)等可编程装置来完成缺陷存储器单元到冗余存储器阵列的重新映射。
在本发明的一个实施例中，存储器装置100包括集中修复电路103，其经配置以接收用于确定存储器阵列内的缺陷存储器单元的先前受管理测试过程中所确定的编程数据107。用于确定缺陷存储器单元的测试过程的细节是所属领域的技术人员已知的且本文不再作进一步论述。修复电路103包括识别存储器装置100内的每一存储器阵列的缺陷存储器单元的位置的经存储或经编程信息。可将修复电路103内的反熔丝分组以唯一识别相应存储器区块。
在本发明的示范性实施例中，存储器装置100包括分割成若干个单独区或存储器区块101的存储容量。尽管本说明书展现四个单独存储器区块101A到101D，但这个数量只是说明性的且不应视为对本发明的范围的限制。与存储器装置100内的存储器区块101的分割一致，存储器区块101A到101D的每一者包括反熔丝高速缓冲存储器131，示范性说明为相应反熔丝高速缓冲存储器131A到131D。
尽管修复电路103是可编程装置且维持存储器装置100的存储器区块101A到101D的每一者的缺陷存储器装置的非易失性编程识别，经由相应串行数据总线133A到133D向相应存储器区块101A到101D发送存储器区块特定的缺陷存储器单元重新映射信息以进行局部易失性高速缓存。
以实例方式而并非限制方式，存储器装置100包括同步动态随机存取存储器装置(SDRAM)。图1的存储器装置包括一个或一个以上存储器区块101，如相对于图2详细说明。图2是根据本发明的存储器区块101的一个实施例的方框图。如图2所示，存储器区块101包括存储器阵列102。存储器阵列102通常包括动态随机存取存储器(DRAM)装置，其可进一步分段成一个或一个以上存储器库。每一存储器阵列102包括以多个存储单元(说明为存储单元阵列104)和一个或一个以上冗余单元(本文说明为冗余单元阵列106)的形式排列成行和列的存储器单元。行解码器108和列解码器110响应于地址总线112(ADDRESS)上所提供的地址来存取存储器阵列102的行和列。输入/输出缓冲器114连接到数据总线116(DATA)以与存储器阵列102进行双向数据通信。存储器控制电路118通过对控制线120(CONTROL)上所提供的输入时钟信号(CLK)和控制信号作出响应来控制存储器区块101与外部装置之间的数据通信。控制信号包括但不限于芯片选择(CS*)、行存取选通(RAS*)、列存取选通(CAS*)和写入启用(WE*)。
存储器区块101进一步包括读取/写入电路122，其经由多个数字线D0到DN连接到存储单元且经由列选择线127连接到列解码器110。读取/写入电路122还通过读取和写入寄存器(未图示)连接到输入/输出缓冲器114。提供冗余读取/写入电路124，其经由多个成对的冗余数字线DR0到DRX连接到冗余单元。
另外，存储器区块101包括冗余地址匹配电路130，其从地址总线112接收当前地址，且将所述地址与通过先前测试存储器阵列已知含有缺陷存储器单元的地址进行比较。将识别缺陷存储器单元的地址的信息本地存储或高速缓存在存储器区块101内的反熔丝高速缓冲存储器131中。在当前地址与反熔丝高速缓冲存储器131内所存储的值匹配发生时，匹配电路130产生指示当前地址中的存储单元列内的坏位的匹配信号。尽管本说明书识别列内的缺陷存储器单元和冗余替代，但所属领域的技术人员理解行与列和列与行的互换性，且希望此类互换性涵盖于本发明范围内。
在读取操作中，控制电路118解码线120上的控制信号与地址总线112上的当前地址的组合以起始读取操作。列选择线127中的一者响应于地址总线112而激活特定列选择(Col Sel X)以存取存储单元阵列104中的一列存储单元。将存储单元的所存取数据或位经由数字线D0到DN传输到读取/写入电路122。同时，控制电路118激活冗余地址匹配电路130以将当前列地址与反熔丝高速缓冲存储器131中所识别的具有坏存储单元的经编程列地址进行比较。如果当前列地址与反熔丝高速缓冲存储器131中所存储的经编程列地址之间没有匹配，那么将存储单元的数据输出到数据读取寄存器(未图示)且随后输出到输入/输出缓冲器114和数据总线116。
然而，匹配电路130中所识别的当前列地址之间的匹配指示正存取的列具有坏位。在此情况下，冗余地址匹配电路130激活冗余列选择信号，且将来自冗余单元阵列106的冗余单元通过冗余数字线DR0到DRX中的一者连接到冗余读取/写入电路124且接着连接到读取/写入电路122以从存储单元阵列104取代缺陷存储器单元。将来自存储单元阵列104的非缺陷存储器单元的或来自冗余单元阵列106的替代或冗余存储器单元的数据输出到数据读取寄存器(未图示)且随后输出到输入/输出缓冲器114和数据总线116。
在写入操作中，以相反路径将数据写入到存储单元或冗余单元。将数据总线116处的数据或位传输到输入/输出缓冲器114且接着传输到数据写入寄存器(未图示)。从数据写入寄存器，将数据传输到读取/写入电路122。如果在当前列地址与反熔丝高速缓冲存储器131中所存储的编程地址之间没有匹配，那么将数据传输到数字线D0到DN且传输到存储单元阵列104中。
然而，匹配电路130中所识别的当前列地址之间的匹配指示正存取的列具有坏位。在此情况下，冗余地址匹配电路130激活冗余列选择信号，且将来自冗余单元阵列106的冗余单元通过冗余数字线DR0到DRX中的一者连接到冗余读取/写入电路124且接着连接到读取/写入电路122以从存储单元阵列104取代缺陷存储器单元。随后将位写入到冗余单元或冗余单元阵列106的一者中。
图3说明根据本发明实施例的缺陷存储器单元修复电路和方法。本发明的各种实施例针对于通过使用冗余存储器单元来修复缺陷存储器阵列。所述修复方法通过测试存储器装置的各种存储器阵列且识别缺陷存储器单元来修复存储器装置的一序列存储器单元。存储器装置包括非易失性可编程元件，其能够存储地址或可用于识别缺陷存储器单元的地址的其它指示符。在一个实施例中，可编程元件经配置为反熔丝，其具体制作和功能是所属领域的技术人员已知的。
修复方法利用修复电路103来接收、保持识别缺陷存储器单元的信息并使得各种存储器区块可利用所述信息。在本发明的一个实施例中，修复电路103共同定位且可甚至在中心定位。众所周知，技术进步使得减小了存储器单元尺寸和基本支持电路(例如，读出放大器)的尺寸，而且降低了操作电压和电流。另外，技术进步使得减小了存储器区块的各种元件的尺寸。然而，还众所周知，编程例如反熔丝等可编程元件需要使用较大电压和/或电流来有效改变存储元件，从而致使存储元件保持编程状态。尽管可编程元件还可在技术上发展到需要降低的电压/或电流的较小尺寸，但在敏感存储器区块组件附近设置较高电位是不理想的。
参看图3，修复电路103包括一个或一个以上反熔丝逻辑区块109，其每一者含有一个或一个以上可编程元件(本文描述为反熔丝)。为了编程所述可编程元件，编程反熔丝逻辑105接收识别缺陷存储器单元的地址的编程数据107。编程反熔丝逻辑105耦合到反熔丝逻辑区块109且将缺陷存储器单元地址编程到相应可编程元件中。编程反熔丝逻辑105可被配置为串行加载并行输出寄存器，其耦合到相应反熔丝逻辑区块109中的每一者。
本发明的缺陷存储器单元修复方法进一步包括将每一反熔丝逻辑区块的反熔丝数据分配或传输到相应存储器区块和所述数据被施加至的相应存储器阵列。因此，每一反熔丝逻辑区块109借助于串行数据总线133耦合到相应反熔丝高速缓冲存储器131，其中在一个实施例中根据时钟1A和/或时钟_2111B来同时传送相应反熔丝数据。根据图3的示范性说明，示范性数量的四个反熔丝逻辑区块109A到109D被说明为经由相应串行数据总线133A到133D耦合到反熔丝高速缓冲存储器131A到131D。
应了解，存在有效利用存储器装置上的可用区域的强大诱因。因此，本发明的一个实施例将串行数据总线133实施为串行分配线，其中存储在每一反熔丝逻辑区块中的反熔丝数据从并行存储格式转换为串行输出格式。非易失性驻存在修复电路103中的反熔丝数据的分配可在存储器装置的启动阶段期间(例如在对存储器装置通电之后)分配给相应易失性反熔丝高速缓冲存储器131。
图4说明根据本发明实施例的反熔丝逻辑区块和反熔丝高速缓冲存储器的方框图。经由编程反熔丝逻辑105(图3)的至少一部分105′的编程接口119-1到119-X来非易失性编程所述反熔丝逻辑区块109中的每一者。所属领域的技术人员了解到，与在存储器装置的常规数据存储和检索功能期间所利用的电压和/或电流相比，编程例如反熔丝等可编程元件利用大得多的电压和/或电流。
因此，反熔丝113-1到113-X可通常被设置在最大限度减小且防止较大电压和/或较大电流对存储器装置的常规存储器元件的有害影响的位置处。因此，本发明的反熔丝区块逻辑区块109包括配置有用于非易失性存储相应逻辑状态和从存储元件检索相应逻辑状态的电路和逻辑的反熔丝113。反熔丝113进一步经配置以检索逻辑状态并根据并行到串行传输方法来传达它们。具体地说，时钟1即111同步地对反熔丝113-1到113-N的每一者计时，直到存储在反熔丝逻辑区块109中的逻辑状态的每一者经由串行数据总线133从反熔丝逻辑区块109串行传送到相应反熔丝高速缓冲存储器131为止。
反熔丝高速缓冲存储器131经配置以在通常邻近于每一存储器阵列的匹配电路130且可由所述匹配电路130存取的位置中提供所存储值的本地高速缓存。由于反熔丝高速缓冲存储器X 131不需要容纳高反熔丝编程电压和/或电流，因而反熔丝高速缓冲存储器131可实施为区域尺寸制作成类似于周围存储器区块101组件的区域尺寸的存储器存储元件。另外，由于反熔丝高速缓冲存储器131包括具有周围存储器区块电路的特征大小和尺寸的电路和逻辑元件，因而反熔丝高速缓冲存储器131还可经受工艺特征大小减小和与相关存储器单元阵列的集成。
本发明的反熔丝高速缓冲存储器131可经配置以包括设置为cashe latch_l到cashelatch_N的一连串存储元件。在图4的具体说明中，展示任意数量的5个latches_X且其对应于相应数量的反熔丝113。不应将此类说明的数量视为限制性的。继续参看图4，高速缓冲存储器锁存器115-1到高速缓冲存储器锁存器115-5经配置以串行加载有经由串行数据总线133从非易失性反熔丝逻辑区块109接收的反熔丝数据。在一个实施例中，反熔丝数据由时钟2即117串行加载，所述时钟2即117将反熔丝数据依序输出到相应锁存器。一旦将反熔丝数据高速缓存在反熔丝高速缓冲存储器131的相应高速缓冲存储器锁存器115中，所述数据便可经由高速缓冲存储器锁存器输出125-1到125-5而对匹配电路130可用以进行地址比较。
图5说明根据本发明实施例的反熔丝。如所陈述的，反熔丝113经配置以进行编程从而非易失性保持对应于所检测缺陷存储器单元的地址的一部分的经编程状态。另外，反熔丝113进一步经配置以将所存储逻辑状态加载到串行总线上且沿着所述串行总线通过反熔丝113串行传送所述数据的其它阶段。具体地说，反熔丝113包括反熔丝存储元件200，其通过来自编程反熔丝逻辑部分105′的编程信号119来非易失性编程。以实例方式而并非限制方式，反熔丝存储元件200经说明为反熔丝电容器，但可经配置为任何数目的可编程装置，如所属领域的技术人员已知的。
一旦被非易失性编程，在(例如)存储器装置通电状态时，加载信号202便将反熔丝存储元件200的阻抗切换到串行信号线121上，在一个实施例中，所述串行信号线121由预充电装置204上拉。串行信号线121的所得逻辑电平输入到第一锁存器206且由时钟1计时以通过第一通门210而到达第二锁存器208。一旦反熔丝存储元件200的逻辑值“俘获”在第一通门210与第二通门212之间，加载信号202便将反熔丝存储元件200的阻抗与串行信号线121断开，以允许先前反熔丝(N-1)113的逻辑电平在时钟1的另一阶段上串行传播通过第一锁存器206。时钟1的后续阶段还提升第二锁存器208处保持的逻辑电平以传递到后续反熔丝(N+1)113。时钟1循环用于将每一反熔丝数据依序传输通过反熔丝逻辑区块109(图4)所必需的次数。
图6说明根据本发明实施例的高速缓冲存储器锁存器。如所陈述的，高速缓冲存储器锁存器115经配置以易失性保持对应于所检测缺陷存储器单元的地址的一部分的编程状态。另外，高速缓冲存储器锁存器115进一步经配置以从串行总线接收所存储的逻辑状态且沿着高速缓冲存储器锁存器的连续串行阶段将反熔丝数据串行传送通过高速缓冲存储器锁存器115。
具体地说，高速缓冲存储器锁存器115包括第一锁存器220，其用于从串行信号线135接收反熔丝数据。串行信号线135的所得逻辑电平输入到第一锁存器220且由时钟2计时以通过第一通门224而到达第二锁存器222。一旦反熔丝数据的逻辑电平“俘获”在第一通门224与第二通门226之间，便保持所述逻辑电平并将其在高速缓冲存储器锁存器输出125上输出作为反熔丝高速缓冲存储器数据，或如果整个串行序列的反熔丝数据尚未完全加载到反熔丝高速缓冲存储器131(图4)中，那么在时钟2的后续阶段上将逻辑电平转发到高速缓冲存储器锁存器(N+1)115的后续者。时钟2循环用于将每一反熔丝数据依序传输通过反熔丝高速缓冲存储器131(图4)所必需的次数。一旦将整个序列的反熔丝数据加载到反熔丝高速缓冲存储器131的高速缓冲存储器锁存器115-1到115-5，计时便停止且匹配电路130便可经由高速缓冲存储器锁存器输出125-1到125-5得到反熔丝数据。
如图7所示，如上文所述的存储器装置100制作在半导体晶片250上。应了解，存储器装置100还可制作在各种各样的其它半导体衬底上。存储器装置100进一步包括至少一个存储器区块101和修复电路103，如上文描述。
如图8所示，电子系统260包括输入装置262、输出装置264、处理器装置266和存储器装置268，所述存储器装置268并入有存储器装置100，如参看本发明的一个或一个以上实施例描述的。而且，应注意，存储器装置100可并入到输入、输出和处理器装置262、264和266中的任一者中。
虽然已经参看特定实施例描述了本发明，但本发明不限于这些描述的实施例。而是，本发明仅由所附权利要求书限制，所述权利要求书在其范围内包括所有根据所描述的本发明原理进行操作的等效装置或方法。
权利要求书(按照条约第19条的修改)
按专利合作条约第19条的修改的译文
申请人在国际阶段期间，根据PCT条约第19条的有关规定，对国际申请号为PCT/US2006/023219，国际申请日为2006年6月14日的PCT申请的权利要求书进行了修改。
随函附上权利要求书的全文替换页。
1. 一种修复包括多个存储器区块的存储器装置上的一存储器单元序列的方法，其包含：
在所述存储器装置上非易失性中心编程一可编程元件群组以存储指示所述多个存储器区块的第一存储器区块中的至少一个缺陷存储器单元的第一地址；
在所述多个存储器区块的所述第一存储器区块中易失性存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址；以及
当第一存储器存取对应于所述第一高速缓存地址时，在所述多个存储器区块的所述第一存储器区块中用至少一个冗余存储器单元取代所述至少一个缺陷存储器单元。
2. 根据权利要求1所述的方法，其中所述非易失性编程包括编程反熔丝以存储指示所述至少一个缺陷存储器单元的所述第一地址。
3. 根据权利要求1所述的方法，其中易失性存储第一高速缓存地址包括将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
4. 根据权利要求3所述的方法，其中分配所述第一地址进一步包括将所述第一地址串行转发到所述第一易失性高速缓冲存储器。
5. 根据权利要求1所述的方法，其进一步包含：
在所述存储器装置上非易失性中心编程所述可编程元件群组以存储指示所述多个存储器区块中的第二存储器区块中的至少另一缺陷存储器单元的第二地址；
在所述多个存储器区块中的所述第二存储器区块中易失性存储对应于指示所述至少另一缺陷存储器单元的所述第二地址的第二高速缓存地址；以及
当第二存储器存取对应于所述第二高速缓存地址时，用至少另一冗余存储器单元取代所述至少另一缺陷存储器单元。
6. 根据权利要求5所述的方法，其中存储所述第一高速缓存地址和存储所述第二高速缓存地址包含将所述第一和第二高速缓存地址存储在所述多个存储器区块的所述第一存储器区块和所述第二存储器区块的各自附近处。
7. 根据权利要求1所述的方法，其中易失性存储所述第一高速缓存地址在所述存储器装置启动期间发生。
8. 根据权利要求5所述的方法，其进一步包含：
中心非易失性存储所述第一和第二地址；以及
空间易失性存储所述第一和第二高速缓存地址。
9. 一种存储器装置修复电路，其包含：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一存储器单元序列的编程数据而非易失性编程所述多个反熔丝；以及
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器，且其中所述第一反熔丝逻辑进一步包括并行到串行电路，其经配置以将所述第一地址串行分配给所述第一易失性高速缓冲存储器。
10. 一种存储器装置修复电路，其包含：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一序列存储器单元的编程数据而非易失性编程所述多个反熔丝；
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器；以及
第二反熔丝逻辑，其经配置以非易失性存储指示第二存储器单元阵列中的至少另一缺陷存储器单元的第二地址，所述第二反熔丝逻辑进一步经配置以将指示所述至少另一缺陷存储器单元的所述第二地址分配给所述存储器装置上的第二易失性高速缓冲存储器，其中所述第一和第二反熔丝逻辑经配置以分别将所述第一和第二地址分配给所述第一和第二存储器单元阵列的各自附近处的所述第一和第二易失性高速缓冲存储器。
11. 根据权利要求10所述的存储器装置修复电路，其中所述第一反熔丝逻辑进一步经配置以在所述存储器装置启动期间将所述第一地址分配给所述第一易失性高速缓冲存储器。
12. 一种存储器装置修复电路，其包含：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一序列存储器单元的编程数据而非易失性编程所述多个反熔丝；
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器；以及
第二反熔丝逻辑，其经配置以非易失性存储指示第二存储器单元阵列中的至少另一缺陷存储器单元的第二地址，所述第二反熔丝逻辑进一步经配置以将指示所述至少另一缺陷存储器单元的所述第二地址分配给所述存储器装置上的第二易失性高速缓冲存储器，其中所述第一和第二反熔丝逻辑经中心设置且所述第一和第二地址在空间上被分配给所述第一和第二易失性高速缓冲存储器。
13. 一种存储器装置，其包含：
第一存储器区块，其包括第一存储器单元阵列和第一冗余单元阵列；
修复电路，其经配置以非易失性中心存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址；
所述第一存储器区块进一步包括第一易失性高速缓冲存储器，其经配置以存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址，所述修复电路进一步经配置以将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的所述第一易失性高速缓冲存储器；以及
匹配电路，其经配置以当第一存储器存取对应于所述第一高速缓存地址时，用来自所述第一冗余单元阵列的至少一个冗余存储器单元取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
14. 根据权利要求15所述的存储器装置，其中所述修复电路包括：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一存储器单元序列的编程数据而非易失性编程所述多个反熔丝；以及
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
15. 根据权利要求16所述的存储器装置，其中所述第一反熔丝逻辑进一步包括并行到串行电路，其经配置以将所述第一地址串行分配给所述第一易失性高速缓冲存储器。
16. 根据权利要求16所述的存储器装置，其进一步包含：
第二反熔丝逻辑，其经配置以非易失性存储指示包括第二存储器单元阵列的第二存储器区块中的至少另一缺陷存储器单元的第二地址，所述第二反熔丝逻辑进一步经配置以将指示所述至少另一缺陷存储器单元的所述第二地址分配给所述存储器装置上的所述第二存储器区块中的第二易失性高速缓冲存储器。
17. 根据权利要求18所述的存储器装置，其中所述第一和第二反熔丝逻辑经配置以分别将所述第一和第二地址分配给所述第一和第二存储器单元阵列的各自附近处的所述第一和第二易失性高速缓冲存储器。
18. 根据权利要求16所述的存储器装置，其中所述第一反熔丝逻辑进一步经配置以在所述存储器装置启动期间将所述第一地址分配给所述第一易失性高速缓冲存储器。
19. 根据权利要求18所述的存储器装置，其中所述第一和第二反熔丝逻辑经中心设置且所述第一和第二地址在空间上被分配给所述第一和第二易失性高速缓冲存储器。
20. 一种上面制作有半导体存储器装置的半导体衬底，所述半导体存储器装置包含：
第一存储器区块，其包括第一存储器单元阵列和第一冗余单元阵列；
修复电路，其经配置以非易失性中心存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址；
所述第一存储器区块进一步包括第一易失性高速缓冲存储器，其经配置以存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址，所述修复电路进一步经配置以将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的所述第一易失性高速缓冲存储器；以及
匹配电路，其经配置以当第一存储器存取对应于所述第一高速缓存地址时，用来自所述第一冗余单元阵列的至少一个冗余存储器单元来取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
21. 根据权利要求22所述的半导体衬底，其中所述修复电路包括：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一存储器单元序列的编程数据而非易失性编程所述多个反熔丝；以及
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
22. 根据权利要求22所述的半导体衬底，其中所述第一反熔丝逻辑进一步包括并行到串行电路，其经配置以将所述第一地址串行分配给所述第一易失性高速缓冲存储器。
23. 根据权利要求23所述的半导体衬底，其进一步包含：
第二反熔丝逻辑，其经配置以非易失性存储指示包括第二存储器单元阵列的第二存储器区块中的至少另一缺陷存储器单元的第二地址，所述第二反熔丝逻辑进一步经配置以将指示所述至少另一缺陷存储器单元的所述第二地址分配给所述存储器装置上的所述第二存储器区块中的第二易失性高速缓冲存储器。
24. 根据权利要求24所述的半导体衬底，其中所述第一和第二反熔丝逻辑经配置以分别将所述第一和第二地址分配给所述第一和第二存储器单元阵列的各自附近处的所述第一和第二易失性高速缓冲存储器。
25. 根据权利要求22所述的半导体衬底，其中所述第一反熔丝逻辑进一步经配置以在所述存储器装置启动期间将所述第一地址分配给所述第一易失性高速缓冲存储器。
26. 根据权利要求24所述的半导体衬底，其中所述第一和第二反熔丝逻辑经中心设置且所述第一和第二地址在空间上分配给所述第一和第二易失性高速缓冲存储器。
27. 一种电子系统，其包含输入装置、输出装置、存储器装置和耦合到所述输入、输出和存储器装置的处理器装置，所述输入、输出、存储器和处理器装置中的至少一者包括存储器装置，所述存储器装置包含：
存储器区块，其包括第一存储器单元阵列和第一冗余单元阵列；
修复电路，其经配置以非易失性中心存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址；
所述存储器区块进一步包括第一易失性高速缓冲存储器，其经配置以存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址，所述修复电路进一步经配置以将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的所述第一易失性高速缓冲存储器；以及
匹配电路，其经配置以当第一存储器存取对应于所述第一高速缓存地址时，用来自所述第一冗余单元阵列的至少一个冗余存储器单元取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。

Claims (29)

1. 一种修复存储器装置上的一存储器单元序列的方法，其包含：
在存储器装置上非易失性编程一可编程元件群组以存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址；
易失性存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址；以及
当第一存储器存取对应于所述第一高速缓存地址时，用至少一个冗余存储器单元取代所述至少一个缺陷存储器单元。
2. 根据权利要求1所述的方法，其中所述非易失性编程包括编程反熔丝以存储指示所述至少一个缺陷存储器单元的所述第一地址。
3. 根据权利要求1所述的方法，其中易失性存储第一高速缓存地址包括将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
4. 根据权利要求3所述的方法，其中分配所述第一地址进一步包括将所述第一地址串行转发到所述第一易失性高速缓冲存储器。
5. 根据权利要求1所述的方法，其进一步包含：
在所述存储器装置上非易失性编程所述可编程元件群组以存储指示第二存储器单元阵列中的至少另一缺陷存储器单元的第二地址；
易失性存储对应于指示所述至少另一缺陷存储器单元的所述第二地址的第二高速缓存地址；以及
当第二存储器存取对应于所述第二高速缓存地址时，用至少另一冗余存储器单元取代所述至少另一缺陷存储器单元。
6. 根据权利要求5所述的方法，其中存储所述第一高速缓存地址和存储所述第二高速缓存地址包含将所述第一和第二高速缓存地址存储在所述第一和第二存储器单元阵列的各自附近处。
7. 根据权利要求1所述的方法，其中易失性存储所述第一高速缓存地址在所述存储器装置启动期间发生。
8. 根据权利要求5所述的方法，其进一步包含：
中心非易失性存储所述第一和第二地址；以及
空间易失性存储所述第一和第二高速缓存地址。
9. 一种存储器装置修复电路，其包含：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一存储器单元序列的编程数据而非易失性编程所述多个反熔丝；以及
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
10. 根据权利要求9所述的存储器装置修复电路，其中所述第一反熔丝逻辑进一步包括并行到串行电路，其经配置以将所述第一地址串行分配给所述第一易失性高速缓冲存储器。
11. 根据权利要求9所述的存储器装置修复电路，其进一步包含：
第二反熔丝逻辑，其经配置以非易失性存储指示第二存储器单元阵列中的至少另一缺陷存储器单元的第二地址，所述第二反熔丝逻辑进一步经配置以将指示所述至少另一缺陷存储器单元的所述第二地址分配给所述存储器装置上的第二易失性高速缓冲存储器。
12. 根据权利要求11所述的存储器装置修复电路，其中所述第一和第二反熔丝逻辑经配置以分别将所述第一和第二地址分配给所述第一和第二存储器单元阵列的各自附近处的所述第一和第二易失性高速缓冲存储器。
13. 根据权利要求9所述的存储器装置修复电路，其中所述第一反熔丝逻辑进一步经配置以在所述存储器装置启动期间将所述第一地址分配给所述第一易失性高速缓冲存储器。
14. 根据权利要求11所述的存储器装置修复电路，其中所述第一和第二反熔丝逻辑经中心设置且所述第一和第二地址在空间上被分配给所述第一和第二易失性高速缓冲存储器。
15. 一种存储器装置，其包含：
第一存储器单元阵列和第一冗余单元阵列；
修复电路，其经配置以非易失性存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址；
第一易失性高速缓冲存储器，其经配置以存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址，所述修复电路进一步经配置以将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的所述第一易失性高速缓冲存储器；以及
匹配电路，其经配置以当第一存储器存取对应于所述第一高速缓存地址时，用来自所述第一冗余单元阵列的至少一个冗余存储器单元取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
16. 根据权利要求15所述的存储器装置，其中所述修复电路包括：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一存储器单元序列的编程数据而非易失性编程所述多个反熔丝；以及
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
17. 根据权利要求16所述的存储器装置，其中所述第一反熔丝逻辑进一步包括并行到串行电路，其经配置以将所述第一地址串行分配给所述第一易失性高速缓冲存储器。
18. 根据权利要求15所述的存储器装置，其进一步包含：
第二反熔丝逻辑，其经配置以非易失性存储指示第二存储器单元阵列中的至少另一缺陷存储器单元的第二地址，所述第二反熔丝逻辑进一步经配置以将指示所述至少另一缺陷存储器单元的所述第二地址分配给所述存储器装置上的第二易失性高速缓冲存储器。
19. 根据权利要求18所述的存储器装置，其中所述第一和第二反熔丝逻辑经配置以分别将所述第一和第二地址分配给所述第一和第二存储器单元阵列的各自附近处的所述第一和第二易失性高速缓冲存储器。
20. 根据权利要求16所述的存储器装置，其中所述第一反熔丝逻辑进一步经配置以在所述存储器装置启动期间将所述第一地址分配给所述第一易失性高速缓冲存储器。
21. 根据权利要求18所述的存储器装置，其中所述第一和第二反熔丝逻辑经中心设置且所述第一和第二地址在空间上被分配给所述第一和第二易失性高速缓冲存储器。
22. 一种上面制作有半导体存储器装置的半导体衬底，所述半导体存储器装置包含：
第一存储器单元阵列和第一冗余单元阵列；
修复电路，其经配置以非易失性存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址；
第一易失性高速缓冲存储器，其经配置以存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址，所述修复电路进一步经配置以将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的所述第一易失性高速缓冲存储器；以及
匹配电路，其经配置以当第一存储器存取对应于所述第一高速缓存地址时，用来自所述第一冗余单元阵列的至少一个冗余存储器单元来取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
23. 根据权利要求22所述的半导体衬底，其中所述修复电路包括：
多个反熔丝；
编程逻辑，其经配置以响应于对应于修复存储器装置上的一存储器单元序列的编程数据而非易失性编程所述多个反熔丝；以及
第一反熔丝逻辑，其经配置以非易失性存储指示第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址，所述第一反熔丝逻辑进一步经配置以将指示所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的第一易失性高速缓冲存储器。
24. 根据权利要求22所述的半导体衬底，其中所述第一反熔丝逻辑进一步包括并行到串行电路，其经配置以将所述第一地址串行分配给所述第一易失性高速缓冲存储器。
25. 根据权利要求22所述的半导体衬底，其进一步包含：
第二反熔丝逻辑，其经配置以非易失性存储指示第二存储器单元阵列中的至少另一缺陷存储器单元的第二地址，所述第二反熔丝逻辑进一步经配置以将指示所述至少另一缺陷存储器单元的所述第二地址分配给所述存储器装置上的第二易失性高速缓冲存储器。
26. 根据权利要求24所述的半导体衬底，其中所述第一和第二反熔丝逻辑经配置以分别将所述第一和第二地址分配给所述第一和第二存储器单元阵列的各自附近处的所述第一和第二易失性高速缓冲存储器。
27. 根据权利要求22所述的半导体衬底，其中所述第一反熔丝逻辑进一步经配置以在所述存储器装置启动期间将所述第一地址分配给所述第一易失性高速缓冲存储器。
28. 根据权利要求24所述的半导体衬底，其中所述第一和第二反熔丝逻辑经中心设置且所述第一和第二地址在空间上被分配给所述第一和第二易失性高速缓冲存储器。
29. 一种电子系统，其包含输入装置、输出装置、存储器装置和耦合到所述输入、输出和存储器装置的处理器装置，所述输入、输出、存储器和处理器装置中的至少一者包括存储器装置，所述存储器装置包含：
第一存储器单元阵列和第一冗余单元阵列；
修复电路，其经配置以非易失性存储指示所述第一存储器单元阵列中的至少一个缺陷存储器单元的第一地址；
第一易失性高速缓冲存储器，其经配置以存储对应于指示所述至少一个缺陷存储器单元的所述第一地址的第一高速缓存地址，所述修复电路进一步经配置以将指示所述第一存储器单元阵列的所述至少一个缺陷存储器单元的所述第一地址分配给所述存储器装置上的所述第一易失性高速缓冲存储器；以及
匹配电路，其经配置以当第一存储器存取对应于所述第一高速缓存地址时，用来自所述第一冗余单元阵列的至少一个冗余存储器单元取代所述第一存储器单元阵列中的所述至少一个缺陷存储器单元。
CN200680032046.5A 2005-06-29 2006-06-14 用于修复半导体存储器的设备和方法 Expired - Fee Related CN101253576B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/170,260 2005-06-29
US11/170,260 US7215586B2 (en) 2005-06-29 2005-06-29 Apparatus and method for repairing a semiconductor memory
PCT/US2006/023219 WO2007005218A1 (en) 2005-06-29 2006-06-14 Apparatus and method for repairing a semiconductor memory

Publications (2)

Publication Number Publication Date
CN101253576A true CN101253576A (zh) 2008-08-27
CN101253576B CN101253576B (zh) 2014-06-18

Family

ID=37192636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680032046.5A Expired - Fee Related CN101253576B (zh) 2005-06-29 2006-06-14 用于修复半导体存储器的设备和方法

Country Status (8)

Country Link
US (4) US7215586B2 (zh)
EP (1) EP1911038B1 (zh)
JP (1) JP5321883B2 (zh)
KR (1) KR101317034B1 (zh)
CN (1) CN101253576B (zh)
AT (1) ATE511188T1 (zh)
TW (1) TWI317521B (zh)
WO (1) WO2007005218A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409110B (zh) * 2007-11-21 2011-10-19 钰创科技股份有限公司 修补缺陷存储晶胞的存储模块及其修补方法
CN102456415A (zh) * 2010-10-27 2012-05-16 海力士半导体有限公司 半导体存储器件及其操作方法
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复
CN108735268A (zh) * 2017-04-19 2018-11-02 恩智浦美国有限公司 非易失性存储器修复电路
CN109559779A (zh) * 2017-09-26 2019-04-02 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN110033813A (zh) * 2018-08-31 2019-07-19 济南德欧雅安全技术有限公司 一种翻译器设备
CN111108565A (zh) * 2017-09-22 2020-05-05 高通股份有限公司 存储器修复启用
US10832791B2 (en) 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory
JP2008299918A (ja) * 2007-05-29 2008-12-11 Toshiba Microelectronics Corp 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
US8254191B2 (en) 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
JP2010146649A (ja) * 2008-12-19 2010-07-01 Elpida Memory Inc 半導体記憶装置
JP5559616B2 (ja) * 2010-06-17 2014-07-23 ラピスセミコンダクタ株式会社 半導体メモリ装置
KR101113790B1 (ko) 2010-10-15 2012-02-27 주식회사 하이닉스반도체 퓨즈 회로 및 이를 포함하는 메모리장치
KR20130098039A (ko) 2012-02-27 2013-09-04 삼성전자주식회사 패키징 후에 발생되는 특성 결함을 구제하는 반도체 장치
US9165679B2 (en) * 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR102116364B1 (ko) 2013-11-18 2020-05-28 삼성전자주식회사 메모리 시스템 및 그에 따른 반도체 메모리의 결함 메모리 셀 관리방법
KR20160030717A (ko) * 2014-09-11 2016-03-21 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102252376B1 (ko) 2014-12-08 2021-05-14 삼성전자주식회사 셀 특성 플래그를 이용하여 리프레쉬 동작을 제어하는 메모리 장치
KR102269899B1 (ko) 2015-01-12 2021-06-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10591134B2 (en) 2016-01-19 2020-03-17 Lutron Ketra, Llc Lens for improved color mixing and beam control of an LED light source
US9666307B1 (en) 2016-09-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for flexible fuse transmission
US10276239B2 (en) * 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
US10381103B2 (en) * 2017-08-18 2019-08-13 Micron Technology, Inc. Apparatuses and methods for latching redundancy repair addresses to avoid address bits overwritten at a repair block
US10443531B2 (en) 2017-08-18 2019-10-15 Micron Technology, Inc. Apparatuses and methods for storing redundancy repair information for memories
US10839934B2 (en) * 2018-05-30 2020-11-17 Arm Limited Redundancy circuitry for memory application

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075733A1 (en) * 2000-12-19 2002-06-20 Hua Zheng Redundant circuit for memory device

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459685A (en) 1982-03-03 1984-07-10 Inmos Corporation Redundancy system for high speed, wide-word semiconductor memories
US4601019B1 (en) 1983-08-31 1997-09-30 Texas Instruments Inc Memory with redundancy
US4598388A (en) 1985-01-22 1986-07-01 Texas Instruments Incorporated Semiconductor memory with redundant column circuitry
US5031151A (en) 1988-04-01 1991-07-09 International Business Machines Corporation Wordline drive inhibit circuit implementing worldline redundancy without an access time penalty
US5270976A (en) 1990-06-19 1993-12-14 Texas Instruments Incorporated Laser link decoder for DRAM redundancy scheme
JPH06111596A (ja) 1990-10-09 1994-04-22 Texas Instr Inc <Ti> メモリ
DE69122481T2 (de) 1990-12-14 1997-02-20 Sgs Thomson Microelectronics Halbleiterspeicher mit Multiplex-Redundanz
US5257229A (en) 1992-01-31 1993-10-26 Sgs-Thomson Microelectronics, Inc. Column redundancy architecture for a read/write memory
US5471426A (en) 1992-01-31 1995-11-28 Sgs-Thomson Microelectronics, Inc. Redundancy decoder
US5268866A (en) 1992-03-02 1993-12-07 Motorola, Inc. Memory with column redundancy and localized column redundancy control signals
US5396124A (en) 1992-09-30 1995-03-07 Matsushita Electric Industrial Co., Ltd. Circuit redundancy having a variable impedance circuit
US5323353A (en) 1993-04-08 1994-06-21 Sharp Microelectronics Technology Inc. Method and apparatus for repair of memory by redundancy
US5422850A (en) 1993-07-12 1995-06-06 Texas Instruments Incorporated Semiconductor memory device and defective memory cell repair circuit
KR960012790B1 (ko) 1993-12-29 1996-09-24 현대전자산업 주식회사 옵션 처리를 이용한 리페어 효율 증가 회로
JPH07226100A (ja) 1994-02-15 1995-08-22 Nec Corp 半導体メモリ装置
US5495445A (en) 1994-05-31 1996-02-27 Townsend And Townsend And Crew Redundancy scheme for memory circuits
US5502874A (en) * 1994-08-11 1996-04-02 Schlage Lock Company Speed regulating valve for fluid filled door closers
US5901105A (en) 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
US5572470A (en) 1995-05-10 1996-11-05 Sgs-Thomson Microelectronics, Inc. Apparatus and method for mapping a redundant memory column to a defective memory column
US5583463A (en) 1995-05-30 1996-12-10 Micron Technology, Inc. Redundant row fuse bank circuit
US5831923A (en) 1996-08-01 1998-11-03 Micron Technology, Inc. Antifuse detect circuit
US6188239B1 (en) 1996-08-12 2001-02-13 Micron Technology, Inc. Semiconductor programmable test arrangement such as an antifuse to ID circuit having common access switches and/or common programming switches
US5812477A (en) 1996-10-03 1998-09-22 Micron Technology, Inc. Antifuse detection circuit
US5729551A (en) * 1996-12-17 1998-03-17 Integrated Silicon Solution, Inc. Space efficient column decoder for flash memory redundant columns
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US5859801A (en) * 1997-03-28 1999-01-12 Siemens Aktiengesellschaft Flexible fuse placement in redundant semiconductor memory
AU7706198A (en) 1997-05-30 1998-12-30 Micron Technology, Inc. 256 meg dynamic random access memory
JPH1131398A (ja) * 1997-07-08 1999-02-02 Hitachi Ltd 半導体集積回路装置
US5886940A (en) 1997-08-21 1999-03-23 Micron Technology, Inc. Self-protected circuit for non-selected programmable elements during programming
US6005813A (en) 1997-11-12 1999-12-21 Micron Technology, Inc. Device and method for repairing a semiconductor memory
US6301664B1 (en) * 1997-11-18 2001-10-09 Telcordia Technologies, Inc. Method and system for non-malleable and non-interactive cryptographic commitment in a network
US6081463A (en) 1998-02-25 2000-06-27 Micron Technology, Inc. Semiconductor memory remapping
JP3666237B2 (ja) 1998-03-31 2005-06-29 セイコーエプソン株式会社 情報処理装置及び電子機器
US5978297A (en) * 1998-04-28 1999-11-02 Micron Technology, Inc. Method and apparatus for strobing antifuse circuits in a memory device
US6199177B1 (en) 1998-08-28 2001-03-06 Micron Technology, Inc. Device and method for repairing a semiconductor memory
JP2000182394A (ja) * 1998-12-11 2000-06-30 Toshiba Corp リダンダンシ回路及び半導体装置
US6363020B1 (en) 1999-12-06 2002-03-26 Virage Logic Corp. Architecture with multi-instance redundancy implementation
KR100328447B1 (ko) 2000-02-21 2002-03-16 박종섭 안티퓨즈 리페어 회로
US6166981A (en) * 2000-02-25 2000-12-26 International Business Machines Corporation Method for addressing electrical fuses
US6553556B1 (en) 2000-08-18 2003-04-22 Micron Technology Programmable element latch circuit
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6570804B1 (en) * 2000-08-29 2003-05-27 Micron Technology, Inc. Fuse read sequence for auto refresh power reduction
US6351425B1 (en) * 2000-12-07 2002-02-26 Micron Technology, Inc. Method and circuit for high voltage programming of antifuses, and memory device and computer system using same
JP2002208294A (ja) * 2001-01-12 2002-07-26 Toshiba Corp リダンダンシーシステムを有する半導体記憶装置
US6480429B2 (en) 2001-02-12 2002-11-12 Micron Technology, Inc. Shared redundancy for memory having column addressing
JP2003036690A (ja) 2001-07-23 2003-02-07 Toshiba Corp 半導体記憶装置及びそのテスト方法
JP3821697B2 (ja) 2001-12-07 2006-09-13 エルピーダメモリ株式会社 半導体集積回路装置のベリファイ方法および半導体集積回路装置
US6839292B2 (en) 2001-12-14 2005-01-04 Micron Technology, Inc. Apparatus and method for parallel programming of antifuses
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
US6621751B1 (en) * 2002-06-04 2003-09-16 Micron Technology, Inc. Method and apparatus for programming row redundancy fuses so decoding matches internal pattern of a memory array
US6879530B2 (en) 2002-07-18 2005-04-12 Micron Technology, Inc. Apparatus for dynamically repairing a semiconductor memory
US7120068B2 (en) * 2002-07-29 2006-10-10 Micron Technology, Inc. Column/row redundancy architecture using latches programmed from a look up table
JP4108519B2 (ja) * 2003-03-31 2008-06-25 エルピーダメモリ株式会社 制御回路、半導体記憶装置、及び制御方法
JP3898682B2 (ja) * 2003-10-03 2007-03-28 株式会社東芝 半導体集積回路
JP2005174379A (ja) * 2003-12-08 2005-06-30 Toshiba Corp 半導体集積回路及びアドレスデータ転送方法
US7035152B1 (en) * 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7190629B2 (en) 2005-02-08 2007-03-13 Micron Technology, Inc. Circuit and method for reading an antifuse
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075733A1 (en) * 2000-12-19 2002-06-20 Hua Zheng Redundant circuit for memory device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409110B (zh) * 2007-11-21 2011-10-19 钰创科技股份有限公司 修补缺陷存储晶胞的存储模块及其修补方法
CN102456415A (zh) * 2010-10-27 2012-05-16 海力士半导体有限公司 半导体存储器件及其操作方法
CN102456415B (zh) * 2010-10-27 2016-04-27 海力士半导体有限公司 半导体存储器件及其操作方法
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复
CN110400584B (zh) * 2014-04-07 2023-08-22 美光科技公司 存储器设备与装置及其封装后修复方法
CN106133842B (zh) * 2014-04-07 2019-07-26 美光科技公司 存储器设备与装置及其封装后修复方法
CN110400584A (zh) * 2014-04-07 2019-11-01 美光科技公司 存储器设备与装置及其封装后修复方法
CN108735268A (zh) * 2017-04-19 2018-11-02 恩智浦美国有限公司 非易失性存储器修复电路
CN108735268B (zh) * 2017-04-19 2024-01-30 恩智浦美国有限公司 非易失性存储器修复电路
CN111108565A (zh) * 2017-09-22 2020-05-05 高通股份有限公司 存储器修复启用
CN109559779B (zh) * 2017-09-26 2023-10-10 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN109559779A (zh) * 2017-09-26 2019-04-02 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN110033813A (zh) * 2018-08-31 2019-07-19 济南德欧雅安全技术有限公司 一种翻译器设备
US10832791B2 (en) 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
US11145387B2 (en) 2019-01-24 2021-10-12 Micron Technology, Inc. Apparatuses and methods for soft post-package repair

Also Published As

Publication number Publication date
EP1911038A1 (en) 2008-04-16
US7492652B2 (en) 2009-02-17
US20070153595A1 (en) 2007-07-05
EP1911038B1 (en) 2011-05-25
TW200715296A (en) 2007-04-16
US7215586B2 (en) 2007-05-08
US7408825B2 (en) 2008-08-05
WO2007005218A1 (en) 2007-01-11
US7813194B2 (en) 2010-10-12
US20080037342A1 (en) 2008-02-14
US20090147600A1 (en) 2009-06-11
ATE511188T1 (de) 2011-06-15
KR20080028441A (ko) 2008-03-31
US20070002646A1 (en) 2007-01-04
JP5321883B2 (ja) 2013-10-23
CN101253576B (zh) 2014-06-18
TWI317521B (en) 2009-11-21
WO2007005218B1 (en) 2007-04-26
KR101317034B1 (ko) 2013-10-11
JP2009500780A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
CN101253576B (zh) 用于修复半导体存储器的设备和方法
KR101251636B1 (ko) 반도체 기억 장치
US6968482B2 (en) Memory redundancy with programmable non-volatile control
KR100367798B1 (ko) 회로 규모의 증대를 억제 가능한 테스트 회로를 구비하는반도체 장치 및 반도체 장치의 시험 장치
US6693833B2 (en) Device and method for repairing a semiconductor memory
US9037949B1 (en) Error correction in a memory device
GB2129585A (en) Memory system including a faulty rom array
CN100498975C (zh) 半导体存储器件和半导体存储器件测试方法
US8477547B2 (en) Semiconductor memory device and method of operating the same
KR0174337B1 (ko) 유연한 배열 용장 방식을 갖는 랜덤 액세스 메모리
US20060126407A1 (en) Methods for repairing and for operating a memory component
CN112837735A (zh) 具有存储器修复机制的存储器装置及其操作方法
US7107501B2 (en) Test device, test system and method for testing a memory circuit
US20020167855A1 (en) Fuse latch array system for an embedded dram having a micro-cell architecture
JP2001229693A (ja) 半導体集積メモリ
US9030871B2 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US11804281B2 (en) Apparatuses systems and methods for automatic soft post package repair
KR20150130608A (ko) 메모리 장치
CN116741221A (zh) 用于动态列选择交换的设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20160614