CN101208795A - 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法 - Google Patents

用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法 Download PDF

Info

Publication number
CN101208795A
CN101208795A CNA2006800227269A CN200680022726A CN101208795A CN 101208795 A CN101208795 A CN 101208795A CN A2006800227269 A CNA2006800227269 A CN A2006800227269A CN 200680022726 A CN200680022726 A CN 200680022726A CN 101208795 A CN101208795 A CN 101208795A
Authority
CN
China
Prior art keywords
substrate
access device
transistor
recessed
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800227269A
Other languages
English (en)
Other versions
CN101208795B (zh
Inventor
沃纳·云林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101208795A publication Critical patent/CN101208795A/zh
Application granted granted Critical
Publication of CN101208795B publication Critical patent/CN101208795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

在第一存取晶体管构造(206)与第二存取晶体管构造(208)之间形成具有接地栅极的隔离晶体管(240)以提供存储器装置的所述存取晶体管构造之间的隔离。在实施例中，所述存取晶体管构造是凹进存取晶体管。在实施例中，所述存储器装置是DRAM。在另一实施例中，所述存储器装置是4.5F2 DRAM单元。

Description

用于4.5F2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法
技术领域
本发明大体上涉及存储器装置，且明确地说，涉及隔离DRAM装置的存取晶体管构造的系统和方法。
背景技术
在例如动态随机存取存储器(“DRAM”)等存储器结构中使用例如场效应晶体管(FET)等存取晶体管，以用于控制对用于存储代表存储器中所含的信息的电荷的电容器的存取。存取晶体管需要能够在断开时提供高阻抗且在接通时提供低阻抗连接。
DRAM和其它存储器使用一种寻址方案，藉此选择耦合到许多晶体管栅极的字线，且同时选择耦合到许多晶体管漏极的位线或数字线。接通位于选定字线与选定数字线的交叉点处的存取晶体管，且存取所述存储器单元。
在DRAM中，电荷泄漏效应使得必须周期性刷新存储器中所存储的信息。刷新DRAM又导致存储器操作中的电力消耗和延迟增加。因此，需要降低DRAM中的电荷泄漏效应。
一个电荷泄漏来源是寄生导电。在接通位于选定字线与选定数字线的交叉点处的存取晶体管的同时，许多其它存取晶体管由于所述存取晶体管的漏极耦合到选定数字线的缘故而具有漏极电压。这些存取晶体管展现由于漏极电压引起的某种寄生导电。
另外，需要最小化例如DRAM等存储器所需的区域。对越来越小的半导体的需要导致在半导体晶片上将邻近晶体管较紧密地放置在一起。这又产生较紧密放置在一起的晶体管的耗尽区，同时仍然要求将各种电路元件彼此电隔离。一种用以在晶体管周围形成较小耗尽区的方法是增加衬底掺杂浓度。然而，较高掺杂水平增加了硅中的污染物水平，这又增加了晶体管的泄漏电流。
在另一种用以维持各种电路元件彼此电隔离的方法中，在半导体中制作电隔离结构。然而，电隔离结构需要DRAM或其它集成电路上的空间。已经开发出各种技术来减少用于电隔离结构的区域。如图1所说明的，一种用于提供电隔离且同时需要相对较少空间的技术是在晶体管构造100的各部分之间放置隔离沟槽102。然而，在某些类型的集成电路中，寄生导电的一部分是由于角隅效应引起的，所述角隅效应是使用沟槽隔离技术的人为结果。
图1还说明围绕每个晶体管构造100的栅极构造的耗尽区104。隔离沟槽102没有周围耗尽区。
发明内容
在第一存取晶体管构造与第二存取晶体管构造之间构造具有接地栅极的晶体管或隔离晶体管，以提供存储器装置的存取晶体管构造之间的隔离。在实施例中，存储器装置是DRAM。在另一实施例中，存储器装置是4.5F2 DRAM单元。在实施例中，存取晶体管构造是两侧围绕存取晶体管。
存取晶体管构造之间的隔离晶体管在隔离晶体管的栅极下方形成耗尽区，使得衬底中的电子移离所述栅极。这夹断隔离晶体管的耗尽区，并将其与邻近存取晶体管构造的耗尽区合并。显著减少了泄漏电流，因为在合并的耗尽区中没有地方容纳电子。可将耗尽区紧密地放置在一起，以产生较小半导体。此外，还可使用硅衬底的较低掺杂浓度。
本发明的一个实施例是一种存储器装置，其包含：半导体衬底；与所述半导体衬底相关联的多个电荷存储装置；与所述半导体衬底相关联的多个数字线；电插入在电荷存储装置与数字线之间的多个栅极，其中栅极、电荷存储装置和数字线界定存储器单元，其中形成所述栅极以便凹进到半导体衬底中，使得在半导体衬底内形成第一耗尽区，且使得当激活所述栅极时，在半导体衬底内在凹进栅极的周边周围形成导电路径，以进而允许电荷在电荷存储装置与相应数字线之间流动；以及多个隔离结构，所述多个隔离结构经形成以便凹进在半导体衬底内且以便在半导体衬底内界定第二耗尽区。
本发明的另一实施例是一种存储器装置，其包含：具有第一表面的衬底；在所述衬底上以某一图案排列的多个存储器单元，其中所述多个存储器单元包括电荷存储装置和经形成以便延伸到衬底中的凹进存取装置，其中所述凹进存取装置在衬底中诱发耗尽区且进一步在衬底内在凹进存取装置的凹进周边周围界定电路流动路径；以及形成在所述衬底中的多个隔离结构，以便将所述多个存储器单元彼此隔离，其中所述多个隔离结构包含经形成以便延伸到衬底中的凹进存取装置，其中所述多个隔离结构在衬底中诱发第二耗尽区。
本发明的另一实施例是一种存储器装置，其包含：衬底，其具有第一表面；第一存储器构造，其包含第一存储器存储装置、第一数字线；和第一晶体管构造，其具有从第一表面延伸到衬底中的第一凹进栅极、第一源极和第一漏极，其中所述第一存储器存储装置电耦合到所述第一源极，且所述第一数字线电耦合到所述第一漏极；第二存储器构造，其包含第二存储器存储装置、第二数字线；和第二晶体管构造，其具有第二凹进栅极、第二源极和第二漏极，其中所述第二存储器存储装置电耦合到所述第二源极，且所述第二数字线电耦合到所述第二漏极；其中所述第一和第二晶体管构造是凹进存取装置；以及接地凹进晶体管栅极构造，其插入在所述第一与第二存储器构造之间。
本发明的另一实施例是一种隔离多个存储器单元的方法，所述存储器单元由电荷存储装置和经形成以便延伸到衬底中的凹进存取装置组成，其中所述凹进存取装置在衬底中诱发第一耗尽区且进一步在衬底内在邻近源极漏极区之间在凹进存取装置的凹进周边周围界定电流流动路径，所述方法包含：形成多个隔离结构以便将所述多个存储器单元彼此隔离，其中所述多个隔离包含凹进存取装置；以及诱发形成所述多个隔离结构的凹进存取装置在衬底中形成第二耗尽区以进而抑制单元之间的泄漏。
出于概述本发明的目的，本文已经描述了本发明的某些方面、优点和新颖特征。将了解，未必可根据本发明的任何特定实施例实现所有此类优点。因此，可用实现或优化本文所教示的一个优点或若干优点而未必实现本文可能教示或建议的其它优点的方式来实施或进行本发明。
附图说明
现将参看附图来描述实施本发明各种特征的一般架构。提供附图和相关联的描述来说明本发明的实施例而并非限制本发明的范围。在附图中，始终重复使用参考标号来指示所参考的元件之间的一致性。另外，每个参考标号的第一个数字指示第一次出现所述元件的图式。
图1说明沟槽隔离结构和晶体管构造的简化侧视图。
图2说明本发明实施例的晶体管隔离构造和存取晶体管构造的简化侧视图。
图3说明图2的存储器装置200的实施例的简化侧视图，所述实施例进一步包含存储器存储装置和存储器存取装置。
图4是根据本发明实施例的含有多个字线和数字线的存储器阵列的电路图，其中所述存储器阵列包含图2和图3的结构。
图5是描绘根据本发明实施例的电子电路与存储器装置之间的通信的示意图，其中所述存储器装置包含图2和图3的结构。
图6A是根据本发明实施例的存储器存储装置600的俯视图。
图6B是图6A所说明的存储器存储装置的实施例的简化侧视图。
图7A是根据本发明另一实施例的存储器存储装置的俯视图。
图7B是图7A所说明的存储器存储装置的实施例的简化侧视图。
具体实施方式
为了更详细理解本发明，首先参看图2。图2说明本发明实施例的包含晶体管隔离构造和存取晶体管构造的存储器装置200的一部分的简化侧视图。
存储器装置200包含半导体衬底202，其可包含各种各样的合适材料。半导体衬底202可包括已经在其上面制作的半导体结构和/或其它层或此项技术中通常使用的任何掺杂硅平台。尽管所说明的半导体衬底202包含内在掺杂型单晶硅晶片，但所属领域的技术人员将了解具有其它配置的半导体衬底202可包含其它形式的半导体层，其包括半导体装置的其它有源或可操作部分。
存储器装置200进一步包含晶体管栅极构造204-210、240、242。晶体管栅极构造204-210、240、242展示为形成在半导体衬底202内。在另一实施例中，晶体管栅极构造204-210、240、242形成在衬底202上。
晶体管栅极构造204-210、240、242分别包含栅极电介质212-218、256、258、硅层(未图示)、导电层(未图示)和绝缘帽206。在实施例中，栅极电介质212-218、256、258包含氧化物，例如二氧化硅。在实施例中，硅层包含导电掺杂硅。在实施例中，导电层包含金属或金属硅化物，例如铜、金、铝、硅化钨、硅化钛、硅化钴或硅化镍。在实施例中，绝缘帽206包含绝缘体，例如二氧化硅和氮化硅。
将了解，晶体管栅极构造204-210、240、242的各个层是示范性层，且除了或替代所述层，可使用其它层。举例来说，可在导电层与硅层之间并入阻挡层。
存储器装置200进一步包含形成在衬底202内的掺杂扩散区或源极/漏极区220-230。源极/漏极区220和222连同晶体管栅极构造204界定第一晶体管构造232。源极/漏极区222和224连同晶体管栅极构造206界定第二晶体管构造234。
源极/漏极区222分别通过晶体管栅极212和214门控连接到源极/漏极区220和224。源极/漏极区222可视为共享源极/漏极区，因为其由第一晶体管构造232和第二晶体管构造234共享。
类似地，源极/漏极区226和228连同晶体管栅极构造208界定第三晶体管构造236。源极/漏极区228和230连同晶体管栅极构造210界定第四晶体管构造238。
源极/漏极区228分别通过晶体管栅极216和218门控连接到源极/漏极区226和250。源极/漏极区228也可视为共享源极/漏极区，因为其由第三晶体管构造236和第四晶体管构造238共享。
在实施例中，栅极电介质212-218、256、258分别是字线212-218、256、258。在实施例中，晶体管构造232-238是两侧围绕存取晶体管。在另一实施例中，晶体管构造232-238是凹进存取晶体管。在又一实施例中，晶体管构造232-238是U形栅极晶体管。在又一实施例中，晶体管构造232-238是凹进存取装置。在又一实施例中，晶体管构造232-238是凹进存取装置(RAD)存取晶体管。
在实施例中，晶体管构造232-238是NMOS晶体管装置，使得源极/漏极区220-230包含n型区。在另一实施例中，晶体管构造232-238是PMOS晶体管装置，使得源极/漏极区220-230包含p型区。存储器装置200可使用任何合适的掺杂工艺来掺杂，所述掺杂工艺例如为离子植入或扩散。
晶体管栅极构造240、242分别包含字线256、258，如上所述。为了给晶体管构造232-238提供隔离，晶体管栅极构造240、242的字线256、258分别电连接到接地。具有接地字线256、258的晶体管构造240、242分别包含隔离晶体管构造260、262。
在实施例中，衬底202是p掺杂的。所述p掺杂衬底202包括过量的空穴或带正电粒子。接地字线256、258将一些空穴推离围绕字线256、258的区。这减少了围绕接地栅极256、258的区中的自由空穴和电子，且因此减少了围绕接地字线256、258的区中的泄漏电流。
图2所示的虚线表示每个晶体管构造232-238和隔离晶体管构造260、262周围的耗尽区的边界。晶体管栅极构造204-210分别包含耗尽区244-254，且隔离晶体管构造240、242分别包含耗尽区252、254。
为了提供隔离晶体管构造260的源极与漏极224、226之间的隔离，在实施例中，栅极电压近似小于或等于阈值电压。在此实施例中，隔离晶体管构造260处于耗尽模式中。
在另一实施例中，栅极电压远远小于阈值电压，这也提供隔离晶体管构造260的源极与漏极224、226之间的隔离。在此实施例中，隔离晶体管构造260处于累积模式中。
如图2所示，接地栅极256的耗尽区252与晶体管构造234、236的耗尽区246、248合并。这提供晶体管构造234与236之间的隔离。在一个实施方案中，栅极256接地。在另一实施方案中，施加负电压(例如，约-0.5V)以增强耗尽区。在存储器装置200中围绕隔离晶体管构造的接地字线的耗尽区与邻近有源晶体管构造的耗尽区合并以提供隔离。显著减少了泄漏电流，因为在夹断的耗尽区244-254中没有地方容纳电子。
如上文提及的，增加衬底掺杂浓度是一种用以减小围绕晶体管栅极的耗尽区的大小且因此实现晶体管之间的较小间隔的方法。在没有隔离晶体管构造260、262的存储器装置的实施例中，可使用约1016原子/cm3到约1020原子/cm3的掺杂浓度。
在存储器装置200中形成隔离晶体管构造260、262提供在有源晶体管元件之间的隔离，且准许存取晶体管232-238的较紧密间隔，而不需要衬底202中的高掺杂浓度。因此，可使用硅衬底202的较低掺杂浓度。在具有隔离晶体管构造260、262的存储器装置200的实施例中，可使用约1016原子/cm3到约1015原子/cm3之间的掺杂浓度，且优选地约1015原子/cm3的掺杂浓度。
图3是图2的存储器装置200的实施例的简化侧视图，所述实施例进一步包含存储器存储装置和存储器存取装置。
参看图3，在衬底202上方形成绝缘材料310，且导电互连件312、314和316分别延伸通过绝缘材料310到达源极/漏极区220、222和224。绝缘材料310可包含(例如)硼磷硅玻璃(BPSG)，且导电互连件312、314、316可包含(例如)导电掺杂硅、金属硅化物或元素金属中的一者或一者以上。
导电互连件314与数字线318电连接，这形成共享源极/漏极区222与数字线318之间的电连接。电连接件312和316分别并入到电容器构造320和322中。在实施例中，在电连接件312和316上方形成介电材料324，且随后在介电材料324上方形成电容器板326。因此，将导电互连件312和316并入到电容器构造320和322中作为存储节点。介电材料324可包含(例如)二氧化硅、氮化硅或所谓的高K介电材料(例如五氧化二钽)中的一者或一者以上。电容器板326可包含(例如)导电掺杂硅、金属或金属硅化物中的一者或一者以上。
晶体管构造232-238界定存储器装置200的存取晶体管。晶体管构造232和234用于提供数字线318与电容器构造320和322之间的存取，而晶体管构造236和238用于提供数字线318与电容器构造330和332之间的存取。
图4是包含多个字线、数字线和存储器单元402的存储器阵列400的电路图。在实施例中，存储器阵列400包含图2和图3的结构。
存储器单元402被组织成列C1-CN和行R1-RN。列解码器404和行解码器406处理地址信号408以识别目标存储器单元402的列CN和行RN。列通常被称为字线，且行通常被称为数字线或位线。
示范性存储器单元402包含晶体管232、耦合到晶体管232的源极S 220的电容器320、耦合到晶体管232的栅极G和其它存储器单元中的其它栅极的字线212以及耦合到晶体管232的漏极D222和其它存储器单元中的其它漏极的数字线318。在实施例中，晶体管232的栅极G包含字线212。
通过选择字线212和位线318，接通晶体管232，且可测量电容器320中所存储的电荷以确定存储器单元402中所存储的数据。或者，通过选择并接通晶体管232，可将电荷注射到电容器320中以在其中写入数据，且断开晶体管232以在存储器单元402中存储数据。
图5说明存储器阵列400经由常规地址信号408和数据信号502与电子电路500介接。地址信号408选择存储器阵列400中的一个或一个以上存储器单元402。另一方面，数据信号502携载存储于存储器阵列400的存储器单元402的数据或从其检索的数据。
在一个实施例中，存储器阵列400是动态随机存取存储器(DRAM)。在其它实施例中，存储器阵列400可包含各种各样的存储器装置，例如静态存储器、动态存储器、扩展数据输出存储器、扩展数据输出动态随机存取存储器(EDO DRAM)、同步动态随机存取存储器(SDRAM)、双数据率同步动态随机存取存储器(DDR SDRAM)、同步链路动态随机存取存储器(SLDRAM)、视频随机存取存储器(VRAM)、rambus动态随机存取存储器(RDRAM)、静态随机存取存储器(SRAM)、快闪存储器或此项技术中已知的任何其它存储器类型。
存储器阵列400与不同类型的电子电路500介接。举例来说，电子电路500可包括存取或依赖于存储器的任何装置，包括但不限于计算机等。
举例来说，计算机包含处理器、程序逻辑或表示数据和指令的其它衬底配置，其如本文描述那样操作。在其它实施例中，处理器可包含控制器电路、处理器电路、处理器、通用单芯片或多芯片微处理器、数字信号处理器、嵌入式微处理器、微控制器等。
在一些实施例中，单独实施存储器阵列400和电子电路500。在其它实施例中，存储器阵列400和电子电路500集成在一起。此外，所属领域的技术人员将认识到，存储器阵列400可在各种各样的装置、产品和系统中实施。
图6A是存储器存储装置或存储器阵列600的实施例的俯视图。存储器阵列600包含多个字线602、多个数字线608、多个隔离晶体管构造606和多个有源区域604。有源区域604相对于数字线(即，x轴)倾斜。在实施例中，有源区域604的布局处于45°。在其它实施例中，有源区域604相对于x轴成某一角度，其中所述角度在约0°到约180°之间。在实施例中，存储器阵列600中的存储器单元的间距在Y方向上对于一个单元为3F，且在X方向上对于两个单元为3F。
图6B是图6A中所说明的存储器阵列600的实施例的简化侧视图。图6B进一步说明图6A所示的多个字线602、多个数字线608、多个隔离晶体管构造606和多个有源区域604。
图7A是存储器阵列600的另一实施例的俯视图。在图7A所说明的实施例中，有源区域604的布局处于0°。有源区域604处于数字线608下方且由数字线608覆盖。
图7B是图7A所说明的存储器存储装置的实施例的简化侧视图。图7B说明所述多个有源区域604，且进一步说明图7A所示的多个字线602、多个数字线608和多个隔离晶体管构造606。
尽管已经描述了本发明的某些实施例，但仅以实例方式来呈现这些实施例，且不希望这些实施例限制本发明的范围。实际上，本文所述的新颖方法和系统可用各种其它形式来实施；此外，可在不脱离本发明精神的情况下对本文所述的方法和系统的形式作出各种省略、替代和改变。希望所附权利要求书和其等效物涵盖将属于本发明范围和精神的此类形式或修改。

Claims (16)

1.一种存储器装置，其包含：
衬底，其具有第一表面；
多个存储器单元，其以某一图案排列在所述衬底上，其中所述多个存储器单元包括电荷存储装置和经形成以便延伸到所述衬底中的凹进存取装置，其中所述凹进存取装置在所述衬底中诱发耗尽区且进一步在所述衬底内所述凹进存取装置的凹进周边周围界定电流流动路径；
多个隔离结构，其形成在所述衬底中，以便将所述多个存储器单元彼此隔离，其中所述多个隔离结构包含经形成以便延伸到所述衬底中的凹进存取装置，其中所述多个隔离结构在所述衬底中诱发第二耗尽区。
2.根据权利要求1所述的存储器装置，其中所述多个存储器单元包括形成于所述衬底的所述第一表面上的电荷存储装置和数字线，其中所述凹进存取装置包含具有经形成以便延伸到所述衬底中的栅极的凹进存取晶体管。
3.根据权利要求2所述的存储器装置，其中所述凹进存取晶体管进一步包括形成在邻近所述衬底的所述第一表面处的一对源极/漏极区，且其中所述凹进存取晶体管包括从所述第一表面向内延伸到所述衬底中的栅极结构，使得激活所述栅极导致形成导电沟道，以使得电流在所述两个源极/漏极区之间流动。
4.根据权利要求1所述的装置，其中所述多个隔离结构经偏置以便界定所述第二耗尽区。
5.根据权利要求1所述的装置，其中所述多个隔离结构包含多个栅极结构，所述栅极结构经形成以便从所述第一表面延伸到所述衬底中，且其中所述多个栅极结构接地。
6.根据权利要求1所述的装置，其中由所述多个隔离结构形成的所述第二耗尽区与由所述单元的所述凹进存取装置诱发的所述相应第一耗尽区合并，使得可降低所述半导体衬底的掺杂水平而不会增加存储器单元之间的泄漏电流。
7.根据权利要求6所述的装置，其中所述多个单元中的每一者包含第一和第二多个凹进栅极以及第一和第二电荷存储装置，且其中所述多个单元中的每一者包括共用源极/漏极区，所述共用源极/漏极区在所述第一与第二栅极之间共用且电耦合到单个数字线。
8.根据权利要求7所述的装置，其进一步包含多个源极/漏极区，所述源极/漏极区电耦合到所述电荷存储装置。
9.根据权利要求1所述的装置，其中所述衬底包含p掺杂衬底，且其中所述多个凹进栅极包含凹进存取装置。
10.根据权利要求1所述的装置，其进一步包含用于激活多个单元的所述栅极的字线和也电连接到多个单元的位线，且其中每个单元的所述栅极界定有源区域，且其中每个单元的所述有源区域相对于所述位线和字线成45度角定向。
11.根据权利要求1所述的装置，其进一步包含用于激活多个单元的所述栅极的字线和也电连接到多个单元的位线，且其中每个单元的所述栅极界定有源区域，且其中每个单元的所述有源区域相对于所述位线成0度角定向。
12.一种隔离多个存储器单元的方法，所述存储器单元由电荷存储装置和经形成以便延伸到衬底中的凹进存取装置组成，其中所述凹进存取装置在所述衬底中诱发第一耗尽区且进一步在所述衬底内的邻近源极漏极区之间在所述凹进存取装置的凹进周边周围界定电流流动路径，所述方法包含：
形成多个隔离结构以便将所述多个存储器单元彼此隔离，其中所述多个隔离包含凹进存取装置；以及
诱发形成所述多个隔离结构的所述凹进存取装置在所述衬底中形成第二耗尽区以进而抑制单元之间的泄漏。
13.根据权利要求12所述的方法，其中所述隔离结构经偏置以便界定所述第二耗尽区。
14.根据权利要求12所述的方法，其中所述隔离结构经形成以便延伸到所述衬底中，且其中所述隔离结构接地。
15.根据权利要求12所述的方法，其中形成所述多个隔离结构包含形成所述结构以便插入在邻近凹进存取装置之间。
16.根据权利要求12所述的方法，其中由所述多个隔离结构形成的所述第二耗尽区与由所述单元的所述凹进存取装置诱发的所述相应第一耗尽区合并，使得可降低所述半导体衬底的掺杂水平而不会增加邻近存储器单元之间的泄漏电流。
CN2006800227269A 2005-06-24 2006-06-21 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法 Active CN101208795B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/166,721 US7902598B2 (en) 2005-06-24 2005-06-24 Two-sided surround access transistor for a 4.5F2 DRAM cell
US11/166,721 2005-06-24
PCT/US2006/024025 WO2007002117A2 (en) 2005-06-24 2006-06-21 Trench isolation transistor with grounded gate for a 4.5f2 dram cell and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN101208795A true CN101208795A (zh) 2008-06-25
CN101208795B CN101208795B (zh) 2010-05-19

Family

ID=37067461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800227269A Active CN101208795B (zh) 2005-06-24 2006-06-21 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法

Country Status (7)

Country Link
US (3) US7902598B2 (zh)
EP (1) EP1897134B1 (zh)
JP (1) JP2008547228A (zh)
KR (1) KR101331748B1 (zh)
CN (1) CN101208795B (zh)
TW (1) TWI360202B (zh)
WO (1) WO2007002117A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999194A (zh) * 2011-10-28 2014-08-20 伊文萨思公司 具有竖直漏极到栅极电容耦合的非易失性存储器器件
CN106104693A (zh) * 2014-01-22 2016-11-09 美光科技公司 具有垂直存储器单元串及支持电路的方法及设备
CN107425072A (zh) * 2017-09-06 2017-12-01 睿力集成电路有限公司 一种半导体存储器的器件结构
CN110875254A (zh) * 2018-09-04 2020-03-10 长鑫存储技术有限公司 半导体器件的形成方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7867845B2 (en) * 2005-09-01 2011-01-11 Micron Technology, Inc. Transistor gate forming methods and transistor structures
KR100919576B1 (ko) 2007-10-17 2009-10-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101159900B1 (ko) * 2009-04-22 2012-06-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
JP5729806B2 (ja) * 2010-10-07 2015-06-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置および半導体装置の製造方法
US8293602B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Method of fabricating a finFET having cross-hair cells
JP2012134395A (ja) * 2010-12-22 2012-07-12 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR20130017647A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
KR101920626B1 (ko) * 2011-08-16 2018-11-22 삼성전자주식회사 정보 저장 장치 및 그 제조 방법
KR101906946B1 (ko) 2011-12-02 2018-10-12 삼성전자주식회사 고밀도 반도체 메모리 장치
KR101952272B1 (ko) * 2012-11-06 2019-02-26 삼성전자주식회사 반도체 기억 소자
KR102098244B1 (ko) * 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
US20160104782A1 (en) * 2014-10-08 2016-04-14 Inotera Memories, Inc. Transistor structure and method of manufacturing the same
US10312321B2 (en) 2015-08-28 2019-06-04 International Business Machines Corporation Trigate device with full silicided epi-less source/drain for high density access transistor applications
JP6583151B2 (ja) * 2016-06-09 2019-10-02 株式会社デンソー 半導体装置の製造方法
WO2018182726A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Transistors with oxygen exchange layers in the source and drain
US11189623B2 (en) * 2018-12-18 2021-11-30 Micron Technology, Inc. Apparatuses, memory devices, and electronic systems
US20210167068A1 (en) * 2019-12-03 2021-06-03 Nanya Technology Corporation Memory device
KR20220033850A (ko) 2020-09-10 2022-03-17 삼성전자주식회사 집적회로 장치

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234362A (en) 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4470062A (en) 1979-08-31 1984-09-04 Hitachi, Ltd. Semiconductor device having isolation regions
US4432132A (en) 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4419809A (en) 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
DE3242113A1 (de) 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4648937A (en) 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US5514885A (en) 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
US4838991A (en) 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
US4776922A (en) 1987-10-30 1988-10-11 International Business Machines Corporation Formation of variable-width sidewall structures
US5328810A (en) 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5139753A (en) * 1991-04-08 1992-08-18 Ari Technologies, Inc. Continuous process for mass transfer of a liquid reagent with two different gases
TW301782B (zh) * 1991-08-16 1997-04-01 Gold Star Electronics
US5319753A (en) 1992-09-29 1994-06-07 Zilog, Inc. Queued interrupt mechanism with supplementary command/status/message information
JP3311070B2 (ja) 1993-03-15 2002-08-05 株式会社東芝 半導体装置
JP2570100B2 (ja) * 1993-05-16 1997-01-08 日本電気株式会社 半導体記憶装置
US5705321A (en) 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
JP2658870B2 (ja) * 1994-04-22 1997-09-30 日本電気株式会社 半導体記憶装置およびその製造方法
EP0718881B1 (en) 1994-12-20 2003-07-16 STMicroelectronics, Inc. Isolation by active transistors with grounded gates
US5675164A (en) 1995-06-07 1997-10-07 International Business Machines Corporation High performance multi-mesa field effect transistor
US20030125536A1 (en) * 1996-01-11 2003-07-03 Corixa Corporation Compositions and methods for the therapy and diagnosis of breast cancer
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
JPH09293793A (ja) 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5817560A (en) 1996-09-12 1998-10-06 Advanced Micro Devices, Inc. Ultra short trench transistors and process for making same
JPH1140777A (ja) 1997-07-23 1999-02-12 Nittetsu Semiconductor Kk 集積回路とその製造方法
US5679591A (en) 1996-12-16 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of making raised-bitline contactless trenched flash memory cell
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
EP0924766B1 (de) 1997-12-17 2008-02-20 Qimonda AG Speicherzellenanordnung und Verfahren zu deren Herstellung
US6291334B1 (en) 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6004862A (en) 1998-01-20 1999-12-21 Advanced Micro Devices, Inc. Core array and periphery isolation technique
US5914523A (en) 1998-02-17 1999-06-22 National Semiconductor Corp. Semiconductor device trench isolation structure with polysilicon bias voltage contact
US6245662B1 (en) 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
US6781212B1 (en) 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
US6191444B1 (en) 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US6071789A (en) 1998-11-10 2000-06-06 Vanguard International Semiconductor Corporation Method for simultaneously fabricating a DRAM capacitor and metal interconnections
US6271141B2 (en) 1999-03-23 2001-08-07 Micron Technology, Inc. Methods of forming materials over uneven surface topologies, and methods of forming insulative materials over and between conductive lines
US6159801A (en) 1999-04-26 2000-12-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
DE19928781C1 (de) 1999-06-23 2000-07-06 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
JP4708522B2 (ja) * 1999-11-19 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US6582891B1 (en) 1999-12-02 2003-06-24 Axcelis Technologies, Inc. Process for reducing edge roughness in patterned photoresist
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6297554B1 (en) 2000-03-10 2001-10-02 United Microelectronics Corp. Dual damascene interconnect structure with reduced parasitic capacitance
US6391782B1 (en) 2000-06-20 2002-05-21 Advanced Micro Devices, Inc. Process for forming multiple active lines and gate-all-around MOSFET
US6830977B1 (en) 2000-08-31 2004-12-14 Micron Technology, Inc. Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and drams
SE517275C2 (sv) 2000-09-20 2002-05-21 Obducat Ab Sätt vid våtetsning av ett substrat
JP2002172766A (ja) 2000-09-29 2002-06-18 Brother Ind Ltd インクジェットプリンタ
US7163864B1 (en) 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6424001B1 (en) 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6597203B2 (en) 2001-03-14 2003-07-22 Micron Technology, Inc. CMOS gate array with vertical transistors
US6545904B2 (en) 2001-03-16 2003-04-08 Micron Technology, Inc. 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array
US7176109B2 (en) 2001-03-23 2007-02-13 Micron Technology, Inc. Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US6777645B2 (en) * 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
US6458662B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
US6548347B2 (en) 2001-04-12 2003-04-15 Micron Technology, Inc. Method of forming minimally spaced word lines
US6740594B2 (en) 2001-05-31 2004-05-25 Infineon Technologies Ag Method for removing carbon-containing polysilane from a semiconductor without stripping
JP2003031686A (ja) 2001-07-16 2003-01-31 Sony Corp 半導体記憶装置およびその製造方法
US6645806B2 (en) 2001-08-07 2003-11-11 Micron Technology, Inc. Methods of forming DRAMS, methods of forming access transistors for DRAM devices, and methods of forming transistor source/drain regions
TW497138B (en) 2001-08-28 2002-08-01 Winbond Electronics Corp Method for improving consistency of critical dimension
JP2003100862A (ja) 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6951709B2 (en) 2002-05-03 2005-10-04 Micron Technology, Inc. Method of fabricating a semiconductor multilevel interconnect structure
US6734107B2 (en) 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
US6777725B2 (en) 2002-06-14 2004-08-17 Ingentix Gmbh & Co. Kg NROM memory circuit with recessed bitline
US6835663B2 (en) 2002-06-28 2004-12-28 Infineon Technologies Ag Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
US6734063B2 (en) 2002-07-22 2004-05-11 Infineon Technologies Ag Non-volatile memory cell and fabrication method
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US6888187B2 (en) 2002-08-26 2005-05-03 International Business Machines Corporation DRAM cell with enhanced SER immunity
US6834019B2 (en) * 2002-08-29 2004-12-21 Micron Technology, Inc. Isolation device over field in a memory device
US6787864B2 (en) 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
US6800910B2 (en) 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6734482B1 (en) * 2002-11-15 2004-05-11 Micron Technology, Inc. Trench buried bit line memory devices
DE10260770B4 (de) 2002-12-23 2005-10-27 Infineon Technologies Ag DRAM-Speicher mit vertikal angeordneten Auswahltransistoren und Verfahren zur Herstellung
US7304336B2 (en) 2003-02-13 2007-12-04 Massachusetts Institute Of Technology FinFET structure and method to make the same
DE10362018B4 (de) 2003-02-14 2007-03-08 Infineon Technologies Ag Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7476920B2 (en) * 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999194A (zh) * 2011-10-28 2014-08-20 伊文萨思公司 具有竖直漏极到栅极电容耦合的非易失性存储器器件
CN103999194B (zh) * 2011-10-28 2018-02-13 伊文萨思公司 具有竖直漏极到栅极电容耦合的非易失性存储器器件
CN106104693A (zh) * 2014-01-22 2016-11-09 美光科技公司 具有垂直存储器单元串及支持电路的方法及设备
US10319729B2 (en) 2014-01-22 2019-06-11 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
CN106104693B (zh) * 2014-01-22 2019-07-26 美光科技公司 具有垂直存储器单元串及支持电路的方法及设备
US10910389B2 (en) 2014-01-22 2021-02-02 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
US11430798B2 (en) 2014-01-22 2022-08-30 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
CN107425072A (zh) * 2017-09-06 2017-12-01 睿力集成电路有限公司 一种半导体存储器的器件结构
US11387239B2 (en) 2017-09-06 2022-07-12 Changxin Memory Technologies, Inc. Semiconductor memory device structure
CN110875254A (zh) * 2018-09-04 2020-03-10 长鑫存储技术有限公司 半导体器件的形成方法
CN110875254B (zh) * 2018-09-04 2022-04-19 长鑫存储技术有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
TWI360202B (en) 2012-03-11
US8836023B2 (en) 2014-09-16
US7902598B2 (en) 2011-03-08
WO2007002117A3 (en) 2007-03-15
US20110133270A1 (en) 2011-06-09
US8933508B2 (en) 2015-01-13
KR20080026631A (ko) 2008-03-25
TW200707653A (en) 2007-02-16
WO2007002117A2 (en) 2007-01-04
US20130248958A1 (en) 2013-09-26
CN101208795B (zh) 2010-05-19
EP1897134A2 (en) 2008-03-12
EP1897134B1 (en) 2014-08-27
US20060289919A1 (en) 2006-12-28
JP2008547228A (ja) 2008-12-25
KR101331748B1 (ko) 2013-11-20

Similar Documents

Publication Publication Date Title
CN101208795B (zh) 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法
US9076552B2 (en) Device including a dual port static random access memory cell and method for the formation thereof
KR100724029B1 (ko) 반도체 장치 및 트랜지스터
US5220530A (en) Semiconductor memory element and method of fabricating the same
US8519462B2 (en) 6F2 DRAM cell
US10896909B2 (en) Integrated assemblies, and methods of forming integrated assemblies
CN101383349B (zh) 静态随机存取存储单元
KR102432207B1 (ko) 감지 증폭기를 통해 서로에 대해 비교되는 메모리 스트링을 갖는 장치
JPH0268792A (ja) メモリ・セルの製造方法
KR100450683B1 (ko) Ｓｏｉ 기판에 형성되는 에스램 디바이스
US20050213410A1 (en) Method to prevent bit line capacitive coupling
JPH10326879A (ja) 半導体回路およびメモリ・デバイス
US11581317B2 (en) Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies
US20220020754A1 (en) Dual port memory cell with improved access resistance
US20210343719A1 (en) Devices Having a Transistor and a Capacitor Along a Common Horizontal Level, and Methods of Forming Devices
CN112289355A (zh) 具有垂直晶体管的存储器阵列及其形成
CN110827888A (zh) 包括电荷存储装置和存取装置之间的选通区的集成存储器
CN109994485B (zh) 包括z2-fet型存储器单元的存储器阵列
US8921898B1 (en) Device including an array of memory cells and well contact areas, and method for the formation thereof
US7700999B2 (en) SRAM device
CN100479166C (zh) 静态随机存取存储器单元
JPS628558A (ja) 半導体集積回路装置
JPH01292851A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant