CN101136253B - 半导体存储装置的测试方法及其半导体存储装置 - Google Patents
半导体存储装置的测试方法及其半导体存储装置 Download PDFInfo
- Publication number
- CN101136253B CN101136253B CN200710142026XA CN200710142026A CN101136253B CN 101136253 B CN101136253 B CN 101136253B CN 200710142026X A CN200710142026X A CN 200710142026XA CN 200710142026 A CN200710142026 A CN 200710142026A CN 101136253 B CN101136253 B CN 101136253B
- Authority
- CN
- China
- Prior art keywords
- bit line
- storage unit
- sensor amplifier
- word line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000010998 test method Methods 0.000 title claims abstract description 12
- 238000012360 testing method Methods 0.000 claims abstract description 150
- 230000005540 biological transmission Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 19
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 17
- 230000007257 malfunction Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 description 23
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 description 15
- 102100034204 Transcription factor SOX-9 Human genes 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 description 12
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101001058457 Mus musculus Glycosylation-dependent cell adhesion molecule 1 Proteins 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Abstract
本发明提供了检测具有不平衡特性的读出放大器的半导体存储装置的测试方法及其半导体存储装置。在用于检测具有不平衡特性的读出放大器的用于半导体存储装置的测试方法中，在连接到测试目标读出放大器的第一位线的第一存储单元中恢复具有与正常操作的H和L电平不同的中间电平，电容器的电容小时的电荷量实际上被存储在第一存储单元中，然后读取第一存储单元的数据，并且基于读数据的错误的存在来检查读出放大器的失灵。
Description
技术领域
本发明涉及半导体存储装置的测试方法和该半导体存储装置，更具体地，涉及用于检测具有不平衡特性的读出放大器的测试方法和该半导体存储装置。
背景技术
在半导体存储装置中，动态RAM(DRAM)和内部自动刷新的伪SRAM正面临着这样的问题：随着存储器容量增大和尺寸减小，产生了不是工艺失败引起的存储单元和读出放大器的失灵。
随着半导体存储装置的存储容量的增大和尺寸的减小，存储单元的电容趋于减小，并且相邻位线之间的电容趋于增大。存储单元之间的偏差增大，并且读出放大器的不平衡特性变得显著。读出放大器的不平衡特性意味着在由输入和输出被交叉连接的一对CMOS反相器组成的读出放大器中，P沟道晶体管对之间的特性变得不均匀，并且/或者N沟道晶体管对之间的特性变得不均匀。元件的小型化增大了集中于特定晶体管元件的缺陷的可能性，所以在晶体管元件之间发生不是由于制造工艺而引起的特性偏差。
在DRAM的情况下，取决于电荷是否被存储在存储单元的电容器中而存储数据1和0。随着时间的流逝，存储在电容器中的电荷因为漏电流而损失。因此，在DRAM中，周期性地执行刷新操作，其中，读存储单元并且再次写入相同的数据。如果存储单元的电容由于存储容量的增大和器件的小型化而变小，则所存储的电荷在短时间内因为漏电流而损失，因此刷新操作的周期必须更短。然而，减小刷新操作的周期导致功耗的增大，这是不希望的。
因此，在刷新操作中，其单元的电容器的电容较小并且漏电流较大的存储单元被拒绝(排除)，因为在这样的存储单元中，所存储的电荷在短时间内失去。
国际公布WO2004/079745A1叙述了当执行刷新操作测试时，利用人工地减小单元的电容器的电容而执行操作测试。在该专利文献中，选择一条字线，激活读出放大器，并且放大位线对，然后在读出放大器被去除激活的状态下选择其他字线，并且在位线中产生中间电位。
日本专利申请早期公开No.H04-001999叙述了在测试模式中，利用将字线驱动电平设定得低于正常操作时的电平而将中间电位写入存储单元，并且检查读出放大器的裕度(margin)。
发明内容
如上所述，读出放大器的不平衡特性由于DRAM的更大存储容量和小型化而成为问题。读出放大器是包括一对CMOS反相器的锁存电路，并且如果P沟道晶体管对或者N沟道晶体管对具有不平衡特性，则在由存储单元的电容器的电荷所改变的位线对的电位差变得不是足够高时，该电位差不能被正确地检测。
即使不发生例如日本专利申请早期公开No.H04-001999所示的读出放大器的操作裕度变得不足的严重失效，读出放大器的稍微不平衡的特性也在存储单元的电容器的电容小并且存在读出放大器的操作受相邻位线和相邻读出放大器影响的数据样式的情况下，引起操作失效。
换句话说，在DRAM的存储单元阵列中，位线与相邻位线电容耦合，并且读出放大器也与相邻的读出放大器电容耦合。因此在读操作中，读出放大器的操作受相邻位线和相邻读出放大器的电位变化的影响，并且该影响在相邻列的数据的组合最差时最强烈，并且失灵的可能性变高。如果存储单元的电容器的电容小，则读出放大器失灵的可能性变高。如果读出放大器具有稍微不平衡的特性，并且如果产生了由于从相邻位线或相邻读出放大器所产生的电容耦合而引起的串扰(cross-talk)噪声且存储单元的电容器的电容小，则发生读出放大器失灵。
如上所述，在刷新操作测试中，其电容器的电容小并且漏电流大的存储单元可以被检测为操作失效，但是其电容器的电容小并且漏电流小的存储单元可能不被检测到。如果这样的存储单元与具有不平衡特性的读出放大器组合，则在最差数据组合的情况下发生操作失效。因此排除具有失效特性的读出放大器的某种方法是必需的。
如上可见，本发明的一个目的在于提供一种用于半导体存储装置的测试方法和该半导体存储装置，所述测试方法可以检测可能引起读操作失效的具有不平衡特性的读出放大器。
为了实现上述目标，本发明的一个方面提供了一种用于半导体存储装置的测试方法，该测试方法用于检测具有不平衡特性的读出放大器，其中在连接到测试目标读出放大器的第一位线的第一存储单元中恢复不同于正常操作时的H和L电平的中间电平，以使得在电容器实际小的情况下的电荷量被存储在第一存储单元中，然后第一存储单元中的数据被读取，并且基于读数据错误的存在而检查读出放大器的失灵。
为了在第一存储单元中恢复中间电位，第一存储单元的第一字线被选中，并且读出放大器被激活，然后在第一存储单元的第一位线与读出放大器断开的状态下，在所述第一位线上并且存储与第一存储单元的数据相反的数据的第二存储单元的第二字线被多次选择，第一位线的电位被设定为中间电位，随后第一字线被返回至非选择状态，并且中间电位被写入第一存储单元。照此，第一存储单元实际上存储了电容器的电容小的情况下的电荷量。然后第一字线被选中，读出放大器被激活，并且读数据错误的存在被检查，藉此具有不平衡特性的读出放大器可以被检测到。
根据第一方面，只有在用于多次选择字线的功能和将字线与读出放大器断开的功能可用的情况下，才不必产生不同于正常操作的字线电位，并且可以肯定产生精确的中间电位，并且具有不平衡特性的读出放大器可以被检测到。
在第一方面中，优选的是，用于将电位电平反相的串扰(耦合噪声)施加到测试目标读出放大器的第一位线对的特定数据样式被写入属于与第一位线对和第一字线相邻的第二位线对的第二存储单元，并且被写入属于连接到与测试目标读出放大器和第一字线相邻的读出放大器的第四位线对的第四存储单元，然后中间电位在第一存储单元中被恢复，并且然后第一存储单元中的数据被读取以检查是否存在读数据错误。
特定数据样式不仅可以被写入与第一位线对相邻的第二位线对，还可以被写入属于与第二位线对的相反侧相邻的第三位线对的第三存储单元。
通过将特定数据样式存储在与第一存储单元相邻的第二至第四存储单元中，用于将电位电平反相的串扰可以被施加到第一位线对，并且在最差条件下发生失灵的读出放大器可以被检测到。
在第一方面中，优选的是在提供冗余字线和冗余位线对的存储器结构中，当单个位失效时，用冗余字线替换字线，当多个位失效时，用冗余位线替换位线，在检查第一存储单元中是否存在读数据错误之后，重复如下操作：接收用于选择不同于第一字线的字线并且读取第一存储单元的数据同时不管命令如何都保持第一字线选择状态。
根据优选模式的该方法，在第一位线中存在多个失效单元可以被通知给测试设备，该测试设备通过发出与测试相对应的命令而基于读数据检测失灵，并且第一位线对可以被用冗余位线对替换，以使得连接到第一位线的读出放大器可以被替换。如果在第一位线中仅存在单个失效单元，则可以用冗余字线替换第一字线，并且在这种情况中失效读出放大器不能被抑制，所以这种可能性必须被消除。
在第一方面中，优选的是在提供冗余字线和冗余位线对的存储器结构中，当单个位失效时，用冗余字线替换字线，当多个位失效时，用冗余位线替换位线，存储设备具有用于存储第一存储单元的读数据的读数据寄存器，并且接收用于选择不同于来自测试设备的第一字线的字线的命令，并且从读数据寄存器中输出第一存储单元中的所存储的读数据。
同样根据该优选实施例，在连接到检测到失效的读出放大器的位线对中可以产生多个失效，并且测试设备可以执行列冗余。
在第一方面中，优选的是在两个位线对连接到一个共用读出放大器的共享读出放大器类型存储器中，如果检测到第一存储单元中的读数据错误，则第一存储单元的错误检测结果被看作对在连接到测试目标读出放大器的第一位线对的相对侧上的第五位线对的存储单元读操作测试的测试结果。换句话说，在对第一位线对的相对侧上的第五位线对的读操作测试中，根据上述优选模式，可以使用不管是否接收了不同字线选择命令而继续选择第一字线的方法，或者不管是否接收了不同字线选择命令而从读数据寄存器中输出第一存储单元中的数据的方法，来向测试设备提供第一存储单元的错误检测结果。
根据该优选模式的方法，在两个位线对共享一个读出放大器时的情况下，如果在连接到测试目标读出放大器的一个位线对中检测到失效，则相反侧上的位线对中也存在失效的测试结果被提供给测试设备，以使得可以用冗余位线对替换在测试目标读出放大器的两侧上的位线对。结果，可以不再使用引起操作失效的读出放大器。
为了实现上述目标，本发明的第二方面提供了一种半导体存储装置，其具有：存储单元阵列，该存储单元阵列具有多条字线、多个位线对、多个置于字线和位线的交叉位置处的存储单元和多个连接到位线对的用于放大位线对的电位差的读出放大器；位线传输控制电路，该位线传输控制电路控制连接位线对和相应的读出放大器的位线传输门；以及选择字线的字线选择电路，其中在测试模式中，字线选择电路选择与连接到测试目标读出放大器的第一位线的第一存储单元相对应的第一字线，读出放大器被激活并且第一位线被放大至第一或第二电位，然后在位线传输电路将第一位线与读出放大器断开的状态下，字线选择电路多次选择在第一位线上并且与第一存储单元相反的数据被存储在其中的第二存储单元的第二字线，以便将第一位线的电位设定为中间电位，并且将第一字线返回至非选择状态，以将中间电位写入第一存储单元，然后在执行预充电之后，读取第一存储单元中的数据。
为了实现上述目的，本发明的第三方面提供了一种半导体存储装置，其具有：存储单元阵列，该存储单元阵列具有多条字线、多个位线对、多个置于字线和位线的交叉位置处的存储单元和多个连接到位线对的用于放大位线对的电位差的读出放大器，其中在测试模式中，用于将电位电平反相的串扰施加到连接至测试目标读出放大器的第一位线对的特定数据样式被写入属于与第一位线对和第一字线相邻的第二和第三位线对的第二和第三存储单元，并且被写入属于连接到与测试目标读出放大器和第一字线相邻的读出放大器的第四位线对的第四存储单元，然后由读出放大器所放大的第一或第二电位的中间电位在第一存储单元中被恢复，并且然后第一存储单元中的数据被读取以检查是否存在读数据错误。
根据本发明，可以检测到具有不平衡特性的读出放大器的存在，并且可以用冗余位线对替换连接到所检测到的读出放大器的位线对，所以可以改善成品率。
附图说明
图1是示出根据当前实施例的动态类型的半导体存储装置的框图；
图2是示出根据当前实施例的半导体存储装置的详细电路图；
图3是示出根据当前实施例的测试样式(test pattern)的图；
图4是示出根据当前实施例的测试样式的图；
图5是示出根据当前实施例的在存储单元中恢复中间电位的方法的波形图；
图6是示出根据当前实施例当在存储单元中恢复中间电位时每个存储单元的数据和存储电路的图；
图7是示出根据当前实施例当在存储单元中恢复中间电位时每个存储单元的数据和存储电路的图；
图8示出了根据当前实施例的位线传输控制电路的电路图和操作逻辑值表；
图9是示出根据当前实施例的中间电位的电平的图；
图10是示出根据当前实施例的第一测试序列的流程图；
图11是示出根据当前实施例的第一测试序列的流程图；
图12是示出图11中的测试序列的图；
图13是示出具有命令CMD1、CMD2、CMD3和CMD4的存储器件的框图；
图14是示出根据当前实施例的第二测试序列的流程图；以及
图15是示出具有第三测试模式命令CMD5的存储器件的框图。
具体实施方式
现在将参考附图来描述本发明的实施例。然而，本发明的技术范围不局限于这些实施例，而是包括权利要求书及其等同物所描述的事物。
图1是示出根据当前实施例的动态类型的半导体存储装置的框图。存储区域10通常包括多条字线WL、多个位线对BL和/BL、具有多个置于其交叉部分的存储单元MC的单元阵列CA0-CA3、以及连接到位线对的读出放大器阵列SA0-SA4。读出放大器SA0-SA4被放置在每个单元阵列CA0-CA3的两侧上，并且由两侧上的单元阵列的位线对共享。
除了存储单元10之外，形成有具有用于替换失效位线对的冗余位线对的冗余列区域12、以及具有用于替换失效字线的冗余字线的冗余字线区域14，以便消除失效位。
字线选择电路16从多条字线WL中选择一条字线，并且通过使用位线传输信号BT来控制与所选择的字线相对应的位线对和读出放大器的连接和断开。位线传输信号BT的电位由位线传输门控电路22产生，并且被控制为分别与读操作、写操作和测试模式相对应的电位。
列选择电路18从多个位线对中选择一个位线对，并且连接到所选择的位线对的读出放大器的输出通过输入/输出电路20被输出。而且，输入数据通过输入/输出电路20被供应到所选择的位线对。
根据图1的半导体存储装置的操作，在预充电状态下，单元阵列控制电路24使字线选择电路16选择与第一命令CMD1相对应的新字线。当字线WL被驱动至所选择的电位时，位线对中在存储单元侧的位线的电位被存储在存储单元MC中的电荷稍微地改变。在这种状态下，位线传输门导通，并且位线对和读出放大器被连接。并且，读出放大器被激活，并且位线对的电位差被放大，并且位线对被驱动至H电平和L电平。该第一命令CMD1对应于SDRAM情况下的活动(active)命令。
然后响应于第二命令CMD2，列选择电路18选择位线对，并且相应的读出放大器的输出被输出到输入/输出电路20。并且，输入/输出电路20从输入/输出端DQ输出数据信号，该数据信号被以预定的定时输出。或者，输入到输入/输出端DQ的数据信号被引导至所选择的位线对的读出放大器。该第二命令CMD2对应于SDRAM情况下的读/写命令。
最后，响应于第三命令CMD3，字线被设定为非选择状态，并且位线和读出放大器被预充电。第三命令CMD3对应于预充电命令。
在伪SRAM的情况下，当接收到一个外部输入命令时，按时间顺序在内部自动产生三个命令CMD1、CMD2和CMD3。
图2是根据当前实施例的半导体存储装置的详细电路图。图2示出了三个位线对BL1和/BL1至BL3和/BL3，和相应的三个读出放大器SA1至SA3。这些位线对和读出放大器通过位线传输门BT1至BT3连接。并且，其中每一个都包括晶体管和电容器的存储单元MC1至MC3分别位于位线对和字线WL的两个交叉位置之一处。
读出放大器SA1是锁存电路，其中由P沟道晶体管P1和N沟道晶体管Q1组成的第一CMOS反相器和由晶体管P2和Q2组成的第二CMOS反相器通过输入/输出端交叉连接。其他的读出放大器具有相同的配置。P沟道晶体管P1和P2的公共节点通过读出放大器激活晶体管PA连接到单元电源Vii，N沟道晶体管Q1和Q2的公共节点通过读出放大器激活晶体管QA连接到地电源，并且当读出放大器激活信号PSA(L电平)或NSA(H电平)被施加到这些读出放大器激活晶体管的栅极时，读出放大器被激活。
当字线WL被选中并且被驱动至H电平，同时位线对BL1和/BL1至BL3和/BL3被预充电到预充电电平Vii/2时，位线/BL1、/BL2和/BL3都被存储L电平的存储单元MC1、MC2和MC3稍微降低。这些位线的电位被通过处于导通状态的位线传输门BT1、BT2和BT3被设定到读出放大器SA1、SA2和SA3。如果读出激活信号PSA和NSA在这种状态下被驱动，则每个读出放大器放大位线对的电位差，并且将两条位线驱动至电源Vii电平和地电平。
如图2的电路图所示，相邻的位线对BL1、/BL1、BL2和/BL2中的位线/BL1和BL2被彼此相邻地放置，并且给予彼此由于寄生电容而引起的耦合噪声。例如，如果通过驱动读出放大器SA2而将位线BL2驱动至H电平，则由此产生的噪声被传输到位线/BL1，并且位线/BL1的电位增大。因此，如果读出放大器SA1的驱动操作由于不平衡特性而延迟，则位线对BL1和/BL1之间的电位差减小，并且成为读出放大器SA1失灵的起因。
相邻的读出放大器SA1和SA2也由于寄生电容而对彼此产生耦合噪声。因此，由于与如上相同的原因，这成为读出放大器失灵的起因。
图3和图4是示出根据当前实施例的测试样式的图。图3和图4示出了四个位线对BL1和/BL1至BL4和/BL4、字线WL1、在其交叉位置处的存储单元MC1至MC4、连接到奇数位线对的读出放大器SA1和SA3和连接到偶数位线对的读出放大器SA2和SA4。在读出放大器SA2和SA4中，示出了相应的位线对的电压波形。在图3和图4两者中，读出放大器SA2是测试目标读出放大器，当读取存储单元MC2时，针对读出放大器SA2检查读数据的错误。
在图3中，数据L、L、H和L被存储在存储单元MC1至MC4中，作为诱使读出放大器SA2失灵的特定测试样式。首先当字线WL1被驱动至所选择的电位时，在与每个存储单元的数据相对应的位线对中产生微小的电位差。连接到存储单元的位线的电位改变，并且未连接的位线的没有改变的电位起参考电位的作用。
并且，当两侧上的读出放大器SA1至SA4被激活时，(1)位线/BL1被读出放大器SA1驱动至L电平，并且噪声通过寄生电容Cp1被施加到具有参考电位的相邻位线BL2上，并且其参考电平下降(见读出放大器SA2的波形BL2)。而且，(2)位线/BL3被读出放大器SA3驱动至H电平，于是噪声通过寄生电容Cp2被施加到具有参考电位的相邻位线BL4上，并且参考电平BL4增大。并且，(3)噪声被从读出放大器SA4通过寄生电容Cp3施加到在相邻的读出放大器SA2的位线/BL2侧的节点上，并且被假定为L电平的位线/BL2的电位增大。
当来自相邻位线和相邻读出放大器的耦合噪声变成最差样式时，如上所述，目标存储单元MC2的位线对中的位线BL2被下拉至L电平，并且位线/BL2被上拉至H电平。并且，如果读出放大器SA2具有不平衡特性，则位线对BL2和/BL2被向相反的方向驱动，并且相反的数据被读取。在这种情况下，如果存储单元MC2的单元电容器的电容小，则该失灵的可能性增大。
在图4中，数据H、H、L和H被存储在存储单元MC1至MC4中，作为诱使读出放大器SA2失灵的特定测试样式。同样在该测试样式中，就像图3的情况一样，因为耦合噪声而产生读出放大器SA2失灵，该耦合噪声是由于相邻位线之间的寄生电容和相邻读出放大器之间的寄生电容而引起的。
换句话说，当在字线WL1被驱动至所选择的电位之后读出放大器SA1至SA4被激活时，(1)位线/BL1被读出放大器SA1驱动至H电平，并且噪声通过寄生电容Cp1被施加到位线BL2，并且位线BL2的电位上升。而且，(2)位线/BL3被读出放大器SA3驱动至L电平，噪声通过寄生电容Cp2被施加到位线BL4，并且其电位下降。并且，(3)位线BL4被读出放大器SA4的快速操作驱动至L电平，并且噪声通过寄生电容Cp3被施加到相邻的读出放大器SA2的位线/BL2的节点上。结果，位线对/BL2和BL2的电平被读出放大器SA2反相，并且反转后的数据被读取。同样在这种情况下，如果存储单元MC2的单元电容器的电容小，则失灵的可能性增大。
根据本实施例的测试方法，具有不平衡特性的读出放大器被检测，所以在如下状态下目标存储单元MC2中的数据被读取并且检查是否读取了数据错误，所述状态是其中受上述相邻位线和读出放大器强烈干扰的特定测试样式被写入的状态。
而且，当存储单元MC2的单元电容器的电容小时，可能由于读出放大器的不平衡特性而发生误操作。
因此，除了写入上述特定测试样式之外，比读出放大器的正常驱动电平(Vii和地)更接近于预充电电平(Vii/2)的中间电位被写入目标存储单元MC2。通过写入中间电位，可以再现单元电容器的电容小的情况。换句话说，通过写入中间电位，当读取目标存储单元时，可以减小在选择字线WL1时位线的电位的变化量。这种现象与当正常电位(Vii和地)被写入电容小的单元电容器时的情况相同。
图5是示出根据当前实施例的恢复存储单元中的中间电位的方法的波形图。图6和图7是示出根据当前实施例在存储单元中恢复中间电位时每个存储单元的数据和存储电路的图。图6和图7中的特定测试样式对应于上面所述的图3和图4。而且，图5中的位线/BL2的中间电位对应于图3和图6，并且位线BL2的中间电位对应于图4和图7。
在图6中，四个存储单元MC11、MC21、MC31和MC41连接到目标字线WL1，存储单元MC21是目标存储单元，并且读出放大器SA2是测试目标读出放大器。在这四个存储单元中MC11-41中，数据L、L、H和L就像图3一样被写入。另一方面，在与目标存储单元MC21连接到同一位线/BL2的存储单元MC22、MC25和MC26中，与目标存储单元MC21的数据相反的数据(H电平)被写入。在与不是目标的存储单元MC11、MC31和MC41连接到同一位线的存储单元MC12、MC15、MC16、MC32、MC35、MC36、MC42、MC45和MC46中，存储与存储单元MC11、MC31和MC41的数据相同的数据。
以下，目标存储单元MC21的字线WL1被称为“目标字线TWL”。与目标存储单元MC21连接到同一位线/BL2的存储单元MC22、MC25和MC26的字线WL2、WL5和WL6被称为“干扰字线DWL”。
现在将参考图5来描述用于在目标存储单元MC21中恢复(写)中间电位的方法。在图5中，五个电源是字线的外部电源VDD、地电源VSS、升压电源VPP、单元电源Vii和非选择电位电源VNN(负电压)。在图5中，在第一测试模式时期T1中，在存储单元MC21中恢复中间电位，在随后的读时期T2中，读存储器单元MC21。
将描述在图6的特定测试样式被写入时的情况。在特定的样式被写入之后，目标字线TWL在第一测试模式时期T1的预充电状态中被利用所选择的电位驱动至升压电源VPP。照此，位线/BL2从预充电电平Vii/2稍微下降。此时，位线传输信号BT处于电源VDD电平，并且位线对连接到读出放大器，所以位线/BL2的电平的这种下降被传输到读出放大器。并且，位线传输信号BT下降一次，以将读出放大器与位线断开，并且在这种状态下，读出放大器被激活(PSA、NSA)。照此，读出放大器放大这两个节点，并且将节点BL2驱动至H电平，并将节点/BL2驱动至L电平。在这种状态下，位线传输信号BT被驱动至升压电源VPP电平，以使得读出放大器和位线完全连接，并且位线对BL2和/BL2的电平也被完全驱动至H电平和L电平。这是时期T11中的操作。
然后在中间电位产生时期T12中，位线传输信号BT在目标字线TWL被保持在所选择的电位的状态下被驱动至地VSS，以使得位线对与读出放大器断开。换句话说，位线对被设定为悬浮(floating)状态。在这种状态下，干扰字线DWL(WL2、WL5和WL6)被顺序地或者同时驱动至所选择的电位VPP。(虽然在图5中驱动四条DWL，但是DWL的数目可以是任意的。)换句话说，除了目标字线TWL之外，干扰字线DWL也是多次选择的。
当字线WL2被驱动时，电荷从存储有是目标存储单元的反转后数据的H电平的存储单元MC22中流出，并且位线/BL2的电位上升至基于位线/BL2的电容划分的电平。当字线WL5或WL6同样被驱动时，位线/BL2的电位通过相同的操作一点一点地上升。因为位线对与读出放大器断开，所以上述到中间电位的上升是可能的。如果位线对连接到读出放大器，则位线/BL2通过读出放大器的驱动而保持在地电平VSS的状态。当读出放大器连接到位线对时，即使读出放大器处于非活动(inactive)状态，非活动状态下的读出放大器也响应于位线/BL2的电位的改变而被暂时驱动，如专利文献1所示。因此，为了产生中间电位，必须将位线对与读出放大器断开，并且将其保持为悬浮状态。
此时，因为与除了连接到目标位线WL1的目标存储单元之外的存储单元相同的数据被写入除了目标存储单元的位线对之外的位线对的存储单元中，所以即使干扰字线DWL被驱动，除了目标位线对/BL2和BL2之外的位线对的电位也不改变。
并且，当所有的字线TWL和DWL在复位时期T13中被下拉至非选择电位时，在目标存储单元MC21中恢复预充电电平Vii/2和地之间的中间电位。换句话说，在目标存储单元MC21中恢复图5中的电压dV。在该复位时期中，位线对和读出放大器被预充电。
在第一测试模式T1之后，目标字线TWL(WL1)被驱动至所选择的电位，并且目标存储单元MC21中的数据被读取。该读操作是在特定测试样式被写入并且干扰大部分是从相邻位线和读出放大器受到的状态下执行的，并且与目标存储单元MC21的单元电容器小时的情况的操作相同。因此，通过检查读数据是否正确，可以检测读出放大器SA2是否是具有不平衡特性的失效读出放大器。
当图7中的特定测试样式同样被写入时，执行与此相同的操作。然而，如果H电平被存储在目标存储单元MC21中，并且干扰字线DWL是多次选择的，则如图7所示，位线/BL2的H电平顺序地通过存储单元MC22、MC25和MC26的L电平而下降，并且变成预充电电位Vii/2和H电平(Vii)之间的中间电位。该中间电位在目标存储单元MC21中被恢复。
图8示出了根据当前实施例的位线传输控制电路和操作逻辑值表。位线传输控制电路22包括P沟道晶体管P10和P11以及N沟道晶体管Q12。并且如操作逻辑值表所示，基于控制信号A和B的组合，位线传输信号BT被分别控制为：当晶体管Q12导通时是地电平VSS，当晶体管P11导通时是电源电平VDD，并且当晶体管P10导通时是升压电平VPP。在正常的读写操作中，通过控制信号A和B的组合，如上控制位线传输信号BT的电位。
并且在本实施例中，测试信号BT Off Test被供应到NAND(与非)门G1、G2和G3的输入端，并且该测试信号在正常的操作中被保持为H电平，而在中间电位产生时期T12(见图5)中被设定为L电平。照此，不管控制信号是A还是B，NAND门G1至G3的输出都变成H电平，并且仅晶体管Q12导通，并且位线传输信号BT变成地电平VSS。照此，由字线选择电路16所选择的一对位线传输信号BT变成地电平，并且位线对与读出放大器断开并且变成悬浮状态。测试信号BT Off Test对应于稍后所述的第一测试模式命令。
图9是示出根据当前实施例的中间电位的电平的图。在上述描述中，其中反相数据被写入的三个或四个干扰侧存储单元被用于一个目标存储单元MC21。然而，存储单元的数目不局限于此，而是可以选择任何数目的目标存储单元和任何数目的干扰侧存储单元，以便产生对与各个数目相对应的中间电位。图9示出该情况。
纵坐标示出了位线中所产生的电位电平，并且图9示出了内部单元电源Vii是1.6V并且预充电电平Vii/2是0.8V时的示例。横坐标是干扰侧存储单元的数目。并且绘制了当目标存储单元的数目或者与目标存储单元存储相同数据的存储单元的数目是1、4和8时，将要产生的中间电位。通过选择干扰侧存储单元的数目和与目标存储单元存储相同数据的存储单元数目，可以产生目标中间电位(预充电电平Vii/2与Vii或地之间的中间电位)。
图10和图11是根据当前实施例的第一测试序列的流程图。图10和图11示出了测试一个读出放大器时的序列。因此，为了测试所有的读出放大器，在每个读出放大器中执行图10和图11的测试序列，同时通过增大或者减小列地址来变换四组位线对。
首先，测试目标存储器件被连接到测试设备，存储器件通过来自测试设备的控制命令执行测试操作，并且测试设备从读数据中检查失灵。
首先，特定测试样式被写入。选择目标字线，并且将测试样式的数据写入目标单元MC21和相邻的三个单元MC11、MC31和MC41(S10)。如上所述，测试样式是LLHL或者HHLH。然后，选择干扰侧字线，并且将测试样式的反相数据写入位线的与目标存储单元相同的存储单元，并且将与测试样式相同的数据写入相邻位线的存储单元(S12)。
然后如图5所示，选择目标字线TWL，激活读出放大器，并且将位线对驱动至H和L电平，然后存储器件进入第一测试模式。换句话说，测试信号BT Off Test被设定为L电平，并且位线与读出放大器断开，并被设定为悬浮状态。在这种状态下，干扰侧字线是多次选择的(利用目标字线多次选择)，并且目标位线电位被设定为中间电位。并且，所有的字线被设定为非选择电平，并且所产生的中间电位被写入目标单元MC21(S14和S16)。照此，目标存储单元实际上被设定为具有小电容的电容器的单元。
通过上述步骤，特定测试样式被写入目标存储单元的相邻位线和与目标读出放大器相邻的读出放大器的位线中，并且目标存储单元实际上变成电容小的电容器的状态。并且，目标字线被选中，读出放大器被激活，并且目标存储单元中的数据被读取。测试设备取决于读数据是否正确来判断字线和位线中是否存在失效(S18)。测试设备记录与列地址相对应的操作测试的通过或者失败的判断结果(S20)。
该测试用于检测读出放大器的失效，因此如果一个目标存储单元实际上被设定为小电容的状态并且读操作被执行，则读出放大器的失效可以通过读数据来检查。因此，通过一个连接到读出放大器的存储单元的读操作，可以检查读出放大器的失效。
然而，当存在失效位时，用冗余位线对替换位线对的列冗余和用冗余字线替换字线的字冗余是可能的。通常，字线冗余是针对单个失效执行的，列冗余是针对多个失效执行的。在本实施例中，读出放大器的失效必须被检测，并且冗余侧将其替换，因此需要列冗余。因此在本实施例中，存储器件被人工地操作，以使得一旦检测到失效，就可以在同一位线中检测到多个失效。
然后在其中一个共用读出放大器被两侧上的位线对共享的共享读出放大器类型的情况下，如果在一个位线对中检测到失效，则在另一个位线对中也产生失效，以使得由这些位线对所共享的读出放大器被冗余侧替换。因此在本实施例中，一旦检测到失效，就人工地操作存储器件，以使得在读出放大器第二操作序列的相反侧的位线对中也检测到失效。图12对此进行了描述。
图12是示出图11中的测试序列的图。如图1所示，读出放大器列被放置在单元阵列的两侧上，并且由图12中的虚线所包围的两个位线对BLx和/BLx以及BLz和/BLz共享一个共用读出放大器。因此，如果在位线对BLx和/BLx的读数据中检测到失效，则存储器件被操作以使得在读出放大器的相反侧的位线对BLz和/BLz中也检测到失效。
图11中的测试序列S22至S28对应于上述第一操作序列，并且S30至S34对应于第二操作序列。首先，测试设备发出第二测试模式命令CMD4并且将存储器件设定为第二测试模式(S22)。并且，测试设备输入用于复位字线的命令CMD3，并且输入用于选择不同于目标字线的字线的命令CMD1(S24)。并且，测试设备输入用于读取目标存储单元的位线对的数据的命令CMD2，读取目标存储单元的数据，并且判断是否存在错误(S26)。这些步骤S24和26被重复预定次数(S28)。
图13是示出具有上述命令CMD1、CMD2、CMD3和CMD4的存储器件的框图。SDRAM情况下的动态存储器响应于以下命令而操作：将位线对复位至预充电电平并且将字线复位至非选择电平的预充电命令；设有行地址以选择字线并且激活读出放大器的活动命令；以及设有列地址以选择位线对并且分别输入/输出数据的读命令或写命令。分别地，图13所示的字线选择命令CMD1对应于活动命令，读/写命令CMD2对应于读命令或写命令，并且字线复位命令CMD3对应于预充电命令。
并且，当第二测试模式命令被输入时，在此之后输入的字线选择命令CMD1和字线复位命令CMD3不能通过AND门G10和G11被提供给单元阵列控制电路24。换句话说，即使测试设备想要通过提供字线复位命令CMD3来复位字线，或者想要通过利用规定新的行地址而提供字线选择命令CMD1来复位字线，这些命令也在存储器件中变得无效，并且目标字线TWL选择状态被保持。
因此，即使测试设备多次重复图11中的序列步骤S24至S26，存储器件也继续输出目标存储单元的数据。所以，即使不同的字线被驱动，测试设备也接收目标存储单元的读数据，并且与图10中的步骤S20相同的判断结果被接收。这意味着如果测试设备在目标存储单元被读取时检测到失效，则针对同一位线对多次检测到失效。结果，测试设备针对同一位线对检测到多个失效位，并且执行列冗余。
回到图11，测试设备输入命令CMD1，用于在相反侧上与目标存储单元的位线对共享读出放大器的位线对中选择不同字线(S30)。同样在这种情况下，存储器件已进入第二测试模式，因此该命令CMD1变得无效，并且目标字线被连续选中。因此，如果测试设备输入用于读取相反侧上的位线对的命令CMD2，则目标存储单元的数据被从同一读出放大器中读取(S32)。照此，测试设备在相反侧上的位线对中检测到失效位。通过将这些步骤S30和S32重复预定次数，测试设备在相反侧上的位线对中检测到多个失效位，并且通过执行列冗余而用冗余位线对替换位线对。
通过执行用冗余位线对替换目标读出放大器的两侧上的位线对的列冗余，可以用冗余侧完全替换其中检测到失效的读出放大器。
图14是示出根据当前实施例的第二测试序列的流程图。在第二测试序列中，在图10的步骤S10至S20之后执行图14中的步骤S42至S54。在第一测试序列中，存储器件进入图11中的第二测试模式，但是在第二测试序列中，存储器件进入图14中的第三测试模式(S42)。
图15是示出具有第三测试模式命令CMD5的存储器件的框图。字线选择命令CMD1、读/写命令CMD2和字线复位命令CMD3与图13中相同。图15中的存储器件具有用于存储读数据的寄存器22，和响应于第三测试模式命令CMD5而被切换的选择电路24。在正常的操作中，列选择电路18和输入/输出电路20通过选择电路24连接，并且由列选择电路18所选择的列的读数据被引导至输入/输出电路20。当第三测试模式命令CMD5被输入时，选择电路24响应于该命令，并且选择存储在寄存器22中的先前的读数据，并将其引导至输入/输出电路20。因此，当存储器件进入第三测试模式中时，即使字线被命令CMD1、CMD2和CMD3改变，预先存储的读数据也被从寄存器22中输出。
通过使用该第三测试模式将目标存储单元的读数据输出到相同位线对中的不同字线的地址，也可以在目标存储单元的位线对中产生多个失效位。以相同的方式，在目标读出放大器的相反侧上的位线对中也可以产生多个失效位。
回到图14，测试设备输入第三测试模式命令CMD5并且将存储器件设定为第三测试模式(S42)。测试设备输入字线复位命令CMD3，并且还输入用于选择与目标字线的不同字线的命令CMD1(S44)。照此，不同的字线被驱动，并且读出放大器在单元阵列CA中被激活。并且，测试设备输入用于读取与目标单元相同的位线对数据的读命令CMD2，并且基于所输出的读数据判断错误(S46)。然而，当测试设备处于第三测试模式时，目标存储单元的读数据被存储在存储器件的寄存器22中，并且其读数据被选择电路24选择，并被输出。因此，如果测试设备在目标存储单元的读数据中检测到失效，则针对同一位线对的不同字线，也检测到失效。上述步骤S44和S46被重复预定次数(S48)，结果，测试设备检测到多个失效位并且执行列冗余。
然后，测试设备输入字线选择命令CMD1以及用于选择相反侧上与目标存储单元的位线共享读出放大器的位线对中的字线的地址(S50)。并且，测试设备指定相同的列地址并且输入读命令CMD2(S52)。就像步骤S46一样，在第三测试模式中，寄存器22中的目标存储单元中的读数据被输出，所以测试设备接收到相同的失败结果。结果，测试设备也针对相反侧上的位线对而执行列冗余。
如上所述，根据当前实施例，在动态类型的存储器件中，具有不平衡特性的读出放大器可以被检测到，并且存储器件的成品率可以得到改善。
相关申请的交叉引用
本申请基于2006年8月31日提交的在先日本专利申请No.2006-235750并要求其优先权，该专利申请的全部内容通过引用而被合并于此。
Claims (18)
1.一种半导体存储装置，包括：
存储单元阵列，所述存储单元阵列包括多条字线、多个位线对、多个位于所述字线和所述位线的交叉位置处的存储单元、以及多个连接到所述位线对的用于放大位线对的电位差的读出放大器；
位线传输控制电路，用于控制将所述位线对连接到相应的读出放大器的位线传输门；以及
字线选择电路，用于选择字线，
其中，在测试模式中，所述字线选择电路选择与被连接到测试目标读出放大器的第一位线的第一存储单元相对应的第一字线，所述读出放大器被激活，并且所述第一位线被放大至第一或第二电位，
然后在所述第一位线处于所述第一或第二电位并且所述位线传输控制电路将所述第一位线从所述读出放大器断开的状态下，所述字线选择电路多次选择第二存储单元的第二字线，以将所述第一位线的电位设置为与所述第一和第二电位不同的中间电位，所述第二存储单元是在所述第一位线上并且其中存储与所述第一存储单元相反的数据的第二存储单元，并且所述字线选择电路将所述第一字线返回至非选择状态，以将所述中间电位写入所述第一存储单元，
然后在执行预充电之后，所述第一存储单元中的数据被读取。
2.根据权利要求1所述的半导体存储装置，其中，特定数据样式被写入第二存储单元，其中所述特定数据样式用于将串扰施加到被连接至所述测试目标读出放大器的第一位线对，所述串扰使所述第一位线对的电位电平反相，所述第二存储单元属于与所述第一位线对和所述第一字线相邻的第二位线对；并且，所述特定数据样式被写入第四存储单元，其中所述第四存储单元属于被连接到与所述测试目标读出放大器和所述第一字线相邻的读出放大器的第四位线对；然后，所述中间电位在所述第一存储单元中被恢复；然后，所述第一存储单元中的数据被读取以检查是否存在读数据错误。
3.根据权利要求1所述的半导体存储装置，其中，特定数据样式被写入第二和第三存储单元，其中所述特定数据样式用于将串扰施加到被连接至所述测试目标读出放大器的第一位线对，所述串扰使所述第一位线对的电位电平反相，所述第二和第三存储单元属于与所述第一位线对和所述第一字线相邻的第二和第三位线对；并且，所述特定数据样式被写入第四存储单元，其中所述第四存储单元属于被连接到与所述测试目标读出放大器和所述第一字线相邻的读出放大器的第四位线对；然后，所述中间电位在所述第一存储单元中被恢复；然后，所述第一存储单元中的数据被读取以检查是否存在数据错误。
4.根据权利要求3所述的半导体存储装置，其中，所述第二、第一、第三和第四位线对被顺序地排列，连接到所述第一和第四位线对的读出放大器被置于所述位线的末端的一侧上，连接到所述第二和第三位线对的读出放大器被置于所述位线的末端的另一侧上，
并且，被写入在所述第二、第一、第三和第四存储单元中的所述特定数据样式是L、L、H、L或者H、H、L和H。
5.根据权利要求4所述的半导体存储装置，其中，与所述第二、第三和第四存储单元中的数据相同的数据被写入在所述第二、第三和第四位线对与所述第二字线的交叉位置处的存储单元。
6.根据权利要求4所述的半导体存储装置，其中，在所述测试模式中，如下操作被重复：将所述中间电位写入所述第一存储单元，并变换所述第二、第一、第三和第四存储单元与所述位线对的组合，并且在预充电之后读取所述数据。
7.根据权利要求1所述的半导体存储装置，其中，当在读数据中检测到错误时，所述第一位线对被冗余位线对替换。
8.根据权利要求1所述的半导体存储装置，其中，当在读数据中检测到错误时，不仅所述第一位线对，而且在连接到所述第一位线对的读出放大器的相反侧上的位线对也被冗余位线对替换。
9.根据权利要求1所述的半导体存储装置，其中，所述存储单元阵列具有冗余字线和冗余位线对，并且当单个位失效时，所述字线被冗余字线替换，当多个位失效时，所述位线被冗余位线替换，并且在所述测试模式中，在检查所述第一存储单元中是否存在读数据错误之后，如下操作被重复：接收用于选择与所述第一字线不同的字线的命令，并且读取所述第一存储单元的数据，同时不管所述命令如何都保持所述第一字线选择状态。
10.根据权利要求1所述的半导体存储装置，其中，所述存储单元阵列具有其中两个位线对共享一个读出放大器的配置，并且还包括冗余位线对，并且在所述测试模式中，如果在要被连接到所述测试目标读出放大器的位线对的一个中检测到失效，则在所述读出放大器的相反侧上的位线对中也存在失效的测试结果被提供给测试设备，以使得连接到所述测试目标读出放大器的在两侧上的位线对被所述冗余位线对替换。
11.一种半导体存储装置，包括：
存储单元阵列，所述存储单元阵列包括多条字线、多个位线对、多个位于所述字线和位线的交叉位置处的存储单元、以及多个连接到所述位线对的用于放大位线对的电位差的读出放大器，
其中，在测试模式中，特定数据样式被写入第二和第三存储单元，其中所述特定数据样式用于将串扰施加到被连接至测试目标读出放大器的第一位线对，所述串扰使所述第一位线对的电位电平反相，所述第二和第三存储单元属于与所述第一位线对和第一字线相邻的第二和第三位线对；并且，所述特定数据样式被写入第四存储单元，其中所述第四存储单元属于被连接到与所述测试目标读出放大器和所述第一字线相邻的读出放大器的第四位线对；然后，被所述读出放大器放大的第一或第二电位的、在所述第一位线对处生成的中间电位在属于所述第一位线对和所述第一字线的第一存储单元中被恢复；然后，所述第一存储单元中的数据被读取以检查是否存在读数据错误。
12.一种用于半导体存储装置的测试方法，所述半导体存储装置具有：存储单元阵列，所述存储单元阵列具有多条字线、多个位线对、多个位于所述字线和位线的交叉位置处的存储单元、以及多个连接到所述位线对的用于放大位线对的电位差的读出放大器；位线传输控制电路，所述位线传输控制电路控制将所述位线对连接到相应的读出放大器的位线传输门；以及选择字线的字线选择电路，所述方法包括：
使所述字线选择电路选择与被连接到测试目标读出放大器的第一位线的第一存储单元相对应的第一字线，激活所述读出放大器，并且将所述第一位线放大至第一或第二电位；
在所述第一位线处于所述第一或第二电位并且所述第一位线被所述位线传输控制电路从所述读出放大器断开的状态下，使所述字线选择电路多次选择作为在所述第一位线上的第二存储单元并且与所述第一存储单元相反的数据被存储在其中的第二存储单元的第二字线，以将所述第一位线的电位设定为与所述第一和第二电位不同的中间电位，并且将所述第一字线返回至非选择状态，以将所述中间电位写入所述第一存储单元；以及
在执行预充电之后，读取所述第一存储单元中的数据。
13.根据权利要求12所述的用于半导体存储装置的测试方法，还包括：
将特定数据样式写入第二存储单元，其中所述特定数据样式用于将串扰施加到被连接至所述测试目标读出放大器的第一位线对，所述串扰使所述第一位线对的电位电平反相，所述第二存储单元属于与所述第一位线对和所述第一字线相邻的第二位线对；并且，将所述特定数据样式写入第四存储单元，所述第四存储单元属于被连接到与所述测试目标读出放大器和所述第一字线相邻的读出放大器的第四位线对；以及
将所述中间电位写入所述第一存储单元。
14.根据权利要求12所述的用于半导体存储装置的测试方法，还包括：
将特定数据样式写入第二和第三存储单元，其中所述特定数据样式用于将串扰施加到被连接至所述测试目标读出放大器的第一位线对，所述串扰使所述第一位线对的电位电平反相，所述第二和第三存储单元属于与所述第一位线对和所述第一字线相邻的第二和第三位线对；并且，将所述特定数据样式写入第四存储单元，所述第四存储单元属于被连接到与所述测试目标读出放大器和所述第一字线相邻的读出放大器的第四位线对；以及
将所述中间电位写入所述第一存储单元。
15.根据权利要求14所述的用于半导体存储装置的测试方法，其中，所述第二、第一、第三和第四位线对被顺序地排列，连接到所述第一和第四位线对的读出放大器被置于所述位线的末端的一侧上，连接到所述第二和第三位线对的读出放大器被置于所述位线的末端的另一侧上，并且被写入所述第二、第一、第三和第四存储单元中的所述特定数据样式是L、L、H、L或者H、H、L和H。
16.根据权利要求12所述的用于半导体存储装置的测试方法，其中，当在读数据中检测到错误时，所述第一位线对被冗余位线对替换。
17.根据权利要求12所述的用于半导体存储装置的测试方法，其中，当在读数据中检测到错误时，不仅所述第一位线对，而且在连接到所述第一位线对的读出放大器的相反侧上的位线对也被冗余位线对替换。
18.一种用于半导体存储装置的测试方法，所述半导体存储器具有存储单元阵列，所述存储单元阵列又包括多条字线、多个位线对、多个位于所述字线和位线的交叉位置处的存储单元、以及多个连接到所述位线对的用于放大位线对的电位差的读出放大器，所述方法包括：
将特定数据样式写入第二和第三存储单元，其中所述特定数据样式用于将串扰施加到被连接至测试目标读出放大器的第一位线对，所述串扰使所述第一位线对的电位电平反相，所述第二和第三存储单元属于与所述第一位线对和所述第一字线相邻的第二和第三位线对；并且，将所述特定数据样式写入第四存储单元，其中所述第四存储单元属于被连接到与测试目标读出放大器和所述第一字线相邻的读出放大器的第四位线对；
在属于所述第一位线对和所述第一字线的第一存储单元中恢复被所述读出放大器放大的第一或第二电位的、在所述第一位线对处生成的中间电位；以及
读取所述第一存储单元中的数据并且检查是否存在读数据错误。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006235750A JP5114894B2 (ja) | 2006-08-31 | 2006-08-31 | 半導体記憶装置の試験方法及びその半導体記憶装置 |
| JP2006235750 | 2006-08-31 | ||
| JP2006-235750 | 2006-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101136253A CN101136253A (zh) | 2008-03-05 |
| CN101136253B true CN101136253B (zh) | 2010-12-08 |
Family
ID=38786937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710142026XA Expired - Fee Related CN101136253B (zh) | 2006-08-31 | 2007-08-20 | 半导体存储装置的测试方法及其半导体存储装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7633818B2 (zh) |
| EP (1) | EP1898427B1 (zh) |
| JP (1) | JP5114894B2 (zh) |
| KR (1) | KR100918469B1 (zh) |
| CN (1) | CN101136253B (zh) |
| DE (1) | DE602007009001D1 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878315B1 (ko) * | 2007-08-14 | 2009-01-14 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
| JP2009245497A (ja) * | 2008-03-31 | 2009-10-22 | Elpida Memory Inc | 半導体記憶装置及びその不良検出方法 |
| JP5673935B2 (ja) * | 2010-12-28 | 2015-02-18 | セイコーエプソン株式会社 | 不揮発性記憶装置、電子機器 |
| CN104751900B (zh) * | 2013-12-31 | 2017-10-17 | 北京兆易创新科技股份有限公司 | 一种或非型闪存中存储单元间串扰的测试方法 |
| KR20160107979A (ko) * | 2015-03-06 | 2016-09-19 | 에스케이하이닉스 주식회사 | 메모리 장치 |
| US9412461B1 (en) * | 2015-03-10 | 2016-08-09 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| WO2016194175A1 (ja) * | 2015-06-03 | 2016-12-08 | 株式会社日立製作所 | ストレージシステム |
| JP6886850B2 (ja) * | 2017-04-04 | 2021-06-16 | ラピスセミコンダクタ株式会社 | 半導体記憶装置および半導体記憶装置の試験方法 |
| CN114203247B (zh) * | 2020-09-18 | 2024-03-26 | 长鑫存储技术有限公司 | 一种位线感测电路及存储器 |
| EP4231301A1 (en) | 2020-09-18 | 2023-08-23 | Changxin Memory Technologies, Inc. | Bit-line sense circuit, and memory |
| US11967356B2 (en) | 2021-06-17 | 2024-04-23 | Micron Technology, Inc. | Concurrent compensation in a memory system |
| US11942171B2 (en) * | 2021-12-29 | 2024-03-26 | Micron Technology, Inc. | Concurrent compensation in a memory system |
| CN114333961B (zh) * | 2022-01-10 | 2023-09-05 | 长鑫存储技术有限公司 | 存储器阵列的测试方法、装置、设备及存储介质 |
| US11798617B2 (en) | 2022-03-23 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and apparatus for determining sense boundary of sense amplifier, medium, and device |
| CN116844618A (zh) | 2022-03-23 | 2023-10-03 | 长鑫存储技术有限公司 | 存储器测试方法及装置、介质及设备 |
| US11978504B2 (en) | 2022-03-23 | 2024-05-07 | Changxin Memory Technologies, Inc. | Method and apparatus for determining sense boundary of sense amplifier, medium, and device |
| CN116844616A (zh) * | 2022-03-23 | 2023-10-03 | 长鑫存储技术有限公司 | 感应放大器感应边界确定方法及装置、介质及设备 |
| CN114566202B (zh) * | 2022-04-26 | 2022-08-02 | 长鑫存储技术有限公司 | 一种感测放大器的测试方法、装置、存储装置及存储系统 |
| CN117174153A (zh) * | 2022-05-25 | 2023-12-05 | 长鑫存储技术有限公司 | 感应放大器感应边界检测方法与电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135659A (zh) * | 1995-01-12 | 1996-11-13 | 三菱电机株式会社 | 具有动态可控阈电压的mos晶体管读出放大器 |
| CN1148720A (zh) * | 1995-10-24 | 1997-04-30 | 三菱电机株式会社 | 半导体存储器 |
| CN1215894A (zh) * | 1997-10-24 | 1999-05-05 | 日本电气株式会社 | 在非易失性半导体存储器件中擦除数据的方法 |
| EP0947994A2 (en) * | 1998-03-30 | 1999-10-06 | Siemens Aktiengesellschaft | Reduced signal test for dynamic random access memory |
| CN1519861A (zh) * | 2003-01-10 | 2004-08-11 | 松下电器产业株式会社 | 半导体存储装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041999A (ja) | 1990-04-17 | 1992-01-07 | Mitsubishi Electric Corp | 半導体ダイナミツクｒａｍ |
| JP2001067898A (ja) * | 1999-08-30 | 2001-03-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4707244B2 (ja) * | 2000-03-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置および半導体装置 |
| JP2002074992A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2002093165A (ja) * | 2000-09-18 | 2002-03-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2002117670A (ja) * | 2000-10-04 | 2002-04-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2002208298A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2004145931A (ja) | 2002-10-22 | 2004-05-20 | Renesas Technology Corp | 半導体記憶装置 |
| JP4137060B2 (ja) * | 2003-03-06 | 2008-08-20 | 富士通株式会社 | 半導体メモリおよびダイナミックメモリセルの電荷蓄積方法 |
-
2006
- 2006-08-31 JP JP2006235750A patent/JP5114894B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-20 CN CN200710142026XA patent/CN101136253B/zh not_active Expired - Fee Related
- 2007-08-22 US US11/892,358 patent/US7633818B2/en not_active Expired - Fee Related
- 2007-08-28 KR KR1020070086607A patent/KR100918469B1/ko not_active IP Right Cessation
- 2007-08-29 DE DE602007009001T patent/DE602007009001D1/de active Active
- 2007-08-29 EP EP07115183A patent/EP1898427B1/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135659A (zh) * | 1995-01-12 | 1996-11-13 | 三菱电机株式会社 | 具有动态可控阈电压的mos晶体管读出放大器 |
| CN1148720A (zh) * | 1995-10-24 | 1997-04-30 | 三菱电机株式会社 | 半导体存储器 |
| CN1215894A (zh) * | 1997-10-24 | 1999-05-05 | 日本电气株式会社 | 在非易失性半导体存储器件中擦除数据的方法 |
| EP0947994A2 (en) * | 1998-03-30 | 1999-10-06 | Siemens Aktiengesellschaft | Reduced signal test for dynamic random access memory |
| CN1519861A (zh) * | 2003-01-10 | 2004-08-11 | 松下电器产业株式会社 | 半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7633818B2 (en) | 2009-12-15 |
| EP1898427A3 (en) | 2008-05-28 |
| EP1898427A2 (en) | 2008-03-12 |
| KR100918469B1 (ko) | 2009-09-24 |
| EP1898427B1 (en) | 2010-09-08 |
| CN101136253A (zh) | 2008-03-05 |
| DE602007009001D1 (de) | 2010-10-21 |
| KR20080021530A (ko) | 2008-03-07 |
| US20080056032A1 (en) | 2008-03-06 |
| JP5114894B2 (ja) | 2013-01-09 |
| JP2008059687A (ja) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101136253B (zh) | 半导体存储装置的测试方法及其半导体存储装置 | |
| JP4754050B2 (ja) | １対のセルにデータを記憶するｄｒａｍ | |
| US5548596A (en) | Semiconductor memory device with read out data transmission bus for simultaneously testing a plurality of memory cells and testing method thereof | |
| KR101343557B1 (ko) | 반도체 장치 및 그 테스트 방법 | |
| US9245612B2 (en) | Semiconductor device having bit lines hierarchically structured | |
| US20070195619A1 (en) | Integrated circuit memory devices having multi-bit normal memory cells and single-bit redundant memory cells therein | |
| US9455049B2 (en) | Semiconductor memory device and method of testing the same | |
| JPH10308100A (ja) | 半導体記憶装置 | |
| US8854909B2 (en) | Semiconductor memory device and method of testing the same | |
| JPH06223561A (ja) | 半導体メモリ装置及び初期化方法 | |
| US4980864A (en) | Semiconductor dynamic random access memory with relaxed pitch condition for sense amplifiers and method of operating the same | |
| JP2980368B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH08195100A (ja) | 半導体記憶装置の動作テスト方法および半導体記憶装置 | |
| JP2004234810A (ja) | 半導体記憶装置 | |
| US6728122B2 (en) | Semiconductor memory device capable of rewriting data signal | |
| US6667919B1 (en) | Semiconductor memory device and test method thereof using row compression test mode | |
| KR20100053827A (ko) | 미스매치 셀을 이용하는 반도체 메모리 장치 | |
| KR20020066947A (ko) | 미러화 기능을 갖는 반도체 기억 장치 | |
| US7609571B2 (en) | Semiconductor memory device having a control unit receiving a sensing block selection address signal and related method | |
| US20230238051A1 (en) | Systems, apparatuses and methods for precharging digit lines | |
| US6667922B1 (en) | Sensing amplifier with single sided writeback | |
| KR20180047829A (ko) | 저항성 메모리 장치 | |
| CN117198348A (zh) | 半导体存储器及控制方法 | |
| JP2861198B2 (ja) | 半導体記憶装置の制御方法 | |
| KR20150122366A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081024 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081024 Address after: Tokyo, Japan, Japan Applicant after: Fujitsu Microelectronics Ltd. Address before: Kanagawa Applicant before: Fujitsu Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150514 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Kanagawa Patentee before: Fujitsu Semiconductor Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 Termination date: 20180820 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |