CN101103443A - 减小瞬态增强扩散的离子注入方法 - Google Patents

减小瞬态增强扩散的离子注入方法 Download PDF

Info

Publication number
CN101103443A
CN101103443A CNA2005800435820A CN200580043582A CN101103443A CN 101103443 A CN101103443 A CN 101103443A CN A2005800435820 A CNA2005800435820 A CN A2005800435820A CN 200580043582 A CN200580043582 A CN 200580043582A CN 101103443 A CN101103443 A CN 101103443A
Authority
CN
China
Prior art keywords
injection
semiconductor substrate
energy
amorphous
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800435820A
Other languages
English (en)
Other versions
CN100539028C (zh
Inventor
H·格拉欧里
M·A·福德
A·阿勒巴亚提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101103443A publication Critical patent/CN101103443A/zh
Application granted granted Critical
Publication of CN100539028C publication Critical patent/CN100539028C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一种离子注入方法，包括以下步骤：提供半导体衬底；在所述半导体衬底中以一注入方向执行预非晶化注入，该注入方向与所述半导体衬底的表面法线之间的角度在20-60°范围内；以及，在所述半导体衬底中执行掺杂剂的注入以提供浅结。在本发明的一个特征中，所述方法进一步包括在半导体衬底中执行缺陷俘获元素的注入，并且所述预非晶化注入步骤是以第一注入能量执行的，而缺陷俘获元素的注入是以第二注入能量执行的，所述第一注入能量和所述第二注入能量的比率在10-40％的范围内。

Description

减小瞬态增强扩散的离子注入方法
技术领域
【0001】本发明涉及减小瞬态增强扩散的离子注入方法。
背景技术
【0002】瞬态增强扩散(TED)，特别是在半导体器件的硅(Si)衬底中的浅掺杂层(诸如硼层)的瞬态增强扩散是众所周知的问题。
【0003】当浅掺杂层或区域(诸如硼层)通过离子注入形成于半导体衬底中时，结深度不仅取决于离子注入能量，而且还可能取决于在后续热处理期间当注入的离子迁移通过晶格时的沟道效应和诸如TED的现象。已知，可以用预非晶化(pre-amorphisation)技术，例如利用诸如硅、锗和氟的非电活性的离子使半导体衬底非晶化，以便消除沟道效应。然而，预非晶化注入会在衬底中产生与下面的结晶半导体材料相邻的非结晶表面层，并且在非结晶/结晶(a/c)界面之外产生大量缺陷。这些晶体缺陷一般称作末端区(EOR)缺陷。已知，这种缺陷在随后的热退火处理和半导体器件的激活期间会使先前注入的掺杂剂离子的扩散增强。还已知，在热处理(退火和激活)期间，非结晶层再结晶，并且EOR缺陷会溶解向结构的表面有效迁移的半导体间隙原子(interstitial)，以致它们出现在表面掺杂层中以提供TED的机制。
【0004】已知的是，TED提高了掺杂层中的掺杂剂的扩散率，因而增加了浅掺杂层的深度。为了实现减小半导体器件的尺寸的愿望，已经提议几种技术以通过减小EOR缺陷来减小TED的效应，从而减小掺杂层的深度。
【0005】WO 03/049163描述了通过提供一位于表面注入硼层和非结晶/结晶(a/c)界面之外的EOR缺陷之间、富含俘获元素的层来减小或消除TED。然后，在热处理期间，迁移缺陷基本上被该层终止或俘获，并且不能向上迁移至表面，以提供硼层中的TED机制。因此，可以在衬底中形成较浅的结，并可以具有较陡的分布曲线(profile)。
【0006】虽然上面的PCT公开指出在非晶化注入之前或之后，可以通过注入来引入俘获元素层(典型地是碳原子)，但在那个申请中详细描述的实施例用分子束外延(MBE)在硅衬底上生长富含硅的碳层，然后再覆盖上一层纯硅。该PCT申请还指出：重要的是避免碳原子出现在活性硼结区域，以避免损害结的电特性。
【0007】本发明提出了一种注入工序，其通过纯注入技术提供了减小TED的优势。
发明内容
【0008】根据本发明的第一方面，提供一种离子注入的方法，该方法包括以下步骤：提供半导体衬底，在所述半导体衬底中以第一注入能量执行预非晶化注入，在所述半导体衬底中以第二注入能量执行缺陷俘获元素的注入，以及在所述半导体衬底中执行掺杂剂的注入以提供浅结，其中所述第一注入能量和所述第二注入能量的比率在10-40％的范围内。
【0009】根据本发明，向衬底提供第一能量的预非晶化注入(典型地是锗)，第二能量的缺陷俘获元素(典型地是碳)的注入，以及期望掺杂剂(典型的是硼)的注入，以提供浅结。显然，预非晶化注入的能量应当足够大以使非结晶/结晶界面在浅硼层的下面很多。我们已经发现：就最小化TED而言，在后续的注入热处理期间，如果以锗非晶化注入能量的大约四分之一的能量来注入碳，可以获得最好的结果。然后，碳密度随深度的峰值在非结晶/结晶(a/c)界面之上。而且，对碳峰值必要的是比硼层更深。如果非晶化注入以较高的能量进行，形成较深的a/c界面，则碳注入能量和锗非晶化注入能量的比率可以小于四分之一。
【0010】总之，对非晶化注入和俘获元素的注入之间的能量比率加以选择，以使俘获元素位于浅结和在半导体衬底的非晶半导体材料和结晶半导体材料之间的界面(即，a/c界面)之间，以俘获迁移到衬底的表面的间隙原子。对于其它材料，可以导出非晶化注入和俘获元素的注入之间能量的类似比率。一种非晶化的替代方案是硅离子的注入。可作为缺陷俘获元素的其它元素是氮和氟。
【0011】根据本发明的第二方面，提供一种离子注入方法，其包括以下步骤：提供半导体衬底；在所述半导体衬底中以一注入方向执行预非晶化注入，该注入方向与所述半导体衬底的表面法线之间的角度在20-60°的范围内；以及，在所述半导体衬底中执行掺杂剂的注入以提供浅结。
【0012】根据第二方面的方法可以进一步包括在半导体衬底中执行缺陷俘获元素的注入的步骤。
【0013】本发明第二方面的一个特征是此角度在35-40°的范围内。
【0014】在半导体衬底中以提供浅结的掺杂剂注入，可以包括执行注入，以使注入的方向与所述半导体衬底的表面法线之间的角度在20-60°的范围内。
【0015】要意识到，上述的第二方面可以单独使用或者结合上述的第一方面使用。
【0016】根据本发明的第三方面，提供一种离子注入方法，其包括以下步骤：提供硅衬底；在半导体衬底中以第一注入能量执行第一预非晶化注入；在半导体衬底中以第二注入能量执行第二预非晶化注入；以及，在半导体衬底中执行掺杂剂的注入以提供浅结，其中第一注入能量大于第二注入能量。
【0017】替代地，根据第三方面的方法包括以下步骤：提供硅衬底；在半导体衬底中以第一注入剂量执行第一预非晶化注入；在半导体衬底中以第二注入剂量执行第二预非晶化注入；以及，在半导体衬底中执行掺杂剂的注入以提供浅结，其中第一注入剂量大于第二注入剂量。
【0018】而且，要意识到，第一预非晶化注入步骤的注入能量和注入剂量都可以大于第二预非晶化注入步骤的注入能量和注入剂量。
【0019】要意识到，上述的第三方面可以单独使用或者结合上述的第一方面和/或上述的第二方面或它们的组合。
附图说明
【0020】现在将仅通过示例，参考附图，对本发明的离子注入方法进行描述，其中：
【0021】图1是示意的横截面图，其显示了部分半导体衬底的不同层，以及在热处理前不同注入能量的碳俘获元素的位置；
【0022】图2显示了不同碳俘获元素能量的硼层SIMS(次级离子质谱)分布曲线；
【0023】图3显示了与不同的锗预非晶化能量对应的不同a/c界面的硼层SIMS分布曲线；
【0024】图4显示了不同碳俘获元素能量的硼层SIMS分布曲线；
【0025】图5是示意的横截面图，其显示了在热处理前、在与半导体衬底的表面法线成0°度的预非晶化注入之后，部分半导体衬底的的不同层；
【0026】图6是示意的横截面图，其显示了在热处理前、在与半导体衬底的表面法线成30°度的预非晶化注入之后，部分半导体衬底的的不同层；
【0027】图7是示意的横截面图，其显示了在热处理前、在与半导体衬底的表面法线成40°度的预非晶化注入之后，部分半导体衬底的不同层；
【0028】图8是透射电子显微镜(TEM)图，其显示了在与半导体衬底的表面法线成0°度的预非晶化注入以及接着进行退火工艺之后半导体衬底的横截面；
【0029】图9是TEM图，其显示了在与半导体衬底的表面法线成30°度的预非晶化注入以及接着进行退火工艺之后半导体衬底的横截面；
【0030】图10是TEM图，其显示了在与半导体衬底的表面法线成40°度的预非晶化注入以及接着进行退火工艺之后半导体衬底的横截面；和
【0031】图11显示了对于不同倾斜角度、不同退火温度的薄膜电阻图。
具体实施方式
【0032】现在将参考附图，对表明本发明优势的实验进行描述。
【0033】如解释的，本发明的第一方面是关于俘获元素(碳)和非晶化(锗)注入能量之间的比率，以通过共同注入例如锗(Ge)、碳(C)及硼(B)和使用尖峰(spike)退火来形成最浅、最突变结。上述PCT申请的作者描述了碳在非晶化深度内的位置，而没有讨论硼的瞬时增强扩散(TED)减少与该碳层在非晶层内的位置的相关性。
【0034】我们建议，注入碳并优化碳的位置，从而形成最浅、最突变结，并且有效地减少硼的TED。
【0035】我们发现，碳能量应该在锗能量的10-40％范围内，并且优选为25％，否则硼的减少不处于最优值。我们用两种不同的非晶层(300A和1100A)对此进行了实验验证。
【0036】图1显示了在退火前的部分半导体衬底45(在实验中使用硅衬底)，该部分衬底具有进行注入所通过的表面15，在硅衬底45中由预非晶化工艺形成的非晶硅区或层25，以及硅衬底45中的晶体硅区35。为了获得1100A深的非晶层，我们用80 keV(千电子伏)以1E15剂量注入锗。我们用1kev、10kev、37kev和60kev，以2E14、1E15、3E15、4E15y离子/平方厘米的剂量注入碳。碳俘获元素在硅衬底中的结果位置示于图1：位置10对应于剂量为2E14离子/平方厘米、1kev的碳注入能量，位置20对应于剂量为1E15离子/平方厘米、10kev的碳注入能量，位置30对应于剂量为3E15离子/平方厘米、37kev的碳注入能量，位置40对应于剂量为4E15离子/平方厘米、60kev的碳注入能量。
【0037】通过增加剂量和提高碳能量，我们维持一个恒定峰值的碳原子浓度：0.5at％(原子百分数)。
【0038】1kev，10kev，37kev和60kev的碳能量将碳分别定位在0.5 keV的硼参考点(Rp)，在硼和a/c界面之间，在a/c界面的右边(超出该区域将产生EOR缺陷)，和远离a/c界面的晶体硅中。
【0039】所有样品以0.5 keV、1E15离子/平方厘米注入硼，并以1050度尖峰退火。
【0040】用四种不同碳能量所获得的硼SIMS分布曲线示于图2。显然的是：
1-最优碳能量需要是10kev以有效地减少硼TED。
2-碳需要被定位在非晶层之内，而不在a/c界面或其以外的地方。3-碳不应当与硼重叠。
【0041】需要回答的问题是：如果10 kev的C是将碳定位在非晶层内的最优碳能量，则1100A是非晶层的最小深度吗？或者是否存在最小深度阈值？超过该阈值，10kev的碳能量将不足以减少硼TED。
【0042】为了回答这个问题，我们分别保持硼和碳能量不变至0.5keV和10kev，我们通过以5keV，10kev和40keV和80keV注入锗来改变非晶化深度。
【0043】相应结的硼SIMS分布曲线示于图3，图中还显示了注入10kev碳的位置以及对应于不同Ge能量的不同a/c界面。
【0044】显然，利用5和10kev的锗，最大的碳浓度(如注入峰值)将位于400A，这会超出由分别对应于100和180A的两个锗能量所生成的a/c界面。
【0045】利用40keV，或80keV的锗能量，获得基本相同的结，因此最小的锗能量为40keV，其对应于大约580A的非晶化深度。
【0046】该40keV的最小锗能量是碳能量的四倍。
【0047】为了验证最小锗能量和碳能量之间的能量比为4，我们将锗以20keV、1E15的剂量注入一组晶片中，并以0.5keV、1E15离子/平方厘米注入硼。碳以不同的能量：2keV，5keV，6keV，7keV，8keV和10kev进行注入。
【0048】从示于图4的硼SIMS分布曲线中，显然的是：
1-碳共同注入工艺对碳能量非常敏感，即通过将碳能量仅增加1kev，该结就发生变化。
2-当使用10kev的碳时，最大的碳浓度(如注入峰值)位于大约400A，这使其位于由20keV Ge(300A的非晶化深度)所产生的a/c界面之外。这解释了在8keV和10kev的碳之间出现的相反行为。3-最优的碳能量为5keV，这验证了在用80keV Ge预非晶化的先前实验中所见的碳和锗之间一比四的能量比率。
【0049】要明白，尽管本发明的第一方面已经在上文关于碳俘获元素，预非晶化锗注入，硅衬底和硼浅结进行了描述，但这只是便于解释，并不旨在进行限制。基于这里给出的说明书，本领域的技术人员会理解可以使用各种材料。例如，预非晶化注入工艺可以包括向半导体衬底注入以下半导体材料中的任何一种：锗，硅，锑，氟或类似物质。缺陷俘获元素可以是以下材料中的任何一种：碳，氮和氟或类似物质。掺杂剂可以是以下材料中的任何一种：硼，砷和磷或类似物质。半导体衬底可以是硅衬底，砷化镓衬底或类似衬底。
【0050】还要明白，注入步骤可以以任何特定顺序进行。
【0051】我们还设计了一种用倾斜来预非晶化例如锗，氙，氩，锑，铟，锶，砷(As或As2)注入的方法。使用倾斜注入的优势是EOR缺陷被消除或至少基本减少。这意味着该倾斜注入方法可以结合例如激光退火的非平衡退火工艺进行使用。
【0052】下文将对倾斜方法进行描述，它可以与上文描述的方法结合使用或单独使用。
【0053】根据本发明的离子注入的倾斜方法包括以下步骤：提供半导体衬底；在半导体衬底中以一注入方向执行预非晶化注入，该注入方向与所述半导体衬底的表面法线之间的角度在20-60°的范围内；以及，在半导体衬底中执行掺杂剂的注入以提供浅结。
【0054】也可以使用在半导体衬底中执行缺陷俘获元素的注入的步骤。
【0055】根据本发明第二方面的倾斜方法的特征可以包括执行预非晶化注入的步骤，其进一步包括以与注入角度有关的能量注入预非晶化材料。
【0056】现在参考图5-7，它们显示了退火前的半导体衬底100的一部分(在实验中使用硅衬底)，其具有进行注入所经过的表面102，在硅衬底100中由预非晶化工艺形成的非晶硅区或层104，以及硅衬底100中的晶体硅区106。非晶硅区104和晶体硅区106之间的a/c界面是由参考数字110表示的。EOR缺陷108在注入期间产生并聚集在a/c界面110下面的晶体硅区106。
【0057】图5显示了当以衬底100的表面法线方向即倾斜角θ＝0°进行预非晶化注入时，a/c界面110和EOR缺陷108的位置。
【0058】图6显示了当以与衬底100的表面法线成30°的注入方向即倾斜角θ＝30°进行预非晶化注入时，a/c界面110和EOR缺陷108的位置。
【0059】图7显示了当以与衬底100的表面法线成40°的注入方向即倾斜角θ＝40°进行预非晶化注入时，a/c界面110和EOR缺陷108的位置。
【0060】从图5-7中可以看出，增加倾斜角的效果是减少了衬底的表面102和a/c界面110之间的距离。这归因于简单的三角学。注入离子在注入方向上穿透一距离。当注入的方向与硅衬底的表面法线有一角度时(此角度＝倾斜角)，穿透的深度相比没有倾斜时减小了cosθ，这里θ是倾斜角。
【0061】此外，减少了EOR缺陷108和a/c界面110之间的距离。对同样的非晶化注入能量在无倾斜下注入时，a/c界面深度减小了，但EOR的a/c界面之下的深度也减小了。因为EOR缺陷更接近a/c界面，所以从统计学上讲，他们在随后诸如退火工艺的热处理期间更易于被再结晶到衬底的非晶层的再结晶体上。因此，当EOR缺陷外延地由于热处理再次生长时，它将溶解或被吸收到非晶层，得到质量良好的晶体材料，而EOR缺陷已被消除或至少基本上减少。例如，20 keV 1E15锗预非晶化注入产生离衬底表面30nm深度的a/c界面，并且EOR缺陷的位置会在离衬底的表面大约50-55nm处。
【0062】倾斜角可以在20-60°的范围内，并仍能提供上述优势。然而，倾斜角优选为35-40°。
【0063】注意，注入能量可以随着倾斜角(θ)的增大而提高(例如，增大cosθ)，以使非晶硅区106的整体厚度与倾斜角θ＝0°时一样(即，a/c界面110位置是相同的)。然而，在此情况下，EOR缺陷会接近a/c界面110(与没有倾斜注入时EOR缺陷的位置相比)的现象仍会发生，以致EOR缺陷接近a/c界面110，因此从统计学上更可能被a/c界面吸收。结果是EOR缺陷被消除或至少基本上减少。
【0064】图8-10显示了在分别以20，23，26 keV和1E15的剂量将锗注入到硅衬底，接着以1325℃分别为0°角注入倾斜、30°角注入倾斜和40°角注入倾斜进行激光退火之后，半导体衬底的横截面的TEM图。硅衬底的表面是由参考数字102表示的。EOR缺陷是由参考数字108表示的。在图10中可以看出，在倾斜角越大的情况下，EOR缺陷已基本消失。
【0065】倾斜注入，其中注入的方向与衬底的表面成一角度的，例如锗/氙预非晶化注入(PAI)使EOR缺陷接近严重破坏的或非结晶/结晶(a/c)界面的边缘。该EOR缺陷将被耦合到非晶层。通过消除或基本减少EOR缺陷，这可以减小与EOR缺陷的存在有关的结漏电，从而提高了器件性能。
【0066】将倾斜方法用于预非晶化注入的另一个优势是，当EOR缺陷的数目随着倾斜角度增大而减小时，减少了掺杂区的TED。这致使掺杂区的更佳激活，减少薄膜电阻(Rs)，其使得器件性能更好。这可以从图11中看出，图11显示了不同倾斜角和不同激光退火工艺温度下的不同薄膜电阻(Rs)。
【0067】以一倾斜角限定注入还可以导致减少离子的横向离散(基于三角学)，这减小了注入分布曲线的“宽度”并增加了分布曲线后缘的陡度。当使用倾斜角来注入结区时，这两种效果都有助于改善所成形的结。
【0068】退火工艺，诸如传统的快速热退火或者例如激光或闪退火(flash annealing)或其它方式的非平衡/无扩散退火，在短时间内使用高温，因此一般提供掺杂区域的不良激活，原因是没有足够的时间使EOR缺陷被吸收在再结晶体上。由于以一角度进行预非晶化注入的方法减少了EOR缺陷，所以此方法可以与传统的快速热退火或者诸如激光或闪退火或其它方式的非平衡/无扩散退火结合使用。这些退火工艺的优势是改善了器件激活，从而提高器件性能。
【0069】该方法还可以用作多于两种注入物(例如，预非晶化倾斜注入和掺杂区域倾斜注入和/或俘获元素倾斜注入)的共同注入方案的一部分，其中一个或多个注入可以以一倾斜角度进行。
【0070】文献中的报告指出，碳通过吸收间隙原子有助于消除EOR缺陷。通过优化预非晶化注入以及碳与硼的剂量和能量，调节硼在硅中的固溶度是可能的。通过结合最佳PAI/C/B注入和激光退火，在无显著扩散下获得很高的激活水平是可能的。
【0071】根据本发明第三方面的方法包括以下步骤：
提供硅衬底；
在半导体衬底中以第一注入能量执行第一预非晶化注入；
在半导体衬底中以第二注入能量执行第二预非晶化注入；和
在半导体衬底中执行掺杂剂的注入以提供浅结，其中第一注入能量大于第二注入能量。
【0072】要意识到，可能存在多于两个的预非晶化注入步骤，并且第一和第二预非晶化步骤可以以任意次序进行。
【0073】通过改变不同预非晶化步骤的注入能量，不同步骤的EOR缺陷位于晶体硅区中的不同位置。较低的能量注入步骤产生的EOR缺陷比较高能量的注入步骤(或几个步骤)更接近a/c界面。较低能量的EOR缺陷将较高能量的EOR缺陷连接到a/c界面。结果是，在最远的EOR缺陷(即，离a/c界面最远的那些EOR缺陷)和a/c界面之间提供EOR缺陷路径，这易于在诸如退火的热处理时由a/c界面吸收EOR缺陷。如上述讨论，这致使消除或基本减少EOR缺陷。消除或减少EOR缺陷的优势在上文已进行了描述。
【0074】对第一和第二注入的能量值进行设置，以致它们的结合大致等于一个典型的预非晶化注入步骤的能量。换言之，典型的预非晶化注入步骤根据第三方面被一分为二成第一和第二注入步骤。例如，对于一个具有能量E1和剂量D的典型预非晶化步骤，第一预非晶化注入步骤是第一能量为E1，剂量在0.5D-1D的范围内，第二注入步骤是第二能量为E2，其中E2在0.7E1-0.95E1的范围内，并且剂量在0.3D-0.5D的范围内。因此，第一和第二剂量的总和可能是D的100-150％。
【0075】作为一个实例，第一预非晶化注入步骤包括以18 keV 7E14的剂量注入锗，而第二预非晶化注入步骤包括以16 keV 5E14的剂量注入锗。
【0076】本发明的第三方面可以单独使用，或与根据上述第一方面的方法一起使用和/或与根据上述第二方面的方法一起使用或者它们任意结合使用。
【0077】要意识到，代替具有不同注入能量的不同预非晶化注入步骤，本发明的第三方面可以具有不同注入剂量的不同预非晶化注入步骤。对EOR缺陷位置的影响与不同注入能量的影响相同：EOR缺陷路径形成于最远的EOR缺陷和a/c界面之间。
【0078】对第一和第二注入剂量值进行设置，以使其结合基本等于一个典型的预非晶化注入步骤的剂量。换言之，根据第三方面，典型的预非晶化注入步骤被一分为二成第一和第二注入步骤。例如，对于一个具有剂量D的典型预非晶化步骤，第一注入剂量是在D的50-100％范围内，第二注入步骤是D的30-50％。因此，第一和第二剂量的总和会是D的100-150％。
权利要求书(按照条约第19条的修改)
1.一种离子注入方法，包括以下步骤：
a)提供半导体衬底；
b)在所述半导体衬底中以第一注入能量执行预非晶化注入；
c)在所述半导体衬底中以第二注入能量执行缺陷俘获元素的注入；和
d)在所述半导体衬底中执行掺杂剂的注入以提供浅结，其中所述第二注入能量和所述第一注入能量的比率在10-40％的范围内。
2.根据权利要求1所述的方法，其中所述比率大致为25％。
3.根据权利要求1或权利要求2所述的方法，其中执行预非晶化注入步骤包括将以下半导体材料中的任何一种注入到所述半导体衬底：锗，硅，氟，锑。
4.根据前面任一项权利要求所述的方法，其中所述缺陷俘获元素是以下材料中的任何一种：碳，氮和氟。
5.根据前面任一项权利要求所述的方法，其中执行预非晶化注入步骤包括将锗注入到所述半导体衬底，其中所述缺陷俘获元素是碳，且其中所述第二注入能量和所述第一注入能量的比率大致为25％。
6.根据前面任一项权利要求所述的方法，其中步骤b)，c)和d)是以任意顺序执行的。
7.根据前面任一项权利要求所述的方法，其中所述掺杂剂是以下材料中的任何一种：硼，砷和磷。
8.根据前面任一项权利要求所述的方法，其中执行预非晶化注入步骤包括执行注入，以致注入方向与所述半导体衬底的表面法线之间的角度在20-60°范围内。
9.根据权利要求8所述的方法，其中步骤d)包括执行注入，以致注入方向与所述半导体衬底的表面的法线之间的角度在20-60°范围内。
10.一种离子注入方法，包括以下步骤：
a)提供硅衬底；
b)在所述硅衬底中以第一注入能量执行锗的预非晶化注入；
c)在所述硅衬底中以第二注入能量执行包含碳的缺陷俘获元素的注入；和
d)在所述硅衬底中执行硼掺杂剂的注入以提供浅结，其中所述第二注入能量和所述第一注入能量的比率大致为25％。
11.一种离子注入方法，包括以下步骤：
a)提供半导体衬底；
b)在所述半导体衬底中以一注入方向执行预非晶化注入，该注入方向与所述半导体衬底的表面法线之间的角度在20-60°范围内；和
c)在所述半导体衬底中执行掺杂剂的注入以提供浅结。
12.根据权利要求11所述的方法，其中所述角度在35-40°范围内。
13.根据权利要求11或权利要求12所述的方法，其中执行预非晶化注入的步骤进一步包括以一注入能量注入预非晶材料，该注入能量取决于注入角度。
14.根据权利要求11-13中任一项所述的方法，其中步骤c)包括执行注入，以致注入方向与所述半导体衬底的表面法线之间的角度在20-60°范围内。
15.根据权利要求11-14中任一项所述的方法，进一步包括：
d)在所述半导体衬底中执行缺陷俘获元素的注入。
16.根据权利要求15所述的方法，其中步骤b)包括在所述半导体衬底中以第一注入能量执行预非晶化注入，其中步骤d)包括在所述半导体衬底中以第二注入能量执行缺陷俘获元素的注入，且其中所述第一注入能量和所述第二注入能量的比率在10-40％的范围内。
17.根据权利要求16所述的方法，其中所述比率大致为25％。
18.根据权利要求11-17中的任一项所述的方法，其中执行预非晶化注入步骤包括将以下半导体材料中的任何一种注入到所述半导体衬底：锗，硅，氟。
19.根据权利要求15-17中的任一项所述的方法，其中所述缺陷俘获元素是以下材料中的任何一种：碳，氮和氟。
20.根据权利要求16或权利要求17所述的方法，其中执行非晶化注入步骤包括将锗注入到所述半导体衬底，其中所述缺陷俘获元素是碳，且其中所述第一注入能量和所述第二注入能量的比率大致为25％。
21.根据权利要求15-17中的任一项所述的方法，其中步骤b)，c)和d)是以任意顺序执行的。
22.根据权利要求11-21中的任一项所述的方法，其中所述掺杂剂是以下所述材料中的任何一种：硼，砷和磷。
23.根据权利要求11-22中的任一项所述的方法，进一步包括执行退火工艺的步骤。
24.根据权利要求23所述的方法，其中所述退火工艺包括快速热退火和非平衡退火中的一种。
25.一种离子注入方法，包括以下步骤：
a)提供硅衬底；
b)在所述硅衬底中以一注入方向执行锗的预非晶化注入，该注入方向与所述硅衬底的表面法线之间的角度在20-60°的范围内；和
d)在所述硅衬底中执行硼掺杂剂的注入以提供浅结。
26.一种离子注入方法，包括以下步骤：
提供硅衬底；
在所述半导体衬底中以第一注入能量执行第一预非晶化注入；
在所述半导体衬底中以第二注入能量执行第二预非晶化注入；和
在所述半导体衬底中执行掺杂剂的注入以提供浅结，其中所述第一注入能量大于所述第二注入能量。
27.一种离子注入方法，包括以下步骤：
提供硅衬底；
在所述半导体衬底中以第一注入剂量执行第一预非晶化注入；
在所述半导体衬底中以第二注入剂量执行第二预非晶化注入；和
在所述半导体衬底中执行掺杂剂的注入以提供浅结，其中所述第一注入剂量大于所述第二注入剂量。

Claims (27)

1.一种离子注入方法，包括以下步骤：
a)提供半导体衬底；
b)在所述半导体衬底中以第一注入能量执行预非晶化注入；
c)在所述半导体衬底中以第二注入能量执行缺陷俘获元素的注入；和
d)在所述半导体衬底中执行掺杂剂的注入以提供浅结，其中所述第一注入能量和所述第二注入能量的比率在10-40％的范围内。
2.根据权利要求1所述的方法，其中所述比率大致为25％。
3.根据权利要求1或权利要求2所述的方法，其中执行预非晶化注入步骤包括将以下半导体材料中的任何一种注入到所述半导体衬底：锗，硅，氟，锑。
4.根据前面任何一项权利要求所述的方法，其中所述缺陷俘获元素是以下材料中的任何一种：碳，氮和氟。
5.根据前面任何一项权利要求所述的方法，其中执行预非晶化注入步骤包括将锗注入到所述半导体衬底，其中所述缺陷俘获元素是碳，且其中所述第一注入能量和所述第二注入能量的比率大致为25％。
6.根据前面任何一项权利要求所述的方法，其中步骤b)，c)和d)是以任意顺序执行的。
7.根据前面任何一项权利要求所述的方法，其中所述掺杂剂是以下材料中的任何一种：硼，砷和磷。
8.根据前面任何一项权利要求所述的方法，其中执行预非晶化注入步骤包括执行注入，以致注入方向与所述半导体衬底的表面法线之间的角度在20-60°范围内。
9.根据权利要求8所述的方法，其中步骤d)包括执行注入，以致注入方向与所述半导体衬底的表面的法线之间的角度在20-60°范围内。
10.一种离子注入方法，包括以下步骤：
a)提供硅衬底；
b)在所述硅衬底中以第一注入能量执行锗的预非晶化注入；
c)在所述硅衬底中以第二注入能量执行包含碳的缺陷俘获元素的注入；和
d)在所述硅衬底中执行硼掺杂剂的注入以提供浅结，其中所述第一注入能量和所述第二注入能量的比率大致为25％。
11.一种离子注入方法，包括以下步骤：
a)提供半导体衬底；
b)在所述半导体衬底中以一注入方向执行预非晶化注入，该注入方向与所述半导体衬底的表面法线之间的角度在20-60°范围内；和
c)在所述半导体衬底中执行掺杂剂的注入以提供浅结。
12.根据权利要求11所述的方法，其中所述角度在35-40°范围内。
13.根据权利要求11或权利要求12所述的方法，其中执行预非晶化注入的步骤进一步包括以一注入能量注入预非晶材料，该注入能量取决于注入角度。
14.根据权利要求11-13中任一项所述的方法，其中步骤c)包括执行注入，以致注入方向与所述半导体衬底的表面法线之间的角度在20-60°范围内。
15.根据权利要求11-14中任一项所述的方法，进一步包括：
d)在所述半导体衬底中执行缺陷俘获元素的注入。
16.根据权利要求15所述的方法，其中步骤b)包括在所述半导体衬底中以第一注入能量执行预非晶化注入，其中步骤d)包括在所述半导体衬底中以第二注入能量执行缺陷俘获元素的注入，且其中所述第一注入能量和所述第二注入能量的比率在10-40％的范围内。
17.根据权利要求16所述的方法，其中所述比率大致为25％。
18.根据权利要求11-17中的任一项所述的方法，其中执行预非晶化注入步骤包括将以下半导体材料中的任何一种注入到所述半导体衬底：锗，硅，氟。
19.根据权利要求15-17中的任何一项所述的方法，其中所述缺陷俘获元素是以下材料中的任何一种：碳，氮和氟。
20.根据权利要求16或权利要求17所述的方法，其中执行非晶化注入步骤包括将锗注入到所述半导体衬底，其中所述缺陷俘获元素是碳，且其中所述第一注入能量和所述第二注入能量的比率大致为25％。
21.根据权利要求15-17中的任何一项所述的方法，其中步骤b)，c)和d)是以任意顺序执行的。
22.根据权利要求11-21中的任一项所述的方法，其中所述掺杂剂是以下所述材料中的任何一种：硼，砷和磷。
23.根据权利要求11-22中的任一项所述的方法，进一步包括执行退火工艺的步骤。
24.根据权利要求23所述的方法，其中所述退火工艺包括快速热退火和非平衡退火中的一种。
25.一种离子注入方法，包括以下步骤：
a)提供硅衬底；
b)在所述硅衬底中以一注入方向执行锗的预非晶化注入，该注入方向与所述硅衬底的表面法线之间的角度在20-60°的范围内；和
d)在所述硅衬底中执行硼掺杂剂的注入以提供浅结。
26.一种离子注入方法，包括以下步骤：
提供硅衬底；
在所述半导体衬底中以第一注入能量执行第一预非晶化注入；
在所述半导体衬底中以第二注入能量执行第二预非晶化注入；和
在所述半导体衬底中执行掺杂剂的注入以提供浅结，其中所述第一注入能量大于所述第二注入能量。
27.一种离子注入方法，包括以下步骤：
提供硅衬底；
在所述半导体衬底中以第一注入剂量执行第一预非晶化注入；
在所述半导体衬底中以第二注入剂量执行第二预非晶化注入；和
在所述半导体衬底中执行掺杂剂的注入以提供浅结，其中所述第一注入剂量大于所述第二注入剂量。
CNB2005800435820A 2004-12-17 2005-12-17 减小瞬态增强扩散的离子注入方法 Active CN100539028C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63665504P 2004-12-17 2004-12-17
US60/636,655 2004-12-17

Publications (2)

Publication Number Publication Date
CN101103443A true CN101103443A (zh) 2008-01-09
CN100539028C CN100539028C (zh) 2009-09-09

Family

ID=35736382

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800435820A Active CN100539028C (zh) 2004-12-17 2005-12-17 减小瞬态增强扩散的离子注入方法

Country Status (7)

Country Link
US (1) US7482255B2 (zh)
JP (1) JP2008524840A (zh)
KR (1) KR101194527B1 (zh)
CN (1) CN100539028C (zh)
GB (1) GB2422246A (zh)
TW (1) TWI384537B (zh)
WO (1) WO2006064282A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487009A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法
CN102737995A (zh) * 2011-04-01 2012-10-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101989550B (zh) * 2009-08-06 2013-01-02 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN102938375A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 一种场效应晶体管及形成方法
CN103996601A (zh) * 2014-06-05 2014-08-20 厦门大学 一种锗n+/p浅结的制备方法
CN105762116A (zh) * 2014-12-16 2016-07-13 中芯国际集成电路制造(上海)有限公司 硅衬底、其制作方法及包括其的ipd器件
CN109698198A (zh) * 2017-10-23 2019-04-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795101B2 (en) * 2006-04-03 2010-09-14 United Microelectronics Corp. Method of forming a MOS transistor
WO2008016851A1 (en) * 2006-07-28 2008-02-07 Applied Materials, Inc. Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions
JP2008091876A (ja) * 2006-08-04 2008-04-17 Interuniv Micro Electronica Centrum Vzw 半導体装置の接合形成方法およびそれにより作製された半導体装置
US7582547B2 (en) * 2006-08-04 2009-09-01 Interuniversitair Microelektronica Centrum Vzw (Imec) Method for junction formation in a semiconductor device and the semiconductor device made thereof
EP1884985A1 (en) * 2006-08-04 2008-02-06 Interuniversitair Microelektronica Centrum Method for junction formation in a semiconductor device and the semiconductor device thereof
US7572716B2 (en) * 2007-04-25 2009-08-11 Texas Instruments Incorporated Semiconductor doping with improved activation
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
US20100084583A1 (en) * 2008-10-06 2010-04-08 Hatem Christopher R Reduced implant voltage during ion implantation
US8178430B2 (en) * 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
CN102379005B (zh) 2009-04-13 2016-08-24 应用材料公司 用离子和中性束注入改变膜的磁性
US8269931B2 (en) 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
CN102386097B (zh) * 2010-09-01 2013-08-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
US8946864B2 (en) 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates
CN104201126B (zh) * 2014-08-15 2017-12-22 上海华力微电子有限公司 末端射程损伤的检测以及修复方法
KR102497125B1 (ko) 2015-12-22 2023-02-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03131020A (ja) * 1989-10-16 1991-06-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2924016B2 (ja) * 1989-11-16 1999-07-26 ソニー株式会社 Ｍｉｓ型半導体装置の製法
JPH04715A (ja) * 1990-04-17 1992-01-06 Fujitsu Ltd 半導体装置の製造方法
JPH0689870A (ja) * 1991-01-10 1994-03-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2997791B2 (ja) * 1991-03-15 2000-01-11 沖電気工業株式会社 半導体素子の製造方法
JPH0661168A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd イオン注入方法および電極形成方法
JPH06267974A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 半導体素子の製造方法
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US6074937A (en) 1997-12-18 2000-06-13 Advanced Micro Devices, Inc. End-of-range damage suppression for ultra-shallow junction formation
US6372585B1 (en) 1998-09-25 2002-04-16 Texas Instruments Incorporated Semiconductor device method
US6225176B1 (en) * 1999-02-22 2001-05-01 Advanced Micro Devices, Inc. Step drain and source junction formation
US6432798B1 (en) 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
ITTO20011129A1 (it) 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
US20040102013A1 (en) 2002-11-27 2004-05-27 Jack Hwang Codoping of source drains using carbon or fluorine ion implants to improve polysilicon depletion
US6808997B2 (en) 2003-03-21 2004-10-26 Texas Instruments Incorporated Complementary junction-narrowing implants for ultra-shallow junctions
US6936505B2 (en) * 2003-05-20 2005-08-30 Intel Corporation Method of forming a shallow junction
JP2005057013A (ja) * 2003-08-01 2005-03-03 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005347731A (ja) * 2004-05-07 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7169675B2 (en) 2004-07-07 2007-01-30 Chartered Semiconductor Manufacturing, Ltd Material architecture for the fabrication of low temperature transistor
JP2006093658A (ja) * 2004-08-25 2006-04-06 Toshiba Corp 半導体装置及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989550B (zh) * 2009-08-06 2013-01-02 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制造方法
CN102487009A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法
CN102487009B (zh) * 2010-12-02 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法
CN102737995A (zh) * 2011-04-01 2012-10-17 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102938375A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 一种场效应晶体管及形成方法
CN102938375B (zh) * 2011-08-15 2015-04-01 中芯国际集成电路制造(上海)有限公司 一种场效应晶体管及形成方法
CN103996601A (zh) * 2014-06-05 2014-08-20 厦门大学 一种锗n+/p浅结的制备方法
CN105762116A (zh) * 2014-12-16 2016-07-13 中芯国际集成电路制造(上海)有限公司 硅衬底、其制作方法及包括其的ipd器件
CN105762116B (zh) * 2014-12-16 2018-09-18 中芯国际集成电路制造(上海)有限公司 硅衬底、其制作方法及包括其的ipd器件
CN109698198A (zh) * 2017-10-23 2019-04-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
WO2006064282A8 (en) 2010-02-25
KR20070093103A (ko) 2007-09-17
WO2006064282A2 (en) 2006-06-22
CN100539028C (zh) 2009-09-09
WO2006064282A3 (en) 2006-09-21
WO2006064282B1 (en) 2006-11-09
US20060160338A1 (en) 2006-07-20
TW200641978A (en) 2006-12-01
JP2008524840A (ja) 2008-07-10
TWI384537B (zh) 2013-02-01
KR101194527B1 (ko) 2012-10-24
US7482255B2 (en) 2009-01-27
GB0525780D0 (en) 2006-01-25
GB2422246A (en) 2006-07-19

Similar Documents

Publication Publication Date Title
CN100539028C (zh) 减小瞬态增强扩散的离子注入方法
JP2008524840A5 (zh)
CN100403493C (zh) 超浅半导体结的制作
JP4139907B2 (ja) イオン注入方法、集積回路製造プロセス、および集積回路ｍｏｓ製造プロセス
KR100498657B1 (ko) 반도체 웨이퍼상에서 샐로우 접합을 형성하는 방법
US7887634B2 (en) Method of producing a semiconductor element and semiconductor element
JP4275753B2 (ja) イオン注入法
US7972947B2 (en) Method for fabricating a semiconductor element, and semiconductor element
Shao et al. Retardation of boron diffusion in silicon by defect engineering
CN103594516B (zh) 半导体器件以及制作该半导体器件的方法
JP7058337B2 (ja) Ａｌ／Ｂｅ共注入により炭化ケイ素をｐ型ドーピングする方法
Krüger et al. Diffusion and segregation of shallow As and Sb junctions in silicon
KR100865556B1 (ko) 반도체소자의 제조방법
US7888224B2 (en) Method for forming a shallow junction region using defect engineering and laser annealing
US20040043572A1 (en) Semiconductor device manufacturing method
US6274466B1 (en) Method of fabricating a semiconductor device
KR100505859B1 (ko) 도펀트확산을가로막도록생성된격자간변화도를이용한접합깊이및채널길이의제어
CN116190384A (zh) 半导体器件及其制造方法
Surdeanu et al. Laser Annealing for Ultra Shallow Junction Formation in Advanced CMOS
CN101097870A (zh) 半导体装置制造方法
CN101770950A (zh) 轻掺杂漏极的形成方法
DE102021127927A1 (de) Verfahren zum herstellen einer halbleitervorrichtung einschliesslich einer ionenimplantation und halbleitervorrichtung
CN101567319A (zh) 晶体管的制造方法
CN101681819A (zh) 用于俘获半导体衬底内的注入损伤的方法
Satta et al. Dopants for N and P junctions in Germanium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant