CN101681819A - 用于俘获半导体衬底内的注入损伤的方法 - Google Patents

用于俘获半导体衬底内的注入损伤的方法 Download PDF

Info

Publication number
CN101681819A
CN101681819A CN200880014157A CN200880014157A CN101681819A CN 101681819 A CN101681819 A CN 101681819A CN 200880014157 A CN200880014157 A CN 200880014157A CN 200880014157 A CN200880014157 A CN 200880014157A CN 101681819 A CN101681819 A CN 101681819A
Authority
CN
China
Prior art keywords
atom
capturing
lattice
interstitial
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880014157A
Other languages
English (en)
Inventor
V·莫罗兹
D·普拉玛尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN101681819A publication Critical patent/CN101681819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种用于使在晶格中的掺杂剂注入期间在晶格的注入区域中产生的缺陷的影响最小化的方法。所述方法开始于注入俘获原子的俘获层的步骤，俘获原子的尺寸小于晶格单元原子的尺寸。在注入之后，对该晶格退火一定的时间，该时间足以使间隙缺陷原子从缺陷区域逸出。以此方式，在俘获原子和选出的间隙原子之间形成能量稳定对。

Description

用于俘获半导体衬底内的注入损伤的方法
技术领域
本发明涉及半导体制造领域。更具体地，涉及场效应晶体管(FET)的制造，包括通过掺杂剂注入来实现选择导电性的半导体材料的形成。
背景技术
金属氧化物半导体(MOS)FET的制造需要在通常为纯硅(Si)的衬底中形成源极区域和漏极区域。Si以生长为单晶的晶片形式提供。通过对N型区域添加施主型掺杂剂诸如砷，对P型区域添加受主型掺杂剂诸如硼，Si晶格的带区被转换成N型或P型导电性区域。这些掺杂剂通常通过离子碰撞而引入，在离子碰撞中离子化的掺杂剂原子在晶格处被激励并发射，穿透晶体结构至一定的深度，该深度很大程度上取决于碰撞能量和离子质量。
可以立刻得出的是，这种碰撞引起晶体损伤，其中晶格原子被击出晶格位置之外，而同时一定数量的新引入的原子也将静止在晶格位置以外的位置中。这种偏离位置(out-of-position)的现象被称作缺陷。空的晶格位置被称作空位缺陷，而位于非晶格位置的原子被称作间隙缺陷。在本领域中通常采用的恢复方法包括对晶体进行退火，向晶格施加热量以适当地激励原子，使它们自己回到晶格结构中，这提供了具有最低总能级的布局。
发明内容
所要保护的本发明的一个方面是一种用于使在晶格中的掺杂剂注入期间在晶格的注入区域中产生的缺陷的影响最小化的方法。该方法开始于注入俘获原子的俘获层的步骤，该俘获原子的尺寸小于晶格单元原子的尺寸。在注入之后，对晶格退火一定的时间，该时间足以使间隙缺陷原子从缺陷区域选出。以此方式，在俘获原子和逸出的间隙原子之间形成能量稳定对。
附图说明
图1示出了现有技术的包括由掺杂剂注入所引起的损伤的FET晶体管。
图2描绘了在现有技术中实施的掺杂剂注入之后对硅衬底退火3秒、10秒、30秒和60秒时段的影响。
图3a和3b示出了在注入步骤期间产生的缺陷以及退火的影响。
图4a和4b示出了所要保护的本发明对在注入期间产生的缺陷的影响。
具体实施方式
结合附图进行以下的详细描述。描述优选实施例来说明本发明，而不是限制本发明的范围，本发明的范围由权利要求限定。本领域普通技术人员基于以下的描述将认识到各种等同变型。
在图1中可见本公开内容所要解决的问题，图1示出了在经过离子注入后的典型MOSFET 100。该晶体管形成在硅衬底101上，且包括源极102、漏极104和栅极106。与每个电极邻近的耗尽层108在本领域中是公知的。
示出了这种器件的主要泄漏模式。这些泄漏路径是设计者主要关注的，因为考虑到数百万个晶体管的阵列，它们会造成明显的功耗。泄漏模式包括跨过耗尽层的结泄漏、跨过栅极电介质从沟道到栅电极的栅极泄漏以及漏极感应势垒降低(DIBL)，正如DIBL的名称所暗示的，DIBL造成沟道的漏极端附近的耗尽层加宽以及源极到沟道的势垒降低。
离子注入的副作用可见于分散在整个衬底中的缺陷110。在图上注意到一个重要的区别：位于耗尽层以外的缺陷对晶体管性能或泄漏方面没有不利影响。出现在导电路径上的缺陷，当在衬底中隔离、从耗尽层中去除时是完全不会产生不利影响的，但当在耗尽层中时，缺陷提供低电阻桥接，实际地造成跨过耗尽层的短路。不同的泄漏机制导致缺陷在带隙内引入能级的趋势，显著地增加了电子空穴对的生成，进一步促进了跨过结的电流流动。
通常通过退火，使晶片暴露于持续的加热中一定的时间段，来应对缺陷，该时间段足以使原子迁移到导致(在这种情况下针对给定结构可以实现的)最低能态的位置。图2描绘了在离子注入之后的典型衬底，示出了在四种时间(3秒、10秒、30秒和60秒)的缺陷水平。该图的左上部分(描绘了注入后进行3秒的退火的情况)显示了通常在对应于掺杂剂原子的注入深度的深度处的大量缺陷。由于在注入后退火期间无定形硅的外延再结晶，一层纯的硅层形成在缺陷之上。热量足以激励位于晶格位置以外的原子，使得它们迁移到晶格位置，或者迁移到该层的表面，或者它们和其它缺陷接合。这些结果中的每个结果都会产生比单个缺陷的能态更低的能态。从图的右上部分(示出了进行10秒的退火之后的情况)可以看出这些影响。如所见，缺陷的总数减少，且一些缺陷的尺寸增长。在进行30秒的退火后，如图的左下部分所示，缺陷的数目明显减少，只留有几个大缺陷和少量小缺陷。最后，在进行60秒的退火后，只有非常少量的缺陷留下，且在进行30秒的退火的情况下出现的大缺陷的尺寸也减小了。然而，应理解到，如图1所示，即使留有很少的缺陷，但如果它们位于耗尽带区内，也会造成严重的问题，因为这样的缺陷会造成短路而不仅仅是少量的泄漏电流。
直到现在，本领域中仍然根据图3a和3b所示的机制来处理缺陷。如图3a中所示，注入工艺产生了其中缺陷110占主要地位的损伤区域，大部分没有受损的衬底101位于该层以下。无定形硅(a-Si)103的带区位于损伤带区和硅表面105之间。a-Si是注入的又一副作用，因为经过晶格的高能原子很大程度上破坏了晶格结构。利用退火，间隙缺陷往往迁移到表面，如图所示，而a-Si本身又再构成晶格结构，包括在表面105处形成新晶格位置的、被注入代替的间隙Si原子。如图3a所示，退火的结果很大程度上消除了缺陷并恢复了晶格结构，但是仍然存在的缺陷往往变为比在注入后立即出现的各个空位和间隙缺陷更大。如上所述，各个缺陷聚合而形成线缺陷、面缺陷和间隙环。
在假定从缺陷110的层到表面105的距离大于耗尽层的深度的情况下，图3a和3b的机制可以理想地工作。现代的深亚微米半导体设计在这一假定上产生问题，很有可能造成缺陷将留在耗尽层中而引起图1所示的问题。注意，在图3b中，例如所示出的线缺陷在表面105附近。这种缺陷在形成晶体管时将最容易产生问题。
在图4a和4b中示出了一种解决方案，如图所示，在掺杂剂注入之后通过注入添加俘获层103，其中注入能量被调整为产生在略小于掺杂剂深度的深度处的注入。为俘获层的注入所选择的原子应小于构成晶格的原子，使得俘获层在晶格中整体上产生张应力。然后，当来自缺陷110的间隙原子穿透俘获层时，由间隙原子所产生的应力和由相邻俘获原子所产生的应力的组合比只有俘获原子或只有间隙原子时存在的应力小。由于间隙原子需要能量消耗才能向表面移动或移回到缺陷区域，俘获层因而成为对于间隙原子能量上有利的位置。俘获层有效地保持间隙原子，阻止它们向衬底表面移动。
图4b示出了退火后的结果，其中多个大缺陷保持在衬底内较深的位置，但是大量小的和单个的缺陷被俘获在俘获层中。在俘获层和衬底表面之间的区域中没有任何的缺陷，且这种结果允许设计者将俘获层在衬底中设置地足够深，以确保没有缺陷存在于耗尽层中，而与半导体光刻的特征尺寸可能变得多小无关。
注意，用于选择注入在俘获层中的原子的主要标准是原子的尺寸。俘获层注入必须在晶格上施加张应力，以便实现俘获功能。由此，在硅晶格中，在元素周期表中出现在硅之前的原子将是可以的。然而，在设计中也会考虑其它的一些因素。一个因素是俘获原子与掺杂剂原子的结合稳定性。在一个实施例中，采用高剂量的砷原子来形成nMOSFET，并采用锗预先无定形注入(PAI)来形成pMOSFET。在这种情况下，已经发现，碳、氮和氟作为俘获层原子都可以提供良好结果。要考虑的另一点是俘获原子在晶格结构中的稳定性。例如，钠作为俘获原子似乎可以提供良好的特性，但是事实上，它承载电荷，使得它在室温下在晶格中移动，所以不是一个好的选择。后一点带来对俘获注入剂进一步的要求，即俘获注入剂必须与俘获的间隙原子形成电中性对。
进一步的考虑是俘获层的位置。已经发现，俘获层应紧邻于要影响的注入损伤区域来定位。因此，设计者应结合光刻特征尺寸和耗尽层来考虑该事实。
尽管参照优选实施例和上述的详细例子公开了本发明，但是应理解到，这些例子只是说明性的，而不是构成限制。应预想到的是，本领域技术人员将容易想到许多修改和组合，这些修改和组合将落入本发明的精神实质和所附权利要求书的范围内。
权利要求书(按照条约第19条的修改)
1.一种用于使在晶格中的掺杂剂注入期间在晶格的注入区域中产生的缺陷的影响最小化的方法，包括以下步骤：
注入俘获原子的俘获层，所述俘获原子被选择成有利于与晶格单元原子形成能量稳定对；
对所述晶格退火一定的时间，该时间足以使间隙缺陷原子从注入引起的缺陷区域中逸出；
由此在俘获原子和逸出的间隙原子之间形成能量稳定对。
2.如权利要求1的方法，其中所述俘获原子是电中性的。
3.如权利要求1的方法，其中由俘获原子和逸出的间隙原子形成的对是电中性的。
4.如权利要求1的方法，其中所述晶格单元原子是硅，且所述俘获原子选自包括碳、氮和氟的组。
5.如权利要求1的方法，其中所述俘获原子小于硅原子。
6.如权利要求1的方法，其中所述退火步骤产生无定形硅的外延再结晶，且所述俘获原子被注入在如下位置，该位置被选择为位于所述晶格的表面和所述退火步骤后留下注入损伤的预期位置之间的位置。
7.一种用于制造形成在晶格衬底上的半导体的方法，所述晶格衬底具有N型区域和P型区域，沟道在所述N型区域和P型区域之间，栅极位于所述沟道之上，且耗尽层邻近于每个区域，其中使在晶格的掺杂剂注入期间在晶格的注入区域中产生的缺陷的影响最小化，所述方法包括以下步骤：
注入俘获原子的俘获层，所述俘获原子被选择成有利于与晶格单元原子形成能量稳定对；
对所述晶格退火一定的时间，该时间足以使间隙缺陷原子从注入引起的缺陷区域中逸出；
由此在俘获原子和逸出的间隙原子之间形成能量稳定对。
8.如权利要求7的方法，其中所述俘获原子是电中性的。
9.如权利要求7的方法，其中由俘获原子和逸出的间隙原子形成的对是电中性的。
10.如权利要求7的方法，其中所述晶格单元原子是硅，且所述俘获原子选自包括碳、氮和氟的组。
11.如权利要求7的方法，其中所述俘获原子小于硅原子。
12.如权利要求7的方法，其中所述退火步骤产生无定形硅的外延再结晶，且所述俘获原子被注入在如下位置，该位置被选择为位于所述晶格的表面和所述退火步骤后留下注入损伤的预期位置之间的位置。
13.如权利要求7的方法，其中所述退火步骤产生无定形硅的外延再结晶，且所述俘获原子被注入在如下位置，该位置被选择为位于所述耗尽层和所述退火步骤后留下注入损伤的预期位置之间的位置。
14.如权利要求7的方法，其中将所述俘获原子引入到至少部分地与所述耗尽区重叠的位置中，且其中所述对没有将eep能级引入到带隙中。
15.一种形成在晶体衬底上的半导体，所述晶体衬底具有N型区域和P型区域，其中沟道在所述N型区域和P型区域之间，且栅极位于所述沟道之上，并且其中耗尽层邻近于每个区域，包括俘获原子的俘获层，所述俘获原子的尺寸小于晶格单元原子的尺寸，所述俘获层位于所述耗尽层以外，并且所述俘获层包括俘获原子和间隙缺陷原子的能量稳定对，所述缺陷原子已从在掺杂剂注入工艺期间被掺杂剂的注入损伤的衬底的区域中选出。
16.如权利要求15的半导体，其中所述俘获原子是电中性的。
17.如权利要求15的半导体，其中通过俘获原子和逸出的间隙原子形成的对是电中性的。
18.如权利要求15的半导体，其中所述晶格单元原子是硅，且所述俘获原子选自包括碳、氮和氟的组。

Claims (18)

1.一种用于使在晶格中的掺杂剂注入期间在晶格的注入区域中产生的缺陷的影响最小化的方法，包括以下步骤：
注入俘获原子的俘获层，所述俘获原子被选择成有利于与晶格单元原子形成能量稳定对；
对所述晶格退火一定的时间，该时间足以使间隙缺陷原子从注入引起的缺陷区域中逸出；
由此在俘获原子和逸出的间隙原子之间形成能量稳定对。
2.如权利要求1的方法，其中所述俘获原子是电中性的。
3.如权利要求1的方法，其中由俘获原子和逸出的间隙原子形成的对是电中性的。
4.如权利要求1的方法，其中所述晶格单元原子是硅，且所述俘获原子选自包括碳、氮和氟的组。
5.如权利要求1的方法，其中所述俘获原子小于硅原子。
6.如权利要求1的方法，其中所述退火步骤产生无定形硅的外延再结晶，且所述俘获原子被注入在如下位置，该位置被选择为位于所述晶格的表面和所述退火步骤后留下注入损伤的预期位置之间的位置。
7.一种用于制造形成在晶格衬底上的半导体的方法，所述晶格衬底具有N型区域和P型区域，沟道在所述N型区域和P型区域之间，栅极位于所述沟道之上，且耗尽层邻近于每个区域，其中使在晶格的掺杂剂注入期间在晶格的注入区域中产生的缺陷的影响最小化，所述方法包括以下步骤：
注入俘获原子的俘获层，所述俘获原子被选择成有利于与晶格单元原子形成能量稳定对；
对所述晶格退火一定的时间，该时间足以使间隙缺陷原子从注入引起的缺陷区域中逸出；
由此在俘获原子和逸出的间隙原子之间形成能量稳定对。
8.如权利要求1的方法，其中所述俘获原子是电中性的。
9.如权利要求1的方法，其中由俘获原子和逸出的间隙原子形成的对是电中性的。
10.如权利要求1的方法，其中所述晶格单元原子是硅，且所述俘获原子选自包括碳、氮和氟的组。
11.如权利要求1的方法，其中所述俘获原子小于硅原子。
12.如权利要求1的方法，其中所述退火步骤产生无定形硅的外延再结晶，且所述俘获原子被注入在如下位置，该位置被选择为位于所述晶格的表面和所述退火步骤后留下注入损伤的预期位置之间的位置。
13.如权利要求1的方法，其中所述退火步骤产生无定形硅的外延再结晶，且所述俘获原子被注入在如下位置，该位置被选择为位于所述耗尽层和所述退火步骤后留下注入损伤的预期位置之间的位置。
14.如权利要求1的方法，其中将所述俘获原子引入到至少部分地与所述耗尽区重叠的位置中，且其中所述对没有将eep能级引入到带隙中。
15.一种形成在晶体衬底上的半导体，所述晶体衬底具有N型区域和P型区域，其中沟道在所述N型区域和P型区域之间，且栅极位于所述沟道之上，并且其中耗尽层邻近于每个区域，包括俘获原子的俘获层，所述俘获原子的尺寸小于晶格单元原子的尺寸，所述俘获层位于所述耗尽层以外，并且所述俘获层包括俘获原子和间隙缺陷原子的能量稳定对，所述缺陷原子已从在掺杂剂注入工艺期间被掺杂剂的注入损伤的衬底的区域中逸出。
16.如权利要求5的半导体，其中所述俘获原子是电中性的。
17.如权利要求5的半导体，其中通过俘获原子和逸出的间隙原子形成的对是电中性的。
18.如权利要求5的半导体，其中所述晶格单元原子是硅，且所述俘获原子选自包括碳、氮和氟的组。
CN200880014157A 2007-10-29 2008-07-30 用于俘获半导体衬底内的注入损伤的方法 Pending CN101681819A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/926,485 US20090108408A1 (en) 2007-10-29 2007-10-29 Method for Trapping Implant Damage in a Semiconductor Substrate
US11/926,485 2007-10-29
PCT/US2008/071579 WO2009058450A1 (en) 2007-10-29 2008-07-30 Method for trapping implant damage in a semiconductor substrate

Publications (1)

Publication Number Publication Date
CN101681819A true CN101681819A (zh) 2010-03-24

Family

ID=40581774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880014157A Pending CN101681819A (zh) 2007-10-29 2008-07-30 用于俘获半导体衬底内的注入损伤的方法

Country Status (6)

Country Link
US (1) US20090108408A1 (zh)
EP (1) EP2208220A1 (zh)
JP (1) JP2011501438A (zh)
CN (1) CN101681819A (zh)
TW (1) TW200921767A (zh)
WO (1) WO2009058450A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487009A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006249B1 (ko) * 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
US5592012A (en) * 1993-04-06 1997-01-07 Sharp Kabushiki Kaisha Multivalued semiconductor read only storage device and method of driving the device and method of manufacturing the device
US6590230B1 (en) * 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US5966622A (en) * 1997-10-08 1999-10-12 Lucent Technologies Inc. Process for bonding crystalline substrates with different crystal lattices
EP1114454A2 (en) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6180476B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Dual amorphization implant process for ultra-shallow drain and source extensions
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6437406B1 (en) * 2000-10-19 2002-08-20 International Business Machines Corporation Super-halo formation in FETs
US6685772B2 (en) * 2001-03-28 2004-02-03 California Institute Of Technology De novo processing of electronic materials
ITTO20011129A1 (it) * 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
JP2004014856A (ja) * 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
JP4408653B2 (ja) * 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US6982207B2 (en) * 2003-07-11 2006-01-03 Micron Technology, Inc. Methods for filling high aspect ratio trenches in semiconductor layers
US6998666B2 (en) * 2004-01-09 2006-02-14 International Business Machines Corporation Nitrided STI liner oxide for reduced corner device impact on vertical device performance
US7169675B2 (en) * 2004-07-07 2007-01-30 Chartered Semiconductor Manufacturing, Ltd Material architecture for the fabrication of low temperature transistor
US7316960B2 (en) * 2004-07-13 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Strain enhanced ultra shallow junction formation
US7271464B2 (en) * 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
US7482255B2 (en) * 2004-12-17 2009-01-27 Houda Graoui Method of ion implantation to reduce transient enhanced diffusion
US7538351B2 (en) * 2005-03-23 2009-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an SOI structure with improved carrier mobility and ESD protection
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US7605407B2 (en) * 2006-09-06 2009-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Composite stressors with variable element atomic concentrations in MOS devices
US7521763B2 (en) * 2007-01-03 2009-04-21 International Business Machines Corporation Dual stress STI

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487009A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法
CN102487009B (zh) * 2010-12-02 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法

Also Published As

Publication number Publication date
WO2009058450A1 (en) 2009-05-07
EP2208220A1 (en) 2010-07-21
JP2011501438A (ja) 2011-01-06
US20090108408A1 (en) 2009-04-30
TW200921767A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
KR100379640B1 (ko) 엔모스집적회로장치에서서브문턱전류를감소시키는큰경사각도붕소이온주입방법
KR101605150B1 (ko) 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들
CN1885557B (zh) 半导体元件及形成半导体元件的方法
CN104662666B (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
CN100552974C (zh) 半导体元件及其形成方法
CN101925987B (zh) 用于形成应变沟道pmos器件的方法以及由该方法形成的集成电路
CN101438399A (zh) 用于改良的场效应管的结合原位或移位热处理的离子注入
CN1679169A (zh) 半导体器件及其制造方法
US6063682A (en) Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
US7615458B2 (en) Activation of CMOS source/drain extensions by ultra-high temperature anneals
CN1291484C (zh) 半导体装置及其制造方法
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
CN102468165B (zh) 晶体管及其制造方法
US7888223B2 (en) Method for fabricating P-channel field-effect transistor (FET)
CN101681819A (zh) 用于俘获半导体衬底内的注入损伤的方法
TWI260717B (en) Ion-implantation method for forming a shallow junction
TW201624618A (zh) 具有主動裝置與損害區域的半導體結構
KR20010065303A (ko) 반도체 소자의 트랜지스터 제조방법
JP5227412B2 (ja) 半導体基板における格子欠陥の抑制方法
TW201528382A (zh) 半導體裝置及其製造方法
US8664073B2 (en) Method for fabricating field-effect transistor
CN102403226A (zh) 晶体管及其制造方法
US7888224B2 (en) Method for forming a shallow junction region using defect engineering and laser annealing
KR100540885B1 (ko) 박막 트랜지스터 및 그 제조방법
DE102007063786B3 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100324