CN100568736C - 子采样模式下支持高帧速的列模数转换装置与方法 - Google Patents

子采样模式下支持高帧速的列模数转换装置与方法 Download PDF

Info

Publication number
CN100568736C
CN100568736C CNB2006100818171A CN200610081817A CN100568736C CN 100568736 C CN100568736 C CN 100568736C CN B2006100818171 A CNB2006100818171 A CN B2006100818171A CN 200610081817 A CN200610081817 A CN 200610081817A CN 100568736 C CN100568736 C CN 100568736C
Authority
CN
China
Prior art keywords
signal
cds
pixel output
digital conversion
conversion apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100818171A
Other languages
English (en)
Other versions
CN1866748A (zh
Inventor
林秀宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1866748A publication Critical patent/CN1866748A/zh
Application granted granted Critical
Publication of CN100568736C publication Critical patent/CN100568736C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种列模数转换装置，包含：相关双采样(CDS)与比较电路的第一CDS与比较单元，用来响应于第一像素输出信号与斜坡信号，生成第一比较结果信号；CDS与比较电路的第二CDS与比较单元，用来在子采样模式下、响应于第一像素输出信号与斜坡信号，生成第二比较结果信号；以及数据缓冲器，用来根据第二比较结果信号，确定最高有效位(MSB)的代码值，根据从计数器输出的计数值，确定其余低位的代码值，并且生成包含MSB与其余低位的数字代码。

Description

子采样模式下支持高帧速的列模数转换装置与方法
相关申请的交叉引用
本申请要求2005年5月15日向韩国知识产权局提交的韩国专利申请2005-41605的优先权，其全部内容通过引用融入本文。
技术领域
本发明涉及互补金属氧化物半导体(CMOS)图像传感器(CIS)的列模数转换装置，更具体地，涉及一种能够在子采样模式下支持高帧速的列模数转换装置与方法。
背景技术
与电荷耦合设备(CCD)相比，互补金属氧化物半导体(CMOS)图像传感器(CIS)以低电压运行，并且具有低功耗。另外，CMOS图像传感器可以用于利用标准CMOS工艺的、需要高密度集成的应用中。由于这些原因，CMOS图像传感器广泛用于各种领域。人们预计CMOS图像传感器未来将在许多领域取代CCD。
与CCD不同，CMOS图像传感器将来自有源像素传感器的模拟信号转换为数字信号。对于这一转换，CMOS图像传感器利用模数转换器(ADC)。
根据模数转换的实施，可以将CMOS图像传感器归类为单ADC方案或列ADC方案。单ADC方案在给定时间内，通过利用以高速运行的单个ADC将所有列的APS模拟输出信号转换为数字信号。虽然单ADC方案可以减少芯片面积，但是与列ADC方案相比其具有高功耗，这是因为其以高速运行。列ADC方案包括在每个列中提供的简单ADC电路。与单ADC方案相比，列ADC方案具有大芯片面积与低功耗。列ADC方案利用比较器，其被配置来对APS模拟输出电压进行相关双采样(CDS)并且存储结果电压。从斜坡(ramp)生成器生成的斜坡电压提供给比较器。比较器比较斜坡电压与在CDS操作期间所存储的电压。
随着人们越来越需要高解晰度图像，已经开发了高解晰度CMOS图像传感器。高解晰度CMOS图像传感器利用子采样模式，以当捕获运动图像时支持高帧速。通过利用子采样模式降低解晰度，来支持高帧频。
在具有单ADC结构的CMOS图像传感器的情况下，按照行与列方向上的子采样比，减少子采样模式下待被模数转换的像素的数目。因此，如果CMOS图像传感器在全解晰度模式下以相同速度运行，则帧速度会与子采样模式下行、列方向上的子采样比成比例地增加。然而，在子采样模式下，列ADC结构由于其结构特性而无法减少X方向上的时间(参加图3)。无法减少进行一个水平线的模数转换所需的时间。因此，帧速按Y方向子采样比增加。
图1为显示具有CDS结构的、列平行型CMOS图像传感器的方框图。
参照图1，列平行型CMOS图像传感器包含：列驱动器1、APS阵列20、CDS与比较电路30、以及数字代码生成器40。
CDS与比较电路30配备有电容器与放大器，用来对各个APS列进行独立的CDS操作，并且比较CDS结果。
在子采样模式下，根据子采样比，选择并输出一个相邻同色像素信号作为像素输出信号APS_OUT。利用斜坡信号Vramp与计数值C0，将像素输出信号APS_OUT转换为数字代码。根据从计数器(未显示)输出的计数值C0，对于每个像素输出信号，确定从最高有效位(MSB)到最低有效位(LSB)的所有值。例如，如果一个像素输出信号具有10位解晰度，则需要1024个时钟周期来将最亮饱和状态的信号转换为数字信号。
具有列ADC结构的CMOS图像传感器无法减少水平线时间，这是因为其在每个列中使用独立的ADC电路。
因此，需要一种具有降低的水平线时间的CMOS图像传感器。
发明内容
根据本发明的示范性实施方式，列模数转换装置包含：相关双采样(CDS)与比较电路的第一CDS与比较单元，用来响应于第一像素输出信号与斜坡信号，生成第一比较结果信号；CDS与比较电路的第二CDS与比较单元，用来在子采样模式下、响应于第一像素输出信号与斜坡信号，生成第二比较结果信号；以及数据缓冲器，用来根据第二比较结果信号，确定最高有效位(MSB)的代码值，根据从计数器输出的计数值，确定其余低位的代码值，并且生成包含MSB与其余低位的数字代码。
根据本发明的示范性实施方式，列模数转换装置包含：相关双采样(CDS)与比较电路的第一CDS与比较单元，用来响应于第一像素输出信号与斜坡信号，生成第一比较结果信号；CDS与比较电路的多个第二CDS与比较单元，用来在子采样模式下、响应于第一像素输出信号与斜坡信号，生成多个第二比较结果信号；以及数据缓冲器，用来根据所述多个第二比较结果信号，确定包含最高有效位(MSB)的高位的代码值，根据从计数器输出的计数值，确定其余低位的代码值，并且生成包含MSB与其余低位的数字代码。
根据本发明的示范性实施方式，列模数转换方法包含：响应于一个像素输出信号，进行第一与第二CDS(相关双采样)操作；将斜坡信号改变为至少一个预定电压电平；响应于操作的斜坡信号，通过比较第二CDS操作的结果与被改变的斜坡信号的电压变化，生成至少一个第一比较结果信号；根据该至少一个第一比较结果，确定高位代码值；改变被改变的斜坡信号的电压电平；以及响应于操作(e)的被改变的斜坡信号，根据从计数器输出的计数值，确定低位代码值。
附图说明
图1为显示具有常规相关双采样(CDS)结构的、列平行型互补金属氧化物半导体(CMOS)图像传感器的方框图；
图2为显示根据本发明的示范性实施方式的、包含模数转换装置的、列平行型CMOS图像传感器的方框图；
图3为显示根据Bayer模式的像素阵列的图示；
图4为显示像素结构的电路图；
图5A与5B为分别显示根据本发明示范性实施方式的CDS与比较电路的方框图与电路图；
图6为显示根据本发明示范性实施方式的数据缓冲器的方框图；
图7为用来解释根据本发明示范性实施方式的列模数转换操作的时序图；
图8A到8D为用来解释根据本发明示范性实施方式的、用来确定高位代码值的、相关双采样的像素输出信号的电压的电压比较、以及斜坡信号电压变化的图示；
图9为显示根据本发明示范性实施方式的子采样模式的列模数转换方法的流程图。
具体实施方式
图2为显示根据本发明的示范性实施方式的、包含模数转换装置的、列平行型互补金属氧化物半导体(CMOS)图像传感器的方框图。
参照图2，根据本发明的示范性实施方式的CMOS图像传感器包含：行驱动器100、APS阵列200、相关双采样(CDS)与比较电路300、数据缓冲器400、计数器500、以及开关控制器600。
行驱动器100生成控制信号RX、TX、SEL，用来控制APS阵列200的像素。APS阵列200通过列输出相应像素输出信号APS_OUT。
CDS与比较电路300对由APS阵列200输出的像素输出信号APS_OUT进行CDS操作，通过利用斜坡电压Vramp对CDS操作的结果进行比较操作，并且通过列输出比较结果信号ADC_OUT。
CDS操作包含：采样像素输出信号APS_OUT的重置信号，以及采样图像信号。CDS操作的输出为重置信号与图像信号之间的电压差(ΔV)。
根据来自CDS与比较电路300的比较结果信号ADC_OUT，数据缓冲器400输出每列的数字代码DS。另外，数据缓冲器400输出根据数字代码DS的MSB代码值生成的最高有效位(MSB)信号MSB_S。
响应于操作模式信号OM与计数器使能信号CE，计数器500生成计数值CO。计数值CO被传送到数据缓冲器400。在斜坡信号电压Vramp开始对于CDS操作改变的时间点处，激活计数器使能信号CE。响应于计数器使能信号CE的激活，计数器500开始进行计数操作。
操作模式信号OM指定正常模式或子采样模式。例如，在10位计数器的情况下，在正常模式下计数器500作为10位计数器操作，而在子采样模式下计数器500作为除MSB之外的9位计数器操作，其中在子采样模式下计数器500只确定数字代码DS的低位代码值。
响应于MSB信号MSB_S与操作模式信号OM，开关控制器600生成开关控制信号SC。开关控制信号SC输出到缓冲器400。将开关控制信号SC用做根据在确定操作模式与低位代码值之前所确定的数字代码的高位代码值、切换数据缓冲器400数据路径的控制信号。
图3为显示根据Bayer模式的像素阵列的图示。
参照图3，根据Bayer模式，向每个像素分配一个RGB颜色。第一行的奇数列R11、R13、...为红色像素，并且根据子采样比在X方向上子采样。
例如，假设子采样比为1/2，则以如下方式进行子采样操作：在第一行中选择R11与R13中的一个以及R15(未显示)与R17(未显示)中的一个。以类似方式进行Y方向上的子采样操作。
图4为显示像素结构的电路图。
参照图4，显示了具有4-TR结构的像素。一个像素包含：光电二极管PD、传输门TTX、重置晶体管TRX、源跟随器TAMP、以及行选择晶体管TSEL。
CMOS图像传感器配备有如参照图4所述构造的多个像素。另外，通过利用每列线的偏压晶体管(未显示)作为输出负载，将行选择晶体管TSEL的输出输入到CDS电路。
每条列线都包含CDS电路。CDS电路对作为像素输出信号的重置电压与图像电压进行采样，并且输出重置电压与图像电压之间的差异。重置电压是当重置晶体管TRX处于导通状态时的像素输出电压，图像电压为传输门TTX处于导通状态时的像素输出电压。
图5A与5B为分别显示根据本发明示范性实施方式的CDS与比较电路300的方框图与电路图。
参照图5A，CDS与比较电路300包含：CDS与比较单元310、320、330、340、以及转接开关S1_0。为解释方便，在图5A中显示了四列的结构。本领域普通技术人员应该理解可以实现不同数目的列。
在子采样模式下，每个转接开关S1_0将一种颜色的像素输出信号传输到相邻同色列的CDS与比较单元。图5A与5B显示当子采样比为1/2时的结构。对第一与第三列的R颜色以及第二与第四列的G颜色进行子采样操作。如果子采样比为1/4，则对每四个相邻同色列进行子采样操作。
参照图5B，每个CDS与比较单元310、330都包含：斜坡开关S2、像素输出开关S1_E/S1_N、放大器开关(amp switch)S3与S4、电容器C1、C2、C3、以及放大器A1、A2。为解释方便，显示了第一与第三列的结构。
放大器A1、A2可以配备有接收参考电压的反相器或比较器。转接开关S1_0连接到第三列的CDS与比较单元330中电容器C2的终端。
图6为显示根据本发明示范性实施方式的数据缓冲器400的方框图。
参照图6，数据缓冲器400包含：高位锁存器410、多路复用器(MUX)420、以及低位锁存器430。MUX 420包含由开关控制信号SC控制的MUX开关MS1与MS2。为解释方便，在图6中显示计数器500以及开关控制器600。另外，图6显示在子采样模式下第一与第三列的子采样操作的结构。
图7为用来解释根据本发明示范性实施方式的列模数转换操作的时序图。图8A到8D为用来解释根据本发明示范性实施方式的、用来确定数字代码高位代码值的、相关双采样的像素输出信号的电压的电压比较、以及斜坡信号Vramp电压变化的图示。
以下将参照图5A、5B、6、7、8A到8D详细解释根据本发明示范性实施方式的子采样操作。
参照图7，在对应于行选择信号SEL1选择的行的第一与第三像素之间进行子采样比为1/2的子采样操作。在1/2子采样操作模式下，两个像素中只输出一个像素(例如，来自第一列的第一像素输出信号APS_OUT1)作为数字代码。
在时间间隔(1)与(2)，第一像素输出信号APS_OUT1的图像信号与重置信号被相关双采样。在时间间隔(1)与(2)中，第三列的CDS与比较单元330的像素输出开关S1_N处于关断状态，并且转接开关S1_0处于关断状态。第三列的第二像素输出信号APS_OUT3被忽略。CDS结果(即图像信号与重置信号的电压差)同时存储在第一与第二CDS与比较单元310与330的电容器C1与C2中。
在时间间隔(3)，第二CDS与比较单元330进行比较操作，以确定第一像素输出信号APS_OUT1的MSB代码值。在未工作在子采样模式下的相邻同色CDS与比较单元(例如第二CDS与比较单元330)中进行对于MSB代码值的确定。在时间点T1处，将斜坡信号Vramp增加像素饱和电压Vsat的一半(Vsat/2)。饱和电压Vsat表示当入射到像素上的光最亮时的电压。
如图8A所示，如果CDS结果电压(即第一像素输出信号APS_OUT1中的图像信号与重置信号的电压差ΔV)大于斜坡信号Vramp的电压变化(Vsat/2)，则节点in10的电压低于作为放大器A1的逻辑门限电压的比较电压(VDD/2)，并且来自第二CDS与比较单元330的第二比较结果信号ADC_OUT3保持低电平状态。
电压差ΔV与电压Vsat/2的比较结果表示MSB代码值，可以将来自低电平的第二比较结果信号ADC_OUT3的MSB代码值确定为“1”。将低电平的第二比较结果信号ADC_OUT3反相并且存储在MSB锁存器420相应列的锁存器中，其中MSB代码值“1”存储在MSB锁存器420相应列的锁存器中。第一列第一CDS与比较单元310像素的输出开关S1_E在时间间隔(3)中处于导通状态，并且第一CDS与比较单元310的节点in1E的电压维持在CDS操作之后给定的电压，如图8B所示。
如图8C所示，如果CDS结果电压(即第一像素输出信号APS_OUT1的图像信号与重置信号的电压差ΔV)小于斜坡信号Vramp的电压变化(Vsat/2)，则节点in10的电压高于放大器A1的比较电压(VDD/2)，并且来自第二CDS与比较单元330的第二比较结果信号ADC_OUT3变为高电平状态。
可以将来自高电平的第二比较结果信号ADC_OUT3的MSB代码值确定为“0”。将高电平的第二比较结果信号ADC_OUT3反相并且存储在高位锁存器420相应列的锁存器中，并且MSB代码值“0”存储在高位锁存器420相应列的锁存器中。
在时间间隔(4)，进行确定第一像素输出信号APS_OUT的其余低位代码值的操作。利用上升的斜坡信号Vramp与计数器500，确定该其余低位代码值。
为了生成数字代码，斜坡信号Vramp经过两个转换，其中斜坡信号Vramp在短时间内被改变为预定电压电平，然后改变该电压电平。斜坡信号Vramp包含两个转换部分。通过利用R-C积分器开关(即现有的斜坡电压生成器)，可以在没有任何结构修改的情况下实现这些转换部分。
斜坡电压Vramp的电压电平从时间点T2增加。从时间点T2，计数器500开始进行计数操作，以确定其余低位代码值。来自计数器500的计数值存储在低位锁存器430中。响应于作为锁存器操作停止信号从第一和二CDS与比较单元310、320提供的第一与第二比较结果信号ADC_OUT1、ADC_OUT3，停止计数值的存储操作。
如图7所示，当第一像素输出信号APS_OUT1的图像信号与重置信号之间的电压差ΔV大于斜坡信号Vramp的电压变化(Vsat/2)时，第二比较结果信号ADC_OUT3被用做为锁存器操作停止信号。当第一像素输出信号APS_OUT1的图像信号与重置信号之间的电压差ΔV小于斜坡信号Vramp的电压变化(Vsat/2)时，第一比较结果信号ADC_OUT1被用做为锁存器操作停止信号。
利用MUX 420的MUX开关MS1与MS2，进行将第一比较结果信号ADC_OUT1或第二比较结果信号ADC_OUT3传输到低位锁存器430的操作。当第三列MUX开关MS2处于关断状态时，根据先前确定的MSB代码值，第一列MUX开关MS1连接到位置(A)或(B)。在正常模式下，第三列MUX开关MS2处于导通状态，第一列MUX开关MS1连接到位置(A)，从而在每列中独立地进行ADC操作。
响应于锁存器输出控制信号LC，由第一比较结果信号ADC_OUT1或第二比较结果信号ADC_OUT3确定的LSB代码值被加到MSB代码值上，并且将结果值作为子采样模式下第一像素输出信号APS_OUT1的最终数字代码DS1(例如，10位数据)输出。在其他列中，依次输出每列的子采样的数字代码。
在子采样模式下，水平线时间包含CDS时间间隔与ADC时间间隔。
例如，当在子采样模式下、像素输出信号的CDS与模数转换生成10位数字代码时，斜坡信号的电压电平通过两个转换过程转换，并且首先在时间间隔(3)确定10位中的MSB，并且在时间间隔(4)确定其余9位。
根据本发明的示范性实施方式，可以对从时间点T2开始的、对应于9位的512个时钟的周期，进行模数转换。因此，可以减少子采样模式下的水平线时间。
虽然以上描述了1/2子采样操作，但是本发明的实施方式也可以应用于各种子采样比。当子采样比为1/2n(其中n为自然数)时，通过利用(2n-1)个相邻同色CDS与比较单元，可以在模拟域中确定(2n-1)个包含MSB的高位代码值。在这种情况下，斜坡信号在第一转换期间具有饱和电压的1/2k(1≤k≤2n-1，k、n为自然数)倍数的电压变化，并且随后改变(2n-1)次。
此后，在第二转换期间，斜坡信号的电压电平改变，以确定低位代码值。因为本领域技术人员可以实现根据斜坡信号的、对高位代码值的确定，以及根据所确定的高位代码值的、对比较结果信号的控制，所以省略其详细描述。
图9为显示根据本发明示范性实施方式的子采样模式列模数转换方法的流程图。
参照图9，根据本发明示范性实施方式的子采样模式列模数转换方法包含：(方框S901)响应于一个像素输出信号，进行第一与第二CDS操作；(方框S903)将斜坡信号改变为至少一个预定电压电平；以及(方框S905)响应于(方框S903)操作的斜坡信号，通过比较第二CDS操作的结果与斜坡信号电压变化，生成至少一个第一比较结果信号。该方法还包含：(方框S907)根据至少一个第一比较结果，确定高位代码值；(方框S909)在(方框S903)操作之后，逐渐改变斜坡信号的电压电平；以及(方框S911)响应于(方框S909)操作的斜坡信号，根据从计数器输出的计数值，确定低位，以确定低位代码值。
(方框S903)操作中斜坡信号的电压变化可以大约为一个像素输出信号的饱和电压的1/2n(n为自然数)的倍数。该列模数转换方法还可以包含：响应于(方框S909)操作的斜坡信号，通过比较第一CDS操作的结果与预定比较电压，生成第二比较结果信号。(方框S911)操作的计数值由至少一个第一比较结果信号或者第二比较结果信号控制。
虽然针对示范性实施方式描述了本发明，但是本领域技术人员应该理解在不脱离本发明的精神与范围的前提下可以进行各种改变与修改。

Claims (21)

1.一种列模数转换装置，包含：
相关双采样(CDS)与比较电路的第一CDS与比较单元，用来响应于第一像素输出信号与斜坡信号，生成第一比较结果信号；
CDS与比较电路的第二CDS与比较单元，用来在子采样模式下、响应于第一像素输出信号与斜坡信号，生成第二比较结果信号；以及
数据缓冲器，用来根据第二比较结果信号，确定最高有效位(MSB)的代码值，根据从计数器输出的计数值，确定其余低位的代码值，并且生成包含MSB与其余低位的数字代码。
2.如权利要求1所述的列模数转换装置，其中斜坡信号包含具有预定电压电平的第一转换部分以及逐渐改变该预定电压电平以生成所述数字代码的第二转换部分，
其中在第一转换部分期间，确定MSB的代码值，在第二转换部分期间，确定其余低位的代码值。
3.如权利要求2所述的列模数转换装置，其中在第一转换部分期间的斜坡信号的电压变化为第一像素输出信号饱和电压的1/2。
4.如权利要求2所述的列模数转换装置，还包含：转接开关，用来在子采样模式下、将第一像素输出信号传输到第二CDS与比较单元，
其中第一CDS与比较单元包含第一斜坡开关与第一像素输出开关，用来分别传输斜坡信号与第一像素输出信号，并且第二CDS与比较单元包含第二斜坡开关与第二像素输出开关，用来分别传输斜坡信号与第二像素输出信号。
5.如权利要求4所述的列模数转换装置，其中，在对第一像素输出信号的图像信号与重置信号进行采样之后，当第一像素输出开关处于导通状态、并且转接开关处于关断状态时，形成斜坡信号的第一转换部分。
6.如权利要求2所述的列模数转换装置，其中数据缓冲器包含串联连接的MSB锁存器、多路复用器(MUX)、以及低位锁存器。
7.如权利要求6所述的列模数转换装置，还包含：开关控制器，用来响应于来自MSB锁存器的MSB以及操作模式信号，生成开关控制信号，以控制MUX的开关。
8.如权利要求7所述的列模数转换装置，其中MUX：
当第一像素输出信号的图像信号与重置信号之间的电压差大于由于将斜坡信号改变为预定电压电平而造成的电压变化时，响应于开关控制信号，将第二比较结果信号作为锁存器操作停止信号传输到低位锁存器，以及
当第一像素输出信号的图像信号与重置信号之间的电压差小于由于将斜坡信号改变为预定电压电平而造成的电压变化时，响应于开关控制信号，将第一比较结果信号作为锁存器操作停止信号传输到低位锁存器。
9.如权利要求6所述的列模数转换装置，其中在子采样模式下，响应于操作模式信号与计数器使能信号，计数器将计数值传输到低位锁存器，其中计数器使能信号在子采样模式下、斜坡信号第二转换部分的开始时间点处被激活。
10.一种列模数转换装置，包含：
相关双采样(CDS)与比较电路的第一CDS与比较单元，用来响应于第一像素输出信号与斜坡信号，生成第一比较结果信号；
CDS与比较电路的多个第二CDS与比较单元，用来在子采样模式下、响应于第一像素输出信号与斜坡信号，生成多个第二比较结果信号；以及
数据缓冲器，用来根据所述多个第二比较结果信号，确定包含最高有效位(MSB)的高位的代码值，根据从计数器输出的计数值，确定其余低位的代码值，并且生成包含MSB与其余低位的数字代码。
11.如权利要求10所述的列模数转换装置，其中斜坡信号包含具有多个预定电压电平的第一转换部分以及逐渐改变该预定电压电平以生成所述数字代码的第二转换部分，
其中在第一转换部分期间，确定高位的代码值，在第二转换部分期间，确定其余低位的代码值。
12.如权利要求11所述的列模数转换装置，其中在第一转换部分期间的斜坡信号的电压变化为第一像素输出信号饱和电压的1/2n的倍数，n为自然数。
13.如权利要求11所述的列模数转换装置，还包含：多个转接开关，用来在子采样模式下、将第一像素输出信号传输到第二CDS与比较单元，
其中第一CDS与比较单元包含第一斜坡开关与第一像素输出开关，用来分别传输斜坡信号与第一像素输出信号，并且每个第二CDS与比较单元包含第二斜坡开关与第二像素输出开关，用来分别传输斜坡信号与第二像素输出信号。
14.如权利要求13所述的列模数转换装置，其中，在对第一像素输出信号的图像信号与重置信号进行采样之后，当第一像素输出开关处于导通状态、并且转接开关处于关断状态时，形成斜坡信号的第一转换部分。
15.如权利要求11所述的列模数转换装置，其中数据缓冲器包含串联连接的高位锁存器、多路复用器(MUX)、以及低位锁存器。
16.如权利要求15所述的列模数转换装置，还包含：开关控制器，用来响应于来自高位锁存器的高位信号以及操作模式信号，生成开关控制信号，以控制MUX的开关。
17.如权利要求16所述的列模数转换装置，其中通过将第一像素输出信号的图像信号与重置信号之间的电压差与子采样模式下、由于将斜坡信号改变为预定电压电平而造成的电压变化进行比较，来确定用于确定高位信号与高位信号代码值的第二比较结果信号的逻辑状态，并且
其中MUX响应于开关控制信号，将第一比较结果信号与第二比较结果信号中的一个作为锁存器操作停止信号传输到低位锁存器。
18.如权利要求15所述的列模数转换装置，其中在子采样模式下，响应于操作模式信号与计数器使能信号，计数器将计数值传输到低位锁存器，其中计数器使能信号在子采样模式下、斜坡信号第二转换部分的开始时间点处被激活。
19.一种列模数转换装置的子采样模式的列模数转换方法，包含：
响应于像素输出信号，进行第一与第二CDS(相关双采样)操作；
将斜坡信号改变为至少一个预定电压电平；
通过比较第二CDS操作的结果与被改变的斜坡信号的电压变化，生成至少一个第一比较结果信号；
根据该至少一个第一比较结果，确定高位代码值；
改变被改变的斜坡信号的电压电平；以及
响应于被再次改变的斜坡信号，根据从计数器输出的计数值，确定低位代码值。
20.如权利要求19所述的列模数转换方法，其中被改变的斜坡信号的电压变化为像素输出信号饱和电压的1/2n的倍数，n为自然数。
21.如权利要求20所述的列模数转换方法，还包含：
响应于再次被改变的斜坡信号，通过比较第一CDS操作结果与预定比较电压，生成第二比较结果信号，
其中计数值由所述至少一个第一比较结果信号或第二比较结果信号控制。
CNB2006100818171A 2005-05-18 2006-05-12 子采样模式下支持高帧速的列模数转换装置与方法 Expired - Fee Related CN100568736C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR41605/05 2005-05-18
KR1020050041605A KR100716736B1 (ko) 2005-05-18 2005-05-18 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법

Publications (2)

Publication Number Publication Date
CN1866748A CN1866748A (zh) 2006-11-22
CN100568736C true CN100568736C (zh) 2009-12-09

Family

ID=37425644

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100818171A Expired - Fee Related CN100568736C (zh) 2005-05-18 2006-05-12 子采样模式下支持高帧速的列模数转换装置与方法

Country Status (3)

Country Link
US (1) US7230558B2 (zh)
KR (1) KR100716736B1 (zh)
CN (1) CN100568736C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148831B2 (en) * 2003-10-27 2006-12-12 Micron Technology, Inc. Variable quantization ADC for image sensors
KR100871687B1 (ko) * 2004-02-11 2008-12-05 삼성전자주식회사 서브 샘플링 모드에서 디스플레이 품질을 개선한 고체촬상 소자 및 그 구동 방법
KR100994993B1 (ko) * 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
JP4449565B2 (ja) * 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
KR100744117B1 (ko) * 2005-08-24 2007-08-01 삼성전자주식회사 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법
JP4792923B2 (ja) * 2005-11-07 2011-10-12 ソニー株式会社 物理量検出装置、物理量検出装置の駆動方法および撮像装置
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 Ａ／ｄ変換回路及び固体撮像装置
JP4618349B2 (ja) * 2008-08-11 2011-01-26 ソニー株式会社 固体撮像素子、撮像方法及び撮像装置
JP5426220B2 (ja) * 2009-04-13 2014-02-26 株式会社東芝 電源ノイズ除去回路
JP5552858B2 (ja) * 2010-03-26 2014-07-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5801665B2 (ja) * 2011-09-15 2015-10-28 キヤノン株式会社 固体撮像装置、ａ／ｄ変換器およびその制御方法
JP5935274B2 (ja) 2011-09-22 2016-06-15 ソニー株式会社 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム
JP2014060573A (ja) * 2012-09-18 2014-04-03 Sony Corp 固体撮像素子、制御方法、および電子機器
KR102135684B1 (ko) * 2013-07-24 2020-07-20 삼성전자주식회사 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법
KR102108322B1 (ko) * 2014-02-25 2020-05-28 삼성전자주식회사 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법
KR101536649B1 (ko) * 2014-04-03 2015-07-15 한국과학기술원 컬럼 ａｄｃ 구조를 갖는 x-선 이미지 센서 및 그 신호처리 방법
KR102191245B1 (ko) * 2014-06-20 2020-12-15 삼성전자주식회사 이미지 센서 구동 방법, 이를 채용한 이미지 센서 및 이를 포함하는 휴대용 전자 기기
US10326953B2 (en) * 2014-10-06 2019-06-18 Sony Semiconductor Solutions Corporation Signal processing device and method, imaging element, and electronic device
KR102332942B1 (ko) * 2015-11-27 2021-12-01 에스케이하이닉스 주식회사 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR102503213B1 (ko) 2016-04-05 2023-02-23 삼성전자 주식회사 세틀링 타임을 감소시키는 cds 회로, 이를 포함하는 이미지 센서
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
WO2020124469A1 (zh) * 2018-12-20 2020-06-25 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
KR102656526B1 (ko) 2019-02-08 2024-04-12 삼성전자주식회사 이미지 센서
KR20200112039A (ko) 2019-03-20 2020-10-05 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969758A (en) 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
KR100551894B1 (ko) * 1998-12-30 2006-05-23 매그나칩 반도체 유한회사 아날로그-디지털변환기
US6753912B1 (en) * 1999-08-31 2004-06-22 Taiwan Advanced Sensors Corporation Self compensating correlated double sampling circuit
US6839452B1 (en) * 1999-11-23 2005-01-04 California Institute Of Technology Dynamically re-configurable CMOS imagers for an active vision system
KR100355146B1 (ko) * 2000-12-05 2002-10-11 세빛아이에스 주식회사 씨모스 이미지 센서
KR100399954B1 (ko) 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
KR100390839B1 (ko) 2001-07-20 2003-07-12 주식회사 하이닉스반도체 듀얼 램프 신호를 이용한 이미지 센서의 화소 데이터 결정방법 및 그를 위한 씨모스 이미지 센서
JP2003037780A (ja) 2001-07-24 2003-02-07 Fuji Photo Film Co Ltd 画像データ取得方法および装置
JP3948550B2 (ja) 2001-09-25 2007-07-25 Ｔｄｋ株式会社 弾性表面波装置
JP2003131170A (ja) 2001-10-23 2003-05-08 San Optical Kk 一山プラスチック眼鏡枠の製造方法
KR100517548B1 (ko) * 2002-07-30 2005-09-28 삼성전자주식회사 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
KR100460774B1 (ko) * 2002-10-10 2004-12-09 매그나칩 반도체 유한회사 어드레스 서브샘플링 장치 및 그 방법과 이미지센서 및이미지센서의 어드레스 서브샘플링 방법

Also Published As

Publication number Publication date
US7230558B2 (en) 2007-06-12
US20060262205A1 (en) 2006-11-23
KR20060119062A (ko) 2006-11-24
CN1866748A (zh) 2006-11-22
KR100716736B1 (ko) 2007-05-14

Similar Documents

Publication Publication Date Title
CN100568736C (zh) 子采样模式下支持高帧速的列模数转换装置与方法
US10764525B2 (en) Solid-state image pickup device and method for driving the same in solid-state imaging pickup device and method for driving the same in a number of modes
CN102891967B (zh) 成像装置
US8520110B2 (en) Solid-state imaging device, driving control method, and imaging apparatus
CN102263913B (zh) 数据处理器、固态成像设备、成像设备以及电子装置
US8421891B2 (en) A/D conversion apparatus using gray code counter, solid-state image capturing apparatus and electronic information device
KR100308884B1 (ko) 씨모스 이미지 센서를 위한 아날로그-디지털 변환 장치
CN1838741B (zh) 固态图像感应设备及使用列间模拟域信号和的子采样方法
JP2013172205A (ja) 光電変換装置および撮像システム
US20170302871A1 (en) Comparator with correlated double sampling scheme and operating method thereof
CN106534724A (zh) 成像装置和成像系统
US20220377273A1 (en) Image sensor and method of operating an image sensor
US8907835B2 (en) A/D conversion circuit and solid-state image pickup device
KR20170062169A (ko) 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
JP2021048599A (ja) 光電変換装置および撮像システム
CN110708480A (zh) 可见光通信传感器
KR20000019728A (ko) 씨모스 이미지 센서
CN110702219A (zh) 可见光通信传感器以及可见光通信方法
CN110291783B (zh) 模数转换器、图像传感器以及模数转换方法
JP6351683B2 (ja) 光電変換装置および撮像システム
CN114979526A (zh) 图像传感器读出电路
JP2018133829A (ja) 光電変換装置および撮像システム
CN102655411A (zh) 具有用于列adc的芯片上测试模式的图像处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20150512

EXPY Termination of patent right or utility model