CN112087584B - 模数转换器和包括其的图像传感器 - Google Patents

Abstract

一种模数转换器包括：计数码生成器，用于从时钟信号生成器接收码生成时钟信号，并根据该码生成时钟信号输出计数码；锁存器，用于锁存计数码；操作电路，用于生成计数码的计数值，并基于该计数值输出数字信号；以及传输控制器，用于将计数码从锁存器传输到操作电路。传输控制器根据从时钟信号生成器生成的计数使能时钟信号的逻辑电平来确定是否传输计数码。

Description

模数转换器和包括其的图像传感器

相关申请的交叉引用

于2019年6月12日在韩国知识产权局提交的、标题为“模数转换器和包括其的图像传感器”的韩国专利申请第10-2019-0069027号在此通过引用整体并入本文。

技术领域

实施例涉及一种模数转换器和包括该模数转换器的图像传感器，并且更具体地，涉及一种包括用于控制计数码(count code)的传输的传输控制电路的模数转换器和包括同一模数转换器的图像传感器。

背景技术

图像传感器是能够捕获对象的二维或三维图像的设备。图像传感器可以利用光电转换元件生成对象的捕获图像，该光电转换元件根据从对象反射的光的强度进行反应。

随着互补金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)技术的发展，使用CMOS技术的CMOS图像传感器已被广泛用于捕获图像。CMOS图像传感器可以使用相关双采样(correlated double sampling，CDS)方法来进行图像捕获，可以对通过CDS方法采样的信号执行计数操作，该信号对应于例如复位信号和视频信号之间的差，并且可以将计数操作的结果作为数字信号输出。

例如在发生多位切换(multi-bit toggling)时，可能在某些时间段中为计数操作生成高峰值电流。此外，一定水平或更高的峰值电流可能会降低像素数据的质量，并且可能导致包括CMOS图像传感器的系统的异常或类似情况。因此，可能需要用于防止像素数据的质量下降的技术。

发明内容

实施例涉及模数转换器。模数转换器可以包括：计数码生成器，用于从时钟信号生成器接收码生成时钟信号，并根据该码生成时钟信号输出计数码；锁存器，用于锁存计数码；操作电路，用于生成计数码的计数值，并基于该计数值输出数字信号；以及传输控制器，将计数码从锁存器传输到操作电路。传输控制器根据从时钟信号生成器生成的计数使能时钟信号的逻辑电平来确定是否传输计数码。

实施例针对一种模数转换器。模数转换器可以包括：比较器，用于在第一感测周期期间接收第一像素信号并且在第二感测周期期间接收第二像素信号；计数器，用于根据计数使能时钟信号输出第二像素信号的数字信号。在第一和第二感测周期中，当计数使能时钟信号为第一电平时，计数器不输出数字信号，并且当计数使能时钟信号为不同于第一电平的第二电平时，计数器输出数字信号。

实施例涉及模数转换器。模数转换器可以包括：比较器，用于将像素信号与参考信号进行比较并且输出比较结果信号；码生成器，根据码生成时钟信号输出计数码；存储器，连接到比较器和码生成器，该存储器用于基于比较结果信号的电平来存储计数码；操作电路，连接到存储器，该操作电路基于计数码输出比较结果信号的计数结果值；以及控制器，用于控制比较器、码生成器、存储器和操作电路的操作。在其中由控制器将计数码存储在存储器中的第一时间段中，计数码不被传输到操作电路，并且在其中由控制器将计数码存储和保持在存储器中的第二时间段中，计数码被传输到操作电路。

实施例针对图像传感器。图像传感器可以包括：像素阵列，包括多个像素；参考信号生成器，用于输出参考信号；以及模数转换器，用于接收从连接到列线的每个像素输出的像素信号和参考信号。该模数转换器包括：比较器，用于将像素信号与参考信号进行比较并输出比较结果信号；计数码生成器，用于从时钟信号生成器接收码生成时钟信号，并根据码生成时钟信号输出计数码；锁存器，用于锁存计数码；操作电路，连接到锁存器的末端，用于生成计数码的计数值，并基于该计数值输出像素信号的数字信号；以及传输控制器，用于通过锁存器将计数码传输到操作电路，该传输控制器根据从时钟信号生成器生成的计数使能时钟信号的逻辑电平来确定是否传输计数码。

附图说明

通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：

图1示出了根据一些实施例的图像传感器；

图2示出了根据一些实施例的图像处理系统；

图3示出了根据一些实施例的图1所示的像素；

图4示出了根据一些实施例的计数器；

图5示出了根据一些实施例的掩蔽电路(masking circuit)；

图6示出了根据一些实施例的码转换电路和码选择电路；

图7示出了根据一些实施例的用于说明模数转换器的主要信号的波形；

图8示出了根据一些实施例的计数器；

图9a示出了根据一些实施例的去偏斜(de-skewing)电路，并且图9b示出了用于说明常规的延迟电路中的锁存使能时钟信号的捕获操作的示例；

图10示出了根据一些实施例的锁存器；

图11示出了图10中的锁存器的示例；

图12示出了根据一些实施例的用于说明去偏斜电路的输入/输出操作的波形；

图13示出了根据一些实施例的用于说明去偏斜电路中的锁存使能时钟信号的捕获(catching)操作的示例；

图14示出了用于说明用于从图13中的去偏斜电路输出锁存使能时钟信号到锁存器的示例性操作的示例；

图15示出了用于说明根据输入到图14中的锁存器的锁存使能时钟信号来进行的锁存器的操作的波形；以及

图16示出了根据一些实施例的用于说明计数器的示例。

具体实施方式

在下文中，将参考图1至图16描述根据一些实施例的模数转换器和图像传感器。

图1示出了根据一些实施例的图像传感器，图2示出了根据一些实施例的图像处理系统。参考图1和图2，根据一些实施例的图像处理系统100可以包括图像传感器1000、图像处理器2000和显示单元3000。

根据一些实施例的图像传感器1000可以包括像素阵列1100、行驱动器1200、模拟电路1300、模数转换器(ADC)1400、列驱动器1500、定时信号生成器1600、参考信号生成器1610、计数器控制器1620、缓冲器1700和控制寄存器块1800。

图像传感器1000可以在图像处理器2000的控制下感测通过透镜获得的对象信息以生成图像数据。图像处理器2000可以将由图像传感器1000生成的图像数据输出到显示单元3000。显示单元3000可以显示图像数据，并且可以包括能够输出图像数据的各种设备。例如，显示单元3000可以包括计算机、智能电话、其他视频输出终端等。

图像处理器2000可以包括相机控制器2100、图像信号处理器2200和个人计算机接口(PC I/F)2300。相机控制器2100可以控制控制寄存器块1800。例如，相机控制器2100可以使用内部集成电路来控制图像传感器1000或控制寄存器块1800。

图像信号处理器2200可以从缓冲器1700接收图像数据，可以处理图像数据，并且可以通过PC I/F 2300将图像数据输出到显示单元3000。例如，如图2所示，图像信号处理器2200可以位于图像处理器2000内部。可替代地，图像信号处理器2200可以位于图像处理器2000外部。此外，图像信号处理器2200可以位于图像传感器1000内部。

参考图1，像素阵列1100可以包括以矩阵形式布置的多个像素1110。每个像素1110可以连接到多条行线和多条列线。每个像素1110可以包括用于将红色光谱区域的光转换为电信号的红色像素、用于将绿色光谱区域的光转换为电信号的绿色像素和用于将蓝色光谱区域的光转换为电信号的蓝色像素。

此外，滤色器阵列可以布置在包括多个像素1110的像素阵列1100上方。例如，每个滤色器阵列可以允许特定光谱区域的光穿过。

像素阵列1100可以包括多个光检测元件。例如，多个光检测元件可以是例如光电二极管、钉扎光电二极管(a pinned photodiode)等。像素阵列1100可以利用多个光检测元件来检测光，并且可以将检测到的光转换成电信号以生成视频信号。下面将参考图3对此进行描述。

定时信号生成器1600可以向行驱动器1200、模数转换器(ADC)1400、参考信号生成器1610和计数器控制器1620中的每一个输出控制信号或时钟信号以控制其操作或定时。此外，控制寄存器块1800可以将控制信号输出到参考信号生成器1610、定时信号生成器1600、计数器控制器1620和缓冲器1700中的每一个以控制其操作。例如，控制寄存器块1800可以由相机控制器2100控制。此外，定时信号生成器1600可以被称为时钟信号生成器。

计数器控制器1620可以从控制寄存器块1800接收控制信号以生成计数器控制信号。计数器控制器1620可以将计数器控制信号传输到模数转换器(ADC)1400中的多个计数器1430以控制其操作。计数器控制信号可以包括用于控制模数转换器(ADC)中的计数码生成器1431的码生成时钟信号CODE_EN、用于控制模数转换器(ADC)中的多个计数器1430的计数器复位信号CNT_RST以及用于使模数转换器(ADC)1400中的多个计数器1430中的每个计数器的内部位反相的反相信号IVS。例如，由计数器控制器1620生成的码生成时钟信号CODE_EN可以控制计数码生成器1431的计数码的生成。例如，由计数器控制器1620生成的计数器复位信号CNT_RST可以控制多个计数器1430的复位操作。例如，由计数器控制器1620生成的反相信号IVS可以使多个计数器1430中的每个的所有内部位反相。此外，计数器控制器1620可以从定时信号生成器1600接收时钟信号并提供计数使能时钟信号CNT_EN和锁存使能时钟信号LAT_EN给模数转换器(ADC)1400中的多个计数器1430。

行驱动器1200可以按每一行驱动像素阵列1100。例如，行驱动器1200可以生成用于选择每行中的像素的行选择信号。因此，每行中的所选像素可以根据行选择信号向模拟电路1300输出复位信号和视频信号。模拟电路1300可以对来自每行中的所选像素的复位信号和视频信号执行相关的双采样操作，以生成像素信号PX_OUT。

模数转换器(ADC)1400可以从参考信号生成器1610接收参考信号RAMP，并从模拟电路130接收像素信号PX_OUT。此外，模数转换器(ADC)1400可以比较参考信号RAMP与像素信号PX_OUT以输出比较结果信号COMP_OUT，可以对比较结果信号COMP_OUT进行计数以生成与像素信号PX_OUT对应的数字值，并且可以将数字信号输出到缓冲器1700。根据一些实施例，模拟电路1300可以对来自像素的视频信号执行相关的双采样操作，并且可以将相关的双采样像素信号PX_OUT提供给比较器1410。例如，像素信号PX_OUT可以指的是相关的双采样像素信号。此外，缓冲器1700可以临时存储从模数转换器(ADC)1400输出的数字信号，并且可以将存储的数字信号输出到图像处理器2000。

根据一些实施例的模数转换器(ADC)1400可以包括多个比较器1410和多个计数器1430。每个比较器1410可以连接到模拟电路1300和参考信号生成器1610。例如，模拟电路1300可以连接到每个比较器1410的第一输入端。参考信号生成器1610可以连接到每个比较器1410的第二输入端。

每个比较器1410可以接收从模拟电路1300输出的像素信号PX_OUT和从参考信号生成器1610生成的参考信号RAMP，可以将像素信号PX_OUT与参考信号RAMP进行比较，并且可以输出比较结果信号COMP_OUT到每个比较器1410的输出端。例如，从每个比较器1410输出的比较结果信号COMP_OUT可以对应于视频信号和复位信号之间的差值。例如，视频信号和复位信号之间的差值可以根据入射在像素上的光的照度来改变。参考信号RAMP可以用于输出视频信号和复位信号之间的差值。视频信号和复位信号之间的差值可以根据参考信号RAMP的斜率(slope)被拾取(pick up)并输出。参考信号生成器1610可以基于由定时信号生成器1600生成的控制信号进行操作。

根据一些实施例的模数转换器(ADC)1400中的多个计数器1430可包括用于对N位的低位进行计数的第一计数器和用于对M位的高位进行计数的第二计数器。第一计数器可以包括生成N位计数码Code<0>的计数码生成器1431。第二计数器可以是例如波纹计数器，其对M位的高位进行计数。例如，多个计数器1430可以指代对低位进行计数的第一计数器。

图3示出了根据一些实施例的图1所示的像素和行驱动器。参考图3，像素1110可以包括光电二极管PD、传送晶体管TX(transfer transistor TX)、复位晶体管RX、源极跟随器SF和选择晶体管SX。

例如，传送晶体管TX的一个端子可以连接到光电二极管PD。传送晶体管TX的另一端子可以连接到浮置扩散区FD(floating diffusion region FD)。传送晶体管TX的控制端子可以接收控制信号TG。

例如，复位晶体管RX的一个端子可以接收电源电压VDD。复位晶体管RX的另一端子可以连接至浮置扩散区FD。控制端子可以接收控制信号RS。例如，源极跟随器SF的一个端子可以接收电源电压VDD。复位晶体管RX的另一端子可以连接至选择晶体管SX的一个端子。复位晶体管RX的控制端子可以连接到浮置扩散区域FD。选择晶体管SX的另一端子可以连接到用于提供输出信号Vout的列线CL。选择晶体管SX的控制端子可以接收控制信号SEL。

用于控制传送、复位和选择晶体管TX、RX和SX的控制信号TG、RS和SEL中的每一个可以从行驱动器1200输出。选择晶体管SX的输出信号Vout可以被提供给列线CL。此外，尽管在图3中示出了单个光电二极管PD和单个传送晶体管TX，但是每个像素1110可以利用共享浮动扩散区域FD的多个光电二极管PD和多个传送晶体管TX来实现。

图4示出了根据一些实施例的用于说明计数器的示例。参考图4，计数码生成器1431可以输出5位计数码(CODE<0>，CODE<1>，CODE<2>，CODE<3>和CODE<4>)。此外，可以改变由计数码生成器1431生成的计数码的位数。参考图4，根据一些实施例的多个计数器1430A中的每一个可以包括计数码生成器1431、多个锁存器LAT0至LAT4、多个掩蔽电路(掩蔽电路0至掩蔽电路4)以及操作电路1439。

计数码生成器1431可从定时信号生成器1600接收码生成时钟信号CODE_EN，并根据码生成时钟信号CODE_EN输出计数码(CODE<0>至CODE<4>)。从计数码生成器1431输出的计数码(CODE<0>至CODE<4>)可以被锁存到对应的锁存器LAT4至LAT0。

例如，多个锁存器LAT0至LAT4分别锁存相应的计数码(CODE<0>至CODE<4>)。在下文中，将描述锁存器LAT0 1434的操作。此外，其他锁存器LAT1至LAT4可以以与锁存器LAT0相似的方式操作。锁存器LAT0可以基于从比较器1410输出的比较结果信号COMP_OUT的电平来锁存计数码Code<0>，并且可以将计数码Code<0>传输到操作电路1439。

掩蔽电路1435可以被连接在锁存器1434和操作电路1439之间。掩蔽电路1435可以将计数码Code<0>从锁存器1434传输到操作电路1439。掩蔽电路1435可以连接到多个锁存器LAT1至LAT4中的每个。在下文中，将描述连接到用于锁存计数码CODE<0>的锁存器LAT0的掩蔽电路1435的操作。此外，其他掩蔽电路(掩蔽电路1至4)可以以类似的方式操作。例如，掩蔽电路1435还可以被称为传输控制电路。

操作电路1439可以连接到掩蔽电路1435，可以接收由计数码生成器1431生成并由锁存器LAT0锁存的计数码Code<0>，并且可以生成计数值作为数字信号。操作电路1439可以进一步包括加法器。加法器可以将与码(CODE<0>至CODE<4>)相对应的计数值相加，并且可以输出计数值的总和。

图5示出了根据一些实施例的用于说明掩蔽电路的示例。参考图5，掩蔽电路1435可以包括传输晶体管(pass transistor)。根据一些实施例，掩蔽电路1435还可以包括传输晶体管，该传输晶体管根据计数使能时钟信号CNT_EN的逻辑电平来确定是打开还是闭合开关。

掩蔽电路1435的传输晶体管可以包括例如PMOS晶体管和NMOS晶体管。例如，可以将计数使能时钟信号CNT_EN输入到传输晶体管的PMOS晶体管的栅极，并且可以将反相计数使能时钟信号输入到传输晶体管的NMOS晶体管的栅极。例如，计数使能时钟条信号可以是计数使能时钟信号CNT_EN的反相信号。因此，掩蔽电路1435可以具有断开(switch-off)状态，使得当计数使能时钟信号CNT_EN为逻辑高电平时，计数码Code<0>可以不被传输到操作电路1439。此外，掩蔽电路1435可以具有导通(switch-on)状态，使得当计数使能时钟信号CNT_EN为逻辑低电平时，可以将计数码Code<0>传输到操作电路1439。

图6示出了根据一些实施例的用于说明码转换电路和码选择电路的示例。参考图6，根据一些实施例的模数转换器(ADC)1400可以进一步包括多个码转换电路1436和多个码选择电路1437。

例如，多个码转换电路1436之一可以将从掩蔽电路1435输入的计数码Code<0>转换为二进制码Code_B<0>，并且可以输出二进制码Code_B<0>。根据一些实施例，计数码生成器1431可以输出格雷码(gray code)作为计数码Code<0>。多个码转换电路1436之一可以将计数码Code<0>转换为二进制码Code_B<0>。此外，可以在操作电路1439中计算二进制码Code_B<0>，并输出计算出的二进制码Code_B<0>。多个码转换电路1436可以被配置为分别接收码(CODE<0>至CODE<4>)。例如，当来自计数码生成器1431的计数码(CODE<0>至CODE<4>)是5位时，如图6所示，码转换电路1436的数量可以是五，使得五个码转换电路1436可以分别接收5位计数码(CODE<0>至CODE<4>)。此外，五个码转换电路1436可以输出5位二进制码(CODE_B<0>至CODE_B<4>)。

例如，多个码选择电路1437可以被配置为分别接收二进制码(CODE_B<0>至CODE_B<4>)。例如，当来自多个码转换电路1436的二进制码(CODE_B<0>至CODE_B<4>)为5位时，码选择电路1437的数量为五，使得五个码选择电路1437可以分别接收5位二进制码(CODE_B<0>至CODE_B<4>)。

码选择电路1437可以选择二进制码(CODE_B<0>至CODE_B<4>)，并且可以将所选择的二进制码传输到操作电路1439。例如，可以在电路1439中添加所传输的二进制码。例如，可以顺序地选择第一二进制码CODE_B<0>、第二二进制码CODE_B<1>、第三二进制码CODE_B<2>、第四二进制码CODE_B<3>和第五二进制码CODE_B<4>以按此顺序被传输到操作电路1439。操作电路1439可以添加所传输的二进制码并且可以输出结果。

图7示出了根据一些实施例的用于说明模数转换器(ADC)的操作的主要信号的波形。下面将参考图2至图7描述根据实施例的模数转换器(ADC)的操作。

可以通过比较模拟像素信号PX_OUT和可能以预定恒定斜率下降的参考信号RAMP来执行将由像素阵列1100的多个像素1110生成的模拟像素信号PX_OUT转换为数字信号的方法。例如，可以基于参考信号RAMP与来自多个像素1110的像素信号PX_OUT的值一致的时间段来执行转换模拟像素信号PX_OUT的方法。参考图7，该方法可以通过以下方法来执行：通过从值开始下降的第一时间点t0开始计数到参考信号RAMP和像素信号PX_OUT彼此一致的第二时间点t1来获得与像素信号PX_OUT的每个幅度相对应的计数结果值。例如，第一时间点t0可以是参考信号RAMP的生成时间点，并且第二时间点t1可以对应于参考信号RAMP和像素信号PX_OUT之间的交叉点。例如，像素信号PX_OUT可以包括视频信号分量Vsig和复位分量Vrst。例如，视频信号分量Vsig可以在复位分量Vrst之后生成，如图7所示。计数值可以是像素信号PX_OUT的计数完成时的计数数量，或者计数值可以是像素信号PX_OUT的计数完成之前的计数数量。

计数器复位信号CNT_RST可以由计数器控制器1620激活(例如，逻辑高)达预定时段。计数器1430A的计数值可以通过激活的计数器复位信号被复位为初始值。可以将参考信号RAMP从参考信号生成器1610输入到比较器1410。比较器1410可以将参考信号RAMP的电压与从列线输入的像素信号PX_OUT的电压进行比较，作为模拟电路1300的输出信号。例如，模拟电路1300的输出信号PX_OUT可以被称为像素信号PX_OUT。

根据一些实施例，参考图7，图像传感器1000可以执行第一读取操作和第二读取操作。例如，可以执行第一读取操作以获得像素信号PX_OUT的复位分量Vrst，并且可以执行第二读取操作以获得像素信号PX_OUT的视频信号分量Vsig。例如，可以从第一时间点t0到第三时间点t2执行第一读取操作。例如，参考信号RAMP可以在第一时间点t0开始下降并且可以在第三时间点t2以恒定的斜率连续下降。在第二时间点t1，参考信号RAM可以等于像素信号PX_OUT。因此，比较器1410可以将比较结果信号COMP_OUT从逻辑高电平反相为逻辑低电平。例如，计数器1430A可以在第二时间点t1停止计数操作，在第二时间点t1，比较器1410的比较结果信号COMP_OUT变为逻辑低电平，并且可以将计数操作的计数结果锁存为数字数据。根据一些实施例，计数码(CODE<0>至CODE<4>)可以对应于计数结果并且可以被锁存到锁存器1434。

例如，参考图5和图7，可以将计数使能时钟信号CNT_EN输入到计数码生成器1431。例如，可以在第一时间点t0将计数使能时钟信号CNT_EN改变为逻辑高电平并且可以维持逻辑高电平到第三时间点t2，即在参考信号RAMP以恒定的斜率连续下降时。此外，在第三时间点t2，计数使能时钟信号CNT_EN可以改变为逻辑低电平，并且参考信号RAMP可以变得大于像素信号PX_OUT。例如，在第三时间点t2之后，可以不将具有逻辑高电平的计数使能时钟信号CNT_EN提供给计数码生成器1431。

因此，针对计数器1430A的计数结果值CNT_OUT的计数操作可以在作为参考信号RAMP的生成时间点的第一时间点t0开始。当比较器1410通过其比较操作输出反相的输出信号时，可以通过对从第一时间点t0到第二时间点t1的时钟信号进行计数来获得与复位分量Vrst的电压幅度相对应的计数值。根据一些实施例，第一感测周期可以被称为从第一时间点t0到第三时间点t2的时段，在该时段中执行图像传感器1000的第一读取操作。

例如，在图像传感器1000的第一次读取操作完成之后并且在第二次读取操作开始之前，计数器1430A可以根据从计数器控制器1620输入的反相信号将计数值设置为与相同的计数值的绝对值相对应的负数。图像传感器1000的第二读取操作可以用于获得视频信号分量Vsig。例如，可以通过从第二读取操作的读取结果中去除复位分量Vrst来获得视频信号分量Vsig。

例如，在图像传感器1000的第二读取操作中，第二读取操作的读取结果可以对应于针对每个像素1110的入射光量，并且可以包括复位分量Vrst的电压大小和电压视频信号分量Vsig的电压大小。例如，可以以类似于第一读取操作的方式执行第二读取操作。

对于图像传感器1000的第二读取操作，比较器1410可以将比较结果信号COMP_OUT从逻辑低电平反相为逻辑高电平。例如，当参考信号RAMP开始下降时，在第四时间点t3，比较器1410的比较结果信号COMP_OUT可以从逻辑低电平变为逻辑高电平，并且可以保持逻辑高电平至当参考信号RAMP变得等于像素信号PX_OUT时的第五时间点t4。例如，当比较器1410的比较结果信号COMP_OUT被反相时，模数转换器(ADC)1400中的多个计数器1430A可以在第五时间点t4停止计数操作，并且可以锁存计数操作的计数结果直到第五时间点t4作为数字数据。根据一些实施例，锁存的计数结果可以被实现为计数码(CODE<0>至CODE<4>)。因此，可以在第四时间点t3和第五时间点t4之间(例如，在第二感测周期中)运行第二读取操作的计数操作。

例如，计数使能时钟信号CNT_EN可以被输入到计数器1430A。当参考信号RAMP开始下降时，可以在第四时间点t3触发计数使能时钟信号CNT_EN。参考信号RAMP可以在第六时间点t5之前以恒定的斜率下降。计数使能时钟信号CNT_EN可以在第六时间点t5之前保持逻辑高电平。例如，在第六时间点t5之后，具有逻辑高电平的计数使能时钟信号CNT_EN可以不被提供给计数器1430A。

例如，在第二读取操作中，计数器1430A的计数结果值CNT_OUT的计数操作可以在作为参考信号RAMP的生成时间点的第四时间点t3开始。例如，在第一次读取之后，根据反相信号IVS，计数器1430A中的计数值可以变为与复位分量Vrst的绝对值相对应的负数。换句话说，对计数结果值CNT_OUT的计数操作可以从与复位分量Vrst的绝对值相对应的负数的初始计数值开始。因此，计数结果值CNT_OUT可以对应于视频信号分量Vsig，因为由于与复位分量Vrst的绝对值相对应的负数的初始计数值而去除了复位分量Vrst。结果，由于在第二读取操作期间计数器1430A开始在与复位分量Vrst的绝对值相对应的负数进行计数，所以可能不需要用于从计数结果值CNT_OUT中去除复位分量Vrst的附加减法操作。因此，可以将与视频信号分量Vsig相对应的计数结果值CNT_OUT保持在计数器1430A中。

例如，通过第二读取操作生成的计数结果值CNT_OUT可以是与“(Vrst+Vsig)+(-Vrst)＝Vsig”相对应的数字值。此外，尽管在图3中说明了根据反相信号IVS去除复位分量Vrst，然而通过在复位信号的情况下执行向下计数操作，并且在视频信号的情况下执行向上计数操作，可以获得相同的结果。

根据一些实施例的掩蔽电路1435可以被控制为仅在其中驱动操作电路1439的时段中消耗功率。例如，从第一时间点t0到第二时间点t2，即，当计数使能时钟信号CNT_EN处于逻辑高电平并且当计数码Code<0(作为比较器1410的比较结果信号COMP_OUT的计数值)被存储在锁存器1434中时，可能不需要操作电路1439的操作。例如，由于掩蔽电路1435的开关可以被打开以阻止从第一时间点t0到第二时间点t2将计数码Code<0>传输到操作电路1439，因此可能不需要操作电路1439的操作。例如，可以从第三时间点t2到第四时间点t3运行操作电路1439的操作，即，当计数码Code<0>被存储在锁存器1434中时、当计数使能时钟信号CNT_EN处于逻辑低电平时并且当掩蔽电路1435的开关被短路以允许将计数码Code<0>传输到操作电路1439时。

结果，当不需要操作电路1439的操作时，可以通过停止操作电路1439来减少计数器1430A的功耗。相反，如果需要用于从计数结果值CNT_OUT中去除复位分量Vrst的附加减法操作，则操作电路1439可以从第三时间点t2到第四时间点t3执行附加减法，使得计数器1430A的功耗可以不减少。此外，可以不使用延迟电路将比较器1410的比较结果信号COMP_OUT转换为短脉冲，但是可以使用比较结果信号COMP_OUT的长脉冲，并且不对比较结果信号COMP_OUT应用任何按摩(massaging)方法。因此，可以防止在信号转换处理中由于延迟、外部节点的耦合等导致的信息丢失。因此，可以使由于使用延迟电路等时可能发生的外部因素(例如，耦合和功率波动)引起的信息劣化最小化。

图8示出了根据一些实施例的用于说明计数器的示例。图9a示出了根据一些实施例的用于说明去偏斜电路的示例，图9b示出了用于说明常规的延迟电路中的锁存使能时钟信号的捕获操作的示例。参考图8和9a，根据一些实施例的计数器1430B可以包括去偏斜电路1432A，该去偏斜电路1432A连接到锁存器1434的输入端子并输出锁存使能时钟信号LAT_EN，用于控制计数码Code<0>被存储在锁存器1434中的定时。

去偏斜电路1432A可以接收作为比较器1410的输出的比较结果信号COMP_OUT以及从计数器控制器1620输出的计数使能时钟信号CNT_EN，并且可以输出用于控制计数码Code<0>被存储在锁存器1434中的定时的锁存使能时钟信号LAT_EN以及具有与锁存使能时钟信号LAT_EN互补的逻辑电平的锁存使能时钟条信号LAT_EN。例如，锁存使能时钟信号LAT_EN和锁存使能时钟条信号LAT_EN可以在同一时间点被捕获并输出。根据一些实施例，锁存使能时钟信号LAT_EN的逻辑电平可以与比较结果信号COMP_OUT的逻辑电平相同。

从去偏斜电路1432A输出的锁存使能时钟信号LAT_EN和锁存使能时钟条信号可以控制多个锁存器LAT0至LAT4的锁存定时用于锁存由计数码生成器1431输出的码(CODE<0>至CODE<4>)。换句话说，多个锁存器的操作可以由差分信号或差分对(例如，锁存使能时钟信号LAT_EN和锁存使能时钟条信号)来控制。

参考图9b，在常规的延迟电路中，锁存使能时钟信号LAT_EN’和锁存使能时钟条信号的捕获定时中存在延迟，用于控制针对多个锁存器的锁存器定时。例如，可以基于延迟电路的输出信号DEL_OUT和比较器1410的输出信号COMP_OUT来输出锁存使能时钟信号LAT_EN'和锁存使能时钟条信号因此，在作为在节点(x)处的输出的锁存使能时钟条信号与锁存使能时钟信号LAT_EN'之间的、与反相器INV的栅极延迟相对应的捕获定时中存在差异，并且锁存数据(例如，计数码)中的信息可能丢失。

相反，根据实施例的计数器1430B可以利用去偏斜电路1432A使用在同一定时锁存的差分信号(例如，锁存使能时钟信号LAT_EN和锁存使能时钟条信号LAT_EN)来控制锁存器1434的存储定时。因此，可以防止信息的劣化。此外，通过使用一个差分信号(例如，锁存使能时钟信号LAT_EN和锁存使能时钟条信号LAT_EN)来控制所有锁存器LAT0至LAT4的驱动，可以改善通过切换多个位生成的电压降IR-drop。

图10示出了根据一些实施例的用于说明锁存器的示例，图11示出了用于更详细地说明图10中的锁存器的配置的示例。图12示出了根据一些实施例的用于说明去偏斜电路的输入/输出操作的波形。

参考图10和11，根据一些实施例的锁存器1434A可以包括第一三态反相器(firsttri-state inverter)1434A_0、第二三态反相器1434A_1和第三三态反相器1434A_2。第一三态反相器、第二三态反相器和第三三态反相器1434A_0、1434A_1和1434A_2可以接收输入到其使能端子的锁存使能时钟信号LAT_EN和输入到其反向使能端子的锁存使能时钟条信号LAT_EN。

第一三态反相器1434A_0可以通过其输入端子接收计数码Code<0>。第一三态反相器1434A_0的输出端子可以连接到节点(a)。第二三态反相器1434A_1可以具有连接到节点(a)的输入端子和连接到节点(b)的输出端子。第三三态反相器1434A_2可以具有连接到节点(b)的输入端子和连接到节点(a)的输出端子。

参考图12，锁存使能时钟信号LAT_EN可以具有与比较结果信号COMP_OUT相同的逻辑电平。根据一些实施例，当比较结果信号COMP_OUT的逻辑电平为逻辑高时，计数码Code<0>可以存储在锁存器1434A中。当比较结果信号COMP_OUT的逻辑电平为逻辑低时，计数码Code<0>可以不存储在锁存器1434A中。换句话说，当锁存使能时钟信号LAT_EN的逻辑电平为逻辑高时，计数码Code<0>可以存储在锁存器1434A中。当锁存使能时钟信号LAT_EN的逻辑电平为逻辑低时，计数码Code<0>可以不存储在锁存器1434中。

图13示出了根据一些实施例的用于说明去偏斜电路中的锁存使能时钟信号的捕获操作的示例。图14示出了用于说明示例性操作的示例，在该示例性操作中，从图13中的去偏斜电路输出的锁存使能时钟信号被输入到锁存器。图15示出了用于说明根据输入到图14中的锁存器的锁存使能时钟信号的锁存器的操作的波形。

参考图13至图15，根据一些实施例的去偏斜电路1432B可以不同地施加输入到锁存器1434B中包括的多个反相器的锁存使能时钟信号的捕获定时。在上述图10中所示的锁存器1434A中，当将“0”输入到计数码Code<0>时，节点(a)的位值变为“1”，节点(b)的位值变为“0”。此后，当计数码Code<0>转换为“1”时，即使节点(a)的位值可能需要转换为“0”，也会出现磁滞现象(hysteresis phenomenon)，其中第三三态输出端状态反相器1434A_2也连接到节点(a)，并试图保持值“1”。

根据一些实施例的去偏斜电路1432B可以不同地施加输入到锁存器1434B中的反相器1434B_0和1434B_2的锁存使能时钟信号的捕获定时。例如，可以将第一锁存使能时钟信号LAT_EN和第一锁存使能时钟条信号输入到第一三态反相器1434B_0的每个使能端子和反向使能端子。第二锁存使能时钟条信号和第二锁存使能时钟信号LAT_EN1可以被输入到第三三态反相器1434B_2的每个使能端子和反向使能端子。例如，参考图13，第一锁存使能时钟信号LAT_EN和第一锁存使能时钟条信号LAT_EN可以是去偏斜电路1432B的输出处的信号。第二锁存使能时钟条信号和第二锁存使能时钟信号LAT_EN1可以分别是节点(P)和节点(Q)处的信号。例如，第一锁存使能时钟信号LAT_EN和第一锁存使能时钟条信号LAT_EN可以是从第二锁存使能时钟条信号和第二锁存使能时钟信号LAT_EN1延迟栅极延迟(d)。因此，第二锁存使能时钟条信号和第二锁存使能时钟信号LAT_EN1的相位可以比第一锁存使能时钟信号LAT_EN和第一锁存使能时钟条信号的相位提前栅极延迟(d)。因此，当第一三态反相器1434B_0接收到第一锁存使能时钟信号LAT_EN和第一锁存使能时钟条信号时，第三三态反相器1434B_2可以预先接收第二锁存使能时钟条信号和第二锁存使能时钟信号LAT_EN1。结果，可以预先改变第三三态反相器1434B_2的输出值以消除滞后现象。

图16示出了根据一些实施例的用于说明计数器的示例。参考图16，根据一些实施例的计数器1430C可以包括去偏斜电路1432和掩蔽电路1435两者。去偏斜电路1432和掩蔽电路1435可以以与上述相同的方式操作。

计数器1430C可以生成锁存使能时钟信号LAT_EN并将其输出到锁存器1434的输入端子，可以接收比较结果信号COMP_OUT和计数使能时钟信号CNT_EN，并且可以基于比较结果信号COMP_OUT和计数使能时钟信号CNT_EN控制计数码Code<0>的捕获定时。

例如，去偏斜电路1432可以接收作为比较器1410的输出的比较结果信号COMP_OUT以及从计数器控制器162 0输出的计数使能时钟信号CNT_EN，并且可以输出用于控制计数码Code<0>被存储在锁存器1434中的定时的锁存使能时钟信号LAT_EN以及具有与锁存使能时钟信号LAT_EN互补的逻辑电平的锁存使能时钟条信号例如，锁存使能时钟信号LAT_EN和锁存使能时钟条信号可以在同一时间点被捕获并输出。根据一些实施例，锁存使能时钟信号LAT_EN的逻辑电平可以与比较结果信号COMP_OUT的逻辑电平相同。

由去偏斜电路1432输出的锁存使能时钟信号LAT_EN和锁存使能时钟条信号LAT_EN可以控制由计数码生成器1431输出的码(CODE<0>至CODE<4>)的多个锁存器LAT0至LAT4的锁存定时。例如，可以通过差分信号或差分对(例如，锁存使能时钟信号LAT_EN和锁存使能时钟条信号)来控制多个锁存器的整个驱动。

掩蔽电路1435可以包括传输晶体管。根据一些实施例，掩蔽电路1435可以包括传输晶体管，该传输晶体管根据计数使能时钟信号CNT_EN的逻辑电平来确定是打开(ope)还是短路(short)开关。

在掩蔽电路1435中的传输晶体管中，可以将计数使能时钟信号CNT_EN输入到PMOS晶体管的栅电极，并且可以将计数使能时钟条信号输入到NMOS晶体管的栅电极。因此，掩蔽电路1435可以操作使得当计数使能时钟信号CNT_EN的逻辑电平为逻辑高时，开关可以打开并且计数码Code<0>可以不被传输到操作电路1439。此外，掩蔽电路1435可以操作使得当计数使能时钟信号CNT_EN的逻辑电平为逻辑低时，可以使开关短路，并且可以将计数码Code<0>传输到操作电路1439。

因此，由于根据实施例的计数器1430C不通过例如延迟电路的附加电路来改变比较结果信号COMP_OUT的脉冲，因此可以防止由于外部节点的耦合等引起的信息丢失，并且可以通过仅在需要操作电路1439的操作的时段激活操作电路1439的掩蔽电路1435来减少计数器1430的功耗。另外，通过类似地通过去偏斜电路1432控制存储在多个锁存器LAT0至LAT4中的计数码(Code<0>至Code<4>)的锁存定时，可以使信息的劣化最小化，并且通过经由作为去偏斜电路1432的输出的差分信号(锁存使能时钟信号LAT_EN和锁存使能时钟条信号)驱动整个锁存器LAT0至LAT4，，IR压降可以得到改善。

通过总结和回顾，根据实施方式的模数转换器和图像传感器可以通过经由掩蔽电路选择性地激活计数器的操作来减少计数器消耗的功率。根据实施方式的模数转换器和图像传感器可以通过控制经由去偏斜电路将码存储在多个锁存器中的定时来防止信息劣化。根据实施方式的模数转换器和图像传感器可以通过控制用一个信号将码存储在多个锁存器中的定时来使电压降(voltage drop)最小化。根据实施方式的模数转换器和图像传感器可以通过不改变信号的脉冲宽度来防止由于外部因素导致的信息劣化。

本文已经公开了示例实施例，并且尽管采用了特定术语，但是仅在一般和描述性意义上使用和解释它们，而不是出于限制的目的。在某些情况下，对于本申请的本领域普通技术人员而言显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解，可以在形式和细节上进行各种改变，而不脱离如所附权利要求书中阐述的本发明的精神和范围。

Claims (20)

1.一种模数转换器，包括：

计数码生成器，从时钟信号生成器接收码生成时钟信号，并根据所述码生成时钟信号输出计数码；

锁存器，锁存所述计数码；

操作电路，生成所述计数码的计数值并基于所述计数值输出数字信号；以及

传输控制器，将所述计数码从所述锁存器传输到所述操作电路，所述传输控制器根据从所述时钟信号生成器生成的计数使能时钟信号的逻辑电平来确定是否传输所述计数码，

其中，所述计数使能时钟信号的逻辑电平是根据所述计数码是否存储和保持在所述锁存器中而被确定的。

2.根据权利要求1所述的模数转换器，其中，所述传输控制器连接在所述锁存器和所述操作电路之间。

3.根据权利要求2所述的模数转换器，其中，所述传输控制器包括至少一个传输晶体管，用于根据所述计数使能时钟信号的逻辑电平来控制开关的导通和断开操作。

4.根据权利要求3所述的模数转换器，其中：

当所述计数使能时钟信号的逻辑电平为逻辑高时，所述开关断开，并且不将所述计数码传输到所述操作电路，以及

当所述计数使能时钟信号的逻辑电平为逻辑低时，所述开关导通，并且将所述计数码传输到所述操作电路。

5.根据权利要求1所述的模数转换器，其中，所述传输控制器连接到所述锁存器的输入端子，所述传输控制器控制当所述计数码被锁存到所述锁存器时的定时。

6.根据权利要求5所述的模数转换器，其中，所述传输控制器接收所述计数使能时钟信号，并输出锁存使能时钟信号，以控制当所述计数码根据所述计数使能时钟信号的所述逻辑电平被锁存到所述锁存器时的定时。

7.根据权利要求6所述的模数转换器，其中，所述传输控制器输出具有彼此互补的逻辑电平的第一信号和第二信号作为所述锁存使能时钟信号。

8.根据权利要求7所述的模数转换器，其中，所述锁存器包括：

第一三态反相器，具有被配置为接收所述第一信号的使能端子、被配置为接收所述第二信号的反向使能端子、被配置为接收所述计数码的输入端子以及连接到第一节点的输出端子；

第二三态反相器具有连接到所述第一节点的输入端子，以及连接到第二节点的输出端子；以及

第三三态反相器，具有连接到所述第二节点的输入端子，以及连接到所述第一节点的输出端子。

9.根据权利要求8所述的模数转换器，其中：

与所述第一信号互补的第三信号被输入到所述第三三态反相器的使能端子，以及

与所述第二信号互补的第四信号被输入到所述第三三态反相器的反相使能端子。

10.根据权利要求9所述的模数转换器，其中，所述第三信号和所述第四信号的相位分别相对于所述第一信号和所述第二信号的相位提前。

11.根据权利要求5所述的模数转换器，其中：

所述传输控制器接收通过将输入信号的电平与参考信号的电平进行比较而生成的比较结果信号以及计数使能时钟信号，以及

所述传输控制器输出锁存使能时钟信号，以控制当所述计数码基于所述计数使能时钟信号的逻辑电平和所述比较结果信号的逻辑电平被锁存到所述锁存器时的定时。

12.根据权利要求11所述的模数转换器，其中，所述锁存使能时钟信号具有与所述比较结果信号的逻辑电平相同的逻辑电平。

13.根据权利要求11所述的模数转换器，其中：

当所述比较结果信号的逻辑电平为逻辑高时，所述计数码被锁存到所述锁存器，以及

当所述比较结果信号的逻辑电平为逻辑低时，所述计数码不被锁存到所述锁存器。

14.一种模数转换器，包括：

比较器，在第一感测周期内接收第一像素信号，并在第二感测周期内接收第二像素信号；以及

计数器，根据计数使能时钟信号输出所述第二像素信号的数字信号；

其中，在所述第一感测周期和所述第二感测周期中，当所述计数使能时钟信号为第一电平时，所述计数器不输出所述数字信号，以及当所述计数使能时钟信号为不同于所述第一电平的第二电平时，所述计数器输出所述数字信号，

其中，所述第一电平是当计数码未被存储和保持在锁存器中时的逻辑电平，以及

其中，所述第二电平是当所述计数码被存储和保持在所述锁存器中时的逻辑电平。

15.根据权利要求14所述的模数转换器，其中：

所述比较器将参考信号的电平与所述第一像素信号和所述第二像素信号的电平进行比较，并输出第一比较结果信号和第二比较结果信号，以及

所述计数器在所述第一比较结果信号和所述第二比较结果信号的下降沿基于第一计数值和第二计数值输出所述数字信号。

16.根据权利要求15所述的模数转换器，其中：

所述比较器在从输入所述参考信号的第一时间点到所述第一像素信号的电平等于所述参考信号的电平的第二时间点的第一时段中输出具有逻辑高电平的所述第一比较结果信号，

所述比较器在从输入所述参考信号的第三时间点到所述第二像素信号的电平等于所述参考信号的电平的第四时间点的第二时段中输出具有逻辑高电平的所述第二比较结果信号，以及

所述计数器在所述第一时段和所述第二时段中生成所述第一计数值和所述第二计数值。

17.根据权利要求14所述的模数转换器，其中：

计数码生成器，被配置为输出彼此不同位的第一计数码和第二计数码，所述计数器包括：

第一锁存器和第二锁存器，分别锁存所述第一计数码和所述第二计数码；

操作电路，连接到所述第一锁存器和所述第二锁存器的端子，并基于所述第一计数码和所述第二计数码输出所述数字信号；以及

传输控制器，分别通过所述第一锁存器和所述第二锁存器将所述第一计数码和所述第二计数码传输到所述操作电路，所述传输控制器根据所述计数使能时钟信号的逻辑电平来确定是否传输所述第一计数码和所述第二计数码。

18.一种图像传感器，包括：

像素阵列，包括多个像素；

参考信号生成器，输出参考信号；以及

模数转换器，接收参考信号和从连接到列线的每个像素输出的像素信号，

其中，所述模数转换器包括：

比较器，将所述像素信号与所述参考信号进行比较并输出比较结果信号，

计数码生成器，从时钟信号生成器接收码生成时钟信号，并根据所述码生成时钟信号输出计数码，

锁存器，锁存所述计数码，

连接到所述锁存器的端子的操作电路，生成所述计数码的计数值，并基于所述计数值输出所述像素信号的数字信号，以及

传输控制器，通过所述锁存器将所述计数码传输到所述操作电路，所述传输控制器根据从所述时钟信号生成器生成的计数使能时钟信号的逻辑电平，确定是否传输所述计数码，

其中，所述计数使能时钟信号的逻辑电平是根据所述计数码是否存储和保持在所述锁存器中而被确定的。

19.根据权利要求18所述的图像传感器，其中：

所述计数码生成器输出N位计数码，以及

所述锁存器包括N个锁存电路，以锁存所述N位计数码中的每一个。

20.根据权利要求19所述的图像传感器，其中：

所述传输控制器连接到所述N个锁存电路中的每一个的输入端子，并基于所述计数使能时钟信号和所述比较结果信号输出用于激活N个锁存器的锁存使能时钟信号，以及

所述N个锁存器根据所述锁存使能时钟信号在同一定时锁存所述N位计数码中的每一个。