CN100550203C - 非易失性存储器件的页面缓冲器及其编程和读取方法 - Google Patents
非易失性存储器件的页面缓冲器及其编程和读取方法 Download PDFInfo
- Publication number
- CN100550203C CN100550203C CNB2005100036358A CN200510003635A CN100550203C CN 100550203 C CN100550203 C CN 100550203C CN B2005100036358 A CNB2005100036358 A CN B2005100036358A CN 200510003635 A CN200510003635 A CN 200510003635A CN 100550203 C CN100550203 C CN 100550203C
- Authority
- CN
- China
- Prior art keywords
- data
- latch units
- latch
- page buffer
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 44
- 238000003860 storage Methods 0.000 claims abstract description 29
- 238000013500 data storage Methods 0.000 claims abstract description 16
- 230000005611 electricity Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 102100038204 Large neutral amino acids transporter small subunit 1 Human genes 0.000 description 26
- 108091006232 SLC7A5 Proteins 0.000 description 26
- 102100034693 Large neutral amino acids transporter small subunit 4 Human genes 0.000 description 15
- 101100454355 Rattus norvegicus Slc7a8 gene Proteins 0.000 description 15
- 101150013310 Slc43a2 gene Proteins 0.000 description 15
- 101000708573 Homo sapiens Y+L amino acid transporter 2 Proteins 0.000 description 13
- 102100038235 Large neutral amino acids transporter small subunit 2 Human genes 0.000 description 13
- 108091006238 SLC7A8 Proteins 0.000 description 13
- 102100032803 Y+L amino acid transporter 2 Human genes 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 241001269238 Data Species 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Abstract
一种非易失性存储器件的页面缓冲器及其编程和读取方法。该页面缓冲器包括：存储数据的第一锁存单元；存储数据的一个或多个第二锁存单元；连接在第一和第二锁存单元之间的传输单元，将存储在第一锁存单元中的数据传输到第二锁存单元；路径选择单元，在读取操作中从位线读出数据并将读出的数据存储在第一锁存单元中，在编程操作中将数据从第一和第二锁存单元传输到位线；读出单元，允许路径选择单元读出数据，或从位线接收的数据存储在第一锁存单元中；数据I/O单元，将数据从数据线传输到第一和第二锁存单元或将存储在第一和第二锁存单元中的数据传输到数据线。通过使用数据锁存器减少了页面缓冲器的数目。可防止由于读出节点的耦合电容的故障现象。
Description
技术领域
本发明涉及一种半导体存储器件及其编程和读取方法，尤其涉及一种非易失性存储器件的页面缓冲器(page buffer)及其编程和读取方法。
背景技术
半导体存储器件可被分为供电停止时存储的信息被擦除的易失性存储器件和即使供电停止也保存信息的非易失性存储器件。非易失性存储器件可包括EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、闪存器件等。
在闪存器件中，存储数据的存储单元包括单元晶体管。每个单元晶体管具有控制门和浮动门。闪存器件使用穿过绝缘膜的隧道现象来存储信息。
根据单元的结构，闪存器件可被分类为NOR型闪存器件和NAND型闪存器件。NOR型闪存器件经常被用来以非顺序方式高速读取小量信息，然而NAND型闪存器件经常被用来以顺序方式读取信息。NAND型闪存器件使用页面缓冲器来编程或存储数据。
图1是现有技术中的单元阵列区和页面缓冲器的示意布局图。在图1中，A′和B′分别为“A”与“B”部分的放大图，且标记10代表单元阵列区。
如图1所示，传统页面缓冲器具有其中考虑页面缓冲器的布局而堆栈四个页面缓冲器的结构。然而由于此原因，用于同一存储单元阵列的偶数页面缓冲器由于布局上的差异而具有不同的形状。因此，在读取操作期间，为页面缓冲器的读出节点的SO节点被浮动，并且SO节点被外部影响的程度变得不同，使得四个页面缓冲器具有不同的读出差异。因此，存在测试中发生错误的问题。即，在读取操作期间，读出节点被浮动。因此，存在读出节点在检测数据时没有检测到正确值，且因此由于与相邻读出节点的耦合电容而产生故障的问题。此外，随着半导体技术的发展，页面缓冲器的布局变得困难，并因此使用几级的页面缓冲器。因此，由于读出节点间的耦合电容的故障更多的成为问题。
发明内容
本发明的一个目的是，提供一种非易失性存储器件的页面缓冲器，其中可以防止读出节点间的耦合电容。
本发明另一个目的是，提供一种编程非易失性存储器件的方法。
本发明再一个目的是，提供一种读取非易失性存储器件的方法。
根据本发明的优选实施例，提供一种非易失性存储器件的页面缓冲器，包括：用于存储数据的第一锁存单元；一个或多个用于存储数据的第二锁存单元；连接在第一锁存单元和第二锁存单元之间的传输单元，用于将存储在第一锁存单元中的数据传输到第二锁存单元；路径选择单元，用于在读取操作中，从位线读出数据并将读出的数据存储在第一锁存单元中，并在编程操作中，将数据从第一和第二锁存单元传输到位线；读出单元，用于允许路径选择单元读出数据，或允许从位线接收的数据存储在第一锁存单元中；以及数据I/O单元，用于将数据从数据线传输到第一和第二锁存单元，或将存储在第一和第二锁存单元中的数据传输到数据线。
此外，根据本发明，提供一种编程非易失性存储器件的方法，包括下列步骤：将数据存储到第一锁存单元中；顺序将数据存储到多个第二锁存单元中，第二锁存单元的数目比将被读取或编程的多个位线对的数目少一个；以及选择将被编程的存储单元，并根据程序控制信号，将存储在第一锁存单元和第二锁存单元中的数据编程到选择的存储单元中。
此外，根据本发明，提供一种读取非易失性存储器件的方法，包括下列步骤：读出选择的存储单元的数据并将读出的数据存储在第一锁存单元中，其中，该非易失性存储器件包括用于读出数据并存储读出的数据的第一锁存单元和多个第二锁存单元，第二锁存单元的数目比将被读取或编程的多个位线对的数目少一个；通过传输单元将存储在第一锁存单元中的数据存储到第二锁存单元中；如果数据被从第一锁存单元传输到第二锁存单元，则断开所述传输单元以电分离第一锁存单元和第二锁存单元；通过重复执行下列步骤将数据存储到所有多个第二锁存单元中：将一新数据存储在第一锁存单元中，通过传输单元将存储在第一锁存单元中的新数据存储在其它第二锁存单元中，如果新数据被从第一锁存单元传输到其它第二锁存单元，则断开传输单元以电分离第一锁存单元和其它第二锁存单元；在第一锁存单元中存储另一新数据；以及通过数据I/O单元将存储在第一锁存单元和第二锁存单元中的数据顺序输出到数据线。
附图说明
图1为现有技术中的单元阵列区和页面缓冲器的示意布局图；
图2为一等效电路图，示出了NAND型闪存器件的一些单元阵列区；
图3为根据本发明的优选实施例的单元阵列区和页面缓冲器的示意布局图；以及
图4为根据本发明的优选实施例的页面缓冲器的电路图。
具体实施方式
以下，将参考附图详述本发明的优选实施例。由于提供优选实施例用于本领域技术人员能够理解本发明，可以用各种方式做出修改，本发明的范围不限于后面描述的优选实施例。相同标记用来标识相同或相似的部件。
图2为一等效电路图，示出了NAND型闪存器件的一些单元阵列区。
参考图2，NAND型闪存的单元阵列区包括多个串S1、S2、S3和S4。16或32个单元连接至1个串。每个串S1、S2、S3和S4包括一个漏极选择晶体管DST、多个单元晶体管C1到Cn和一个源极选择晶体管SST。漏极选择晶体管DST的漏极区连接至位线Ble和Blo，且源极选择晶体管SST的源极区连接至公共源极线CSL。单元晶体管C1到Cn的栅极端连接至字线WL1到WLn。漏极选择晶体管DST的栅极端连接至漏极选择线DSL，以及源极选择晶体管SST的栅极端连接至源极选择线SSL。位线Ble和Blo连接到位线选择电路(见图4的“100”)，其在编程和读取操作中选择位线Ble和Blo之一，将选择的位线连接至第一读出节点SO1并使未选择的位线浮动。页面缓冲器(见图4的“170”)连接至位线选择电路。
图3为根据本发明的优选实施例的单元阵列区和页面缓冲器的示意布局图。图4为根据本发明的优选实施例的页面缓冲器的电路图。在图3中，C’和D′是C和D部分的放大图，且标记CA表示单元阵列区。
参考图3和图4，页面缓冲器170能够执行各种功能。如果将从选择的页面的存储单元读取数据，则页面缓冲器170首先读出选择的页面的数据然后锁存读出的数据。这被称为一个“读出操作”。另外，如果将从选择的页面的存储单元编程数据，页面缓冲器170暂时存储从外部接收的程序数据。这被称为一个“数据加载操作”。如果执行了用于验证被编程/擦除的单元是否具有目标门限电压(或编程/擦除的单元被充分编程/擦除)的验证操作，页面缓冲器170读出所选页面的存储单元的数据位，并以与读出操作相同的方式锁存读出的数据位。
页面缓冲器170包括用于存储数据的第一锁存单元120；一个或多个用于存储数据的第二锁存单元130；分别连接在第一锁存单元120和第二锁存单元130之间的传输单元140，用于将存储在第一锁存单元120中的数据传输到第二锁存单元130；连接至位线(位线选择电路)的路径选择单元110，其中，在读取操作中，路径选择单元110从位线Ble和Blo读出数据，并将读出的数据存储在第一锁存单元120中，在编程操作中，将数据从第一和第二锁存单元120、130传输到位线Ble和Blo；读出单元150，其允许路径选择单元110读出数据，或允许从位线Ble和Blo接收的数据被存储在第一锁存单元120中；以及数据I/O单元160，用于将数据从数据线I/O传输到第一和第二锁存单元120和130，或将存储在第一和第二锁存器120和130中的数据传输到数据线I/O。
页面缓冲器170进一步包括第一锁存单元120和一个或多个第二锁存单元130，用于存储数据。第一锁存单元120包括由反相器INV1、INV2组成的第一锁存器LAT1以及第一和第二锁存器节点Q1、/Q1。第一锁存单元120还包括连接在第一锁存器节点Q1与地电压端(Vss)之间的第七NMOS晶体管N7，其是用于初始化第一锁存器节点Q1的下拉晶体管。第二锁存单元130包括第二至第四锁存器LAT2、LAT3和LAT4。第二锁存器LAT2包括反相器INV3、INV4以及第一和第二锁存器节点Q2、/Q2。第三锁存器LAT3包括反相器INV5、INV6以及第一和第二锁存器节点Q3、/Q3。第四锁存器LAT4包括反相器INV7、INV8以及第一和第二锁存器节点Q4、/Q4。此时，第二锁存单元130的数目可以比要被读取或编程的多个位线对Ble和Blo的数目少一个。在此实施例中，示出了三个锁存器LAT2、LAT3、LAT4。
每个传输单元140连接在第一锁存单元120和第二锁存单元130之间，其将存储在第一锁存单元120中的数据传输到第二锁存单元130。传输单元140分别包括NMOS晶体管N8、N9、N10，分别由传输控制信号T2、T1、T0控制。此时，当将存储在第一锁存单元120中的数据传输到第二锁存单元130时，传输控制信号T2、T1和T0控制NMOS晶体管N8、N9、N10导通，当数据被存储在第二锁存单元130中时，传输控制信号T2、T1和T0控制NMOS晶体管N8、N9、N10断开。具体地，第八NMOS晶体管N8连接在第一锁存器LAT1和第二锁存器LAT2之间。该第八NMOS晶体管N8由传输控制信号T2控制。第九NMOS晶体管N9连接在第一锁存器LAT1和第三锁存器LAT3之间。该第九NMOS晶体管N9由传输控制信号T1控制。第十NMOS晶体管N10连接在第一锁存器LAT1和第四锁存器LAT4之间。该第十NMOS晶体管N10由传输控制信号T0控制。
路径选择单元110包括：连接至位线对的多个第一读出节点SO1；用于读出数据的第二读出节点SO2；分别连接在第一读出节点SO1和第二读出节点SO2之间的第一开关N3，其中该第一开关控制读取操作；以及连接在第一锁存单元120和第一读出节点SO1之间以及第二锁存单元130和第一读出节点SO1之间的第二开关N4，其中该第二开关控制编程操作。具体地，每个第三NMOS晶体管N3连接在位线选择电路100和第二读出节点SO2之间。第三NMOS晶体管N3由读取控制信号READ控制。第四NMOS晶体管N4由编程控制信号PGM来导通和断开，且第四NMOS晶体管N4分别连接在第一读出节点SO1和锁存器LAT1、LAT2、LAT3和LAT4的第一锁存器节点Q1、Q2、Q3和Q4之间。此时，第一读出节点SO1的数目与将被读取或编程的多个位线对Ble和Blo的数目相同。在此实施例中，第一读出节点SO1的数目为4。
每个位线选择电路100连接到位线对Ble和Blo。第一NMOS晶体管N1连接在位线Ble和第一读出节点SO1之间。第一NMOS晶体管N1由控制信号BSLe控制。第二NMON晶体管N2连接在位线Blo和第一读出节点SO1之间。第二NMOS晶体管N2由控制信号BSLo控制。第一和第二NMOS晶体管N1、N2用于在编程/读取操作时，选择位线Ble和Blo之一，将选择的位线连接到第一读出节点SO1并使未被选择的位线浮动。
读出单元150包括上拉晶体管P和下拉晶体管N5、N6，上拉晶体管P连接在电源电压端(Vcc)和第二读出节点SO2之间并由控制信号PRECHb控制，用于将第二读出节点SO2预充电至电源电压值(Vcc)，下拉晶体管N5、N6串联在第一锁存单元120和地电压端(Vss)之间，并分别由第二读出节点SO2的电压值和锁存器控制信号LATCH控制。具体地，PMOS晶体管P连接在电源电压端(Vcc)和第二读出节点SO2之间。PMOS晶体管P由预充电控制信号PRECHb控制。第五和第六NMOS晶体管N5、N6串联在第一锁存器LAT1的第二锁存器节点/Q1和地电压端(Vss)之间。第五和第六NMOS晶体管N5、N6分别由第二读出节点SO2的电压值和控制信号LATCH控制。
以相应方式，数据I/O单元160包括晶体管N11、N12、N13和N14，分别连接在数据线I/O和第一锁存单元120之间以及数据线I/O和第二锁存单元130之间。NMOS晶体管N11、N12、N13和N14由I/O控制信号YA3、YA2、YA1和YA0控制，用于控制从数据线I/O接收的数据传输到第一和第二锁存单元120、130，或是存储在第一和第二锁存单元120、130中的数据传输到数据线I/O。这些控制信号YA3、YA2、YA1和YA0基于行地址信息而产生。具体地，第11到第14NMOS晶体管N11、N12、N13和N14连接在锁存器LAT1、LAT2、LAT3和LAT4的第一锁存器节点Q1、Q2、Q3和Q4和数据线I/O之间。第11到第14NMOS晶体管N11、N12、N13和N14由控制信号YA3、YA2、YA1和YA0导通或断开。
现在将描述编程操作。
来自数据线I/O的数据被加载到各个锁存器120和130。根据编程信号PGM，被加载的数据通过连接至位线Ble和Blo的第四NMOS晶体管N4被编程到存储单元中。此时，锁存单元120、130以字节(相当于8位)为单位加载数据。
现在将详细描述编程操作。数据I/O单元160的第11NMOS晶体管N11被导通，将被编程的数据从数据线I/O加载至第一锁存器LAT1的第一锁存器节点Q1。如果数据被存储在第一锁存器LAT1的第一锁存器节点Q1中，则断开第11NMOS晶体管N11。然后导通数据I/O单元160的第12NMOS晶体管N12，将被编程的数据从数据线I/O加载至第二锁存器LAT2的第一锁存器节点Q2。如果数据被存储在第二锁存器LAT2的第一锁存器节点Q2中，则断开第12NMOS晶体管N12。接着导通数据I/O单元160的第13NMOS晶体管N13，将被编程的数据从数据线I/O加载至第三锁存器LAT3的第一锁存器节点Q3。如果数据被存储在第三锁存器LAT3的第一锁存器节点Q3中，则断开第13NMOS晶体管N13。之后，导通数据I/O单元160的第14NMOS晶体管N14，将被编程的数据从数据线I/O加载至第四锁存器LAT4的第一锁存器节点Q4。如果数据被存储在第四锁存器LAT4的第一锁存器节点Q4中，则断开第14NMOS晶体管N14。这样，将被编程的数据顺序存储在第一至第四锁存器LAT1至LAT4中。根据编程控制信号PGM，存储在第一至第四锁存器LAT1至LAT4中的数据经由第四NMOS晶体管N4被编程到存储单元阵列的一页中。
下面将描述读取操作。
在读取操作或程序验证操作中，存储在选择页面的存储单元中的数据经由第一锁存单元120被读出。为了执行程序验证操作，首先放电位线Ble和Blo以及第二读出节点SO2。之后，用给定电压充电选择的位线(如Ble)然后被浮动。
为了执行读取操作，初始化第一锁存单元120的第一锁存器节点Q1。为了通过第一锁存器节点Q1的初始化使第一锁存器节点Q1取逻辑低电平″0″，将控制信号SET从低电平移至高电平，使得第7NMOS晶体管N7导通。在第一锁存器节点Q1初始化之后，控制信号SET保持低电平。
之后，第二读出节点SO2被预充电。为此，当控制信号PRECHb从高电平移至低电平时，第二读出节点SO2变成电源电压值(Vcc)。当第二读出节点SO2变成电源电压值(Vcc)时，第五NMOS晶体管N5被导通，第二锁存器节点/Q1保持逻辑高电平“1”，以及第一锁存器节点Q1保持逻辑低电平“0”。此时，控制信号LATCH为低电平(LOW)，且第六NMOS晶体管N6被断开。
为了执行读取操作，如果控制信号LATCH变成高电平，则第六NMOS晶体管N6被导通，以及控制信号READ变成高电平，从而导通第三NMOS晶体管N3。
位线选择电路100选择一位线并读出被读出单元的数据。
如果选择的存储单元没有被编程，则提供给第二读出节点SO2的电流将经由选择的存储单元放电。这样会使第二读出节点SO2的电压下降低于第五NMOS晶体管N5的门限电压，因此第五NMOS晶体管N5被断开。尽管第六NMOS晶体管N6导通，第一锁存单元LAT1的状态保持不变。由于控制信号SET保持低电平，第七NMOS晶体管N7被导通，第一锁存器节点Q1具有逻辑低电平“0”的数据。
如果选择的单元被编程，则通过PMOS晶体管P提供的电流逐渐被充至第二读出节点SO2。这样使得第二读出节点SO2的电压升高超过第五NMOS晶体管N5的门限电压，因此第五NMOS晶体管N5被导通。如果第六NMOS晶体管N6被导通，则第二锁存器节点/Q1变成地电压值，第一锁存器节点Q1具有逻辑高电平“1”的数据。
如上所述，存储在第一锁存器LAT1中的第一数据通过传输晶体管N8被传输到第二锁存器LAT2。如果第一数据被从第一锁存器LAT1传输到第二锁存器LAT2，则断开传输晶体管N8以电分离第一锁存器LAT1和第二锁存器LAT2。
然后将一个新的第二数据存储在第一锁存器LAT1中。存储在第一锁存器LAT1中的第二数据通过传输晶体管N9被传输至第三锁存器LAT3。如果第二数据被从第一锁存器LAT1传输到第三锁存器LAT3，则断开传输晶体管N9以电分离第一锁存器LAT1和第三锁存器LAT3。
之后，将一个新的第三数据存储在第一锁存器LAT1中。存储在第一锁存器LAT1中的第三数据通过传输晶体管N10传输至第四锁存器LAT4。如果第三数据被从第一锁存器LAT1传输到第四锁存器LAT4，则断开传输晶体管N10以电分离第一锁存器LAT1和第四锁存器LAT4。
然后将一个新的第四数据存储在第一锁存器LAT1中。
如上所述，通过电分离第一锁存器LAT1和锁存器LAT2、LAT3和LAT4，可进行数据的传输和存储。
如上所述，存储在各个锁存器LAT1、LAT2、LAT3和LAT4中的所选单元的数据通过数据I/O单元160被顺序输出到数据线I/O。
本发明中，一个页面缓冲器可取代传统的四个页面缓冲器。同样，根据本发明，在适当布置路径选择单元110、第二锁存单元130、传输单元140和数据I/O单元160符合将被读取或编程的位线对的数目的情况下，一个页面缓冲器能够取代传统的四个或更多个页面缓冲器。
如上所述，根据本发明，通过使用数据锁存器来减少页面缓冲器的数目。由此可以防止由于读出节点的耦合电容而造成的故障现象。
另外，根据本发明，一个页面缓冲器可取代四个或更多个传统的页面缓冲器。因此，本发明优点在于，因为页面缓冲器的数目减少可以减小布局。
虽然本发明参考优选实施例做出说明，但本领域技术人员应当了解，在不背离本发明和所附权利要求书的精神和范围的情况下，可做出改变和修改。
Claims (17)
1.一种非易失性存储器件的页面缓冲器，包括：
用于存储数据的第一锁存单元；
用于存储数据的多个第二锁存单元；
连接在所述第一锁存单元和第二锁存单元之间的传输单元，用于将存储在第一锁存单元中的数据传输到第二锁存单元；
路径选择单元，在读取操作时从位线读出数据并将读出的数据存储在第一锁存单元中，在编程操作时将数据从第一和第二锁存单元传输到位线；
读出单元，用于允许所述路径选择单元读出数据，或允许从位线接收的数据被存储在第一锁存单元中；以及
数据I/O单元，用于将数据从数据线传输到第一和第二锁存单元，或将存储在第一和第二锁存单元中的数据传输到数据线。
2.如权利要求1所述的页面缓冲器，其中，所述路径选择单元包括：
多个第一读出节点，每个连接至一位线对；
用于读出数据的第二读出节点；
第一开关，分别连接在多个第一读出节点和第二读出节点之间，用于控制读取操作；以及
第二开关，连接在第一锁存单元和第一读出节点之间，以及连接在第二锁存单元和第一读出节点之间，从而控制编程操作。
3.如权利要求2所述的页面缓冲器，其中，所述第一开关包括根据读取控制信号而受控的NMOS晶体管。
4.如权利要求2所述的页面缓冲器，其中，所述第二开关包括根据编程控制信号而受控的NMOS晶体管。
5.如权利要求2所述的页面缓冲器，其中，第一读出节点的数目与将被读取或编程的多个位线对的数目相同。
6.如权利要求5所述的页面缓冲器，其中，所述第一读出节点数目为4。
7.如权利要求2所述的页面缓冲器，其中，所述读出单元包括：
上拉晶体管，连接在电源电压端和第二读出节点之间，根据用于将第二读出节点预充电到电源电压值的控制信号而受控；以及
下拉晶体管，分别串联在第一锁存单元和地电压端之间，根据第二读出节点的电压值和锁存控制信号而受控。
8.如权利要求1所述的页面缓冲器，其中，所述第一锁存单元包括：
第一反相器；
第二反相器，其输入被连接至第一锁存器节点，该第一锁存器节点是第一反相器的输出节点；以及
下拉晶体管，连接在第一锁存器节点和地电压端之间，用于初始化所述第一锁存器节点。
9.如权利要求1所述的页面缓冲器，其中，所述第二锁存单元包括具有第一反相器和第二反相器的锁存器，第二反相器的输入连接到第一锁存器节点，该第一锁存器节点是第一反相器的输出节点；
其中，所述第二反相器的输出成为第一反相器的输入。
10.如权利要求1所述的页面缓冲器，其中，所述第二锁存单元的数目比将被读取或编程的多个位线对的数目少一个。
11.如权利要求10所述的页面缓冲器，其中，所述第二锁存单元数目为4。
12.如权利要求1所述的页面缓冲器，其中，所述传输单元包括NMOS晶体管，根据传输控制信号，当向第二锁存单元传输存储在第一锁存单元中的数据时被导通，而当数据被存储在第二锁存单元中时被断开。
13.如权利要求1所述的页面缓冲器，其中，所述数据I/O单元包括以对应方式分别连接在数据线和第一锁存单元之间以及数据线和第二锁存单元之间的NMOS晶体管，其中，所述数据I/O单元将数据从数据线传输到第一和第二锁存单元，或是将存储在第一和第二锁存单元中的数据传输到数据线。
14.一种编程非易失性存储器件的方法，包括下列步骤：
在第一锁存单元中存储数据；
在多个第二锁存单元中顺序存储数据，该第二锁存单元的数目比将被读取或编程的多个位线对的数目少一个；以及
根据编程控制信号选择将被编程的存储单元，并将存储在第一锁存单元和第二锁存单元中的数据编程到选择的存储单元中。
15.如权利要求14所述的方法，其中，使用根据权利要求1至13的任一项的非易失性存储器件的页面缓冲器，来执行所述编程非易失性存储器件的方法。
16.一种读取非易失性存储器件的方法，包括下列步骤：
读出选择的存储单元的数据，并在第一锁存单元中存储读出的数据，其中，所述非易失性存储器件包括用于读出数据并存储读出的数据的所述第一锁存单元，以及多个第二锁存单元，其数目比将被读取或编程的多个位线对的数目少一个；
通过传输单元将存储在所述第一锁存单元中的数据存储在所述第二锁存单元中；
如果数据被从第一锁存单元传输到第二锁存单元，则断开所述传输单元，以电分离所述第一锁存单元和第二锁存单元；
通过重复执行下列步骤而将所有数据存储在多个第二锁存单元中：将一新数据存储在所述第一锁存单元中；通过传输单元将存储在第一锁存单元中的所述新数据存储在其它第二锁存单元中；以及如果所述新数据被从第一锁存单元传输至其它第二锁存单元，则断开所述传输单元以电分离所述第一锁存单元和其它第二锁存单元；
将另一新数据存储在所述第一锁存单元中；以及
通过所述数据I/O单元，将存储在所述第一锁存单元和第二锁存单元中的数据顺序输出到数据线。
17.如权利要求16所述的方法，其中，通过使用根据权利要求1至13中的任一项所述的非易失性存储器件的页面缓冲器来执行所述读取非易失性存储器件的方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR0055273/04 | 2004-07-15 | ||
| KR1020040055273A KR100609568B1 (ko) | 2004-07-15 | 2004-07-15 | 비휘발성 메모리 장치의 페이지 버퍼 및 이를 이용한프로그램 방법과 독출 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1722304A CN1722304A (zh) | 2006-01-18 |
| CN100550203C true CN100550203C (zh) | 2009-10-14 |
Family
ID=35599232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100036358A Active CN100550203C (zh) | 2004-07-15 | 2005-01-10 | 非易失性存储器件的页面缓冲器及其编程和读取方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7061813B2 (zh) |
| JP (1) | JP4777643B2 (zh) |
| KR (1) | KR100609568B1 (zh) |
| CN (1) | CN100550203C (zh) |
| DE (1) | DE102004060349B4 (zh) |
| TW (1) | TWI257626B (zh) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635202B1 (ko) * | 2004-05-14 | 2006-10-16 | 에스티마이크로일렉트로닉스 엔.브이. | 듀얼 레지스터를 갖는 페이지 버퍼의 제어방법 및 그제어회로 |
| DE602004010795T2 (de) * | 2004-06-24 | 2008-12-11 | Stmicroelectronics S.R.L., Agrate Brianza | Verbesserter Seitenspeicher für eine programmierbare Speichervorrichtung |
| US7242620B2 (en) * | 2004-10-05 | 2007-07-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and an operation method thereof |
| KR100672149B1 (ko) * | 2005-02-17 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 페이지 버퍼 동작 방법 |
| KR100680478B1 (ko) * | 2005-03-22 | 2007-02-08 | 주식회사 하이닉스반도체 | 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법 |
| KR100680486B1 (ko) * | 2005-03-30 | 2007-02-08 | 주식회사 하이닉스반도체 | 향상된 동작 성능을 가지는 플래시 메모리 장치의 페이지버퍼 회로 및 그 독출 및 프로그램 동작 제어 방법 |
| KR100666174B1 (ko) * | 2005-04-27 | 2007-01-09 | 삼성전자주식회사 | 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법 |
| KR100737914B1 (ko) * | 2005-11-10 | 2007-07-10 | 삼성전자주식회사 | 페이지 버퍼 및 그것의 구동 방법, 그리고 이를 구비한불휘발성 메모리 장치 |
| US7609564B2 (en) * | 2005-12-31 | 2009-10-27 | Intel Corporation | Systems and techniques for non-volatile memory buffering |
| EP1865513A1 (en) * | 2006-06-07 | 2007-12-12 | STMicroelectronics S.r.l. | Nonvolatile memory device |
| US7593259B2 (en) | 2006-09-13 | 2009-09-22 | Mosaid Technologies Incorporated | Flash multi-level threshold distribution scheme |
| KR100908518B1 (ko) * | 2006-09-29 | 2009-07-20 | 주식회사 하이닉스반도체 | 멀티 레벨 셀의 프로그램 방법 |
| KR100816148B1 (ko) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 이의 독출 방법 |
| KR100823174B1 (ko) | 2007-02-27 | 2008-04-18 | 삼성전자주식회사 | 멀티-페이지 프로그램 스킴을 갖는 플래시 메모리 장치 및그것의 멀티-페이지 프로그램 방법 |
| KR100833199B1 (ko) * | 2007-03-19 | 2008-05-28 | 삼성전자주식회사 | 프로그램 동작의 신뢰성을 향상시킬 수 있는 불휘발성메모리 장치 및 그 프로그램 방법 |
| US7577029B2 (en) * | 2007-05-04 | 2009-08-18 | Mosaid Technologies Incorporated | Multi-level cell access buffer with dual function |
| KR100888482B1 (ko) * | 2007-05-11 | 2009-03-12 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 쓰기 방법 |
| US7952927B2 (en) * | 2007-12-05 | 2011-05-31 | Micron Technology, Inc. | Adjusting program and erase voltages in a memory device |
| KR100923821B1 (ko) * | 2007-12-24 | 2009-10-27 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 페이지 버퍼 및 그 프로그램 방법 |
| CN101753129B (zh) * | 2008-12-01 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | 可承受高电压的输出缓冲器 |
| KR101063571B1 (ko) * | 2008-12-08 | 2011-09-07 | 주식회사 하이닉스반도체 | 페이지 버퍼 회로 및 이를 구비한 불휘발성 메모리 소자와 그 동작 방법 |
| KR101024154B1 (ko) * | 2009-02-02 | 2011-03-22 | 주식회사 하이닉스반도체 | 페이지 버퍼 회로 |
| US9588883B2 (en) | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
| US10400629B2 (en) * | 2012-01-31 | 2019-09-03 | United Technologies Corporation | Gas turbine engine shaft bearing configuration |
| CN103700400B (zh) * | 2012-09-28 | 2017-10-31 | 上海华虹集成电路有限责任公司 | 用于Flash EEPROM的数据锁存电路 |
| KR102187521B1 (ko) | 2014-01-28 | 2020-12-08 | 삼성전자주식회사 | 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법 |
| KR20160071054A (ko) * | 2014-12-11 | 2016-06-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
| KR102356071B1 (ko) * | 2015-05-06 | 2022-01-27 | 에스케이하이닉스 주식회사 | 저장 장치 및 이의 동작 방법 |
| KR102414043B1 (ko) * | 2015-11-13 | 2022-06-30 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| KR102568203B1 (ko) * | 2016-02-23 | 2023-08-21 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
| KR102363382B1 (ko) * | 2017-09-26 | 2022-02-16 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 |
| KR20200048318A (ko) * | 2018-10-29 | 2020-05-08 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| KR102535827B1 (ko) | 2019-04-04 | 2023-05-23 | 삼성전자주식회사 | 내부 전압을 안정화시키기 위한 메모리 장치 및 그것의 내부 전압 안정화 방법 |
| KR20220010360A (ko) | 2020-07-17 | 2022-01-25 | 삼성전자주식회사 | 페이지 버퍼 회로 및 이를 포함하는 메모리 장치 |
| KR20220019557A (ko) * | 2020-08-10 | 2022-02-17 | 삼성전자주식회사 | 페이지 버퍼 회로 및 이를 포함하는 메모리 장치 |
| KR102570583B1 (ko) * | 2021-12-28 | 2023-08-28 | 삼성전자 주식회사 | 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0140179B1 (ko) * | 1994-12-19 | 1998-07-15 | 김광호 | 불휘발성 반도체 메모리 |
| KR0169419B1 (ko) * | 1995-09-28 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리의 독출방법 및 장치 |
| US5724284A (en) * | 1996-06-24 | 1998-03-03 | Advanced Micro Devices, Inc. | Multiple bits-per-cell flash shift register page buffer |
| KR100205240B1 (ko) * | 1996-09-13 | 1999-07-01 | 윤종용 | 단일 비트 및 다중 비트 셀들이 장착된 불휘발성 반도체 메모리 장치 |
| KR100204803B1 (ko) * | 1996-10-04 | 1999-06-15 | 윤종용 | 단일 비트셀 및 다중비트셀 동작의 동시적인 수행이 가능한 불휘발성 반도체 메모리 장치 |
| JP3851865B2 (ja) * | 2001-12-19 | 2006-11-29 | 株式会社東芝 | 半導体集積回路 |
| KR100471167B1 (ko) * | 2002-05-13 | 2005-03-08 | 삼성전자주식회사 | 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치 |
| KR100514415B1 (ko) * | 2003-01-22 | 2005-09-09 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리의 페이지 버퍼 |
| KR100575336B1 (ko) * | 2004-04-20 | 2006-05-02 | 에스티마이크로일렉트로닉스 엔.브이. | 듀얼 레지스터를 갖는 페이지 버퍼, 이를 구비한 반도체메모리 장치 및 그의 프로그램 방법 |
| KR100680478B1 (ko) * | 2005-03-22 | 2007-02-08 | 주식회사 하이닉스반도체 | 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법 |
-
2004
- 2004-07-15 KR KR1020040055273A patent/KR100609568B1/ko active IP Right Grant
- 2004-12-10 TW TW093138239A patent/TWI257626B/zh not_active IP Right Cessation
- 2004-12-15 DE DE102004060349A patent/DE102004060349B4/de not_active Expired - Fee Related
- 2004-12-16 US US11/014,507 patent/US7061813B2/en active Active
- 2004-12-22 JP JP2004372017A patent/JP4777643B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-10 CN CNB2005100036358A patent/CN100550203C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004060349B4 (de) | 2011-12-08 |
| DE102004060349A1 (de) | 2006-02-09 |
| JP2006031906A (ja) | 2006-02-02 |
| JP4777643B2 (ja) | 2011-09-21 |
| CN1722304A (zh) | 2006-01-18 |
| US7061813B2 (en) | 2006-06-13 |
| KR100609568B1 (ko) | 2006-08-08 |
| TW200603166A (en) | 2006-01-16 |
| TWI257626B (en) | 2006-07-01 |
| KR20060006332A (ko) | 2006-01-19 |
| US20060013045A1 (en) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100550203C (zh) | 非易失性存储器件的页面缓冲器及其编程和读取方法 | |
| CN101461008B (zh) | 页面擦除的非易失性半导体存储器 | |
| US8085602B2 (en) | Page buffer circuit, nonvolatile memory device including the page buffer circuit, and method of operating the nonvolatile memory device | |
| US7539059B2 (en) | Selective bit line precharging in non volatile memory | |
| US8395940B2 (en) | Page buffer circuit, nonvolatile memory device including the page buffer circuit, and method of operating the nonvolatile memory device | |
| KR101119343B1 (ko) | 반도체 메모리 장치의 프로그램 방법 | |
| US7180784B2 (en) | Page buffer and verify method of flash memory device using the same | |
| US7336543B2 (en) | Non-volatile memory device with page buffer having dual registers and methods using the same | |
| CN102820051B (zh) | 半导体器件及其操作方法 | |
| KR101115623B1 (ko) | 불휘발성 메모리 장치 및 이의 동작 방법 | |
| TWI573144B (zh) | 半導體裝置及其操作方法 | |
| KR20130123074A (ko) | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법 | |
| KR20090026502A (ko) | 플래시 메모리 소자의 동작 방법 | |
| US7782676B2 (en) | Method of operating a nonvolatile memory device | |
| CN116798487A (zh) | 页缓冲器电路及其操作方法 | |
| KR20070109174A (ko) | 플래쉬 메모리 소자의 읽기 방법 | |
| KR20120005850A (ko) | 불휘발성 메모리 장치의 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |