KR102414043B1 - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR102414043B1
KR102414043B1 KR1020150159694A KR20150159694A KR102414043B1 KR 102414043 B1 KR102414043 B1 KR 102414043B1 KR 1020150159694 A KR1020150159694 A KR 1020150159694A KR 20150159694 A KR20150159694 A KR 20150159694A KR 102414043 B1 KR102414043 B1 KR 102414043B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
memory cell
turned
programmed
Prior art date
Application number
KR1020150159694A
Other languages
English (en)
Other versions
KR20170056254A (ko
Inventor
권기창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150159694A priority Critical patent/KR102414043B1/ko
Priority to US15/099,146 priority patent/US9653155B1/en
Priority to CN201610519553.7A priority patent/CN106710617B/zh
Publication of KR20170056254A publication Critical patent/KR20170056254A/ko
Application granted granted Critical
Publication of KR102414043B1 publication Critical patent/KR102414043B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치는 직렬로 연결된 다수의 메모리 셀을 포함하는 셀스트링; 상기 셀스트링과 연결된 비트라인; 상기 다수의 메모리 셀 중 선택된 메모리 셀이 프로그램되는 경우, 슬로우 프로그램되는 경우 및 프로그램 금지되는 경우 각각 센싱노드를 기저전압, 중간전압 및 코어전압으로 만드는 페이지 버퍼; 및 상기 비트라인과 상기 센싱노드 사이에 연결되고, 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는 경우 제1전압으로 턴온되고, 그 이외의 경우 상기 제1전압보다 높은 제2전압으로 턴온되는 스위치를 포함할 수 있다.

Description

비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 특허문헌은 비휘발성 메모리 장치에 관한 것이다.
비휘발성 메모리는 전원 공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자이다. 플로팅 게이트(floating gate)의 전도성 밴드에 유지되는 전하의 양을 제어함에 따라, 메모리 셀의 문턱 전압(threshold voltage)이 이동하는 성질을 이용하여 비휘발성 메모리에 데이터를 저장하는 것이다.
플로팅 게이트에 프로그램 펄스를 인가하면 메모리 셀의 문턱 전압은 상승한다. 프로그램 펄스를 이용하여 메모리 셀에 저장할 데이터의 값에 따라 메모리 셀의 문턱전압이 다르게 만든다. 그런데 비휘발성 메모리 내의 다수의 메모리 셀의 특성은 각각 다르므로 동일한 데이터가 저장된 메모리 셀들의 문턱 전압도 하나의 값을 가지는 것이 아니라 일정한 분포를 이루게 된다.
한편, 비휘발성 메모리는 하나의 메모리 셀에 1비트 데이터를 저장할 수도 있고, 2비트 이상의 데이터를 저장할 수도 있다. 일반적으로, 1비트 데이터를 저장하는 메모리 셀을 싱글 레벨 셀(SLC; Single Level Cell)이라 하고, 2비트 이상의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(MLC; Multi Level Cell)이라 한다. 싱글 레벨 셀은 문턱 전압에 따라 이레이즈 상태와 프로그램 상태를 갖는다. 멀티 레벨 셀은 문턱 전압에 따라 이레이즈 상태와 복수의 프로그램 상태를 갖는다.
도 1은 2비트의 데이터를 저장할 수 있는 멀티 레벨 셀의 문턱 전압의 분포를 도시한 도면이다.
도 1에 도시된 바와 같이, 메모리 셀의 문턱전압은 메모리 셀의 프로그램 상태에 따라 달라진다. 이레이즈 상태(ERA)의 메모리 셀들의 문턱전압은 제1전압(PV1)보다 낮고, 제1프로그램 상태(A)의 메모리 셀들의 문턱전압은 제1전압(PV1)보다 높고 제2전압(PV2)보다 낮고, 제2프로그램 상태(B)의 메모리 셀들의 문턱전압은 제2전압(PV2)보다 높고 제3전압(PV3)보다 낮고, 제3프로그램 상태(C)의 메모리 셀들의 문턱전압은 제3전압(PV3)보다 낮다. 여기서 이레이즈 상태(ERA), 제1 내지 제3프로그램 상태(A, B, C)는 메모리 셀에 각각 다른 값을 가지는 데이터가 저장된 상태를 나타낸다.
여기서 제1 내지 제3전압(PV1 - PV3)은 메모리 셀이 이레이즈 상태(ERA), 제1 내지 제3프로그램 상태(A, B, C) 중 어떤 상태인지를 구분하는 기준이 되는 전압이다. 따라서 메모리 셀의 제대로 프로그램되었는지 여부를 검증할 때나 메모리 셀의 데이터를 리드할 때 제1 내지 제3전압(PV1 - PV3)을 이용한다.
검증 동작에 대해 좀더 자세히 살펴보면 메모리 셀의 프로그램을 수행할 때 프로그램할 메모리 셀에 대응하는 워드라인에 프로그램 펄스를 인가하고 그 후에 프로그램할 메모리 셀에 대응하는 워드라인에 검증전압을 인가해 메모리 셀이 제대로 프로그램되었는지를 검증한다. 검증전압으로는 제1 내지 제3전압(PV1 - PV3)이 이용될 수 있다. 검증 결과 메모리 셀이 제대로 프로그램되지 않은 경우 메모리 셀에 프로그램 펄스를 더 인가하고 메모리 셀이 제대로 프로그램된 경우 메모리 셀의 프로그램 동작을 종료한다.
멀티 레벨 셀은 다수의 문턱 전압 분포를 갖기 때문에 각 상태에 대한 리드 동작 수행시 충분한 리드 마진(read margin)을 확보하기 위해서 각 상태(ERA,A, B, C)에 따른 문턱 전압의 분포의 폭을 좁게 형성해야 할 필요가 있다. 이하에서는 도 2를 참조하여 문턱 전압의 분포의 폭을 좁게 형성하는 방법에 대해 설명한다.
도 2는 문턱 전압의 분포의 폭을 좁히기 위한 방법을 설명하기 위한 도면이다. 도 2에서는 메모리 셀을 도 1의 제1프로그램 상태(A)로 프로그램하는 경우의 예를 도시하였다.
일반적인 프로그램 동작의 경우 메모리 셀이 제1프로그램 상태(A)로 프로그램되었는지 확인하기 위해서 제1전압(PV1)만을 검증전압으로 하여 검증을 수행한다. 그러나 문턱 전압의 분포의 폭을 좁히기 위해 제1전압(PV1)보다 낮은 제1서브전압(DPV1)을 서브 검증전압으로 하여 메모리 셀의 문턱전압을 한번 더 검증할 수 있다.
이때 선택된 메모리 셀들의 상태는 세 가지 상태로 분류될 수 있다. 첫번째는 문턱전압의 전압레벨이 제1서브전압(DPV1)보다 낮은 비-프로그램 상태(non-program state)이다. 두번째는 문턱전압의 전압레벨이 제1서브전압(DPV1)보다 높고, 제1전압(PG1)보다 낮은 서브-프로그램 상태(sub-program state)이다. 세번째는 문턱전압의 전압레벨이 제1전압(PV1)보다 높은 프로그램 상태(program state)이다.
선택된 메모리 셀에 연결된 비트라인은 선택된 메모리 셀의 상태 및 선택된 메모리 셀이 프로그램 대상인지 여부에 따라 특정 전압레벨을 갖도록 프리차지될 수 있다. 프로그램 대상이고, 비-프로그램 상태인 메모리 셀에 연결된 비트라인은 기저전압(GND)으로 프리차지된다. 프로그램 대상이고, 서브-프로그램 상태인 메모리 셀에 연결된 비트라인은 중간전압(Vm)으로 프리차지된다. 마지막으로 프로그램 대상인데 프로그램 상태이거나 프로그램 대상이 아닌 경우 하는 메모리 셀에 연결된 비트라인은 코어전압(Vcore)으로 프리차지된다.
기저전압으로 프리차지된 비트라인에 연결된 메모리 셀들은 프로그램 펄스가 인가되면 프로그램 동작이 수행되고, 중간전압으로 프리차지된 비트라인에 연결된 메모리 셀들은 프로그램 펄스가 인가되면 슬로우 프로그램(slow program) 동작이 수행되고, 코어전압으로 프리차지된 비트라인에 연결된 메모리 셀들은 프로그램 펄스가 인가되어도 프로그램되지 않는다(프로그램 금지).
프로그램 동작은 메모리 셀의 문턱전압이 상대적으로 많이 변하는 프로그램이고, 슬로우 프로그램 동작은 메모리 셀의 문턱전압이 상대적으로 적게 변하는 프로그램이고, 프로그램 금지 동작은 메모리 셀의 문턱전압이 변하지 않는다. 이때 비트라인이 서로 다른 3개의 레벨 중 하나로 프리차지되어야 하기 때문에 이로 인해 프리차지 시간이 증가할 수 있다.
본 발명이 일 실시예는 메모리 셀의 상태 및 프로그램 대상인지 여부에 따라 비트라인을 프리차지하되, 모든 비트라인을 동시에 프리차지함으로써 비트라인을 프리차지하는데 필요한 시간을 줄인 비휘발성 메모리 장치를 제공할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 직렬로 연결된 다수의 메모리 셀을 포함하는 셀스트링; 상기 셀스트링과 연결된 비트라인; 상기 다수의 메모리 셀 중 선택된 메모리 셀이 프로그램되는 경우, 슬로우 프로그램되는 경우 및 프로그램 금지되는 경우 각각 센싱노드를 기저전압, 중간전압 및 코어전압으로 만드는 페이지 버퍼; 및 상기 비트라인과 상기 센싱노드 사이에 연결되고, 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는 경우 제1전압으로 턴온되고, 그 이외의 경우 상기 제1전압보다 높은 제2전압으로 턴온되는 스위치를 포함할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 각각 직렬로 연결된 다수의 메모리 셀을 포함하는 다수의 셀스트링; 상기 다수의 셀스트링 중 대응하는 셀스트링과 연결된 다수의 비트라인; 상기 다수의 셀스트링 중 대응하는 셀스트링에서 선택된 메모리 셀이 프로그램되는 경우, 슬로우 프로그램되는 경우 및 프로그램 금지되는 경우 각각 센싱노드를 기저전압, 중간전압 및 코어전압으로 만드는 다수의 페이지 버퍼; 및 상기 다수의 비트라인 중 대응하는 비트라인과 상기 다수의 페이지 버퍼 중 대응하는 페이지 버퍼의 센싱노드 사이에 연결되고, 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는 경우 제1전압으로 턴온되고, 그 이외의 경우 상기 제1전압보다 높은 제2전압으로 턴온되는 다수의 스위치를 포함할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 각각 직렬로 연결된 다수의 메모리 셀을 포함하는 다수의 셀스트링; 및 상기 다수의 셀스트링 중 대응하는 셀스트링과 연결된 다수의 비트라인을 포함하고, 프리차지 구간에서 상기 다수의 셀스트링 중 선택된 메모리 셀이 프로그램되는 셀스트링에 연결된 비트라인은 기저전압으로 프리차지되고, 상기 다수의 셀스트링 중 선택된 메모리 셀이 슬로우 프로그램되는 셀스트링에 연결된 비트라인은 중간전압으로 프리차지되고, 상기 다수의 셀스트링 중 선택된 메모리 셀이 프로그램 금지되는 셀스트링에 연결된 비트라인은 코어전압으로 프리차지될 수 있다.
본 기술은 비트라인들을 연결된 메모리 셀의 상태 및 프로그램 대상인지 여부에 따라 각각 다른 전압 레벨로 동시에 프리차지함으로써 프리차지하는데 필요한 시간을 줄일 수 있다.
도 1은 2비트의 데이터를 저장할 수 있는 멀티 레벨 셀의 문턱 전압의 분포를 도시한 도면,
도 2는 문턱 전압의 분포의 폭을 좁히기 위한 방법을 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도,
도 4a 내지 4c는 도 3의 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도,
도 6은 도 5의 비휘발성 메모리 장치의 동작을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도이다. 도 4a 내지 4c는 도 3의 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 비휘발성 메모리 장치는 셀스트링(310), 비트라인(BL), 스위치(SW), 페이지 버퍼(320), 제1 및 제2전압 생성부(330, 340) 및 제1 및 제2스위치(SW1, SW2)를 포함할 수 있다.
셀스트링(310)이란 다수의 메모리 셀(C0 - CN)이 소스 선택 트랜지스터(SSL을 입력받는 트랜지스터)와 드레인 선택 트랜지스터(DSL을 입력받는 트랜지스터) 사이에 직렬로 연결되어 스트링(string) 구조를 이루는 것을 말한다. 다수의 메모리 셀(C0 - CN)의 플로팅 게이트에는 다수의 워드라인(WL0, WL1, WLN)에 의해 각종 전압이 인가된다. 비트라인(BL)은 셀스트링(310)의 일단에 연결될 수 있다. 스위치(SW)는 비트라인(BL)과 센싱 노드(SO) 사이에 연결되고 제어신호(PBSENSE)를 게이트의 입력으로 하는 엔모스 트랜지스터(N)를 포함할 수 있다.
프로그램 동작은 프리차지 동작, 프로그램 펄스 인가 동작 및 검증 동작을 통해 이루어질 수 있다. 프리차지 동작시 선택된 메모리 셀의 프로그램 대상 셀 인지 여부 및 선택된 메모리 셀의 상태에 따라 결정되는 전압레벨로 비트라인(BL)이 프리차지될 수 있다. (1) 선택된 메모리 셀이 프로그램 대상이고, 비-프로그램 상태인 경우 비트라인(BL)은 기저전압(GND)으로 프리차지될 수 있다(도 4a). (2) 선택된 메모리 셀이 프로그램 대상이고, 서브-프로그램 상태인 경우 비트라인(BL)은 중간전압(Vm)으로 프리차지될 수 있다(도 4b). (3) 선택된 메모리 셀이 프로그램 대상이 아니거나, 선택된 메모리 셀이 프로그램 대상이고 프로그램 상태인 경우 비트라인(BL)은 코어전압(Vcore)으로 프리차지될 수 있다(도 4c).
페이지 버퍼(320)는 선택된 메모리 셀이 프로그램 대상인지 여부 및 선택된 메모리 셀이 어떤 상태인지에 대한 정보를 저장하고 있다. 페이지 버퍼(320)는 저장된 정보에 따라 센싱노드(SO)의 전압레벨을 결정할 수 있다. 먼저 페이지 버퍼(320)는 선택된 메모리 셀이 프로그램 대상이고 비-프로그램 상태인 경우 센싱노드(SO)의 전압레벨을 기저전압(GND)으로 결정할 수 있다. 다음으로 페이지 버퍼(320)는 선택된 메모리 셀이 프로그램 대상이 아니거나, 선택된 메모리 셀이 프로그램 대상이고 비-프로그램 상태 이외의 상태인 경우, 즉 서브-프로그램 상태이거나 프로그램 상태인 경우 센싱노드(SO)의 전압레벨을 코어전압(Vcore)으로 결정할 수 있다. 이때 코어전압(Vcore)은 중간전압(Vm)보다 높은 전압레벨을 가지고, 중간전압(Vm)은 기저전압(GND)보다 높은 레벨을 가질 수 있다.
또한 페이지 버퍼(320)는 선택된 메모리 셀이 서브-프로그램 상태인 경우 선택신호(QM)를 비활성화하고(QM을 반전한 QMb는 활성화됨), 선택된 메모리 셀이 서브-프로그램 상태 이외의 상태, 즉 비-프로그램 상태이거나 프로그램 상태인 경우 선택신호(QM)를 활성화할 수 있다(QMb는 비활성화됨).
페이지 버퍼(320)는 선택된 메모리 셀이 서브-프로그램 상태인지 나타내는 제1데이터를 저장할 수 있다. 선택된 메모리 셀이 서브-프로그램 상태이면 제1데이터는 제1값을 가지고, 선택된 메모리 셀이 서브-프로그램 상태 이외의 상태이면 제1데이터는 제2값을 가질 수 있다. 페이지 버퍼(320)는 제1데이터가 제1값을 가지면 QM을 비활성화, QMb를 활성화하고, 제1데이터가 제2값을 가지면 QM을 활성화,QMb를 비활성화할 수 있다. 제1데이터의 값은 검증동작에 의해 결정되나 초기값은 제2값일 수 있다.
제1전압 생성부(330)는 중간전압(Vm)의 전압레벨과 스위치(SW)의 문턱전압(Vt)의 전압레벨을 합친 전압레벨을 가지는 제1전압(V1)을 생성할 수 있다. 즉, V1 = Vm + Vt일 수 있다. 제1스위치(SW1)는 제1전압 생성부(330)와 스위치(SW)의 제어단자(G) 사이에 연결되고, QM이 비활성화(QMb가 활성화)되면 턴온되어 제1전압(V1)을 스위치(SW)의 제어단자(G)에 인가할 수 있다. 제1스위치(SW1)는 제1패스 게이트(PG1)를 포함할 수 있다.
제2전압 생성부(340)는 코어전압(Vcore)의 전압레벨과 스위치(SW)의 문턱전압(Vt)의 전압레벨을 합친 전압레벨을 가지는 제2전압(V2)을 생성할 수 있다. 즉, V2 = Vcore + Vt일 수 있다. 제2스위치(SW2)는 제2전압 생성부(340)와 스위치(SW)의 제어단자(G) 사이에 연결되고, QM이 활성화(QMb가 비활성화)되면 턴온되어 제2전압(V2)을 스위치(SW)의 제어단자(G)에 인가할 수 있다. 제2스위치(SW2)는 제2패스 게이트(PG2)를 포함할 수 있다.
도 4a를 참조하면, 선택된 메모리 셀이 프로그램 대상이고, 비-프로그램 상태인 경우 센싱노드(SO)의 전압은 기저전압(GND)이 되고, 스위치(SW)의 제어단자(G)에는 제2전압(V2)이 인가될 수 있다. 따라서 센싱노드(SO)의 기저전압(GND)이 비트라인(BL)으로 전달되어 비트라인(BL)은 기저전압(GND)으로 프리차지될 수 있다.
도 4b를 참조하면, 선택된 메모리 셀이 프로그램 대상이고, 서브-프로그램 상태인 경우 센싱노드(SO)의 전압은 코어전압(Vcore)이 되고, 스위치(SW)의 제어단자(G)에는 제1전압(V1)이 인가될 수 있다. 따라서 센싱노드(SO)의 코어전압(Vcore)이 전부전달되지 않고, 제1전압(V1)의 전압레벨에서 스위치(SW)의 문턱전압(Vt)의 전압레벨을 뺀 전압레벨, 즉 중간전압(Vm)이 비트라인(BL)으로 전달되어 비트라인(BL)은 중간전압(Vm)으로 프리차지될 수 있다.
도 4c를 참조하면, 선택된 메모리 셀이 프로그램 대상이 아니거나, 선택된 메모리 셀이 프로그램 대상이지만 프로그램 상태인 경우(프로그램 완료된 경우) 센싱노드(SO)의 전압은 코어전압(Vcore)이 되고, 스위치(SW)의 제어단자(G)에는 제2전압(V2)이 인가될 수 있다. 따라서 센싱노드(SO)의 코어전압(Vcore)이 비트라인(BL)으로 전달되어 비트라인(BL)은 코어전압(Vcore)으로 프리차지될 수 있다.
프리차지 동작이 완료되면 프로그램 펄스 인가 동작이 시작되어 셀스트링(310)에 포함된 다수의 메모리 셀(C0 - CN) 중 선택된 메모리 셀에는 프로그램을 위한 프로그램 펄스(program pulse)가 인가되고, 선택되지 않은 메모리 셀들에는 메모리 셀을 턴온시키기 위한 패스 전압(pass voltage)이 인가될 수 있다. 프로그램 펄스는 ISPP(Increment Step Pulse Program)방식에 의해 이루어질 수 있으며 ISPP 방식은 본 발명이 속한 기술분야의 통상의 기술자에게 널리 알려진 사항이므로 생략한다. 참고로, 기저전압(GND)으로 프리차지된 비트라인(BL)에 연결된 메모리 셀은 프로그램 동작이 수행되고, 중간전압(Vm)으로 프리차지된 비트라인(BL)에 연결된 메모리 셀은 슬로우 프로그램 동작이 수행되고, 코어전압(Vcore)으로 프리차지된 비트라인(BL)에 연결된 메모리 셀은 프로그램 금지될 수 있다.
프로그램 펄스 인가 동작이 완료되면 선택된 메모리 셀의 상태(문턱전압의 레벨)가 어떤지 나타내는 검증 동작이 수행될 수 있다. 검증 동작은 메모리 셀의 문턱전압이 다음의 3가지 상태 중 어떤 상태인지 검출하는 동작일 수 있다. (1) 비-프로그램 상태는 메모리 셀의 문턱전압이 서브 검증 전압보다 낮은 상태이다. (2)서브-프로그램 상태는 메모리 셀의 문턱전압이 서브 검증 전압보다 높고, 목표 전압(서브 검증 전압보다 높은 전압레벨을 가짐)보다 낮은 상태이다. (3) 프로그램 상태는 메모리 셀의 문턱전압이 목표 전압보다 높은 상태이다. 검증 동작이 완료되면 페이지 버퍼는 선택된 메모리 셀의 상태에 관한 정보를 저장할 수 있다. 이때 선택된 메모리 셀이 비-프로그램 상태 또는 프로그램 상태이면 제1데이터는 제2값으로 저장되고, 선택된 메모리 셀이 서브-프로그램 상태이면 제1데이터는 제1값으로 저장될 수 있다.
도 3의 메모리 장치는 비트라인(BL)을 어떤 전압레벨로 프리차지해야되는지와 관계없이 한번에 비트라인(BL)을 프리차지하기 때문에 프리차지 구간을 줄일 수 있다. 따라서 비휘발성 메모리 장치의 동작 속도가 빨라질 수 있다.
참고로, 종래의 비휘발성 메모리 장치는 프리차지 동작시 2단계에 걸쳐 프리차지한다. 먼저 제1단계에서는 비트라인(BL)이 기저전압(GND) 및 코어전압(Vcore) 중 하나로 프리차지되어야 하는 경우 그 전압으로 프리차지한다. 다음으로 제2단계에서는 비트라인(BL)이 기저전압(GND) 및 코어전압(Vcore)이 아닌 중간전압(Vm)으로 프리차지되어야 하는 경우 중간전압(Vm)으로 프리차지한다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도이다.
도 5를 참조하면, 비휘발성 메모리 장치는 다수의 셀스트링(510_0 - 510_M), 다수의 비트라인(BL0 - BLM), 다수의 스위치(SW0 - SWM), 다수의 페이지 버퍼(520_0 - 520_M), 제1 및 제2전압 생성부(530, 540), 다수의 제1 및 제2스위치(SW1_0 - SW1_M, SW2_0 - SW2_M) 및 다수의 센싱노드(SO_0 - SO_M)를 포함할 수 있다. 다수의 스위치(SW0 - SWM)는 각각 대응하는 제어신호(PBSENSE<0:M>)에 응답하여 온/오프될 수 있다. 또한 다수의 제1 및 제2스위치(SW1_0 - SW1_M, SW2_0 - SW2_M)는 QM<0:M>, QMb<0:M> 중 대응하는 신호에 응답하여 온/오프될 수 있다. 도시의 편의를 위해 각 셀 스트링(520_0 - 520_M)에 포함된 메모리 셀의 기호는 생략하였다.
도 5의 메모리 장치는 도 3의 메모리 장치와 달리 2개 이상의 다수의 셀스트링(510_0 - 510_M), 다수의 비트라인(BL0 - BLM), 다수의 스위치(SW0 - SWM), 다수의 페이지 버퍼(520_0 - 520_M) 및 다수의 제1 및 제2스위치(SW1_0 - SW1_M, SW2_0 - SW2_M)를 포함한다. 각각의 셀스트링, 비트라인, 스위치, 페이지 버퍼, 제1 및 제2스위치 세트는 독립적으로 도 3의 비휘발성 메모리의 셀스트링, 비트라인, 스위치, 페이지 버퍼, 제1 및 제2스위치와 동일하게 동작할 수 있다. 이때 각 세트의 프리차지 동작, 프로그램 펄스 인가 동작, 검증 동작은 동시에 수행될 수 있다.
도 6은 도 5의 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
도 6에서 셀스트링(510_0)에서 선택된 메모리 셀은 프로그램 대상이며 비-프로그램 상태이고, 셀스트링(510_1)에서 선택된 메모리 셀은 프로그램 대상이며 서브-프로그램 상태이고, 셀스트링(510_2)에서 선택된 메모리 셀은 프로그램 대상이 아니고, 셀스트링(510_M)에서 선택된 메모리 셀은 프로그램 대상이며 프로그램 상태인 경우라고 가정하자.
도 6을 참조하면, 셀스트링(510_0)에 연결된 비트라인(BL0)은 도 4a 설명한 과정을 통해 기저전압(GND)으로 프리차지되고, 셀스트링(510_1)에 연결된 비트라인(BL1)은 도 4b 설명한 과정을 통해 중간전압(Vm)으로 프리차지되고, 셀스트링(510_2)에 연결된 비트라인(BL2)은 도 4c 설명한 과정을 통해 코어전압(Vcore)으로 프리차지되고, 셀스트링(510_M)에 연결된 비트라인(BLM)은 도 4c 설명한 과정을 통해 코어전압(Vcore)으로 프리차지될 수 있다. 이러한 프리차지 동작은 모든 비트라인(BL0 - BLM)에 대해 동시에 이루어진다.
따라서 도 5의 메모리 장치는 비트라인(BL)을 어떤 전압레벨로 프리차지해야되는지와 관계없이 한번에 비트라인(BL0 - BLM)을 프리차지하기 때문에 프리차지 구간을 줄일 수 있다. 그러므로 비휘발성 메모리 장치의 동작 속도가 빨라질 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (18)

  1. 직렬로 연결된 다수의 메모리 셀을 포함하는 셀스트링;
    상기 셀스트링과 연결된 비트라인;
    상기 다수의 메모리 셀 중 선택된 메모리 셀이 프로그램되는 경우, 슬로우 프로그램되는 경우 및 프로그램 금지되는 경우 각각 센싱노드를 기저전압, 중간전압 및 코어전압으로 만드는 페이지 버퍼;
    상기 비트라인과 상기 센싱노드 사이에 연결되고, 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는 경우 제1전압으로 턴온되고, 그 이외의 경우 상기 제1전압보다 높은 제2전압으로 턴온되는 스위치;
    상기 제1전압을 생성하는 제1전압 생성부;
    상기 제2전압을 생성하는 제2전압 생성부;
    상기 제1전압 생성부와 상기 스위치의 제어단자 사이에 연결되고, 상기 페이지 버퍼에 저장된 제1데이터의 값에 따라 온/오프되는 제1스위치; 및
    상기 제2전압 생성부와 상기 스위치의 제어단자 사이에 연결되고, 상기 페이지 버퍼에 저장된 상기 제1데이터의 값에 따라 온/오프되는 제2스위치
    를 포함하는 비휘발성 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 코어전압은 상기 중간전압보다 높은 전압레벨을 가지고, 상기 중간전압은 상기 기저전압보다 높은 전압레벨을 가지는 비휘발성 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1전압은 상기 중간전압의 전압레벨과 상기 스위치의 문턱전압의 전압레벨을 합친 전압레벨을 가지고, 상기 제2전압은 상기 코어전압의 전압레벨과 상기 스위치의 문턱전압의 전압레벨을 합친 전압레벨을 가지는 비휘발성 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 페이지 버퍼는
    상기 선택된 메모리 셀이 상기 슬로우 프로그램되는지 여부를 제1데이터로 저장하는 비휘발성 메모리 장치.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1데이터의 값이 제1값이면 상기 제1스위치가 턴온되고 상기 제2스위치는 턴오프되고, 상기 제1데이터의 값이 제2값이면 상기 제2스위치가 턴온되고 상기 제1스위치는 턴오프되는 비휘발성 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 선택된 메모리 셀이 상기 프로그램되는 경우 상기 비트라인은 상기 기저전압으로 프리차지되고, 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는 경우 상기 비트라인은 상기 중간전압으로 프리차지되고, 상기 선택된 메모리 셀이 상기 프로그램 금지되는 경우 상기 비트라인은 상기 코어전압으로 프리차지되는 비휘발성 메모리 장치.
  8. 각각 직렬로 연결된 다수의 메모리 셀을 포함하는 다수의 셀스트링;
    상기 다수의 셀스트링 중 대응하는 셀스트링과 연결된 다수의 비트라인;
    상기 다수의 셀스트링 중 대응하는 셀스트링에서 선택된 메모리 셀이 프로그램되는 경우, 슬로우 프로그램되는 경우 및 프로그램 금지되는 경우 각각 센싱노드를 기저전압, 중간전압 및 코어전압으로 만드는 다수의 페이지 버퍼;
    상기 다수의 비트라인 중 대응하는 비트라인과 상기 다수의 페이지 버퍼 중 대응하는 페이지 버퍼의 센싱노드 사이에 연결되고, 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는 경우 제1전압으로 턴온되고, 그 이외의 경우 상기 제1전압보다 높은 제2전압으로 턴온되는 다수의 스위치;
    상기 제1전압을 생성하는 제1전압 생성부;
    상기 제2전압을 생성하는 제2전압 생성부;
    상기 제1전압 생성부와 상기 다수의 스위치 중 대응하는 스위치의 제어단자 사이에 연결되고, 상기 다수의 페이지 버퍼 중 대응하는 페이지 버퍼에 저장된 제1데이터의 값에 따라 온/오프되는 다수의 제1스위치; 및
    상기 제2전압 생성부와 상기 다수의 스위치 중 대응하는 스위치의 제어단자 사이에 연결되고, 상기 다수의 페이지 버퍼 중 대응하는 페이지 버퍼에 저장된 상기 제1데이터의 값에 따라 온/오프되는 다수의 제2스위치
    를 포함하는 비휘발성 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 코어전압은 상기 중간전압보다 높은 전압레벨을 가지고, 상기 중간전압은 상기 기저전압보다 높은 전압레벨을 가지는 비휘발성 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 제1전압은 상기 중간전압의 전압레벨과 상기 스위치의 문턱전압의 전압레벨을 합친 전압레벨을 가지고, 상기 제2전압은 상기 코어전압의 전압레벨과 상기 스위치의 문턱전압의 전압레벨을 합친 전압레벨을 가지는 비휘발성 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 페이지 버퍼는
    상기 대응하는 셀스트링에서 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는지 여부를 제1데이터로 저장하는 비휘발성 메모리 장치.
  12. 삭제
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 제1데이터의 값이 제1값이면 상기 제1스위치가 턴온되고 상기 제2스위치는 턴오프되고, 상기 제1데이터의 값이 제2값이면 상기 제2스위치가 턴온되고 상기 제1스위치는 턴오프되는 비휘발성 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 선택된 메모리 셀이 상기 프로그램되는 경우 상기 비트라인은 상기 기저전압으로 프리차지되고, 상기 선택된 메모리 셀이 상기 슬로우 프로그램되는 경우 상기 비트라인은 상기 중간전압으로 프리차지되고, 상기 선택된 메모리 셀이 상기 프로그램 금지되는 경우 상기 비트라인은 상기 코어전압으로 프리차지되는 비휘발성 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 다수의 비트라인은 동시에 프리차지되는 비휘발성 메모리 장치.
  16. 삭제
  17. 삭제
  18. 삭제
KR1020150159694A 2015-11-13 2015-11-13 비휘발성 메모리 장치 KR102414043B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150159694A KR102414043B1 (ko) 2015-11-13 2015-11-13 비휘발성 메모리 장치
US15/099,146 US9653155B1 (en) 2015-11-13 2016-04-14 Nonvolatile memory device having connection unit for allowing precharging of bit lines in single step
CN201610519553.7A CN106710617B (zh) 2015-11-13 2016-07-04 非易失性存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150159694A KR102414043B1 (ko) 2015-11-13 2015-11-13 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20170056254A KR20170056254A (ko) 2017-05-23
KR102414043B1 true KR102414043B1 (ko) 2022-06-30

Family

ID=58670567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150159694A KR102414043B1 (ko) 2015-11-13 2015-11-13 비휘발성 메모리 장치

Country Status (3)

Country Link
US (1) US9653155B1 (ko)
KR (1) KR102414043B1 (ko)
CN (1) CN106710617B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634967B (zh) * 2019-12-09 2022-12-06 长江存储科技有限责任公司 闪速存储器件中的感测电路和感测操作方法
KR20220000576A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20220030092A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781475A (en) * 1997-05-15 1998-07-14 Holtek Microelectronics, Inc. Simplified page mode programming circuit for EEPROM requiring only one high voltage line for selecting bit lines
US6480419B2 (en) * 2001-02-22 2002-11-12 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
TWI225260B (en) * 2002-10-07 2004-12-11 Samsung Electronics Co Ltd Circuits and methods for providing page mode operation in semiconductor memory device having partial activation architecture
KR100609568B1 (ko) * 2004-07-15 2006-08-08 에스티마이크로일렉트로닉스 엔.브이. 비휘발성 메모리 장치의 페이지 버퍼 및 이를 이용한프로그램 방법과 독출 방법
KR101063571B1 (ko) * 2008-12-08 2011-09-07 주식회사 하이닉스반도체 페이지 버퍼 회로 및 이를 구비한 불휘발성 메모리 소자와 그 동작 방법
KR20120045202A (ko) * 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 프로그램 방법
US8274828B2 (en) * 2010-12-15 2012-09-25 Fs Semiconductor Corp., Ltd. Structures and methods for reading out non-volatile memory using referencing cells
KR101821604B1 (ko) 2011-07-25 2018-01-24 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR101980676B1 (ko) * 2012-05-25 2019-05-22 에스케이하이닉스 주식회사 메모리 및 그 검증 방법
KR20140144990A (ko) * 2013-06-12 2014-12-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20170140813A1 (en) 2017-05-18
US9653155B1 (en) 2017-05-16
KR20170056254A (ko) 2017-05-23
CN106710617A (zh) 2017-05-24
CN106710617B (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
KR102095137B1 (ko) 비-휘발성 메모리에 대한 서브-블록 모드
KR100496866B1 (ko) 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR101012982B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR101044540B1 (ko) 반도체 메모리 장치 및 이의 프로그램 방법
KR101211840B1 (ko) 반도체 메모리 장치의 프로그램 방법
TW201812785A (zh) 半導體記憶裝置
US7561474B2 (en) Program verifying method and programming method of flash memory device
US8971109B2 (en) Semiconductor memory device and method of operating the same
US7773427B2 (en) Non-volatile memory device and method of operating
US8913434B2 (en) Non-volatile memory device and method for driving the same
KR101184539B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
JP5931822B2 (ja) 不揮発性半導体記憶装置
KR20130034533A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20090073083A (ko) 프로그래밍 중의 커플링 보상
KR20120126436A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 프로그램 방법
US9135968B2 (en) Method of operating a semiconductor memory device
KR101015644B1 (ko) 불휘발성 메모리 장치 및 이를 프로그램하는 방법
KR20130044693A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2008091011A (ja) フラッシュメモリ素子とそのプログラム方法
KR20160067016A (ko) 플래시 메모리 및 그 프로그램 방법
KR102414043B1 (ko) 비휘발성 메모리 장치
KR20150035223A (ko) 반도체 메모리 장치 및 이의 동작방법
KR100898684B1 (ko) 플래시 메모리 소자 및 그의 프로그램 방법
KR101201888B1 (ko) 반도체 장치의 프로그램 방법
JP5081755B2 (ja) 不揮発性半導体記憶装置とその読み出し方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right