CN100541727C - 外延晶片的制造方法 - Google Patents
外延晶片的制造方法 Download PDFInfo
- Publication number
- CN100541727C CN100541727C CNB2005800452099A CN200580045209A CN100541727C CN 100541727 C CN100541727 C CN 100541727C CN B2005800452099 A CNB2005800452099 A CN B2005800452099A CN 200580045209 A CN200580045209 A CN 200580045209A CN 100541727 C CN100541727 C CN 100541727C
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- thickness
- substrate
- aforementioned
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 34
- 238000000227 grinding Methods 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 230000012010 growth Effects 0.000 claims abstract description 80
- 238000000407 epitaxy Methods 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 128
- 230000000052 comparative effect Effects 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 239000002245 particle Substances 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002372 labelling Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 206010062348 Skull malformation Diseases 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- LVXIMLLVSSOUNN-UHFFFAOYSA-N fluorine;nitric acid Chemical compound [F].O[N+]([O-])=O LVXIMLLVSSOUNN-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
一种制造外延晶片的方法，至少包含以下的步骤：在具有初期厚度的外延用基板的表面上，使外延层生长至比最后目标外延层的厚度更厚的步骤(D)；对前述已生长的外延层进行平面磨削而平坦化的步骤(G)；以及研磨经前述平面磨削后的外延层的步骤(H)。优选是使用TTV(表示平坦度)为2微米以下的基板作为外延用基板，使外延层生长后，进一步含有：磨削该基板的斜角部的步骤(E)和研磨该经磨削的斜角部的步骤(E)。由此，可以提供一种技术，即使具有较厚的外延层时，亦能够以高生产力且低成本地制造外延层厚度均匀性优良的外延晶片。
Description
技术领域
本发明是涉及一种外延晶片，特别是涉及制造一种外延层较厚、且厚度偏差较小的外延晶片的方法。
背景技术
制造半导体器件时，会使用在硅晶片等基板上堆积硅单晶而成的外延晶片。该外延晶片可以依照例如图6所示的流程制造。首先，准备经蚀刻的硅晶片(CW)作为外延晶片用基板。使用掺杂浓度较高的晶片时，为了防止自掺杂，在背面侧形成CVD氧化膜。随后，研磨晶片的表面(生长外延层侧的表面)后，进行洗涤。随后，使用外延生长装置，在基板的经研磨过的表面上，生长由硅单晶构成的外延层至预定厚度。由此，可以制造外延晶片，进而经过检查等而出货。
使用外延晶片所制造的晶体管、功率MOS、绝缘栅双极晶体管(IGBT)等的器件特性，是与外延层的厚度、电阻率等有密切的关系。为了得到优良器件特性，在硅晶片上的外延层必须具有一定且同样的电阻率，并同样地生长至与预定厚度相同的厚度，外延层的厚度及电阻率的控制是重要的。但是，为了在保持外延晶片表面质量的同时，能够保持外延层一致且与预定值相同的电阻率和膜厚，许多情况必须牺牲生产力来达成。
例如，广泛被采用的批次式外延反应装置(竖立式机台)，为了使批次内的外延层的厚度为一定值，要求严格地管理配置有基板的基座内的温度分布、反应器内的反应气体流量平衡。结果，就生长速度而言，通常使用能够生长速度的1/3至1/5左右作为生长速度条件，通常以1微米/分钟以下的生长速度来进行外延生长。又，批次式外延反应装置，即使生产力可以提升至比单片式反应装置高，欲稳定地控制，使批次内、进而亦包含批次之间时的外延层的厚度在±5％以下是不可能的。
另一方面，在单片式外延反应装置，虽然能够控制使外延层的厚度偏差比批次式装置低，但是生产力变差。特别是使外延层生长至较厚度时，生产力显著地下降，成本大幅度提高。
因此，例如生长50微米以上的较厚的外延层时，厚度偏差变大、生产力降低、成本提高，特别是制造必须较厚外延层(例如100微米以上)的高耐压功率MOS或IGBT用的外延晶片时，成本的降低成为大问题。
又，生长较厚的外延层时，硅容易以附着的异物作为晶核而生长，生长为粒状的大隆起，又，在晶片的周边部，容易形成被称为「凸部」的外延层较厚的部分，在器件制造工序，此等会成为微细图案加工的障碍。
有提案公开一种通过在外延生长后施加研磨加工，去除如上述的隆起或凸部来改善表面状态的技术，但是因为存在有所谓外延层的膜厚度分布变差的问题，几乎都未实用化。
而且，使较厚的外延层高速生长时，亦会有在基板的斜角部生长的外延层与在基座上生长的多晶硅产生桥状连接，在该桥状连接的冷却过程，会发生剥离、背面碎屑、裂纹、缺口、裂缝等问题。因此，有提案(参照特开平8-279470号公报)公开一种方法，是通过以1.2微米/分钟以下的慢生长速度来进行外延生长，以抑制在斜角部等的多晶硅的生长。但是以低速生长较厚的外延层时，会导致生产力更为降低、成本显著增加。
发明内容
鉴于以上问题点，本发明的主要目是提供一种技术，即使具有较厚的外延层，亦可以高生产力且低成本地制造具有优良的外延层厚度均匀性的外延晶片。
依据本发明的制造外延晶片的方法，可以提供一种外延晶片的制造方法，系针对制造外延晶片的方法，其特征为，至少包含以下的步骤：在具有初期厚度的外延用基板的表面上，使外延层生长至比最后目标的外延层厚度更厚的步骤；对前述已生长的外延层进行平面磨削而平坦化的步骤；以及研磨经前述平面磨削后的外延层的步骤。
如此预先使外延层生长至比最后目标外延层的厚度更厚，随后，施行平面磨削和研磨，加工成目标厚度的外延层时，可以制造具有厚度且膜厚度均匀性优良的外延层的外延晶片。又，依据此方法，因为可以放宽生长外延层时的膜厚管制，而以例如以往的3至6倍的速度高速生长，能够以短时间进行其后的外延层的平面磨削等，可以制造高生产力且低成本的外延晶片。
此时，优选是，进行前述外延层的平面磨削及研磨，使研磨前述外延层后之基板整体厚度，成为将前述外延用基板的初期厚度和前述外延层的最后目标厚度加在一起后的厚度。
基于基板的初期厚度、外延层的最后目标厚度等，依各自预定平面磨削及研磨的磨去厚度来进行外延层的加工时，可以精确度良好、更有效率地制造具有希望厚度的外延层的晶片。
此时，为了分别辨识前述外延用基板的初期厚度，优选在基板附加激光标记。
如此，通过在基板附加激光标记，来得知各个基板的初期厚度时，即使基板之间有厚度差，亦可以将外延层的厚度加工成希望厚度。
又，优选是，将平面磨削前述外延层后的基板整体的厚度，设定为将前述外延用基板的初期厚度、前述外延层的最后目标厚度和前述平面磨削后的研磨所磨去的厚度加在一起而成的厚度，来进行前述外延层的平面磨削。
因为生长外延层后的厚度主要是通过平面磨削来调整，如上述考虑随后之研磨的磨去厚度后，进行平面磨削时，可以更确实且有效率地形成外延层。
前述外延用基板，优选使用TTV(表示平坦度)为2微米以下的基板。
使用具有如此高平坦度的基板时，可以形成外延层亦具有高平坦、且厚度均匀性优良的制品。
在前述外延用基板上生长外延层之前，优选是，进一步含有至少在自该基板的背面侧至斜角部的厚度方向的中心部形成CVD氧化膜的步骤。
在基板的背面侧与斜角部形成氧化膜时，特别是使用掺杂浓度高的基板时，除了可以防止外延生长中的自掺杂以外，亦可以容易地去除外延生长时在背面侧生长晶体等。
形成前述CVD氧化膜后，优选是，研磨前述外延用基板的生长前述外延层侧的表面。
即使CVD氧化膜亦形成于基板的表面侧，通过研磨表面侧而镜面化，可以生长结晶性优良的外延层。
在上述外延用基板上生长外延层后，优选进一步含有磨削该基板的斜角部的步骤、以及研磨该磨削后的斜角部的步骤。
外延生长后，通过对斜角部施加磨削及研磨去除斜角部的堆积物，来整理斜角部的形状，即使生长了较厚的外延层，亦可以确实地防止随后产生粒子等。
优选将前述外延层的最后目标厚度设定为50微米以上。外延层的最后目标厚度在50微米以上时，特别是在100微米以上时，可以确实地谋求外延层高速生长、和通过平面磨削膜使厚度均匀化，以及通过提升生产力而低成本化。
在生长前述外延层的步骤，优选是，使该外延层生长至比前述最后目标厚度至少更厚10微米以上。
亦即，将该外延层生长至比前述最后目标厚度更厚10微米以上时，可以确实地确保通过平面磨削与研磨的磨去厚度。
优选使前述外延层以2.2微米/分钟以上的生长速度生长。
通过高速使外延生长，可以确实地提高生产力，纵使高速生长形成平坦度较低的外延层，亦可以通过随后的平面磨削来加工成平坦度高的外延层。
优选是，使用批次式的外延生长装置来生长前述外延层。
使用批次式的装置时，可以一次在多数基板上生长外延层，可以进一步提升生产力。
优选是，前述外延层的生长，是将前述外延用基板配置在基座的置放槽内，该置放槽的形成是底部自周边朝向中央逐渐加深。
使用如此基座来生长外延层时，不容易在基板的斜角部等产生堆积，可以抑制贴附在基板的基座或产生粒子。
在前述外延用基板上生长外延层后，优选是，通过蚀刻使该基板背面侧的初期的面露出，随后，对前述外延层进行平面磨削。
使露出的初期的背面作为基准面而进行外延层的平面磨削时，可以确实地提高外延层的平坦度。
优选是，使用旋转蚀刻器来进行前述的蚀刻。
特别是，外延层生长时在基板的背面侧堆积有多晶时，使用旋转蚀刻器可以在短时间使基板的初期的背面露出。
前述外延用基板优选使用硅基板。
使用硅基板的外延晶片可以大量地制造，对于即使外延层较厚亦能够谋求膜厚度的均匀化及低成本化的本发明特别有效。
优选前述外延用基板，使用斜角部的锥角角度比22度小的基板。
通过使用锥角角度较小的基板，可以抑制在斜角部的外延生长，可以防止贴附在基座等。
而且，依据本发明，可以提供一种外延晶片，是通过前述方法所制造的外延晶片，其特征为，该外延晶片的外延层的厚度为50微米以上，该外延层的厚度偏差为±4％以下。
依据本发明方法制造外延晶片时，如上述，可以得到一种外延层较厚，且其厚度的偏差较小的外延晶片。
又，本发明可以提供一种外延晶片，是在基板上形成有外延层的外延晶片，其中该前述基板的平坦度TTV(表示平坦度)为2微米以下，在该基板上所形成的外延层的厚度为50微米以上、且该外延层的厚度偏差为±4％以下。
特别是使用平坦度较高的基板，依据本发明方法制造外延晶片时，如上述，能够得到外延层较厚、且其厚度偏差较小、整体的平坦度、厚度均匀性优良、且价廉的外延晶片。
此时，亦可以进而使前述外延晶片的面内厚度偏差为±2微米以内。
因为最初的基板平坦度较高，通过本发明所得到的外延晶片，其晶片整体的面内厚度偏差亦变为较小，特别是可以大幅度地提升制造高耐电压功率MOS等器件时的产率。
本发明在制造外延晶片时，高速生长外延层至比最后的厚度更厚，随后通过平面磨削及研磨加工成希望厚度的外延晶片。由此，可以高生产力、且低成本地制造具有较厚、且膜厚度均匀性优良的外延层的外延晶片。
例如，即便制造100微米左右的较厚的外延晶片时，亦可以形成外延层的厚度偏差较小、无突起或周边部的凸部的平坦性优良的外延层。因此，将如此外延晶片使用于制造必须微细加工的器件时，可以显著地提升器件的产率。
附图说明
图1是依据本发明的外延晶片的制造步骤的一个例子的流程图。
图2是依据本发明制造外延晶片时在各步骤的晶片的概要图。
图3是实施例及比较例的外延层的厚度(外延厚度)偏差的图形。(A)比较例，(B)实施例。
图4是实施例及比较例的外延晶片的外周部的剖面形状。(A)比较例，(B)实施例。
图5是实施例及比较例的外延晶片的粒子程度(粒子粒径＞0.2微米)的图形。(A)比较例，(B)实施例。
图6是以往的外延晶片制造步骤的一个例子的流程图。
图7是本发明可以使用的基座的一个例子的概要图。
图8是说明晶片的斜角部的锥角角度的图形。
具体实施方式
以下，边参照附图，边具体地说明使用硅基板(硅晶片)作为外延用基板，以制造外延晶片时的优选方式。
图1是依据本发明的外延晶片的制造步骤的一个例子的流程图。又，图2是依据本发明制造外延晶片时在各步骤的晶片的概要示意图。
首先，准备硅晶片(CW：化学蚀刻晶片)，作为用以生长外延层的基板(外延用基板)(图1(A))。
该硅晶片可以使用通常制造半导体器件所使用硅晶片。例如将通过切克斯基法(Czochralski method)所培育而成硅单晶切片后，经由研磨、斜角加工、蚀刻等步骤制得。
又，因为基板的平坦度对在其上生长的外延层、进而对最后所制得的外延晶片的平坦度有重大的影响，所以基板的平坦度越高越佳，具体上的平坦度，是使用TTV(表示平坦度)为2微米以下的制品，特别优选为1微米以下。
又，本发明是在随后的步骤，在基板上生长外延层后，通过平面磨削及研磨外延层，加工成希望厚度，如此的平面磨削，优选以基于基板的初期厚度来进行。因此，最初应测定好作为基板的硅晶片的厚度，为了辨识各个的初期厚度，优选在基板上附加有激光标记。例如，在各个晶片的背面侧，使用激光标记附加ID号码，通过该ID号码可以管理各别基板的初期厚度的数据。
在所准备的硅晶片的表面上生长外延层之前，至少在自该基板的背面侧至斜角部的厚度方向的中心部堆积CVD(SiO2)氧化膜(图1(B))。
如图2(A)所示，在晶片1的背面侧形成CVD氧化膜2时，可以防止使用掺杂浓度较高的基板时，在外延生长时的自掺杂。又，与掺杂浓度无关，自背面侧至斜角部的厚度方向的中心部形成CVD氧化膜(SiO2)时，可以抑制在外延生长时，在背面或斜角部的多晶硅的堆积或污染。又，在随后的外延层生长步骤，即使背面侧有硅层生长，其后去除CVD氧化膜时，通过移除可以容易地去除。而且，背面有CVD氧化膜时，亦有不容易贴附在基座的优点。又，为了充分发挥此等的效果，优选CVD氧化膜形成0.2微米以上的厚度。
在形成CVD氧化膜，研磨有外延层生长的基板表面侧后，进行洗涤(图1(C))。又，在其它步骤亦适当地进行洗涤，将省略该项记载。
如上述，在晶片的背面及斜角部形成CVD氧化膜时，在表面侧亦有形成CVD氧化膜的可能性。在表面上形成CVD氧化膜时，在外延步骤会有多晶硅生长的可能性。因此，在形成CVD氧化膜后，通过研磨形成有外延层的表面侧，可以确实地生长结晶性及厚度均匀性优良的外延层。
随后，如图2(B)所示，在经研磨过的基板1的表面上生长外延层3。随后，此时使外延层3生长至比最后目标外延层的厚度更厚(图1D)。
外延层3所生长的厚度，可以考虑所要求最后目标的外延层的厚度、外延层生长后所进行的平面磨削及研磨的磨去厚度等而决定。但是，若只是使外延层3生长至比最后目标的厚度更厚数微米左右时，其后的通过平面磨削来平坦化有无法充分进行的可能性。因此，考虑随后进行的外延层的平面磨削和研磨的磨去厚度，优选是生长至比最后目标的厚度更厚10微米以上，特别优选生长至比最后目标的厚度更厚15微米以上。但是，若外延层的厚度太厚，因为生长时间及随后的平面磨削时间会变长，生产力有降低的可能性，所以优选是使外延厚度生长至最后目标+30微米以下。
最后目标的外延层的厚度，虽然与外延晶片的使用目的有关，外延层的最后厚度越厚时，通过随后的平面磨削等的磨去比率相对地较小，可以充分地发挥提升生产力和降低成本。因此，外延层的最后目标厚度设定为50微米以上，特别优选为80微米以上。换言之，本发明对于制造具有外延层的最后厚度为50微米以上的外延晶片时，特别有效。
又，生长外延层的生长速度没有特别限定，因为生长速度越快可以提升生产力，为以往生长速度的3～6倍，具体上为2.2微米/分钟以上，更优选为3.0微米/分钟以上的高速。如此高速生长，可以通过增加硅烷源(silane source)等原料气体的供给量来实现。
所使用的外延生长装置亦没有特别限定，通常，广泛地使用竖式型、圆筒型、单片型，本发明可以使用任一种装置。
例如，用批次式的外延生长装置时，能够以2.2微米/分钟以上，一次在多片晶片上生长外延层，可以确实地提升生产力。另一方面，在单片式的装置，能够以5.0微米/分钟以上的外延生长速度来生长，可以充分地提升生产力。
又，通过高速生长来形成较厚的外延层时，在晶片与收容该晶片的基座之间，会有产生因多晶硅桥状连接而黏贴着的可能性。因此，优选是，使用形成有V字型的置放槽6的基座5，该V字型的置放槽6是如图7所示，底部从周边朝向中央逐渐加深。在如此基座5的置放槽6内配置基板(硅晶片)1来进行外延生长时，可以有效地抑制上述产生桥状连接。
又，作为基板的硅晶片1，在如图8所示的斜角部7的锥角角度θ，通常角度是22度以下，例如具有锥角角度θ为11度以下为斜角形状时，不容易产生晶片1与基座的黏贴或是多晶硅堆积在背面。又，通过使斜角部的形状非对称、如前述使CVD氧化膜被覆至斜角部的厚度方向的中心部，或是采用前述两者，可以抑制多晶硅堆积在斜角部等。使用如此与通常形状不同的斜角形状时，因为通过下一步骤进行斜角加工，可以成为通常基板的斜角形状而不会有妨碍。
在晶片上生长外延层后，磨削晶片斜角部，进而研磨经磨削过的斜角部(图1(E))。
晶片的斜角部的形状是影响到器件步骤的质量的重要因素之一。可以通过如前述基座的形状或斜角部形状等，来某种程度抑制在斜角部等堆积多晶硅，在斜角部若堆积有多晶硅时，或是使用斜角部的形状不对称的晶片时，在随后的器件步骤发生粒子、裂纹的可能性增加。
又，生长膜厚度较厚的外延层时，如上述，周边部的生长速度变快而容易产生隆起(凸部)，该凸部会成为光刻蚀步骤时的解像不良的原因。为了提升器件特性，在图案加工往微细化进展的功率MOS方面，周边部的解像度对策是重要的。
因此，高速外延生长步骤后，如图2(C)所示，对斜角部进行锥角磨削或通过固定研磨粒进行磨削来整理斜角部的形状，进而对该经磨削过的斜角部进行研磨，可以加工成为能够使用于最尖端器件的理想的斜角部形状。亦即，在外延层生长后通过施行与最尖端器件用的晶片相同的斜角加工，可以稳定地进行能够达到周边部的微细加工。
而且，如上述进行的斜角部加工，亦可以在对后述的外延层进行平面磨削后进行。亦即，对外延层进行平面磨削后，磨削斜角部来整理形状，随后研磨斜角部来进行镜面加工。或者，亦可以在磨削斜角部后，进行外延层的平面磨削，随后进行研磨斜角部。
又，例如使用具有非对称的斜角形状的晶片形成外延层后，通过对斜角部施加磨削及研磨，亦可以加工成为可以更适合器件步骤的与通常的镜面晶片相同的斜角形状(例如22度的锥角角度)。
随后，通过蚀刻使晶片的背面侧的初期面露出(图1(F))。使用HF等通过蚀刻去除背面侧的CVD氧化膜，可以使晶片的初期背面露出，如图2(D)所示。又，即便外延生长时在晶片的背面侧有多晶硅生长，在蚀刻去除氧化膜时，亦可以同时去除(移除)多晶硅。但是，因为将晶片浸渍在蚀刻液的通常的蚀刻，有需要长时间的可能性，为了避免长时间蚀刻，可以使用旋转蚀刻。例如，使用氟硝酸系蚀刻液，通过旋转蚀刻只蚀刻背面侧，来去除堆积在背面侧的多晶硅。亦即，通过蚀刻来去除背面侧的SiO2氧化膜，可以在短时间使晶片背面侧的初期面露出。通过如此去除背面侧的SiO2，可以维持基板的初期厚度。
又，为了使如上述的背面侧的初期面露出而进行的蚀刻，可以在晶片上生长磊层后进行，亦可以在对前述斜角部进行磨削与研磨之间进行。
随后，通过平面磨削使前述已生长的外延层平坦化(图1(G))，进而研磨该平面磨削后的外延层(图1(H))。
通过对该外延层进行平面研削和研磨，可以调整最后的外延层与外延晶片的厚度。例如，如上述，测定基板的初期厚度并以可以辨识的方式进行管理，以研磨外延层后的基板整体厚度是将外延用基板的初期厚度和外延层的最后目标厚度加在一起而成的厚度，来对每一片各自基板的外延层进行平面磨削和研磨。
特别是，外延层的平面磨削可以进行平坦化，同时可以大幅度调整外延层的厚度。又，以通过蚀刻所露出的初期背面作为基准面，进行外延层的平面磨削时，可以得到极高的平坦度。例如，以初期的基板上所附加的激光标记的ID号码为基础，来识别各自晶片的初期厚度，设定平面磨削后的剩余厚度为将晶片的初期厚度、外延层的最后目标厚度和平面磨削后因研磨而产生的磨去厚度加在一起而成的厚度，来进行平面磨削。通过进行如此的平面磨削，可以将外延层加工成高平坦度，同时可以调整至所希望的厚度。又，亦可以形成CVD氧化膜后，在施行表面研磨时(图1(C))，考虑其研磨厚度。
又，不限定从最初阶段通过ID标记等来管理各自的外延用基板的厚度，亦可以在外延生长后，测定基板的厚度和外延层的厚度来决定加工磨去厚度。又，亦可以设定磨去厚度而非设定平面磨削后的剩余厚度，来进行平面磨削。
平面磨削外延层后，进行研磨。通过该研磨，可以去除来自平面磨削所产生的外延层的加工变形、可以使外延层的表面镜面化。如前述，若可以调整平面磨削后的剩余厚度为将晶片的初期厚度、外延层的最后目标厚度和平面磨削后的研磨所产生的磨去厚度加在一起而成的厚度时，亦可以通过上述预定的磨去厚度来进行研磨。
通过如上述的步骤，可以制造如图2(E)所示的具有较厚且高平坦度的外延层的外延晶片4。
例如，使用以往通常使用的竖立型外延生长装置生长外延层时，生长相对于规格中心厚度偏差在±5％以下的外延层十分困难，但是依据本发明，以不用控制厚度偏差的方式预先形成较厚的外延层，通过在平面磨削时设定预定厚度(外延用基板的初期厚度+规格中心外延层厚度+研磨厚度)，可以将晶片整体的厚度加工成包含面内的偏差为±2微米。因为所使用基板的面内偏差为±1微米左右，相对于规格中心可以控制外延层的厚度为±2.5微米。若规格中心厚度比50微米更厚时，与以往的竖立型外延生长装置比较时，外延层的厚度控制为以往的相同水平以上，目标厚度越厚时，其控制性可以比例地改善。
而且，具体上，亦能够制造外延层的厚度为50微米以上，外延层的厚度偏差为±4％以下的外延晶片。特别是，初期的基板是使用TTV(表示平坦度)为2微米以下的硅晶片时，亦可以制造在晶片上所形成的外延层的厚度为50微米以上、且外延层的厚度偏差为±4％以下的外延晶片，进而亦可以制造晶片的面内厚度偏差为±2微米以内的外延晶片。
又，在本发明，例如，因为能够使用以往的3～6倍的生长速度进行外延生长，即使进行多余的外延生长(通过磨削及研磨所磨去的厚度例如为20微米左右)，亦可以提高生产力2至3倍左右。例如，最后形成100微米厚度外延层时，在本发明，外延层生长，即使进行斜角部和外延层的加工(磨削及研磨)，此等步骤的成本，与以往为了改良平坦度而以低速进行生长外延层的步骤的成本比较时，约只有一半左右即可以完成。结果，外延晶片制造工序的整体成本可以大幅度降低。
如此，通过本发明所制成的具有较厚外延层的外延晶片，是与制造最尖端器件所使用的晶片具有同等的平坦化及镜面加工。如此的膜厚度较厚的外延晶片，可以适合使用于形成微细图案之中的高耐压功率MOS、IGBT等，能够得到稳定的器件特性及高产率。
以下，说明本发明之实施例及比较例。
实施例
准备200片直径200毫米、厚度规格625微米、P型、电阻率5～10mΩcm、TTV(平坦度规格)2.0微米以下的硅晶片，作为外延用基板。通过CVD对各晶片的自背面侧至斜角部形成氧化膜(SiO2)。又，各晶片是在形成CVD氧化膜以前测定各自的厚度(初期厚度)，在各晶片上通过激光标记附加ID号码。
外延生长是使用高频加热型式的竖立型外延生长装置。外延生长厚度是以120微米为目标，气体源(source gas)是使用三氯硅烷、载体气体是用H2气体，调整三氯硅烷的供给速度，使生长速度为4微米/分钟。设定外延生长温度(基座温度)为170℃。又，目标外延层电阻率为N型、30Ωcm。
又，为了抑制外延生长时的桥状连接，使用一基座，该基座形成有一置放槽其底部自周边往至中央有倾斜深度为0.2毫米左右的V字型。
使用如上述条件在硅晶片上生长外延层后，对斜角部进行磨削(相当于#3000)、随后进行研磨，加工斜角部成为镜面状态。
完成斜角部的加工后，将晶片浸渍在HF水溶液中去除背面侧的SiO2膜。此时，通过移除(lift-off)来去除在外延生长过程中在晶片外周部薄薄地生长的多晶硅，使初期的晶片的背面露出，作为基准面，用以确保随后的平面磨削步骤的平坦度。
随后，使用平面磨削装置，依每一片晶片的初期厚度来改变加工厚度的设定值，将外延层磨削(#3000)至相对于最后外延层的厚度(100微米)加上研磨厚度7微米而成的厚度为止。该平面磨削是以上述露出基板的初期背面为基准面来进行。
平面磨削后，使用批次式研磨机和二氧化硅系研磨剂，阶段地进行研磨来维持高平坦度，以第1次研磨至加工完成研磨的磨去厚度为7微米的方式将平面磨削面加工成为镜面。
研磨结束后，使用制造通常的镜面晶片所使用的氨/双氧水及盐酸/双氧水系的洗涤液进行洗涤，得到具有100微米厚度外延层的外延晶片。
比较例
对与在实施例中所使用的基板相同的硅晶片，使用竖立型外延生长装置，在晶片的表面生长外延层约100微米的厚度，制得外延晶片。
测定实施例与比较例各自制得的外延晶片的外延层的厚度(外延厚度)的偏差，各自如图3所示。(A)是表示比较例的数据，(B)是表示实施例的数据。
如图3(A)所示，比较例的外延厚度在晶片面内为跨及96～108微米范围，偏差较大。
另一方面，如图3(B)所示，实施例的外延晶片，外延层的厚度约在98～102微米范围内，只包含少数数值，但在晶片面内都在100±4微米的范围内，均匀性优良。
随后，测定实施例及比较例所制成的各晶片的外周部的剖面形状，各自如图4所示。(A)是表示比较例的数据，(B)是表示实施例的数据。
在比较例的外延晶片的最外周部，可以观察到有称为凸部额隆起。存在有如此大的隆起时，制造器件时，会有无法在步进机进行微细加工的问题。
另一方面，得知在实施例的晶片无法观察到凸部，能够进行微细加工至晶片的最外周部为止。
而且，图5是显示实施例及比较例所制成的各外延晶片的粒子程度(粒子粒径＞0.2微米)的图形。
如图5(A)所示，比较例存在有多数粒径5微米以上的大粒子，认为对器件产率有重大的影响。相对地，如图5(B)所示，实施例所存在的粒子数量较小，而且几乎未存在有粒径5微米以上的大粒子。是否有如此的粒子，特别是，该质量项目会影响到如高耐压功率MOS等微细加工器件的产率提高，得知实施例的外延晶片用来制造如此的器件是极为有用的。
又，本发明不限定是上述实施方式。上述实施方式只是例示性的，具有与本发明权利要求书记载的技术思想，实质上相同的结构、达成相同作用效果的方式，是全部包含在本发明的技术范围内。
例如，依据本发明制造外延晶片时，不限定图1的步骤，可以改变步骤顺序，例如，亦可以在外延层生长后，进行斜角部的磨削和外延层的平面磨削，进而进行斜角部和外延层的研磨。又，亦可以追加步骤，例如在研磨后、磨削后等，不必说当然可以进行适当的洗涤。
又，外延用基板不限定硅晶片，若是作为外延晶片而使用的基板时，没有特别限定。又，所使用的硅晶片不限定是CW，当然亦可以使用背面侧亦经研磨过的PW(经抛光晶片)。
Claims (16)
1.一种外延晶片的制造方法，其是针对制造外延晶片的方法，其特征为，至少包含以下的步骤：
在具有初期厚度的外延用基板的表面上，使外延层生长至比最后目标的外延层厚度更厚10微米以上30微米以下的步骤；
对前述已生长的外延层进行平面磨削而平坦化的步骤；以及
研磨经前述平面磨削后的外延层的步骤。
2.如权利要求1所述的外延晶片的制造方法，其中对前述外延层进行平面磨削及研磨，使研磨前述外延层后的基板整体厚度，成为将前述外延用基板的初期厚度和前述外延层的最后目标厚度加在一起后的厚度。
3.如权利要求2所述的外延晶片的制造方法，其中为了分别辨识前述外延用基板的初期厚度，在基板附加激光标记。
4.如权利要求2所述的外延晶片的制造方法，其中将平面磨削前述外延层后的基板整体的厚度，设定为将前述外延用基板的初期厚度、前述外延层的最后目标厚度和前述平面磨削后的研磨所磨去的厚度加在一起而成的厚度，来进行前述外延层的平面磨削。
5.如权利要求1所述的外延晶片的制造方法，其中使用TTV为2微米以下的基板作为前述外延用基板。
6.如权利要求1所述的外延晶片的制造方法，其中在前述外延用基板上生长外延层之前，进一步含有至少在自该基板的背面侧至斜角部的厚度方向的中心部形成CVD氧化膜的步骤。
7.如权利要求6所述的外延晶片的制造方法，其中形成前述CVD氧化膜后，研磨前述外延用基板的生长前述外延层侧的表面。
8.如权利要求6所述的外延晶片的制造方法，其中在前述外延用基板上生长外延层后，进一步含有磨削该基板的斜角部的步骤、以及研磨该磨削后的斜角部的步骤。
9.如权利要求1所述的外延晶片的制造方法，其中将前述外延层的最后目标厚度设定为50微米以上。
10.如权利要求1所述的外延晶片的制造方法，其中使前述外延层以2.2微米/分钟以上的生长速度生长。
11.如权利要求1所述的外延晶片的制造方法，其中使用批次式的外延生长装置来生长前述外延层。
12.如权利要求1所述的外延晶片的制造方法，其中前述外延层的生长，是将前述外延用基板配置在基座的置放槽内，该置放槽的形成是底部自周边朝向中央逐渐加深。
13.如权利要求6所述的外延晶片的制造方法，其中在前述外延用基板上生长外延层后，通过蚀刻除去背面侧的前述CVD氧化膜，使该基板的初期的背面露出，随后，对前述外延层进行平面磨削。
14.如权利要求13所述的外延晶片的制造方法，其中使用旋转蚀刻器来进行前述的蚀刻。
15.如权利要求1所述的外延晶片的制造方法，其中前述外延用基板是使用硅基板。
16.如权利要求15所述的外延晶片的制造方法，其中前述外延用基板是使用斜角部的锥角角度比22度小的基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP381493/2004 | 2004-12-28 | ||
| JP2004381493A JP2006190703A (ja) | 2004-12-28 | 2004-12-28 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101091237A CN101091237A (zh) | 2007-12-19 |
| CN100541727C true CN100541727C (zh) | 2009-09-16 |
Family
ID=36614681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800452099A Expired - Fee Related CN100541727C (zh) | 2004-12-28 | 2005-11-30 | 外延晶片的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2006190703A (zh) |
| KR (1) | KR20070094904A (zh) |
| CN (1) | CN100541727C (zh) |
| TW (1) | TW200625413A (zh) |
| WO (1) | WO2006070556A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5029234B2 (ja) | 2006-09-06 | 2012-09-19 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| JP5040814B2 (ja) * | 2008-05-30 | 2012-10-03 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2010028011A (ja) * | 2008-07-24 | 2010-02-04 | Sumco Corp | エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法 |
| JP5795461B2 (ja) | 2009-08-19 | 2015-10-14 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2011091143A (ja) * | 2009-10-21 | 2011-05-06 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
| JP2011187887A (ja) * | 2010-03-11 | 2011-09-22 | Toyota Motor Corp | エピタキシャルウエハの製造方法 |
| JP5644401B2 (ja) | 2010-11-15 | 2014-12-24 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
| JP2012174935A (ja) * | 2011-02-22 | 2012-09-10 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法 |
| JP5479390B2 (ja) | 2011-03-07 | 2014-04-23 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| CN103354242B (zh) * | 2013-06-17 | 2016-09-14 | 上海晶盟硅材料有限公司 | 高压功率器件用极厚外延片及其制造方法 |
| US10490437B2 (en) | 2015-04-07 | 2019-11-26 | Sumco Corporation | Susceptor, vapor deposition apparatus, vapor deposition method and epitaxial silicon wafer |
| JP6485327B2 (ja) * | 2015-04-07 | 2019-03-20 | 株式会社Sumco | サセプタ、気相成長装置および気相成長方法 |
| JP6515866B2 (ja) * | 2016-05-09 | 2019-05-22 | 信越半導体株式会社 | エピタキシャルウェーハの評価方法 |
| DE102018200415A1 (de) | 2018-01-11 | 2019-07-11 | Siltronic Ag | Halbleiterscheibe mit epitaktischer Schicht |
| JP6919579B2 (ja) * | 2018-01-17 | 2021-08-18 | 株式会社Sumco | 貼り合わせウェーハの製造方法、貼り合わせウェーハ |
| JP2018121070A (ja) * | 2018-03-23 | 2018-08-02 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP7151688B2 (ja) * | 2019-11-01 | 2022-10-12 | 三菱電機株式会社 | 炭化珪素エピ基板の製造方法及び半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2759594B2 (ja) * | 1993-01-30 | 1998-05-28 | 信越半導体株式会社 | エピタキシャル基板の製造方法 |
| JP4470231B2 (ja) * | 1999-03-31 | 2010-06-02 | 株式会社Ｓｕｍｃｏ | 半導体シリコンウェーハの製造方法 |
| DE19956250C1 (de) * | 1999-11-23 | 2001-05-17 | Wacker Siltronic Halbleitermat | Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben |
| JP4182323B2 (ja) * | 2002-02-27 | 2008-11-19 | ソニー株式会社 | 複合基板、基板製造方法 |
| JP4248804B2 (ja) * | 2002-05-08 | 2009-04-02 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハおよび半導体ウェーハの製造方法 |
| JP4042618B2 (ja) * | 2003-04-25 | 2008-02-06 | 株式会社Ｓｕｍｃｏ | エピタキシャルウエーハ製造方法 |
-
2004
- 2004-12-28 JP JP2004381493A patent/JP2006190703A/ja active Pending
-
2005
- 2005-11-30 CN CNB2005800452099A patent/CN100541727C/zh not_active Expired - Fee Related
- 2005-11-30 WO PCT/JP2005/021948 patent/WO2006070556A1/ja not_active Application Discontinuation
- 2005-11-30 KR KR1020077014540A patent/KR20070094904A/ko not_active Application Discontinuation
- 2005-12-05 TW TW094142833A patent/TW200625413A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006190703A (ja) | 2006-07-20 |
| WO2006070556A1 (ja) | 2006-07-06 |
| KR20070094904A (ko) | 2007-09-27 |
| TW200625413A (en) | 2006-07-16 |
| CN101091237A (zh) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100541727C (zh) | 外延晶片的制造方法 | |
| KR100829879B1 (ko) | 에피택셜 코팅된 실리콘 웨이퍼의 제조 방법 | |
| JP5719815B2 (ja) | エピタキシコーティングされたシリコンウェーハの製造法 | |
| US8372298B2 (en) | Method for producing epitaxially coated silicon wafers | |
| KR20070033887A (ko) | 에피택셜 코팅된 실리콘 웨이퍼 및 그의 제조 방법 | |
| US8361888B2 (en) | Method for manufacturing SOI wafer | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JP4675749B2 (ja) | エピタキシャルウエーハの製造方法 | |
| CN110060959A (zh) | 贴合晶片的制造方法 | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| JP2012174935A (ja) | エピタキシャルウェーハの製造方法 | |
| JPH06232057A (ja) | エピタキシャル基板の製造方法 | |
| JP4791694B2 (ja) | 半導体エピタキシャルウェーハの製造方法 | |
| JP2009302163A (ja) | シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。 | |
| US20200347513A1 (en) | Epitaxial wafer processing method | |
| CN110034018B (zh) | 半导体晶片的制造方法 | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP2011187887A (ja) | エピタキシャルウエハの製造方法 | |
| JP2000211997A (ja) | エピタキシャルウェ―ハの製造方法 | |
| CN103510153A (zh) | 半导体结构和方法 | |
| JP2009302412A (ja) | 半導体ウェーハの製造方法 | |
| JPS60117751A (ja) | 半導体集積回路装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20111130 |