JP6485327B2 - サセプタ、気相成長装置および気相成長方法 - Google Patents

サセプタ、気相成長装置および気相成長方法 Download PDF

Info

Publication number
JP6485327B2
JP6485327B2 JP2015219532A JP2015219532A JP6485327B2 JP 6485327 B2 JP6485327 B2 JP 6485327B2 JP 2015219532 A JP2015219532 A JP 2015219532A JP 2015219532 A JP2015219532 A JP 2015219532A JP 6485327 B2 JP6485327 B2 JP 6485327B2
Authority
JP
Japan
Prior art keywords
susceptor
wafer
recess
vapor phase
phase growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015219532A
Other languages
English (en)
Other versions
JP2016201528A (ja
Inventor
大輔 稗田
大輔 稗田
仁 内野
仁 内野
龍雄 楠本
龍雄 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to US15/088,440 priority Critical patent/US10490437B2/en
Priority to KR1020160040786A priority patent/KR20160120227A/ko
Priority to CN201610208532.3A priority patent/CN106057724B/zh
Priority to EP16164006.5A priority patent/EP3078762B1/en
Publication of JP2016201528A publication Critical patent/JP2016201528A/ja
Priority to KR1020180055378A priority patent/KR102003294B1/ko
Application granted granted Critical
Publication of JP6485327B2 publication Critical patent/JP6485327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2053—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、サセプタ、気相成長装置および気相成長方法に関する。
従来、サセプタの上面に複数の凹部を設けて、例えばシリコンで形成された複数枚のウェーハを同時処理するバッチ式の気相成長装置が知られている。
このような気相成長装置で製造されるエピタキシャルウェーハの用途として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｅｒ）に代表されるパワーデバイスがある。パワーデバイス向けのエピタキシャルウェーハは、エピタキシャル膜の膜厚が厚く、１００μｍ程度に達することも少なくない。このような厚膜形成では、サセプタ上のウェーハが凹部内に収容されているにもかかわらず、凹部の内周面とウェーハ外周面との間が、ブリッジと呼ばれる両者に跨がった析出物によりスティックする現象（以下、スティッキングという）が発生しやすい。このスティッキングが発生すると、エピタキシャル膜の成長後にサセプタからウェーハを取り出すとき、スティック部分のエピタキシャル膜を剥がさなければならず、その際にウェーハの外周部分に相当の力が付加されるために、しばしばウェーハにクラックが発生し、割れに至ることもある。
そこで、スティッキングの発生を抑制するための様々な検討がなされている（例えば、特許文献１〜３参照）。
特許文献１の構成では、サセプタの凹部底面に、外周部から突出する凸部を設けている。これにより、サセプタの回転に伴う遠心力でウェーハが径方向に移動しても、凸部とウェーハ外周部裏側のテーパ面との当接により、ウェーハを凹部内で同心状に保持することで、スティッキングの発生を抑制している。
特許文献２には、搬送ロボットがウェーハを凹部内に自由落下させたときに、この自由落下を凹部内の残存ガスが妨げることにより、ウェーハが目標位置からずれた位置に載置されることが課題として記載されている。この課題を解決するために、特許文献２の構成では、サセプタおよびサセプタの垂直軸回り回転機構を僅かに傾けることで、凹部底面を傾斜させている。これにより、自由落下しているウェーハと凹部底面との間隔を部分的に変えて、一方向のみに残存ガスを逃がして当該残存ガスの円滑な除去を図ることで、ウェーハが目標位置からずれた位置に載置されることを抑制している。
特許文献３の構成では、凹部底面の表面粗さを大きくし、ウェーハと凹部底面との接触面積を小さくすることが、ウェーハ裏面と凹部底面との間におけるスティッキングを効果的に防止するために重要であることと、ウェーハ裏面と凹部底面との間におけるスティッキングが、ウェーハの外周側でのみ発生し、中央付近では発生しないこととに着目し、サセプタの凹部底面における周辺側領域の表面粗さを中心側領域より大きくしている。
特開２００４−３２７７６１号公報 特開２００７−２２７８３８号公報 特開２００８−１８７０２０号公報
しかしながら、特許文献１のような構成では、裏面とはいえウェーハと凹部内周部とが接触するため、この接触部分にスティッキングが発生するおそれがある。
また、特許文献２のような構成では、サセプタの垂直軸回り回転機構を傾けているため、サセプタの回転に伴い凹部が回転軸に対し傾斜方向の下側に位置すると、凹部の傾斜方向と遠心力の方向とが一致して、ウェーハが傾斜方向の下側に移動してしまう。その結果、ウェーハと凹部内周面とが接触し、スティッキングが発生するおそれがある。
さらに、特許文献３のような構成では、凹部内でのウェーハの移動についての対策が考慮されていないため、サセプタの回転に伴う遠心力でウェーハと凹部内周面とが接触し、スティッキングが発生するおそれがある。
本発明の目的は、スティッキングの発生を抑制することができるサセプタ、気相成長装置および気相成長方法を提供することにある。
本発明のサセプタは、気相成長装置内でウェーハを載置するための円板状のサセプタであって、前記サセプタの上面には、前記ウェーハが収容される複数の凹部が当該サセプタの周方向に並んで設けられ、常温時およびエピタキシャル膜の形成時に、前記サセプタの中央が外縁に対して当該サセプタの下面側に凹むように形成され、前記サセプタの直径をＤ１、前記上面における前記サセプタの前記外縁に対する前記中央の凹み量をＤ２とし、Ｄ２／Ｄ１が０％より大きく０．３％未満となるように形成されていることを特徴とする。
ここで、サセプタの中央が外縁に対して当該サセプタの下面側に凹むとは、サセプタの上面における外縁を基準とした高さ位置が、外縁から中央に向かうにしたがって低くなる形状を意味する。すなわち、本発明のサセプタは、いわゆる、サセプタ全体が下凸状に凹んだお椀状に形成されたサセプタである。サセプタの直径とは、平面視（上面側から見たとき）におけるサセプタ上面の直径を意味する。また、凹み量を規定するサセプタの中央とは、回転軸が挿入される貫通孔がサセプタの中央に設けられている場合、当該貫通孔の外縁を意味し、上記貫通孔がサセプタの中央に設けられていない場合、サセプタの中心を意味する。
本発明のサセプタでは、前記凹部の底面における表面粗さＲａが０．５μｍより大きいことが好ましい。
ここで、表面粗さＲａとは、ＪＩＳ Ｂ ０６０１（２０１１）で規定する中心線平均粗さ（Ｒａ値）である。
本発明のサセプタでは、前記凹部の底面における表面粗さＲａが１６μｍ未満であることが好ましい。
本発明の気相成長装置は、上述のサセプタを備えることを特徴とする。
本発明の気相成長方法は、上述の気相成長装置を用いた気相成長方法であって、前記サセプタの前記複数の凹部にそれぞれウェーハを収容し、前記サセプタを回転させながら前記ウェーハの表面にエピタキシャル膜を成長させることを特徴とする。
本発明によれば、スティッキングの発生を抑制することができるサセプタ、気相成長装置および気相成長方法を提供することができる。
本発明の一実施形態に係る気相成長装置を示し、（Ａ）は断面図、（Ｂ）は平面図。 前記気相成長装置のサセプタを示す図１のII−II線に沿った断面図であり、（Ａ）は本実施形態のサセプタ、（Ｂ）は変形例のサセプタ。 前記気相成長装置で製造されたエピタキシャルシリコンウェーハに存在するシリコン粒界付着領域の位置を示し、（Ａ）は平面視での位置、（Ｂ）は断面視および側面視での位置を示す。 本発明の実施例に係るサセプタの反り率とスティッキングの発生率との関係を示すグラフ。 前記実施例におけるシリコン粒界付着領域の存在位置の度数分布を示すグラフ。 前記実施例におけるシリコン粒界付着領域の断面視の模式図および側面からの観察写真。 前記実施例におけるエピタキシャル膜の膜厚とシリコン粒界付着領域の長さとの関係を示すグラフ。
本発明の一実施形態を、図面を参照して説明する。なお、図２（Ａ），（Ｂ）においては、本発明の特徴を理解し易くするために、サセプタの形状を誇張して表現している。
［気相成長装置の構成］
図１（Ａ），（Ｂ）に示すように、気相成長装置１は、チャンバ２内に水平に設置された横型の反応管３を有している。反応管３内には、略円板状のサセプタ４が長手方向の中央部に位置して設けられる。また、反応管３内には、サセプタ４を長手方向の前後から挟むようにして水平な仕切り板５が設けられている。
サセプタ４は、下方から貫通しないように挿入された支持軸６により、反応管３内で略水平に支持されており、支持軸６の回転により中心部の垂直軸回りに回転駆動される。反応管３の下方には、反応管３内を所定温度に高周波加熱する加熱手段としての誘導コイル７が、支持軸６を取り囲むようにして設けられている。なお、抵抗加熱で反応管３内を加熱してもよい。仕切り板５はサセプタ４と共同して反応管３内をサセプタ４より上側の空間と下側の空間とに区画し、上側の空間に原料ガスを一端部から他端部へかけて流通させる。
図２（Ａ）にも示すように、サセプタ４の上面４１には、サセプタ４の中心軸と同心円状に上面視で円形状の凹部４３がサセプタ４の周方向に等間隔で複数個設けられ、凹部４３内にウェーハＷが収容される。凹部４３の内径は、ウェーハＷの直径より大きければよいが、ウェーハＷの直径との差が１．０ｍｍ以上であること、すなわちウェーハＷが凹部４３内で同心状に収容された際に、ウェーハＷの外縁と凹部（座ぐり部）４３の内周面４３Ｂとの間隔が０．５ｍｍ以上となることが好ましい。
サセプタ４は、中央が外縁に対して下面４２側に凹み、かつ、上面４１における外縁を基準とした高さ位置が、外縁から中央に向かうにしたがって低くなるように形成されている。
具体的には、サセプタ４は、平面視における上面４１の直径をＤ１、上面４１における外縁に対する中央の凹み量をＤ２とし、Ｄ２／Ｄ１（反り率）が０％より大きく０．３％未満となるように形成されている。
ここで、本実施形態では、サセプタ４の中央に支持軸６が挿入される貫通孔が設けられていないため、凹み量Ｄ２を規定する中央は、サセプタ４の中心４１Ｃとなる。なお、図２（Ａ）に破線で示すように、サセプタ４の中央に支持軸６が挿入される貫通孔４８が設けられている場合、凹み量Ｄ２を規定する中央は、貫通孔４８の開口縁４８Ｅとなる。
サセプタ４は、基板として厚さ１０ｍｍ〜３０ｍｍ程度のカーボンで形成され、その表面にはＳｉＣのコーティングがＣＶＤ法により施されている。
サセプタ４における傾斜部分４９の断面形状は、図２（Ａ）に示すように円弧状であってもよいし、直線状であってもよい。また、サセプタ４の外縁から中心に向かって、「漸次、凹む」ように形成するのが好ましい。さらに、遠心力とバランスを取るため、中心から「外縁に向かうしたがい変化量が多くなる」ように形成することもできる。凹みの形成方法は、前記カーボンを加工してもよいし、表面と裏面の応力差で反らしてもよい。
また、サセプタ４の厚さは均一である、すなわち上面４１の曲率と下面４２の曲率とが等しいことが好ましい。サセプタ４の厚さが均一でない場合、サセプタ４を介して加熱されるウェーハＷ面内の温度分布が不均一になりスリップ転位が発生するおそれがあるからである。
凹部４３の底面４３Ａは、表面粗さＲａが０．５μｍより大きく、かつ、１６μｍ未満となるように直接加工されている。なお、図２（Ｂ）に示すように、表面粗さＲａが底面４３Ａと同様に加工された表面８４Ａを有するアタッチメント８４を準備し、当該アタッチメント８４をサセプタ８の凹部８３に装着するように構成してもよい。このように構成すれば、底面８３Ａの表面粗さＲａが０．５μｍ以下のサセプタ８であっても、表面粗さＲａが０．５μｍより大きく、かつ、１６μｍ未満の表面８４Ａを、凹部８３の底面として機能させることができ、サセプタ４と同様の効果を奏することができる。
［気相成長装置の作用］
次に、気相成長装置１の作用について説明する。
気相成長装置１を用いたエピタキシャルウェーハの製造では、１０００℃〜１１９０℃まで昇温し、ベーキング工程の後、１０００℃〜１１９０℃の温度でエピタキシャル膜成長工程が開始される。エピタキシャル膜成長工程では、反応管３内が所定温度に加熱されるとともに、その管内の仕切り板５より上側の空間に、原料ガスが反応管３の一端部から他端部へ流通される。また、複数枚のウェーハＷを凹部４３内に収容するサセプタ４が、周方向に所定速度で回転する。このような操作により、各ウェーハＷの表面にエピタキシャル膜が形成される。エピタキシャル膜の成長速度は０．４μｍ〜４μｍ/分であり、５０μｍ以上の厚いエピタキシャル膜を高速で成長させる。
ここで、操業に先立ち、サセプタ４の凹部４３内の各定位置（同心位置）にロボットによりウェーハＷが収容されるが、このとき各凹部４３内でウェーハＷが定位置から径方向にスライドするおそれがある。これに加え、操業中にサセプタ４が回転することによっても、各凹部４３内のウェーハＷは定位置から径方向にスライドするおそれがある。
しかし、本実施形態では、サセプタ４の中央が外縁に対して下面４２側に凹んでいる（サセプタ４の凹み方向が下面４２側である）ため、ウェーハＷが凹部４３に収容されたとき、図２（Ａ）に二点鎖線で示すように、各ウェーハＷは、サセプタ４の外縁側に位置する部分が中心側に位置する部分よりも高くなるように傾く。この傾きによりウェーハＷにはサセプタ４の中心側への力が作用するが、底面４３Ａの表面粗さＲａが０．５μｍより大きいため、ウェーハＷが初期の収容位置から移動することを摩擦により抑制することができる。また、底面４３Ａを粗面化することで、ウェーハＷと底面４３Ａとの間に微小な隙間が形成され、当該隙間からウェーハＷと底面４３Ａとの間のガスを抜くことができ、当該ガスの残存によりウェーハＷが底面４３Ａから浮いて移動してしまうことも抑制することができる。
また、サセプタ４が回転したとき、ウェーハＷにサセプタ４の外縁側への遠心力が作用するが、ウェーハＷの傾きによるサセプタ４の中心側への力により、ウェーハＷが凹部４３内で移動することを抑制することができる。したがって、エピタキシャル膜の成長中に、ウェーハＷと凹部４３の内周面４３Ｂとの接触を抑制することができ、５０μｍ以上の厚膜形成を行う場合にあっても、両者間のブリッジによるスティッキングの発生を抑制することができる。
また、サセプタ４の中央の凹み量Ｄ２が大きい場合、サセプタ４の外縁および中央における当該サセプタ４の下方に設けられた加熱手段としての誘導コイル７との距離の差が、大きくなってしまう。この場合、ウェーハＷ面内の温度分布が不均一になり、スリップ転位が発生するおそれがある。
しかし、Ｄ２／Ｄ１が０．３％未満であるため、エピタキシャル膜を成長させるとき、サセプタ４の外縁および中央における誘導コイル７との距離の差を小さくすることができ、ウェーハＷ面内の温度分布を略均一にすることができ、スリップ転位の発生を抑制することができる。なお、加熱手段がサセプタ４の上方に設けられている場合でも、凹み量Ｄ２が大きいとウェーハＷ面内の温度分布が不均一になるおそれがあるが、Ｄ２／Ｄ１を０．３％未満にすることで、スリップ転位の発生を抑制することができる。
また、底面４３Ａの表面粗さＲａが大きい場合、ウェーハＷにおける底面４３Ａとの点接触部分同士の距離が長くなるため、ウェーハＷ面内の温度分布が悪化し、ＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔ ｌｅａｓｔ ｓＱｕａｒｅｓ Ｒａｎｇｅ）が悪化するおそれがある。
しかし、底面４３Ａの表面粗さＲａが１６μｍ未満であるため、ウェーハＷにおける底面４３Ａとの点接触部分同士の距離を、ウェーハＷ面内の温度分布が悪化しない長さにすることができ、ＳＦＱＲの悪化を抑制することができる。
なお、ＳＦＱＲとは、ＳＥＭＩ規格にかかる、所定サイト内の平坦度を示す指標である。このＳＦＱＲは、設定されたサイト内で最小二乗法により求められた基準面からの＋側（すなわち、ウェーハの主表面を上に向け水平に置いた場合の上側）および−側（同下側）のそれぞれの最大変位量の絶対値の和で表した、サイトごとに評価された値である。
なお、エピタキシャル膜成長工程におけるサセプタ４の回転速度は、サセプタ４の直径Ｄ１、Ｄ２／Ｄ１の値、凹部４３の内径とウェーハＷの直径との差、エピタキシャル膜の膜厚、反応ガスの条件などにより、スティッキングやスリップ転位の発生、あるいはＳＦＱＲの悪化を招かないように設定されればよく、例えば４ｒｐｍ以上１２ｒｐｍ以下であることが好ましい。
また、スティッキングの発生が抑制されたエピタキシャルシリコンウェーハＷＥには、図３（Ａ）に示すように、シリコン粒界付着領域Ｇが存在している。ここで、シリコン粒界付着領域Ｇとは、シリコン単結晶が粒界となりエピタキシャル成長した領域を意味する。
シリコン粒界付着領域Ｇは、エピタキシャルシリコンウェーハＷＥの面取り部ＷＥ１におけるサセプタ４の回転中心Ｃに最も近い位置を基準位置ＳＰとした場合、基準位置ＳＰからサセプタ４の回転方向Ｔ（例えば、時計回り方向）に１２０°移動した位置と１８０°移動した位置との間に存在している。このような位置にシリコン粒界付着領域Ｇが発生する理由は、サセプタ４の回転が影響しているためと推定される。
また、シリコン粒界付着領域Ｇは、図３（Ｂ）に示すように、面取り部ＷＥ１における裏面側（凹部４３側）の１箇所に存在している。図３（Ｂ）の右側の図に示すように、シリコン粒界付着領域ＧのエピタキシャルシリコンウェーハＷＥの周方向に沿う長さは、３０ｍｍ以下である。このようにシリコン粒界付着領域Ｇが面取り部ＷＥ１の裏面側のみに発生する理由は、上述のようにエピタキシャル膜の成長中にウェーハＷと凹部４３の内周面４３Ｂとの接触が抑制され、すなわちウェーハＷの全周にわたって内周面４３Ｂとの間に隙間が設けられ、かつ、裏面側におけるガスの流れ、ガス回りこみの滞留、熱の分布などが、表面側（エピタキシャル膜側）と異なるためと推定される。
スティッキングの発生が抑制されたエピタキシャルシリコンウェーハＷＥには、上述のような特徴を有するシリコン粒界付着領域Ｇが存在し、当該シリコン粒界付着領域Ｇを制御することで、スティッキングの発生を抑制することができると推定することができる。
［他の実施形態］
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
例えば、Ｄ２／Ｄ１は、０．３％以上であってもよい。
また、凹部４３の底面４３Ａにおける表面粗さＲａは、０．５μｍ以下であってもよいし、１６μｍ以上であってもよい。
さらに、本発明のサセプタを、パンケーキ型などの縦型気相成長装置に適用してもよい。
次に、本発明を実施例により更に詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
［試験１．サセプタの反り率とスティッキングおよびスリップ転位の発生との関係について］
サセプタとして、サセプタの直径が６５０ｍｍ、凹部の内径が２０３ｍｍ、凹部底面の表面粗さＲａが５μｍ、サセプタの反り率が以下の表１に示す仕様のものを準備した。なお、凹み方向が下面側のサセプタは、図２（Ａ）に示すように形成され、凹み方向が上面側のサセプタは、上面における外縁を基準とした高さ位置が、外縁から中央に向かうにしたがって高くなるように形成されている。また、反り率は、水平な面にサセプタを上面が上を向くように載置し、レーザを用いてサセプタ上面の高低差を測定し、外縁に対する中央の凹み量をサセプタの直径で除することで求めた。
次に、気相成長装置にサセプタを取り付け、直径２００ｍｍのウェーハを凹部の定位置（同心位置）に収容し、サセプタの回転速度が４ｒｐｍ、エピタキシャル膜の膜厚が７０μｍの条件でエピタキシャル膜を形成した後、エピタキシャルウェーハを凹部から取り出した。そして、エピタキシャルウェーハの外周面を目視で確認して、スティッキングの有無を確認した。実施例１〜５、比較例１〜２、参考例のそれぞれについて、１００枚のエピタキシャルウェーハを製造し、スティッキングの発生率を求めた。その結果を図４に示す。
図４に示すように、凹み方向が上面側の比較例１，２では、凹み量が大きくなるほど、スティッキングの発生率が高くなり、凹み方向が下面側の実施例１〜５では、スティッキングが発生しないことが確認できた。
このことから、下面側に凹んだサセプタを用いることで、スティッキングの発生が抑制されたエピタキシャルウェーハを製造できることが確認できた。
また、実施例１〜５のエピタキシャルウェーハについて、スリップ転位の有無を確認したところ、実施例５ではスリップ転位が発生していたが、実施例１〜４ではスリップ転位が発生していないことが確認できた。
このことから、下面側に凹み、かつ、反り率が０％より大きく０．３％未満のサセプタを用いることで、スティッキングおよびスリップ転位の発生が抑制されたエピタキシャルウェーハを製造できることが確認できた。
［試験２．凹部の表面粗さＲａとウェーハの滑りとの関係について］
サセプタとして、サセプタの直径が６５０ｍｍ、凹部の内径が２０３ｍｍ、サセプタの反り率および凹部の底面の表面粗さＲａが以下の表２に示す仕様のものを準備した。そして、直径２００ｍｍのウェーハを凹部の定位置（同心位置）に収容し、サセプタの回転速度が４ｒｐｍ、エピタキシャル膜の膜厚が７０μｍの条件でエピタキシャル膜を形成した後、凹部内でのウェーハの滑りの有無と、凹部内周面とウェーハとの接触の有無とを目視で確認した。また、エピタキシャルウェーハを凹部から取り出し、ウェーハ外周端から２ｍｍの領域内において、２２ｍｍ×２２ｍｍのサイトを、ＡＤＥ社製平坦度測定器（ＵｌｔｒａＳｃａｎ９８００）によりＳＦＱＲを測定した。それらの結果を表２に示す。
なお、ウェーハの滑りは、０．５ｍｍ以上の場合に「有り」、０．１ｍｍ以上０．５ｍｍ未満の場合に「軽微」、０ｍｍの場合に「無し」と判定した。また、ＳＦＱＲは、０．５μｍ以上の場合に「悪化」、０．５μｍ未満の場合に「良好」と判定した。
表２に示すように、実験例１では、ＳＦＱＲが良好であったものの、凹部内周面とウェーハとの接触が有ることが確認できた。
このことから、凹部底面の表面粗さＲａが０．５μｍより大きいサセプタを用いることで、凹部内周面とウェーハとの接触が無く、スティッキングの発生が抑制されたエピタキシャルウェーハを製造できることが確認できた。
また、実験例６では、凹部内周面とウェーハとの接触が無いものの、ＳＦＱＲが悪化していることが確認できた。
このことから、凹部底面の表面粗さＲａが１６μｍ未満のサセプタを用いることで、ＳＦＱＲが良好なエピタキシャルウェーハを製造できることが確認できた。
［試験３．シリコン粒界付着領域の存在位置について］
以下の特性を有するサセプタおよびｐ＋型のシリコンウェーハを準備した。
＜サセプタ＞
反り率：０％より大きく０．３％未満
凹み方向：下面側
凹部の個数：５個
凹部底面の表面粗さＲａ：０．５μｍより大きく１６μｍ未満
凹部の内径：２０３ｍｍ
＜シリコンウェーハ＞
直径：２００ｍｍ
ドーパント：ホウ素
抵抗率：０．０３Ω・ｃｍ以下
次に、気相成長装置にサセプタを取り付け、ｐ＋型のシリコンウェーハを凹部の定位置（同心位置）に収容し、サセプタの回転速度が４ｒｐｍの条件で、以下の特性を有する２層のエピタキシャル膜を形成して、約９００枚のエピタキシャルシリコンウェーハを製造した。
＜１層目（シリコンウェーハ上）のエピタキシャル膜（ｎ＋型）＞
ドーパント：リン
膜厚：１０μｍ
抵抗率：０．３Ω・ｃｍ
＜２層目（１層目のエピタキシャル膜上）のエピタキシャル膜（ｎ型）＞
ドーパント：リン
膜厚：６０μｍ
抵抗率：５０Ω・ｃｍ
この製造したエピタキシャルシリコンウェーハに対し、スティッキングの有無を調べたところ、全てのエピタキシャルシリコンウェーハにおいて、スティッキングが発生していないことが確認できた。
次に、エピタキシャルウェーハの外周面をデジタルマイクロスコープ（株式会社キーエンス社製、ＶＨＸ−１００Ｆ）を用いて観察し、シリコン粒界付着領域の存在位置および長さを確認した。
シリコン粒界付着領域の存在位置の度数分布を図５に、断面視の模式図および側面からの観察写真を図６に示す。
なお、図５の横軸は、図３（Ａ）の基準位置ＳＰを０°とした場合のサセプタの回転方向（例えば、時計回り方向）の角度である。また、横軸の項目を３０°ごとに設定し、この３０°ごとの角度のいずれかの位置にシリコン粒界付着領域の一部が存在する場合、当該位置を存在位置としてカウントした。さらに、３０°ごとの角度の全ての位置にシリコン粒界付着領域の一部が存在しない場合、シリコン粒界付着領域に最も近い位置を存在位置としてカウントした。
図５に示すように、シリコン粒界付着領域は、１５０°の位置で最も多く発生しており、また、２，３番目に多い位置が１２０°、１８０°の位置であった。このことから、ほとんどのシリコン粒界付着領域は、基準位置ＳＰからサセプタの回転方向に１２０°移動した位置と１８０°移動した位置との間に存在していることが確認できた。
また、図６に示すように、シリコン粒界付着領域は、面取り部における裏面側に存在していることが確認できた。なお、図６中「７３０μｍ以下」は、エピタキシャルシリコンウェーハの厚さを表す。
さらに、１枚のエピタキシャルシリコンウェーハにおいてシリコン粒界付着領域は、１箇所のみに存在することも確認できた。
［試験４．サセプタの反り率と、スティッキング、シリコン粒界付着領域、ＳＦＱＲおよびスリップ転位との関係について］
サセプタとして、以下の表３に示す仕様のものを準備した。なお、実施例６〜９，１１、比較例３，４のサセプタは、試験１の実施例１〜５、比較例１，２のサセプタと同じであり、実施例１０，１２のサセプタは、反り率以外は実施例６のサセプタと同じである。
また、試験３と同じｐ＋型のシリコンウェーハを準備した。すなわち、凹部の内径が２０３ｍｍのサセプタと、直径が２００ｍｍのシリコンウェーハとを準備した。
次に、気相成長装置に実施例６のサセプタを取り付け、シリコンウェーハを凹部の定位置（同心位置）に収容し、サセプタの回転速度が４ｒｐｍの条件で、試験３と同じ２層のエピタキシャル膜（１層目：ｎ＋型、２層目：ｎ型）を形成して、５枚（１バッチ分）のエピタキシャルシリコンウェーハを製造した。
そして、５枚のエピタキシャルシリコンウェーハに対し、試験１と同様の方法でスティッキングの発生率、スリップ転位の発生状況を評価し、試験２と同様の方法でＳＦＱＲを評価し、試験３と同様の方法でシリコン粒界付着領域の周方向の長さを測定した。また、実施例７〜１２、比較例３〜４のそれぞれについて、実施例６と同様のエピタキシャルウェーハの製造および評価を行った。その結果を表３に示す。
なお、スリップ転位は、目視検査によるスリップ積算長が０ｍｍの場合に「無し」、０ｍｍより長く１００ｍｍ以下の場合に「軽微」、１００ｍｍより長い場合に「悪化」と判定した。ここで、スリップ積算長とは、スリップ転位が１本の場合には、その長さであり、複数本の場合は、それらの積算値のことである。
また、表３中、シリコン粒界付着領域の長さは５枚の平均値であり、スリップ転位およびＳＦＱＲは５枚全て同じ結果であった。
表３に示すように、凹み方向が上面側の比較例３，４では、凹み量が大きくなるほど、スティッキングの発生率が高くなり、凹み方向が下面側の実施例６〜１２では、スティッキングが発生しないことが確認できた。
また、スティッキングが発生しない実施例６〜１２では、凹み量が大きくなると、シリコン粒界付着領域が短くなることが確認できた。
さらに、凹み方向および凹み量によらず、ＳＦＱＲが良好であった。
また、反り率が０．３％未満の実施例６〜１０ではスリップ転位が発生していないが、０．３％以上の実施例１１，１２ではスリップ転位が発生していることが確認できた。また、実施例および比較例ともに、反り率が大きい方がスリップ転位が発生し易いことが確認できた。
以上のことから、下面側に凹み、かつ、反り率が０％より大きく０．３％未満のサセプタを用いることで、シリコン粒界付着領域の長さを３０ｍｍ以下とし、スティッキングおよびスリップ転位の発生を抑制することができ、ＳＦＱＲが良好なエピタキシャルウェーハを製造できることが確認できた。
［試験５．エピタキシャル膜の膜厚とシリコン粒界付着領域の長さおよびエピタキシャルシリコンウェーハの割れとの関係について］
サセプタおよびシリコンウェーハとして、試験３と同じものを準備した。
次に、気相成長装置にサセプタを取り付け、ｐ＋型のシリコンウェーハを凹部の定位置（同心位置）に収容し、サセプタの回転速度が４ｒｐｍの条件で、以下の特性を有する２層のエピタキシャル膜を表４に示す膜厚で形成して、実験例７〜１２のそれぞれで５枚（１バッチ）ずつのエピタキシャルシリコンウェーハを製造した。
＜１層目（シリコンウェーハ上）のエピタキシャル膜（ｎ＋型）＞
ドーパント：リン
抵抗率：０．３Ω・ｃｍ
＜２層目（１層目のエピタキシャル膜上）のエピタキシャル膜（ｎ型）＞
ドーパント：リン
抵抗率：５０Ω・ｃｍ
そして、５枚のエピタキシャルシリコンウェーハに対し、試験３と同様の方法でシリコン粒界付着領域の周方向の長さを測定し、実験例７〜１２のそれぞれについて５枚の平均値を求めた。その結果を図７に示す。
図７に示すように、２層のエピタキシャル膜の合計膜厚が３０μｍ以下のエピタキシャルシリコンウェーハには、シリコン粒界付着領域が存在しないことが確認できた。一方、エピタキシャル膜の合計膜厚が５０μｍ以上のエピタキシャルシリコンウェーハには、シリコン粒界付着領域が存在し、厚くなるほどシリコン粒界付着領域が長くなることが確認できた。
また、シリコン粒界付着領域が３０ｍｍ以下（エピタキシャル膜の合計膜厚が１５０μｍ以下）のエピタキシャルシリコンウェーハでは、スティッキングが発生していなかったが、３０ｍｍを超えるエピタキシャルシリコンウェーハでは、シリコン粒界付着領域が存在しているにもかかわらずスティッキングが発生し、サセプタの凹部から取り出すときに割れてしまうことが確認できた。
以上のことから、シリコン粒界付着領域の長さを３０ｍｍ以下にすることで、エピタキシャル膜の合計膜厚（膜厚）が５０μｍ以上１５０μｍ以下と厚い場合でも、エピタキシャルシリコンウェーハにスティッキングが発生せず、割れの発生を抑制できることが確認できた。
なお、試験３〜５では、２層のエピタキシャル膜を形成した場合について評価を行ったが、１層のエピタキシャル膜や３層以上のエピタキシャル膜を形成した場合でも、合計膜厚が２層の場合と同じであれば、試験３〜５と同様の評価結果が得られると考えられる。
また、シリコンウェーハやエピタキシャル膜のドーパントや抵抗値が試験３〜５と異なる場合でも、試験３〜５と同様の評価結果が得られると考えられる。
１…気相成長装置
４，８…サセプタ
４１…上面
４２…下面
４３，８３…凹部
４３Ａ…底面
８４Ａ…表面（底面）
Ｗ…ウェーハ

Claims (5)

  1. 気相成長装置内でウェーハを載置するための円板状のサセプタであって、
    前記サセプタの上面には、前記ウェーハが収容される複数の凹部が当該サセプタの周方向に並んで設けられ、
    常温時およびエピタキシャル膜の形成時に、前記サセプタの中央が外縁に対して当該サセプタの下面側に凹むように形成され、
    前記サセプタの直径をＤ１、前記上面における前記サセプタの前記外縁に対する前記中央の凹み量をＤ２とし、Ｄ２／Ｄ１が０％より大きく０．３％未満となるように形成されていることを特徴とするサセプタ。
  2. 前記凹部の底面における表面粗さＲａが０．５μｍより大きいことを特徴とする請求項１に記載のサセプタ。
  3. 前記凹部の底面における表面粗さＲａが１６μｍ未満であることを特徴とする請求項１または請求項２に記載のサセプタ。
  4. 請求項１から請求項３のいずれか一項に記載のサセプタを備えることを特徴とする気相成長装置。
  5. 請求項４に記載の気相成長装置を用いた気相成長方法であって、
    前記サセプタの前記複数の凹部にそれぞれウェーハを収容し、
    前記サセプタを回転させながら前記ウェーハの表面にエピタキシャル膜を成長させることを特徴とする気相成長方法。
JP2015219532A 2015-04-07 2015-11-09 サセプタ、気相成長装置および気相成長方法 Active JP6485327B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/088,440 US10490437B2 (en) 2015-04-07 2016-04-01 Susceptor, vapor deposition apparatus, vapor deposition method and epitaxial silicon wafer
KR1020160040786A KR20160120227A (ko) 2015-04-07 2016-04-04 서셉터, 기상 성장 장치, 기상 성장 방법 및 에피택셜 실리콘 웨이퍼
CN201610208532.3A CN106057724B (zh) 2015-04-07 2016-04-06 基座、气相生长装置、气相生长方法及外延硅晶片
EP16164006.5A EP3078762B1 (en) 2015-04-07 2016-04-06 Susceptor, vapor deposition apparatus and vapor deposition method
KR1020180055378A KR102003294B1 (ko) 2015-04-07 2018-05-15 서셉터, 기상 성장 장치 및 기상 성장 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015078561 2015-04-07
JP2015078561 2015-04-07

Publications (2)

Publication Number Publication Date
JP2016201528A JP2016201528A (ja) 2016-12-01
JP6485327B2 true JP6485327B2 (ja) 2019-03-20

Family

ID=57422753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015219532A Active JP6485327B2 (ja) 2015-04-07 2015-11-09 サセプタ、気相成長装置および気相成長方法

Country Status (3)

Country Link
JP (1) JP6485327B2 (ja)
KR (1) KR102003294B1 (ja)
CN (1) CN106057724B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110331381A (zh) * 2019-06-11 2019-10-15 康佳集团股份有限公司 一种外延片生长炉、设备、mocvd方法及外延片
JP7192707B2 (ja) * 2019-08-09 2022-12-20 三菱電機株式会社 半導体製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932123A (ja) * 1982-08-18 1984-02-21 Sony Corp 気相成長法
JPH01256117A (ja) * 1988-04-05 1989-10-12 Sumitomo Metal Ind Ltd 気相反応装置
JPH07118465B2 (ja) * 1988-06-14 1995-12-18 東芝セラミックス株式会社 縦型エピタキシャル装置用サセプター
JP3144664B2 (ja) * 1992-08-29 2001-03-12 東京エレクトロン株式会社 処理装置及び処理方法
JPH08279470A (ja) * 1995-04-04 1996-10-22 Komatsu Electron Metals Co Ltd エピタキシャルウェーハの製造方法
JP4223455B2 (ja) * 2004-03-23 2009-02-12 コバレントマテリアル株式会社 サセプタ
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5040333B2 (ja) * 2007-01-30 2012-10-03 信越半導体株式会社 気相成長用サセプタ及び気相成長装置並びに気相成長方法
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
KR101489483B1 (ko) * 2007-12-27 2015-02-05 주식회사 케이씨텍 원자층 증착 장치
JP2010034185A (ja) * 2008-07-28 2010-02-12 Sumco Corp 気相成長装置用のサセプタ及びエピタキシャルウェーハの製造方法
JP2011077171A (ja) * 2009-09-29 2011-04-14 Mitsubishi Electric Corp 気相成長装置
JP2011187887A (ja) * 2010-03-11 2011-09-22 Toyota Motor Corp エピタキシャルウエハの製造方法
KR101232908B1 (ko) * 2010-04-20 2013-02-13 엘아이지에이디피 주식회사 화학기상증착장치
KR20130043443A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 서셉터 및 이를 구비하는 화학 기상 증착 장치
JP2013136475A (ja) * 2011-12-28 2013-07-11 Jx Nippon Mining & Metals Corp 気相成長装置
JP2014207357A (ja) * 2013-04-15 2014-10-30 日本パイオニクス株式会社 サセプタ及びそれを用いた気相成長装置

Also Published As

Publication number Publication date
KR20180053628A (ko) 2018-05-23
KR102003294B1 (ko) 2019-07-24
CN106057724A (zh) 2016-10-26
JP2016201528A (ja) 2016-12-01
CN106057724B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
WO2013011923A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びにＳｉＣエピタキシャルウェハの製造装置
KR101516164B1 (ko) 에피텍셜 성장용 서셉터
WO2013191201A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
EP3078762B1 (en) Susceptor, vapor deposition apparatus and vapor deposition method
JP6485327B2 (ja) サセプタ、気相成長装置および気相成長方法
JP2011146504A (ja) 気相成長装置用サセプタ及び気相成長装置
JP6601956B2 (ja) ウェハ支持台とそれを備えたＳｉＣエピタキシャルウェハの製造装置および製造方法
JP3004846B2 (ja) 気相成長装置用サセプタ
JP6562546B2 (ja) ウェハ支持台、ウェハ支持体、化学気相成長装置
JP4984046B2 (ja) 気相成長用サセプタ及び気相成長装置並びに気相成長用サセプタの設計方法及び気相成長方法
JP2016092129A (ja) リフトピン、該リフトピンを用いたエピタキシャル成長装置およびエピタキシャルウェーハの製造方法
JP2010034185A (ja) 気相成長装置用のサセプタ及びエピタキシャルウェーハの製造方法
JP7233361B2 (ja) サセプタ、エピタキシャル基板の製造方法、及びエピタキシャル基板
JP6069545B2 (ja) ＳｉＣエピタキシャルウェハの評価方法
JP6587354B2 (ja) サセプタ
JP6844529B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6711744B2 (ja) サセプタ及びサセプタの製造方法
JP2009182009A (ja) 気相成長装置および気相成長方法
JP2010028013A (ja) 気相成長装置用のサセプタ
JP6493982B2 (ja) サセプタ
JP2009272465A (ja) シリコンウェーハ及びエピタキシャル基板の製造方法。
JP6733802B1 (ja) エピタキシャルウェーハの製造方法及びサセプタ
JP5942939B2 (ja) エピタキシャルウェーハの製造方法
JP2010027881A (ja) エピタキシャルウェーハの製造方法。
JP2010027880A (ja) エピタキシャルウェーハの製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250