CN106057724B - 基座、气相生长装置、气相生长方法及外延硅晶片 - Google Patents

基座、气相生长装置、气相生长方法及外延硅晶片 Download PDF

Info

Publication number
CN106057724B
CN106057724B CN201610208532.3A CN201610208532A CN106057724B CN 106057724 B CN106057724 B CN 106057724B CN 201610208532 A CN201610208532 A CN 201610208532A CN 106057724 B CN106057724 B CN 106057724B
Authority
CN
China
Prior art keywords
pedestal
aforementioned
silicon wafer
wafer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610208532.3A
Other languages
English (en)
Other versions
CN106057724A (zh
Inventor
稗田大辅
内野仁
楠本龙雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN106057724A publication Critical patent/CN106057724A/zh
Application granted granted Critical
Publication of CN106057724B publication Critical patent/CN106057724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2053—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种圆板状的基座（4），该基座（4）形成为，在基座（4）的上表面（41）上，沿该基座（4）的周向排列设置有收纳晶片（W）的多个凹部（43），基座（4）的中央相对于外缘向下表面（42）侧凹陷。

Description

基座、气相生长装置、气相生长方法及外延硅晶片
技术领域
本发明涉及一种基座、气相生长装置、气相生长方法及外延硅晶片。
背景技术
以往，已知有下述分批（バッチ）式的气相生长装置：在基座的上表面上设有多个凹部，同时处理例如用硅形成的多枚晶片。
作为用这样的气相生长装置制造的外延晶片的用途，有以IGBT（绝缘栅双极型晶体管）为代表的功率器件。面向功率器件的外延晶片的外延膜的膜厚较厚，达到100μm左右的也不少。在这样的厚膜形成中，虽然基座上的晶片被收纳于凹部内，但是容易发生凹部内周面和晶片外周面之间由于析出物而粘附的现象（以下称为粘附），前述析出物被称为搭桥，跨越前述凹部内周面和晶片外周面。若发生该粘附，则在外延膜生长后从基座取出晶片时，必须剥下粘附部分的外延膜，这时向晶片的外周部分施加了相当大的力，因此经常在晶片上产生裂缝，甚至还有破裂的情况。
因此，进行了用来抑制粘附发生的各种探索（例如参照文献1：日本特开2004-327761号公报，文献2：日本特开2007-227838号公报，文献3：日本特开2008-187020号公报）。
在文献1的方案中，在基座的凹部底面上，设有从外周部突出的凸部。由此，即使晶片由于伴随基座旋转的离心力而在径向方向上移动，也能借助凸部和晶片外周部背面侧的圆锥面的抵接，将晶片在凹部内保持同心状，由此，抑制粘附的发生。
在文献2中记载了下述问题：在搬运机器人使晶片自由落下至凹部内时，由于凹部内的残存气体阻碍该自由落下，晶片被载置于偏离目标位置的位置上。为了解决该问题，在文献2的方案中，通过将基座及绕基座的垂直轴的旋转机构略微倾斜，使凹部底面倾斜。由此，部分改变了正在自由落下的晶片和凹部底面之间的间隔，只向一个方向放掉残存气体来实现该残留气体的顺畅的去除，由此，抑制晶片被载置于偏离目标位置的位置上的情况。
在文献3的方案中注意到，为了有效地防止晶片背面和凹部底面之间的粘附，增大凹部底面的表面粗糙度、减少晶片与凹部底面的接触面积是重要的，而且，晶片背面和凹部底面之间的粘附只发生在晶片的外周侧而不发生在中央附近，鉴于以上情况，使基座凹部底面中的周边侧区域的粗糙度大于中心侧区域。
但是，在文献1所述的方案中，虽说是背面，但晶片和凹部内周部接触，因此该接触部分有发生粘附的可能。
另外，在文献2所述的方案中，将绕基座的垂直轴的旋转机构倾斜，因此，若伴随基座的旋转，凹部相对于旋转轴位于倾斜方向的下侧，则凹部的倾斜方向和离心力的方向一致，晶片向倾斜方向的下侧移动。结果，晶片和凹部内周面接触，有发生粘附的可能。
进而，文献3所述的方案中，没有考虑关于在凹部内晶片移动的对策，因此在伴随基座旋转的离心力的作用下，晶片和凹部内周面接触，有发生粘附的可能。
发明内容
本发明的目的是提供一种能够抑制粘附发生的基座、气相生长装置、气相生长方法及外延硅晶片。
本发明的基座是用来在气相生长装置内载置晶片的圆板状基座，其特征在于，前述基座形成为，在前述基座的上表面上沿该基座的周向排列设置有收纳前述晶片的多个凹部，前述基座的中央相对于外缘向该基座的下表面侧凹陷。
这里，所谓“基座的中央相对于外缘向该基座的下表面侧凹陷”，意思是形状为从反应管的底面到基座上表面的铅垂高度随着从外缘到中央降低。即，本发明的基座是所谓的基座整体形成为凹陷成下凸状的碗状的基座。
优选的是，本发明的基座形成为，将前述基座的直径设为D1，将前述上表面上的前述基座的前述中央相对于前述外缘的凹陷量设为D2，D2/D1大于0%小于0.3%。
这里，所谓基座的直径，是指俯视（从上表面侧观察时）时的基座上表面的直径。另外，所谓限定凹陷量的基座中央，在基座中央处设有插入旋转轴的贯通孔的情况下，指该贯通孔的外缘，在基座中央处未设有前述贯通孔的情况下，指基座的中心。
在本发明的基座中，优选的是，前述凹部的底面的表面粗糙度Ra大于0.5μm。
这里，所谓的表面粗糙度Ra为JISB0601(2011)中规定的中心线平均粗糙度(Ra值)。
在本发明的基座中，优选的是，前述凹部的底面的表面粗糙度Ra小于16μm。
本发明的气相生长装置的特征在于，具有前述的基座。
本发明的气相生长方法为利用前述气相生长装置的气相生长方法，其特征在于，前述基座的前述多个凹部中分别收纳前述晶片，使前述基座旋转的同时在前述晶片的正面上使外延膜生长。
本发明的外延硅晶片在硅晶片的单面上设有外延膜，前述硅晶片在外周部具有倒角部，其特征在于，存在硅晶界附着区域，前述硅晶界附着区域是在前述倒角部附着有硅的晶界的区域。
在本发明的外延硅晶片中，优选的是，前述硅晶界附着区域在前述硅晶片的周向上的长度为30mm以下。
在本发明的外延硅晶片中，优选的是，前述外延膜的膜厚为50μm以上150μm以下。
在本发明的外延硅晶片中，优选的是，前述硅晶片为p+型的衬底，前述外延膜为n型的膜。
根据本发明，能够提供一种能够抑制粘附发生的基座、气相生长装置、气相生长方法及外延硅晶片。
附图说明
图1A为表示涉及本发明的一个实施方式的气相生长装置的剖视图。
图1B为表示涉及本发明的一个实施方式的气相生长装置的俯视图。
图2A为表示前述气相生长装置的基座的沿图1B的Ⅱ-Ⅱ线的剖视图，为表示本实施方式的基座的图。
图2B为表示前述气相生长装置的基座的沿图1B的Ⅱ-Ⅱ线的剖视图，为表示变形例的基座的图。
图3A为表示存在于由前述气相成生长装置制成的外延硅晶片上的硅晶界附着区域的俯视的位置的图。
图3B为表示存在于由前述气相成生长装置制成的外延硅晶片上的硅晶界附着区域的剖视及侧视的位置的图。
图4为表示涉及本发明实施例的基座翘曲率和粘附发生率之间的关系的图表。
图5为表示前述实施例中的硅晶界附着区域的存在位置的度数分布的图表。
图6为表示前述实施例中的硅晶界附着区域的剖视的示意图及从侧面的观察照片。
图7为表示前述实施例中的外延膜的膜厚和硅晶界附着区域的长度的关系的图表。
具体实施方式
参照附图对本发明的一个实施方式进行说明。此外，在图2A和图2B中，为了容易理解本发明的特征，夸张地表现了基座的形状。
（气相生长装置的结构）
如图1A和图1B中所示，气相生长装置1在腔2内有水平设置的卧式的反应管3。在反应管3内，大致圆板状的基座4设为位于长度方向的中央部。另外，在反应管3内，以从长度方向的前后夹入基座4的方式设有水平的隔板5。
基座4借助支承轴6在反应管3内被大致水平地支承，前述支承轴6从下方以不贯通的方式插入，基座4借助支承轴6的旋转，绕中心部的垂直轴被旋转驱动。在反应管3的下方，感应线圈7以包围支承轴6的方式设置，前述感应线圈7作为将反应管3内部高频加热至既定温度的加热工具。此外，也可以用电阻加热来加热反应管3内部。隔板5和基座4一起将反应管3内部划分为基座4上侧的空间和下侧的空间，使原料气体从反应管3的一个端部流入至上侧的空间，从另一端部流出。
也如图2A所示，在基座4的上表面41上，多个凹部43在俯视时在基座4的周向上等间隔地排列，而且和基座4形成同心圆。在凹部43中收纳晶片W。凹部43的内径虽然只要比晶片W的直径大就好，但是优选的是，和晶片W的直径的差为1.0mm以上，即晶片W在凹部43内收纳成同心圆状时，晶片W的外缘和凹部（沉孔部）43的内周面43B的间隔为0.5mm以上。
基座4形成为，中央相对于外缘向下表面42侧凹陷，而且，从反应管3的底面到上表面41的铅垂高度随着从外缘到中央而变低。
具体来说，基座4形成为，将俯视时上表面41的直径设为D1，上表面41中的中央相对于外缘的凹陷量设为D2，D2/D1（翘曲率）大于0%小于0.3%。
这里，在本实施方式中，基座4的中央处未设有贯通孔，前述贯通孔插入支承轴6，因此基座4的中心41C限定凹陷量D2。此外，如图2A中双点划线所示，在基座4的中央处设有贯通孔48的情况下，前述贯通孔48插入支承轴6，贯通孔48的开口边缘48E限定凹陷量D2。
基座4作为基板用大约10mm~30mm厚的碳制品形成，在其正面上借助CVD法进行碳化硅（SiC）的涂敷。
基座4上的倾斜部分49的截面形状可以如图2A所示是圆弧状，也可以是直线状。另外，优选的是形成为，从基座4的外缘到中心“逐渐凹陷”。进而，为了与离心力平衡，也可以形成为随着从中心到外缘曲率越来越大。凹陷的形成方法可以是加工前述碳制品，也可以是利用正面和背面的应力差产生翘曲。
另外，优选的是，基座4的厚度均匀，即上表面41的曲率和下表面42的曲率相等。这是因为在基座4的厚度不均匀的情况下，经由基座4被加热的晶片W面内的温度分布变得不均匀，有发生滑移位错的可能。
凹部43的底面43A被直接加工为表面粗糙度Ra大于0.5μm且小于16μm。此外，如图2B所示，也可以构成为，准备附件84，前述附件84具有正面84A，前述正面84A被加工为表面粗糙度Ra和底面43A一样，将该附件84安装在基座8的凹部83中。若以这种方式构成，则即使是底面83A的表面粗糙度Ra为0.5μm以下的基座8，也能够使正面84A作为凹部83的底面发挥作用，能够产生与基座4相同的效果，前述正面84A的表面粗糙度Ra大于0.5μm且小于16μm。
（气相生长装置的作用）
接下来，关于气相生长装置1的作用进行说明。
在利用气相生长装置1的外延晶片的制造中，将反应管3的内部升温至1000℃~1190℃，烘烤工序后，在1000℃~1190℃的温度下开始外延膜生长工序。在外延膜生长工序中，加热反应管3内以便维持前述既定温度，并且，在该管内的隔板5上侧的空间中，将原料气体从反应管3的一个端部流入，向另一个端部流出。另外，基座4在周向上以既定速度旋转，前述基座4将多枚晶片W收纳于凹部43。借助这样的操作，在各晶片W的正面上形成外延膜。外延膜的生长速度为0.4μm~4μm/分，高速生长出50μm以上的厚外延膜。
这里，在作业之前，借助机器人将晶片W收纳于基座4的凹部43内的各个既定位置（同心位置）上，但是这时在各凹部43内晶片W有从既定位置沿径向滑动的可能。而且，作业中基座4旋转，这也会导致各凹部43内的晶片W有从既定位置沿径向滑动的可能。
但是，在本实施方式中，基座4的中央相对于外缘向下表面42侧凹陷（基座4的凹陷方向为下表面42侧），因此在晶片W收纳于凹部43时，如图2A中双点划线所示，各晶片W倾斜，使得位于基座4外缘侧的部分比位于中心侧的部分高。虽然由于该倾斜在晶片W上作用朝向基座4中心侧的力，但是底面43A的表面粗糙度Ra大于0.5μm，因此能够借助摩擦抑制晶片W从最初的收纳位置移动。另外，通过粗糙化底面43A，在晶片W和底面43A之间形成微小的间隙，能够从该间隙排出晶片W和底面43A之间的气体，也能够抑制由于该气体的残存导致晶片W从底面43A浮起移动的情况。
另外，在基座4旋转时，在晶片W上作用朝向基座4的外缘侧的离心力，但是借助由晶片W的倾斜产生的朝向基座4中心侧的力，能够抑制晶片W在凹部43内移动。因此，在外延膜的生长中，能够抑制晶片W和凹部43的内周面43B的接触，即使是在进行50μm以上的厚膜形成的情况下，也能够抑制由两者之间的搭桥产生的粘附的发生。
另外，在基座4中央的凹陷量D2较大的情况下，基座4的外缘及中央处的与作为加热工具的感应线圈7的距离差变大，前述感应线圈7设在该基座4的下方。这种情况下，晶片W面内的温度分布变得不均匀，有发生滑移位错的可能。
但是，D2/D1小于0.3%，因此在使外延膜生长时，能够将基座4的外缘及中央处的与感应线圈7的距离差缩小，能够使晶片W面内的温度分布大致均匀，能够抑制滑移位错的发生。此外，在将加热工具设在基座4上方的情况下，虽然凹陷量D2较大的话有导致晶片W面内的温度分布不均匀的可能，但是通过使D2/D1小于0.3%，也能够抑制滑移位错的发生。
另外，在底面43A的表面粗糙度Ra较大的情况下，晶片W中和底面43A点接触的部分彼此的距离变长，因此晶片W面内的温度分布恶化，SFQR（Site Front Least-SquaresRange；局部正面最小二乘法范围）有恶化的可能。
但是，底面43A的表面粗糙度Ra小于16μm，因此能够将晶片W中和底面43A点接触的部分彼此的距离设为晶片W面内温度分布不发生恶化的长度，能够抑制SFQR的恶化。
此外，所谓的SFQR，是涉及SEMI标准的、表示既定部位内的平整度的指标。该SFQR表示为，在设定的部位内借助最小二乘法求出的从基准面的+侧（即，将晶片的主表面朝上水平放置的情况下的上侧）及−侧（相同情况的下侧）各自的最大位移量的绝对值的和，是针对每个部位进行评价的值。
此外，外延膜生长工序中基座4的旋转速度根据基座4的直径D1、D2/D1的值、凹部43的内径和晶片W的直径的差、外延膜的膜厚、反应气体的条件等，设定为不会导致粘附、滑移位错的发生或者SFQR的恶化即可，例如优选地设为4rpm以上12rpm以下。
另外，在粘附的发生被抑制了的外延硅晶片WE上，如图3A所示，存在硅晶界附着区域G。这里，所谓的硅晶界附着区域G是指硅单晶成为晶界并外延生长的区域。
硅晶界附着区域G在将外延硅晶片WE的倒角部WE1上的距基座4的旋转中心C最近的位置作为基准位置SP的情况下，存在于从基准位置SP向基座4的旋转方向T（例如顺时针方向）移动120°的位置和移动180°的位置之间。在这样的位置上产生硅晶界附着区域G的原因推定为是由于基座4的旋转的影响。
另外，硅晶界附着区域G如图3B所示，存在于倒角部WE1上的背面侧（凹部43侧）的1处。如图3B的右侧的图所示，硅晶界附着区域G的沿外延硅晶片WE的周向的长度在30mm以下。像这样硅晶界附着区域G仅在倒角部WE1的背面侧产生的原因推定为：是由于像上述那样在外延膜的生长中晶片W和凹部43的内周面43B的接触被抑制，即，在晶片W的整周范围内在与内周面43B之间设有间隙，并且，背面侧处的气体流动、气体蔓延的滞留、热的分布等与正面侧（外延膜侧）不同。
在粘附的发生被抑制了的外延硅晶片上，存在具有上述那样的特征的硅晶界附着区域G，可以推定，能够通过控制该硅晶界附着区域G，抑制粘附的发生。
（其它实施方式）
此外，本发明并不仅限定于前述实施方式，在不脱离本发明主旨的范围内的各种改良及设计的变更等都是可以的。
例如，D2/D1也可以是0.3%以上。
另外，凹部43的底面43A的表面粗糙度Ra也可以是0.5μm以下，也可以是16μm以上。
进而，本发明的基座也可以应用于扁平（パンケーキ）型等立式气相生长装置。
实施例
接下来，借助实施例对本发明更详细地进行说明，但是本发明不会因为这些实施例而受到任何限定。
试验1．关于基座的翘曲率和粘附及滑移位错的发生之间的关系
作为基座，准备了基座的直径为650mm、凹部的内径为203mm、凹部底面的表面粗糙度Ra为5μm、基座翘曲率为下述表1所示规格的基座。此外，凹陷方向为下表面侧的基座以如图2A所示的方式形成，凹陷方向为上表面侧的基座形成为，从反应管底面到上表面的铅垂高度随着从外缘到中央而变高。另外，翘曲率以下述方式求出：在水平面上将基座以上表面朝上的方式载置，利用激光测定基座上表面的高低差，用基座的直径除中央相对于外缘的凹陷量。
表1
实施例1 实施例2 实施例3 实施例4 实施例5 比较例1 比较例2 参考例
翘曲率 0.018% 0.036% 0.075% 0.100% 0.300% 0.029% 0.056% 0.0%
凹陷方向 下表面侧 下表面侧 下表面侧 下表面侧 下表面侧 上表面侧 上表面侧 −
接着，在气相生长装置上安装基座，收纳直径200mm的晶片于凹部的既定位置（同心位置），在基座的旋转速度为4rpm、外延膜膜厚为70μm的条件下形成了外延膜后，从凹部取出外延晶片。然后，通过目视来确认外延晶片的外周面，确认粘附的有无。关于实施例1~5、比较例1~2和参考例，分别制造100枚外延晶片，求出粘附的发生率。将其结果表示在图4中。
如图4所示，在凹陷方向为上表面侧的比较例1、2中，凹陷量越大，粘附的发生率越高，在凹陷方向为下表面侧的实施例1~5中，能够确认粘附没有发生。
由此能够确认，通过利用向下表面侧凹陷的基座，能够制造粘附的发生被抑制的外延晶片。
另外，关于实施例1~5的外延晶片，确认了滑移位错的有无，虽然在实施例5中发生了滑移位错，但是在实施例1~4中能够确认滑移位错没有发生。
由此能够确认，通过利用向下表面侧凹陷且翘曲率大于0%小于0.3%的基座，能够制造粘附及滑移位错的发生被抑制的外延晶片。
试验2．关于凹部的表面粗糙度Ra和晶片滑动之间的关系
作为基座，准备了基座的直径为650mm、凹部的内径为203mm、基座翘曲率及凹部底面的表面粗糙度Ra为下述表2所示规格的基座。然后，收纳直径200mm的晶片于凹部的既定位置（同心位置），在基座的旋转速度为4rpm、外延膜膜厚为70μm的条件下形成了外延膜后，通过目视确认凹部内晶片滑动的有无和凹部内周面与晶片之间接触的有无。另外，从凹部取出外延晶片，在距晶片外周端2mm的区域内，对22mm×22mm的部位借助ADE公司制造的平整度测定器（UltraScan9800）测定SFQR。将这些结果表示在表2中。
此外，晶片的滑动以下述方式判定：0.5mm以上的情况下判定为“有”，0.1mm以上小于0.5mm的情况下判定为“轻微”，0mm的情况下判定为“没有”。另外，SFQR以下述方式判定：0.5μm以上的情况下判定为“恶化”，小于0.5μm的情况下判定为“良好”。
表2
实验例1 实验例2 实验例3 实验例4 实验例5 实验例6
凹部底面的粗糙度Ra 0.5μm 5μm 7μm 10μm 13μm 16μm
翘曲率 0.010% 0.010% 0.010% 0.010% 0.010% 0.010%
凹陷方向 下表面侧 下表面侧 下表面侧 下表面侧 下表面侧 下表面侧
硅晶片的滑动 有 轻微 轻微 没有 没有 没有
凹部内周面和硅晶片间的接触 有 没有 没有 没有 没有 没有
SFQR 良好 良好 良好 良好 良好 恶化
如表2所示，在实验例1中，虽然SFQR良好，但能够确认存在凹部内周面和晶片间的接触。
由此能够确认，通过利用凹部底面的表面粗糙度R a大于0.5μm的基座，能够制造凹部内周面和晶片间没有接触、粘附的发生被抑制的外延晶片。
另外，在实验例6中，不存在凹部内周面和晶片间的接触，但能够确认SFQR发生恶化。
由此能够确认，通过利用凹部底面的表面粗糙度Ra小于16μm的基座，能够制造SFQR良好的外延晶片。
试验3．关于硅晶界附着区域的存在位置
准备具有以下特性的基座及p+型的硅晶片。
（基座）
翘曲率：大于0%小于0.3%
凹陷方向：下表面侧
凹部的个数：5个
凹部底面的表面粗糙度Ra：大于0.5μm小于16μm
凹部的内径：203mm
（硅晶片）
直径：200mm
掺杂物：硼
电阻率：0.03Ω∙cm以下。
接下来，将基座安装至气相生长装置，将p+型的硅晶片收纳至凹部的既定位置（同心位置），在基座的旋转速度为4rpm的条件下，形成具有以下特性的2层的外延膜，制成约900枚外延硅晶片。
（第1层（硅晶片上）的外延膜（n+型））
掺杂物：磷
膜厚：10μm
电阻率：0.03Ω∙cm
（第2层（第1层外延膜上）的外延膜（n型））
掺杂物：磷
膜厚：60μm
电阻率：50Ω∙cm。
对于该制成的外延硅晶片，检查粘附的有无，能够确认在所有的外延硅晶片上，粘附都没有发生。
接下来，用电子显微镜（基恩士株式会社制造，VHX-100F）观察外延晶片的外周面，确认硅晶界附着区域的存在位置及长度。
将硅晶界附着区域的存在位置的度数分布在图5中表示，将剖视的示意图及从侧面的观察照片在图6中表示。
此外，图5的横坐标轴是以图3A的基准位置SP为0°的情况下的基座的旋转方向（例如顺时针方向）的角度。另外，以30°的间隔设定横坐标轴的刻度，如果在该间隔30°的角度的某一位置上存在硅晶界附着区域的一部分，则将该位置作为存在位置来统计。进而，如果在间隔30°的角度的所有位置上都不存在硅晶界附着区域的一部分，则将距硅晶界附着区域最近的位置作为存在位置来统计。
如图5所示，硅晶界附着区域在150°的位置上产生最多，另外，第2和第3多的位置是120°和180°的位置。由此能够确认大部分的硅晶界附着区域存在于从基准位置SP向基座的旋转方向移动120°的位置和移动180°的位置之间。
另外，如图6所示，能够确认硅晶界附着区域存在于倒角部的背面侧。此外，图6中“730μm以下”表示外延硅晶片的厚度。
进而，还能够确认，在1枚外延硅晶片上硅晶界附着区域仅存在于1处。
试验4．关于基座的翘曲率和粘附、硅晶界附着区域、SFQR及滑移位错的关系
作为基座，准备了如以下的表3所示的规格的基座。此外，实施例6~9、11、比较例3、4的基座与试验1的实施例1~5、比较例1、2的基座相同，实施例10、12的基座除了翘曲率，与实施例6的基座相同。
另外，准备了和试验3相同的p+型的硅晶片。即，准备了凹部的内径为203mm的基座和直径为200mm的硅晶片。
接下来，将实施例6的基座安装至气相成长装置，将硅晶片收纳至凹部的既定位置（同心位置），在基座的旋转速度为4rpm的条件下，形成与试验3相同的2层的外延膜（第1层：n+型，第2层：n型），制成5枚（一个批次）外延硅晶片。
然后，对于5枚外延硅晶片，以与试验1同样的方法评估粘附的发生率、滑移位错的发生状况，以与试验2同样的方法评估SFQR，以与试验3同样的方法测定硅晶界附着区域的周向长度。另外，分别对实施例7~12、比较例3~4进行与实施例6同样的外延晶片的制造及评估。将其结果在表3中表示。
此外，滑移位错以下述方式判定：根据目视检查得到的滑移累计长为0mm的情况下判定为“没有”，比0mm长、100mm以下的情况下判定为“轻微”，比100mm长的情况下判定为“恶化”。这里，所谓的滑移累计长在滑移位错为1条的情况下，为该滑移位错的长度，在滑移位错为多条的情况下，为这些滑移位错的累计值。
另外，在表3中，硅晶界附着区域的长度为5枚的平均值，滑移位错及SFQR为5枚全部相同的结果。
表3
实施例6 实验例7 实验例8 实验例9 实验例10 实验例11 实验例12 比较例3 比较例4
基座的翘曲率 0.018% 0.036% 0.075% 0.100% 0.250% 0.300% 0.350% 0.029% 0.056%
基座的凹陷方向 下表面侧 下表面侧 下表面侧 下表面侧 下表面侧 下表面侧 下表面侧 上表面侧 上表面侧
粘附发生率 0% 0% 0% 0% 0% 0% 0% 5% 27%
硅晶界附着区域的长度 20mm 20mm 20mm 15mm 15mm 15mm 10mm − −
SFQR 良好 良好 良好 良好 良好 良好 良好 良好 良好
滑移位错 没有 没有 没有 没有 没有 轻微 恶化 没有 恶化
如表3所示，在凹陷方向为上表面侧的比较例3、4中，凹陷量越大，粘附发生率就越高，在凹陷方向为下表面侧的实施例6~12中，能够确认没有发生粘附。
另外，在没有发生粘附的实施例6~12中，能够确认若凹陷量变大，则硅晶界附着区域变短。
进而，与凹陷方向及凹陷量无关，SFQR为良好。
另外，在翘曲率小于0.3%的实施例6~10中，不发生滑移位错，但在翘曲率0.3%以上的实施例11、12中，能够确认发生滑移位错。另外，实施例及比较例都能够确认在翘曲率大的情况下容易发生滑移位错。
由以上所述，能够确认，通过使用向下表面侧凹陷且翘曲率大于0%小于0.3%的基座，能够将硅晶界附着区域的长度控制在30mm以下，能够抑制粘附及滑移位错的发生，能够制造SFQR良好的外延晶片。
试验5．关于外延膜的膜厚和硅晶界附着区域的长度及外延硅晶片的破裂的关系
作为基座及硅晶片，准备了和试验3相同的基座及硅晶片。
接下来，将基座安装至气相生长装置，将p+型的硅晶片收纳至凹部的既定位置（同心位置），在基座的旋转速度为4rpm的条件下，以表4所示的膜厚形成具有以下特性的2层外延膜，在各自的实验例7~12中制成每次5枚（1个批次）的外延硅晶片。
（第1层（硅晶片上）的外延膜（n+型））
掺杂物：磷
电阻率：0.3Ω∙cm
（第2层（第1层的外延膜上）的外延膜（n型））
掺杂物：磷
电阻率：50Ω∙cm。
表4
实验例7 实验例8 实验例9 实验例10 实验例11 实验例12
第1层的膜厚 10μm 10μm 10μm 10μm 10μm 10μm
第2层的膜厚 20μm 40μm 60μm 90μm 140μm 150μm
合计膜厚 30μm 50μm 70μm 100μm 150μm 160μm
然后，对于5枚外延硅晶片，以与试验3同样的方法测定硅晶界附着区域的周向的长度，分别关于实施例7~12求出5枚的平均值。将其结果在图7中表示。
如图7所示，能够确认，在2层外延膜的合计膜厚为30μm以下的外延硅晶片上，不存在硅晶界附着区域。另一方面，能够确认，在外延膜的合计膜厚为50μm以上的外延硅晶片上，存在硅晶界附着区域，合计膜厚越厚，硅晶界附着区域越长。
另外，能够确认，在硅晶界附着区域为30mm以下（外延膜的合计膜厚为150μm以下）的外延硅晶片中，不发生粘附，但是在硅晶界附着区域超过30mm的外延硅晶片中，虽然存在晶界附着区域，但是发生粘附，在从基座的凹部取出时发生破裂。
由以上所述，能够确认，通过将硅晶界附着区域的长度控制在30mm以下，即使在外延膜的合计膜厚（膜厚）为50μm以上150μm以下的厚度的情况下，也不在外延硅晶片上发生粘附，能够抑制破裂的发生。
此外，在试验3~5中，对形成了2层外延膜的情况进行了评估，但即使在形成了1层外延膜或3层以上的外延膜的情况下，如果合计膜厚为与2层的情况相同，则考虑也能够得到与试验3~5同样的评估结果。
另外，即使在硅晶片或外延膜的掺杂物或电阻值与试验3~5不同的情况下，考虑也能够得到与试验3~5同样的评估结果。

Claims (3)

1.一种基座，用来在气相生长装置内载置晶片，呈圆板状，其特征在于，
前述基座的厚度是均匀的，
前述基座形成为，在前述基座的上表面上沿该基座的周向排列设置有收纳前述晶片的多个凹部，
在使用前述气相生长装置的气相生长时，前述基座的中央相对于外缘向该基座的下表面侧凹陷，进而将前述基座的直径设为D1，将前述上表面上的前述基座的前述中央相对于前述外缘的凹陷量设为D2，D2/D1大于0%小于0.3%，
前述凹部的底面的表面粗糙度Ra大于0.5μm且小于16μm。
2.一种气相生长装置，其特征在于，具有权利要求1所述的基座。
3.一种利用权利要求2所述的气相生长装置的气相生长方法，其特征在于，在前述基座的前述多个凹部中分别收纳前述晶片，使前述基座旋转的同时在前述晶片的正面上使外延膜生长。
CN201610208532.3A 2015-04-07 2016-04-06 基座、气相生长装置、气相生长方法及外延硅晶片 Active CN106057724B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015078561 2015-04-07
JP2015-078561 2015-04-07
JP2015-219532 2015-11-09
JP2015219532A JP6485327B2 (ja) 2015-04-07 2015-11-09 サセプタ、気相成長装置および気相成長方法

Publications (2)

Publication Number Publication Date
CN106057724A CN106057724A (zh) 2016-10-26
CN106057724B true CN106057724B (zh) 2019-09-27

Family

ID=57422753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610208532.3A Active CN106057724B (zh) 2015-04-07 2016-04-06 基座、气相生长装置、气相生长方法及外延硅晶片

Country Status (3)

Country Link
JP (1) JP6485327B2 (zh)
KR (1) KR102003294B1 (zh)
CN (1) CN106057724B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110331381A (zh) * 2019-06-11 2019-10-15 康佳集团股份有限公司 一种外延片生长炉、设备、mocvd方法及外延片
JP7192707B2 (ja) * 2019-08-09 2022-12-20 三菱電機株式会社 半導体製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932123A (ja) * 1982-08-18 1984-02-21 Sony Corp 気相成長法
JPH01313925A (ja) * 1988-06-14 1989-12-19 Toshiba Ceramics Co Ltd 縦型エピタキシャル装置用サセプター

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256117A (ja) * 1988-04-05 1989-10-12 Sumitomo Metal Ind Ltd 気相反応装置
JP3144664B2 (ja) * 1992-08-29 2001-03-12 東京エレクトロン株式会社 処理装置及び処理方法
JPH08279470A (ja) * 1995-04-04 1996-10-22 Komatsu Electron Metals Co Ltd エピタキシャルウェーハの製造方法
JP4223455B2 (ja) * 2004-03-23 2009-02-12 コバレントマテリアル株式会社 サセプタ
JP2006190703A (ja) * 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5040333B2 (ja) * 2007-01-30 2012-10-03 信越半導体株式会社 気相成長用サセプタ及び気相成長装置並びに気相成長方法
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
KR101489483B1 (ko) * 2007-12-27 2015-02-05 주식회사 케이씨텍 원자층 증착 장치
JP2010034185A (ja) * 2008-07-28 2010-02-12 Sumco Corp 気相成長装置用のサセプタ及びエピタキシャルウェーハの製造方法
JP2011077171A (ja) * 2009-09-29 2011-04-14 Mitsubishi Electric Corp 気相成長装置
JP2011187887A (ja) * 2010-03-11 2011-09-22 Toyota Motor Corp エピタキシャルウエハの製造方法
KR101232908B1 (ko) * 2010-04-20 2013-02-13 엘아이지에이디피 주식회사 화학기상증착장치
KR20130043443A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 서셉터 및 이를 구비하는 화학 기상 증착 장치
JP2013136475A (ja) * 2011-12-28 2013-07-11 Jx Nippon Mining & Metals Corp 気相成長装置
JP2014207357A (ja) * 2013-04-15 2014-10-30 日本パイオニクス株式会社 サセプタ及びそれを用いた気相成長装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932123A (ja) * 1982-08-18 1984-02-21 Sony Corp 気相成長法
JPH01313925A (ja) * 1988-06-14 1989-12-19 Toshiba Ceramics Co Ltd 縦型エピタキシャル装置用サセプター

Also Published As

Publication number Publication date
CN106057724A (zh) 2016-10-26
KR20180053628A (ko) 2018-05-23
JP2016201528A (ja) 2016-12-01
KR102003294B1 (ko) 2019-07-24
JP6485327B2 (ja) 2019-03-20

Similar Documents

Publication Publication Date Title
JP5926730B2 (ja) 改良されたウェハキャリア
TWI242831B (en) Heat treating jig for semiconductor wafer
US20050092439A1 (en) Low/high temperature substrate holder to reduce edge rolloff and backside damage
CN111433891B (zh) 用于在半导体晶圆的正面上沉积外延层的方法和实施该方法的装置
KR101516164B1 (ko) 에피텍셜 성장용 서셉터
JP2008277795A (ja) エピタキシャル成長用サセプタ
CN103649385A (zh) SiC外延晶片及其制造方法、以及SiC外延晶片的制造装置
CN106057724B (zh) 基座、气相生长装置、气相生长方法及外延硅晶片
CN109314041B (zh) 保持半导体晶片的基座、在半导体晶片的正面沉积外延层的方法、具有外延层的半导体晶片
EP3078762B1 (en) Susceptor, vapor deposition apparatus and vapor deposition method
JP2005056984A (ja) 気相成長装置及び気相成長方法
JP2016119472A (ja) ウェハ支持台とそれを備えたＳｉＣエピタキシャルウェハの製造装置および製造方法
EP3863043A1 (en) Susceptor
US20210040643A1 (en) Susceptor, method for producing epitaxial substrate, and epitaxial substrate
JP6968670B2 (ja) サセプタ、エピタキシャルウェーハの製造方法
CN215856451U (zh) 一种半导体外延生长用承载盘
JP2018060929A (ja) サセプタ
JP6733802B1 (ja) エピタキシャルウェーハの製造方法及びサセプタ
JP6841218B2 (ja) サセプタおよび該サセプタを用いたエピタキシャルウェーハの製造方法
CN207130366U (zh) 一种具有限位圆盘的外延炉小盘基座
CN113597667A (zh) 用于制造半导体的基座和设备
JP2009272465A (ja) シリコンウェーハ及びエピタキシャル基板の製造方法。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant