JP5040814B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5040814B2 JP5040814B2 JP2008142347A JP2008142347A JP5040814B2 JP 5040814 B2 JP5040814 B2 JP 5040814B2 JP 2008142347 A JP2008142347 A JP 2008142347A JP 2008142347 A JP2008142347 A JP 2008142347A JP 5040814 B2 JP5040814 B2 JP 5040814B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- grinding
- silicon carbide
- back surface
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 126
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 126
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 106
- 238000000227 grinding Methods 0.000 claims description 77
- 238000005498 polishing Methods 0.000 claims description 63
- 230000001681 protective effect Effects 0.000 claims description 45
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 11
- 239000004744 fabric Substances 0.000 description 8
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 239000006061 abrasive grain Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、炭化珪素（以下、ＳｉＣという）で構成された基板に対して形成したトレンチ内をエピタキシャル層で埋め込む工程を含むＳｉＣ半導体装置の製造方法に関するものである。
従来より、半導体装置の製造方法において、半導体基板（基材となる基板に対してエピタキシャル層を形成した半導体基板を含む）に対してトレンチを形成すると共に、該トレンチ内に不純物層をエピタキシャル成長させたのち、エピタキシャル成長させた不純物層を平坦化することによりトレンチ内をエピタキシャル層で埋め込む工程がある（例えば、特許文献１参照）。このような工程では、基板平面に対して並行に平坦化できれば望ましい出来上がりとなる。
特開２００１−１９６５７３号公報
しかしながら、このような工程がＳｉＣ半導体装置に適用される場合、ＳｉＣ基板に対してＳｉＣで構成される不純物層をエピタキシャル成長させる際に成長表面に突起状生成物が発生したり、裏面堆積物が生成されたりするため、それらの影響により基板平面に対して並行に平坦化できなくなる。これについて、図７および図８を用いて説明する。
図７および図８は、ＳｉＣ基板Ｊ１の裏面を基準としてエピタキシャル層Ｊ２の平坦化を行うときの様子を示した断面図である。図７に示すように、研削ステージＪ３上にＳｉＣ基板Ｊ１を搭載し、ＳｉＣ基板Ｊ１の裏面を基準として表面側の研削を実施すると、基板の厚さ分布や裏面堆積物Ｊ４の影響により、ＳｉＣ基板Ｊ１の表面を研削ステージＪ３に対して並行にできないため、図中破線で示したように表面からの研削量が不均一になる。このため、図８に示すように、予め裏面堆積物Ｊ４を除去しておいてから上記平坦化を行うことが考えられる。ところが、図８（ａ）に示したように、表面側の突起状生成物Ｊ５によって研削ステージＪ３に対してＳｉＣ基板Ｊ１が傾いて搭載されるため、裏面堆積物Ｊ４を除去する際に研削量が不均一になり、その後にＳｉＣ基板Ｊ１の裏面を基準として平坦化を行おうとしても、図８（ｂ）に示すように、研削ステージＪ３に対してＳｉＣ基板Ｊ１の表面が並行にならず、結局表面からの研削量が不均一になるという問題がある。
本発明は上記点に鑑みて、トレンチ内をエピタキシャル層で埋め込んだ後、平坦化する際にＳｉＣ基板の表面に対して並行に平坦化が行うことができるＳｉＣ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、エピタキシャル層（１２）のうちの不要部分を除去して平坦化する工程として、エアバック加圧式の加圧により、ＳｉＣ基板（１０）の裏面を基準面としつつ該ＳｉＣ基板（１０）の裏面を可変な状態で加圧することにより研磨部材（３）に押し当て、エピタキシャル層（１２）を形成する工程にて該エピタキシャル層（１２）の表面に生成された突起状生成物（１３）を研磨により除去する工程と、突起状生成物（１３）を除去した後のエピタキシャル層（１２）の表面を基準面としてＳｉＣ基板（１０）の裏面を研削する工程と、研削後のＳｉＣ基板（１０）の裏面を基準面としてエピタキシャル層（１２）のうちの不要部分を研削により除去する工程と、を含む工程により行うことを特徴としている。
このように、ＳｉＣ基板（１０）の裏面を基準面としつつ該ＳｉＣ基板（１０）の裏面を可変な状態で加圧することにより研磨部材（３）に押し当てることで突起状生成物（１３）を研磨にて除去することができる。このため、突起状生成物（１３）を除去した後のエピタキシャル層（１２）の表面を基準面としてＳｉＣ基板（１０）の裏面を研削することで、ＳｉＣ基板（１０）の裏面を平坦面にでき、この裏面を基準面とすれば、エピタキシャル層（１２）をＳｉＣ基板（１０）の表面に対して並行に平坦化することが可能となる。
具体的には、請求項２に示すように、ＳｉＣ基板（１０）の裏面を研削する工程により、エピタキシャル層（１２）を形成する工程にてＳｉＣ基板（１０）の裏面に形成される裏面堆積物（１４）を除去することができる。
請求項３に記載の発明では、突起状生成物（１３）を研磨により除去する工程の前に、エピタキシャル層（１２）の表面を厚みの一様な保護膜（３０）で覆う工程を有し、保護膜（３０）を該保護膜（３０）の厚さが突起状生成物（１３）よりも小さくなるように成膜し、突起状生成物（１３）を研磨により除去する工程およびＳｉＣ基板（１０）の裏面を研削する工程を保護膜（３０）にてエピタキシャル層（１２）の表面を覆った状態で行うと共に、エピタキシャル層（１２）のうちの不要部分を研削により除去する工程の前に保護膜（３０）を除去する工程を行うことを特徴としている。
このように、突起状生成物（１３）を研磨により除去する工程の前に、エピタキシャル層（１２）の表面を厚みの一様な保護膜（３０）で覆うことにより、突起状生成物（１３）を除去する際にエピタキシャル層（１２）の表面が傷付かないようにすることが可能となる。サイズが数１０μｍといった大きな突起状生成物（１３）が表面を傷つける場合、研削予定深さを越えてダメージ層が形成される場合があるため、保護膜（３０）で覆うことにより、そのようなダメージ層が形成されることを防止できる。
例えば、請求項４に記載したように、保護膜（３０）で覆う工程では、保護膜（３０）としてＳｉＯ2を用いることができる。このような保護膜（３０）の厚さは任意であるが、保護膜（３０）によってエピタキシャル層（１２）の表面を保護できる程度の厚みにしつつ、保護膜（３０）の厚みのばらつきによってエピタキシャル層（１２）の表面が傾かないようにするために、請求項５に記載したように、保護膜（３０）の厚みを０．１〜１μｍに設定するのが好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかるＳｉＣ半導体装置の製造方法における平坦化工程に用いられるエアバッグ加圧式の研磨装置１の概略構成を示した模式図である。
本発明の第１実施形態について説明する。図１は、本実施形態にかかるＳｉＣ半導体装置の製造方法における平坦化工程に用いられるエアバッグ加圧式の研磨装置１の概略構成を示した模式図である。
図１に示すように、エアバッグ加圧式の研磨装置１は、研磨対象となる試料２の一面を研磨するための研磨部材としての研磨布３と、試料２を加圧して研磨布３側に押し当てるエアバッグ４と、試料２を所定の配置場所に保持する中空状のガイド５と、ガイド５およびエアバッグ４を保持するフレーム６とを有して構成されている。
このように構成される研磨装置１は、エアバッグ４内にガスを導入し、エアバッグ４内のガス圧によって試料２を研磨布３に対して押し当て、研磨布３と試料２の間にダイヤモンド砥粒等を含むスラリを供給しながらフレーム６およびガイド５を研磨布３に対して回転させることにより、試料２の研磨を行う。このとき、ガイド５によって試料２の配置場所を所定位置に保持した状態で研磨を行うことができると共に、試料２のうちエアバッグ４と接する側の面を基準面としてその反対側の面の研磨を行うことができ、試料２への加圧がエアバッグ４によって行われているため、基準面を可変とすることができる。
続いて、上記研磨装置１を用いた研磨工程を含むＳｉＣ半導体装置の製造方法について説明する。図２は、本実施形態にかかるＳｉＣ半導体装置の製造工程を示した断面図である。
まず、ＳｉＣ基板１０を用意し、このＳｉＣ基板１０（基材となる基板の表面にＳｉＣからなる不純物層をエピタキシャル成長させたＳｉＣ基板を含む）の表面にトレンチ形成予定領域が開口するマスク（図示せず）を配置したのち、このマスクを用いてＲＩＥ（Reactive Ion Etching）などのドライエッチングを行うことにより例えば深さ４μｍ、幅２μｍ程度のトレンチ１１を作成する。
次に、ＣＶＤ法により、ＳｉＣ基板１０に形成したトレンチ１１が埋め込まれるようにＳｉＣからなるエピタキシャル層１２を成長させる。このときのエピタキシャル成長により、エピタキシャル層１２の表面には突発的に数〜数十μｍの突起状生成物１３が生成される。この突起状生成物１３の生成は現状のＳｉＣのエピタキシャル成長技術では皆無にすることができておらず、エピタキシャル成長を行うと必然的に生成されることになる。また、ＳｉＣ基板１０の裏面においては、ＳｉＣ基板１０の外縁部等に数μｍの厚みの裏面堆積物１４が生成される。これは、ＣＶＤによるエピタキシャル成長を行うときの原料ガスがＳｉＣ基板１０の裏面にまで回り込んで堆積したために発生する。
そして、このように突起状生成物１３や裏面堆積物１４が生成されているＳｉＣ基板１０に対して、図１に示した研磨装置１を用いてトレンチ１１内のエピタキシャル層１２以外の不要部分を除去するための平坦化工程を行う。
具体的には、ＳｉＣ基板１０の表面側に形成されたエピタキシャル層１２の表面を研磨する。このとき、図１に示したエアバッグ加圧式の研磨装置１、すなわち研磨基準面が可変となる研磨装置１を用いて研磨を行う。例えば、研磨布３には＃３００００のダイヤモンドシートを用い、５×１０2Ｐａの加圧力により１分程度研磨を行う。これにより、突き出た部分が優先的に研磨され、やがて健全なエピタキシャル層１２の表面、つまりＳｉＣ基板１０の表面と平行な面に準じた平坦面が形成される。
例えば、試料２の裏面を台座などに固定して研磨を実施するタイプの研磨方式では、固定された面を基準に研磨されるため、健全なエピタキシャル層１２の表面と研磨面とが必ずしも一致しない。これに対して、エアバッグ加圧方式のように、試料２の裏面を台座などに固定しないタイプの研磨方式の場合、研磨時に研磨基準面が可変であるため、ＳｉＣ基板１０の表面と平行な面の研磨量を最小限にしつつ、突起状生成物１３を優先的に研磨でき、最終的に突起状生成物１３が無くなった健全な面にできる。
次に、図２（ｂ）に示すように、研磨したエピタキシャル層１２の表面側を研削装置２０に備えられた研削ステージ２１に搭載し、このエピタキシャル層１２の表面を基準面としてＳｉＣ基板１０の裏面の研削を実施する。具体的には、エピタキシャル層１２の表面を吸着式の研削ステージ２１にて保持し、＃８０００もしくは＃３０００のダイヤモンド砥石（図示せず）によってＳｉＣ基板１０の裏面を研削する。例えば、カップ型の砥石を用いてＳｉＣ基板１０の裏面全体が平坦面となるまで、例えば５μｍ〜１０μｍほど研削を実施する。これにより、裏面堆積物１４を除去した平坦な裏面を得ることができる。
続いて、図２（ｃ）に示すように、ＳｉＣ基板１０の裏面側を研削ステージ２１に搭載し、再びエピタキシャル層１２の表面側の研削を実施する。具体的には、研削されたＳｉＣ基板１０の裏面を吸着式の台座に保持し、裏面を研削した場合と同様に＃８０００もしくは＃３０００のダイヤモンド砥石で所定位置、例えばＳｉＣ基板１０の表面位置まで研削を実施する。
なお、この工程を研削ではなく、上述したエアバッグ加圧式の研磨装置１などを用いた研磨によって行うことも考えられる。しかしながら、図３（ａ）に示すように研磨装置１などでは研磨布３および砥粒７を含むスラリを用いて研磨が行われることになるが、砥粒７がトレンチ形状を引き継いだエピタキシャル層１２の表面の凹部内に入り込み、他の部分よりも多く研磨されるため、図３（ｂ）に示すようにトレンチ形成部が窪んだ形状となり、研磨によって上記工程を行うことができない。このため、上記のように、機械的に砥石が接触した部分のみ削り取っていく研削により平坦化することで、トレンチ形成部が窪んだ形状となることを防止することができる。
この後の工程については図示しないが、トレンチ１１内をエピタキシャル層１２にて埋め込んだＳｉＣ基板１０を用いて半導体素子を作成したのち、ダイシングカットすることでＳｉＣ半導体装置を製造することができる。
上記のようにしてトレンチ１１内をエピタキシャル層１２で埋め込んだＳｉＣ基板１０に対してトレンチ１１を通る断面で切断し、エピタキシャル層１２が埋め込まれたトレンチ１１の深さを測定し、２インチ径でのトレンチ１１の深さの面内バラツキを測定したところ、０．５μｍであった。したがって、上記ＳｉＣ半導体装置の製造方法により、トレンチ１１内をエピタキシャル層１２で埋め込んだ後、平坦化する際にＳｉＣ基板１０の表面に対して並行に平坦化を行うことが可能となる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して突起状生成物１３を除去する際に健全なエピタキシャル層１２の平坦面が傷付くことを防止するものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して突起状生成物１３を除去する際に健全なエピタキシャル層１２の平坦面が傷付くことを防止するものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
本実施形態のＳｉＣ半導体装置の製造方法について、図４を参照して説明する。図４は、本実施形態のＳｉＣ半導体装置の製造工程を示した断面図である。
まず、図４（ａ）に示す工程では、上記第１実施形態で説明した図２（ａ）に示す工程を行う前の工程、つまりＳｉＣ基板１０に対してトレンチ１１を形成した後、トレンチ１１内をエピタキシャル層１２にて埋め込む工程まで行い、さらにエピタキシャル層１２の表面にＣＶＤ法によりＳｉＯ2等で構成される保護膜３０を成膜する。例えば、０．５μｍの厚みで保護膜３０を形成することができるが、この保護膜３０の厚みは任意であり、後工程で突起状生成物１３を除去する際に保護膜３０が消失してしまうことでエピタキシャル層１２のうちの健全な表面が研磨されてしまわない程度の厚みがあれば良い。ただし、保護膜３０の厚みのバラツキなどにより、エピタキシャル層１２の健全な表面が傾く可能性があるため、保護膜３０の厚みはできるだけ薄いほうが好ましい。このため、これらを考慮すると、例えば０．１〜１．０μｍの厚みで保護膜３０を形成するのが好ましい。
次に、図４（ｂ）に示す工程において、保護膜３０でエピタキシャル層１２の表面を覆った状態で上述した図２（ａ）に示す工程と同様にエアバッグ加圧方式などによる研磨工程を行うことにより、保護膜３０の表面位置まで突起状生成物１３を除去する。これにより、突起状生成物１３が優先的に除去される。このとき、エピタキシャル層１２の健全な表面を保護膜３０で覆っているため、突起状生成物１３を除去する際に傷付かないようにできる。
続いて、図４（ｃ）に示す工程では、保護膜３０の表面側を研削ステージ２１に搭載し、この保護膜３０の表面を基準面としてＳｉＣ基板１０の裏面の研削を実施する。この工程は、図２（ｂ）に示す工程と同様にして行われる。
その後、研削ステージ２１からＳｉＣ基板１０を取り出し、エピタキシャル層１２の表面に残っている保護膜３０を除去する工程を行う。例えば、保護膜３０をＳｉＯ2にて構成する場合には、フッ酸によるウェットエッチングによって保護膜３０を除去する。この工程を行うことにより、後工程においてエピタキシャル層１２の不要部分を除去して平坦化する際に研削量の同定が容易になる。すなわち、ＳｉＯ2等で構成された保護膜３０が残っていると、保護膜３０の残りの厚さの見積もりが誤差を生む要因となるが、保護膜３０を取り除くことにより、それによる誤差が生じないようにできる。勿論、保護膜３０の厚さの見積もりが可能である場合もしくは不要である場合には、本工程を省略しても良い。例えば、保護膜３０をＳｉＯ2等で構成する場合、保護膜３０の色を観察することができるため、その色の変化を指標として研削を行うことができるため、エピタキシャル層１２を研削し始める位置を検知する際に有効である。
そして、図４（ｄ）に示す工程で、上述した図２（ｃ）と同様の工程を行い、再びエピタキシャル層１２の表面側の研削を実施する。このとき、上述した図４（ｃ）の工程において生じうる研削ステージ２１の傾斜などによる加工誤差を相殺できるように、ＳｉＣ基板１０の裏面を研削したときの研削量の最も多い箇所および最も少ない箇所が本工程でも同じ位置となるように、ＳｉＣ基板１０の表裏を反転させると好ましい。これについて、図５および図６を参照して説明する。
図５は、図４（ｃ）に示す工程においてＳｉＣ基板１０の裏面を研削したときの研削量の最も多い箇所および最も少ない箇所が同じ位置となるように図４（ｄ）に示す工程を行う場合の様子を示した断面図である。図５（ａ）に示すように、研削ステージ２１の紙面右側が研削量の最も少ない箇所で紙面左側が研削量の最も多い箇所だとすると、それと対応させるようにＳｉＣ基板１０を反転させて配置すれば図５（ｂ）のような配置となる。このようにすると、研削ステージ２１の傾斜とＳｉＣ基板１０の裏面の研削量の誤差が一致することになるため、図５（ｂ）に示すように加工面に対してＳｉＣ基板１０の表面やエピタキシャル層１２の健全な表面が並行になる。したがって、図４（ｃ）に示す工程と図４（ｄ）に示す工程での加工誤差を相殺することが可能となる。
一方、図６は、図４（ｃ）に示す工程においてＳｉＣ基板１０の裏面を研削したときの研削量の最も多い箇所および最も少ない箇所が反対の位置となるように図４（ｄ）に示す工程を行う場合の様子を示した断面図である。図６（ａ）に示すように、研削ステージ２１の紙面右側が研削量の最も少ない箇所で紙面左側が研削量の最も多い箇所だとすると、それらが反対側の位置となるようにＳｉＣ基板１０を反転させて配置すれば図６（ｂ）のような配置となる。このようにすると、研削ステージ２１の傾斜とＳｉＣ基板１０の裏面の研削量の誤差が逆になるため、図６（ｂ）に示すように加工面に対してＳｉＣ基板１０の表面やエピタキシャル層１２の健全な表面が並行にならない。したがって、図４（ｃ）に示す工程と図４（ｄ）に示す工程での加工誤差を相殺することができない。
したがって、図４（ｃ）に示す工程においてＳｉＣ基板１０の裏面を研削したときの研削量の最も多い箇所および最も少ない箇所が同じ位置となるように図４（ｃ）に示す工程を行うと良い。
この後の工程については図示しないが、トレンチ１１内をエピタキシャル層１２にて埋め込んだＳｉＣ基板１０を用いて半導体素子を作成したのち、ダイシングカットすることでＳｉＣ半導体装置を製造することができる。
上記のようにしてトレンチ１１内をエピタキシャル層１２で埋め込んだＳｉＣ基板１０に対してトレンチ１１を通る断面で切断し、エピタキシャル層１２が埋め込まれたトレンチ１１の深さを測定し、２インチ径でのトレンチ１１の深さの面内バラツキを測定したところ、０．５μｍであった。
したがって、本実施形態のような製造方法を用いても、トレンチ１１内をエピタキシャル層１２で埋め込んだ後、平坦化する際にＳｉＣ基板１０の表面に対して並行に平坦化を行うことが可能となる。そして、突起状生成物１３を除去する際にエピタキシャル層１２の健全な表面が傷付かないようにすることが可能となる。
なお、図６に示すように、図４（ｃ）に示す工程においてＳｉＣ基板１０の裏面を研削したときの研削量の最も多い箇所および最も少ない箇所が反対の位置となるように図４（ｄ）に示す工程を行う場合についても、トレンチ１１の深さの面内バラツキを測定したところ、１．５μｍであった。このため、研削量の最も多い箇所および最も少ない箇所が反対の位置となるように図４（ｃ）、（ｄ）に示す工程を行っても構わないが、これらを同じ位置となるようにすることで、よりトレンチ１１の深さの面内バラツキを無くすことが可能になると言える。
また、図４（ｃ）に示す工程と図４（ｄ）に示す工程を同じ研削装置２０ではなく異なる研削装置２０を用いて行った場合についても、トレンチ１１の深さの面内バラツキを測定したところ、１．５μｍであった。このため、同じ研削装置２０を用い、かつ、研削量の最も多い箇所および最も少ない箇所が同じ位置となるように図４（ｃ）、（ｄ）に示す工程を行うことで、よりトレンチ１１の深さの面内バラツキを無くすことが可能になる。
（第１比較例）
本発明の第１比較例について説明する。第１比較例では、第１実施形態で説明したようなエピタキシャル層１２の表面の突起状生成物１３を除去した後にＳｉＣ基板１０の裏面側を研削し、さらにＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程を行わず、単に研磨装置１のみを用いてエピタキシャル層１２の不要部分を除去して平坦化を行った。
本発明の第１比較例について説明する。第１比較例では、第１実施形態で説明したようなエピタキシャル層１２の表面の突起状生成物１３を除去した後にＳｉＣ基板１０の裏面側を研削し、さらにＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程を行わず、単に研磨装置１のみを用いてエピタキシャル層１２の不要部分を除去して平坦化を行った。
具体的には、まず、第１実施形態と同様にＳｉＣ基板１０に対して例えば深さ４μｍ、幅２μｍのトレンチ１１をＲＩＥ等のドライエッチングにより形成したのち、ＣＶＤ法によりトレンチ１１内をエピタキシャル層１２で埋め込んだ。これにより、エピタキシャル層１２の表面に突起状生成物１３が形成され、エピタキシャル層１２の裏面に裏面堆積物１４が形成された。
その後、図２（ａ）に示す工程で用いたエアバッグ加圧式などのように研磨するときの基準面が可変な研磨装置１を用いて、ダイヤモンド砥粒による研磨もしくは化学機械研磨を実施し、研磨装置１のみによってエピタキシャル層１２の表面から所定量（例えば４μｍ程）研磨を行うことで、エピタキシャル層１２の不要部分を取り除いた。その結果、図３に示したように、トレンチ形成部が局所的に窪んだ状態となり、窪みの深さは１．０μｍであった。また、エピタキシャル層１２が埋め込まれたトレンチ１１の深さを測定し、２インチ径でのトレンチ１１の深さの面内バラツキを測定したところ、２．０μｍであった。
したがって、研磨装置１を用いた場合、研磨するときの基準面が可変であるため、優先的に突起状生成物１３を除去することができるが、研磨装置１のみによってエピタキシャル層１２の不要部分を取り除こうとすると、基板周辺部の研磨量が多くなるため、トレンチ１１の深さの面内バラツキが大きくなると共に、トレンチ１１内をエピタキシャル層１２で埋め込んだ後、平坦化する際にトレンチ形成領域が窪むためＳｉＣ基板１０の表面に対して並行に平坦化を行うことができないという結果となった。
（第２比較例）
本発明の第２比較例について説明する。第２比較例では、第１実施形態で説明したようなエピタキシャル層１２の表面の突起状生成物１３を除去した後にＳｉＣ基板１０の裏面側を研削するという工程は行わず、単にエピタキシャル層１２を形成した後で、ＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程によりエピタキシャル層１２の不要部分を除去して平坦化を行った。
本発明の第２比較例について説明する。第２比較例では、第１実施形態で説明したようなエピタキシャル層１２の表面の突起状生成物１３を除去した後にＳｉＣ基板１０の裏面側を研削するという工程は行わず、単にエピタキシャル層１２を形成した後で、ＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程によりエピタキシャル層１２の不要部分を除去して平坦化を行った。
具体的には、まず、第１比較例と同様に、ＳｉＣ基板１０に対してトレンチ１１を形成したのち、トレンチ１１内をエピタキシャル層１２で埋め込んだ。このとき、エピタキシャル層１２の表面に突起状生成物１３が形成され、エピタキシャル層１２の裏面に裏面堆積物１４が形成された。
その後、図７（ａ）に示すように、研削ステージ２１上にＳｉＣ基板１０を搭載し、ＳｉＣ基板１０の裏面を基準として表面側の研削を実施した。この場合、図７（ｂ）に示すように、基板の厚さ分布や裏面堆積物１４の影響により、ＳｉＣ基板１０の表面を研削ステージ２１に対して並行にできないため、研削量が不均一になる。エピタキシャル層１２が埋め込まれたトレンチ１１の深さを測定し、２インチ径でのトレンチ１１の深さの面内バラツキを測定したところ、３．０μｍであった。
したがって、単にエピタキシャル層１２を形成した後で、ＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程によりエピタキシャル層１２の不要部分を除去して平坦化を行うと、トレンチ１１の深さの面内バラツキが大きくなり、ＳｉＣ基板１０の表面に対して並行に平坦化を行うことができないという結果となった。
（第３比較例）
本発明の第３比較例について説明する。第３比較例では、第１実施形態で説明したようなエピタキシャル層１２の表面の突起状生成物１３を除去する工程を行わず、単にエピタキシャル層１２を形成した後にＳｉＣ基板１０の裏面側を研削するという工程は行ったのち、研削後のＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程によりエピタキシャル層１２の不要部分を除去して平坦化を行った。
本発明の第３比較例について説明する。第３比較例では、第１実施形態で説明したようなエピタキシャル層１２の表面の突起状生成物１３を除去する工程を行わず、単にエピタキシャル層１２を形成した後にＳｉＣ基板１０の裏面側を研削するという工程は行ったのち、研削後のＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程によりエピタキシャル層１２の不要部分を除去して平坦化を行った。
具体的には、まず、第１比較例と同様に、ＳｉＣ基板１０に対してトレンチ１１を形成したのち、トレンチ１１内をエピタキシャル層１２で埋め込んだ。このとき、エピタキシャル層１２の表面に突起状生成物１３が形成され、エピタキシャル層１２の裏面に裏面堆積物１４が形成された。
その後、図８（ａ）に示すように、エピタキシャル層１２の表面側を向けて研削ステージ２１上にＳｉＣ基板１０を搭載し、エピタキシャル層１２の表面を基準としてＳｉＣ基板１０の裏面側の研削することで裏面堆積物１４を除去した。そして、図８（ｂ）に示すように、研削後のＳｉＣ基板１０の裏面側を研削ステージ２１上に搭載し、ＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側の不要部分を除去して平坦化した。この場合にも、研削ステージ２１に対してＳｉＣ基板１０の表面が並行にならず、結局表面からの研削量が不均一になる。エピタキシャル層１２が埋め込まれたトレンチ１１の深さを測定し、２インチ径でのトレンチ１１の深さの面内バラツキを測定したところ、５．０μｍであった。
したがって、単にエピタキシャル層１２を形成した後にＳｉＣ基板１０の裏面側を研削するという工程は行ったのち、研削後のＳｉＣ基板１０の裏面を基準面としてエピタキシャル層１２の表面側から研削を行うという工程によって平坦化を行っても、ＳｉＣ基板１０の表面に対して並行に平坦化を行うことができないという結果となった。
（他の実施形態）
上記各実施形態では、研磨を行うときの基準面が可変となる研磨装置１としてエアバッグ式の研磨装置１を例に挙げて説明したが、研磨中に基準面が可変となる研磨装置１であれば他の研磨装置１であってもかまわない。
上記各実施形態では、研磨を行うときの基準面が可変となる研磨装置１としてエアバッグ式の研磨装置１を例に挙げて説明したが、研磨中に基準面が可変となる研磨装置１であれば他の研磨装置１であってもかまわない。
また、上記第２実施形態において、図４（ｃ）に示す工程においてＳｉＣ基板１０の裏面を研削したときの研削量の最も多い箇所および最も少ない箇所が同じ位置となるように図４（ｄ）に示す工程を行う場合について説明したが、第１実施形態に対しても、同様の手法を採用することができる。
１ 研磨装置
３ 研磨布
４ エアバッグ
１０ ＳｉＣ基板
１１ トレンチ
１２ エピタキシャル層
１３ 突起状生成物
１４ 裏面堆積物
２０ 研削装置
２１ 研削ステージ
３０ 保護膜
３ 研磨布
４ エアバッグ
１０ ＳｉＣ基板
１１ トレンチ
１２ エピタキシャル層
１３ 突起状生成物
１４ 裏面堆積物
２０ 研削装置
２１ 研削ステージ
３０ 保護膜
Claims (5)
- 炭化珪素基板（１０）の表面にトレンチ（１１）を形成する工程と、
前記トレンチ（１１）を埋め込むように、前記炭化珪素基板（１０）の表面に炭化珪素からなるエピタキシャル層（１２）を形成する工程と、
前記エピタキシャル層（１２）のうち前記トレンチ（１１）内を埋め込んでいる部分のみを残し、前記炭化珪素基板（１０）の表面を露出させるように、前記エピタキシャル層（１２）のうちの不要部分を除去して平坦化する工程と、を含む炭化珪素半導体装置の製造方法において、
前記平坦化する工程は、
エアバック加圧式の加圧により、前記炭化珪素基板（１０）の裏面を基準面としつつ該炭化珪素基板（１０）の裏面を可変な状態で加圧することにより研磨部材（３）に押し当て、前記エピタキシャル層（１２）を形成する工程にて該エピタキシャル層（１２）の表面に生成された突起状生成物（１３）を研磨により除去する工程と、
前記突起状生成物（１３）を除去した後の前記エピタキシャル層（１２）の表面を基準面として前記炭化珪素基板（１０）の裏面を研削する工程と、
前記研削後の前記炭化珪素基板（１０）の裏面を基準面として前記エピタキシャル層（１２）のうちの不要部分を研削により除去する工程と、を含んでいることを特徴とする炭化珪素半導体装置の製造方法。 - 前記炭化珪素基板（１０）の裏面を研削する工程は、前記エピタキシャル層（１２）を形成する工程にて前記炭化珪素基板（１０）の裏面に形成される裏面堆積物（１４）を除去する工程であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- 前記突起状生成物（１３）を研磨により除去する工程の前に、前記エピタキシャル層（１２）の表面を厚みの一様な保護膜（３０）で覆う工程を有し、
前記保護膜（３０）を該保護膜（３０）の厚さが前記突起状生成物（１３）よりも小さくなるように成膜し、
前記突起状生成物（１３）を研磨により除去する工程および前記炭化珪素基板（１０）の裏面を研削する工程を前記保護膜（３０）にて前記エピタキシャル層（１２）の表面を覆った状態で行うと共に、前記エピタキシャル層（１２）のうちの不要部分を研削により除去する工程の前に前記保護膜（３０）を除去する工程を行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。 - 前記保護膜（３０）で覆う工程では、前記保護膜（３０）としてＳｉＯ2を形成することを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
- 前記保護膜（３０）で覆う工程では、前記保護膜（３０）の厚みを０．１〜１μｍとすることを特徴とする請求項３または４に記載の炭化珪素半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008142347A JP5040814B2 (ja) | 2008-05-30 | 2008-05-30 | 炭化珪素半導体装置の製造方法 |
| SE0900734A SE533082C2 (sv) | 2008-05-30 | 2009-05-29 | Förfarande för framställning av halvledaranordning av kiselkarbid |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008142347A JP5040814B2 (ja) | 2008-05-30 | 2008-05-30 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009290062A JP2009290062A (ja) | 2009-12-10 |
| JP5040814B2 true JP5040814B2 (ja) | 2012-10-03 |
Family
ID=41435162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008142347A Expired - Fee Related JP5040814B2 (ja) | 2008-05-30 | 2008-05-30 | 炭化珪素半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5040814B2 (ja) |
| SE (1) | SE533082C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108624236A (zh) * | 2018-06-21 | 2018-10-09 | 北京工业大学 | SiCp/Al复合材料专用研抛液及其制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5780828B2 (ja) * | 2011-05-18 | 2015-09-16 | 株式会社ディスコ | ウエーハの加工方法 |
| US10665459B2 (en) | 2016-10-13 | 2020-05-26 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2759594B2 (ja) * | 1993-01-30 | 1998-05-28 | 信越半導体株式会社 | エピタキシャル基板の製造方法 |
| JP3737021B2 (ja) * | 2000-07-27 | 2006-01-18 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP4719991B2 (ja) * | 2001-03-12 | 2011-07-06 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2002355753A (ja) * | 2001-05-30 | 2002-12-10 | Sumitomo Osaka Cement Co Ltd | 高性能長寿命リテーナリング及びそれを含む研磨装置 |
| JP2006190703A (ja) * | 2004-12-28 | 2006-07-20 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
-
2008
- 2008-05-30 JP JP2008142347A patent/JP5040814B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-29 SE SE0900734A patent/SE533082C2/sv not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108624236A (zh) * | 2018-06-21 | 2018-10-09 | 北京工业大学 | SiCp/Al复合材料专用研抛液及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SE0900734L (sv) | 2009-12-01 |
| JP2009290062A (ja) | 2009-12-10 |
| SE533082C2 (sv) | 2010-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5571409B2 (ja) | 半導体装置の製造方法 | |
| JP4732423B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| EP1662560B1 (en) | Edge removal of silicon-on-insulator transfer wafer | |
| JP6244962B2 (ja) | 半導体ウェーハの製造方法 | |
| JP6187579B2 (ja) | 半導体ウェーハの加工方法 | |
| EP1507292A1 (en) | Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method | |
| WO2007032517A1 (en) | Polishing platen and polishing apparatus | |
| US11948789B2 (en) | Wafer production method | |
| KR102581481B1 (ko) | 화학적 기계적 연마 방법, 반도체 소자의 제조 방법, 및 반도체 제조 장치 | |
| JP2010016147A (ja) | 粘着テープの貼着方法 | |
| JP2006332281A (ja) | 半導体ウェーハの製造方法および両面研削方法並びに半導体ウェーハの両面研削装置 | |
| JP5040814B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2005070619A1 (ja) | ウエーハの研削方法及びウエーハ | |
| CN118402045A (zh) | 半导体结晶晶圆的制造方法及制造装置 | |
| TW201432812A (zh) | ＳｉＣ基板之製造方法 | |
| JP2008226935A (ja) | 半導体装置の製造方法 | |
| US10818500B2 (en) | Method for wafer trimming | |
| US20070049184A1 (en) | Retaining ring structure for enhanced removal rate during fixed abrasive chemical mechanical polishing | |
| JP4232148B2 (ja) | 貼り合わせ基板の製造方法 | |
| JP5869280B2 (ja) | 半導体装置の製造方法 | |
| JP4178821B2 (ja) | 半導体装置の製造方法 | |
| JP2012019126A (ja) | ウエーハの加工方法 | |
| JP5726061B2 (ja) | ウェハの製造方法および半導体装置の製造方法 | |
| JP2003197580A (ja) | ウェーハ研磨装置 | |
| JP2007245256A (ja) | 基板処理装置及びその基板処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5040814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |