JP4791694B2 - 半導体エピタキシャルウェーハの製造方法 - Google Patents
半導体エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP4791694B2 JP4791694B2 JP2004014369A JP2004014369A JP4791694B2 JP 4791694 B2 JP4791694 B2 JP 4791694B2 JP 2004014369 A JP2004014369 A JP 2004014369A JP 2004014369 A JP2004014369 A JP 2004014369A JP 4791694 B2 JP4791694 B2 JP 4791694B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- oxide film
- back surface
- wafer
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000005498 polishing Methods 0.000 claims description 195
- 238000000034 method Methods 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 44
- 235000012431 wafers Nutrition 0.000 description 145
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 111
- 229910052710 silicon Inorganic materials 0.000 description 111
- 239000010703 silicon Substances 0.000 description 111
- 239000010408 film Substances 0.000 description 79
- 238000007517 polishing process Methods 0.000 description 19
- 239000004744 fabric Substances 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 12
- 239000002002 slurry Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000004857 zone melting Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
行する。
チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)等により単結晶シリコンのインゴットを成長させる。
つぎに、成長した単結晶インゴットは外周形状がいびつであるために、インゴットの外周を円筒研削盤等によって研削して、単結晶インゴットの外周形状を整える。
つぎに、ワイヤソー等のスライス装置によって単結晶インゴットを厚さ500〜1000μm程度の円板状のウェーハ(シリコンウェーハ基板11)に切り出す。
つぎに、シリコンウェーハ基板11の外周部を図2に示すように面取り加工して面取り部11cを形成する。
つぎに、シリコンウェーハ基板11の表面11aおよび裏面10bをラップ砥粒を用いて研削して表面および裏面を平坦化する。
つぎに、シリコンウェーハ基板11の表面11aおよび裏面10bを酸エッチングすることで化学研磨処理を施し、前工程で形成された加工歪層(ダメージ層)を除去するとともに、表面および裏面の面の精度を高める。
つぎに、シリコンウェーハ基板11の裏面10bに、常圧CVD法などにより酸化膜13(SiO2)を蒸着し酸化膜層を形成する。この酸化膜13は、後工程でエピタキシャル成長の段階で後述するオートドープを防止し、裏面10bを保護するための保護膜として機能させるために設ける。
酸化膜形成工程で裏面10bに酸化膜13を形成する際に、酸化膜13が面取り部10c、表面11aに回り込むことがある。そこで、面取り部10c、表面11aに回り込んで形成された酸化膜13が除去される。
まずシリコンウェーハ基板11の表面11aが、粗研磨用のステージで、粗研磨用のスラリを用いて粗研磨される。
つぎに、シリコンウェーハ基板11の表面11aが、仕上げ研磨用のステージで、仕上げ磨用のスラリを用いて仕上げ研磨される。
つぎに、エピタキシャル成長炉内にシリコンウェーハ基板11が載置され、ランプ加熱等によりシリコンウェーハ基板11が気相成長温度に適した成長温度まで高められるとともに、シリコンウェーハ基板11の表面に沿って、エピタキシャル成長薄膜形成用の原料ガスが流される。これにより、シリコンウェーハ基板11の表面11aに、同じシリコンのエピタキシャル成長層12の薄膜が形成される。ここで気相成長中には、シリコンウェーハ基板11の裏面10bからドーパント(ボロンB等)のドーパントの放出が生じ、オートドープガスとしてシリコンウェーハ基板11の外方からエピタキシャル成長層12の外周部に回り込みエピタキシャル成長層12内に取り込まれるというオートドープ(オートドーピング)が生じる。ここで上記酸化膜形成工程で、シリコンウェーハ基板11の裏面10bに酸化膜13が形成されているため、このオートドープが防止され、シリコンエピタキシャルウェーハ10の品質の劣化が防止される。
エピタキシャル成長の段階で、図2で後述するように、種々の異常結晶等の異物がウェーハ10で成長する。この異物はウェーハ10に荷重をかけることで押しつぶされ除去される。
最後に、シリコンエピタキシャルウェーハ10が洗浄される。
下記特許文献1には、エピタキシャル成長後に、シリコンエピタキシャルウェーハ10の外周部、特に面取り部10cを研磨することで、図2に示される異物を除去するという発明が記載されている。
半導体ウェーハ基板の裏面に酸化膜を形成する酸化膜形成工程と、
酸化膜形成工程の後、裏面に酸化膜が形成された半導体ウェーハ基板の表面にエピタキシャル成長膜を形成して半導体エピタキシャルウェーハを生成するエピタキシャル成長膜形成工程と、
エピタキシャル成長膜形成工程の後、両面研磨機の研磨ヘッドの荷重を30〜70g/cm2に設定することにより、エピタキシャル成長層の厚さの面内バラツキを4%以下とすると共に、成長面の研磨取代と裏面の酸化膜の研磨取代との比率を調整して半導体エピタキシャルウェーハを両面研磨し、酸化膜を残して成長面を研磨する研磨工程と
を含む半導体エピタキシャルウェーハの製造方法である。
半導体エピタキシャルウェーハの表面側を研磨する研磨ヘッドとテンプレートとの相対回転数と、半導体エピタキシャルウェーハの裏面側を研磨する研磨ヘッドとテンプレートとの相対回転数との比率を調整することで、エピタキシャル成長面の研磨取代と裏面の酸化膜の研磨取代との比率を所望する比率にすること
を特徴とする。
エピタキシャル成長層をデバイス層としたトランジスタの製造に用いられる半導体エピタキシャルウェーハの製造方法であって、
半導体ウェーハ基板の裏面に酸化膜を形成する酸化膜形成工程と、
酸化膜形成工程の後、裏面に酸化膜が形成された半導体ウェーハ基板の表面にエピタキシャル成長膜を形成して半導体エピタキシャルウェーハを生成するエピタキシャル成長膜形成工程と、
エピタキシャル成長膜形成工程の後、両面研磨機の研磨ヘッドの荷重を30〜70g/cm 2 に設定することにより、エピタキシャル成長層の厚さの面内バラツキを4%以下とすると共に、成長面の研磨取代と裏面の酸化膜の研磨取代との比率を調整して半導体エピタキシャルウェーハを両面研磨し、酸化膜を残して成長面を研磨する研磨工程と
を含む半導体エピタキシャルウェーハの製造方法である。
半導体エピタキシャルウェーハの表面側を研磨する研磨ヘッドとテンプレートとの相対回転数と、半導体エピタキシャルウェーハの裏面側を研磨する研磨ヘッドとテンプレートとの相対回転数との比率を調整することで、エピタキシャル成長面の研磨取代と裏面の酸化膜の研磨取代との比率を所望する比率にすることを特徴とする。
実施例1のシリコンエピタキシャルウェーハ10を製造する工程は、以下のとおりである。図1(c)は実施例1の工程の一部を示す。(1)、(2)、(3)、(4)の順で
工程が進行する。
チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)等により単結晶シリコンのインゴットを成長させる。
つぎに、成長した単結晶インゴットは外周形状がいびつであるために、インゴットの外周を円筒研削盤等によって研削して、単結晶インゴットの外周形状を整える。
つぎに、ワイヤソー等のスライス装置によって単結晶インゴットを厚さ500〜1000μm程度の円板状のウェーハ(シリコンウェーハ基板11)に切り出す。
つぎに、シリコンウェーハ基板11の外周部を図2に示すように面取り加工して面取り部11cを形成する。
つぎに、シリコンウェーハ基板11の表面11aおよび裏面10bをラップ砥粒を用いて研削して表面および裏面を平坦化する。
つぎに、シリコンウェーハ基板11の表面11aおよび裏面10bを酸エッチングすることで化学研磨処理を施し、前工程で形成された加工歪層(ダメージ層)を除去するとともに、表面および裏面の面の精度を高める。
つぎに、シリコンウェーハ基板11の裏面10bに、常圧CVD法などにより酸化膜13(SiO2)を蒸着し酸化膜層を形成する。この酸化膜13は、後工程でエピタキシャル成長の段階で後述するオートドープを防止し、裏面10bを保護するための保護膜として機能させるために設ける。
酸化膜形成工程で裏面10bに酸化膜13を形成する際に、酸化膜13が面取り部10c、表面11aに回り込むことがある。そこで、面取り部10c、表面11aに回り込んで形成された酸化膜13が除去される。
エピタキシャル成長炉内にシリコンウェーハ基板11が載置され、ランプ加熱等によりシリコンウェーハ基板11が気相成長温度に適した成長温度まで高められるとともに、シリコンウェーハ基板11の表面に沿って、エピタキシャル成長薄膜形成用の原料ガスが流される。これにより、シリコンウェーハ基板11の表面11aに、同じシリコンのエピタキシャル成長層12の薄膜が形成される。ここで気相成長中には、シリコンウェーハ基板11の裏面10bからドーパント(ボロンB等)のドーパントの放出が生じ、オートドープガスとしてシリコンウェーハ基板11の外方からエピタキシャル成長層12の外周部に回り込みエピタキシャル成長層12内に取り込まれるというオートドープ(オートドーピング)が生じる。ここで上記酸化膜形成工程で、シリコンウェーハ基板11の裏面10bに酸化膜13が形成されているため、このオートドープが防止され、シリコンエピタキシャルウェーハ10の品質の劣化が防止される。
まずシリコンエピタキシャルウェーハ10の表面10aおよび裏面10bが、粗研磨用のステージで、粗研磨用のスラリを用いて粗研磨される。
つぎにシリコンエピタキシャルウェーハ10の表面10aおよび裏面10bが、仕上げ研磨用のステージで、仕上げ磨用のスラリを用いて仕上げ研磨される。
つぎに、シリコンエピタキシャルウェーハ10が洗浄される。
参考例1のシリコンエピタキシャルウェーハ10を製造する工程の一部を図1(b)に示す。(1)、(2)、(3)、(4)の順で工程が進行する。
まずシリコンエピタキシャルウェーハ10の表面10aが、粗研磨用のステージで、粗研磨用のスラリを用いて粗研磨される。
つぎに、シリコンエピタキシャルウェーハ10の表面10aが、仕上げ研磨用のステージで、仕上げ磨用のスラリを用いて仕上げ研磨される。
つぎに、シリコンエピタキシャルウェーハ10が洗浄される。
参考例2のシリコンエピタキシャルウェーハ10を製造する工程のうち、単結晶インゴットの成長工程、外形研削工程、スライス工程、面取り工程、ラッピング工程、エッチング工程、酸化膜形成工程、エッジレリーフ工程、エピタキシャル成長膜形成工程については、上述した実施例1、参考例1と同様であるため説明を省略する。
まずシリコンエピタキシャルウェーハ10の表面10aが、粗研磨用のステージで、粗研磨用のスラリを用いて粗研磨される。
つぎにシリコンエピタキシャルウェーハ10の表面10aが、仕上げ研磨用のステージで、仕上げ磨用のスラリを用いて仕上げ研磨される。
つぎに、シリコンエピタキシャルウェーハ10が洗浄される。
上述した参考例2によれば、片面研磨機を使用しつつも裏面10bを固定状態にしないで両面基準で表面10aを研磨するため、実施例1と同様に、表面10aの面内の凹凸を裏面10bの面内の凹凸で緩和することができる(図1(c)の(2)参照)。このため研磨後のエピタキシャル成長面10aの平坦度、厚さの面内バラツキを改善することができる。すなわち参考例2の製造工程で製造されたシリコンエピタキシャルウェーハ10の断面は、実施例1の場合のウェーハ断面(図1(c)の(4))と同様な断面となり、図1(a)の(4)に示される従来技術の場合の平坦度、エピ厚の面内バラツキよりも改善され、上述した高度の要求(たとえばSBIR≦1.5μm、Δt≦4%)をほぼ満たすことができる。
11 シリコンウェーハ基板
12 エピタキシャル成長層
13 酸化膜
10a エピタキシャル成長面(表面)
10b 裏面
Claims (4)
- 半導体ウェーハ基板の裏面に酸化膜を形成する酸化膜形成工程と、
酸化膜形成工程の後、裏面に酸化膜が形成された半導体ウェーハ基板の表面にエピタキシャル成長膜を形成して半導体エピタキシャルウェーハを生成するエピタキシャル成長膜形成工程と、
エピタキシャル成長膜形成工程の後、両面研磨機の研磨ヘッドの荷重を30〜70g/cm2に設定することにより、エピタキシャル成長層の厚さの面内バラツキを4%以下とすると共に、成長面の研磨取代と裏面の酸化膜の研磨取代との比率を調整して半導体エピタキシャルウェーハを両面研磨し、酸化膜を残して成長面を研磨する研磨工程と
を含む半導体エピタキシャルウェーハの製造方法。 - 半導体エピタキシャルウェーハの表面側を研磨する研磨ヘッドとテンプレートとの相対回転数と、半導体エピタキシャルウェーハの裏面側を研磨する研磨ヘッドとテンプレートとの相対回転数との比率を調整することで、エピタキシャル成長面の研磨取代と裏面の酸化膜の研磨取代との比率を所望する比率にすることを特徴とする請求項1記載の半導体エピタキシャルウェーハの製造方法。
- エピタキシャル成長層をデバイス層としたトランジスタの製造に用いられる半導体エピタキシャルウェーハの製造方法であって、
半導体ウェーハ基板の裏面に酸化膜を形成する酸化膜形成工程と、
酸化膜形成工程の後、裏面に酸化膜が形成された半導体ウェーハ基板の表面にエピタキシャル成長膜を形成して半導体エピタキシャルウェーハを生成するエピタキシャル成長膜形成工程と、
エピタキシャル成長膜形成工程の後、両面研磨機の研磨ヘッドの荷重を30〜70g/cm 2 に設定することにより、エピタキシャル成長層の厚さの面内バラツキを4%以下とすると共に、成長面の研磨取代と裏面の酸化膜の研磨取代との比率を調整して半導体エピタキシャルウェーハを両面研磨し、酸化膜を残して成長面を研磨する研磨工程と
を含む半導体エピタキシャルウェーハの製造方法。 - 半導体エピタキシャルウェーハの表面側を研磨する研磨ヘッドとテンプレートとの相対回転数と、半導体エピタキシャルウェーハの裏面側を研磨する研磨ヘッドとテンプレートとの相対回転数との比率を調整することで、エピタキシャル成長面の研磨取代と裏面の酸化膜の研磨取代との比率を所望する比率にすることを特徴とする請求項3記載の半導体エピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004014369A JP4791694B2 (ja) | 2004-01-22 | 2004-01-22 | 半導体エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004014369A JP4791694B2 (ja) | 2004-01-22 | 2004-01-22 | 半導体エピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209862A JP2005209862A (ja) | 2005-08-04 |
JP4791694B2 true JP4791694B2 (ja) | 2011-10-12 |
Family
ID=34900180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004014369A Expired - Lifetime JP4791694B2 (ja) | 2004-01-22 | 2004-01-22 | 半導体エピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4791694B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4951580B2 (ja) * | 2008-04-21 | 2012-06-13 | ラピスセミコンダクタ株式会社 | 半導体ウエハの製造方法 |
JP2010171330A (ja) * | 2009-01-26 | 2010-08-05 | Sumco Techxiv株式会社 | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ |
JP5381304B2 (ja) * | 2009-05-08 | 2014-01-08 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法 |
DE102009037281B4 (de) | 2009-08-12 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
JP2011091143A (ja) * | 2009-10-21 | 2011-05-06 | Sumco Corp | シリコンエピタキシャルウェーハの製造方法 |
JP5644401B2 (ja) | 2010-11-15 | 2014-12-24 | 株式会社Sumco | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ |
-
2004
- 2004-01-22 JP JP2004014369A patent/JP4791694B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005209862A (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2912681B1 (en) | Method of fabricating flat sic semiconductor substrate | |
JP3169120B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
US9396945B2 (en) | Method for producing SiC substrate | |
JP5479390B2 (ja) | シリコンウェーハの製造方法 | |
US20090311863A1 (en) | Method for producing semiconductor wafer | |
CN101091237A (zh) | 磊晶晶片的制造方法及磊晶晶片 | |
US20090311949A1 (en) | Method for producing semiconductor wafer | |
US6753256B2 (en) | Method of manufacturing semiconductor wafer | |
US5643405A (en) | Method for polishing a semiconductor substrate | |
US20090291621A1 (en) | Reclamation method of semiconductor wafer | |
KR101752986B1 (ko) | SiC 기판의 제조 방법 | |
JP4791694B2 (ja) | 半導体エピタキシャルウェーハの製造方法 | |
JP4492293B2 (ja) | 半導体基板の製造方法 | |
US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
JP4224871B2 (ja) | 半導体基板の製造方法 | |
US20130149941A1 (en) | Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate | |
JP5287982B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
JPH08274050A (ja) | 半導体ウェハの製造方法 | |
JP2011091143A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
JPH11333708A (ja) | ラッピング装置及び方法 | |
KR102508006B1 (ko) | 탄성 표면파 소자용 기판 및 그 제조 방법 | |
US20090311808A1 (en) | Method for producing semiconductor wafer | |
JP2002305202A (ja) | シリコンエピタキシャルウエーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100126 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100226 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4791694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |