CN100501944C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN100501944C
CN100501944C CN200410069690.2A CN200410069690A CN100501944C CN 100501944 C CN100501944 C CN 100501944C CN 200410069690 A CN200410069690 A CN 200410069690A CN 100501944 C CN100501944 C CN 100501944C
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor device
conductive
layer
droplet ejection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410069690.2A
Other languages
English (en)
Other versions
CN1577775A (zh
Inventor
山崎舜平
今井馨太郎
前川慎志
古野诚
中村理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1577775A publication Critical patent/CN1577775A/zh
Application granted granted Critical
Publication of CN100501944C publication Critical patent/CN100501944C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的一个目的是提供一种制造半导体器件的方法，其制造工艺通过提高材料的利用率而被简化。本发明的制造半导体器件的方法包含的步骤有：用微滴喷射法在具有绝缘表面的衬底上形成栅电极；在栅电极上叠加栅极绝缘层、半导体层和包含一种导电型杂质的半导体层；用微滴喷射法在和栅电极重叠的位置形成用作掩模的第一导电层；利用第一导电层刻蚀半导体层和包含一种导电型杂质的半导体层；用微滴喷射法在第一导电层上形成用作源极布线或漏极布线的第二导电层；以及利用第二导电层作掩模刻蚀第一导电层和包含一种导电型杂质的第二半导体层。

Description

制造半导体器件的方法
技术领域
本发明涉及到一种利用微滴喷射(droplet discharge)法制造薄膜晶体管的方法，以及涉及到一种制造配备该薄膜晶体管的显示器件的方法。
本发明涉及到利用微滴喷射法制造半导体器件的方法。
背景技术
近年来，通过微滴喷射法(喷墨印刷)形成图案应用到正积极发展的平板显示器领域。微滴喷射法有许多优点，如由于直接绘制因此不需要掩模、可以应用于大尺寸衬底、材料利用率高等优点，因此微滴喷射法被用于制造EL层或滤色器、等离子体显示器的电极等。
[非专利文件1]
T.shimoda，Ink-jet Technology for Fabrication Process ofFlat Panel Displays(用于平板显示器的制造工艺的喷墨技术)，SID 03 DIGEST，第1178-1181页。
此外，在通用半导体工艺中使用光刻步骤；但是，当使用光刻步骤时，材料利用率低，而且步骤复杂。
发明内容
考虑到上述问题，本发明的一个目的是提供一种通过提高材料利用率使制造工艺得到简化的用于制造半导体器件的方法，以及提供一种节省制造时间并降低制造成本的用于制造半导体器件的方法。
本发明提供一种使用半非晶半导体(下文称作SAS)制造薄膜晶体管的方法，在半非晶半导体中，晶粒分散在非晶半导体中。使用SAS的晶体管具有2～10cm2/V·sec的电子场效应迁移率，它是使用非晶半导体的晶体管迁移率的2～20倍。因此，驱动电路的一部分或全部可以作为像素的一部分在相同的衬底上整体形成。换言之，本发明可以提供一种用于制造实现板上系统(system-on-panel)的显示器件的方法。
SAS是具有介于非晶和晶体结构(包括单晶和多晶)间的中间结构的半导体。这是一种具有在自由能状态稳定，和具有短程有序和晶格畸变的结晶半导体的第三态的半导体，它的晶粒尺寸设定在0.5～20nm，并且可以分散存在于非-单晶半导体中。此外，包含1原子％或更多的氢或卤素作为悬挂键的中和剂。另外，包含稀有气体元素如氦、氩、氪和氖以进一步促进晶格畸变，从而通过增加稳定性而获得满意的SAS。这些有关SAS的描述，例如，在专利公报第3065528号公开。
此外，当非故意掺入控制价电子的杂质元素时，SAS呈现低的n-型导电性。这起因于包含在SAS中的杂质，并且一般认为氧产生n-型导电性。包含在SAS中的氧也根据膜形成过程中的高频功率密度而改变。在本发明中，优选SAS中氧的浓度设定在5×1019原子/cm3或更少，更好为1×1019原子/cm2或更少。当然，并不是所有的氧充当施主；因此，为了控制导电类型，要加入的杂质元素的量应当与其相对应。
此处，产生p-型导电性的杂质元素与晶体管沟道形成区形成同时或在其形成之后被掺入其中提供晶体管的沟道形成区的SAS中，它可以控制阈值。硼一般被用作产生p-型导电性的杂质元素，并且杂质气体如B2H6和BF3可以以1～1000ppm的比例与硅化物气体混合。由此，硼的浓度可以设定在1×1014～6×1016原子/cm3。
上述SAS不同于多晶半导体，其可以作为SAS在衬底上直接形成。具体地，SAS可以通过用2～1000倍流量，优选10～100倍流量的H2稀释SiH4使用等离子体CVD形成。使用上述方法制造的SAS也包括在非晶半导体中包含0.5～20nm的晶粒的微晶半导体。因此，半导体形成后不必提供结晶步骤，这与使用多晶半导体的情况不同。此外，虽然在使用激光结晶化的情况下对激光束主轴的长度有限制，但是在SAS情况下对衬底尺寸没有限制。换言之，有可能容易地在其中所谓的5代的一侧是米角的衬底上制造SAS。此外，可减少制造晶体管的步骤，换句话说可以增加显示器件的生产率并可以控制成本。在本发明中，SAS至少可以用于沟道形成区。此外，在沟道形成区的膜厚度方向上的所有部分不需要是半非晶半导体，但可以在其中至少一部分中包含半非晶半导体。
在本发明中，使用微滴喷射法(例如，喷墨印刷)，由此在制造薄膜晶体管时通过选择性喷射组合物形成图案。然后，使用微滴喷射法，由此利用只在需要的区域绘制的图案对半导体层等进行图形化。
用于制造半导体器件的方法包括：用微滴喷射法在具有绝缘表面的衬底上形成栅电极；在栅电极上叠加栅极绝缘层、第一半导体层和包含一种导电型杂质的第二半导体层；用微滴喷射法在和栅电极重叠的位置形成用作掩模的第一导电层；利用第一导电层刻蚀第一半导体层和包含一种导电型杂质的第二半导体层；用微滴喷射法在第一导电层上形成用作源极布线或漏极布线的第二导电层；以及利用第二导电层作掩模刻蚀第一导电层和包含一种导电型杂质的第二半导体层。在实施例1中详细描述该制造薄膜晶体管的方法。
用于制造半导体器件的方法包括：用微滴喷射法在具有绝缘表面的衬底上形成栅电极；在栅电极上叠加栅极绝缘层和第一半导体层；用微滴喷射法在和栅电极重叠的位置形成第一掩模；利用第一掩模刻蚀第一半导体层而形成第二半导体层；在第二半导体层上形成绝缘层；用微滴喷射法在绝缘层上形成第二掩模；通过利用第二掩模刻蚀绝缘层形成沟道保护层；在第二半导体层上形成包含一种导电型杂质的第三半导体层；用微滴喷射法在包含一种导电型杂质的第三半导体层上形成用作源极布线或漏极布线的导电层；以及用该导电层作掩模，刻蚀包含一种导电型杂质的第三半导体层。在实施例2中详细描述该制造薄膜晶体管的方法。
在本发明中，微滴喷射法形成的图案不加任何变动被用于充当沟道保护膜的第二图案。但是，由绝缘材料构成的薄膜在整个表面上形成，然后用由微滴喷射法形成的图案作掩模使该薄膜图形化，从而第二图案可用作沟道保护膜。
根据本发明，在第一衬底上形成像素区，在该象素区域中有多个半导体元件在第一衬底上形成，或在第一衬底上形成像素区和扫描线驱动器电路，并且液晶层或电致发光层夹在第一衬底和第二衬底之间，并且第一和第二衬底是接合在一起的。然后，在第三衬底上形成驱动器电路，在驱动器电路中有多个第二半导体元件和多个包括连接到该驱动器电路的输入端和输出端的驱动器IC。然后，多个驱动器IC被分别隔开，并且驱动器IC只作为信号线驱动器电路或作为信号线驱动器电路和扫描线驱动器电路被接合在形成于第一衬底上的像素区的周边，以制造显示器件。在本发明中，半非晶半导体作为第一半导体元件的沟道区形成，并且通过选择性喷射包含导电材料的组合物形成构成第一半导体元件的导电层。在实施例3中详细描述该制造薄膜晶体管的方法。
优选安装在第一衬底上的这些驱动器IC由晶体半导体层形成。优选通过连续波激光照射形成该晶体半导体层。因此，用具有连续波激光的固态激光器或气体激光器作为产生激光的振荡器。使用连续波激光时几乎没有晶体缺陷，结果是可以使用具有大晶粒尺寸的多晶半导体层制造晶体管。此外，由于迁移率和响应速度令人满意，因此有可能获得高速驱动，这使得元件的操作频率和传统元件相比有可能进一步提高，从而可以因为性能几乎没有变化而获得高可靠性。此外，晶体管的沟道长度方向和激光的扫描方向可以彼此相一致，从而进一步提高操作频率。
本发明提供一种使用非晶半导体层(非晶硅，a-Si)制造半导体器件的方法。非晶半导体层用已知方法如等离子体CVD或溅射法制造。
制造半导体器件的方法包括：用微滴喷射法在具有绝缘表面的衬底上形成栅电极；在栅电极上叠加栅极绝缘层、第一半导体层和包含一种导电型杂质的第二半导体层；用微滴喷射法在和栅电极重叠的位置形成掩模；通过使用该掩模刻蚀第一半导体层和包含一种导电型杂质的第二半导体层而形成第三半导体层和包含一种导电型杂质的第四半导体层；用微滴喷射法在包含一种导电型杂质的第四半导体层上形成用作源极布线或漏极布线的导电层；以及用该导电层作掩模刻蚀包含一种导电型杂质的第四半导体层。
用于制造半导体器件的方法包括：用微滴喷射法在具有绝缘表面的衬底上形成栅电极；叠加栅极绝缘层、第一半导体层和绝缘层；用微滴喷射法在和栅电极重叠的位置形成第一掩模；通过使用第一掩模刻蚀该绝缘层形成沟道保护层；在第一半导体层上形成包含一种导电型杂质的第二半导体层；用微滴喷射法在和沟道保护层重叠的位置形成第二掩模；通过使用第二掩模刻蚀包含一种导电型杂质的第二半导体层而形成包含一种导电型杂质的第三半导体层；用微滴喷射法在包含一种导电型杂质的第三半导体层上形成用作源极布线或漏极布线的导电层；以及用该导电层作掩模刻蚀包含一种导电型杂质的第三半导体层。
根据本发明，在栅电极上叠加栅极绝缘层、半导体层和绝缘层的步骤在不暴露在大气中的情况下连续进行。在本发明中，栅极绝缘膜使用第一氮化硅膜、氧化硅膜以及第二氮化硅膜顺序叠加。
半导体器件包括：形成于衬底上的半导体层、其中形成使用该半导体层的薄膜晶体管的TFT衬底、其中在衬底上形成薄膜晶体管和液晶的液晶面板衬底或液晶模块衬底、其中在衬底上形成薄膜晶体管和发光元件的用于EL(电致发光)面板的衬底或用于EL模块的衬底、其中衬底上的薄膜晶体管和液晶用密封剂密封的液晶面板、其中衬底上的薄膜晶体管和发光元件利用密封剂密封的EL板，还包括使用FPC等连接到这样的面板的模块、与在FPC等的末端的驱动器IC连接的模块、其中驱动器IC通过COG法等安装在面板上的模块。
本发明提供一种方法，用于通过用半非晶半导体构成沟道形成区来制造薄膜晶体管和显示器件，它们具有2～10cm2/V·sec的电子场效应迁移率，与使用非晶半导体的晶体管相比迁移率得到提高。因此，可以简化结晶化步骤并可以用这种晶体管作像素的开关元件，而且不仅可用作像素的开关元件，还可以用作形成扫描线(栅极线)驱动器电路的元件。从而可以制造实现板上系统(system-on-panel)的显示器件。此外，在本发明中，可以通过使用微滴喷射法，在完全不使用抗蚀剂掩模或只使用几个掩模的情况下形成薄膜晶体管。因此，可以取消诸如应用抗蚀剂、烘烤抗蚀剂、曝光、显影、显影后烘烤，或剥离抗蚀剂的步骤，从而由于步骤简化，可以极大地降低成本或增加可靠性。
本发明具有上述结构，使得能够提供一种制造薄膜晶体管和显示器的方法，该方法通过提高材料的利用率简化了制造步骤，以及提供一种制造薄膜晶体管和显示器的方法，该方法实现了节省制造时间和降低制造成本。
附图说明
图1A和1B是描述制造本发明的显示器件的方法的视图；
图2A～2C是描述制造本发明的薄膜晶体管的方法的视图；
图3A～3C是描述制造本发明的薄膜晶体管的方法的视图；
图4A～4C是描述制造本发明的显示器件的方法的视图；
图5A～5C是描述制造本发明的薄膜晶体管和制造本发明的显示器件的方法的视图；
图6A和6B是描述本发明的显示器件配有的驱动器IC的安装系统(COG系统)的视图；
图7A和7B是描述本发明的显示器件配有的驱动器IC的安装系统(TAB系统)的视图；
图8A～8E是描述像素区、FPC和驱动器IC的连接的视图；
图9A和9B是描述本发明的显示器件的结构的视图；
图10A和10B是表示微滴喷射设备的实例的视图；
图11A和11B是只由n-型TFT构成的移位寄存器的电路视图；
图12A和12B是本发明的显示器件模式的面板的俯视图和剖面视图；
图13是由本发明的显示器件模式的面板的剖面视图；
图14A～14C是表示应用本发明的电子器件的视图；
图15A～15F是表示显示器件的像素电路的实例的视图；
图16是描述制造本发明的显示器件的方法的视图；
图17A～17C是描述制造本发明的薄膜晶体管的方法的视图；
图18A～18C是描述制造本发明的薄膜晶体管的方法的视图；
图19A～19C是描述制造本发明的薄膜晶体管和制造本发明的显示器件的方法的视图；
图20是像素电路的布局视图；
图21是像素电路的布局视图；
图22A～22C是描述制造本发明的薄膜晶体管的方法的视图；
图23是描述制造本发明的显示器件的方法的视图；
图24是描述制造本发明的显示器件的视图；
图25A～25E是描述本发明的显示器件配有的保护电路的视图；
图26A～26E是描述分配系统(微滴喷射系统)的视图；
图27A和27B是描述制造本发明的显示器件的方法的视图；
图28A～28C是描述制造本发明的薄膜晶体管的方法的视图；
图29A～29C是描述制造本发明的薄膜晶体管的方法的视图；
图30A～30C是描述制造本发明的显示器件的方法的视图；以及
图31A和31B是描述制造本发明的薄膜晶体管和制造本发明的显示器件的方法的视图。
具体实施方式
将参考附图详细描述本发明的实施例。但是，本发明不限于下面的描述。注意，在描述实施例模型的所有图中，相同的参考数字表示相同的部分或具有相同功能的部分，并且将不重复说明。
(实施例1)
作为本发明的实施例，参考图2A～2C和3A～3C描述制造沟道刻蚀型晶体管的方法。在衬底50上形成用于形成栅电极和栅极布线(扫描线)的导电层51、52，其中衬底50中在例如玻璃、石英、塑料材料、不锈钢和铝的金属材料上形成绝缘膜(图2A)。这些导电层51、52是利用微滴喷射法在衬底50上用包含导电材料的组合物绘制形成的，更具体地是通过选择性喷射包含导电材料的组合物形成。注意，未表示出，和栅电极连接的布线在此时同时形成。
在形成导电层51、52时使用微滴喷射法，并且微滴喷射法配备的喷嘴的直径设定在0.1～50μm(优选0.6～26μm)，并且从喷嘴喷射的组合物的喷射量设定在0.00001pl～50pl(优选0.0001～10pl)。喷射量与喷嘴直径成比例增加。此外，要处理的衬底和喷嘴的喷射口之间的距离尽可能地接近为好，优选设定在约0.1～2mm，以便使被喷射的组合物滴落在理想位置。
溶解或分散在溶剂中的导电材料用于从喷射口喷射的组合物。导电材料对应于金属，如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pd)、铱(Ir)、铑(Rh)、钨(W)、铝(Al)、镉(Cd)、锌(Zn)、铁(Fe)、钛(Ti)、锆(Zr)和钡(Ba)，或者对应于用作透明导电材料的氧化铟锡(ITO)。考虑比电阻值，优选将金、银和铜溶解或分散在溶剂所形成的材料中的任意一种作为从喷射口喷射的组合物。更优选可使用电阻低的银和铜。但在使用铜时，可为杂质测量提供阻挡膜。溶剂相应地有酯类如醋酸丁酯(butylacetate)和乙酸乙酯、醇类如异丙醇和乙醇、有机溶剂等如甲基乙基酮和丙酮。
组合物的粘度优选设定在300cp或更低，这使得组合物从喷射口流畅地喷出。注意可以根据所使用的溶剂和用途适当调节组合物的粘度、表面张力等。作为实例，ITO、有机铟和有机锡溶解或分散在溶剂中形成的组合物的粘度调节在5～50mPaS，银溶解或分散在溶剂中形成的组合物的粘度调节在5～20mPaS，金溶解或分散在溶剂中形成的组合物的粘度调节在10～20mPaS。
虽然导电材料的晶粒直径取决于每个喷嘴的直径和所希望的图案的形状，为防止喷嘴阻塞并为了制造细间距图案，较小的直径更可取，优选晶粒尺寸为0.1μm或更小。组合物用已知方法如电解、雾化法或湿还原法形成，其晶粒一般约为0.5～10μm。但是，当用气体蒸发法形成组合物时，被分散剂保护的纳米分子约7nm小，并且当每个晶粒的表面用涂层覆盖时，室温度下纳米分子在溶剂中不会团聚且稳定分散，它呈现几乎和液体相同的特性。因此优选使用涂层。
其次，用已知的方法如CVD和溅射法在导电层51和52上形成绝缘层53、54(图2B)。绝缘层53和54用作栅极绝缘膜。优选形成氧化硅膜作为绝缘层53，形成氮化硅膜作为绝缘层54。因此，可以形成厚的栅极绝缘膜，以获得理想的介电强度，而且构成晶体管的半导体和栅电极之间的电容可以设定在适当值。这是由于氧化硅膜的介电常数约为3.5，氮化硅膜的介电常数约为7.5。这些绝缘层可以用辉光放电分解法和溅射法形成。特别地，为了在低淀积温度下形成栅极漏电流小的致密的绝缘膜，稀有气体元素如氩可以包含在反应气体中，并混合到形成的绝缘膜中。
接下来，在绝缘层53和54上形成第一半导体层55。第一半导体层55由包含具有介于非晶和晶体结构(包括单晶和多晶)之间的中间结构的半导体的材料形成。这是一种具有在自由能状态稳定的第三态的半导体，并且是一种具有短程有序和晶格畸变的晶体，其被认为是0.5～20nm的晶粒尺寸可以通过分散在非单晶半导体中存在。此外，包含1原子％或更多的氢或卤素元素作为悬挂键的中和剂。在本发明中这种半导体被称为半非晶半导体(下文中称为SAS)。另外，包含稀有气体元素如氦、氩、氪和氖以进一步促进晶格畸变，从而通过增加稳定性获得好的SAS。
可以通过对硅化物气体进行辉光放电分解获得SAS。典型的硅化物气体有SiH4，除此之外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF2等。这些硅化物气体用一种或多种选自由氢、氢和氦、氩、氪，和氖组成的组中的稀有气体元素稀释而使用，从而易形成SAS。优选以10～1000倍的稀释比稀释硅化物气体。当然，通过辉光放电分解形成膜的反应在真空中进行，压强可以约为0.1Pa～133Pa。形成辉光放电的电源频率设定在1MHz～120MHz，优选13MHz～60MHz。高频电源可以适当设置。优选加热衬底的温度为300℃或更低，建议衬底加热温度为100～200℃。此外，碳化物气体如CH4和C2H6以及锗气体如GeH4和GeF2被混合到硅化物气体中，并且能带可以调节到1.5～2.4eV或0.9～1.1eV。此外，当非故意掺入控制价电子的杂质元素时，SAS呈现低的n-型电导率。这是由于包含在SAS中的杂质，一般认为氧产生n-型导电性。包含在SAS中的氧也根据膜形成过程中的高频功率密度而改变。
在本发明中，第一半导体层55中的氧浓度为5×1019原子/cm3或更少为好，优选1×1019原子/cm3或更少。当然，并不是所有的氧都作为施主。因此，为了控制导电类型，掺入杂质元素的量应与其相对应。这是由于氧是产生n-型导电性的杂质，并且在半非晶半导体的情况下，它用比非晶半导体高的功率形成。因此，在形成膜的过程中氧容易侵入，并且有增强n-型导电性的趋势。因此，硼的沟道掺杂很重要，当用硼掺杂时它可以形成为I-型半导体。
此处，与该形成过程同时或在该形成过程之后，向具有沟道形成区的第一半导体层55掺入产生p-型导电性的杂质元素，这样可以控制阈值。硼一般用作产生p-型导电性的杂质元素，杂质气体如B2H6和BF3可以按1ppm～1000ppm的比例与硅化物气体混合。于是，硼浓度可以设定在1×1014～6×1016原子/cm3。
然后，在第一半导体层55上形成第二半导体层56。在非故意添加控制价电子的杂质元素的条件下形成第二半导体层56，并且如同第一半导体层55一样它优选用SAS形成。第二半导体层56在具有一种导电型的第三半导体层57和第一半导体层55之间形成，由此具有缓冲层的功能，其中第三半导体层57形成源极和漏极。因此，在具有一种导电型的第三半导体层和具有低n-型电导率的第一半导体层55具有相同导电类型的情况下，并不总是需要第二半导体层。为了控制阈值，在向第一半导体层55中掺入产生p-型导电性的杂质元素的情况下，第二半导体层56具有逐步改变杂质浓度的有利效应，这成为一个改善结形成的优选实施例。换言之，可以使要形成的晶体管具有在沟道形成区和源极或漏极区之间形成的低浓度杂质区(LDD区)。
然后，在第二半导体层56上形成第三半导体层57。具有一种导电型的第三半导体层57可以掺杂磷作为杂质元素，并且在形成n-型晶体管时，杂质气体如PH3可以掺杂到硅化物气体中。除控制价电子外，由半导体、非晶半导体或微晶半导体如SAS形成具有一种导电型的第三半导体层57。如此形成的晶体管不是通过将沟道形成区夹在源极和漏极之间，以及LDD区之间形成的，并且它具有一种减小电场密度和电流密度的结构。
如上所述，可以不暴露在大气中连续形成绝缘层53至具有一种导电类型的第三半导体层57。即，每个叠加界面可以不被大气成分和漂浮在大气中的污染杂质元素污染而形成，因此，可以减少晶体管性能的改变。
接下来，再使用微滴喷射法选择性喷射包含导电材料的组合物，由此在第三半导体层57上的与用作栅电极的导电层51、52重叠的位置处形成导电层58、59。然后通过用导电层58和59做掩模同时使第一到第三半导体层55～57图形化，以隔离形成岛状(图2C)。由此，形成隔离为岛状的第一半导体层60和63、第二半导体层61和64，以及第三半导体层62和65。
然后，通过用微滴喷射法选择性喷射包含导电材料的组合物而形成导电层66～69(图3A)。随后，用导电层66～69作掩模，使第二半导体层61、64，第三半导体层62和65以及导电层58和59图形化。此时，少量刻蚀第一半导体层60和63，并形成第一半导体层70和74、第二半导体层71和75、第三半导体层72和76以及导电层73、77、88和89。在这些导电层73和77以及导电层88和89中，一个对应于源极布线，另一个对应于漏极布线。通过上述步骤，形成沟道刻蚀型晶体管。通过用SAS形成沟道形成区，这种晶体管可以获得2～10cm2/V·sec的电子场效应迁移率。因此，这种晶体管可以用作像素的开关元件，而且不仅可以用作像素的开关元件，也可以用作形成扫描线(栅极线)驱动器电路的元件。因此，可以制造实现板上系统的显示器件。此外，值得注意的一点，该步骤未使用抗蚀剂掩模。由于使用微滴喷射法，这是可能的，而且更具体地，通过使用导电层58和59或导电层66～69使第一到第三半导体层55～57图形化。因此，可以省去诸如使用抗蚀剂、烘烤抗蚀剂、曝光、显影、显影后烘干或剥离抗蚀剂的步骤，从而由于步骤的简化使成本极大降低并增加可靠性。
接下来，参考图1A和3C描述利用通过上述步骤形成的沟道刻蚀型晶体管制造显示器件的方法。注意，虽然下文显示了制造液晶显示器件的方法，但本发明不限于此，而且本发明可以应用于，例如，制造使用发光元件的显示器件。
首先，形成设计用于保护沟道形成区的绝缘层78(图3C)，并且优选用氮化硅膜形成该绝缘层。该薄膜可以用溅射或辉光放电分解法形成，它将防止空气传播的污染杂质元素如有机物质、金属或漂浮在空气中的蒸汽渗透，并且要求该薄膜是致密的膜。为了达到这一目的，使用硅作靶，在高频下用其中混入稀有气体元素如氮和氩的溅射气体溅射氮化硅膜，由于包含稀有气体元素而促进了致密化。此外，在辉光放电分解法中，通过用稀有气体如氩将硅化物气体稀释100～500倍形成的氮化硅膜也是致密的，甚至当膜在小于或等于100℃的温度下形成时，也是较为满意的的。此外，如果必要，氮化硅膜可以通过叠加绝缘膜形成。
此外，可以使用等离子体CVD法形成氮化硅膜。在那种情况下，成膜时在成膜室中提供硅烷气体、氮气和稀有气体，优选在反应压力为最小0.01Torr到最大0.1Torr的条件下进行成膜。此外，优选硅烷气体对氮气和稀有气体之和的流量比[硅烷/(氮气+稀有气体)]为不小于0.002且小于0.006。此外，优选稀有气体是包含氦、氖、氩、氪和氙的组中的一种。由此，可以在反应温度不低于60℃和低于85℃的低温下制造氮化硅膜。根据上述条件制造的薄膜具有的特性是：其中稀有气体为0.3原子％或更多，并且室温下在含4.7％的HF和36.3％的NH4F的缓冲氟化氢中的腐蚀速率是30.0nm/min或更低；其中稀有气体为0.3原子％或更多以及低于25原子％的氢，并且室温下在含4.7％的HF和36.3％的NH4F的缓冲氟化氢中的腐蚀速率是30.0nm/min或更低；其中稀有气体为0.3原子％或更多以及氧为4.0原子％或更多，并且室温下在含4.7％的HF和36.3％的NH4F的缓冲氟化氢中的腐蚀速率是30.0nm/min或更低；以及其中稀有气体为0.3原子％或更多，氧为0.4原子％或更多，且氢为25原子％以下，并且室温下在含4.7％的HF和36.3％的NH4F的缓冲氟化氢中的腐蚀速率是30.0nm/min或更低。因此，应该明白，虽然在80℃或更低的低温下制造，但是具有上述腐蚀速率的氮化硅膜是具有高阻挡特性的高质量且致密的膜。
有机材料可以用作绝缘层78的材料以使其平坦化。但是，在那种情况下，为了防止脱气等，可以通过使用硅化物膜如钛、氮化钛、硅化钛(TiSix)和硅化钼(MoSix)，多晶硅膜或诸如铌(Nb)、氮氧化钛(TiON)、钨(W)、氮化钨(WN)、氮化钛钨(TiWN)或钽(Ta)形成阻挡层膜。阻挡层膜可以是单层也可以是叠层结构。该阻挡层膜使得粘附力增加，并且在阻挡层膜上设有的导电层80注入其上，而且可以减少接触电阻和增加其稳定性。
接下来，在绝缘层78的预定位置形成开口。该开口和导电层69有电连接，可以通过激光照射预定位置或通过微滴喷射法在预定位置喷射腐蚀溶液形成该开口。在使用微滴喷射法时，从喷嘴喷射湿腐蚀剂。但是，可以增加用溶剂如水适当冲洗的步骤以控制开口的长宽比。当然，在该清洗步骤中，通过使用微滴喷射法，用水替代从喷嘴喷射的液滴，或充满溶液的喷头被替代，因此，可以用一个设备进行连续处理，这就处理时间而论是有利的。当用上述任何一种方法形成开口时，导电层69处于暴露状态。
随后，通过选择性喷射包含导电材料的组合物形成充满开口的导电层80。图3C表示一个实例，其中，导电层80由透明导电材料形成，并且制造了透射型液晶显示器件。但是，本发明不限于此，可以使用光反射率高的导电材料制造反射型液晶显示器件。
然后，形成定位膜(alignment film)79以覆盖整个表面，并进行摩擦处理(图1A)。随后，形成用于密封液晶的密封剂87。此外，制备第二衬底(反衬底)，在第二衬底上形成了由透明导电材料构成的对立电极83和其上进行了摩擦处理的定位膜82。然后，液晶81滴落在被密封剂87包围的区域，并且将单独制备的第二衬底84和密封剂87连接，使得对立电极83和作为像素电极的导电层80彼此面对。
上述用于注入液晶的方法不特别限定，可以在连接第二衬底后使用分配器系统(液滴系统(drop system))和利用毛细管现象植入液晶的系统。密封剂87中可以混入填充剂，并且可以在第二衬底84上形成滤色器、用于防旋错(disclination)的屏蔽膜(黑色基质)等。此外，偏振片85和86分别附着在衬底10和84上。
在上面的描述中，图形化过程是指通过使用掩模蚀刻薄膜而形成理想形状。
(实施例2)
作为本发明的实施例，参考图4A～4C和5A～5C，描述制造沟道保护型晶体管的方法。
在例如玻璃或石英的衬底10上形成用于形成栅电极和栅极布线(扫描线)的导电层11和12(图4A)。这些导电层11和12可以通过用微滴喷射法在衬底10上绘制包含导电材料的组合物形成。然后，在导电层11和12的上层形成用作栅极绝缘膜的绝缘层13、14(图4B)。
随后，在绝缘层13和14上形成第一半导体层15。第一半导体层15由包含具有介于非晶和晶体结构(包括单晶和多晶)之间的中间结构的半导体(SAS)形成。此外，该膜层中包含稀有气体元素如氦、氩、氪或氖以促进晶格畸变，由此增加稳定性；因此，可以获得高质量的SAS。在本发明中，第一半导体层15中的氧浓度是5×1019原子/cm3或更少为好，优选为1×1019原子/cm3或更少。此外，与沟道形成区形成同时或在其形成之后，将产生p-型导电性的杂质元素掺入其中提供沟道形成区的第一半导体层15中，这能够控制阈值。硼一般被用作产生p-型导电性的杂质元素，并且杂质气体如B2H6和BF3可以以1～1000ppm的比例与硅化物气体混合。由此，硼的浓度可以设定在1×1014～6×106原子/cm3。
其次，用滴喷射法选择性喷射包含和紫外线反应的光致抗蚀剂的组合物，并且在与用作栅电极的导电层11和12重叠的位置处形成掩模图案16和17(图4B)。包含光敏剂的组合物可以用于这些掩模图案16和17。例如，可以使用溶解或分散在已知的溶剂中的典型的正性抗蚀剂如酚醛清漆树脂和作为光敏剂的萘酚醌叠氮化物(naphthoquinonedi azide)化合物、负性抗蚀剂如基础树脂、联苯硅烷二醇(diphenylsilane diol)和酸产生剂等。此外，有机材料如丙烯酸树脂、苯并环丁烯(benzocyclobutene)、聚对二甲苯基(parylene)、flare、具有透射性的聚酰亚胺，或硅氧烷聚合物可以替代抗蚀剂材料使用。
然后，使用掩模图案16和17做掩模，使第一半导体层15图形化并形成第一半导体层18和19(图4C)。随后，在整个表面形成用作沟道保护膜的绝缘层20。
接下来，再次使用微滴喷射法形成用作掩模的掩模图案21和22。然后，通过使用掩模图案21和22对绝缘层20图形化以形成绝缘层23、24(图5A)。这些绝缘层23和24用作沟道保护膜。
通过使绝缘层20图形化形成的薄膜在本实施例中用作沟道保护膜；但是，本发明不限于此。掩模图案21和22可以用作沟道保护膜。因此，不需要进行蚀刻步骤或除去用作掩模的掩模图案21和22，因此简化了步骤，这是可取的。此外，可以不形成掩模图案21和22而利用导电层11和12使背面暴光，由此形成沟道保护膜。
随后，在整个表面上形成第二半导体层25。非故意掺入控制价电子的杂质元素而形成第二半导体层25，它优选像第一半导体层15一样由SAS形成。第二半导体层25在具有一种导电型的第三半导体层26和第一半导体层15之间形成，具有作为缓冲层的功能，第三半导体层26形成源极和漏极。
然后在第二半导体层25上形成第三半导体层26。在形成n-型晶体管时，具有一种导电型的第三半导体层26可以掺入典型杂质元素磷，并且杂质气体如PH3可以和硅化物气体混合。除价电子被控制外，具有一种导电型的第三半导体层26由半导体、非晶半导体或微晶半导体如SAS形成。如此形成的晶体管具有一种结构，其中，沟道形成区不夹在源极和漏极之间，以及LDD区之间形成，并且电场密度和电流密度可以被减小。
然后，通过用微滴喷射法选择性喷射包含导电材料的组合物而在第三半导体层26上形成导电层27～30。然后，用导电层27～30作掩模，同时使第三半导体层25和26图形化以分离形成岛状(图5B)。由此，形成分隔成岛状的第二半导体层31～34和第三半导体层35～38。
导电层27～30用作源极布线或漏极布线。
通过上述步骤，形成沟道保护型晶体管。通过用SAS构成沟道形成区，这种晶体管可以获得2～10cm2/V·sec电子场效应迁移率。因此，该TFT可用作像素的开关元件。此外，TFT不仅用作像素的开关元件而且用作形成扫描线(栅极)驱动器电路的元件。结果，可以制造实现板上系统的显示器件。另外，值得注意的一点是在该步骤中抗蚀剂掩模用微滴喷射法形成。更确切地，用由微滴喷射法形成的掩模图案16和17作掩模使第一半导体层15图形化，用掩模图案21和22作掩模使绝缘层20图形化，并利用导电层27～30使第三半导体层25和26图形化。因此，可以省去诸如使用抗蚀剂、烘烤抗蚀剂、曝光、显影或显影后烘干的步骤，从而由于步骤的简化使成本极大降低并增加可靠性。
随后，参考图1B和5C描述利用通过上述步骤形成的沟道保护型晶体管制造显示器件的方法。在下文中，示出了利用发光元件制造显示器件的方法，但是，本发明不限于此，而可以应用于，例如，液晶显示器件的制造。
首先，用已知方法在整个表面上形成绝缘层39(图5C)。然后，在绝缘层39的预定位置形成一个开口，从而使导电层30暴露。这一步骤通过使用常用的光刻法或利用微滴喷射法通过选择性使用用作掩模的图案来完成。
然后，通过选择性喷射组合物形成对应于像素电极的导电层40，从而填充开口。在整个表面上形成绝缘层41，然后在预定位置设有开口以使导电层40暴露(图1B)。之后，用微滴喷射法、气相淀积法等形成电致发光层42。电致发光层42由至少一种选自各种有机材料、无机材料等中的材料形成，优选该层由单层或多层的叠层构成。然后，用微滴喷射法在电致发光层42上形成用作对立电极的导电层43。导电层40、电致发光层42和导电层43的叠加体对应于发光元件44。
在形成该发光元件44时，可以通过改变从喷嘴喷射的组合物或通过改变充满组合物的喷头，连续制造电致发光层42和导电层43的多层薄膜。由此，提高了产量，这对于提高生产率是有利的。
该实施例可以和上述实施例任意组合。
(实施例3)
参考图6A、6B、7A和7B描述制造本发明的显示器件的方法。首先，参考图6A和6B描述采用COG系统的显示器件。在该显示器件中，在第一衬底1001上设有显示信息如字符和图象的像素区1002、驱动器电路1003、1004和驱动器IC 1007和1008。在第三衬底1006上提供多个驱动器电路，它被分离成纸条状或矩形。该分离的驱动器电路(下文中称为驱动器IC)被附于第一衬底1001。图6A表示一种结构，其中，对应于信号线驱动器电路的驱动器IC 1007和1008使用COG系统固定，而图6B表示一种结构，其中，驱动器IC 1009安装使用COG系统固定。
然后，参考图7A和7B描述采用TAB系统的显示器件。在TAB系统中，电连接到像素区1002和驱动器电路1003和1004的布线暴露出来。被暴露的布线连接到FPC 1011且驱动器IC附着在FPC上。图7A表示配置多个FPC 1011并且驱动器IC附着在FPC 1011上的情形。图7B表示在一个FPC 1012上配置一个驱动器IC 1009的情形，它使用长度和像素区1002的长轴对应的驱动器IC。在采用后者的情况下，考虑到强度，可以同时提供固定驱动器IC 1009的金属片。
当在矩形的第三衬底1006上组合多个驱动器IC时，安装在这些显示器件上的驱动器IC可以大批量形成，在提高生产率方面这是可取的。因此，第三衬底1006优选使用大尺寸衬底，例如，优选使用具有300mm～1000mm或更长的边长的衬底。在该驱动器IC中，形成多个电路图案，其中驱动器电路和输入-输出端被假定为一个单元。驱动器IC经过最后的分割取出后完成，它的短轴假定为1～6mm，长轴假定为10～60mm。
虽然依赖于所使用的像素区的分辨率和尺寸，但是可以根据图6B和7B所示的像素区的边长形成驱动器IC，或通过形成具有15～80mm的长轴和1～6mm的短轴的条状或矩形的驱动器IC来形成多个驱动器IC。但是，当像素区尺寸即屏幕尺寸扩大时，20英寸时屏幕的边长为443mm。有可能形成对应于该长度的驱动器IC。但是，必须设计以保证衬底的强度。
和IC芯片相比驱动器IC的外部尺寸的优势是主轴的长度。因此，当使用长轴为15～80mm的驱动器IC时，对应于像素区所需要安装的数量比使用IC芯片所需数量少，因此可以提高制造产率。此外，当在玻璃衬底上形成驱动器IC时，不影响生产率，因为驱动器IC不受限于用作母体的衬底的形状。这与从圆形硅晶片获取IC芯片的情况相比具有大的优势。
在图6A、6B、7A和7B中，其中形成驱动器电路的驱动器IC 1007、1008或1009安装在像素区1002的外部区域。这些驱动器IC 1007～1009是信号线驱动器电路。为了形成对应于RGB全色的像素区，在XGA类中3072条信号线、在UXGA类中4800条信号线是必须的。以这种数量形成的信号线通过在像素区1002的边缘划分每几个不同的块而形成引出线，引出线按照驱动器IC 1007～1009的输出端的间距集中在一起。
设在硅衬底上的IC可用作这些驱动器IC；但是，硅衬底上的IC优选由晶体半导体层形成，并且晶体半导体层优选通过用连续波激光照射形成。因此，连续波固态激光器或气体激光器用作产生激光的振荡器。当使用连续波激光器时几乎没有晶体缺陷，这是由于可以使用具有大晶粒尺寸的多晶半导体层制造晶体管。此外，由于迁移率和响应速率令人满意，因此有可能获得高速驱动，这使得元件的操作频率和传统元件相比有可能进一步提高，从而由于性能几乎没有差异而可以获得高可靠性。此外，晶体管的沟道长度方向和激光的扫描方向可以彼此相一致，从而进一步提高操作频率。这是由于在使用连续波激光器进行激光结晶化的步骤中，当晶体管的沟道长度方向和激光的扫描方向相对于衬底几乎平行时(优选，-30°～30°)，可以获得最大迁移率。注意，沟道长度方向和电流流动方向一致，换言之，与电荷移动方向一致。这样制造的晶体管具有由多晶半导体层构成的有源层，在多晶半导体层中晶粒沿沟道方向延伸，这意味着晶粒界面几乎沿沟道方向形成。
在进行激光结晶化时，优选大幅度变窄激光，激光的束斑优选具有约1～3mm的宽度，这个宽度与驱动器IC的短轴宽度相同。为了确保足够的和有效的能量密度照射到目标，优选被激光照射的区域为线状。但是，此处的线状不是指严格意义上的线状，而是指具有大的长宽比的矩形或椭圆形。例如，它是指长宽比为2或更大(优选10～10000)的长方形或椭圆形。因此，激光的束斑的宽度与驱动器IC的短轴的宽度一致，从而可以提供一种生产率提高的制造显示器件的方法。
在图6A、6B、7A和7B中，示出了一种结构，其中，扫描线驱动器电路与像素部分整体形成，并且驱动器IC作为信号线驱动器电路安装。但是，本发明不限于此，驱动器IC可同时作为扫描线驱动器电路和信号线驱动器电路安装。在这样的情况下，优选在扫描线和信号线上使用的驱动器IC的规格有差别。例如，构成扫描线上的驱动器IC的晶体管要求约30V的耐压；但是，驱动频率为100KHz或更小，且相比较不需要高速操作。因此，优选构成扫描线驱动器的晶体管设定足够长的沟道长度(L)。另一方面，对于信号线驱动器IC的晶体管约12V的耐压足够了；但是，驱动频率在3V为约65MHz，且需要高速操作。因此，优选按照微米规则设定组成驱动器的晶体管的沟道长度。
在像素区1002，信号线和扫描线交叉以形成矩阵，并且晶体管根据每个交叉点布置。在本发明中半非晶TFT用作布置在像素区1002中的晶体管。有可能通过等离子体CVD在300℃或更低温度下形成半非晶半导体层。例如，甚至在使用外部尺寸为550×650mm的非碱性玻璃衬底的情况下，也可以在短时间内形成晶体管形成所必须的膜厚度。这种制造技术的特性是在制造大尺寸屏幕时效率高。此外，通过用SAS构成沟道形成区，半非晶TFT可以获得2～10cm2/V·sec的场效应迁移率。因此，该TFT可以用作像素的开关元件，并且不仅作为像素开关元件，而且也可以用作形成扫描线(栅极线)驱动器电路的元件。结果，可以制造实现系统在板上的显示器件。该实施例可以和上述实施例任意组合。
(实施例4)
作为本发明的实施例，参考图28A～28C和29A～29C描述制造沟道保护型薄膜晶体管的制造方法，以及参考图26A～26E、27A、27B、30A～30C、31A和31B描述利用上述薄膜晶体管制造显示器件的方法。作为衬底600，使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等构成的衬底、石英衬底、硅衬底、金属衬底、不锈钢衬底、具有能耐受该制造步骤中的加工温度的耐热性的塑料衬底等(图28A)。然后，在衬底600上形成导电层601。导电层601通过已知方法如溅射、气相淀积等由耐高温金属材料如Ti(钛)、W(钨)、Cr(铬)、Al(铝)、Ta(钽)、Ni(镍)、Zr(锆)、Hf(铪)、V(钒)、Ir(铱)、Nb(铌)、Pd(钯)、Pt(铂)、Mo(钼)、Co(钴)或Rh(铑)形成。在后面对导电层601进行自然氧化步骤的情况下，形成厚度为0.01～10nm的导电层601。但是，0.01nm的厚度相当薄，有可能不存在那种状态的薄膜。因此，此处的导电层60也包括那些不具有薄膜状态的层。
通过喷射包含导电材料的组合物在导电层601上形成导电层602～604。导电层602～604的形成通过微滴喷射法完成。导电层603和604用作栅电极。导电材料对应于金属如银(Ag)、金(Au)、铜(Cu)、钨(W)、或铝(Al)，或者对应于具有光透射特性的氧化铟锡(ITO)。但是，考虑到比电阻值，优选使用溶解在溶剂中的金、银和铜材料中的任何一种作为从喷射口喷射的组合物。更优选，使用低电阻的银和铜。但是，在使用银和铜时，提供阻挡层薄膜用于杂质测量。溶剂对应于酯类如醋酸丁酯、醇类如异丙醇、有机溶剂如丙酮等。可通过调节溶剂密度和添加表面活化剂来适当调节表面张力和粘度。
在微滴喷射法中使用的喷嘴的直径设定在0.02～100μm(优选30μm或更小)，并且从喷嘴喷射的组合物的量设定在0.001pl～100pl(优选10pl或更少)。有即时型和连续型两种类型的微滴喷射法，两种都可以使用。此外，有利用压电材料的压电转换特性的压电系统，和通过提供在喷嘴的加热器使组合物沸腾并使之喷射的加热系统，两种系统都可以用于微滴喷射法所使用的喷嘴中。待处理的衬底和喷嘴之间的距离优选尽可能接近，以使液滴滴落在所希望的位置处，优选该距离设定在0.1～3mm(优选1mm或更小)。在保持相对距离的同时，喷嘴和待处理衬底其中之一移动，从而形成理想图案。此外，喷射组合物之前，可以对待处理衬底表面进行等离子体处理。因此，当进行等离子体处理时，待处理衬底的表面变成亲水的和疏液的，这一点被利用。例如，去离子水变成亲水的而溶于乙醇的膏剂变成疏水的。
为了使得组合物的溶剂在喷射并接触到待处理衬底表面的时侯挥发，并为了能够取消或缩短后续的干燥和烘烤步骤，优选组合物喷射步骤在低压下进行。组合物喷射后，用激光照射、快速热退火、加热炉等在大气压或低压下进行干燥和烘烤或二者中的任意一个步骤。干燥和烘烤都是热处理的步骤。例如，干燥在100℃下进行3分钟，而烘烤在200～350℃下进行15～120分钟，二者的目的、温度和时间不同。为了很好地进行干燥和烘烤步骤，衬底可以被加热，加热温度设定在100～800℃(优选在200～350℃)，尽管这取决于衬底材料等。通过该步骤，组合物中的溶剂挥发，或分散剂被化学去除，且周围的树脂固化并收缩，由此加速熔融和焊接。但是，优选该步骤在氧气氛下进行，其中，分解或分散金属元素的溶剂容易被去除。
连续波或脉冲气体激光器或固态激光器可以用于激光照射。作为前者的气体激光器，有准分子激光器、YAG激光器等，作为后者的固态激光器有使用例如掺Cr、Nd等的YAG和YVO4晶体激光器。就激光的吸收率而论，优选使用连续波激光器。此外，可使用用脉冲振荡和连续波结合的激光器照射的方法，即所谓的混合激光。快速热退火(RTA)是在惰性气体气氛下利用发射紫外到红外光的红外灯、卤素灯等，在几微秒到几分钟内快速升温和快速加热完成的。实际上，只有薄膜的大部分表面可以被加热，因为这种处理迅速进行，它对下层膜没有影响。即，具有低耐热性的衬底如塑料衬底也不受影响。
其次，当元件和后来形成的布线存在短路的可能时，如果衬底还处于被其上的导电层601覆盖的条件下，则进行以下两个步骤中的一个。一个步骤是通过使不与导电层602～604重叠的导电层601绝缘而形成绝缘层605～607(图28B)。更确切地，不与导电层602～604重叠的导电层601被氧化而绝缘。在如此使导电层601绝缘的情况下，优选形成厚0.01～10nm的导电层601，它通过自然氧化成为绝缘层。注意，可以使用暴露到氧气氛的方法或使用进行热处理的方法作为氧化法。另一个步骤是用导电层602～604作掩模刻蚀并去除导电层601。在使用该步骤时导电层601的厚度没有限制。
在导电层602～604上可以重新形成由耐热金属构成的导电层。因此，它是一种导电层602～604介于阻挡层之间的结构，可以防止杂质入侵。
然后，利用已知方法如等离子体CVD、溅射、辉光放电分解法等形成单层或叠层结构的作为栅极绝缘膜的绝缘层(图2B)。此处，由氮化硅构成的绝缘层608、氧化硅构成的绝缘层609和氮化硅构成的绝缘层610这三层叠加形成栅极绝缘膜。根据上述结构，可以形成厚的栅极绝缘膜，从而获得理想的介电强度，进而构成晶体管的半导体层和栅电极之间的电容可以设定在适当值。这是由于氧化硅膜的介电常数约为3.5，而氮化硅的介电常数约为7.5。为了用低淀积温度的栅极漏电流形成微小的绝缘膜，稀有气体元素如氩气可包含在反应气体中并混合到所形成的绝缘膜中。
接下来，在绝缘层610上形成半导体层611。半导体层611具有介于非晶和晶体结构(包括单晶和多晶)之间的中间结构。非晶半导体层(非晶硅，a-Si)用已知方法如等离子体CVD和溅射形成。另一方面，具有介于非晶和晶体结构之间的中间结构的半导体层是自由能具有稳定第三态的半导体层和具有短程有序和晶格畸变的结晶半导体，它的晶粒尺寸被认为是0.5～20nm，可以通过分散在非单晶半导体层中存在。此外，包含1原子％或更多的氢或卤素作为悬挂键的中和剂。此处，这种半导体层被称为半非晶半导体层(下文中称为SAS)。SAS通过使稀有气体如氦、氩、氪和氖包含其中而进一步促进了晶格畸变，由此增加了稳定性。
可以通过对硅化物气体进行辉光放电分解获得SAS。SiH4是典型的硅化物气体，除此之外可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。这些硅化物气体被包含氢、氢和氦、氩、氪，和氖的稀有气体元素中的一种或多种稀释并与其同时使用，以便容易地形成SAS。优选按照10～1000倍的稀释比稀释硅化物气体。此外，当在Si2H6和GeF4的气体流量比在Si2H6:GeF4＝20～40:0.9的条件下，可以获得包含Si的成分比为80％或更多的薄膜。当然，要形成的薄膜的反应在减压情况下进行，并可以在约0.1Pa～133Pa的压强下进行。形成辉光放电的电源频率设定在1MHz～120MHz，优选13MHz～60MHz。电源频率可以适当设定。优选加热衬底的温度为300℃或更少，推荐衬底的加热温度为100～200℃。此外，碳化物气体如CH4和C2H6以及锗气体如GeH4和GeF4混到硅化物气体中，能带可调节在1.5～2.4eV或0.9～1.1eV。此外，当不有意添加控制价电子的杂质元素时，SAS呈现低的n-型电导率。这归因于包含在SAS中的杂质，并且通常认为氧产生n-型导电性.包含在SAS中的氧也根据成膜时的高频功率密度变化.
用已知的方法如等离子体CVD法在半导体层611上形成绝缘层612。该绝缘层612可以用溅射和辉光放电分解法形成，它要防止空气传播的污染杂质如有机物质、金属或漂浮在空气中的蒸汽的渗透，并且要求它是致密的膜。为了达到致密目的，使用硅作靶，在高频下用其中混入稀有气体元素如氮和氩的溅射气体溅射形成的氮化硅膜中，由于包含稀有气体元素而促进了致密化。此外，在辉光放电分解法中，通过用硅化物气体如氩将硅化物气体稀释100～500倍形成的氮化硅膜也是致密的，甚至当膜在100℃或更低的温度下形成时，也是较为满意的的。此外，如果必要，氮化硅膜可以通过叠加绝缘膜形成。如上面提到的，可以不暴露大气连续形成绝缘层608到绝缘层612。即，每个叠加表面不被大气成分和漂浮在大气中的空气传播污染杂质元素污染而形成，因此，可以减少晶体管性能的差异。
然后，在与用作栅电极的导电层603和604重叠位置处的绝缘层612上选择性喷射组合物形成用作掩模的绝缘层613。树脂材料如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂(melamine resin)或聚氨酯树脂(urethane resin)用于形成绝缘层613的组合物成分。此外，可以使用有机材料如具有透射性的苯并环丁烯、聚对二甲苯基、flare和聚酰亚胺、通过硅氧烷基聚合物等的聚合作用形成的化合物材料、包含可溶性单聚物和可溶性共聚物的合成材料。此外，可以使用包含光敏剂的抗蚀剂材料，例如，可以使用典型的正性抗蚀剂如酚醛清漆树脂和作为光敏剂的萘醌叠氮化物(naphthoquinonedi azide)化合物、典型的负性树脂如被溶解或分散的基础树脂、联苯硅烷二醇和酸产生剂等。在使用这些材料中的任何一种时，通过调节溶剂的密度和添加表面活化剂适当调节表面张力和粘度。
然后，用绝缘层613做掩模，通过刻蚀绝缘层612形成用作沟道保护层的绝缘层614(图29A)。随后，在去除用作掩模的绝缘层613后，在半导体层611和绝缘层614上形成具有一种导电型的半导体层615。该具有一种导电型的半导体层615通过使用硅烷气体和磷化氢气体形成，或通过在用CVD法形成半导体层后掺杂形成。然后，在与用作栅电极的导电层614重叠位置处的绝缘层615上选择性喷射组合物形成用作掩模的绝缘层616。
然后，用绝缘层616做掩模，通过同时刻蚀半导体层611和具有一种导电型的半导体层615形成具有一种导电型的半导体层617和半导体层618。随后，在去除用作掩模的绝缘层616后，通过选择性喷射包含导电材料的组合物形成作为源极布线和漏极布线的导电层619和620。
然后，用导电层619和620做掩模，通过刻蚀半导体层618形成半导体层621和622(图29C)。随后，通过选择性喷射包含导电材料的组合物形成对应于像素电极的导电层623，以和导电层620电连接。在图29C中，导电层623由光透射材料形成，并且表示出制造透射液晶显示器件的实例，但是本发明不限于此。可以通过使用具有高反射率的导电层制造反射液晶显示器件。
接下来，用已知的方法如印刷或旋涂形成用作定位膜的绝缘层624以覆盖导电层623(图30A)。如果使用丝网印刷，如图所示可以选择性形成绝缘层624。随后，形成密封剂625(图30B)。之后，衬底628通过密封剂625连接到衬底600，然后注入液晶，其中，衬底628上设有用作定位膜的绝缘层626和用作对立电极的导电层627(图30C)。作为叠加液晶的方法，可以使用分散器系统(液滴系统)。此处，参考图26A～26E描述采用分散器系统的情形，即液晶滴落工艺。当在衬底8001上完成如TFT的元件时，形成用作密封剂的闭合环8002(图26A)。然后，液晶8003通过分散器滴落在闭合环8002中(图26B)。随后，衬底8001和衬底8004在真空中彼此连接(图26C)。之后，当进行UV固化时，在衬底8001和衬底8004之间注入液晶8005(图26D)，然后分开各个面板(图26E)。
填充剂可以混合到密封剂625，并且可以在衬底628上形成滤色器、用于防止旋转位移屏蔽膜(黑色基质)。此外，虽然未表示出，偏振片分别连接到每个衬底600和628。此外，虽然上面未提及，在必要时候对定位膜进行适当必要的处理如摩擦处理或对衬垫进行分散处理。
然后，通过在大气压或临近大气压下利用氧气进行灰化处理来去除区域630中的绝缘层608～610(图27A)。利用氧气，以及包含在氢、CF4、NF3、H2O和CHF3中的一种或多种进行该处理。在该步骤中，用对立电极密封后进行灰化处理，以防止由于静电干扰造成的损伤或破坏；但是，当几乎没有静电效应时，可以在任何时候进行灰化处理。随后，提供各向异性导电膜，从而使导电层602和接线端631电连接。接线端631传输来自外部的信号和电位。通过上述步骤，完成了包含沟道保护型开关晶体管632和电容器元件633的显示器件。此时的俯视图如图21所示，沿图21的A-A’线截取的横截面视图对应于图27A所示的横截面视图。
在上面的步骤中，在绝缘层610和导电层620上直接形成连接到作为源极或漏极布线的导电层620的导电层623。但是，蚀刻具有一种导电型的半导体层618后，可以形成用作保护膜的绝缘层640(图31A)。在此情况下，有必要在绝缘层640中形成开口641，并通过开口641将导电层620和后来形成的像素电极电连接。在形成开口641时，可以同时形成后面连接接线端所必须的开口642。用于形成开口641和642的方法不特别限定，它可以通过微滴喷射法、光刻等完成。在使用微滴喷射法的情况下，可以通过从喷嘴喷射湿腐蚀剂形成开口。或者，可以通过用微滴喷射法只形成用作掩模的绝缘层并使用该掩模形成开口。然后，通过选择性喷射包含导电材料的组合物形成用作像素电极的导电层643以填充开口641。随后，形成用作定位膜的绝缘层644(图31B)。之后，如同图30B和30C所示步骤，当通过形成密封剂和连接对立电极注入液晶时，完成具有显示功能的显示器件(图27B)。通过上述步骤，结构不同于图27A的包含沟道保护型开关TFT和电容器元件633的显示器件完成。在这些步骤中，不使用抗蚀剂掩模，因此，省去诸如使用抗蚀剂、烘烤抗蚀剂、曝光、显影、显影后烘干或剥离抗蚀剂的步骤。从而由于步骤的简化而节省制造时间并减少制造成本。
(实施例5)
作为本发明的实施例，参考图17A～17C、18A～18C和19A和19B描述制造沟道保护型薄膜晶体管的方法。此外，参考图16、19C和20描述利用上述薄膜晶体管制造显示器件的方法。
在如玻璃衬底或石英衬底的衬底650上形成导电层651(图17A)。通过已知方法如溅射、气相淀积等形成由耐热金属如Ti或W构成的导电层651。通过喷射包含导电材料的组合物在导电层651上形成用作栅电极或连接布线的导电层652～655。
如果衬底650被导电层651覆盖，元件和后形成的布线之间有可能短路时，进行下列两个步骤之一。一个步骤是通过使不与导电层652～655重叠的导电层651绝缘形成绝缘层656～659(图17B)。在由此使导电层651绝缘的情况下，优选形成厚0.01～10nm的导电层651，这使得通过自然氧化形成绝缘层。另一个步骤是用导电层652～654作掩模蚀刻和去除导电层651。
然后，利用已知方法如等离子体CVD、溅射或辉光放电分解法形成单层或叠层结构的用作栅极绝缘膜的绝缘层(图17C)。此处，由含有氮化硅的绝缘层660、含有氧化硅的绝缘层661和含有氮化硅的绝缘层662三层的叠层对应于栅极绝缘膜。然后，在绝缘层662上形成半导体层663。半导体层663具有介于非晶和晶体结构(包括单晶和多晶)之间的中间结构。
然后，用已知方法如等离子体CVD等在半导体层663上形成绝缘层664。如上所述，可以不暴露大气连续形成绝缘层660到绝缘层664。即，层之间的每个界面可以不被大气组分和漂浮在大气中的污染杂质元素污染而形成，因而晶体管特性的差异可以减小。然后，通过选择性喷射组合物，在绝缘层664上的与用作栅电极的导电层653和655重叠的位置形成用作掩模的绝缘层665和666。
然后，用绝缘层665和666做为掩模，通过刻蚀绝缘层664形成用作沟道保护层的绝缘层667和668(图18A)。去除绝缘层665和666后，在半导体层663和绝缘层667和668上形成具有一种导电型的半导体层669。然后，通过选择性喷射组合物，在半导体层669上的与用作沟道保护层的绝缘层667和668重叠的位置形成用作掩模的绝缘层670和671。
接下来，用绝缘层670和671做为掩模，通过同时刻蚀半导体层663和具有一种导电型的半导体层669形成半导体层672、673和具有一种导电型半导体层674和675(图18B)。随后，通过在大约大气压下刻蚀绝缘层660～662形成开口676，从而暴露导电层654(图18C)。相应地，通过利用源气体如NF3、CFx(碳氟化合物)、SF6或Cox，和氢和氧之一与稀有气体形成的混合气体产生等离子体进行刻蚀处理。
然后，通过选择性喷射包含导电材料的组合物，在具有一种导电型的半导体层674和675上形成用作源极布线和漏极布线的导电层677～680(图19A)。形成导电层678以填充开口676，由此和用作连接布线的导电层654电连接。随后，用导电层677～680做为掩模，通过刻蚀半导体层674、675形成半导体层681～684(图19B)。
通过选择性喷射包含导电材料的组合物，形成作为像素电极的导电层685(图19C)。然后，用旋涂法、浸渍法等在整个表面上形成绝缘层686后，用已知方法如光刻、微滴喷射法等形成开口687和688。绝缘层686用作堤，它利用含硅的材料、有机材料如丙烯酸树脂或复合材料如硅氧烷聚合物形成。但是，当光敏材料如丙烯酸树脂、聚酰亚胺和非光敏材料用于形成绝缘层686时，绝缘层686的一个侧面具有连续变化的曲率半径，因此可以不间断地形成绝缘层686上的层。当使用有机材料时，形成单层或叠层结构的金属膜如Ti、氮化物膜如TiN和硅化物膜如TiSix或MoSix作为阻挡层膜，以防止脱气等。该阻挡层膜使粘附力增加，并且在阻挡层膜上设置的导电层685嵌入其中，而且可以减小接触电阻和增加其稳定性。此外，可以通过从喷嘴喷射湿腐蚀剂形成开口。注意，可以增加用溶剂如水适当清洗的步骤以控制开口的长宽比。当然，在该清洗步骤中，通过使用微滴喷射法，从喷嘴喷射的液滴用水替代或者充满溶液的喷头被取代。因此，可以用一个设备进行连续处理，这就处理时间而论是有利的。可以使用光刻形成开口，但是，微滴喷射法至少可以用于形成用作掩模的绝缘层。因此，与旋涂法相比，材料的使用率显著提高。当用上述任何一种方法形成开口687和688时，导电层652和685处于暴露状态。
形成电致发光层689以和导电层685电连接，并且在电致发光层689上形成用作对立电极的导电层690(图16)。导电层685、电致发光层689和导电层690对应于发光元件。在形成发光元件时，可以通过改变从喷嘴喷射的组合物或通过更换充满组合物的喷头连续形成电致发光层689和多层其它薄膜。因此，提高了产量，有利于提高生产率。
随后，形成密封剂691以密封衬底692和650。随后，提供各向异性导电膜，从而使导电层652和接线端693电连接。接线端693传输来自外部的信号和电源电势。
通过上述步骤，完成包含沟道保护型开关TFT 694、驱动TFT 695和电容器元件696的显示器件。此时的俯视图如图20所示。此外，沿图20中的A-A’线和A-A”线截取的横截面视图如图16所示。
在上述结构中，导电层685指阴极，导电层690指阳极，通过上述步骤，完成阴极/电致发光层/阳极的反向叠层元件。在此情况下，从发光元件发射的光被发射到衬底692的一侧。因此，完成了顶部发射显示器件。可以在导电层690上提供屏蔽或反射器，从而可以使光发射到衬底650的一侧。此外，用作阴极的导电层和用作阳极的导电层都由透光材料形成或层厚度薄到足以透射光，从而产生双重发射。
此外，对应于阴极的导电层优选使用低功函数的材料，例如Ca、Al、CaF、MgAg或AlLi。电致发光层可以采用单层型、叠层型或层间没有界面的混合型中的任何一种。可以使用的材料有：单态材料、三态材料或其结合；包含低分子材料的有机材料、高分子材料和中分子的材料；以氧化钼为代表的电子注入优良的无机材料；或有机材料和无机材料的复合材料。优选用透光的透明导电材料形成对应于阳极的导电层，或以薄得足以透射光的厚度形成该层，例如使用除ITO和ITOS外的透明导电材料，其中氧化锌(ZnO)和氧化铟混合。在形成按照阴极/电致发光层/阳极的顺序形成的元件，即形成通常的叠层元件时，优选在形成阳极前，在氧气氛中进行等离子体处理或在真空中进行加热处理，从而减小驱动电压并且增加使用寿命。此外，当处于底部发射时，其中从发光元件发射的光透射到衬底650一侧，用作像素电极的导电层685必须是透光的。在此情况下，包含氧化硅的ITSO和ITO用于导电层685，并且可以在下层中形成由氮化硅构成的绝缘层662。因此，由于导电层685的折射率和绝缘层662的相近，所以从发光元件发射的光的光提取效率提高。
与透光导电层接触的绝缘层优选由包含硅(Si)和氮(N)的层形成，具体地是由含氮10原子％或更多，优选含25原子％或更多的层，更具体地是由氮化硅(SiN)膜形成。此外，优选形成包含氮和氧(O)的层，包含的氮多于氧，特别优选形成氧氮化硅膜(SiNO)。然后，通过叠加上述结构的两种薄膜形成与透光导电层接触的绝缘层。采用上述结构，可以提高电流效率，通过提高亮度甚至在相同电流值下可以获得亮显示。在此步骤中，不使用抗蚀剂掩模，通过使用微滴喷射法这是可以实现的。因此，由于简化了步骤，可以节省制造时间并降低制造成本。该实施例可以和上述实施例任意组合。
(实施例6)
作为本发明的实施例，参考图22A～22C描述制造沟道刻蚀型薄膜晶体管的方法。此外，参考图23描述利用上述薄膜晶体管制造显示器件的方法。
形成用作栅电极的导电层602～604、用作栅极绝缘膜的绝缘层608～610以及用作有源层的半导体层611的步骤同实施例4中结合图28A～28C所作的描述，此处省略对其的描述。
在半导体层611上形成具有一种导电型的半导体层701(图22A)。然后，通过选择性喷射组合物，在半导体层701上组合物与用作栅电极的导电层603重叠的位置处形成用作掩模的绝缘层702。随后，用绝缘层702做掩模，通过同时刻蚀半导体层611和具有一种导电型的半导体层701形成半导体层703和具有一种导电型的半导体层704(图22B)。之后，在半导体层704上，通过选择性喷射包含导电材料的组合物形成导电层705和706。然后用导电层705和706做掩模，通过刻蚀具有一种导电型的半导体层704形成半导体层707、708。此时，半导体层703也被少量刻蚀，并且形成半导体层709。随后，通过选择性喷射包含导电材料的组合物形成用作像素电极的导电层710，以电连接到用作源极或漏极布线的导电层706(图22C)。
然后，形成用作定位膜的绝缘层711(图23)。随后，形成密封剂712，利用密封剂712将衬底600与配备对立电极716和定位膜713的衬底715接合。之后，在衬底600和衬底715之间注入液晶716。然后，当刻蚀连接接线端717的区域并使之在大气压下或在接近大气压下暴露时；接线端717被连接；由此完成具有显示功能的显示器件。
[实例]
在该实例中，参考图8A～8E，描述安装驱动器IC的方法。驱动器IC可以使用各向异性导电材料连接、通过布线接合等安装。参考图8A～8E说明安装方法的实例。
以使用各向异性导电材料安装在第一衬底201上的驱动器IC 208为例做说明。在第一衬底201上形成像素区202、引线布线206和连接布线及输入-输出端207。第二衬底203通过密封剂204连接到第一衬底201上，并且其间夹有液晶层205。
FPC 212通过各向异性导电材料连接到连接布线及输入-输出端207的一侧。各向异性导电材料包含树脂215和表面镀Au等的导电颗粒214，颗粒直径为几十至几百μm。通过导电颗粒214，连接布线及输入-输出端207被电连接到形成于FPC 212中的布线213。驱动器IC208也通过各向异性导电材料连接到第一衬底201。利用包含在树脂211中的导电颗粒210，配备在驱动器IC 208中的输入-输出端209电连接到引线布线206或连接布线及输入-输出端207。
参考图8C，进一步说明用这种方式获得的驱动器IC 208的安装方法。驱动器IC 224包括输入-输出端225，在输入-输出端225的周围形成保护性绝缘层226。在第一衬底220上形成导电层221、第二导电层223和绝缘层222。此处，引线布线或连接布线由第一导电层221和第二导电层223形成。
这些在第一衬底220上形成的导电层221和223以及绝缘层222可以和形成像素区的像素TFT在相同的步骤中形成。例如，在像素TFT以反向交错TFT形成的情况下，第一导电层221在形成栅电极的个层中形成，并由诸如Ta、Cr、Ti或Al的材料形成。一般，在栅电极上形成栅极绝缘层，在与此相同的层中形成绝缘层222。叠加在第一导电层221上的第二导电层223用和像素电极相同的透明导电材料形成，这使得第二导电层223很好地连接到导电颗粒227。优化包含在树脂228中的导电颗粒227的尺寸和密度，从而使驱动器IC 224电连接到第一衬底220。
图8D中描述使用树脂的收缩力的COG系统的实例。在驱动器IC侧用材料如Ta和Ti形成阻挡层229，并且在其上通过无电敷镀形成厚约20μm的由金形成的突起230。然后，在驱动器IC 224和第一衬底220之间放置可光固化绝缘树脂231，并且利用光固化引起的树脂的收缩力使电极彼此压在一起，由此制作电连接。
此外，如图8E所示，可以通过在FPC 212上放入布线213并在其和驱动器IC 208间放入导电颗粒214来提供驱动器IC 208。该结构尤其适用于电子装置如外壳尺寸受限的便携式信息终端。
如图8B所示，驱动器IC 208用粘接剂216固定到第一衬底201上，驱动器IC 208的输入-输出端通过Au布线217连接到引线布线或连接布线。然后，在此用密封树脂218密封。驱动器IC 208的安装方法没有限制，已知的方法如COG、布线接合或TAB也可以使用。
驱动器IC 208形成和包含对立电极的第二衬底203相同的厚度。因此，它们可以具有几乎相同的高度，这使得整体地形成薄液晶显示器件。此外，各衬底由一种材料形成，因此即使当显示器件中的温度改变时也不会产生热应力，因此不损害由TFT构成的电路的特性。此外，如本实施例中所示，驱动器电路安装了比IC芯片长的驱动器IC，从而可以减少要安装在像素区的驱动器IC的数量。该实例可以和上述实施例任意组合。
[实例2]
在该实例中，简单描述本发明的显示器件的结构。如上面提到的，驱动器IC用作液晶显示器件或EL显示器件的驱动器电路。图9A和9B是这种显示器件的结构图。像素区1601由多个扫描线和数据线形成，它既可以是其中提供TFT的有源矩阵型，也可以采用无源矩阵型。在像素区1601的周围，布置对应于驱动器IC的扫描线驱动器电路1602和数据线驱动器电路1603。
从外部输入的时钟信号、启动脉冲信号1607和视频信号1608被输入到控制电路1605，用于转化成驱动器IC的输入规范，并被转化成各定时规范(timing specification)。电源1609和由运算放大器构成的电源电路1606在外部提供。为了有效减小显示器件的尺寸，优选控制电路1605和电源电路1606也使用TAB安装。
控制电路1605向各扫描线和数据线输出信号。此时，数字输出信号在信号驱动器电路1604中被分解成m个信号输入到数据线。分解数量m是2或更大的自然数，实际上，分解成2～16个是合适的。
扫描线中的驱动器IC的电路结构不同于数据线中的。图9B表示这种结构的一个实例。扫描线驱动器IC 121包含移位寄存器电路123、电平移位电路124和缓冲电路125。另一方面，数据线驱动器IC 122包含移位寄存器电路126、锁存电路127、电平移位电路128和D/A转换器电路129。它表示在图12A和12B中，其中信号线和扫描线上都使用驱动器IC；但是，本发明不限于上面提到的。如同像素区1601一样，扫描线驱动器电路也可以在一衬底上构造。该实例可以和上述实施例和实例任意组合。
(实例3)
在该实例中，参考图10A和10B描述微滴喷射法的结构。首先，参考图10A简单描述微滴喷射设备。微滴喷射装置其配有其中多个喷嘴沿单轴方向布置(未示出)的喷头，控制器和控制微滴喷射装置的CPU(未表示出)，使衬底501固定并在XYθ方向移动该衬底的平台503等，这些都是该设备必不可少的组成部分。其中提供了微滴喷射装置的固定装置(框架)具有一种结构，在该结构中固定了如图10B中所示的微滴喷射装置。平台503具有通过真空卡盘法等固定衬底501的功能。然后，利用微滴喷射装置，通过从每个喷嘴的喷射口向衬底501的方向喷射组合物而在衬底501上形成图案。
通过控制器由CPU控制平台503和微滴喷射装置。成像装置如CCD照相机(未表示出)也由CPU控制。成像装置探测标记符的位置并将被探测到的信息提供给CPU。在形成图案时，微滴喷射装置可以移动，而且当微滴喷射装置固定时平台503可以移动。注意，当微滴喷射装置移动时，必须考虑滴落组合物的加速、设在微滴喷射装置上的喷嘴和待处理衬底之间的距离，以及周围环境。
除此之外，未表示出，为了提高被喷射组合物在所希望的位置的滴落精度，作为附件，可以提供用于上下移动微滴喷射装置的系统及其控制装置等。因此，根据被喷射组合物的性质，可以改变喷头和衬底501之间的距离。此外，可以提供净化单元，由此净化工作区的空气并减少粉尘。如果必要可以提供测量温度、压力等物理特性的装置，如衬底加热装置，它可以通过在底盘之外提供的控制装置共同控制。此外，当控制装置通过LAN电缆、无线LAN、光纤等连接到生产控制系统时，可以从外部控制各步骤，这使得生产率提高。为了加快被喷射组合物的干燥或为了去除组合物中的溶剂组分，可以通过抽真空在低压下进行微滴喷射。
在图10B中，参考数字504表示压电元件，固定装置(框架)505和506用于固定到图10A中所示的固定装置(框架)502。参考数字507表示喷射口。在图10B中，示出了利用压电元件的所谓的压电系统；但是，根据一些溶剂材料，可以使用利用加热所产生的气泡排出溶液的系统。在此情况下，用加热元件替代压电元件。此外，溶液对液体室通道、预液(pre-liquid)室、流体阻力部分、压缩室和溶液喷射口的润湿性是很重要的。因此，可在流体通道中形成碳膜、树脂膜等用于调节对材料的润湿性。此外，在固定装置(框架)505和506中提供配线和供料管道等。当图10B所示的微滴喷射装置连接到图10A中所示的设备时，配线被连接到驱动电路用于控制压电元件，并且供料管道被连接到充满组合物的料箱。该实例可以和上述实施例和实例任意组合。
[实际例4]
其中用半非晶半导体层做沟道区的TFT被认为是本发明的必不可少的组成部分，并且在每个像素中提供该TFT。当这种TFT包括在每个像素中时，在同样的衬底上形成的驱动器电路也优选由用半非晶半导体层做沟道区的TFT形成。但是，包含半非晶半导体层的TFT只能形成n-型TFT。在该实例中，描述移位寄存器只由n-型TFT形成的例子。
在图11A中，参考数字400表示的方块对应于一步输出取样脉冲的脉冲输出电路，而且移位寄存器包含n个脉冲输出电路。图11B表示脉冲输出电路400的具体结构，它包括n-型TFT401～406和电容器元件407。通过采用自举电路(bootstrap)法，这种脉冲输出电路有可能只只用n-型TFT构成。具体操作在日本专利特开平第2002-335153中描述。
在该实例中显示了只用n-型TFT构成脉冲输出电路的例子。但是，本发明不限于此。该实例可以和上述实施例和实例任意组合。
[实例5]
在本发明中，参考图15A～15F描述其中的半非晶半导体层被假定为沟道区的TFT和包含多个具有该TFT的像素的显示器件，以及像素的结构。
在图15A中所示的像素中，信号线310和电源线311～313排成列，而扫描线314排成行。像素也包括开关TFT 301、驱动器TFT 303、电流控制晶体管304、电容器元件302和发光元件305。
图15C中所示的像素具有和图15A中所示的相同的结构，除了驱动器TFT 303的栅电极被连接到按行排列的电源线313。图15A和15C中的像素都表示出相同的等效电路示意图。但是，在电源线312按列排列(图15A)的情况和电源线312按行排列(图15C)的情况之间，每个电源线由不同层中的导体形成。为了表明图15A和15C之间用于形成连接到驱动器TFT 303的栅电极的布线的层不同，两个像素在图15A和15C中分别表示出。
在图15A和15C两幅图中，驱动器TFT 303和电流控制晶体管304在像素中串联，并且驱动器TFT 303的沟道长度L3/沟道宽度W3和电流控制晶体管的沟道长度L4/沟道宽度W4之间的比值设定为L3/W3：L4/W4＝5～6000:1。例如，L3、W3、L4和W4分别为500μm、3μm、3μm和100μm。
驱动器TFT 303在饱和区工作，并控制发光元件305中流动的电流量；而电流控制晶体管304在线性区工作并控制供给发光元件505的电流。考虑到制造步骤，优选TFT 303和304具有相同的导电性。对于驱动器TFT 303，可以用耗尽型TFT代替增强型TFT。根据具有上述结构的本发明，，由于驱动器TFT 303在线性区工作，电流控制晶体管304的VGS的轻微变动不影响发光元件305中流动的电流量。即，发光元件305中流动的电流量由在饱和区工作的驱动器TFT 303决定。因此，可以提供一种显示器件，其中，通过改善由于TFT特性差异导致的发光元件亮度的差异提高图象质量。
图15A～15D中的开关TFT 301控制输入到像素的视频信号。当开关TFT 301导通且视频信号输入到像素时，视频信号保留在电容器元件302中。虽然图15A～15D中象素包含电容器元件302，但本发明不限于此。当栅极电容等可以用作保留视频信号的电容器时，不必提供电容器元件302。
发光元件305具有一种结构，其中，电致发光层介于一对电极之间。像素电极和对立电极(阳极和阴极)之间有电势差从而施加了正向偏压。电致发光层至少由一种选自各种有机材料、无机材料等的材料形成。电致发光层的发光包括单态激发态返回到基态所产生的发光(荧光)和从三态激发态返回到基态所产生的发光(磷光)。
图15B中所示的像素具有和图15A所示的相同的结构，除了增加TFT 306和扫描线315外。类似地，图15D中所示的像素具有和图13C所示的相同的结构，除了增加TFT 306和扫描线315外。
通过增加的扫描线315控制TFT 306的导通/截止。当TFT 306导通时，保留在电容器元件302中的电荷放电，由此使TFT 306截止。即，通过提供TFT 306可以强制停止发光元件305的电流供应。因此，通过采用图13B和13D的结构在信号写入所有像素之前，发光周期可以与写入周期同时启动或在写入周期启动后立即启动，从而可以提高占空比。
在图15E所示的像素中，信号线350和电源线351及352按列排列。而扫描线353按行排列。像素还包括开关TFT 341、驱动器TFT 343、电容器元件342和发光元件344。图15F中所示的象素具有和图15E所示的相同的结构，除了增加TFT 345和扫描线354外。应该注意，通过提供TFT 345，图15F的结构也使占空比提高。该实例可以与前面的实施例和实例任意组合。
[实例6]
在本实例中，参考图12A和12B描述对应于本发明的显示器件模式的面板的外观。图12A表示面板的俯视图，其中，在衬底4001上形成的半非晶晶体管4010和液晶元件4011a用密封剂4005密封第二衬底4006之间，而图12B对应于图12A中的A-A’横截面视图。
使用密封剂4005包围第一衬底4001上的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004上设有第二衬底4006。因此，像素部分4002和扫描线驱动器电路4004通过第一衬底4001、密封剂4005和第二衬底4006用液晶4007a密封。在第一衬底4001上被密封剂4005包围区域之外的区域中，在单独提供的衬底上安装由多晶半导体层形成的信号线驱动器电路4003。
在本实例中描述将用多晶半导体层形成的晶体管组成的信号线驱动器电路连接到第一衬底4001的例子；但是，可以形成和连接用单晶半导体层形成的晶体管组成的信号线驱动器电路。图12A和12B示出了信号线驱动器电路4003中的多晶半导体层形成的晶体管4009。此外，表示出将单独形成的信号线驱动器电路4003安装到第一衬底4001的例子；但是，该实例不限于此。扫描线驱动器电路可以单独形成并安装，或只有一部分信号线驱动器电路或一部分扫描线驱动器电路可以单独形成并安装。
在第一衬底4001上提供的像素部分4002和扫描线驱动器电路4004中有多个晶体管，包含在像素部分4002中的晶体管4010，如图12B中所示。晶体管4010对应于使用半非晶半导体层的晶体管。此外，包含在液晶元件4011a中的像素电极4030通过布线4040和布线4041与晶体管4010连接。在第二衬底4006上形成液晶元件4011a的对立电极4031。像素电极4030、对立电极4031和液晶4007a彼此重叠的区域对应于液晶元件4011a。参考数字4035表示球形衬垫，该球形衬垫用于控制像素电极4030和对立电极4031之间的距离(单元间隙)。作为替代可以使用通过使绝缘膜图形化而获得的间隙。此外，供给单独形成的信号线驱动器电路4003、扫描线驱动器电路4004或像素部分4002的每个信号和电势通过引线4014和4015从接线端4016供给，这在图12B中横截面视图中没有表示出。
在该实例中，接线端4016用和液晶元件4011a中的像素电极4030相同的导电材料形成。此外，引线布线4014用和布线4041相同的导电材料形成。引线布线4015用和布线4040相同的导电材料形成。接线端4016和FPC 4018的接线端通过各向异性导电膜4019电连接。
虽然未表示出，该实例中所示的液晶显示器件可以包括定位膜、偏振片、滤色器或屏蔽膜。该实例可以和上述实施例和实例任意组合。
[实例7]
在本实例中，参考图13描述对应于本发明的显示器件模式的面板的外观。图12A和12B表示面板的顶视图，其中，第一衬底上形成的半非晶晶体管和液晶元件与第二衬底之间用密封剂密封，而图13对应于图12A中的A-A’横截面视图。
在第一衬底4001上的像素部分4002和扫描线驱动器电路中有多个晶体管。包含在像素部分4002中的晶体管4010如图13所示。晶体管4010对应于使用半非晶半导体层的晶体管。
发光元件4011b的像素电极通过布线4017与晶体管4010的漏极电连接。然后，发光元件4011b的对立电极和透明导电膜4012电连接。关于发光元件4011b的结构，可以根据从发光元件4011b发射的光的方向、晶体管4010的导电类型等适当改变发光元件4011b的结构
此外，供给单独形成的信号线驱动器电路4003、扫描线驱动器电路4004或像素部分4002的每个信号和电势通过引线布线4014和4015从接线端4016供给，这在图13的横截面视图中没有表示出。
在该实例中，接线端4016用和发光元件4011b中的像素电极相同的导电材料形成。此外，引线4014用和布线4017相同的导电材料形成。引线布线4015用和晶体管4010的栅电极相同的导电材料形成。接线端4016通过各向异性导电膜4019和FPC4018的接线端电连接。
作为填充剂4007b，除惰性气体如氮或氩外，可以使用紫外线固化树脂或热固化树脂，例如PVC(聚氯乙烯)、丙烯酸树脂、聚亚酰胺、环氧树脂、硅树脂、PVB(聚苯乙烯)或EVA(乙烯-醋酸乙烯共聚物)。氮在该实例中用作填充剂。
为了将填充剂4007b暴露到吸湿材料(优选氧化钡)或暴露到能吸收氧的材料，在第二衬底4006提供凹槽，并且在凹槽中提供吸湿材料或能吸收氧的材料。第二衬底4006具有一种结构，其中，在使第二衬底4006成为细网状的时候，空气或湿气渗透而吸湿材料或能吸收氧的材料不渗透。可以通过提供吸湿材料或能吸收氧的材料来抑制发光元件4011b的退化。本实例可以与上述实施例和实例任意结合。
[实例8]
本发明的电子器件包括摄影机、数码相机、护目镜型显示器(头戴显示器)、导航系统、音频再现装置(汽车音响、音频部件等)、膝上型电脑、游戏机、便携式信息终端(移动计算机、蜂窝电话等)、用于图象再现装置的能够再现记录媒介并能显示图象的装置、电视设备(指仅作为电视或电视接收器)等。不需要提供结晶化步骤，因此，相比较而言可以容易地制造大尺寸面板。这些电子装置的具体的例子如图14A～14C所示。
图14A表示显示器件，它包括机壳2001、显示部分2003等。图14B表示膝上型电脑，它包括机壳2202、显示部分2203等。图14C表示便携式图象再现装置，它包括主体2401、机壳2402、显示部分A2403、显示部分B 2404等。显示部分A 2403主要显示图象信息，而显示部分B2404主要显示文本信息。
本发明可以应用到显示部分2003、2203、2403和2404。此外，本发明不限于上述电子装置，其应用范围相当广泛，可以应用到各个领域的电子器件。该实例可以和上述实施例和实例任意组合。
[实例9]
参考图24描述实施本发明的显示器件的结构。图24是示意性描述显示器件的顶部结构的顶视图，在衬底6110上提供像素部分(显示部分)6102、保护电路6103和6104，它们通过引线布线与信号线驱动器IC 6107和扫描线驱动器IC 6108连接。当用半非晶半导体层或微晶半导体层作为构成像素部分6102的元件时，如图所示，驱动器IC6107和6108通过已知方法如COG或TAB安装，这些驱动器IC可以用于驱动器电路。当微晶半导体层被用作构成像素部分6102的元件时，扫描线驱动器电路可以由微晶半导体层构成，并且可以在扫描线上安装驱动器IC 6107。作为上述结构之外的另外一种结构，在同一衬底上部分形成扫描线驱动器电路和信号线驱动器电路，并且可以使用驱动器IC代替它们。即，安装驱动器IC时有各种结构，本发明采用其中任何一种结构。可以用微滴喷射法形成连接像素部分6102和驱动器IC 6107和6108的布线(未表示出)。
然后，描述在本发明的显示器件中提供的保护电路的实例。保护电路由一个或多个选自TFT、二极管、电阻器元件和电容器元件的元件构成，在下文中描述一些保护电路的结构和操作。首先，参考图25A～25E描述保护电路的的等效电路图，该保护电路的一个输入端介于外部电路和内部电路之间。图25A所示的保护电路包含p-型TFT 7220、p-型TFT 7230、电容器元件7210、电容器元件7240和电阻器元件7250。电阻器元件7250是带有两个终端的电阻，一端具有输入电压Vin(下文中称为Vin)，而另一端具有低端电压VSS(下文中称为VSS)。当输入端没有Vin时，提供电阻器元件7250以将布线电势设定在VSS，并且该电阻设定值高于布线的布线电阻。
当Vin高于高端电压VDD(下文中称为VDD)时，根据栅极和源极之间的电压，p-型TFT7220导通且p-型TFT7230截止。于是，通过p-型TFT 7220将VDD供给布线。因此，甚至当由于噪音等的缘故Vin超过VDD时，供给布线的电压也不超过VDD。另一方面，当Vin低于VSS时，根据栅极和源极之间的电压，p-型TFT7220截止且p-型TFT7230导通。于是VSS供给布线。因此，甚至当由于噪音等的缘故Vin低于VDD时，供给布线的电压也不超过VDD。此外，一定程度上可以减少由输入端电压导致的突然变化。
在具有上述结构的保护电路的配置中，布线电压保持在VSS和VDD之间，避免施加不在此范围内的过低或过高电压。此外，为输入信号的输入终端提供保护电路，从而当不输入信号时，所有被提供信号的布线的电压可以保持在一个恒定(此处指VSS)电压值。因此，可以防止由于布线之间的电压差所导致的静电放电损伤。此外，当输入信号时，由于电阻器元件7250的电阻足够高，因此供给布线的信号不被引到VSS。
图25B中所示的保护电路是等效电路图，其中，p-型TFT 7220和p-型TFT 7230被具有整流作用的二极管7260和7270代替。图25C中所示的保护电路是等效电路图，其中，p-型TFT 7220和p-型TFT7230被TFT 7350、TFT 7360、TFT 7370和TFT 7380代替。作为上述结构之外的另外一种结构，图25D中所示的保护电路包含电阻器元件7280、电阻器元件7290和n-型TFT 7300。图25E所示的保护电路包含电阻器元件7280、7290，以及p-型TFT 7310和n-型TFT 7320。在图25D和25E的两种结构中，布线等被连接到终端7330。当该布线等的电势突然变化时，n-型TF T7300或p-型TFT 7310和n-型TFT 7320导通，从而电流在从终端7330到7340的方向上流动。因此，缓解了连接到终端7330的电势的突然改变，从而防止元件的损坏或破坏。包含上述保护电路的元件优选用充分耐压的非晶半导体层形成。该实例可以和上述实施例和实例任意组合。

Claims (36)

1.一种用于制造半导体器件的方法，包括：
用微滴喷射法在具有绝缘表面的衬底上形成栅电极；
在栅电极上层叠栅极绝缘层、第一半导体层和包含一种导电型杂质的第二半导体层；
用微滴喷射法在和栅电极重叠的位置形成用作掩模的第一导电层；
利用第一导电层刻蚀第一半导体层和包含一种导电型杂质的第二半导体层；
用微滴喷射法在第一导电层上形成用作源极布线和漏极布线的第二导电层；以及
用第二导电层做掩模刻蚀第一导电层和包含一种导电型杂质的第二半导体层。
2.根据权利要求1的制造半导体器件的方法，其中，通过微滴喷射法使用包含银、金或铜的材料形成栅电极。
3.根据权利要求1的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠氮化硅膜和氧化硅膜形成。
4.根据权利要求1的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠第一氮化硅膜、氧化硅膜和第二氮化硅层形成。
5.根据权利要求1的制造半导体器件的方法，其中，通过等离子体CVD，使用被稀有气体元素稀释的硅化物气体形成第一半导体层。
6.根据权利要求1的制造半导体器件的方法，其中，通过等离子体CVD，使用在硅化物气体中混入碳化物气体和锗化物气体其中之一或二者的气体形成第一半导体层。
7.根据权利要求1的制造半导体器件的方法，其中，形成第一半导体层，使得氧浓度为5×1019原子/cm3或更少。
8.根据权利要求1的制造半导体器件的方法，其中，该半导体器件被组合在电子设备中，该电子设备选自摄影机、数码相机、护目镜型显示器、导航系统、音频再现装置、膝上型电脑、游戏机、便携式信息终端和电视设备。
9.用于制造半导体器件的方法，包含：
用微滴喷射法在具有绝缘表面的衬底上形成栅电极；
在栅电极上层叠栅极绝缘层和第一半导体层；
用微滴喷射法在和栅电极重叠的位置形成第一掩模；
利用第一掩模通过刻蚀第一半导体层而形成第二半导体层；
在第二半导体层上形成绝缘层；
用微滴喷射法在绝缘层上形成第二掩模；
利用第二掩模刻蚀绝缘层形成沟道保护层；
在第二半导体层上形成包含一种导电型杂质的第三半导体层；
用微滴喷射法在包含一种导电型杂质的第三半导体层上形成用作源极布线和漏极布线的导电层；以及
用该导电层作掩模，刻蚀包含一种导电型杂质的第三半导体层。
10.根据权利要求9的制造半导体器件的方法，其中，通过微滴喷射法使用包含银、金或铜的材料形成栅电极。
11.根据权利要求9的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠氮化硅膜和氧化硅膜形成。
12.根据权利要求9的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠第一氮化硅膜、氧化硅膜和第二氮化硅层形成。
13.根据权利要求9的制造半导体器件的方法，其中，通过等离子体CVD，使用被稀有气体元素稀释的硅化物气体形成第一半导体层。
14.根据权利要求9的制造半导体器件的方法，其中，通过等离子体CVD，使用在硅化物气体中混入碳化物气体和锗化物气体其中之一或二者的气体形成第一半导体层。
15.根据权利要求9的制造半导体器件的方法，其中，形成第一半导体层，使得氧浓度为5×1019原子/cm3或更少。
16.根据权利要求9的制造半导体器件的方法，其中，该半导体器件被组合在电子设备中，该电子设备选自摄影机、数码相机、护目镜型显示器、导航系统、音频再现装置、膝上型电脑、游戏机、便携式信息终端和电视设备。
17.一种用于制造半导体器件的方法，它包括：
用微滴喷射法在具有绝缘表面的衬底上形成栅电极；
在栅电极上叠加栅极绝缘层、第一半导体层和包含一种导电型杂质的第二半导体层；
用微滴喷射法在和栅电极重叠的位置形成掩模；
使用该掩模刻蚀第一半导体层和包含一种导电型杂质的第二半导体层形成第三半导体层和包含一种导电型杂质的第四半导体层；
用微滴喷射法在包含一种导电型杂质的第四半导体层上形成用作源极布线和漏极布线的导电层；以及
使用该导电层做掩模刻蚀包含一种导电型杂质的第四半导体层。
18.根据权利要求17的制造半导体器件的方法，其中，通过微滴喷射法使用包含银、金或铜的材料形成栅电极。
19.根据权利要求17的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠氮化硅膜和氧化硅膜形成。
20.根据权利要求17的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠第一氮化硅膜、氧化硅膜和第二氮化硅层形成。
21.根据权利要求17的制造半导体器件的方法，其中，通过等离子体CVD，使用被稀有气体元素稀释的硅化物气体形成第一半导体层。
22.根据权利要求17的制造半导体器件的方法，其中，通过等离子体CVD，使用在硅化物气体中混入碳化物气体和锗化物气体其中之一或二者的气体形成第一半导体层。
23.根据权利要求17的制造半导体器件的方法，其中，形成第一半导体层，使得氧浓度为5×1019原子/cm3或更少。
24.根据权利要求17的制造半导体器件的方法，其中，该半导体器件被组合在电子设备中，该电子设备选自摄影机、数码相机、护目镜型显示器、导航系统、音频再现装置、膝上型电脑、游戏机、便携式信息终端和电视设备。
25.一种用于制造半导体器件的方法，它包括：
用微滴喷射法在具有绝缘表面的衬底上形成栅电极；
层叠栅极绝缘层、第一半导体层和绝缘层；
用微滴喷射法在和栅电极重叠的位置形成第一掩模；
利用第一掩模刻蚀绝缘层形成沟道保护层；
在第一半导体层上形成包含一种导电型杂质的第二半导体层；
用微滴喷射法在和沟道保护层重叠的位置形成第二掩模；
利用第二掩模刻蚀包含一种导电型杂质的第二半导体层形成包含一种导电型杂质的第三半导体层；
在包含一种导电型杂质的第三半导体层上用微滴喷射法形成用作源极布线和漏极布线的导电层；以及
用该导电层作掩模，刻蚀包含一种导电型杂质的第三半导体层。
26.根据权利要求25的制造半导体器件的方法，其中，通过微滴喷射法使用包含银、金或铜的材料形成栅电极。
27.根据权利要求25的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠氮化硅膜和氧化硅膜形成。
28.根据权利要求25的制造半导体器件的方法，其中，栅极绝缘层通过顺序层叠第一氮化硅膜、氧化硅膜和第二氮化硅层形成。
29.根据权利要求25的制造半导体器件的方法，其中，通过等离子体CVD，使用被稀有气体元素稀释的硅化物气体形成第一半导体层。
30.根据权利要求25的制造半导体器件的方法，其中，通过等离子体CVD，使用在硅化物气体中混入碳化物气体和锗化物气体其中之一或二者的气体形成第一半导体层。
31.根据权利要求25的制造半导体器件的方法，其中，形成第一半导体层，从而氧浓度为5×1019原子/cm3或更少。
32.根据权利要求25的制造半导体器件的方法，其中，该半导体器件被组合在电子设备中，该电子设备选自摄影机、数码相机、护目镜型显示器、导航系统、音频再现装置、膝上型电脑、游戏机、便携式信息终端和电视设备。
33.根据权利要求7的制造半导体器件的方法，其中，形成第一半导体层，从而氧浓度为1×1019原子/cm3或更少。
34.根据权利要求15的制造半导体器件的方法，其中，形成第一半导体层，从而氧浓度为1×1019原子/cm3或更少。
35.根据权利要求23的制造半导体器件的方法，其中，形成第一半导体层，从而氧浓度为1×1019原子/cm3或更少。
36.根据权利要求31的制造半导体器件的方法，其中，形成第一半导体层，从而氧浓度为1×1019原子/cm3或更少。
CN200410069690.2A 2003-07-18 2004-07-19 制造半导体器件的方法 Expired - Fee Related CN100501944C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003277144 2003-07-18
JP277144/03 2003-07-18
JP277144/2003 2003-07-18
JP361289/2003 2003-10-21
JP2003361289 2003-10-21
JP361289/03 2003-10-21

Publications (2)

Publication Number Publication Date
CN1577775A CN1577775A (zh) 2005-02-09
CN100501944C true CN100501944C (zh) 2009-06-17

Family

ID=34067404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410069690.2A Expired - Fee Related CN100501944C (zh) 2003-07-18 2004-07-19 制造半导体器件的方法

Country Status (4)

Country Link
US (2) US7229862B2 (zh)
KR (1) KR101030698B1 (zh)
CN (1) CN100501944C (zh)
TW (1) TWI336921B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US7123332B2 (en) * 2003-05-12 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, electronic device having the same, and semiconductor device
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN101452893B (zh) 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
WO2005050597A1 (en) 2003-11-14 2005-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
TWI291382B (en) * 2004-12-08 2007-12-21 Ind Tech Res Inst Method of forming a metal thin film with micro holes by ink-jet printing
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
TWI300610B (en) * 2006-05-24 2008-09-01 Au Optronics Corp Method for fabricating thin film transistor
US8110829B2 (en) * 2007-05-31 2012-02-07 Lg Display Co., Ltd. Array substrate of liquid crystal display and method for fabricating the same
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI575293B (zh) 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP5058084B2 (ja) * 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US20090141004A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP2009226923A (ja) * 2008-02-26 2009-10-08 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエータ装置
US8053294B2 (en) * 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
JP2010076357A (ja) * 2008-09-29 2010-04-08 Seiko Epson Corp 液体噴射ヘッド及びその製造方法並びに液体噴射装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP5498762B2 (ja) * 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101472771B1 (ko) * 2008-12-01 2014-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
US8405085B2 (en) * 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US11985816B2 (en) * 2021-12-06 2024-05-14 Nanya Technology Corporation Semiconductor device with air gap
US11706912B2 (en) 2021-12-02 2023-07-18 Nanya Technology Corporation Method for fabricating semiconductor device with air gap

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JPH04505833A (ja) * 1990-10-05 1992-10-08 ゼネラル・エレクトリック・カンパニイ 基準構造の地形の伝搬地形による装置の自己アライメント
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JPH08172202A (ja) * 1994-12-20 1996-07-02 Sharp Corp 薄膜トランジスタおよびその製造方法
JP3331800B2 (ja) * 1995-02-08 2002-10-07 エルジー フィリップス エルシーディー カンパニー リミテッド 電子素子及びその製造方法
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3065528B2 (ja) 1996-03-05 2000-07-17 株式会社半導体エネルギー研究所 半導体装置
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100320007B1 (ko) * 1998-03-13 2002-01-10 니시무로 타이죠 표시장치용 어레이기판의 제조방법
JPH11340462A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd 液晶表示装置およびその製造方法
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4112168B2 (ja) 2000-12-11 2008-07-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4801262B2 (ja) 2001-01-30 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
EP1282175A3 (en) * 2001-08-03 2007-03-14 FUJIFILM Corporation Conductive pattern material and method for forming conductive pattern
JP4042098B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法
KR100497096B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP1592049A1 (en) * 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
TWI336921B (en) 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统

Also Published As

Publication number Publication date
US20070212828A1 (en) 2007-09-13
TWI336921B (en) 2011-02-01
US7229862B2 (en) 2007-06-12
US7572688B2 (en) 2009-08-11
US20050014319A1 (en) 2005-01-20
KR101030698B1 (ko) 2011-04-26
CN1577775A (zh) 2005-02-09
KR20050009958A (ko) 2005-01-26
TW200504933A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
CN100501944C (zh) 制造半导体器件的方法
JP7329647B2 (ja) 液晶表示装置
JP5500803B2 (ja) 薄膜トランジスタの作製方法
US7622338B2 (en) Method for manufacturing semiconductor device
JP5395384B2 (ja) 薄膜トランジスタの作製方法
US7572718B2 (en) Semiconductor device and manufacturing method thereof
CN101452893B (zh) 显示装置及其制造法
KR20090009716A (ko) 발광 장치
US9337218B2 (en) Liquid crystal display device and manufacturing method thereof
JP4554292B2 (ja) 薄膜トランジスタの作製方法
JP4644964B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP4554344B2 (ja) 半導体装置の作製方法
JP4737971B2 (ja) 液晶表示装置および液晶表示装置の作製方法
JP4877866B2 (ja) 半導体装置の作製方法
JP4679058B2 (ja) 半導体装置の作製方法
JP4741218B2 (ja) 液晶表示装置及びその作製方法、並びに液晶テレビ受像機
JP4718818B2 (ja) 薄膜トランジスタの作製方法
JP4712332B2 (ja) 薄膜トランジスタの作製方法
JP4624078B2 (ja) 液晶表示装置の作製方法
JP2005210014A (ja) 半導体膜、半導体膜の成膜方法、半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20180719