CN100423134C - 具有两个基准电压产生电路的内部电源电压控制装置 - Google Patents

具有两个基准电压产生电路的内部电源电压控制装置 Download PDF

Info

Publication number
CN100423134C
CN100423134C CNB031310052A CN03131005A CN100423134C CN 100423134 C CN100423134 C CN 100423134C CN B031310052 A CNB031310052 A CN B031310052A CN 03131005 A CN03131005 A CN 03131005A CN 100423134 C CN100423134 C CN 100423134C
Authority
CN
China
Prior art keywords
voltage
internal power
power source
reference voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031310052A
Other languages
English (en)
Other versions
CN1461011A (zh
Inventor
吉原和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1461011A publication Critical patent/CN1461011A/zh
Application granted granted Critical
Publication of CN100423134C publication Critical patent/CN100423134C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

在内部电源电压控制装置中，基准电压产生电路(1)产生基准电压(VRO)。第一内部电源基准电压产生电路(2’)根据基准电压产生第一内部电源基准电压(VREF)，第二内部电源基准电压产生电路(9)根据加到预定焊接点(NC，OE，CS)上的电压，产生第二内部电源基准电压(VREF)。测试方式选择电路(7)根据控制信号(PLVCC2)，启动第一和第二内部电源基准电压产生电路。内部电源电压产生电路(3)根据由启动的第一和第二内部电源基准电压产生电路之一，产生的第一和第二内部电源基准电压之一，产生内部电源电压。

Description

具有两个基准电压产生电路的内部电源电压控制装置
技术领域
本发明涉及产生低电压并将它施加给内部电路的内部电源电压控制装置，更明确地说，涉及能进行低电压余量测试和高电压余量测试，例如老化测试或应力测试的内部电源电压控制装置。
背景技术
高速半导体存储器件近来已应用于个人计算机和工作站中。
顺应较低电源电压和较低电源功耗的要求，高速半导体存储器件被划分为直接由外部电源电压操作的外围电路，和具有低击穿电压特性、由比外部电压低的一电压操作的内部电路。
为了在上述内部电路进行电压余量测试，已提出了各种内部电源电压产生装置。
在第一现有技术的内部电源电压控制装置(见JP-A-2000-156097)中，基准电压产生电路接收从外部提供的焊接点来的控制信号，产生基准电压，这个基准电压加至内部电源基准电压产生电路，以根据基准电压产生内部电源基准电压。内部电源基准电压进而加至内部电源电压产生电路，以根据内部电源基准电压产生内部电源电压。这样在后面详细说明。
但是，在上述第一现有技术的内部电源电压控制装置中，因为需要用于控制信号的外部提供的焊接点，所以装置的尺寸会增大。另外，不可能精确地确认低电压余量测试方式的实际内部电源电压。还有，因为低电压余量测试方式的内部电源电压被固定，不可能确定低电压余量测试方式的较低限。除此之外，因为内部电源电压不能高于外部电压，所以高电压余量测试例如老化测试或应力测试，不能在内部电路进行。
在第二现有技术的内部电源电压控制装置(见JP-A-5-33116)中，用来产生正常操作方式所用的内部电源电压的内部电源电压产生电路，和施加以电压余量测试方式所用的内部电源电压的外部提供的焊接点，被选择电路切换。这样，因为电压余量测试方式所用的内部电源电压能够改变，所以不仅能确定低电压余量测试方式的较低限，也能确定高电压余量测试方式的较高限。这也将在后面详细说明。
但是，在上述第二现有技术的内部电源电压控制装置中，因为需要两个外部提供的焊接点，所以装置的尺寸将会增大。
在上述第二现有技术的内部电源电压控制装置中，控制信号能从地址输入焊接点提供(见JP-A-3-160699)，这样，外部提供的焊接点的数目能够减少，但是，控制信号所用的外部提供的焊接点仍然是必要的。
在第三现有技术的内部电源电压控制装置中，第一现有技术的内部电源电压控制装置与第二现有技术的内部电源电压控制装置相结合。这也将在后面详细说明。
但是，即使在上述第三现有技术的内部电源电压控制装置中，因为需要供控制信号和内部电源电压用的两个外部提供的焊接点，所以装置的尺寸将会增大。
在第四现有技术的内部电源电压控制装置中，第三现有技术的内部电源电压控制装置的选择电路，被测试方式输入电路和测试方式选择电路代替。另外，在电压余量测试方式中，第三现有技术的内部电源电压控制装置的内部电源基准电压产生电路和内部电源电压产生电路，被测试方式选择电路的撤消信号停止工作。在这种状态下，内部电源电压产生电路中的驱动器完全接通。因此，如果电压余量测试方式的低电压或高电压加至外部电压的外部焊接点，这种低电压或这种高电压通过驱动器加至内部电路，这样，能进行任意的电压余量测试，而不必要以外部提供的焊接点用于内部电压，同时以外部提供的焊接点用于控制信号。这也将在后面详细说明。
因此，在上述第四现有技术的内部电源电压控制装置中，在电压余量测试方式中，因为外部电压能够低或高，所以不仅能进行低电压余量测试，也能进行高电压余量测试，例如老化测试或应力测试。
但是，在上述第四现有技术的内部电源电压控制装置中，在电压余量测试方式中，电路部分，例如直接由外部电压操作的外围电路，也要经受电压余量测试方式的低电压或高电压，所以不可能精确地确定低电压余量测试方式的较低限和高电压余量测试方式的较高限。
在上述第四现有技术的内部电源电压控制装置中，内部电源基准电压产生电路的内部电源基准电压能被调整为低电压或高电压。即使在这种情况下，也不可能精确地确定低电压余量测试方式的较低限和高电压余量测试方式的较高限。
在第五内部电源电压控制装置中，电压余量测试方式的内部电源电压，也从外部提供的焊接点加至第四内部电源电压控制装置的内部电源电压产生电路。结果，在电压余量测试方式中，内部电源基准电压产生电路被停止工作，尽管低电压或高电压作为内部电源电压被提供给内部电源电压产生电路。因此导致内部电源电压接近作为电压余量测试方式的上述低电压或高电压，这样，能进行任意的电压余量测试。这也将在后面详细说明。
但是，在上述第五现有技术的装置中，在半导体器件(芯片)完成之后，由于在它的焊接点上没有线焊接操作，不使用内部电源电压，所以不能进行高电压余量测试，例如老化测试或应力测试。
在第六现有技术的内部电源电压控制装置中，老化测试方式电路合并到上述第五现有技术的内部电源电压控制装置部件中。这也将在后面详细说明。
但是，在上述第六现有技术的内部电源电压控制装置中，由于制造过程之类所致的晶体管击穿电压的不稳定，老化测试方式中的外部电压和操作的保障范围之间的电压余量减小，所以不可能可靠地进行老化测试。
发明内容
本发明的目的是提供一种能够精确地进行电压，余量测试的内部电源电压控制装置的内部电源电压控制装置，而不需要另外的外部配备的焊接点。
根据本发明，在内部电源电压控制装置中，基准电压产生电路产生基准电压。第一内部电源基准电压产生电路根据基准电压产生第一内部电源基准电压，第二内部电源基准电压产生电路与第一内部电源基准电压产生电路并联，用于根据加到预定焊接点的电压，产生第二内部电源基准电压。测试方式选择电路，根据控制信号启动第一和第二内部电源基准电压产生电路之一。内部电源基准电压产生电路，根据由启动的第一和第二内部电源基准电压产生电路之一产生的第一和第二内部电源基准电压之一，产生内部电源基准电压。
在预定焊接点上的电压，用作电压余量测试方式的低电压或高电压。
附图说明
从下面参考附图所作的与现有技术比较的描述中，将会更清晰地理解本发明，附图中：
图1是第一现有技术的内部电源电压控制装置的电路图；
图2是第二现有技术的内部电源电压控制装置的电路图；
图3是第三现有技术的内部电源电压控制装置的电路图；
图4是第四现有技术的内部电源电压控制装置的电路图；
图5是第五现有技术的内部电源电压控制装置的电路图；
图6是第六现有技术的内部电源电压控制装置的电路图；
图7是根据本发明的内部电源电压控制装置第一实施例的电路图；
图8是根据本发明的内部电源电压控制装置第二实施例的电路图；
图9是图7和图8的测试方式输入电路修改例的电路图；
具体实施方式
在描述优选实施例之前，将参考图1，2，3，4，5和6，说明现有技术的内部电源电压控制装置。
在图1中举例说明第一现有技术的内部电源电压控制装置(参看：JP-A-2000-156097)，基准电压产生电路1从外部提供的焊接点接收控制信号PLVCC1，产生基准电压VRO，基准电压VRO提供给内部电源基准电压产生电路2，内部电源基准电压产生电路2根据基准电压VRO产生内部电源基准电压VREF。内部电源基准电压VREF进一步提供给内部电源电压产生电路3，内部电源电压产生电路3根据内部电源基准电压VREF产生内部电源电压VINT。如此，内部电源电压VINT再提供给内部电路(未示)，该电路要求内部电源电压VINT低于外部电源电压VEXT。
更详细地说，基准电压产生电路1是这样构成的，由电阻101，102和103以及N沟道MOS晶体管104，105和106形成电压分压器，并且由P沟道MOS晶体管107形成驱动器。在这种情况下，电阻102被由控制信号PLVCC1控制的晶体管104分路。
在正常操作方式中，控制电压PLVCC1是高电平。因此，晶体管104导通，结果基准电压VRO变高。另一方面，在低电压余量测试方式中，控制电压PLVCC1变低。因此，晶体管104截止，结果基准电压VRO变低。注意，在正常操作方式和低电压余量测试方式两者中，基准电压VRO都低于外部电源电压VEXT。
内部电源基准电压产生电路2是这样构成的，由P沟道MOS晶体管201和202，N沟道MOS晶体管203和204以及N沟道MOS晶体管(电流源)205，形成差分放大器，由P沟道MOS晶体管206形成驱动器，并由电阻207和208形成电压分压器。例如，如果电阻207与电阻208的阻值之比是1，差分放大器(201至205)就接收基准电压VRO和输出信号，即内部电源基准电压VREF的一半。在这种情况下，因为内部电源基准电压VREF的一半负反馈至差分放大器(201至205)，所以，导致VREF/2接近VRO。
内部电源电压产生电路3是这样构成的，由P沟道MOS晶体管301和302，N沟道MOS晶体管303和304以及N沟道MOS晶体管(电流源)305，形成差分放大器，并由N沟道MOS晶体管306形成驱动器，差分放大器(301至305)接收内部电源基准电压VREF和输出信号，即内部电源基准电压VREF。在这种情况下，由于内部电源电压VINT负反馈至差分放大器(301至305)，所以导致VINT接近VREF。
在图1的内部电源电压控制装置中，因为需要外部提供的控制信号PLVCC1的焊接点，所以，装置的尺寸将会增大。还有，不可能精确地确认低电压余量测试方式的实际内部电源电压VINT。另外，由于低电压余量测试方式的内部电源电压VINT由电阻207和208固定，所以，不可能确定低电压余量测试方式的较低限。
在图2中，举例说明第二现有技术的内部电源电压控制装置(参看：JP-A-5-33116)，产生正常操作方式的内部电源电压VINT的内部电源电压产生电路4，和其上加有电压余量测试方式的内部电源电压VINT’的外部提供的焊接点，由选择电路5选择，选择电路由传送门501和502以及反相器503形成。
就是说，在正常操作方式中，控制信号PLVCC2变成低电平。因此，传送门501和502分别接通和断开，从而选择内部电源电压VINT，提供给内部电路。另一方面，在电压余量测试方式中，控制信号PLVCC2变成高电平，因此传送门501和502分别断开和接通，从而选择内部电源电压VINT’，提供给内部电路。
因此，在图2的内部电源电压控制装置中，由于内部电源电压VINT’是可改变的，所以，不但能确定低电压余量测试方式的较低限，而且能确定高电压余量测试方式的较高限，例如老化测试方式或应力测试方式。
但是，在图2的内部电源电压控制装置中，因为必须有两个外部提供的焊接点用于控制信号PLVCC2和内部电源电压VINT’，所以，装置的尺寸会增大。
在图2的内部电源电压控制装置中，控制信号PLVCC2能够由地址输入焊接点提供(参看：JP-A-3-160699)；在这种情况下，外部提供的焊接点的数目可以减少。但是，内部电源电压VINT’的外部提供的焊接点仍然是必要的。另一方面，甚至在正常操作方式中，当在上述地址输入焊接点中出现过冲和下冲时，传送门502可能接通，以致电压VINT’与内部电源电压VINT干扰。
在图3中，举例说明第三现有技术的内部电源电压控制装置，它是图1的内部电源电压控制装置与图2的内部电源电压控制装置的结合。在这种情况下，图1的基准电压产生电路1修改为基准电压产生电路1’，这里删除了电阻102和晶体管104，并且，图2的内部电源电压产生电路4由基准电压产生电路1’和图1的内部电源基准电压产生电路2代替。
但是，即使在图3的内部电源电压控制装置中，由于必须有两个外部提供的焊接点用于控制信号PLVCC2和内部电源电压VINT’，所以装置的尺寸将会增大。
在图4中，举例说明第四现有技术的内部电源电压控制装置，图3的选择电路5用测试方式输入电路6和测试方式选择电路7代替。还有，图3的内部电源基准电压产生电路2修改为内部电源基准电压产生电路2，在这里增加反相器209和P沟道MOS晶体管210，受测试方式选择电路7的撤消信号CA控制。另外，图3的内部电源电压产生电路3修改为内部电源电压产生电路3’，这里增加N沟道MOS晶体管307，受测试方式选择电路7的撤消信号CA控制。
测试方式输入电路6由两个串接的反相器601的602构成，用于接收电压余量测试方式的控制信号PLVCC2，以产生测试方式的输入信号TE。
测试方式选择电路7是这样构成的，由两个反相器701和702形成锁存电路，传送门703和704根据测试方式输入信号TE，将预定的地址信号ADD写入锁存电路(701，702)，反相器705和706分别接收预定的地址信号ADD和测试方式输入信号TE。还有，反相器707和708以及P沟道MOS晶体管709与锁存电路(701，702)相连，以使锁存电路(701，702)由通电复位信号PRST初始化。
下面，将说明图4的测试方式选择电路7的操作。
首先，当电源接通时，通电复位信号PRST暂时地变成低电平使晶体管709接通。结果，使锁存电路(701，702)初始化，即撤消信号CA变低。此后，通电复位信号PRST回到高水平。
在正常操作方式中，控制信号PLVCC2是低电平，以使测试方式输入信号TE为低电平。因此，锁存电路保持同一状态，即撤消信号CA为低电平，而不管预定的地址信号ADD的状态。
在电压余量测试方式中，控制信号PLVCC2变成高电平，结果测试方式输入信号TE变高。同时，预定的地址信号ADD的电平变高。因此改变锁存电路(701，702)的状态，即撤消信号CA变成高电平。
因此，在正常操作方式中，撤消信号CA是低电平。另一方面，在电压余量测试方式中，撤消信号CA是高电平。
在正常操作方式中，因为撤消信号CA是低电平，所以，晶体管205和210分别接通和断开，结果内部电源基准电压产生电路2’以与图1的内部电源基准电压产生电路2相同的方法操作。另一方面，晶体管307断开，使得内部电源电压产生电路3’以与图1的内部电源电压产生电路3相同的方法操作。
在电压余量测试方式中，因为撤消信号CA是高水平，所以晶体管205与210分别截止和导通，结果内部电源基准电压产生电路2’停止工作。另一方面，晶体管307接通，使得内部电源电压产生电路3’也停止工作。在这种情况下，由于晶体管307接通，晶体管306完全接通，因此，如果作为电压余量测试方式的低电压或高电压被加至外部电压的外部焊接点，则这个低电压或这个高电压就通过晶体管306提供至内部电路。因此，任意电压余量测试能够进行，而不需要图3内部电源电压产生电路3’用的外部提供的焊接点，但控制信号PLVCC2用的外部提供的焊接点是必要的。
因此，在图4的内部电源电压控制装置中，在电压余量测试方式中，因为外部电压VEXT可以是低电平或高电平，所以，不仅能够进行低电压余量测试，而且也能够进行高电压余量测试，如老化测试或应力测试。
但是，在图4的内部电源电压控制装置中，在电压余量测试方式中，电路部分例如由外部电压VEXT直接操作的外围电路，也经受电压余量测试方式的低电压或高电压，因而不可能精确地确定低电压测试方式的较高限和高电压测试方式和较高限。
在图5中，举例说明第五现有技术的内部电源电压控制装置，图4的基准电压产生电路1’由图1的基准电压产生电路1代替。还有，图4的内部电源电压产生电路3’由图1的内部电源电压产生电路3代替。另外，电压余量测试方式的内部电源电压VINT’从外部提供的焊接点加至内部电源电压产生电路3的晶体管304的控制极。
在图5中，控制信号PLVCC1用作测试已完成的半导体器件(芯片)，即组装好的半导体器件(芯片)。另一方面，控制信号PLVCC2用作测试未完成的半导体器件(芯片)，即圆片状态的半导体器件。因此，在已完成的半导体器件中，能在PLVCC1的外部提供的焊接点进行线焊操作，而在PLVCC2的外部提供的焊接点，不能进行线焊接操作。
在正常操作方式中，PLVCC1＝PLVCC2＝低电平，并且VINT’＝“浮动状态”。因此，撤消信号CA为低电平。由此，晶体管205和210分别接通和断开，结果内部电源基准电压产生电路2’，以与图1的内部电源基准电压产生电路2相同的方法操作。另一方面，由于内部电源电压VINT’的外部提供的焊接点处于浮动状态，所以，内部电源电压产生电路3，以与图1的内部电源电压产生电路3相同的方法操作。
在电压余量测试方式中，PLVCC2＝高水平。因此，撤消信号CA为高水平。这样，晶体管205和210分别断开和接通，结果内部电源基准电压产生电路2’停止工作。另一方面，作为内部电源电压VINT’向内部电源电压产生电路3中的晶体管304的控制极提供低电压或高电压。因此，内部电源电压VINT接近作为电压余量测试方式的上述低电压或高电压，所以，任意的电压余量测试能够进行，而控制信号PLVCC2和内部电源电压VINT’的外部提供的焊接点是必要的。
但是，在图5的装置中，在完成半导体器件(芯片)之后，由于不在它的焊接点上进行线焊接操作，所以，不使用内部电源电压VINT’，结果不能进行高电压余量测试方式，例如老化测试或应力测试。
在图6中，举例说明第六现有技术的内部电源电压控制装置，图5的内部电源基准电压产生电路2’修改为内部电源基准电压产生电路2”，这里增加电压步进电路211，删去图5的内部电源电压VINT’。另外，将老化测试方式电路8加至图5的装置部件中。
老化测试方式电路8产生老化测试方式信号BIN，并将它送至电压步进电路211，由此，进行老化测试操作。
老化测试方式电路8是这样构成的，其中包括：形成差分放大器的P沟道MOS晶体管801和802，N沟道MOS晶体管803和804，一连串的N沟道MOS晶体管805，晶体管805的控制极接收恒定电压VC1，VC2，VC3和VC4；N沟道MOS晶体管806；预充电的P沟道MOS晶体管807；形成分压器的电阻；以及反相器809和810。差分放大器(801至806)接收在内部电源基准电压产生电路2”的电压步进电路211之前的电压VREFO，和电压分压器808的基准电压VR。
在正常操作方式中，控制信号PLVCC2变低，使得撤消信号CA为低电平。结果，晶体管806和809分别接通和断开，由此启动差分放大器(801至806)。在这种情况下，电压VR设置为低于电压VREFO。因此，差分放大器(801至806)的输出信号变高，以使老化测试方式信号BIM变低，因而电压步进电路211停止工作。就是说，VREF＝VREFO。
甚至在老化测试方式中，控制信号PLVCC2变低，以致撤消信号CA为低电平。结果，晶体管806和809分别接通和断开，因而启动差分放大器(801至806)。在这种情况下，外部电压VEXT将上升为高于电压VREFO。因此差分放大器(801至806)的输出信号变低，结果老化测试方式信号BIM变高，因而启动电压步进电路211。就是说，VREF＞VREFO，即VINT＞VREFO，这样内部电路进入老化测试方式。
例如，当操作的保障范围为3.0V至3.6V，晶体管击穿电压操作于VEXT为4.5V，晶体管击穿电压操作于VINT为2.5V时，内部电源基准电压VREF设置为正常操作方式的2.0V。另外，在老化测试方式中，电压分压器808的电压VR由VEXT提高到约4.0V，从而启动电压步进电路211。
但是，在图6的装置中，当由于制造处理过程的波动或诸如此类，使晶体管击穿电压变化时，老化测试方式中的外部电压VEXT与操作的保障范围之间的电压余量减小，以致不可能确保实现老化测试。
在图7中，举例说明根据本发明内部电源电压控制装置的第一实施例，提供另一内部电源基准电压产生电路9，代替用于图5的内部电源电压VINT’的外部提供的焊点。
内部电源基准电压产生电路9与内部电源基准电压产生电路2’并联。另外，内部电源基准电压产生电路2’和9中之一，由测试方式选择电路7的撤消信号CA启动。
内部电源基准电压产生电路9是这样构成的，由P沟道MOS晶体管901和902，N沟道MOS晶体管903和904以及N沟道MOS晶体管(电流源)905形成差分放大器，并由P沟道MOS晶体管906形成驱动器。差分放大器(901至905)接收非连接的焊接点NC的电压和输出电压，即内部电源基准电压VREF。在这种情况下，因为内部电源基准电压VREF负反馈至差分放大器(901至905)，所以VREF接近非连接的焊接点NC的电压。
注意，甚至在半导体器件(芯片)完成之后，也不在非连接的焊接点NC进行线焊接。
在正常操作方式中，PLVCC1＝PLVCC2＝低电平。因此，撤消信号CA是低电平，结果选择并启动内部电源基准电压产生电路2’。就是说，在内部电源基准电压产生电路2’中，晶体管205和210分别接通和断开，结果内部电源基准电压产生电路2’，以与图1的内部电源基准电压产生电路2相同的方法操作。内部电源电压产生电路3根据内部电源基准电压产生电路2’的内部电源基准电压VREF操作。
在电压余量测试方式中，PLVCC2＝高电平。因此，撤消信号CA为高电平，结果选择和启动内部电源基准电压产生电路9。就是说，在内部电源基准电压产生电路9中，晶体管905接通，这样，对非连接的焊接点NC的电压与输出信号(即内部电源基准电压VREF)之间的差进行放大。因此，VREF接近非连接的焊接点NC的电压。所以，如果将低电压或高电压提供给内部电源基准电压产生电路9的非连接的焊接点NC，则内部电源电压VINT接近作为电压余量测试方式的上述低电压和高电压，所以，能够实现任意电压的余量测试，而控制信号PLVCC2的外部提供的焊接点是必要的。
在图8中，举例说明根据本发明内部电源电压控制装置的第二实施例，这里将图7的内部电源基准电压产生电路9修改为内部电源基准电压产生电路9’，不提供非连接的焊接点NC。就是说，外部提供的输入/输出焊接点例如输出许可焊接点OE，用作非连接的焊接点NC。在这种情况下，提供反相器1101、NAND电路1102和反相器1103。就是说，反相器1101接收撤消信号CA，NAND电路1102连接至反相器1101和输出许可焊接点OE，反相器1103连接至NAND电路1102。
在正常操作方式中，因为撤消信号为低电平，所以，输出许可焊接点OE的电压，通过NAND电路1102和反相器1103到达输出许可控制电路(未示)，由此，启动输出许可控制电路，另一方面，电压余量测试方式中，因为撤消信号CA为高电平，输出许可焊接点OE的电压，不能通过NAND电路1102和反相器1103到达输出许可电路，因此，使输出允许控制电路停止工作。
在图8中，另一个外部提供的输入/输出焊接点例如芯片选择焊接点CS，可用来代替输出许可焊接点OE。
因此，在图7和8中，因为在非连接的焊接点NC上或预定控制焊接点例如OE或CS上的电压，可以是低电平或高电平，所以，能够进行低电压余量测试和高电压余量测试例如老化测试或应力测试，而不需要附加外部提供的焊接点。注意，通常在半导体器中提供非连接的焊接点NC以及控制焊接点OE和CS。
甚至在图7和图8中，在控制信号PLVCC1为低电平的条件下，预定的低电压余量测试方式也能够进行。但是，因为通过使用图7的非连接的焊接点NC或图8的控制焊接点，能够进行这种预定的低电压余量测试，所以，基准电压产生电路1能够用图3的基准电压产生电路1’代替。
在图9中，举例说明图7和8的测试方式输入电路6的修改例，使用超电压型测试方式输入电路。就是说，只有当预定地址焊接点ADD1和ADD2上的电压，大大高于预定值时，才产生测试方式输入信号TE，但测试方式输入信号TE的产生，可被通电复位信号PRST禁止。在图9中，电压余量测试方式的预定焊接点是不必要的。
如上所述，根据本发明，能够进行低电压余量测试和高电压余量测试例如老化测试或应力测试，而不需要附加外部提供的焊接点。

Claims (10)

1. 一种内部电源电压控制装置，其特征在于包括：
基准电压产生电路，其用于产生基准电压；
第一内部电源基准电压产生电路，其与所述基准电压产生电路相连，用于根据所述基准电压产生第一内部电源基准电压；
第二内部电源基准电压产生电路，其与所述第一内部电源基准电压产生电路并联，用于根据加至预定焊接点的电压，产生第二内部电源基准电压；
测试方式选择电路，其与所述第一和第二内部电源基准电压产生电路相连，用于根据控制信号，启动所述第一和第二内部电源基准电压产生电路之一；和
内部电源电压产生电路，其与所述第一和第二内部电源基准电压产生电路相连，用于根据由被启动的所述第一和第二内部电源基准电压产生电路之一产生的所述第一和第二内部电源基准电压之一，产生内部电源电压。
2. 根据权利要求1中所述的内部电源电压控制装置，其特征在于：所述第一内部电源基准电压产生电路包括：
第一差分放大器；
第一驱动器，其与所述第一差分放大器相连，用于接收所述第一差分放大器的输出信号，产生所述第一内部电源基准电压；
电压分压器，其与所述第一驱动器相连，用于分压所述第一内部电源基准电压，
所述第一差分放大器接收所述基准电压和所述电压分压器的输出信号，以致使所述电压分压器的输出信号接近所述基准电压，
所述第一差分放大器和所述第一驱动器由所述测试方式输入电路启动。
3. 根据权利要求1所述的内部电源电压控制装置，其特征在于：
所述第二内部电源基准电压产生电路包括：
第二差分放大器；和
第二驱动器，其与所述第二差分放大器相连，用于接收所述第二差分放大器的输出信号，产生所述第二内部电源基准电压，
所述第二差分放大器接收所述预定焊接点上的电压和所述第二驱动器的输出信号，以致使所述第二驱动器的输出信号接近所述预定焊接点上的电压，
所述第二差分放大器由所述测试方式输入电路启动。
4. 根据权利要求1所述的内部电源电压控制装置，其特征在于
所述内部电源电压产生电路包括：
第三差分放大器；和
第三驱动器，其与所述第三差分放大器相连，用于接收所述第三差分放大器的输出信号，产生所述内部电源电压，
所述第三差分放大器，接收所述第一和第二内部电源基准产生电路之一的输出信号和所述第三驱动器的输出信号，以致使内部电源电压接近所述第一和第二电源基准电压产生电路之一的输出信号。
5. 根据权利要求1所述的内部电源电压控制装置，其特征在于：
所述预定的焊接点包括非连接的焊接点。
6. 根据权利要求1所述的内部电源电压控制装置，其特征在于：
所述预定的焊接点包括控制焊接点。
7. 根据权利要求6所述的内部电源电压控制装置，其特征在于
进一步包括：
门电路，其与所述测试选择电路和所述控制焊接点相连，用于当所述第一内部电源电压产生电路启动时，使所述控制焊接点上的电压通过。
8. 根据权利要求1所述的内部电源电压控制装置，其特征在于：
所述预定的焊接点上的电压是低电压余量测试方式的电压。
9. 根据权利要求1所述的内部电源电压控制装置，其特征在于：
所述预定的焊接点上的电压是高电压余量测试方式的电压。
10. 根据权利要求1所述的内部电源电压控制装置，其特征在于：
所述预定的焊接点上的电压是老化测试方式的电压。
CNB031310052A 2002-05-14 2003-05-14 具有两个基准电压产生电路的内部电源电压控制装置 Expired - Fee Related CN100423134C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-139215 2002-05-14
JP2002139215 2002-05-14
JP2002139215A JP3759069B2 (ja) 2002-05-14 2002-05-14 内部電圧制御回路

Publications (2)

Publication Number Publication Date
CN1461011A CN1461011A (zh) 2003-12-10
CN100423134C true CN100423134C (zh) 2008-10-01

Family

ID=29416904

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031310052A Expired - Fee Related CN100423134C (zh) 2002-05-14 2003-05-14 具有两个基准电压产生电路的内部电源电压控制装置

Country Status (6)

Country Link
US (1) US6836104B2 (zh)
JP (1) JP3759069B2 (zh)
KR (1) KR20030088863A (zh)
CN (1) CN100423134C (zh)
DE (1) DE10322246A1 (zh)
TW (1) TWI232461B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456597B1 (ko) * 2002-07-16 2004-11-09 삼성전자주식회사 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
DE10356420A1 (de) * 2002-12-02 2004-06-24 Samsung Electronics Co., Ltd., Suwon Spannungsgeneratorschaltung
KR100604905B1 (ko) 2004-10-04 2006-07-28 삼성전자주식회사 Ｖｐｐ 레벨을 독립적으로 제어하는 반도체 메모리 장치
JP2006329814A (ja) * 2005-05-26 2006-12-07 Denso Corp ボード上に実装された回路の検査方法
KR100804148B1 (ko) 2005-09-29 2008-02-19 주식회사 하이닉스반도체 반도체 소자
JP4875963B2 (ja) * 2006-10-30 2012-02-15 ラピスセミコンダクタ株式会社 半導体記憶装置
KR100854460B1 (ko) * 2007-02-27 2008-08-27 주식회사 하이닉스반도체 내부전압 생성회로
JP4898539B2 (ja) * 2007-04-26 2012-03-14 株式会社リコー Ｄ／ａコンバータ及びその動作テスト方法
KR101008229B1 (ko) * 2009-10-01 2011-01-17 엘아이지넥스원 주식회사 디스크리트 신호 입력 회로 및 동작 방법
JP2012108087A (ja) * 2010-10-28 2012-06-07 Seiko Instruments Inc 温度検知装置
JP6222423B2 (ja) 2013-03-28 2017-11-01 セイコーエプソン株式会社 物理量センサー、電子機器及び移動体
TWI493530B (zh) * 2013-05-31 2015-07-21 Himax Tech Ltd 顯示系統及其驅動電壓產生裝置
KR20160069844A (ko) * 2014-12-09 2016-06-17 에스케이하이닉스 주식회사 전압 생성 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592121A (en) * 1993-12-18 1997-01-07 Samsung Electronics Co., Ltd. Internal power-supply voltage supplier of semiconductor integrated circuit
US5973484A (en) * 1997-05-07 1999-10-26 Lg Semicon Co., Ltd. Voltage regulator circuit for semiconductor memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160699A (ja) 1989-11-17 1991-07-10 Hitachi Ltd 半導体集積回路装置
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
JPH11353036A (ja) 1998-06-08 1999-12-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2000011649A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
KR100295055B1 (ko) 1998-09-25 2001-07-12 윤종용 전압조정이가능한내부전원회로를갖는반도체메모리장치
JP2002042467A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 電圧降圧回路およびそれを備える半導体集積回路装置
KR100399437B1 (ko) * 2001-06-29 2003-09-29 주식회사 하이닉스반도체 내부 전원전압 발생장치
US6710586B2 (en) * 2001-11-22 2004-03-23 Denso Corporation Band gap reference voltage circuit for outputting constant output voltage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592121A (en) * 1993-12-18 1997-01-07 Samsung Electronics Co., Ltd. Internal power-supply voltage supplier of semiconductor integrated circuit
US5973484A (en) * 1997-05-07 1999-10-26 Lg Semicon Co., Ltd. Voltage regulator circuit for semiconductor memory device

Also Published As

Publication number Publication date
DE10322246A1 (de) 2003-12-04
JP3759069B2 (ja) 2006-03-22
KR20030088863A (ko) 2003-11-20
TWI232461B (en) 2005-05-11
TW200401301A (en) 2004-01-16
JP2003329735A (ja) 2003-11-19
CN1461011A (zh) 2003-12-10
US20030214278A1 (en) 2003-11-20
US6836104B2 (en) 2004-12-28

Similar Documents

Publication Publication Date Title
CN100423134C (zh) 具有两个基准电压产生电路的内部电源电压控制装置
US8446790B2 (en) Circuit for supplying a reference voltage in a semiconductor memory device for testing an internal voltage generator therein
CN100440376C (zh) 半导体存储器件中的内部电压源发生器
JPH05205469A (ja) 半導体メモリ装置の内部電源電圧発生回路
US20090039950A1 (en) Internal power-supply circuit
CN109416916A (zh) 电压产生电路
KR20040006937A (ko) 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
CN100423421C (zh) 半导体集成电路装置
US7539072B2 (en) Semiconductor memory device
US8278952B2 (en) Voltage adjusting circuits and voltage adjusting methods
CN102902293A (zh) 半导体集成电路
CN1307720C (zh) 半导体集成电路
CN114373497A (zh) 熔丝烧录电路
KR100724564B1 (ko) 반도체 메모리 장치
US7965573B2 (en) Power-up signal generator for use in semiconductor device
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US6535440B2 (en) Apparatus and method for package level burn-in test in semiconductor device
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
US9046551B2 (en) Voltage detection circuit and internal voltage generator using the same
US6807115B2 (en) Method of testing a semiconductor integrated device
KR100267088B1 (ko) 반도체메모리장치의기준전압발생회로
KR20140085245A (ko) 퓨즈 센싱 회로를 갖는 반도체 장치
CN100517709C (zh) 具测试电路之集成电路
KR100605602B1 (ko) 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20140514