KR100605602B1 - 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치 - Google Patents

내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치 Download PDF

Info

Publication number
KR100605602B1
KR100605602B1 KR1020030051082A KR20030051082A KR100605602B1 KR 100605602 B1 KR100605602 B1 KR 100605602B1 KR 1020030051082 A KR1020030051082 A KR 1020030051082A KR 20030051082 A KR20030051082 A KR 20030051082A KR 100605602 B1 KR100605602 B1 KR 100605602B1
Authority
KR
South Korea
Prior art keywords
clock signal
test
voltage
output
internal voltage
Prior art date
Application number
KR1020030051082A
Other languages
English (en)
Other versions
KR20050012002A (ko
Inventor
이강설
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030051082A priority Critical patent/KR100605602B1/ko
Publication of KR20050012002A publication Critical patent/KR20050012002A/ko
Application granted granted Critical
Publication of KR100605602B1 publication Critical patent/KR100605602B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치의 내부에서 생성하는 내부전압을 생성하기 위한 전하펌프회로의 드라이빙 능력을 종래보다 간단한 방법으로 테스트할 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명에 의한 반도체 메모리 장치는 전원전압과 접지전압을 입력받아, 구동하는 데 필요한 내부전압을 생성하기 위해 상기 내부전압의 전압레벨을 감지하는 내부전압감지기; 상기 내부전압감지기에서 감지한 결과에 응답하여 발진시킨 클럭신호를 생성하여 출력하되, 테스트 모드시에는 외부에서 입력되는 테스트용 클럭신호를 버퍼링하여 상기 클럭신호로 출력하는 링발진기; 상기 내부전압을 출력하기 위해, 상기 링발진기에서 출력되는 클럭신호에 응답하여 전하를 출력단으로 펌핑시키는 내부전압 생성용 전하펌핑수단; 및 상기 테스트 모드시에 인에이블되어 상기 링발진기로 상기 테스트용 클럭신호를 공급하기 위한 테스트제어부를 구비한다.
반도체, 메모리, 링발진기, 내부전원, 전하펌프회로.

Description

내부전원을 생성하기 위한 전하펌프회로를 테스트할 수 있는 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE WITH ABILITY OF TESTING CHARGE PUMP CIRCUIT FOR INTERNAL VOLTAGE}
도1은 종래기술에 의해 반도체 메모리 장치에서 내부동작에 사용되는 전압을 생성하기 위한 전하펌프회로와 그 주변부를 나타내는 블럭구성도.
도2는 도1에 도시된 제1 링발진기를 나타내는 회로도.
도3은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도.
도4는 도3에 도시된 반도체 메모리 장치를 보다 자세하게 나타내는 블럭구성도.
도5는 도4에 도시된 테스트제어부를 나타내는 블럭구성도.
도6은 도4에 도시된 제1 링발진기를 나타내는 회로도.
* 도면의 주요부분에 대한 부호설명 *
I1 ~ I21 : 인버터
ND1 ~ ND2 : 낸드게이트
NOR1 ~ NOR2 : 노어게이트
C1 ~ C32 : 캐패시터
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 내부동작을 하는데 필요한 내부전압을 생성하기 위한 전하펌프회로를 테스트 할 수 있는 반도체 메모리 장치에 관한 것이다.
통상적으로 메모리 장치는 외부로 부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다.
메모리 장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(Vcore), 워드라인을 구동하거나 오버드라이빙시에 사용되는 고전압(Vpp), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 저전압(Vbb)등이 있다.
여기서 코어전압(Vcore)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 고전압(Vpp)과 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 저전압(Vbb)은 외부로 부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 고전압(Vpp)과 저전압(Vbb)을 공급하기 위해서는 각각 고전압(Vpp)과 저전압(Vbb)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
도1은 종래기술에 의해 반도체 메모리 장치에서 내부동작에 사용되는 전압 특히 고전압(Vpp)과 저전압(Vbb)을 생성하기 위한 전하펌프회로와 그 주변부를 나타내는 블럭구성도이다.
도1을 참조하여 살펴보면, 종래기술에 의해 반도체 메모리 장치에서는 내부동작에 사용되는 저전압(Vbb)을 생성하기 위해서 기준전압(Vref1)에 대한 저전압(Vbb)의 전압레벨을 감지하는 저전압감지기(11)와, 저전압감지기(10)에서 감지된 결과에 의해 일정한 주기의 신호를 생성하여 출력하는 제1 링발진기(21)와, 제1 링발진기(21)에서 출력하는 발진파형(osc1a,osc2a)에 응답하여 저전압용 펌프회로(41)를 제어하는 제1 제어부(31)와, 제1 제어부(31)에서 출력되는 제어신호(p1a, p2a, g1a, g1a)에 응답하여 전하를 펌핑함으로서 저전압(Vbb)을 출력하는 저전압용 펌프회로(41)와, 저전압용 펌프회로(41)에 출력되는 저전압이 과도하게 낮아지거나 높아지는 것을 방지하기 위한 저전압 클램핑회로(51)을 구비한다.
또한, 반도체 메모리 장치에서는 내부동작에 사용되는 제1 및 제2 고전압(Vpp_stb, Vpp_act)를 생성하기 위해서 기준전압(Vref2)에 대한 제1 및 제2 고전압(Vpp_stb, Vpp_act)의 전압레벨을 감지하는 고전압감지기(11)와, 고전압감지기(11)에서 감지된 결과에 의해 일정한 주기의 신호를 생성하여 출력하는 제2 및 제3 링발진기(22,23)와, 제2 링발진기(22)에서 출력하는 발진파형(osc1b,osc2b)에 응답하여 제1 고전압용 펌프회로(42)를 제어하는 제2 제어부(32)와, 제2 제어부(32)에서 출력되는 제어신호(p1b, p2b, g1b, g1b)에 응답하여 전하를 펌핑함으로서 스탠바이 모드(stand-by mode)에서 사용되는 제1 고전압(Vpp_stb)을 출력하기 위한 제1 고전압용 펌프회로(42)와, 제3 링발진기(23)에서 출력하는 발진파형(osc1c, osc2c)에 응답하여 제2 고전압용 펌프회로(43)를 제어하는 제3 제어부(33)와, 제3 제어부(33)에서 출력되는 제어신호(p1c, p2c, g1c, g1c)에 응답하여 전하를 펌핑함으로서 액티브 모드에서 사용되는 제2 고전압(Vpp_act)을 출력하기 위한 제2 고전압용 펌프회로(43)와, 제1 및 제2 고전압용 펌프회로(42,43)에서 출력되는 제1 및 제2 고전압(Vpp_stb,Vpp_act)이 너무 과도하게 높아지거나 낮아지는 것을 방지하기 위한 고전압 클램프회로(52)를 구비한다.
도2는 도1에 도시된 제1 링발진기(21)를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 제1 링발진기(21)는 저전압감지기(11)에서 츨력하는 인에이블신호(bbe)를 일측단으로 입력받는 노어게이트(NOR1)와, 노어게이트(NOR1)의 출력신호를 반전시키면서 전달하여 다시 노어게이트(NOR1)의 타측단으로 전달시킴으로서 노어게이트(NOR1)와 함께 페루프를 구성하는 직렬연결된 인버터(I8 ~ I13)와, 인버터(I10)의 출력을 반전하여 제1 발진파형(osc1a)으로 출력하는 직렬연결된 인버터(I5 ~ I7)와, 노어게이트(NOR1)의 출력을 반전하여 제2 발진파형(osc2a)으로 출력하는 직렬연결된 인버터(I2 ~ I4)와, 각 인버터(I8 ~ I13)의 출력단 로드를 조정하기 위한 16개의 캐패시터(C1 ~ C16)를 구비한다.
한편, 제2 링발진기(22)와 제3 링발진기(23)도 제1 링발진기(21)와 같은 구성을 가지게 된다.
이하에서 도1 및 도2를 참조하여 종래기술에 의한 반도체 메모리 장치에서 고전압과 저전압을 생성하는 동작에 대해서 살펴본다.
저전압(Vbb)는 입력되는 접지전압보다 낮은 레벨을 가지는 전압으로 주로 셀영역에 구비되는 앤모스트랜지스터의 벌크전압으로 사용되며, 제1 및 제2 고전압(Vpp_stb,Vpp_act)은 워드라인을 드라이빙하거나, 오버드라이빙을 시키키는 등 전원전압 보다 높은 전압레벨이 필요한 경우에 사용하는 전압이다. 제1 고전압(Vpp_stb)은 스탠바이 모드(Stand_by mode)에 사용되며, 제2 고전압(Vpp_act)은 액티브동작에 사용된다.
저전압감지기(11)는 현재 출력되는 저전압(Vbb)의 레벨을 감지하여 기준전압(Vref1)과 비교하고, 그 결과를 제1 링발진기(21)로 전달한다. 여기서 저전압감지기(11)에 입력되는 신호중 Tm_bi는 번인테스트(반도체 제조후 고온 고전압에서 진행하는 테스트)시에 전전압감지기(11)를 인에이블시키는 신호이고, Tm_vbbup과 Tm_vbbdn은 각각 저전압감지기에 입력되는 저전압의 레벨프 올리거나 내리는 신호이다. Tm_vbbup과 Tm_vbbdn는 통해 번인테스트시에 제1 링발지기(21), 제1 제어부(31), 저전압용 펌프회로(41)를 강제적으로 동작시키게 하기 위해 입력되는 신호로서 저전압의 레벨을 올리거나 내리는 역할을 한다.
저전압감지기(11)에서 기준전압(Vref1)에 비해 저전압(Vbb)의 전압레벨이 다르다고 감지하면 출력신호(bbe)를 활성화시킨다. 이어서 제1 링발진기(21)는 저전압감지기(11)에서 출력하는 출력신호(bbe)가 활성화되면 발진파형(osc1a, osc1b)를 출력한다.
도2에 도시된 바와 같이, 저전압감지기(11)에서 출력하는 출력신호(bbe)가 하이레벨로 활성화되면, 제1 링발진기(21)의 노어게이트(NOR1)는 인버터로 동작하고, 페루프를 구성하는 6개의 인버터(I8 ~ I13)와 노어게이트(NOR1)를 통해 발진파형이 생성되어 출력되기 시작한다. 여기서 도시된 16개의 캐패시터(C1 ~ C16)는 제1 링발진기(21)에서 출력되는 발진파형(osc1a,osc2a)의 주파수를 조정하기 위해 각 인버터(I8 ~ I13)의 출력단 로드를 조정하기 위한 것이다.
계속해서 살펴보면, 제1 제어부(31)는 제1 링발진기로부터 발진파형(osc1a,osc2a)이 출력되어 전달되면 저전압용 펌프회로(41)가 동작하도록 제어신호(p1a, p2a, g1a, g1a)를 저전압용 펌프회로로 출력한다.
이어서 저전압용 펌프회로(41)는 전하펌핑을 함으로서 출력단을 통해 저전압(Vbb)을 저전압 클램핑회(41)로 출력하고, 이를 저전압 클램핑회로(41)는 전달받아 최종적으로 저전압(Vbb)을 출력하게 된다. 저전압 클램핑회로(41)는 전술한 바와 같이 출력되는 저전압(Vbb)이 너무 낮아지거나 높아지는 것을 방지하기 위한 것이다.
또한, 스탠바이 모드일 때 출력하는 제1 고전압(Vpp_stb)과 액티브 모드일 때 출력하는 제2 고전압(Vpp_act)을 생성하여 출력하는 동작도 저전압(Vbb)을 생성하기 위해 출력하는 동작과 같기 때문에 그에 관한 설명은 생략한다.
한편, 입력되는 전원전압(VDD)과 다른 전압레벨을 가지는 고전압(Vpp) 또는 저전압(Vbb)의 전압레벨은 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)에 매우 민감할 수 밖에 없으며, 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)는 외부에서 입력되는 전압레벨과 링발진기의 발진파형이 가지는 주기나 드라이빙 능력등에 매우 민감하게 반응하는 특성을 가지고 있다.
통상 메모리 장치를 제조하게 되면 공정변화등으로 인해 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)가 가지는 최적의 드라이빙 능력은 변하게 된다. 따라서 저전압(Vbb)과 고전압(Vpp)를 생성하기 위한 관련블럭을 테스트하여, 현재 제조완료된 메모리 장치에 적합하게 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)가 드라이빙 능력을 갖도록 링발진기의 발진파형을 조정하고 있다.
현재는 한번 메모리 장치를 제조하고 나서 테스트를 진행하여, 제조완료된 메모리 장치에 적합한 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)의 드라이빙 능력을 찾은 다음, 다시 마스크 리페어(mask repair)를 통하거나 FIB(Focus ion beam)공정등을 통해 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)가 최적의 드라이빙 능력을 갖도록 링발진기의 출력파형과 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)의 드라이빙능력을 수정하고 있다. 링발진기의 출력파형을 조정하는 것을 구비되는 캐패시터를 선택적으로 연결함으로서 이루어진다.
여기서 마스크 리페어(mask repair)는 마스크를 새로 제조하여 다시 메모리 장치를 제조하는 것을 말하며, FIB은 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)가 드라이빙 능력에서 몇가지 옵션을 갖도록 제조한 다음, 리페어 공정에서 퓨즈를 전달시키는 것과 같이 빔을 조사하여 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)의 드라이빙 능력을 조정하는 것을 말한다.
따라서 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)는 그 특성상공정조건등에 드라이빙 특성이 민감하게 변화하게 되는데, 마스크 리페어(mask repair)를 통하거나 FIB등을 통해서만 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)의 드라이빙 능력을 수정할 수 있다. 이로 인해 저전압용 펌프회로(41) 또는 고전압용 펌프회로(42,43)가 최적의 드라이빙 능력을 갖도록 하는데 있어서,많은 비용과 공정시간이 걸리고 있는 실정이다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 반도체 메모리 장치의 내부에서 생성하는 내부전압을 생성하기 위한 전하펌프회로의 드라이빙 능력을 종래보다 간단한 방법으로 테스트할 수 있는 메모리 장치를 제공함을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명에 의한 반도체 메모리 장치는 전원전압과 접지전압을 입력받아, 구동하는 데 필요한 내부전압을 생성하는 반도체 메모리 장치에 있어서, 테스트 모드시에 인에이블되어 외부에 입력되는 테스트용 클럭신호를 공급하기 위한 테스트제어부와, 상기 내부전압의 전압레벨을 감지하는 내부전압감지기와, 상기 내부전압감지기에서 감지한 결과에 응답하여 발진시킨 클럭신호를 생성하여 출력하고, 테스트 모드시에는 상기 테스트 제어부로부터 공급되는 상기 테스트용 클럭신호를 버퍼링하여 출력하는 링발진기와, 상기 링발진기에서 출력되는 상기 클럭신호 또는 상기 테스트용 클럭신호에응답하여 전하를 펌핑시켜 상기 내부전압을 출력하는 내부전압 생성용 전하펌핑수단을 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도이다.
도3을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 전원전압과 접지전압을 입력받아, 구동하는 데 필요한 내부전압(Vx)을 생성하게 되는데, 이를 위해 내부전압(Vx)의 전압레벨을 감지하는 내부전압감지기(200)와, 내부전압감지기(200)에서 감지한 결과에 응답하여 발진시킨 클럭신호(OSC)를 생성하여 출력하되, 테스트 모드시에는 외부에서 입력되는 클럭신호(EXT_OSC)를 버퍼링하여 클럭신호(OSC)로 출력하는 링발진기(300)와, 내부전압(Vx)을 출력하기 위해, 링발진기(300)에서 출력되는 클럭신호(OSC)에 응답하여 전하를 출력단으로 펌핑시키는 내부전압 생성용 전하펌핑부(400)와, 테스트모드시에 활성화되어 입력되는 테스트모드 인에이블신호(Tm_pump)에 인에이블되어 링발진기(300)로 클럭신호(EXT_OSC)를 공급하기 위한 테스트제어부(100)를 구비한다.
도4는 도3에 도시된 반도체 메모리 장치를 보다 자세하게 나타내는 도면으로 서, 본 발명이 실제 반도체 메모리 장치에 적용될 때, 저전압(Vbb)과 제1 및 제2 고전압(Vpp_stb,Vpp_act)을 생성하기 위한 관련블럭을 나타내는 블럭구성도이다.
도4를 참조하여 살펴보면, 반도체 메모리 장치가 저전압(Vbb)을 출력하기 위해서는 기준전압(Vref1)에 대한 저전압(Vbb)의 전압레벨을 감지하는 저전압감지기(210)와, 저전압감지기(210)에서 감지한 결과에 응답하여 발진시킨 클럭신호(osc1a,osc2a)를 생성하여 출력하되, 테스트 모드시에는 외부에서 입력되는 테스트용 클럭신호(EXT_OSC)를 버퍼링하여 클럭신호(osc1a,osc2a)로 출력하는 링발진기(310)와, 제1 링발진기(310)에서 출력하는 발진파형(osc1a,osc2a)에 응답하여 저전압용 펌프회로(510)를 제어하는 제1 제어부(410)와, 제1 제어부(410)에서 출력되는 제어신호(p1a, p2a, g1a, g1a)에 응답하여 전하를 펌핑함으로서 저전압(Vbb)을 출력하는 저전압용 펌프회로(510)와, 저전압용 펌프회로(510)에 출력되는 저전압이 과도하게 낮아지거나 높아지는 것을 방지하기 위한 저전압 클램핑회로(610)를 구비한다.
또한, 본 실시예에 의한 반도체 메모리 장치에서 내부동작에 사용되는 제1 및 제2 고전압(Vpp_stb, Vpp_act)를 생성하기 위해서는 기준전압(Vref2)에 대한 제1 및 제2 고전압(Vpp_stb,Vpp_act)의 전압레벨을 감지하는 고전압감지기(220)와, 고전압감지기(220)에서 감지한 결과에 응답하여 발진시킨 클럭신호(osc1b,osc2b)를 생성하여 출력하되, 테스트 모드시에는 외부에서 입력되는 테스트용 클럭신호(EXT_OSC)를 버퍼링하여 클럭신호(osc1b,osc2b)로 출력하는 제2 링발진기(320)와, 제2 링발진기(320)에서 출력하는 발진파형(osc1b,osc2b)에 응답 하여 제1 고전압용 펌프회로(520)를 제어하는 제2 제어부(420)와, 제2 제어부(420)에서 출력되는 제어신호(p1b, p2b, g1b, g1b)에 응답하여 전하를 펌핑함으로서 스탠바이 모드에서 사용되는 제1 고전압(Vpp_stb)을 출력하기 위한 제1 고전압용 펌프회로(520)와, 고전압감지기(220)에서 감지한 결과에 응답하여 발진시킨 클럭신호(osc1c,osc2c)를 생성하여 출력하되, 테스트 모드시에는 외부에서 입력되는 테스트용 클럭신호(EXT_OSC)를 버퍼링하여 클럭신호(osc1c,osc2c)로 출력하는 제3 링발진기(330)와, 제3 링발진기(330)에서 출력하는 발진파형(osc1c, osc2c)에 응답하여 제2 고전압용 펌프회로(530)를 제어하는 제3 제어부(430)와, 제3 제어부(420)에서 출력되는 제어신호(p1c, p2c, g1c, g1c)에 응답하여 전하를 펌핑함으로서 액티브 모드에서 사용되는 제2 고전압(Vpp_act)을 출력하기 위한 제2 고전압용 펌프회로(530)와, 제1 및 제2 고전압용 펌프회로(520,530)에서 출력되는 제1 및 제2 고전압(Vpp_stb,Vpp_act)이 너무 과도하게 높아지거나 낮아지는 것을 방지하기 위한 고전압 클램프회로(620)를 구비한다.
또한, 도4에 도시되 바와 같이 본 실시에에 따른 메모리 장치는 테스트 모드 인에이블신호(Tm_pump)에 인에이블되어 제1 내지 제3 링발진기(310,320,330)로 테스트용 발진파형(EXT_OSC)을 공급하기 위한 테스트제어부(100)를 구비한다.
도5는 도4에 도시된 테스트제어부를 나타내는 블럭구성도이다.
도5를 참조하여 살펴보면, 테스트제어부(100)는 메모리 장치의 동작클럭(CLK)을 입력받아 테스트용 클럭신호(test_osc1)로 출력하기 위한 클럭신호 버퍼부(110)와, 테스트용 클럭신호(test_osc2)를 공급받기 위한 입력패드(120) 와, 클럭신호 버퍼부(110)에서 버퍼링되어 출력되는 테스트용 클럭신호(test_osc1) 또는 입력패드(120)를 통해 입력되는 테스트용 클럭신호(test_osc2)중 하나를 선택하여 출력하는 테스트모드 제어부(130)와, 테스트 모드에 인에이블되어, 테스트모드 제어부(130)에서 출력되는 신호를 버퍼링하여 테스트용 클럭신호(EXT_OSC)로 출력하는 클럭신호 출력부(140)를 구비한다.
테스트 모드 제어부(130)는 테스트 모드에서 특정의 명령어신호의 조합이 입력될 때 저전전압용 전하펌핑회로(510)와 고전압용 전하펌프회로(520,530)에서 펌핑동작이 이루어지도록 제1 내지 제3 링발진기(310,320,330)로 테스트용 클럭신호(EXT_OSC)를 생성하여 출력하는 것을 특징으로 한다.
또한, 클럭신호 버퍼부(110)는 동작클럭(CLK)을 분주하여 테스트용 클럭신호(test_osc1)로 출력하기 위한 클럭분주기(112)를 구비한다.
클럭신호 출력부(140)는 테스트 모드시에 활성화되어 압력되는 테스트모드 인에이블신호(Tm_pump)와 테스트모드 제어부(130)의 출력신호를 입력받는 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력을 반전하여 링발진기로 출력하는 인버터(I24)를 구비한다.
도6는 도4에 도시된 제1 링발진기(310)를 나타내는 회로도이다.
도6을 참조하여 살펴보면, 제1 링발진기(310)는 저전전압감지기(210)의 활성화된 출력신호(bbe)와 테스트 모드에 활성화되는 테스트모드 반전된 인에이블신호(Tm_pump)를 논리곱하여 출력하는 낸드게이트(ND1)와, 일측단으로 입력되는 낸드게이트(ND1)의 활성화된 출력에 응답하여 타측단으로 입력되는 신호를 반전하여 출력하는 노어게이트(NOR2)와, 노어게이트(NOR2)의 출력을 반전시켜 노어게이트(NOR2)의 타측단으로 전달시켜, 노어게이트(NOR2)과 함께 페루프를 형성하기 위한 직렬연결되는 다수의 인버터(I14 ~ I19)와, 외부에서 입력되는 테스트용 클럭신호(EXT_OSC)와 노어게이트(NOR2)의 출력을 입력받는 노어게이트(NOR3)와, 노어게이트(NOR3)의 출력을 버퍼링하여 클럭신호(osc2a)로 출력하는 인버터(I20,I21)을 구비한다. 또한, 인버터(I15)의 출력을 출력하거나 외부에서 입력되는 테스트용 클럭신호(EXT_OSC)를 출력하는 낸드게이트(ND2)와 낸드게이트(ND2)의 출력을 버퍼링하여 클럭신호(osc1a)로 출력하는 인버터(I22,I23)를 구비한다. 여기서 각 인버터(I14 ~ I19)의 출력단 로드를 조정하기 위한 16개의 캐패시터(C17 ~ C32)를 구비한다. 여기서 각 인버터(I14 ~ I19)에 선택적으로 연결되는 16개의 캐패시터(C17 ~ C32)는 각 인버터(I14 ~ I19)의 출력단 로드를 조정하기 위한 것으로, 각 인버터(I14 ~ I19)의 출력단에 선택적으로 캐패시터(C17 ~ C32)를 연결시킴으로서 링발진기에서 발진되는 파형의 주파수를 조정하게 된다.
또한, 제2 및 제3 링발진기도 도4에 도시된 제1 링발진기와 같은 형태의 구성을 가지게 된다.
이하에서 도3 내지 도6을 참조하여, 본 실시예에 따른 반도체 메모리 장치의 동작을 살펴본다.
먼저 저전압감지기(210)는 현재 출력되는 저전압(Vbb)의 레벨을 감지하여 기준전압(Vref1)과 비교하고, 그 결과를 제1 링발진기(310)로 전달한다. 여기서 저전압감지기(210)에 입력되는 Tm_bi, Tm_vbbup, Tm_vbbdn은 전술한 바와 같이, 번인 테스트를 위한 신호이다.
저전압감지기(210)에서 기준전압(Vref1)에 비해 저전압(Vbb)의 전압레벨이 다르다고 감지하면 출력신호(bbe)를 활성화시킨다. 이어서 제1 링발진기(310)는 저전압감지기(310)에서 출력하는 출력신호(bbe)가 활성화되면 클럭신호(osc1a, osc1b)를 생성하여 출력한다.
테스트 인에이블신호(Tm_pump)가 로우레벨인 상태에서 저전압감지기(210)에서 출력하는 출력신호(bbe)가 하이레벨로 제1 링발진기(310)로 활성화되어 입력되면, 낸드게이트(ND1)은 로우레벨을 출력하고 이로 인해 노어게이트(NOR2)는 인버터로 동작하게 된다. 페루프를 구성하는 6개의 인버터(I14 ~ I19)와 노어게이트(NOR2)를 통해 클럭이 생성되어 출력되기 시작한다. 여기서 도시된 16개의 캐패시터(C17 ~ C32)는 제1 링발진기(310)에서 출력되는 클럭신호(osc1a,osc2a)의 주파수를 조정하기 위한 것이다.
제1 제어부(410)는 제1 링발진기(310)로부터 클럭신호(osc1a,osc2a)가 출력되어 전달되면 저전압용 펌프회로(510)가 동작하도록 제어신호(p1a, p2a, g1a, g1a)를 저전압용 펌프회로(510)로 출력한다.
이어서 저전압용 펌프회로(510)는 전하펌핑을 함으로서 출력단을 통해 저전압(Vbb)을 저전압 클램핑회(41)로 출력하고, 저전압 클램핑회로(41)는 이를 전달받아 최종적으로 저전압(Vbb)을 출력하게 된다. 저전압 클램핑회로(41)는 전술한 바와 같이 출력되는 저전압(Vbb)이 너무 낮아지거나 높아지는 것을 방지하기 위한 것이다.
한편, 제1 고전압(Vpp_stb) 및 제2 고전압(Vpp_act)을 생성하기 위한 동작도 전술한 바와 같이 저전압(Vbb)을 생성하기 위한 동작과 유사하여 그에 관한 설명은 생략한다.
계속해서 테스트 모드시에 관한 동작을 살펴본다. 제조완료된 내부전압(Vbb,Vpp_act,Vpp_stb)이 최적의 드라이빙 능력을 찾기 위해 테스트 공정을 진행한다.
테스트 모드에서는 링발진기로 입력되는 테스트모드 인에이블신호(Tm_pump)가 하이레벨로 입력되어 저전압감지기(210)에서 출력되는 신호(bbe)에 상관없이 낸드게이트의 출력은 하이레벨이 되고, 따라서 노어게이트(NOR2)의 출력은 인버터(I11)의 출력에 상관없이 항상 로우레벨이 된다. 따라서 노어게이트(NOR2)는 인버터로 동작하게 되고, 낸드게이트(ND2)도 인버터로 동작하게 된다.
따라서 테스트 모드시에는 링발진기는 발진된 클럭신호를 생성하지 않고, 외부에서 입력되는 테스트용 클럭신호(EXT_OSC)를 버퍼링하여 클럭신호(osc1a, osc2a)로 출력하게 된다. 링발진기(310)에서 출력되는 클럭신호(osc1a, osc2a)로 인해 저전압이 발생되는 동작은 전술한 바와 같다.
계속해서 도5를 참조하여 살펴보면, 테스트 모드시에 테스트용 클럭신호(EXT_OSC)를 입력하는 방법을 본 발명에서는 3가지를 제시하고 있는 데, 첫번째로 테스트 제어부(100)를 하나의 패드(PAD)와 연결시켜 패드(PAD)를 통해 테스트용 클럭신호(EXT_OSC)로 출력하는 방법이 있다.
또한, 두번째로는 테스트 제어부(110)은 반도체 메모리 장치에 사용되는 동 작클럭(CLK)를 입력받아 버퍼링하여 테스트용 클럭신호(EXT_OSC)로 출력하는 방법이다. 이 경우 동작클럭(CLK)를 분주하는 클럭분주기(110)를 구비하여 출력하는 클럭신호(test_osc1)의 주파수를 조정함으로서 링발진기로 다양한 주기의 클럭신호(EXT_OSC)를 출력시킬 수 있다.
세번째로는 특별한 명령어신호의 조합으로 테스트 모드 제어부(130)가 한주기 동안 또는 두,세주기 동안 클럭킹되는 클럭신호(EXT_OSC)를 출력시키는 방법이다.
상기의 세가지 방법을 적절하게 제어하는 역할은 테스트모드 제어부(130)에서 하게 된다.
전술한 세가지 방법중 적절한 방법으로 테스트용 클력신호를 링발진기(310)로 입력시킴으로서 전압용 펌프회로에서는 저전압(Vbb) 발생을 위한 전하펌핑동작을 하게 된다.
테스트모드시에 테스트용 클럭신호(EXT_OSC)의 주기를 적절하게 변화시켜 링발진기로 입력시킴으로서 결국은 전압용 펌프회로가 가지는 최적의 드라이빙 능력을 알아낼 수 있고, 이 때 알아낸 드라이빙 능력에 따라서 링발진기에 구비되는 다수의 캐패시터를 선택적으로 연결시켜, 저전압용 펌프회로가 현재 메모리 상태에서 최적의 드라이빙 능력을 가지면서 메모리 장치가 동작할 수 있게 된다.
특히 기술이 점점 발달하면서 메모리 장치의 내부 동작을 위해 사용하는 내부전압의 종류는 더 다양해지고, 내부전압의 레벨을 일정하게 유지시키는 것이 점점 더 중요해지고 있다.
본 발명에 의해서 테스트 모드시에 댜앙한 주기의 발진파형을 입력시켜, 내부전압용 펌프회로의 특성을 테스트할 수 있게 됨으로서, 새로 마스크를 만들지 않아도 되어 반도체 메모리 장치의 개발시간을 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 반도체 메모리 장치의 제조시, 내부전압을 생성하기 위한 전압펌프의 드라이빙 능력을 제조공정에 최적화된 상태로 유지하기 위한 테스팅시간을 크게 줄일 수 있어, 전체적인 반도체 메모리 개발기간을 단축할 수 있다.

Claims (8)

  1. 전원전압과 접지전압을 입력받아, 구동하는 데 필요한 내부전압을 생성하는 반도체 메모리 장치에 있어서,
    테스트 모드시에 인에이블되어 외부로부터 입력되는 테스트용 클럭신호를 공급하기 위한 테스트제어부;
    상기 내부전압의 전압레벨을 감지하는 내부전압감지기;
    상기 내부전압감지기에서 감지한 결과에 응답하여 발진시킨 클럭신호를 생성하여 출력하고, 상기 테스트 모드시에는 상기 테스트 제어부로부터 공급되는 상기 테스트용 클럭신호를 버퍼링하여 출력하는 링발진기; 및
    상기 링발진기에서 출력되는 상기 클럭신호 또는 상기 테스트용 클럭신호에응답하여 전하를 펌핑시켜 상기 내부전압을 출력하는 내부전압 생성용 전하펌핑수단
    을 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 테스트제어부는,
    상기 메모리 장치의 동작클럭을 입력받아 상기 테스트용 클럭신호로 출력하기 위한 클럭신호 버퍼링수단;
    상기 테스트용 클럭신호를 공급받기 위한 입력패드;
    상기 버퍼링수단에서 버퍼링되어 출력되는 상기 테스트용 클럭신호 및 상기 입력패드를 통해 입력되는 상기 테스트용 클럭신호 중 하나를 선택하여 출력하는 테스트모드 제어부; 및
    상기 테스트 모드에 인에이블되어, 상기 테스트모드 제어부에서 출력되는 상기 테스트용 클럭신호를 버퍼링하여 출력하는 클럭신호 출력부
    를 포함하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 클럭신호 버퍼링수단은 상기 동작클럭을 분주하여 상기 테스트용 클럭신호로 출력하기 위한 클럭분주기를 포함하는 반도체 메모리 장치.
  4. 제 2 항에 있어서, 상기 클럭신호 출력부는,
    상기 테스트모드시에 활성화되어 압력되는 테스트모드 인에이블신호와 상기 테스트모드 제어부의 출력신호를 입력받는 낸드게이트; 및
    상기 낸드게이트의 출력을 반전하여 상기 링발진기로 출력하는 인버터
    를 포함하는 반도체 메모리 장치.
  5. 제 2 항에 있어서,
    상기 테스트 제어부는 상기 테스트 모드에서 특정의 명령어 조합이 입력될 때 상기 내부전압 생성용 전하펌핑수단에서 펌핑동작이 이루어지도록 상기 링발진기로 테스트용 클럭신호를 생성하여 출력하는 반도체 메모리 장치.
  6. 제 1 항에 있어서
    상기 내부전압은 상기 전원전압보다 소정레벨이 높은 고전압인 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 내부전압은 상기 접지전압보다 소정레벨이 낮은 저전압인 반도체 메모리 장치.
  8. 제 1 항에 있어서, 상기 링발진기는,
    상기 내부전압감지기의 활성화된 출력신호와 상기 테스트 모드에 활성화되는 테스트모드 인에이블신호를 논리곱하여 출력하는 제1 논리곱수단;
    일측단으로 입력되는 상기 제1 논리곱수단의 활성화된 출력에 응답하여 타측단으로 입력되는 신호를 반전하여 출력하는 제2 논리곱수단;
    상기 제2 논리곱수단의 출력을 반전시켜 상기 제2 논리곱수단의 타측단으로 전달시켜, 상기 제2 논리곱수단과 함께 페루프를 형성하기 위한 직렬연결되는 다수의 인버터; 및
    외부에서 입력되는 상기 테스트용 클럭신호를 출력하거나 또는 상기 제2 논리곱수단의 출력을 버퍼링하여 상기 클럭신호로 출력하는 논리합수단
    을 포함하는 반도체 메모리 장치.
KR1020030051082A 2003-07-24 2003-07-24 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치 KR100605602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030051082A KR100605602B1 (ko) 2003-07-24 2003-07-24 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051082A KR100605602B1 (ko) 2003-07-24 2003-07-24 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050012002A KR20050012002A (ko) 2005-01-31
KR100605602B1 true KR100605602B1 (ko) 2006-07-28

Family

ID=37223919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051082A KR100605602B1 (ko) 2003-07-24 2003-07-24 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100605602B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838396B1 (ko) 2006-12-27 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기 및 발생방법
KR100884340B1 (ko) * 2006-12-29 2009-02-18 주식회사 하이닉스반도체 내부전압 발생 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818105B1 (ko) * 2006-12-27 2008-03-31 주식회사 하이닉스반도체 내부 전압 발생 회로
CN113270133A (zh) * 2021-05-17 2021-08-17 长江存储科技有限责任公司 一种电荷泵的测试电路和测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838396B1 (ko) 2006-12-27 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기 및 발생방법
KR100884340B1 (ko) * 2006-12-29 2009-02-18 주식회사 하이닉스반도체 내부전압 발생 장치

Also Published As

Publication number Publication date
KR20050012002A (ko) 2005-01-31

Similar Documents

Publication Publication Date Title
US20060091937A1 (en) Internal voltage generator
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US6876585B2 (en) Circuit and method for selecting reference voltages in semiconductor memory device
KR101092997B1 (ko) 네거티브 내부전압 생성장치
KR100691485B1 (ko) 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
JPH05205469A (ja) 半導体メモリ装置の内部電源電圧発生回路
US7514986B2 (en) Voltage supplier of semiconductor memory device
JP4431254B2 (ja) 半導体メモリ素子の自動リフレッシュ装置
US20050135172A1 (en) Semiconductor memory device for reducing write recovery time
KR100605602B1 (ko) 내부전원을 생성하기 위한 전하펌프회로를 테스트할 수있는 반도체 메모리 장치
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
US6069536A (en) Ring oscillator including chain of plural series-connected comparators controlling by clock
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
JP2010278277A (ja) 内部電源回路、半導体装置、及び半導体装置の製造方法
US6535440B2 (en) Apparatus and method for package level burn-in test in semiconductor device
US11250903B2 (en) Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell
JP4723210B2 (ja) 昇圧電圧発生回路及び昇圧電圧発生方法
US7800431B2 (en) Internal voltage generation circuit
KR100640785B1 (ko) 반도체메모리소자
KR100922885B1 (ko) 내부전압 발생회로
KR100319172B1 (ko) 내부전원 모니터링 장치
KR100303995B1 (ko) 내부전압 강하회로
KR20060008145A (ko) 반도체메모리소자
US20110044117A1 (en) Semiconductor memory device
KR100845798B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee