CN100394563C - 制作薄膜半导体器件的工艺以及液晶显示器 - Google Patents

制作薄膜半导体器件的工艺以及液晶显示器 Download PDF

Info

Publication number
CN100394563C
CN100394563C CNB2004100903283A CN200410090328A CN100394563C CN 100394563 C CN100394563 C CN 100394563C CN B2004100903283 A CNB2004100903283 A CN B2004100903283A CN 200410090328 A CN200410090328 A CN 200410090328A CN 100394563 C CN100394563 C CN 100394563C
Authority
CN
China
Prior art keywords
semiconductor device
substrate
film
technology
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100903283A
Other languages
English (en)
Other versions
CN1599067A (zh
Inventor
田舍中博士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1599067A publication Critical patent/CN1599067A/zh
Application granted granted Critical
Publication of CN100394563C publication Critical patent/CN100394563C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明提供制作薄膜半导体器件的工艺，该工艺适合于批量生产并使生产成本降低。对第一基板进行阳极化以在其上形成多孔层。然后，在该多孔层上形成薄膜半导体层。通过使用该薄膜半导体层，形成半导体器件，且在各半导体器件之间形成布线。其后，将第一基板上的半导体器件粘接到第二基板上。将这些半导体器件与该第一基板分离。此外，通过将该薄膜半导体层从第二基板的分离表面移除而使这些半导体器件电绝缘。

Description

制作薄膜半导体器件的工艺以及液晶显示器
相关文献的参考
本申请要求于2003年9月17日向日本专利局申请的日本优先权申请No.2003-323871的优先权，其整体内容在此引入作为参考。
1.技术领域
本发明涉及薄膜半导体器件的制作工艺。此外，本发明涉及使用该工艺制作的薄膜半导体器件和安装有该薄膜半导体器件的装置。
2.背景技术
当前，在用于透射式LCD(液晶显示器)中的TFT(薄膜晶体管)中，主要使用多晶硅或非晶硅。使用薄膜单晶硅作为材料的TFT具有优良的性能，使得电流驱动能力高、阈电压Vth变化小等。作为制作TFT的方法，例如，已经提出一种方法，其中，晶体管和隔离区在SOI(绝缘体上的硅)基板上形成，并使用氢氟酸蚀刻绝缘膜来清除。例如，请参见如下文献。
日本专利申请公开No.Hei 9-312349
此外，当前，作为具有为改善电流驱动能力结构的晶体管，正在开发一种双栅极薄膜单晶硅晶体管。具有此结构的晶体管能通过例如一种接合方法制作。该制作方法具有如下特点：将背面栅极预先结合到层状基板上以形成SOI基板。然而，该晶体管存在技术问题，在于不能达到自对准以及提高了制作成本。
在上述问题中，关于自对准结构，例如，IBM已经提出一种方法，称为FinFET结构方法。该制作方法具有如下特点：从垂直的SOI层侧面上蚀刻出一个栅极。该方法能使在两侧上的栅极的长度相互完全相等，因此能制作出具有理想电性能的双栅极晶体管。
然而，任何一个方法都具有一个问题就是制作成本高。此外，上述提及的制作方法也存在关于批量生产的问题。
发明内容
考虑到上述问题，提出了本发明并且其任务是解决上述一个或多个问题。
本发明其特征在于，通过以下步骤来形成半导体器件：以在多孔层上形成的薄膜半导体层作为基底，并堆叠到另一个基板上，(即，半封装步骤后)，其后的处理为：使薄膜半导体层的一部分从该另一个基板的分离表面上移除。此外，本发明的特征还在于，半导体器件进一步在所述分离表面上形成，使得所述薄膜半导体层在两个表面上都具有半导体器件。
下文将参考附图中所描述的本发明的具体实施例，对本发明的其他特征和由此提供的益处进行详细说明。
附图说明
图1A到1I表示本发明中的基本工艺的一个实施例；
图2表示本发明中基本层状结构(单栅极结构)的一个实施例；
图3表示本发明中基本层状结构(双栅极结构)的一个实施例；
图4表示本发明中基本层状结构(双侧电容器结构)的一个实施例；
图5A到5F表示根据第1实施例的制作工艺；
图6表示在第1实施例中制作的液晶显示器的示意横截面结构。
图7A到7D-表示根据第2实施例的制作工艺；
图8表示在第2实施例中制作的液晶显示器的示意横截面结构；
图9A-到9D-表示根据第3实施例的制作工艺；
图10表示在第3实施例中制作的液晶显示器的示意横截面结构；
图11A-到11F-表示根据第4实施例的制作工艺；
图12表示在第4实施例中制作的液晶显示器的示意横截面结构；
图13A到13C-表示根据第5实施例的制作工艺；
图14表示根据第6实施例的制作工艺；
图15表示在第6实施例中制作的液晶显示器的示意横截面结构；
图16-表示根据第7实施例的制作工艺；
图17表示在第7实施例中制作的液晶显示器的示意横截面结构；和
图18表示在第8实施例中制作的液晶显示器的示意横截面结构。
具体实施方式
(a)基本工艺
图1A到1I表示用于制作薄膜半导体器件工艺的基本工艺。首先，图1A中对基板1进行阳极化处理。该阳极化处理就是通过将基板(例如硅晶片)用作阳极(+)和将反电极(例如铂)作为阴极(-)而使电流通过，从而在基板1上形成阳极化膜。作为用于该阳极化处理的条件(电流密度、电解液浓度、阳极化时间)，使用在已知工艺中使用过的那些条件。
因此，如图1B所示，多孔层(阳极化膜)2在所述基板的表面上形成。该多孔层在其中已形成了直径为例如0.01μm的大量极小的孔，即，该层具有所谓海绵结构。接着，如图1C所示，薄膜半导体层3通过使用多孔层2作为基底而在第一基板1上形成。该多孔层2用作基底，因此可使具有十分优良的晶体特性的薄膜半导体层3生长。
然后，如图1D所示，通过使用薄膜半导体层3将得到的产品加工成半导体器件。图1D表示加工成作为半导体器件的TFT的工艺的一个实施例，其中，栅极电极4通过使用一种已知半导体工艺在薄膜半导体层3的上表面上形成栅极电极4。如下所述，该半导体器件不限于TFT。
随后，在形成的半导体器件和另一个半导体器件之间形成布线。然后，如图1E所示，将具有与粘接剂或接合剂相似功能的绝缘膜5涂覆或堆叠于该暴露表面之上以粘接或接合该半导体器件和第二基板6。
接着，如图1F所示，使和第二基板6粘接或接合的半导体器件与第一基板1分离。在多孔层2处完成该分离。例如，通过使用机械破坏的方法进行分离，该方法中，在多孔层2侧施加外力以形成切口，并使该切口扩大。可选地，例如，通过使用超高压水流(喷水器)切割多孔层2以进行分离。
图1G表示已分离的第一基板层状结构的横截面图。多孔层2留在基板1上，但多孔层2被移除。移除多孔层2，然后如图1A所示在下一制作工艺中再次使用基板1。以此方式再次使用基板1，可使制作成本降低。
另一方面，图1H表示第二基板的横截面层状结构，所述半导体器件转移至该第二基板。在该步骤中，进行用于将残留多孔层2从分离表面移除并部分移除暴露的薄膜半导体层3的步骤。通过该步骤，所述半导体器件与另一半导体器件电绝缘。在该阶段对薄膜半导体层3进行处理可实现高的处理精确度。
在图1D所示的阶段，薄膜半导体层3可被部分移除。在这种情况下，在随后步骤中于多孔层2上形成包括不同膜材料的至少两个区域。然而，膜材料的不同可能导致损坏，例如，薄膜半导体层3在移除多孔层2的过程中被剥离，这使制作成本增加。因此，本发明中，在图1H所示的阶段中对薄膜半导体层3进行处理。
在图1H所示的阶段，优选地将多孔层2完全移除。然而，只要不牺牲所述半导体器件的操作性能，多孔层2可残留在所述基板整个表面或部分表面上。
随后，进行用于在分离表面上形成绝缘体的步骤。上述为基本工艺。通过使用该工艺，例如，可完成使薄膜半导体在多孔半导体上进行外延生长的处理，该多孔半导体是通过对半导体基底的表面进行阳极化而形成的，从而形成半导体器件，并且使该半导体器件分离并转移至另一基板。
根据要制作的半导体器件，作为该步骤的后续步骤，可进行用于部分地移除分离表面上的绝缘体以暴露部分半导体器件的步骤。在这种情况下，随后，例如，进行用于在所述半导体器件的暴露部分上形成导电材料以在该导电材料和该半导体器件之间形成导电的步骤。
图1I表示将基本工艺用于制作LCD的工艺时进行的步骤，该步骤处于上述布线形成之后，并且表示在布线步骤之后用玻璃基板8密封该半导体器件上的液晶7的状态。在该制作LCD的工艺中，如上述的第二基板6，使用玻璃基板。
此外，关于上述基本制作工艺，提出还包括用于形成遮光层步骤的工艺。提出了还包括该步骤的两种工艺。第一种为还包括在图1D阶段的步骤的工艺。例如，在形成的所述半导体器件和另一个半导体器件之间形成布线之后，并在将该半导体器件粘接或接合到第二基板6之前，可提供用于在所述布线上形成遮光层的步骤。
另一种是还包括图1H阶段的步骤的工艺。例如，在用于在半导体器件的暴露部分上形成导电材料以在该导电材料和该半导体器件之间形成导电的步骤之后，可提供用于在分离表面上形成遮光层的步骤。通过提供用于形成遮光层的步骤，可完全为半导体器件例如TFT遮光。因此，可将上述基本工艺应用于制作需要防止由于光照射而引起的故障的半导体器件的工艺。
在上述工艺的每一步骤中，还可以使用下述材料和条件。例如，作为第一基板，优选地使用单晶半导体材料。也可使用多晶半导体材料。可选地，在第一基板上，可使用元素半导体或化合物半导体作为半导体材料。
作为元素半导体，例如，可使用硅(Si)或锗(Ge)。作为化合物半导体，例如，可使用IV-IV族化合物半导体或III-V族化合物半导体。具体地，可使用硅和锗的化合物，镓和砷的化合物，镓和磷的化合物，镓、铟和磷的化合物或镓和氮的化合物。
此外，作为薄膜半导体层，优选地使用单晶半导体材料。例如，可通过使单晶体进行外延生长而生成具有优良晶体性能的薄膜。如上所述可使用具有优良的晶体性能的薄膜，因此，例如，可使TFT小型化。此外，在该薄膜半导体层中，元素半导体或半导体化合物可用作半导体材料。
作为元素半导体，例如，可使用硅(Si)或锗(Ge)。作为化合物半导体，例如，可使用IV-IV族化合物半导体或III-V族化合物半导体。具体地，可使用硅和锗的化合物，镓和砷的化合物，镓和磷的化合物，镓、铟和磷的化合物或镓和氮的化合物。
此外，理想的是，所述薄膜半导体层的厚度为几百埃到约1μm，此外，优选地，厚度为几纳米到几百纳米。当所述薄膜半导体层的厚度在上述范围内时，可进一步降低寄生电容，这样可实现速度的提高和电能消耗的降低。基本地，优选的是，所述薄膜半导体层是由与制作用于基底的多孔层的材料相同的材料而形成的膜，但所述薄膜半导体层可以是由与制作用于基底的多孔层的材料不同的材料而形成的膜。例如，可使由镓和砷的化合物组成的薄膜半导体层在多孔硅基板上进行外延生长。当所述薄膜半导体层构成透明电极的一部分时，则可形成电荷耦合器件(CCD)或CMOS(互补式MOS)传感器。
理想的是，所述半导体器件包括MIS结构、PN结结构、双极晶体管结构、激光振荡结构和CCD结构中的任何一个。作为MIS结构，例如，优选地为MOS(金属氧化物半导体)结构。作为激光振荡结构，例如，优选地为双异质结结构。CCD结构是使得在半导体表面排列多个MOS结构的电极的结构。在CCD结构中，通过信号向输入部分输入电荷，作用于每个电极的驱动信号沿所排列的电极转移该输入电荷，这样完成了从输出部分取出电压的操作。
优选的是，所述半导体器件包括MIS晶体管。此外，更优选的是，所述半导体器件包括双栅极结构或其层状结构的一部分的MIS晶体管。通过使用双栅极结构的TFT，可制作具有高驱动能力的薄膜半导体器件。此外，理想的是，该半导体器件包括薄膜半导体层两侧上的或其层状结构的一部分的电容器。该双侧电容器结构制作可以具有更大电容的TFT。
在所述布线中，优选的是使用包含铝、钨、硅化钨、金、银、铜、铂和钛中的任何一种的材料。通过如在常用MOS工艺中的在布线材料中使用上述材料，可以低成本制作薄膜半导体器件。此外，在粘接或接合步骤中，优选的是，通过使用置于薄膜半导体层和第二基板之间具有粘接特性的材料实现粘接。此外，在粘接或接合步骤中，可通过在薄膜半导体层的表面和第二基板表面相互接触的状态下加热而形成接合。
作为第二基板，可使用透明基板或具有挠性的基板例如塑料，也可使用硅基板。当所述器件转移至作为第二基板的透明玻璃基板、石英基板或塑料基板上时，在所述透明绝缘体基板上可制造TFT。此外，在透明绝缘体基板上形成TFT时，可装配液晶面板以制作包括薄膜单晶体硅的LCD。
具体地，本发明可应用于制作透射式LCD的工艺。分离的硅基板可反复地再使用。在应用本发明于透射式LCD中，当用光照射TFT部分时，TFT中出现故障，因此防止光照射TFT部分是很重要的。在本发明中，如上所述，形成遮光层为TFT部分完全地遮光，这样使其更易于应用在透射式LCD中。
更优选地，在真空气氛中进行粘接或接合步骤。此外，理想的是，从分离的半导体器件的分离表面部分移除所述薄膜半导体层以使该半导体器件与另一半导体器件电绝缘的步骤，包括在所述半导体器件上用掩模蚀刻的步骤或通过激光照射切割薄膜半导体层的步骤。这样，可使用与常用MOS工艺中相似的步骤，因此可以低成本制作薄膜半导体器件。
用于在分离的表面上形成绝缘体的步骤中，优选的是，所述绝缘体包括硅化合物作为材料。作为该硅化合物，优选地使用是硅的氧化物薄膜的二氧化硅和是氮化硅薄膜的氮化硅。通过在该绝缘膜中使用这些膜，可制作出优质的薄膜半导体器件。此外，理想的是，所述工艺还包括用于部分移除分离的表面上的绝缘体以暴露部分所述半导体器件的步骤。在这种情况下，优选的是，该步骤包括用于在该半导体器件上用掩模蚀刻的步骤或通过激光照射切割该绝缘体的步骤。
此外，理想的是，用于在所述半导体器件的暴露部分上形成导电材料的导电材料具有光学透明的特性。该光学透明材料优选地是包括铟、钛和氧的化合物，锡和氧的化合物以及锌和氧的化合物中任何一种的材料。
此外，优选的是，用于在所述半导体器件的暴露部分上形成导电材料的导电材料为金属。在这种情况下，作为金属，可使用包含铝、钨、金、银、铜、铂和钛中的任何一种的材料。相似地，在所述遮光层中，理想的是使用包含金属的材料。作为在遮光层中使用的金属，理想的是使用包含铝、钨、金、银、铜、铂、钛、钨硅化合物、和钛硅化合物中的任何一种的材料。
在本发明中，分离前工艺和分离后工艺结合起来以实现薄膜半导体器件的制作，因此可以结合使用具有不同温度条件的工艺。例如，在分离第一基板之前的工艺中，可通过使用高温工艺制作TFT。因此，例如，可使用导热炉，这样，可通过高温工艺而淀积具有优良晶体性能的栅极氧化膜。此外，可实现每个器件层的杂质扩散，而不受温度限制。
另一方面，在分离第一基板之后，可使用低温工艺制作TFT，虽然温度随用于转移的第二基板或粘接材料的耐温性而变化。例如，在用于转移的基板中使用玻璃时，可在低于玻璃熔化温度的温度范围内制作出TFT。可使用与用于大尺寸LCD面板的低温工艺相似的制作工艺。
如上所述，在本发明中，当透明电极(ITO电极)转变为金属，例如铝、银、铂、金、钯、镁、钛、钴或钨，可制作反射的LCD。在这种情况下，当所述器件转移至具有高导热性的用于转移的基板材料(第二基板)时，这有助于LCD的冷却。例如，所述器件可转移至一种金属，例如铝或铁。
在第二基板中使用金属作为转移基板时，通过使用绝缘粘接剂有利地粘接该基板，例如，用绝缘膜涂覆该基板的表面或使绝缘膜贴于该基板。此外，当沿着第二基板提供冷却管以使冷却介质在该管内流动时，可进一步提高冷却效率。例如，装配在由不锈钢制得的金属板背部的冷却水管，即使在所述器件用在高亮度投影仪中用强光照射所述器件的情况下也可以一直冷却该器件，这样可以防止由于热引起的故障。
图2至4表示可通过上述用于制作薄膜半导体器件的工艺制作的薄膜半导体器件的基本结构。第一，如图2所示，可实现具有MIS晶体管的薄膜半导体器件，该MIS晶体管结构包括，例如，在厚度小至几百埃到大约1μm的薄膜半导体层11的上表面上依次堆叠的绝缘体膜12和金属栅极13。形成多孔半导体作为基底，因而使用厚度小至几百埃到大约1μm且具有优良晶体特性的薄膜半导体层可形成TFT。此外，在该薄膜半导体器件中，对在该半导体器件之间的薄膜半导体层进行物理移除，因此，可实现其中每个半导体器件都电绝缘的岛状结构，这样使得集成程度进一步增加。
此外，如图3所示，可实现具有MIS晶体管的薄膜半导体器件，该MIS晶体管具有包括在厚度小至几百埃到大约1μm的薄膜半导体层11的两个表面上依次堆叠绝缘体膜12和金属栅极13的双栅极结构。该双栅极结构实现了具有大驱动力的电路。也在这种情况下，对半导体器件间的薄膜半导体层进行物理移除，因此可实现其中每个半导体器件都电绝缘的岛状结构。
此外，如图4所示，可实现具有双侧电容器的薄膜半导体器件，该双侧电容器包括在厚度小至几百埃到大约1μm的薄膜半导体层11的两个表面上依次堆叠绝缘体膜12和反电极14。该双侧电容器实现了具有大电容的TFT。在这种情况下，可移除半导体器件之间的薄膜半导体层以形成其中每个半导体器件都电绝缘的岛状结构。
优选的是，具有双栅极结构MIS晶体管的上述半导体器件(例如MIS晶体管)或薄膜半导体器件在薄膜半导体层11的两侧上还具有电容器，即双侧电容器。此外，优选的是，所述半导体器件(例如MIS晶体管)或具有双栅极结构MIS晶体管的薄膜半导体器件还具有一个透明电极。
此外，理想的是，半导体器件(例如MIS晶体管)或具有双栅极结构MIS晶体管的薄膜半导体器件还具有为每种MIS晶体管遮光的遮光层。通过提供遮光层，可防止光照射引起的晶体管的故障。
通过结合在厚度为几百埃到大约1μm的薄膜半导体层上形成的MIS晶体管、薄膜半导体两侧形成的电容器、构成相对电极的透明电极、和置于该对透明电极之间的液晶层，可形成液晶显示器。相似地，通过结合在厚度为几百埃到大约1μm的薄膜半导体层上形成的双栅极结构MIS晶体管、薄膜半导体两侧上形成的电容器、构成相对电极的透明电极、和置于该对透明电极之间的液晶层，可形成液晶显示器。
如上所述，可使用通过使用厚度极小的半导体层形成的具有优良晶体特性的TFT，以使该TFT可小型化，可以获得具有高孔径比的液晶显示器。此外，在该液晶显示器中，通过进一步提供用于为晶体管遮光的遮光层，可防止该液晶显示器免受晶体管故障的影响。
在本发明的一个实施例中使用这样的方法，其中，进行通过使用在多孔层的上表面上形成的薄膜半导体层以形成半导体器件的工艺，而且形成的半导体器件粘接或接合到第二基板，然后从第一基板上分离。因此，可重复使用第一基板，这样降低了薄膜半导体器件的制作成本。此外，形成多孔层作为基底，因而可形成具有优良晶体特性的薄膜半导体层，这样使可以获得具有优良性能的半导体器件。
此外，在本发明的一个实施例中，将半导体器件转移至第二基板，然后将分离的表面上的薄膜半导体层被部分地移除以使半导体器件相互电绝缘。因此，可完全实现所述器件间的隔离。另外，在本发明的一个实施例中，将半导体器件转移至第二基板，然后半导体器件可进一步在分离的表面上的薄膜半导体层上形成。因此，可相对容易地制成双栅极结构晶体管或双侧电容器。
本发明的工艺可应用于，例如，下列用途。首先，该工艺不仅可以应用于上述在液晶显示器中使用的TFT，也应用于电荷耦合器件(CCD)、CMOS传感器、半导体集成电路和太阳能电池。具体的，当一部分透明电极由薄膜半导体构成时，该工艺可应用于CCD或CMOS传感器。此外，通过适当地选择用于第二基板的材料，该工艺可应用于具有弯曲表面的TFT器件、CCD或CMOS传感器。
下文将描述根据本发明实施例用于制作薄膜单晶体硅TFT的工艺。附图中未具体表示出或本说明书中未描述的性能将从本发明领域的已知技术中选出。
(1)实施例1
在本实施例中，描述用于制作具有单栅极晶体管、一侧具有电容器和一侧具有遮光板的液晶显示器的工艺。这里，根据图5A至5F对一系列制作步骤a1至a36进行描述。
首先，制备硅(Si)基板21。作为硅基板21，例如，使用8英寸P型、掺杂硼(B)、并且通过CZ方法制作且具有解理面(100)的单晶体硅基板。不用说，对于硅基板的要求不限于上述那些(图5A，a1：硅基板)。
然后，对硅基板21进行阳极化以形成多孔表面。在该阳极化中，作为电解溶液，使用HF∶C2H5OH＝1∶1。在阳极化过程中改变电流密度以制备具有双层状结构的多孔硅22(图5A，a2：阳极化)。
使硅在作为基底的多孔硅22上进行外延生长。在该实施例中，淀积厚度为100nm的外延硅层23(图5A，a3：硅外延生长)。
然后，对该硅基板热氧化以在外延硅层23表面上形成氧化膜24(图5A，a4：热氧化)。
然后，用硼对外延硅层23进行离子注入。该离子注入与沟道层的掺杂相应。在本实施例中，用硼对该沟道层进行注入，这样该沟道层成为P型。在N型沟道层的形成中，可以用例如磷进行掺杂(图5A，a5：沟道离子注入)。
然后，使用抗蚀剂25形成图案以制备电容器的电极部分(图5A，a6：抗蚀剂图案化)。
然后，用高浓度的砷对电容器的电极部分进行注入，这样该电极部分为高浓度N型(N++)。在该离子注入之后，移除抗蚀剂25(图5A，a7：电容器电极离子注入)。
接着，通过CVD(化学汽相淀积)方法淀积多晶硅层26。该多晶硅层26构成栅极电极材料(图5A，a8：多晶硅CVD)。
然后，对多晶硅层26进行干蚀刻以形成栅极电极。该电极用作前栅极(图5A，a9：用于形成前栅极的干蚀刻)。
然后，对整个表面进行离子注入以形成LDD(轻度掺杂漏极)。在本实施例中，用磷注入该表面，这样LDD层为N型(N+)(图5A，a10：LDD离子注入)。
然后，通过CVD(化学汽相淀积)方法在整个表面上淀积SiO2膜27(图5A，a11：二氧化硅CVD)。
然后，对整个表面进行干蚀刻以形成侧壁(图5B，a12：侧壁形成)。
然后，进行离子注入以形成源-漏极区域。在本实施例中，用砷注入该表面，这样源-漏极区域为高浓度N型(N++)(图5B，a13：源-漏极离子注入)。
然后，通过CVD方法淀积SiO2膜28(图5B，a14：二氧化硅CVD)。
然后，为从前栅极中取出电极，通过干蚀刻形成接触孔(图5B，a15：用于形成接触孔的干蚀刻)。
接着，为形成电极，淀积导电电极材料层29。作为电极材料，使用通常用作制作集成电路的材料。具体例子包括重金属，例如Al，W，Ti，Cu，Co，Mg，Pt，和Au；以及硅和一金属的合金(硅化物)例如WSi，TiSi，和CoSi。可使用除这些之外的其他任何具有导电性的材料。在本实施例中，通过溅射淀积Al(图5B，a16：Al溅射)。
然后，通过干蚀刻移除不必要电极材料，以形成电极构件(图5B，a17：用于形成电极的干蚀刻)
然后，通过CVD方法淀积SiO2膜30(图5B，a18：二氧化硅CVD)。
然后，为形成多层互联，通过干蚀刻以形成接触孔(图5B，a19：用于形成接触孔的干蚀刻)。
接着，淀积用于为TFT部分遮光的遮光层31。作为用于遮光层的材料，可使用具有遮光性能的任何材料。具体例子包括重金属，例如Al，W，Ti，Cu和Co；以及硅和一金属的合金(硅化物)例如WSi和TiSi。可使用除这些之外的其他任何具有遮光性能的材料。在本实施例中，通过溅射淀积Ti(图5B，a20：BLK(覆盖式)构件溅射)。
然后，通过于蚀刻移除不必要的遮光材料，以形成遮光构件(图5C，a21：用于BLK形成的干蚀刻)。
然后，将粘接剂涂覆于该表面以形成粘接层32。作为该粘接层的材料，使用具有粘接性能的材料。具体的，使用商业上可得的粘接剂或自粘剂。作为可选的接合材料，在该粘接层中，可使用材料例如SOG(旋涂玻璃)、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)和溶胶凝胶。这些材料具有如下性能：所涂覆材料粘附支撑基板，然后暴露于高温以实现粘接。
在研磨和平坦化该材料的表面然后将其粘接基板时，提高了这些接合材料的粘接力。作为另外可选的接合材料，可使用具有可通过加热粘接的性能的材料。例子包括通常用于生产太阳能电池的EVA(乙烯乙酸乙烯酯共聚物树脂)。作为可选的粘接材料，可使用可重复粘接和剥离的自粘材料。在本实施例中，通过使用商业中可得的粘接剂进行粘接。(图5C，a22：涂敷粘接剂)。
接着，将玻璃基板33粘接于半导体器件。玻璃基板33是权利要求书中所限定的第二基板的例子。在该例中，理想的是，在TFT层和该玻璃基板之间无气泡形成。例如，当使用真空层压机在真空中进行粘接时，无气泡形成。使用制造真空气氛的设备在真空气氛中可优势地进行用于粘接的操作。在本实施例中，使用真空层压机进行粘接(图5C，a23：粘接)。
在将半导体器件粘接并固定于玻璃基板33之后，TFT部分在具有多层结构的多孔硅22的一部分处从支撑基板(硅基板21)分离。该分离的半导体基板(硅基板21)可以再次使用。可以使用已知的方法获得分离，例如一种方法，其中，在多孔硅22的一侧施加外力以物理地形成切口，然后将基板机械地剥离；或者一种方法，其中使用超高压水流切割多孔硅(图5C，a24：分离)。
然后，移除残留在分离的表面上的多孔硅22。可通过使用化学药品的蚀刻或在气体气氛中于蚀刻移除多孔硅22。使用旋转蚀刻机作为移除设备时，可形成具有低粗糙度的光滑表面。可选地，可使用研磨器或CMP(化学机械磨光器)。作为该化学药品，可使用具有蚀刻多孔硅性能的试剂。例子包括氢氟酸和硝酸的混合物，氢氟酸、硝酸和醋酸的混合物，和氢氟酸与过氧化氢水溶液的混合物。在本实施例中，通过使用旋转蚀刻机操作用氢氟酸和硝酸的混合物进行蚀刻(图5C，a25：多孔硅移除)。
接着，对在分离的表面上暴露的外延Si层23进行干蚀刻以形成SOI岛(图5C，a26：SOI岛形成)。
然后，通过CVD方法淀积SiO2膜34(图5D，a27：二氧化硅CVD)。
然后，为了形成接触孔，对SiO2膜34进行干蚀刻(图5D，a28：接触孔形成)。
然后，淀积用于为TFT部分遮光的遮光层35。作为用于遮光层的材料，可使用具有遮光性能的任何材料。具体例子包括重金属，例如Al，W，Ti，Cu和Co；以及硅和一金属的合金例如WSi和TiSi。可使用除这些之外的其他任何具有遮光性能材料。在本实施例中，通过溅射淀积钨(W)(图5D，a29：BLK构件溅射)。
然后，通过干蚀刻移除不必要的遮光层35的，以形成遮光构件(图5D，a30：干蚀刻)。
然后，通过CVD方法淀积SiO2膜36(图5D，a31：二氧化硅CVD)。
然后，为形成接触孔，对SiO2膜36进行干蚀刻(图5E，a32：接触孔形成)。
然后，淀积透明电极层37。在该透明电极中，可使用通常用于TFT、太阳能电池或有机EL元件中的材料。例子包括ITO，ZnO，和SnO。在本实施例中，ITO通过溅射淀积(图5E，a33：ITO溅射)。
然后，通过蚀刻移除不必要的透明电极材料，以形成透明电极构件(图5E，a34：透明电极形成)。
这样，完成了TFT单元(构件)(图5F，a35：TFT单元完成)。
此外，装配TFT和在其上具有反电极39的玻璃基板40，使电极39与该TFT面对，二者之间的空间用液晶材料38填充，以完成液晶显示器(图5F，a36：液晶填充)。图6表示本实施例中制作的液晶显示器的示意横截面结构。
(2)实施例2
在本实施例中，描述用于制作具有双栅极晶体管、双侧电容器和双侧上遮光板的液晶显示器的工艺。在图7A，b1到7D，b23和图5A，a1到5F，a36中，相同部分或部位用相同数字表示。
进行包括实施例1中图5A，a1到5B，a17所示的步骤的工艺。因此获得相同的层状结构(图7A，b1)。
然后，通过CVD方法淀积SiO2膜30(图7A，b2：二氧化硅CVD)。
然后，为了形成接触孔，对SiO2膜30进行干蚀刻(图7A，b3：接触孔形成)。
然后，淀积用于为TFT部分遮光的遮光层31。作为用于遮光层的材料，可使用具有遮光性能的任何材料。具体例子包括重金属，例如Al，W，Ti，Cu和Co；以及硅和一金属的合金(硅化物)例如WSi和TiSi。可使用除这些之外的其他任何具有遮光性能材料。在本实施例中，通过溅射淀积Ti(图7A，b4：金属溅射)。
然后，通过干蚀刻移除不必要的遮光材料，以形成遮光构件(图57A，b5：BLK形成)。
然后，将粘接剂涂覆于该表面以形成粘接层32。作为该粘接层的材料，使用具有粘接性能的材料。具体的，使用商业上可得的粘接剂或自粘剂。作为可选的接合材料，在该粘接层中，可使用材料例如SOG、PSG、BPSG和溶胶凝胶。这些材料具有如下性能：所涂覆材料粘附到支撑基板，然后暴露于高温以实现粘接。在研磨和平坦化该材料的表面然后将其粘接基板时，提高了这些接合材料的粘接力。作为另外可选的接合材料，可使用具有可通过加热粘接性能的材料。例子包括通常用于生产太阳能电池的EVA。作为可选的粘接材料，可使用可重复粘接和剥离的自粘材料。在本实施例中，应用SOG。在应用SOG后，对生成物进行烘烤然后打磨，以平坦化该表面(图7A，b6：涂敷粘接剂)。
接着，将玻璃基板33粘接于粘接层32。在该例中，理想的是，TFT层和该玻璃基板之间无气泡形成。在本实施例中，对玻璃基板和已形成了TFT的Si基板进行湿法清洗，这样，该表面变为亲水的。然后，进行粘接。在粘接后，对生成物在高温气氛中进行退火(图7A，b7：基板粘接)。
在将半导体器件粘接并固定于玻璃基板33之后，TFT部分在具有多层结构的多孔硅22的一部分处从支撑基板(硅基板21)分离。该分离的半导体基板可以再次使用(图7B，b8：分离)。
然后，移除残留于分离的表面上的多孔硅22。在本实施例中，通过使用旋转蚀刻机操作用氢氟酸和硝酸的混合物进行的蚀刻(图7B，b9：多孔硅移除)。
然后，对在分离的表面上暴露的外延Si层23进行干蚀刻以形成SOI岛(图7B，b10：SOI岛形成)。
然后，通过CVD方法淀积SiO2膜34。SiO2膜34用作用于背面栅极的栅极氧化膜。同时，也用作用于双侧电容器的绝缘材料。使用具有高介电常数的材料时，可提高该电容器的电容。材料的具体例子包括SiN，PZT，SBT，Al2O3，HfO。此外，可使用在常用半导体器件中使用的高介电常数材料。在本实施例中，如上所述，通过CVD方法淀积SiO2膜34(图7B，b11：二氧化硅CVD)。
然后，为形成接触孔，对SiO2膜34进行干蚀刻(图7B，b12：接触孔形成)。
然后，淀积导电层41，其中，导电层41用作用于背面栅极和双侧电容器的导电电极材料。作为该电极材料，可使用通常用于制作半导体集成电路的导电材料。具体的例子包括重金属，例如Al，W，Ti，Cu，Co和Mg；硅和一金属的合金例如WSi和TiSi。可使用除这些之外的其他任何具有导电性的材料。在本实施例中，通过溅射淀积铝Al(图7B，b13：BLK构件溅射)。
然后，通过干蚀刻移除导电层41不必要的电极材料部分，以形成电极构件(图7C，b14：干蚀刻)。
然后，通过CVD方法淀积SiO2膜42(图7C，b15：二氧化硅CVD)。
接着，淀积用于为TFT部分遮光的遮光层35。作为用于遮光层的材料，可使用具有遮光性能的任何材料。具体例子包括重金属，例如Al，W，Ti，Cu和Co；以及硅和一金属的合金例如WSi和TiSi。可使用除这些之外的其他任何具有遮光性能材料。在本实施例中，通过CVD方法淀积硅化钨(WSi)(图7C，b16：金属溅射)。
然后，通过干蚀刻移除不必要的遮光层35，以形成遮光构件(图7C，b17：用于形成BLK的干蚀刻)。
然后，通过CVD方法淀积SiO2膜36(图7C，b18：二氧化硅CVD)。
然后，为了形成接触孔，对SiO2膜36进行干蚀刻，形成接触孔，从而在透明电极和漏极区之间实现导电(图7C，b19：接触孔形成)。
然后，形成透明电极37。作为透明电极材料，如结合实施例1中图5-5a33所示的步骤所描述的，可使用常用的透明电极材料。在本实施例中，使用ITO(图7D，b20：ITO膜溅射)。
然后，通过蚀刻移除不必要的透明电极材料，以形成透明电极构件(图7D，b21：透明电极形成)。
这样，完成了TFT单元(构件)(图7D，b22)。
此外，装配TFT和在其上具有反电极39的玻璃基板40，使电极39与该TFT面对，二者之间的空间用液晶材料38填充，以完成液晶显示器(图7D，b23：液晶填充和LCD面板完成)。图8表示本实施例中制作的液晶显示器的示意横截面结构。
(3)实施例3
在本实施例中，描述用于制作具有双栅极晶体管、一侧上电容器和在双侧上遮光板的液晶显示器的工艺。这里描述在图9A到9D中所示的一系列制作步骤。在图9A，c1到9D，c15；图5A，a1到5F，a36和图7A，b1到7D，b23中，相同部分或部位用相同数字表示。
进行包括实施例1中的图5A，a1到5D，a27所示的步骤的工艺。这里通过CVD方法淀积SiO2膜34。同实施例2中图7B，b13所示的步骤，SiO2膜34用作用于背面栅极的栅极氧化膜和用于双侧电容器的绝缘材料。使用具有高介电常数的材料时，可提高该电容器的电容。在本实施例中，如上所述，通过CVD方法淀积SiO2膜34(图9A，c1)。
然后，为了形成接触孔，对SiO2膜34进行干蚀刻(图9A，c2：接触孔形成)。
然后，为于TFT的外围部分对SiO2膜34进行干蚀刻，以形成沟槽43，以此为TFT的侧边区域遮光(图9A，c3：用于侧边遮光板的孔的形成)。
接着，淀积导电层41，其中，导电层41用作用于背面栅极和双侧电容器的导电电极材料。作为该电极材料，可使用通常用于制作半导体集成电路的导电材料。在这种情况下，优选地使用可完全填充沟槽43的材料和淀积方法。这些材料的具体例子包括重金属，例如Al，W，Ti，Cu，Co、Mg、Pt和Au；以及硅和一金属的合金例如WSi和TiSi。可使用除这些之外的其他任何具有导电性的材料。在本实施例中，通过CVD法淀积WSi。导电层41用于在随后步骤中接合布线到透明电极(图9A，c4：BLK构件溅射)。
然后，通过干蚀刻移除不必要的电极材料(遮光材料)，以形成电极构件。如图所示，该电极构件也用作在图中看在垂直和水平方向上遮光的遮光层(图9A，c5：BLK形成)。
然后，通过CVD方法淀积SiO2膜42(图9B，c6：二氧化硅CVD)。
然后，为了形成接触孔，对SiO2膜42进行干蚀刻。形成接触孔以实现透明电极(下文描述透明电极37)和漏极部分之间的导电(图9B，c7：接触孔形成)。
然后，淀积用于为TFT部分遮光的遮光层35。遮光层35在随后步骤中接合布线于透明电极。作为用于遮光层的材料，可使用具有遮光性能的任何材料。具体例子包括重金属，例如Al，W，Ti，Cu和Co；以及硅和一金属的合金例如WSi和TiSi。可使用除这些之外的其他任何具有遮光性能材料。在本实施例中，通过CVD方法淀积硅化钛(TiSi)(图9B，c8：BLK构件溅射)。
然后，通过干蚀刻移除不必要的遮光层35，以形成遮光构件(图9B，c9：BLK形成)。
然后，通过CVD方法淀积SiO2膜36(图9B，c10：二氧化硅CVD)。
然后，为了形成接触孔，对SiO2膜36进行干蚀刻。形成接触孔以实现透明电极和漏极部分之间的导电(图9C，c11：接触孔形成)。
接着，淀积透明电极层37。作为透明电极，如实施例1中图5E，a33所示的步骤，使用常用的透明电极材料。在本实施例中，通过溅射淀积ITO(图9C，C12：ITO溅射)。
然后，通过蚀刻移除不必要的透明电极材料，以形成透明电极构件(图9C，c13：透明电极形成)。
这样，完成了TFT单元(构件)(图9D，c14：TFT单元完成)。
此外，装配TFT和在其上具有反电极39的玻璃基板40，使电极39与该TFT面对，二者之间的空间用液晶材料38填充，以完成液晶显示器(图9D，c15：LCD面板完成)。图10表示本实施例中制作的液晶显示器的示意横截面结构。
(4)实施例4
在本实施例中，描述用于制作具有双栅极晶体管、双侧电容器和完整(四侧)遮光板的液晶显示器的另一工艺。在图11A，d1到11F，d26和用于描述上述其他实施例的图中，相同部分或部位用相同数字表示。
进行包括实施例1如图5A，a1到5B，a19所示步骤的工艺。因此，可获得相同层状结构。图11A，d1表示一种状态，其中，已经对构成最上层的SiO2膜30进行了干蚀刻以形成接触孔(图11A，d1)。
然后，为了形成多层互联，淀积导电电极材料以形成导电层44。作为电极材料，使用常用于形成半导体集成电路的材料。具体例子包括重金属，例如Al，W，Ti，Cu，Co，Mg，Pt，和Au；硅和一金属的合金(硅化物)例如WSi、TiSi和CoSi。可使用除这些之外的其他任何具有导电性的材料。在本实施例中，通过溅射淀积Al(图11A，d2：Al溅射)。
然后，通过干蚀刻移除不必要的多层互联材料，以形成电极构件(图11A，d3：电极形成)
然后，通过CVD方法淀积SiO2膜45(图11A，d4：二氧化硅CVD)。
接着，淀积用于为TFT部分遮光的遮光层31。作为用于遮光层的材料，可使用具有遮光性能的任何材料。具体例子包括重金属，例如Al，W，Ti，Cu和Co；以及硅和一金属的合金(硅化物)例如WSi和TiSi。可使用除这些之外的其他任何具有遮光性能材料。在本实施例中，通过溅射淀积Ti(图11A，d5：BLK材料溅射)。
然后，通过干蚀刻移除不必要的遮光材料，以形成遮光构件(图11A，d6：BLK形成)。
然后，将粘接剂涂覆于该表面以形成粘接层32。与实施例1中图5-3a22所示的步骤相似，作为该粘接层的材料，使用具有粘接性能的材料。在本实施例中，使用溶胶凝胶(图11A，d7：涂敷粘接剂)。
然后，将玻璃基板33粘接于所述半导体器件。在本实施例中，在粘接之后，对生成物进行热退火(图11B，d8：粘接至玻璃基板)。
在将半导体器件粘接并固定于玻璃基板33之后，TFT部分在具有多层结构的多孔硅22的一部分处从支撑基板(硅基板21)分离。该分离的半导体基板可以再次使用(图11B，d9：分离)。
然后，移除残留于分离的表面上的多孔硅22。在该多孔硅的移除中，通过使用旋转蚀刻机操作用氢氟酸和硝酸的混合物进行蚀刻(图11B，d10：多孔硅移除)。
然后，对在分离的表面上暴露的外延Si层23进行干蚀刻以形成SOI岛(图11B，d11：SOI岛形成)。
然后，通过CVD方法淀积SiO2膜34。与实施例2中图7-2b13所示的步骤相似，SiO2膜34用作用于背面栅极的栅极氧化膜和用于双侧电容器的绝缘材料。使用具有高介电常数的材料时，可提高该电容器的电容。在本实施例中，如上所述，SiO2膜34通过CVD方法淀积(图11B，d12：二氧化硅CVD)。
然后，为形成接触孔，对SiO2膜34进行干蚀刻(图11C，d13：接触孔形成)。
用与实施例3中相同的方式对于TFT的外围部分对SiO2膜34进行干蚀刻，以形成沟槽43，以此为TFT的侧边区域遮光(图11C，d14：用于侧边遮光板的孔的形成)。
接着，淀积导电层41，其中，导电层41用作用于背面栅极和双侧电容器的导电电极材料。作为该电极材料，可使用通常用于制作半导体集成电路的导电材料。在这种情况下，优选地使用可完全填充沟槽43的材料和淀积方法。这些材料的具体例子包括重金属，例如Al，W，Ti，Cu，Co、Mg、Pt和Au；以及硅和一金属的合金例如WSi和TiSi。可使用除这些之外的其他任何具有导电性的材料。在本实施例中，通过CVD方法淀积WSi。导电层41用于在随后步骤中接合布线和透明电极(图11C，d15：BLK构件溅射)。
然后，通过干蚀刻移除不必要的电极材料，以形成电极构件。该电极构件也用作在图中的方向看在垂直和水平方向上遮光的遮光层(图11C，d16：BLK形成)。
然后，通过CVD方法淀积SiO2膜42(图11C，d17：二氧化硅CVD)。
然后，为了形成接触孔，对SiO2膜42进行干蚀刻。(图11D，d18：接触孔形成)。
然后，淀积用于为TFT部分遮光的遮光层35。遮光层35在随后步骤中接合布线于透明电极。作为用于遮光层的材料，可使用具有遮光性能的任何材料。具体例子包括重金属，例如Al，W，Ti，Cu和Co和硅和一金属的合金例如WSi和TiSi。可使用除这些之外的其他任何具有遮光性能材料。在本实施例中，通过CVD方法淀积硅化钛(TiSi)(图11D，d19：BLK构件溅射)。
然后，通过干蚀刻移除不必要的遮光层35，以形成遮光构件(图11D，d20：BLK形成)。
然后，通过CVD方法淀积SiO2膜36(图11D，d21：二氧化硅CVD)。
然后，为形成接触孔，对SiO2膜36进行干蚀刻。形成接触孔以实现透明电极和漏极部分之间的导电(图11E，d22：接触孔形成)。
接着，淀积透明电极层37。作为透明电极材料，如实施例1中图5F，a33所示的步骤，使用常用的透明电极材料。在本实施例中，通过溅射淀积ITO(图11E，d23：ITO溅射)。
然后，通过蚀刻移除不必要的透明电极材料，以形成透明电极构件(图11E，d24：透明电极形成)。
这样，完成了TFT单元(构件)(图11E，d25：TFT完成)。
此外，装配TFT和在其上具有反电极39的玻璃基板40，使电极39与该TFT面对，二者之间的空间以液晶材料38填充，以完成液晶显示器(图11F，d26：LCD面板完成)。图12表示本实施例中制作的液晶显示器的示意横截面结构。
(5)实施例5
在本实施例中，描述用于制作具有双栅极晶体管、双侧电容器和完整(四侧)遮光板(无侧壁)的液晶显示器的另一工艺。在图13A，e1到13C，e5和用于描述上述其他实施例的图中，相同部分或部位用相同数字表示。
进行包括实施例1中图5A，a1到a10所示步骤的工艺。在该阶段，获得层状结构，其中，在通过干蚀刻处理成为电极构件的多晶硅层26的上表面淀积SiO2膜27(图13A，e1)。
然后，根据抗蚀剂图案进行干蚀刻。形成抗蚀剂图案，从而形成LDD结构(图13A，e2：形成抗蚀剂图案)。
然后，进行包括实施例1中图5B，a13到a18所示步骤的工艺。具体地，进行通过离子注入以形成源-漏极区域的步骤、形成接触孔的步骤，形成电极的步骤等(图13B，e3)。
然后，进行包括实施例4中图11A，d1到11F，d25所示步骤的工艺。具体地，依次进行形成多层互联电极的步骤，形成遮光层的步骤，粘接至玻璃基板上和从硅基板21分离的步骤和其他步骤，这样完成TFT单元(图13C，e4：TFT单元完成)。
此外，装配TFT和在其上具有反电极39的玻璃基板40，使电极39与该TFT面对，二者之间的空间用液晶材料38填充，以完成液晶显示器。得到的结构与图12表示的横截面结构相同。(图13C，e5：LCD面板完成)。
(6)实施例6
在本实施例中，描述用于制作具有双栅极晶体管、双侧电容器和完整(四侧)遮光板的液晶显示器的工艺。在本实施例中，多晶硅栅极用作布线。在图14和用于描述上述其他实施例的图中，相同部分或部位用相同数字表示。
进行包括实施例1中图5A，a1到5B，a18所示步骤的工艺。这里，栅极电极的上部分中无接触孔形成。接触孔只在源部分形成。
然后，跳过实施例1中图5B，a19所示步骤，进行包括图5B，a20到5D，a27所示步骤的工艺。具体地，依次进行堆叠遮光层31的步骤、粘接至玻璃基板和从硅基板21分离的步骤、形成SOI岛的步骤和其他步骤。
接着，进行包括实施例4中图11C，d13到11F，d25所示步骤的工艺。具体地，进行直到完成TFT单元的步骤。
此外，装配TFT和在其上具有反电极39的玻璃基板40，使电极39于该TFT面对，二者之间的空间以液晶材料38填充(图14，f4：LCD面板完成)生成结构与图15表示的横截面结构相同。
(7)实施例7
在本实施例中，描述上述实施例4的变形。图16，g1和g2表示TFT单元层状结构的例子和完成的液晶显示器的层状结构的例子。此外，图17表示示意横截面结构。在图16，g1和g2以及描述上述其他实施例的图中，相同部分或部位用相同数字表示。
图16，g1和g2所示的层状结构和实施例4的不同在于，源电极由多层电极44构成，栅电极由单层构成。另一不同在于，形成用于双侧电容器的电极构件(金属材料)46，而绝缘层47形成于电极构件46和遮光层35之间。
(8)实施例8
在本实施例中，描述通过结合上述实施例1和2获得的变形。具体地，在本实施例中，表示具有单栅极晶体管(无LDD)、双侧电容器和在单侧上的遮光板的液晶显示器的结构的例子。图18表示制作的液晶显示器的示意横截面结构。在图18和描述上述其他实施例的图中，相同部分或部位用相同数字表示。
当前公开的实施例应当考虑为说明性的而非限定性的。本发明的范围通过所附权利要求书而不是通过前述描述表示，且与其等同的意义和范围内产生的变化旨在包含于其内。

Claims (25)

1.制作薄膜半导体器件的工艺，所述工艺包括下列步骤：
依次在第一基板上通过阳极化形成多孔层、形成薄膜半导体层和使用所述薄膜半导体层的半导体器件；
在所述半导体器件和另一半导体器件之间形成布线；
粘接所述第一基板与第二基板；
将粘接到所述第二基板上的所述半导体器件与所述第一基板分离；
从所述第二基板的分离的表面部分地移除所述薄膜半导体层，以使所述半导体器件与另一半导体器件电绝缘；和
在所述第二基板的所述分离的表面上形成一绝缘体。
2.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述第一基板包括单晶半导体材料。
3.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述第一基板包括元素半导体或化合物半导体。
4.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述薄膜半导体层包括单晶半导体材料。
5.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述薄膜半导体层包括元素半导体或化合物半导体。
6.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述薄膜半导体层的厚度为几百埃到1μm。
7.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述半导体器件包括MIS结构、PN结结构、双极晶体管结构、激光振荡结构和CCD结构中的任何一种结构。
8.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述半导体器件包括MIS晶体管。
9.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述半导体器件包括双栅极结构MIS晶体管的层状结构的一部分。
10.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述半导体器件包括形成于所述薄膜半导体层两侧上的电容器的层状结构的一部分。
11.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述布线包括包含铝、钨、硅化钨、金、银、铜、铂和钛中任何一种的材料。
12.根据权利要求1的制作薄膜半导体器件的工艺；
其中，在所述粘接步骤中，在所述薄膜半导体层和所述第二基板之间涂覆粘接剂。
13.根据权利要求1的制作薄膜半导体器件的工艺；
其中，在所述粘接步骤中，通过在所述薄膜半导体层的表面和所述第二基板的表面相互接触的状态下加热而进行接合。
14.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述粘接步骤在真空气氛中进行。
15.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述移除步骤包括在用掩模覆盖所述半导体器件时蚀刻所述薄膜半导体层的步骤、或用于通过激光照射以切割所述薄膜半导体层的步骤。
16.根据权利要求1的制作薄膜半导体器件的工艺；
其中，所述绝缘体包括硅化合物作为材料。
17.根据权利要求1的制作薄膜半导体器件的工艺；还包括如下步骤：
在所述第二基板的所述分离的表面上部分地移除所述绝缘体，以暴露所述半导体器件的一部分。
18.根据权利要求17的制作薄膜半导体器件的工艺；
其中，用于在所述半导体器件的暴露部分上形成导电材料的导电材料是光学透明的材料。
19.根据权利要求18的制作薄膜半导体器件的工艺；
其中，所述光学透明材料是包含铟、钛和氧的化合物，锡和氧的化合物以及锌和氧的化合物中的任何一种材料。
20.根据权利要求17的制作薄膜半导体器件的工艺；
其中，用于在所述半导体器件的所述暴露部分上形成导电材料的所述导电材料为金属。
21.根据权利要求20的制作薄膜半导体器件的工艺；
其中，所述金属是包含铝、钨、金、银、铜、铂和钛中任何一种的材料。
22.制作薄膜半导体器件的工艺，所述工艺包括下列步骤：
依次在第一基板上通过阳极化形成多孔层、形成薄膜半导体层和使用所述薄膜半导体层的半导体器件；
在所述半导体器件和另一半导体器件之间形成布线；
在所述布线上形成遮光层；
粘接所述第一基板与第二基板；
将粘接到所述第二基板上的所述半导体器件与所述第一基板分离；
从所述第二基板的分离的表面部分地移除所述薄膜半导体层，并以此使所述半导体器件与另一半导体器件绝缘；和
在所述第二基板的所述分离的表面上形成一绝缘体。
23.根据权利要求22的制作薄膜半导体器件的工艺；
其中，所述遮光层是包含一金属的材料。
24.根据权利要求23的制作薄膜半导体器件的工艺；
其中，在所述遮光层中使用的所述金属是包含铝、钨、金、银、铜、铂和钛中任何一种的材料。
25.制作薄膜半导体器件的工艺，所述工艺包括下列步骤：
依次在第一基板上通过阳极化形成多孔层、形成薄膜半导体层和使用所述薄膜半导体层的半导体器件；
在所述半导体器件和另一半导体器件之间形成布线；
粘接所述第一基板与第二基板；
将粘接到所述第二基板上的所述半导体器件与所述第一基板分离；
从所述第二基板的分离的表面部分地移除所述薄膜半导体层，并以此使所述半导体器件与另一半导体器件绝缘；和
在所述第二基板的所述分离的表面上形成一绝缘体
在所述第二基板的所述分离的表面上形成遮光层。
CNB2004100903283A 2003-09-17 2004-09-17 制作薄膜半导体器件的工艺以及液晶显示器 Expired - Fee Related CN100394563C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003323871A JP4554180B2 (ja) 2003-09-17 2003-09-17 薄膜半導体デバイスの製造方法
JP323871/2003 2003-09-17
JP323871/03 2003-09-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200710089611A Division CN100578808C (zh) 2003-09-17 2004-09-17 薄膜半导体器件、其制造工艺以及液晶显示器

Publications (2)

Publication Number Publication Date
CN1599067A CN1599067A (zh) 2005-03-23
CN100394563C true CN100394563C (zh) 2008-06-11

Family

ID=34270043

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200710089611A Expired - Fee Related CN100578808C (zh) 2003-09-17 2004-09-17 薄膜半导体器件、其制造工艺以及液晶显示器
CNB2004100903283A Expired - Fee Related CN100394563C (zh) 2003-09-17 2004-09-17 制作薄膜半导体器件的工艺以及液晶显示器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200710089611A Expired - Fee Related CN100578808C (zh) 2003-09-17 2004-09-17 薄膜半导体器件、其制造工艺以及液晶显示器

Country Status (3)

Country Link
US (3) US7626200B2 (zh)
JP (1) JP4554180B2 (zh)
CN (2) CN100578808C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105448B2 (en) * 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
JP4165655B2 (ja) * 2005-02-25 2008-10-15 本田技研工業株式会社 電解装置、電気化学反応型膜装置及び多孔質導電体
TWI285059B (en) * 2005-04-15 2007-08-01 Au Optronics Corp Fabrication method for organic electroluminescent element comprising an LTPS-TFT
US7385234B2 (en) * 2005-04-27 2008-06-10 International Business Machines Corporation Memory and logic devices using electronically scannable multiplexing devices
US7352029B2 (en) 2005-04-27 2008-04-01 International Business Machines Corporation Electronically scannable multiplexing device
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7611937B2 (en) * 2005-06-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with hybrid crystal orientations
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
FR2893750B1 (fr) * 2005-11-22 2008-03-14 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
KR101157983B1 (ko) * 2005-12-26 2012-06-25 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법
US8389976B2 (en) * 2006-12-29 2013-03-05 Intel Corporation Methods of forming carbon nanotube transistors for high speed circuit operation and structures formed thereby
JP5322408B2 (ja) * 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2009200315A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd 半導体装置の製造方法
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7947523B2 (en) * 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2010041045A (ja) 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010045287A (ja) * 2008-08-18 2010-02-25 Sony Corp 素子の移載方法
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5487625B2 (ja) * 2009-01-22 2014-05-07 ソニー株式会社 半導体装置
JP5521339B2 (ja) * 2009-02-05 2014-06-11 信越半導体株式会社 多層膜付き半導体ウェーハの製造方法及び半導体デバイスの製造方法
JP5494115B2 (ja) * 2010-03-29 2014-05-14 ソニー株式会社 表示装置及び電子機器
FR2970811B1 (fr) * 2011-01-24 2013-01-25 Commissariat Energie Atomique Dispositif a effet de champ muni d'une contre-électrode amincie et procédé de réalisation
WO2013009833A1 (en) * 2011-07-11 2013-01-17 King Abdullah University Of Science And Technology Integrated circuit manufacturing for low-profile and flexible devices
JP2015128003A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 表示装置および電子機器
KR20160119808A (ko) * 2014-02-10 2016-10-14 렌슬러 폴리테크닉 인스티튜트 반도체의 선택적 전기화학적 에칭
CN105097941B (zh) * 2015-05-28 2019-02-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US9768109B2 (en) 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
WO2017223296A1 (en) * 2016-06-24 2017-12-28 Crystal Solar Inc. Semiconductor layer separation from single crystal silicon substrate by infrared irradiation of porous silicon separation layer
CN106935658B (zh) * 2017-05-05 2021-03-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
JP2022034881A (ja) 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の再利用方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198020A (zh) * 1997-03-27 1998-11-04 佳能株式会社 用于生产半导体衬底的方法
JPH11214720A (ja) * 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
CN1225500A (zh) * 1997-12-26 1999-08-11 佳能株式会社 半导体产品及其制造方法
US6211038B1 (en) * 1997-03-27 2001-04-03 Canon Kabushiki Kaisha Semiconductor device, and method for manufacturing the same
US20020000242A1 (en) * 1996-10-31 2002-01-03 Takeshi Matushiita Thin-film semiconductor device and its manufacturing method and apparatus and thin-film semiconductor solar cell module and its manufacturing method
US6426274B1 (en) * 1995-02-02 2002-07-30 Sony Corporation Method for making thin film semiconductor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737780B2 (ja) * 1987-08-24 1998-04-08 ソニー株式会社 Ｍｏｓトランジスタ
JP2666293B2 (ja) * 1987-08-31 1997-10-22 ソニー株式会社 Ｍｏｓトランジスタの製造方法
JPS6453459U (zh) 1987-09-30 1989-04-03
JP3176072B2 (ja) * 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP3893645B2 (ja) * 1996-03-18 2007-03-14 ソニー株式会社 薄膜半導体装置およびｉｃカードの製造方法
JP3948035B2 (ja) * 1996-10-18 2007-07-25 ソニー株式会社 張り合わせｓｏｉ基板の作成方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3647176B2 (ja) * 1996-12-27 2005-05-11 キヤノン株式会社 半導体基材及び太陽電池の製造方法及びその製造装置
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
TW491952B (en) * 1999-09-27 2002-06-21 Seiko Epson Corp Optoelectic apparatus and electronic apparatus
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426274B1 (en) * 1995-02-02 2002-07-30 Sony Corporation Method for making thin film semiconductor
US20020000242A1 (en) * 1996-10-31 2002-01-03 Takeshi Matushiita Thin-film semiconductor device and its manufacturing method and apparatus and thin-film semiconductor solar cell module and its manufacturing method
CN1198020A (zh) * 1997-03-27 1998-11-04 佳能株式会社 用于生产半导体衬底的方法
US6211038B1 (en) * 1997-03-27 2001-04-03 Canon Kabushiki Kaisha Semiconductor device, and method for manufacturing the same
CN1225500A (zh) * 1997-12-26 1999-08-11 佳能株式会社 半导体产品及其制造方法
JPH11214720A (ja) * 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法

Also Published As

Publication number Publication date
US20060281235A1 (en) 2006-12-14
CN100578808C (zh) 2010-01-06
US7696020B2 (en) 2010-04-13
US7804094B2 (en) 2010-09-28
US7626200B2 (en) 2009-12-01
CN1599067A (zh) 2005-03-23
CN101026187A (zh) 2007-08-29
JP2005093625A (ja) 2005-04-07
US20090224267A1 (en) 2009-09-10
US20050059219A1 (en) 2005-03-17
JP4554180B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
CN100394563C (zh) 制作薄膜半导体器件的工艺以及液晶显示器
US7919392B2 (en) Semiconductor device and method of manufacturing the same
JP3314345B2 (ja) 高移動度薄膜トランジスタを製造する方法および複数の高移動度薄膜トランジスタ
JP2008124392A (ja) 半導体装置、その製造方法及び表示装置
JPH03278466A (ja) 薄膜トランジスタおよびその製造方法
US9466651B2 (en) Flexible active matrix display
US20070010075A1 (en) Semiconductor device and method for manufacturing same
JP2002305293A (ja) 半導体部材の製造方法及び半導体装置の製造方法
CN1691350A (zh) 在体硅和soi mos器件中制造无位错应力沟道的结构和方法
US11362216B2 (en) Active device substrate and manufacturing method thereof
EP0558007B1 (en) Electrical connection between a region of silicon and a film of oxide containing indium
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
CN1897286A (zh) 半导体结构及其制造方法
JPH11102907A (ja) 半導体装置の製造方法および絶縁膜形成装置
US7790581B2 (en) Semiconductor substrate with multiple crystallographic orientations
JP3101779B2 (ja) 液晶表示装置
EP0558055B1 (en) Semiconductor device comprising an ITO film
CN114335139A (zh) 一种基于fdsoi mosfet的esd结构及其制备方法
JPH05210116A (ja) 液晶表示装置
CN112242406A (zh) 阵列基板及其制作方法、显示装置
KR20010077815A (ko) 박막소자 제조방법
JPH05218018A (ja) 半導体装置
JPH06291313A (ja) アルミ配線基板とその製造方法及び半導体装置の製造方法
KR20020030970A (ko) 박막소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080611

Termination date: 20130917