WO2022219767A1 - メモリ素子を有する半導体装置 - Google Patents

メモリ素子を有する半導体装置 Download PDF

Info

Publication number
WO2022219767A1
WO2022219767A1 PCT/JP2021/015533 JP2021015533W WO2022219767A1 WO 2022219767 A1 WO2022219767 A1 WO 2022219767A1 JP 2021015533 W JP2021015533 W JP 2021015533W WO 2022219767 A1 WO2022219767 A1 WO 2022219767A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gate conductor
gate
semiconductor
conductor layer
Prior art date
Application number
PCT/JP2021/015533
Other languages
English (en)
French (fr)
Inventor
望 原田
康司 作井
Original Assignee
ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
望 原田
康司 作井
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニサンティス エレクトロニクス シンガポール プライベート リミテッド, 望 原田, 康司 作井 filed Critical ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
Priority to PCT/JP2021/015533 priority Critical patent/WO2022219767A1/ja
Priority to TW111109885A priority patent/TWI800309B/zh
Priority to US17/717,808 priority patent/US11776609B2/en
Publication of WO2022219767A1 publication Critical patent/WO2022219767A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells

Definitions

  • the present invention relates to a semiconductor device having memory elements.
  • the channel In a normal planar MOS transistor, the channel extends horizontally along the upper surface of the semiconductor substrate. In contrast, the SGT channel extends in a direction perpendicular to the upper surface of the semiconductor substrate (see Patent Document 1 and Non-Patent Document 1, for example). For this reason, the SGT enables a higher density semiconductor device compared to a planar MOS transistor.
  • a DRAM Dynamic Random Access Memory
  • a PCM Phase Change Memory
  • Non-Patent Document 4 RRAM (Resistive Random Access Memory, see, for example, Non-Patent Document 4), MRAM (Magneto-resistive Random Access Memory, see, for example, Non-Patent Document 5) that changes the resistance by changing the direction of the magnetic spin by current ) can be highly integrated.
  • DRAM memory cell see Non-Patent Document 6
  • the present application relates to a semiconductor device having a dynamic flash memory that does not have resistance change elements or capacitors and can be configured only with MOS transistors.
  • FIG. 7 shows the write operation of a DRAM memory cell composed of a single MOS transistor without the capacitor described above
  • FIG. 8 shows the problem in operation
  • FIG. 7 shows the write operation of the DRAM memory cell.
  • FIG. 7(a) shows a "1" write state.
  • the memory cell is formed on the SOI substrate 101 and includes a source N + layer 103 (hereinafter, a semiconductor region containing a high concentration of donor impurities is referred to as an “N + layer”) to which a source line SL is connected, a bit line A drain N + layer 104 to which BL is connected, a gate conductive layer 105 to which a word line WL is connected, and a floating body 102 of a MOS transistor 110a. constitutes a DRAM memory cell.
  • the SiO 2 layer 101 of the SOI substrate is in contact directly below the floating body 102 .
  • the MOS transistor 110a When "1" is written to the memory cell constituted by one MOS transistor 110a, the MOS transistor 110a is operated in the linear region. That is, the electron channel 107 extending from the source N + layer 103 has a pinch-off point 108 and does not reach the drain N + layer 104 connected to the bit line. In this way, both the bit line BL connected to the drain N + layer 104 and the word line WL connected to the gate conductive layer 105 are set at a high voltage, and the gate voltage is set to about 1/2 of the drain voltage. , the electric field strength is maximized at the pinch-off point 108 near the drain N + layer 104 .
  • the holes 106 generated at the same time charge the floating body 102 . In this case, the generated holes contribute as increments of majority carriers because the floating body 102 is P-type Si.
  • the floating body 102 is filled with the generated holes 106, and when the voltage of the floating body 102 becomes higher than that of the source N + layer 103 by Vb or more, the generated holes are discharged to the source N + layer 103.
  • Vb is the built-in voltage of the PN junction between the source N + layer 103 and the floating body 102 of the P layer, which is about 0.7V.
  • FIG. 7B shows the floating body 102 saturated with the generated holes 106 .
  • FIG. 7(c) shows how the "1" write state is rewritten to the "0" write state.
  • the voltage of the bit line BL is negatively biased, and the PN junction between the drain N + layer 104 and the floating body 102 of the P layer is forward biased.
  • the holes 106 previously generated in the floating body 102 in the previous cycle flow to the drain N + layer 104 connected to the bit line BL.
  • FIG. 7(b) filled with the generated holes 106 and 110b (FIG. 7(c)) from which the generated holes are ejected are stored.
  • the state of the memory cell is obtained.
  • the floating body 102 potential of the memory cell 110a filled with holes 106 will be higher than the floating body 102 without the generated holes. Therefore, the threshold voltage of memory cell 110a is lower than that of memory cell 110b. This state is shown in FIG. 7(d).
  • ⁇ 0.8.
  • FIG. 9(a) shows the "1" write state
  • FIG. 9(b) shows the "0" write state.
  • Vb is written to the floating body 102 by writing "1”
  • the floating body 102 is pulled down to a negative bias when the word line returns to 0 V at the end of writing.
  • the potential difference margin between "1” and “0” cannot be made sufficiently large because the negative bias becomes even deeper.
  • This small operating margin is a major problem of the present DRAM memory cell.
  • the problem is how to form peripheral circuits for driving the DRAM memory cells on the same substrate.
  • Critoloveanu “A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration,” Electron Device Letters, Vol. 35, No.2, pp. 179-181 (2012) T. Ohsawa, K. Fujita, T. Higashi, Y. Iwata, T. Kajiyama, Y. Asao, and K. Sunouchi: “Memory design using a one-transistor gain cell on SOI,” IEEE JSSC, vol.37, No.11, pp1510-1522 (2002). T. Shino, N. Kusunoki, T. Higashi, T. Ohsawa, K. Fujita, K. Hatsuda, N. Ikumi, F.
  • a semiconductor device having a memory element includes: A semiconductor device having a memory element including a dynamic flash memory cell and an SGT transistor,
  • the dynamic flash memory cell comprises: a first semiconductor pillar standing on a substrate in a direction perpendicular to the substrate; a first impurity layer connected to the bottom of the first semiconductor pillar; a second impurity layer on or connected to the top of the first semiconductor pillar; a first gate insulating layer surrounding a lower portion of the first semiconductor pillar and in contact with the first impurity layer; a second gate insulating layer in contact with the first gate insulating layer and surrounding an upper portion of the first semiconductor pillar; a first gate conductor layer surrounding the first gate insulating layer; a second gate conductor layer surrounding the second gate insulating layer; a first insulating layer between the first gate conductor layer and the second gate conductor layer; By controlling the voltage applied to the first impurity layer, the second impurity layer, the first gate conductor layer, and
  • the SGT transistor is a second semiconductor pillar standing on the substrate in a direction perpendicular to the substrate; a second insulating layer surrounding the lower portion of the second semiconductor pillar; a third impurity layer connected to the lower end of the second semiconductor pillar region above the second insulating layer, and a fourth impurity layer connected to the upper end thereof; a third gate insulating layer surrounding the second semiconductor pillar between the third impurity layer and the fourth impurity layer; a third gate conductor layer surrounding the third gate insulating layer; bottoms and tops of the first semiconductor pillar and the second semiconductor pillar are at the same position in the vertical direction; (first invention).
  • the position of the lower end of the second gate conductor layer and the position of the lower end of the third gate conductor layer are the same in the vertical direction (second invention).
  • the first invention is characterized in that the second impurity layer and the fourth impurity layer are located at the same position in the vertical direction (third invention).
  • the second impurity layer and the fourth impurity layer contain the same donor impurity atoms and are made of the same semiconductor matrix (fourth invention).
  • the wiring connected to the first impurity layer is a source line
  • the wiring connected to the second impurity layer is a bit line
  • the wiring connected to the first gate conductor layer is the first line
  • the wiring connected to the second gate conductor layer and the third gate conductor layer is a word line, the source line, the bit line, the first drive control line,
  • the memory erasing operation and the memory writing operation are performed by voltages applied to the word lines (a fifth invention).
  • the first gate capacitance between the first gate conductor layer and the first semiconductor pillar is the capacitance between the second gate conductor layer and the first semiconductor pillar. It is characterized by being larger than the second gate capacitance (sixth invention).
  • FIG. 1 is a structural diagram of a dynamic flash memory device according to the first embodiment
  • FIG. FIG. 3 is a diagram for explaining an erase operation mechanism of the dynamic flash memory device according to the first embodiment
  • FIG. 2 is a diagram for explaining a write operation mechanism of the dynamic flash memory device according to the first embodiment
  • FIG. FIG. 2 is a diagram for explaining a read operation mechanism of the dynamic flash memory device according to the first embodiment
  • FIG. FIG. 2 is a diagram for explaining a read operation mechanism of the dynamic flash memory device according to the first embodiment
  • FIG. FIG. 2 is a diagram for explaining the structure of the dynamic flash memory cell according to the first embodiment and the SGT transistor used in the drive circuit and signal processing circuit of this dynamic flash memory cell
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 10 is a diagram for explaining a manufacturing method for forming a dynamic flash memory cell and an SGT transistor according to the second embodiment on the same substrate;
  • FIG. 4 is a diagram for explaining operational problems of a conventional DRAM memory cell that does not have a capacitor;
  • FIG. 4 is a diagram for explaining operational problems of a conventional DRAM memory cell that does not have a capacitor;
  • FIG. 2 illustrates a read operation of a DRAM memory cell without a conventional capacitor;
  • dynamic flash memory a memory device using semiconductor elements (hereinafter referred to as dynamic flash memory) according to the present invention will be described with reference to the drawings. Then, the dynamic flash memory cell, and the drive circuit and signal processing circuit provided on the same substrate connected to the dynamic flash memory cell are formed using SGT transistors. do.
  • FIG. 1 The structure and operation mechanism of the dynamic flash memory cell according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 5.
  • FIG. 1 The structure of a dynamic flash memory cell will be described with reference to FIG. Then, a data erasing mechanism will be described with reference to FIG. 2, a data writing mechanism will be described with reference to FIG. 3, and a data writing mechanism will be described with reference to FIG.
  • the structure of the memory cell of the dynamic flash memory and the SGT transistor formed on the same substrate will be described with reference to FIG.
  • FIG. 1 shows the structure of a dynamic flash memory cell according to a first embodiment of the invention.
  • Silicon pillars 2 having a conductivity type of P-type or i-type (intrinsic type) are placed on a substrate 1 (which is an example of the “substrate” in the scope of claims) from the bottom (“first semiconductor pillars” in the scope of claims).
  • the silicon pillar (hereinafter, the silicon pillar is referred to as “Si pillar”)
  • the N + layer 3a (which is an example of the “first impurity layer” in the scope of claims) connected to the bottom of the Si pillar 2 ) and an N + layer 3b (which is an example of the “second impurity layer” in the scope of claims) connected to the top of the Si pillar 2 are formed.
  • N + layer 3a and N + layer 3b serves as a source
  • the other serves as a drain.
  • a channel region 7 is formed between the N + layer 3 a and the N + layer 3 b of the Si pillar 2 .
  • the first gate insulating layer 4a and the second gate insulating layer 4b are in contact with or close to the N + layers 3a and 3b that serve as the source and drain, respectively.
  • a gate conductor layer 5b (which is an example of the "second gate conductor layer” in the claims) is formed respectively.
  • the first gate conductor layer 5a and the second gate conductor layer 5b are separated by an insulating layer 6 (which is an example of the "first insulating layer” in the claims).
  • the channel region 7 consists of a first channel region 7a surrounded by the first gate insulating layer 4a and a second channel region 7b surrounded by the second gate insulating layer 4b.
  • a dynamic flash memory cell 9 is formed.
  • the N + layer 3a serves as a source line SL (an example of a “source line” in claims), and the N + layer 3b serves as a bit line BL (an example of a “bit line” in claims).
  • the first gate conductor layer 5a is connected to the plate line PL (an example of the "first drive control line” in the claims), and the second gate conductor layer 5b is connected to the word lines WL (claimed , which is an example of a "word line” of the
  • the substrate 1 is a base material layer connected to the Si pillars 2 standing in the vertical direction and having an upper surface extending in the horizontal direction. Accordingly, the portion of the N + layer 3 a below the surface of the substrate 1 in the vertical direction is referred to as the substrate 1 . The portion of N + layer 3a within this substrate 1 may extend in the horizontal direction. Also, the substrate 1 may be formed of SOI (Silicon On Insulator), single-layered or multi-layered Si, or other semiconductor materials. Further, the substrate 1 may be a well layer composed of a single layer of N layers or P layers, or a plurality of layers.
  • FIG. 2(a) shows a state in which the hole groups 11 generated by impact ionization in the previous cycle are stored in the channel region 7 before the erasing operation.
  • the voltage of the source line SL is set to the negative voltage V ERA during the erasing operation.
  • V ERA is, for example, -3V.
  • V FB V ERA +Vb.
  • the threshold voltage of the second gate conductor layer 5b connected to this word line WL is increased.
  • the erased state of this channel region 7 is logical storage data "0".
  • the voltage conditions applied to the bit line BL, the source line SL, the word line WL, and the plate line PL are only examples for performing the erase operation, and other operating conditions that enable the erase operation may be used.
  • FIG. 3 shows the write operation of the dynamic flash memory cell according to the first embodiment of the invention.
  • 0 V for example, is input to the N + layer 3a connected to the source line SL
  • 3 V for example, is input to the N + layer 3b connected to the bit line BL
  • the plate line PL 2 V for example, is input to the connected first gate conductor layer 5a
  • 5 V for example, is input to the second gate conductor layer 5b connected to the word line WL.
  • an inversion layer 12a is formed inside the first gate conductor layer 5a to which the plate line PL is connected, and the second gate conductor layer 5a having the first gate conductor layer 5a is formed.
  • One N-channel MOS transistor is operated in the linear region.
  • a pinch-off point 13 exists in the inversion layer 12a inside the second gate conductor layer 5b connected to the plate line PL.
  • the second N-channel MOS transistor having the second gate conductor layer 12b connected to the word line WL is operated in the saturation region.
  • the inversion layer 12b is formed on the entire surface inside the second gate conductor layer 5b to which the word line WL is connected, without any pinch-off point.
  • the inversion layer 12b formed entirely inside the second gate conductor layer 5b connected to the word line WL serves as a substantial drain of the second N-channel MOS transistor having the second gate conductor layer 5b. work.
  • the boundary of the channel region 7 between the first N-channel MOS transistor with the series-connected first gate conductor layer 5a and the second N-channel MOS transistor with the second gate conductor layer 5b The electric field is maximized in the region (first boundary region) and the impact ionization phenomenon occurs in this region. Since this region is the region on the source side viewed from the second N-channel MOS transistor having the second gate conductor layer 5b connected to the word line WL, this phenomenon is called the source-side impact ionization phenomenon. Due to this source-side impact ionization phenomenon, electrons flow from the N + layer 3a connected to the source line SL toward the N + layer 3b connected to the bit line.
  • the generated hole group 11 is majority carriers in the channel region 7 and charges the channel region 7 with a positive bias. Since the N + layer 3a connected to the source line SL is at 0 V, the channel region 7 has a built-in voltage Vb (about 0 V) of the PN junction between the N + layer 3a connected to the source line SL and the channel region 7. .7V).
  • Vb about 0 V
  • the threshold voltages of the first N-channel MOS transistor and the second N-channel MOS transistor are lowered due to the substrate bias effect. Thereby, as shown in FIG. 3(c), the threshold voltage of the N-channel MOS transistor in the second channel region 7b connected to the word line WL is lowered.
  • the write state of this channel area 7 is assigned to logical storage data "1".
  • Electron-hole pairs may be generated by the impact ionization phenomenon or the GIDL current in the third boundary region, and the channel region 7 may be charged with the generated hole groups 11 .
  • the voltage conditions applied to the bit line BL, the source line SL, the word line WL, and the plate line PL are examples for performing the write operation, and other operating conditions that allow the write operation may be used.
  • FIGS. 4A and 4B The read operation of the dynamic flash memory cell according to the first embodiment of the present invention and the related memory cell structure will be described with reference to FIGS. 4A and 4B.
  • the read operation of the dynamic flash memory cell will be described with reference to FIGS. 4A(a) to 4A(c).
  • FIG. 4A(a) when channel region 7 is charged to built-in voltage Vb (approximately 0.7V), the threshold voltage of the N-channel MOS transistor drops due to the substrate bias effect. This state is assigned to logical storage data "1".
  • FIG. 4A(b) when the memory block selected before writing is in the erased state "0" in advance, the floating voltage VFB of the channel region 7 is VERA +Vb.
  • a write operation randomly stores a write state of "1".
  • logical storage data of logical "0" and “1" are created for the word line WL.
  • FIG. 4(c) reading is performed by the sense amplifier using the level difference between the two threshold voltages for the word
  • the gate capacitance of the second gate conductor layer 5b connected to the word line WL is preferably designed to be smaller than the gate capacitance of the first gate conductor layer 5a connected to the plate line PL. As shown in FIG. 4B(a), the vertical length of the first gate conductor layer 5a connected to the plate line PL is greater than the vertical length of the second gate conductor layer 5b connected to the word line WL.
  • FIG. 4(b) shows an equivalent circuit of one cell of the dynamic flash memory of FIG. 4(a).
  • FIG. 4(c) shows the coupling capacity relationship of the dynamic flash memory.
  • CWL is the capacitance of the second gate conductor layer 5b
  • CPL is the capacitance of the first gate conductor layer 5a
  • CBL is the capacitance of the N + layer 3b serving as the drain and the second channel region 7b
  • C SL is the capacitance of the PN junction between the N + layer 3a serving as the source and the first channel region 7a.
  • V ReadWL is the amplitude potential at the time of reading the word line WL.
  • ⁇ V FB can be reduced by reducing the contribution of C WL compared to the overall capacitance C PL +C WL +C BL +C SL of the channel region 7 .
  • C BL +C SL is the capacity of the PN junction, and in order to increase it, for example, the diameter of the Si pillar 2 is increased.
  • the vertical length of the first gate conductor layer 5a connected to the plate line PL can be further reduced without lowering the degree of integration of memory cells in plan view.
  • the voltage conditions applied to the bit line BL, the source line SL, the word line WL, and the plate line PL are examples for performing the read operation, and other operating conditions that enable the read operation may be used.
  • FIG. 5(a) is a vertical sectional view of the dynamic flash memory
  • FIG. 5(b) is a plan view of FIG. 5(a)
  • FIG. 5(c) shows a vertical sectional view of the SGT transistor
  • FIG. 5(d) shows a plan view of FIG. 5(c).
  • Memory cells and SGT transistors of the dynamic flash memory are on the same P-layer substrate 10 .
  • a P layer 10 (hereinafter, a semiconductor region containing an acceptor impurity is referred to as a “P layer”) and an N + layer 13a connected to the P layer 10 (claims (which is an example of the "first impurity layer” in the scope of claims).
  • a Si pillar 11A (which is an example of a "first semiconductor pillar” in the claims) is connected to the N + layer 13a.
  • N + layer 13b which is an example of the "second impurity layer” in the claims) on the top of the Si pillar 11A.
  • a SiO 2 layer 14 is present on the N + layer 13a on the outer periphery of the Si pillar 11A.
  • HfO 2 layer 15 (which is an example of the "first gate insulating layer” in the claims) surrounding the lower side surface of the Si pillar 11A.
  • TiN layer 16 (which is an example of the "first gate conductor layer” in the claims) surrounding the sides of the HfO2 layer 15 .
  • an HfO 2 layer 18a (“ second is an example of the "gate insulating layer of And there is a TiN layer 19a (which is an example of the " second gate conductor layer” in the claims) surrounding the HfO2 layer 18a.
  • the N + layer 13a is connected to the source line SL shown in FIG.
  • the N + layer 13b is connected to the bit line BL
  • the TiN layer 16 is connected to the plate line PL
  • the TiN layer 19a is connected to the word line WL.
  • the channel layer of the Si pillar 11A sandwiched between the N + layers 13a and 13b consists of the first channel layer 11a surrounded by the HfO 2 layer 15 and the second channel layer 11b surrounded by the HfO 2 layer 18a. .
  • Si pillar 11B an example of the "second semiconductor pillar” in the claims
  • the Si pillar 11B includes, from the bottom, the P layer 11c, the N layer 22, the N + layer 13c (an example of the “third impurity layer” in the claims), the P layer 11d, and the N + layer 13d (patented It is an example of the "fourth impurity layer” in the claims).
  • SiO 2 layer 14 there is a SiO 2 layer 14 on the P-layer substrate 10 in the lower part of the Si pillar 11B and in the outer peripheral part of the Si pillar 11B.
  • HfO 2 layer 15 surrounding the lower side surface of the Si pillar 11B.
  • a SiO 2 layer 23 Surrounding the HfO 2 layer 15 is a SiO 2 layer 23 whose upper surface position is near the upper surface position of the TiN layer 16 .
  • an HfO 2 layer 18b Surrounding the HfO 2 layer 18b is a TiN layer 19b (which is an example of a "third gate conductor layer” in the claims).
  • the N + layers 13c and 13d become the source or drain of the SGT transistor.
  • the HfO 2 layer 18b becomes a gate insulating layer.
  • the TiN layer 19b becomes a gate conductor layer.
  • the N layer 22 and the P layer 11c serve as electrically isolating layers for the P-channel type and N-channel type SGTs formed on the same P layer substrate 10, respectively.
  • the P layer 11c, the N layer 22, and the N + layer 13c may be wider than the P layer 11d and the N + layer 13d in plan view.
  • a contact hole may be formed on the N + layer 13c outside the P layer 11c, and an external lead wiring layer may be formed through this contact hole.
  • the SiO 2 layer 14 and the HfO 2 layer 15 in the portion surrounded by the SiO 2 layer 23 may be removed because they do not contribute to the SGT transistor operation.
  • the Si pillars 11A of the dynamic flash memory shown in FIGS. 5A and 5B and the Si pillars 11B of the SGT transistors shown in FIGS. be.
  • the height of the bottom surface position A of the Si pillar 11A and that of the Si pillar 11B are the same.
  • Both the Si pillar 11A of the dynamic flash memory and the Si pillar 11B of the SGT transistor are divided into two regions near the position B in the vertical direction.
  • the Si pillar 11A consists of a first channel layer 11a surrounded by an HfO 2 layer 15, a second channel layer 11b surrounded by an HfO 2 layer 18a, and an N + layer 13b.
  • the Si pillar 11B is composed of a region composed of the P layer 11c, the N layer 22, and the N + layer 13c surrounded by the SiO 2 layer 23, and the channel layer 11d and the N + layer 13d of the Fin transistor.
  • the gate insulating HfO 2 layer 18a of the dynamic flash memory, the gate conductor layer TiN layer 19a, the source or drain N + layer 13b, and the gate insulating HfO of the SGT transistor A second layer 18b, a gate conductor layer TiN layer 19b, and a source or drain N + layer 13d are formed.
  • the height AC of the Si pillar 11A of the dynamic flash memory and the height of the Si pillar 11B of the SGT transistor are the same.
  • the upper surfaces of the Si pillars 11A and 11B are assumed to be the upper surfaces of the N + layers 13b and 13d .
  • the lower ends of the N + layers 13b and 13d become the upper surfaces of the Si pillars 11A and 11B when formed by epitaxial crystal growth, for example.
  • the gate insulating HfO 2 layer 18a and gate conductor layer TiN layer 19a of the dynamic flash memory and the gate insulating HfO 2 layer 18b and gate conductor layer TiN layer 19b of the SGT transistor may be formed separately. Alternatively, they may be formed from different material layers.
  • the first gate conductor layer 5a is connected to the plate line PL and the second gate conductor layer 5b is connected to the word line WL.
  • the first gate conductor layer 5a is connected to the word line WL and the second gate conductor layer 5b is connected to the plate line PL, normal dynamic flash memory operation can be performed.
  • the N + layer 3a is connected to the source line SL and the N + layer 3b is connected to the bit line BL . Connecting layer 3b to source line SL also allows normal dynamic flash memory operation.
  • each of the first gate conductor layer 5a and the second gate conductor layer 5b may be divided into a plurality of conductor layers for operation.
  • the N + layers 3a and 3b and the channel region 7 are explained using the Si pillar 2 of P type.
  • the N + layers 3a and 3b may be replaced with P + layers
  • the Si pillar 2 may be replaced with an N layer from the P layer.
  • electron groups and hole groups are generated by an impact ionization phenomenon or a gate-induced drain leakage current.
  • This also provides dynamic flash memory operation.
  • the voltage of the word line WL of the plate line PL of the dynamic flash memory cell according to the first embodiment of the present invention fluctuates up and down when the dynamic flash memory cell performs write and read operations.
  • the plate line PL serves to reduce the capacitive coupling ratio between the word line WL and the channel region 7 .
  • the influence of the voltage change in the channel region 7 when the voltage of the word line WL swings up and down can be significantly suppressed.
  • the threshold voltage difference between the SGT transistors of the word lines WL indicating logic "0" and "1” can be increased. This leads to increased operating margins for dynamic flash memory cells.
  • the Si pillar 11A of the dynamic flash memory cell and the Si pillar 11B of the SGT transistor have the same bottom height A and are formed at the same height above the substrate 10 (between AC). be done. Then, the heights of the gate insulating HfO 2 layer 18a and the gate conductor layer TiN layer 19a of the dynamic flash memory on the substrate 10 and the gate insulating HfO 2 layer 18a and the gate conductor layer TiN layer 19a of the SGT transistor are made substantially the same. do. Thereby, the dynamic flash memory cell and the SGT transistor circuit can be easily formed on the substrate 10. FIG. This leads to cost reduction in manufacturing semiconductor devices with dynamic flash memory.
  • FIGS. 6A to 6G A manufacturing method for forming a dynamic flash memory cell according to the second embodiment of the present invention and an SGT transistor on the same substrate 31a will be described with reference to FIGS. 6A to 6G.
  • (a) is a cross-sectional view of a dynamic flash memory cell
  • (b) is a cross-sectional view of an SGT transistor.
  • an N + layer 32 is formed in the upper layer of the P layer substrate 31 in the dynamic flash memory cell area by ion implantation of phosphorus (P) impurities.
  • the N + layer 32 may be formed by etching the surface layer of the P layer substrate 31 in the dynamic flash memory cell area and forming the N + layer 32 there by epitaxial crystal growth.
  • the P-layer substrate 31 outside the dynamic flash memory cell area is first covered with a SiO 2 layer. Then, using the SiO 2 layer as a mask, the surface layer of the P layer substrate 31 is etched. Then, an N + layer is formed on the entire surface by an epitaxial crystal growth method.
  • the surface position is polished by the CMP (Chemical Mechanical Polishing) method so that the P layer substrate 31 is positioned.
  • the N + layer 32 is embedded in the P layer substrate 31 .
  • the surface position of the N + layer 32 in the dynamic flash memory cell area and the surface of the P layer substrate 31 in the SGT transistor area coincide at position A′.
  • a P layer 33 is formed by epitaxial crystal growth over the entire dynamic flash memory cell region and SGT transistor region.
  • an N layer 34 and an N + layer 35 are formed from below by ion implantation, for example, above the P layer 33 in the SGT region.
  • the N layer 34 and the N + layer 35 may be formed by epitaxial crystal growth in the P layer 33 in the SGT transistor region in the same manner as the N + layer 32 is formed.
  • a P layer 36, an N + layer 37, a first mask material layer 38a and a second mask material layer 38b are formed from the bottom over the dynamic flash memory cell area and the SGT transistor area.
  • an N + layer 37, a P layer 36, a P layer 33, an N + layer 35 and an N layer are formed.
  • 34 is etched until its bottom position is near the upper surface position of the N + layer 32a to form Si pillars 40a and 40b.
  • a SiO 2 layer 42 is formed on the outer peripheral portions of the Si pillars 40a and 40b. Then, a HfO 2 layer 43 is formed over the entire surface. A TiN layer (not shown) is then deposited over the entire surface. Then, by the CMP method, the upper surface position is polished to the upper surface position of the mask material layers 38a and 38b. A mask material layer 46a is then formed covering the dynamic flash memory cell area. Then, using the mask material layer 46a as a mask, the TiN layer in the SGT transistor region is removed. Thus, a TiN layer 44 is formed surrounding the HfO 2 layer 43 in the dynamic flash memory cell area. Note that the SiO 2 layer 42 and the HfO 2 layer 43 in the SGT transistor area may be removed.
  • the whole is then covered with a SiO 2 layer (not shown). Then, the entire structure is polished by the CMP method until the upper surface position is the upper surface position of the mask material layer 46a. Then, the entire SGT region is covered with a mask material layer (not shown). Then, the masking material layer 46a in the dynamic flash memory cell area is removed. Then, as shown in FIG. 6E, the TiN layer 44 is etched by the RIE method so that the upper surface position becomes the middle portion of the Si pillar 40a to form a TiN layer 44a.
  • the mask material layer in the SGT transistor region and the SiO 2 layer are etched by the RIE method to form the SiO 2 layer 48 so that its upper surface position coincides with the upper surface position of the TiN layer 44a.
  • the upper surface positions of the TiN layer 44a and the SiO 2 layer 48 are almost the same at the position B.
  • the HfO 2 layer 43 above the position B covering the Si pillars 40a and 40b and the mask material layers 38a and 38b is removed, and the Si pillars 40a and 40a above the position B are removed.
  • a HfO 2 layer 50 is formed surrounding 40b.
  • a HfO 2 layer 50 is then coated all over.
  • a TiN layer 51a is formed surrounding the HfO 2 layer 50 and having an upper surface located at the lower end of the N + layer 37a.
  • a TiN layer 51b is formed surrounding the HfO 2 layer 50 and having a top surface located at the lower end of the N + layer 37b.
  • a SiO 2 layer 52 is formed surrounding the TiN layers 51a and 51b and having an upper surface position above the upper ends of the TiN layers 51a and 51b. Then, N + layers 53a and 53b are formed by selective epitaxial crystal growth, surrounding the tops of the exposed Si pillars 40a and 40b.
  • a source line SL is connected to the N + layer 32a, a plate line PL is connected to the TiN layer 44a, a word line WL is connected to the TiN layer 51a, and a bit line BL is connected to the N + layer 53a.
  • a dynamic flash memory cell is formed.
  • a gate line is connected to the TiN layer 51b, one of the N + layers 35a and 35b is connected to a source line, and the other is connected to a drain line to form an SGT transistor.
  • the example in which the dynamic flash memory cells and the N-channel SGT transistors are formed on the P-layer substrate 31a has been described. Since a CMOS circuit is normally used in a circuit using an SGT transistor, a P-channel SGT transistor is also formed on the P-layer substrate 31a.
  • the gate insulating layers of the dynamic flash memory cell and the SGT transistor are formed of the same HfO 2 layer 50, but the gate insulating layers of the dynamic flash memory cell and the SGT transistor are formed separately from different material layers. may be formed with The same applies to the relationship with the TiN layers 51a and 51b, which are the gate conductor layers in the dynamic flash memory cell.
  • This embodiment provides the following features. (Feature 1) Since the Si pillar 40a of the dynamic flash memory cell and the Si pillar 40b of the SGT transistor are formed at the same time, the manufacturing process is simplified.
  • the Si pillars 2, 11A, 11B, 40a, and 40b are formed in the present invention, the semiconductor pillars may be made of other semiconductor materials.
  • the N + layers 3a, 3b, 13a, 13b, 13c, and 13d in the first embodiment may be formed of Si containing donor impurities or other semiconductor material layers. It may also be formed from different semiconductor material layers. Alternatively, the N + layer may be formed by an epitaxial crystal growth method or another method. This also applies to other embodiments according to the present invention.
  • the TiN layer 16 is used as the gate conductor layer 5a connected to the plate line PL.
  • a single layer or a combination of multiple conductive material layers may be used instead of the TiN layer 16 .
  • the word line WL and the TiN layer 19a were used as the gate conductor layer 5b connected to the word line WL.
  • the TiN layers 16 and 19a instead of the TiN layers 16 and 19a, a single layer or a combination of multiple conductive material layers may be used.
  • the gate TiN layers 16 and 19a may be connected to a wiring metal layer such as W on the outside thereof. This also applies to the gate TiN layer 19b of the SGT transistor. This also applies to other embodiments according to the present invention.
  • the shape of the Si pillars 2, 11A, and 11B in plan view was circular.
  • the shape of the Si pillars 2, 11A, and 11B in plan view may be a circle, an ellipse, or a shape elongated in one direction.
  • the SGT transistor can be formed by mixing Si pillars with different planar view shapes in the logic circuit area according to the logic circuit design. . These matters are the same in other embodiments according to the present invention.
  • the Si pillars 11A and 11B having rectangular vertical cross sections are used for explanation, but the vertical cross-sectional shape may be trapezoidal.
  • the vertical cross section of the Si pillar 11A surrounded by the HfO 2 layer 15 and the vertical cross section of the Si pillar 11A surrounded by the HfO 2 layer 18a are each rectangular and pedestal. They may differ in shape. This also applies to the Si pillar 11B of the SGT transistor. And these things are the same also in other embodiment which concerns on this invention.
  • the substrates 10 and 31 may be made of SOI (Silicon On Insulator), single-layered or multi-layered Si, or other semiconductor materials. Also, the substrates 1, 10, 31a may be well layers composed of a single layer of N layers or P layers, or a plurality of layers.
  • SOI Silicon On Insulator
  • the substrates 1, 10, 31a may be well layers composed of a single layer of N layers or P layers, or a plurality of layers.
  • the HfO 2 layer 15 described in the first embodiment may be a single layer or other insulating layer consisting of multiple layers as long as it functions as a gate insulating layer.
  • the TiN layers 16, 19a, and 19b may be formed of a single layer or other conductor layers comprising a plurality of layers as long as they have the function of a gate conductor layer.
  • each of the HfO 2 layers 15, 18a, and 18b may be formed of material layers having different physical values such as material and thickness. This also applies to other embodiments according to the present invention.
  • a conductor layer such as a W layer may be used in connection with the N + layer 32a at the bottom of the Si pillar 40a in the second embodiment. This also applies to other embodiments according to the present invention.
  • the vertical cross section of the Si pillar 11A is rectangular, but may be trapezoidal.
  • the vertical cross sections of the lower channel region 11a and the upper channel region 11b of the Si pillar 11A may each be rectangular or trapezoidal.
  • the Si pillar 11B of the SGT transistor the same applies to the vertical cross-sectional shape of the region sandwiched between the N + layers 13c and 13d and the region below the N + layer 13c. This also applies to other embodiments according to the present invention.
  • the gate capacitance of the first gate conductor layer 5a connected to the plate line PL is larger than the gate capacitance of the second gate conductor layer 5b connected to the word line WL.
  • the gate capacitance of the first gate conductor layer 5a is further reduced to the gate length of the second gate conductor layer 5b. Larger than capacity.
  • the film thickness of each gate insulating layer is changed.
  • the thickness of the gate insulating film of the first gate insulating layer 4a is made thinner than the thickness of the gate insulating film of the second gate insulating layer 4b, and the gate capacitance of the first gate conductive layer 5a is increased. , can be made larger than the gate capacitance of the second gate conductor layer 5b. Further, by changing the dielectric constant of the material of each gate insulating layer, the dielectric constant of the gate insulating film of the first gate insulating layer 4a is made higher than that of the gate insulating film of the second gate insulating layer 4b.
  • the gate capacitance of the first gate conductor layer 5a is determined by combining any one of the length of the gate conductor layers 5a and 5b, the film thickness of the gate insulating layers 4a and 4b, and the dielectric constant of the second gate conductor layer 5b. may be even larger than the gate capacitance of . This also applies to other embodiments according to the present invention.
  • the P-type Si pillar 2 in FIG. 1 may be made of an intrinsic semiconductor. The same applies to other embodiments according to the present invention.
  • one of the N + layers 3a and 3b is a P + layer
  • the read operation is performed by an operation using a thyristor phenomenon (see, for example, Non-Patent Document 13) or an operation using a tunnel phenomenon.
  • a thyristor phenomenon see, for example, Non-Patent Document 13
  • an operation using a tunnel phenomenon may This also applies to other embodiments according to the present invention.
  • a semiconductor device having a memory element according to the present invention a semiconductor device having a high-density and high-performance dynamic flash memory can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ｐ層基板１０上に立つＳｉ柱１１Ａの下方を囲んだＨｆＯ2層１５とＴｉＮ層１６と、Ｓｉ柱１１Ａの上方を囲んだＨｆＯ2層１８ａと、ＴｉＮ層１９ａと、Ｓｉ柱１１Ａの底部と頂部に繋がるＮ+層１３ａ、１３ｂと、を有するダイナミック フラッシュ メモリセルと、同じＰ層基板１０上に立つＳｉ柱１１Ｂの下方を囲んだＳｉＯ2層２３と、Ｓｉ柱１１Ｂの上方を囲んだＨｆＯ2層１８ｂと、ＴｉＮ層１９ｂと、垂直方向において、ＨｆＯ2層１８ｂを挟んで、Ｓｉ柱１１Ｂの頂部と中間部、に繋がるＮ+層１３ｃ、１３ｄと、を有するＳＧＴトランジスタと、において、Ｓｉ柱１１ＡとＳｉ柱１１Ｂとの底部位置と、が同じＡ位置にあり、そして、Ｓｉ柱１１Ａの上方部の、ＨｆＯ2層１８ａと、ＴｉＮ層１９ａとよりなるダイナミック フラッシュ メモリセルの上部トランジスタ部と、Ｓｉ柱１１Ｂの上方部の、ＨｆＯ2層１８ｂと、ＴｉＮ層１９ｂとよりなるＳＧＴトランジスタ部と、の底部が同じＢ位置にある。

Description

メモリ素子を有する半導体装置
　本発明は、メモリ素子を有する半導体装置に関する。
　近年、ＬＳＩ（Large Scale Integration)技術開発において、メモリ素子を有する半導体装置の高集積化と高性能化が求められている。
　通常のプレナー型ＭＯＳトランジスタでは、チャネルが半導体基板の上表面に沿う水平方向に延在する。これに対して、ＳＧＴのチャネルは、半導体基板の上表面に対して垂直な方向に延在する（例えば、特許文献１、非特許文献１を参照）。このため、ＳＧＴはプレナー型ＭＯＳトランジスタと比べ、半導体装置の高密度化が可能である。このＳＧＴを選択トランジスタとして用いて、キャパシタを接続したＤＲＡＭ（Dynamic Random Access Memory、例えば、非特許文献２を参照）、抵抗変化素子を接続したＰＣＭ（Phase Change Memory、例えば、非特許文献３を参照）、ＲＲＡＭ（Resistive Random Access Memory、例えば、非特許文献４を参照)、電流により磁気スピンの向きを変化させて抵抗を変化させるＭＲＡＭ（Magneto-resistive Random Access Memory、例えば、非特許文献５を参照）などの高集積化を行うことができる。また、キャパシタを有しない、１個のＭＯＳトランジスタで構成された、ＤＲＡＭメモリセル（非特許文献６を参照）などがある。本願は、抵抗変化素子やキャパシタを有しない、ＭＯＳトランジスタのみで構成可能な、ダイナミック フラッシュ メモリを有する半導体装置に関する。
　図７に、前述したキャパシタを有しない、１個のＭＯＳトランジスタで構成された、ＤＲＡＭメモリセルの書込み動作を、図８に、動作上の問題点を、図９に、読出し動作を示す（非特許文献６～１０を参照）。
　図７にＤＲＡＭメモリセルの書込み動作を示す。図７（ａ）は、“１”書込み状態を示している。ここで、メモリセルは、ＳＯＩ基板１０１に形成され、ソース線ＳＬが接続されるソースN+層１０３（以下、ドナー不純物を高濃度で含む半導体領域を「N+層」と称する）、ビット線ＢＬが接続されるドレインN+層１０４、ワード線ＷＬが接続されるゲート導電層１０５、ＭＯＳトランジスタ１１０ａのフローティングボディ（Floating Body）１０２により構成され、キャパシタを有さず、ＭＯＳトランジスタ１１０ａが１個でＤＲＡＭのメモリセルが構成されている。なお、フローティングボディ１０２直下には、ＳＯＩ基板のＳｉＯ2層１０１が接している。この１個のＭＯＳトランジスタ１１０ａで構成されたメモリセルの“１”書込みを行う際には、ＭＯＳトランジスタ１１０ａを線形領域で動作させる。すなわち、ソースN+層１０３から延びる電子のチャネル１０７には、ピンチオフ点１０８があり、ビット線が接続しているドレインN+層１０４までには、到達していない。このようにドレインN+層１０４に接続されたビット線ＢＬとゲート導電層１０５に接続されたワード線ＷＬを共に高電圧にして、ゲート電圧をドレイン電圧の約１／２程度で、ＭＯＳトランジスタ１１０ａを動作させると、ドレインN+層１０４近傍のピンチオフ点１０８において、電界強度が最大となる。この結果、ソースN+層１０３からドレインN+層１０４に向かって流れる加速された電子は、Ｓｉの格子に衝突して、その時に失う運動エネルギーによって、電子・正孔対が生成される（インパクトイオン化現象）。発生した大部分の電子（図示せず）は、ドレインN+層１０４に到達する。また、ごく一部のとても熱い電子は、ゲート酸化膜１０９を飛び越えて、ゲート導電層１０５に到達する。そして、同時に発生した正孔１０６は、フローティングボディ１０２を充電する。この場合、発生した正孔は、フローティングボディ１０２がＰ型Ｓｉのため、多数キャリアの増分として、寄与する。フローティングボディ１０２は、生成された正孔１０６で満たされ、フローティングボディ１０２の電圧がソースN+層１０３よりもＶｂ以上に高くなると、さらに生成された正孔は、ソースN+層１０３に放電する。ここで、Ｖｂは、ソースN+層１０３とＰ層のフローティングボディ１０２との間のＰＮ接合のビルトイン電圧であり、約０．７Ｖである。図７（ｂ）には、生成された正孔１０６でフローティングボディ１０２が飽和充電された様子を示している。
　次に、図７（ｃ）を用いて、メモリセル１１０の“０”書込み動作を説明する。共通な選択ワード線ＷＬに対して、ランダムに“１”書込みのメモリセル１１０ａと“０”書込みのメモリセル１１０ｂが存在する。図７（ｃ）では、“１”書込み状態から“０”書込み状態に書き換わる様子を示している。“０”書込み時には、ビット線ＢＬの電圧を負バイアスにして、ドレインN+層１０４とＰ層のフローティングボディ１０２との間のＰＮ接合を順バイアスにする。この結果、フローティングボディ１０２に予め前サイクルで生成された正孔１０６は、ビット線ＢＬに接続されたドレインN+層１０４に流れる。書込み動作が終了すると、生成された正孔１０６で満たされたメモリセル１１０ａ（図７（ｂ））と、生成された正孔が吐き出されたメモリセル１１０ｂ（図７（ｃ））の２つのメモリセルの状態が得られる。正孔１０６で満たされたメモリセル１１０ａのフローティングボディ１０２の電位は、生成された正孔がいないフローティングボディ１０２よりも高くなる。したがって、メモリセル１１０ａのしきい値電圧は、メモリセル１１０ｂのしきい値電圧よりも低くなる。その様子を図７（ｄ）に示す。
　次に、この１個のＭＯＳトランジスタで構成されたメモリセルの動作上の問題点を、図８を用いて説明する。図８（ａ）で示したように、フローティングボディ１０２の容量ＣFBは、ワード線の接続されたゲートとフローティングボディ１０２との間の容量ＣWLと、ソース線の接続されたソースN+層１０３とフローティングボディ１０２との間のＰＮ接合の接合容量CSLと、ビット線の接続されたドレインN+層１０３とフローティングボディ１０２との間のＰＮ接合の接合容量CBLとの総和で、
CFB = CWL ＋ CBL ＋ CSL　（１）
で表される。したがって、書込み時にワード線電圧ＶWLが振幅すると、メモリセルの記憶ノード（接点）となるフローティングボディ１０２の電圧も、その影響を受ける。その様子を図８（ｂ）に示している。書込み時にワード線電圧ＶWLが０ＶからＶProgWLに上昇すると、フローティングボディ１０２の電圧ＶFBは、ワード線電圧が変化する前の初期状態の電圧ＶFB1からＶFB2へ、ワード線との容量結合によって上昇する。その電圧変化量ΔＶFBは、
ΔＶFB ＝ ＶFB2 － ＶFB1
       ＝ ＣWL / (ＣWL ＋ ＣBL ＋ ＣSL) × VProgWL　（２）
で表される。
ここで、
β＝ ＣWL / (ＣWL ＋ ＣBL ＋ ＣSL) （３）
で表され、βをカップリング率と呼ぶ。このようなメモリセルにおいて、ＣWLの寄与率が大きく、例えば、ＣWL：ＣBL：ＣSL＝８：１：１である。この場合、β＝０．８となる。ワード線が、例えば、書込み時の５Ｖから、書込み終了後に０Ｖになると、ワード線とフローティングボディ１０２との容量結合によって、フローティングボディ１０２が、５Ｖ×β＝４Ｖも振幅ノイズを受ける。このため、書込み時のフローティングボディ“１”電位と“０”電位との電位差マージンを十分に取れない問題点があった。
　図９に読出し動作を示す。図９（ａ）は、“１”書込み状態を、図９（ｂ）は、“０”書込み状態を示している。しかし、実際には、“１”書込みでフローティングボディ１０２にＶｂが書き込まれていても、書込み終了でワード線が０Ｖに戻ると、フローティングボディ１０２は、負バイアスに引き下げられる。“０”が書かれる際には、さらに深く負バイアスになってしまうため、書込みの際に“１”と“０”との電位差マージンを十分に大きく出来ない。この動作マージンが小さいことが、本ＤＲＡＭメモリセルの大きい問題であった。そして、このＤＲＡＭメモリセルを駆動するための周辺回路を同一基板上に、如何に形成するかが課題である。
特開平２－１８８９６６号公報 特開平３－１７１７６８号公報 特許第３９５７７７４号公報
Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991) H. Chung, H. Kim, H. Kim, K. Kim, S. Kim, K. Dong, J. Kim, Y.C. Oh, Y. Hwang, H. Hong, G. Jin, and C. Chung: "4F2 DRAM Cell with Vertical Pillar Transistor(VPT)," 2011 Proceeding of the European Solid-State Device Research Conference, (2011) H. S. Philip Wong, S. Raoux, S. Kim, Jiale Liang, J. R. Reifenberg, B. Rajendran, M. Asheghi and K. E. Goodson: "Phase Change Memory," Proceeding of IEEE, Vol.98, No 12, December, pp.2201-2227 (2010) T. Tsunoda, K .Kinoshita, H. Noshiro, Y. Yamazaki, T. Iizuka, Y. Ito, A. Takahashi, A. Okano, Y. Sato, T. Fukano, M. Aoki, and Y. Sugiyama : "Low Power and high Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3V," IEDM (2007) W. Kang, L. Zhang, J. Klein, Y. Zhang, D. Ravelosona, and W. Zhao: "Reconfigurable Codesign of STT-MRAM Under Process Variations in Deeply Scaled Technology," IEEE Transaction on Electron Devices, pp.1-9 (2015) M. G. Ertosum, K. Lim, C. Park, J. Oh, P. Kirsch, and K. C. Saraswat : "Novel Capacitorless Single-Transistor Charge-Trap DRAM (1T CT DRAM) Utilizing Electron," IEEE Electron Device Letter, Vol. 31, No.5, pp.405-407 (2010) J. Wan, L. Rojer, A. Zaslavsky, and S. Critoloveanu: "A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration," Electron Device Letters, Vol. 35, No.2, pp.179-181 (2012) T. Ohsawa, K. Fujita, T. Higashi, Y. Iwata, T. Kajiyama, Y. Asao, and K. Sunouchi: "Memory design using a one-transistor gain cell on SOI," IEEE JSSC, vol.37, No.11, pp1510-1522 (2002). T. Shino, N. Kusunoki, T. Higashi, T. Ohsawa, K. Fujita, K. Hatsuda, N. Ikumi, F. Matsuoka, Y. Kajitani, R. Fukuda, Y. Watanabe, Y. Minami, A. Sakamoto, J. Nishimura, H. Nakajima, M. Morikado, K. Inoh, T. Hamamoto, A. Nitayama: "Floating Body RAM Technology and its Scalability to 32nm Node and Beyond," IEEE IEDM (2006). E. Yoshida: "A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory," IEEE IEDM (2006). E. Yoshida, and T. Tanaka: "A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory," IEEE Transactions on Electron Devices, Vol. 53, No. 4, pp. 692-697,Apr. 2006. Asen Asenov, Binjie Cheng, XingshengWang, Andrew Robert Brown, Campbell Millar, Craig Alexander,　Salvatore Maria Amoroso, Jente B. Kuang, and Sani R. Nassif," Variability Aware Simulation Based Design-Technology Cooptimization (DTCO) Flow in 14 nm FinFET/SRAM Cooptimization,"IEEE Transaction on Electron Devices, Vol.62,No.6(2015) K.J. Yang, R.N. Gupta, S. Banna, F. Nemati, H.-J. Cho, M. Ershov, M. Tarabbia, D. Hayes, and S.T. Robins, "Optimization of Nanoscale Thyristors on SOI for High-Performance High-Density Memories",2006 IEEE International SOI Conference Proceedings, pp.129-130 (2006)
　ＳＧＴを用いたメモリ装置でキャパシタを無くした、１個のトランジス型のＤＲＡＭ（ゲインセル）では、ワード線とフローティングのＳＧＴのボディとの容量結合カップリングが大きく、データ読み出し時や書き込み時にワード線の電位を振幅させると、直接ＳＧＴボディへのノイズとして、伝達されてしまう問題点があった。この結果、誤読み出しや記憶データの誤った書き換えの問題を引き起こし、キャパシタを無くした１トランジス型のＤＲＡＭ（ゲインセル）の実用化が困難となっていた。そして、上記問題を解決すると共に、メモリセルと、同一基板上に、メモリセルを駆動するための周辺回路を高密度で、且つ低コストで形成する必要がある。
　上記の課題を解決するために、本発明に係るメモリ素子を有する半導体装置は、
　ダイナミック フラッシュ メモリセルとＳＧＴトランジスタとを含むメモリ素子を有した半導体装置であって、
　前記ダイナミック フラッシュ メモリセルは、
　基板上に、前記基板に対して、垂直方向に立つ第１の半導体柱と、
　前記第１の半導体柱の底部に繋がる第１の不純物層と、
　前記第１の半導体柱の頂部に、または前記頂部に繋がる第２の不純物層と、
　前記第１の半導体柱の下部を囲こみ、前記第１の不純物層に接する第１のゲート絶縁層と、
　前記第１のゲート絶縁層に接し、且つ前記第１の半導体柱の上部を囲こむ第２のゲート絶縁層と、
　前記第１のゲート絶縁層を囲んだ第１のゲート導体層と、
　前記第２のゲート絶縁層を囲んだ第２のゲート導体層と、
　前記第１のゲート導体層と、前記第２のゲート導体層との間にある第１の絶縁層と、を含み、
　前記１の不純物層と、前記２の不純物層と、前記１のゲート導体層と、前記２のゲート導体層と、に印加する電圧を制御して、前記第１の半導体柱内に、前記第１の不純物層と前記第２の不純物層との間に流す電流によるインパクトイオン化現象、またはゲート誘起ドレインリーク電流により電子群及び正孔群を発生させる動作と、発生させた前記電子群と前記正孔群の内、前記電子群を、前記第１の不純物層、または前記第２の不純物層から、除去するメモリ書き込み動作と、
　前記正孔群の一部または全てを、前記第１の半導体柱内に残存させる、メモリ書き込み動作と、前記第１の不純物層と、前記第２の不純物層の一方もしくは両方から、前記正孔群のうちの残存正孔群を抜きとる、メモリ消去動作とを行い、
　前記ＳＧＴトランジスタは、
　前記基板上に、前記基板に対して、垂直方向に立つ第２の半導体柱と、
　前記第２の半導体柱の下部を囲んだ第２の絶縁層と、
　前記第２の絶縁層より上の前記第２の半導体柱領域の下端に繋がる第３の不純物層と、その上端に繋がる第４の不純物層と、
　前記第３の不純物層と、前記第４の不純物層と、間の前記第２の半導体柱を囲む第３のゲート絶縁層と、
　前記第３のゲート絶縁層を囲んだ第３のゲート導体層と、を含み、
　前記第１の半導体柱と、前記第２の半導体柱と、の底部と頂部とが、垂直方向において同じ位置にある、
　ことを特徴とする（第１発明）。
　上記の第１発明において、垂直方向において前記第２のゲート導体層の下端位置と、前記第３のゲート導体層の下端位置が同じであることを特徴とする（第２発明）。
　上記の第１発明において、垂直方向において前記第２の不純物層と前記第４の不純物層とが同じ位置にあることを特徴とする（第３発明）。
　上記の第１発明において、前記第２の不純物層と前記第４の不純物層とが同じドナー不純物原子を含み、且つ同じ半導体母体よりなることを特徴とする（第４発明）。
　上記の第１発明において、前記第１の不純物層に繋がる配線はソース線であり、前記第２の不純物層に繋がる配線はビット線であり、前記第１のゲート導体層に繋がる配線は第１の駆動制御線であり、前記第２のゲート導体層と前記第３のゲート導体層に繋がる配線はワード線であり、前記ソース線と、前記ビット線と、前記第１の駆動制御線と、前記ワード線とに印加する電圧により、前記メモリ消去動作と、前記メモリ書き込み動作とを行うことを特徴とする（第５発明）。
　上記の第１発明において、前記第１のゲート導体層と前記第１の半導体柱との間の第１のゲート容量は、前記第２のゲート導体層と前記第１の半導体柱との間の第２のゲート容量よりも大きいことを特徴とする（第６発明）。
第１実施形態に係るダイナミック フラッシュメモリ装置の構造図である。 第１実施形態に係るダイナミック フラッシュメモリ装置の消去動作メカニズムを説明するための図である。 第１実施形態に係るダイナミック フラッシュメモリ装置の書込み動作メカニズムを説明するための図である。 第１実施形態に係るダイナミック フラッシュメモリ装置の読出し動作メカニズムを説明するための図である。 第１実施形態に係るダイナミック フラッシュメモリ装置の読出し動作メカニズムを説明するための図である。 第１実施形態に係るダイナミック フラッシュ メモリセルと、本ダイナミック フラッシュ メモリセルの駆動回路と信号処理回路に用いるＳＧＴトランジスタの構造を説明するための図である。 第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板上に形成する製造方法を説明するための図である。 第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板上に形成する製造方法を説明するための図である。 第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板上に形成する製造方法を説明するための図である。 第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板上に形成する製造方法を説明するための図である。 第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板上に形成する製造方法を説明するための図である。 第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板上に形成する製造方法を説明するための図である。 第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板上に形成する製造方法を説明するための図である。 従来例のキャパシタを有しない、ＤＲＡＭメモリセルの動作上の問題点を説明するための図である。 従来例のキャパシタを有しない、ＤＲＡＭメモリセルの動作上の問題点を説明するための図である。 従来例のキャパシタを有しない、ＤＲＡＭメモリセルの読出し動作を示す図である。
　以下、本発明に係る、半導体素子を用いたメモリ装置（以後、ダイナミック フラッシュ メモリと呼ぶ）の実施形態の構造、及び動作について、図面を参照しながら説明する。そして、ダイナミック フラッシュ メモリセルと、ダイナミック フラッシュ メモリセルに繋がった同じ基板上に設けた駆動回路、信号処理回路をＳＧＴトランジスタを用いて形成した場合の両者の構造、製造方法を図面を参照しながら説明する。
（第１実施形態）
　図１～図５を用いて、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造と動作メカニズムを説明する。図１を用いて、ダイナミック フラッシュ メモリセルの構造を説明する。そして、図２を用いてデータ消去メカニズムを、図３を用いてデータ書き込みメカニズムを、図４を用いてデータ書き込みメカニズムを説明する。図５を用いて、ダイナミック フラッシュ メモリのメモリセルと、同一基板上に形成したＳＧＴトランジスタの構造を説明する。
　図１に、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造を示す。基板１（特許請求の範囲の「基板」の一例である）上に、下からＰ型又はｉ型（真性型）の導電型を有するシリコン柱２（特許請求の範囲の「第１の半導体柱」の一例である）（以下、シリコン柱を「Ｓｉ柱」と称する。）と、Ｓｉ柱２の底部に繋がるN+層３ａ（特許請求の範囲の「第１の不純物層」の一例である）と、Ｓｉ柱２の頂部に繋がるN+層３ｂ（特許請求の範囲の「第２の不純物層」の一例である）とが形成されている。N+層３ａとN+層３ｂは、一方がソースとなる場合に、他方がドレインとなる。そして、Ｓｉ柱２のN+層３ａとN+層３ｂの間がチャネル領域７となる。このＳｉ柱２の下部を囲む第１のゲート絶縁層４ａ（特許請求の範囲の「第１のゲート絶縁層」の一例である）と、Ｓｉ柱２の上部を囲む第２のゲート絶縁層４ｂ（特許請求の範囲の「第２のゲート絶縁層」の一例である）が形成されている。この第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂは、このソース、ドレインとなるN+層３ａ、３ｂに、それぞれ接するか、または近接している。この第１のゲート絶縁層４ａを囲む第１のゲート導体層５ａ（特許請求の範囲の「第１のゲート導体層」の一例である）と、第２のゲート絶縁層４ｂを囲む第２のゲート導体層５ｂ（特許請求の範囲の「第２のゲート導体層」の一例である）がそれぞれ形成されている。そして、第１のゲート導体層５ａ、第２のゲート導体層５ｂは絶縁層６（特許請求の範囲の「第１の絶縁層」の一例である）により分離されている。そして、チャネル領域７は、第１のゲート絶縁層４ａで囲まれた第１のチャネル領域７ａと、第２のゲート絶縁層４ｂで囲まれた第２のチャネル領域７ｂと、よりなる。これによりソース、ドレインとなるN+層３ａ、３ｂ、チャネル領域７、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂ、第１のゲート導体層５ａ、第２のゲート導体層５ｂからなるダイナミック フラッシュ メモリセル９が形成される。そして、N+層３ａはソース線ＳＬ（特許請求の範囲の「ソース線」の一例である）に、N+層３ｂはビット線ＢＬ（特許請求の範囲の「ビット線」の一例である）に、第１のゲート導体層５ａはプレート線ＰＬ（特許請求の範囲の「第１の駆動制御線」の一例である）に、第２のゲート導体層５ｂはワード線ＷＬ（特許請求の範囲の「ワード線」の一例である）に、それぞれ接続している。なお、基板１は垂直方向に立ったＳｉ柱２に繋がり、且つ水平方向の広がった上面を持つ母体材料層である。従って、垂直方向において、Ｎ+層３ａの内、基板１表面より下方にある部分は基板１とする。この基板１内にあるＮ+層３ａの部分は、水平方向に広がっていてもよい。また、基板１はＳＯＩ（Silicon On Insulator）、単層または複数層よりなるＳｉまたは他の半導体材料より形成してもよい。また、基板１はＮ層、またはＰ層の単層、又は複数層よりなるウエル層であってもよい。
　図２を用いて、消去動作メカニズムを説明する。N+層３ａ、３ｂ間のチャネル領域７は、電気的に基板から分離され、フローティングボディとなっている。図２（ａ）に消去動作前に、前のサイクルでインパクトイオン化により生成された正孔群１１がチャネル領域７に蓄えられている状態を示す。そして。図２（ｂ）に示すように、消去動作時には、ソース線ＳＬの電圧を、負電圧ＶERAにする。ここで、ＶERAは、例えば、－３Ｖである。その結果、チャネル領域７の初期電位の値に関係なく、ソース線ＳＬが接続されているソースとなるN+層３ａとチャネル領域７のＰＮ接合が順バイアスとなる。その結果、前のサイクルでインパクトイオン化により生成された、チャネル領域７に蓄えられていた、正孔群１１が、ソース部のN+層３ａに吸い込まれ、チャネル領域７の電位ＶFBは、ＶFB＝ＶERA＋Ｖｂとなる。ここで、ＶｂはＰＮ接合のビルトイン電圧であり、約０．７Ｖである。したがって、ＶERA＝－３Ｖの場合、チャネル領域７の電位は、－２．３Ｖになる。この値が、消去状態のチャネル領域７の電位状態となる。このため、フローティングボディのチャネル領域７の電位が負の電圧になると、ダイナミック フラッシュ メモリセル９のＮチャネルＭＯＳトランジスタのしきい値電圧は、基板バイアス効果によって、高くなる。これにより、図２（ｃ）に示すように、このワード線ＷＬが接続された第２のゲート導体層５ｂのしきい値電圧は高くなる。このチャネル領域７の消去状態は論理記憶データ“０”となる。なお、上記のビット線ＢＬ、ソース線ＳＬ、ワード線ＷＬ、プレート線ＰＬに印加する電圧条件は、消去動作を行うための一例であり、消去動作ができる他の動作条件であってもよい。
　図３に、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの書込み動作を示す。図３（ａ）に示すように、ソース線ＳＬの接続されたN+層３ａに例えば０Ｖを入力し、ビット線ＢＬの接続されたN+層３ｂに例えば３Ｖを入力し、プレート線ＰＬの接続された第１のゲート導体層５ａに、例えば、２Ｖを入力し、ワード線ＷＬの接続された第２のゲート導体層５ｂに、例えば、５Ｖを入力する。その結果、図３（ａ）に示したように、プレート線ＰＬの接続された第１のゲート導体層５ａの内側には、反転層１２ａが形成され、第１のゲート導体層５ａを有する第１のＮチャネルＭＯＳトランジスタは線形領域で動作させる。この結果、プレート線ＰＬの接続された第２のゲート導体層５ｂの内側の反転層１２ａには、ピンチオフ点１３が存在する。一方、ワード線ＷＬの接続された第２のゲート導体層１２ｂを有する第２のＮチャネルＭＯＳトランジスタは飽和領域で動作させる。この結果、ワード線ＷＬの接続された第２のゲート導体層５ｂの内側には、ピンチオフ点は存在せずに全面に反転層１２ｂが形成される。このワード線ＷＬの接続された第２のゲート導体層５ｂの内側に全面に形成された反転層１２ｂは、第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタの実質的なドレインとして働く。この結果、直列接続された第１のゲート導体層５ａを有する第１のＮチャネルＭＯＳトランジスタと、第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタとの間のチャネル領域７の境界領域（第１の境界領域）で電界は最大となり、この領域でインパクトイオン化現象が生じる。この領域は、ワード線ＷＬの接続された第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタから見たソース側の領域であるため、この現象をソース側インパクトイオン化現象と呼ぶ。このソース側インパクトイオン化現象により、ソース線ＳＬの接続されたN+層３ａからビット線の接続されたN+層３ｂに向かって電子が流れる。加速された電子が格子Ｓｉ原子に衝突し、その運動エネルギーによって、電子・正孔対が生成される。生成された電子の一部は、第１のゲート導体層５ａと第２のゲート導体層５ｂに流れるが、大半はビット線ＢＬの接続されたN+層３ｂに流れる。また、“１”書込みにおいて、ゲート誘起ドレインリーク（ＧＩＤＬ：Gate Induced Drain Leakage）電流を用いて電子・正孔対を発生させ（非特許文献１１を参照）、生成された正孔群でフローティングボディＦＢ内を満たしてもよい。なお、インパクトイオン化現象による電子・正孔対の生成は、N+層３ａとチャネル領域７の境界、またはN+層３ｂとチャネル領域７との境界でも行うことが出来る。
　そして、図３（ｂ）に示すように、生成された正孔群１１は、チャネル領域７の多数キャリアであり、チャネル領域７を正バイアスに充電する。ソース線ＳＬの接続されたN+層３ａは、０Ｖであるため、チャネル領域７はソース線ＳＬの接続されたN+層３ａとチャネル領域７との間のＰＮ接合のビルトイン電圧Ｖｂ（約０．７Ｖ）まで充電される。チャネル領域７が正バイアスに充電されると、第１のＮチャネルＭＯＳトランジスタと第２のＮチャネルＭＯＳトランジスタのしきい値電圧は、基板バイアス効果によって、低くなる。これにより、図３（ｃ）で示すように、ワード線ＷＬの接続された第２のチャネル領域７ｂのＮチャネルＭＯＳトランジスタのしきい値電圧は、低くなる。このチャネル領域７の書込み状態を論理記憶データ“１”に割り当てる。
　なお、書込み動作時に、第１の境界領域に替えて、第１の不純物層と第１のチャネル半導体層との第２の境界領域、または、第２の不純物層と第２のチャネル半導体層との第３の境界領域で、インパクトイオン化現象、またはＧＩＤＬ電流で、電子・正孔対を発生させ、発生した正孔群１１でチャネル領域７を充電しても良い。なお、上記のビット線ＢＬ、ソース線ＳＬ、ワード線ＷＬ、プレート線ＰＬに印加する電圧条件は、書き込み動作を行うための一例であり、書き込み動作ができる他の動作条件であってもよい。
　図４Ａ、図４Ｂを用いて、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの読出し動作と、これに関係するメモリセル構造を説明する。図４Ａ（ａ）～図４A（ｃ）を用いて、ダイナミック フラッシュ メモリセルの読出し動作を説明する。図４A（ａ）に示すように、チャネル領域７がビルトイン電圧Ｖｂ（約０．７Ｖ）まで充電されると、ＮチャネルＭＯＳトランジスタのしきい値電圧が基板バイアス効果によって、低下する。この状態を論理記憶データ“１”に割り当てる。図４Ａ（ｂ）に示すように、書込みを行う前に選択するメモリブロックは、予め消去状態“０”にある場合は、チャネル領域７がフローティング電圧ＶFBはＶERA＋Ｖｂとなっている。書込み動作によってランダムに書込み状態“１”が記憶される。この結果、ワード線ＷＬに対して、論理“０”と“１”の論理記憶データが作成される。図４（ｃ）に示すように、このワード線ＷＬに対する２つのしきい値電圧の高低差を利用して、センスアンプで読出しが行われる。
　図４Ｂ（ａ）～図４Ｂ（ｄ）を用いて、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの読出し動作時の、２つの第１のゲート導体層５ａと第２のゲート導体層５ｂのゲート容量の大小関係と、これに関係する動作を説明する。ワード線ＷＬの接続する第２のゲート導体層５ｂのゲート容量は、プレート線ＰＬの接続する第１のゲート導体層５ａのゲート容量よりも小さく設計することが望ましい。図４Ｂ（ａ）に示すように、プレート線ＰＬの接続する第１のゲート導体層５ａの垂直方向の長さを、ワード線ＷＬの接続する第２のゲート導体層５ｂの垂直方向の長さより長くして、ワード線ＷＬの接続する第２のゲート導体層５ｂのゲート容量を、プレート線ＰＬの接続する第１のゲート導体層５ａのゲート容量よりも小さくする。図４（ｂ）に図４（ａ）のダイナミック フラッシュ メモリの１セルの等価回路を示す。そして、図４（ｃ）にダイナミック フラッシュ メモリの結合容量関係を示す。ここで、ＣWLは第２のゲート導体層５ｂの容量であり、CPLは第１のゲート導体層５ａの容量であり、ＣBLはドレインとなるN+層３ｂと第２のチャネル領域７ｂとの間のＰＮ接合の容量であり、CSLはソースとなるN+層３ａと第１のチャネル領域７ａとの間のＰＮ接合の容量である。図４（ｄ）に示すように、ワード線ＷＬの電圧が振幅すると、その動作がチャネル領域７にノイズとして影響を与える。この時のチャネル領域７の電位変動ΔＶFBは、
ΔＶFB ＝ CWL/(CPL＋CWL＋CBL＋CSL) × ＶReadWL　　（１）
となる。ここで、ＶReadWLはワード線ＷＬの読出し時の振幅電位である。式（１）から明らかなようにチャネル領域７の全体の容量CPL＋CWL＋CBL＋CSLに比べて、CWLの寄与率を小さくすれば、ΔＶFBは小さくなることが分かる。CBL＋CSLはＰＮ接合の容量であり、大きくするためには、例えば、Ｓｉ柱２の直径を大きくする。しかしメモリセルの微細化に対しては望ましくない。これに対して、プレート線ＰＬの接続する第１のゲート導体層５ａの垂直方向の長さを、ワード線ＷＬの接続する第１のゲート導体層５ｂの垂直方向の長さより更に長くすることによって、平面視におけるメモリセルの集積度を落すことなしに、ΔＶFBを更に小さくできる。なお、上記のビット線ＢＬ、ソース線ＳＬ、ワード線ＷＬ、プレート線ＰＬに印加する電圧条件は、読み出し動作を行うための一例であり、読み出し動作ができる他の動作条件であってもよい。
　図５を用いて、本実施形態のダイナミック フラッシュ メモリのメモリセルと、このメモリセルの駆動回路、及び信号処理回路に用いられるＮチャネル型ＳＧＴトランジスタの構造を説明する。図５（ａ）は、ダイナミック フラッシュ メモリの垂直断面図、図５（ｂ）は図５（ａ）の平面図である。図５（ｃ）はＳＧＴトランジスタの垂直断面図、図５（ｄ）は図５（ｃ）の平面図を示す。ダイナミック フラッシュ メモリのメモリセルとＳＧＴトランジスタは、同じＰ層基板１０上にある。
　図５（ａ）、図５（ｂ）に示すように、Ｐ層１０（以下、アクセプタ不純物を含む半導体領域を「Ｐ層」と称する）と、Ｐ層１０に繋がるN+層１３ａ（特許請求の範囲の「第１の不純物層」の一例である）よりなる基板１０（特許請求の範囲の「基板」の一例である）がある。そして、N+層１３ａに繋がってＳｉ柱１１Ａ（特許請求の範囲の「第１の半導体柱」の一例である）がある。そして、Ｓｉ柱１１Ａの頂部にN+層１３ｂ（特許請求の範囲の「第２の不純物層」の一例である）がある。そして、Ｓｉ柱１１Ａの外周部のN+層１３ａ上にＳｉＯ2層１４がある。そして、Ｓｉ柱１１Ａの下方側面を囲みＨｆＯ2層１５（特許請求の範囲の「第１のゲート絶縁層」の一例である）がある。そして、ＨｆＯ2層１５側面を囲むＴｉＮ層１６（特許請求の範囲の「第１のゲート導体層」の一例である）がある。そして、Ｓｉ柱１１ＡのＨｆＯ2層１５の上端と、N+層１３ｂの下端の間のＳｉ柱１１Ａの側面と、ＴｉＮ層１６の上面に、ＨｆＯ2層１８ａ（特許請求の範囲の「第２のゲート絶縁層」の一例である）がある。そして、ＨｆＯ2層１８ａを囲むＴｉＮ層１９ａ（特許請求の範囲の「第２のゲート導体層」の一例である）がある。そして、N+層１３ａは図１に示したソース線ＳＬに接続し、N+層１３ｂはビット線ＢＬに接続し、ＴｉＮ層１６はプレート線ＰＬに接続し、ＴｉＮ層１９ａはワード線ＷＬに接続する。そして、N+層１３ａ、１３ｂで挟まれたＳｉ柱１１Ａのチャネル層はＨｆＯ2層１５で囲まれた第１のチャネル層１１ａとＨｆＯ2層１８ａで囲まれた第２のチャネル層１１ｂよりなる。
　図５（ｃ）、図５（ｄ）に示すように、Ｐ層よりなる基板１０上にＳｉ柱１１Ｂ（特許請求の範囲の「第２の半導体柱」の一例である）がある。そして、Ｓｉ柱１１Ｂは下よりＰ層１１ｃ、Ｎ層２２，Ｎ+層１３ｃ（特許請求の範囲の「第３の不純物層」の一例である）と、Ｐ層１１ｄ、Ｎ+層１３ｄ（特許請求の範囲の「第４の不純物層」の一例である）よりなる。そして、Ｓｉ柱１１Ｂの下部にあって、Ｓｉ柱１１Ｂの外周部のＰ層基板１０上にＳｉＯ2層１４がある。そして、Ｓｉ柱１１Ｂの下方側面を囲むＨｆＯ2層１５がある。そして、ＨｆＯ2層１５を囲んで、その上面位置がＴｉＮ層１６の上面位置の近傍にあるＳｉＯ2層２３がある。そして、Ｓｉ柱１１Ｂの上方を囲み、且つＳｉＯ2層２３の上面に繋がったＨｆＯ2層１８ｂ（特許請求の範囲の「第３の絶縁層」の一例である）がある。そして、ＨｆＯ2層１８ｂを囲んでＴｉＮ層１９ｂ（特許請求の範囲の「第３のゲート導体層」の一例である）がある。Ｎ+層１３ｃ、１３ｄは、ＳＧＴトランジスタにおけるソース、またはドレインとなる。そして、ＨｆＯ2層１８ｂはゲート絶縁層となる。そしてＴｉＮ層１９ｂはゲート導体層となる。そしてＮ層２２、Ｐ層１１ｃは、同一Ｐ層基板１０上に形成したＰチャネル型、およびＮチャネル型ＳＧＴとの電気的分離層となる。なお、Ｐ層１１ｃ、Ｎ層２２、Ｎ+層１３ｃは、平面視においてＰ層１１ｄ、Ｎ+層１３ｄより広くさせてもよい。この場合、平面視において、Ｐ層１１ｃより外側のＮ+層１３ｃ上にコンタクトホールを形成して、このコンタクトホールを介して外部引き出し配線層を形成してもよい。また、ＳｉＯ2層２３で囲まれた部分のＳｉＯ2層１４、ＨｆＯ2層１５は、ＳＧＴトランジスタ動作には寄与しないので除去されてもよい。
　図５（ａ）、図５（ｂ）に示したダイナミック フラッシュ メモリのＳｉ柱１１Ａと、図５（ｃ）、図５（ｄ）に示したＳＧＴトランジスタのＳｉ柱１１Ｂは、共に同じ基板１０上ある。そして、Ｓｉ柱１１Ａと、Ｓｉ柱１１Ｂの底面位置Ａの高さは同じである。
　ダイナミック フラッシュ メモリのＳｉ柱１１Ａと、ＳＧＴトランジスタのＳｉ柱１１Ｂは、共に、垂直方向におけるＢ位置の近傍で２つの領域に分かれている。Ｓｉ柱１１Ａは、ＨｆＯ2層１５で囲まれた第１のチャネル層１１ａと、ＨｆＯ2層１８ａで囲まれた第２のチャネル層１１ｂと、Ｎ+層１３ｂよりなる。そして、Ｓｉ柱１１Ｂは、ＳｉＯ2層２３で囲まれたＰ層１１ｃ、Ｎ層２２、Ｎ+層１３ｃよりなる領域と、Ｆｉｎトランジスタのチャネル層１１ｄ、Ｎ+層１３ｄよりなる。そして、位置Ｂより上に、垂直方向におけるほぼ同じ位置に、ダイナミック フラッシュ メモリのゲート絶縁ＨｆＯ2層１８ａ、ゲート導体層ＴｉＮ層１９ａ、ソースまたはドレインのＮ+層１３ｂと、ＳＧＴトランジスタのゲート絶縁ＨｆＯ2層１８ｂ、ゲート導体層ＴｉＮ層１９ｂ、ソースまたはドレインのＮ+層１３ｄと、が形成されている。
　ダイナミック フラッシュ メモリのＳｉ柱１１Ａと、ＳＧＴトランジスタのＳｉ柱１１Ｂと、の高さＡ－Ｃ間は同じである。
　なお、図１において、Ｓｉ柱２、及び図５におけるＳｉ柱１１Ａ、１１Ｂの水平断面形状は、円形状、楕円状、長方形状であっても、本実施形態で説明したダイナミック フラッシュ メモリ動作、およびＳＧＴトランジスタ動作ができる。また、同一チップ上に、円形状、楕円状、長方形状のダイナミック フラッシュ メモリセル、ＳＧＴトランジスタを混在させてもよい。
　また、図５（ａ）、図５（ｃ）における説明では、Ｓｉ柱１１Ａ、１１Ｂの上面位置は、Ｎ+層１３ｂ、１３ｄの上面位置としたが、Ｎ+層１３ｂ、１３ｄをＴｉＮ層１９ａ、１９ｂの形成後に、例えば、エピタキシャル結晶成長法により形成した場合は、Ｎ+層１３ｂ、１３ｄの下端は、Ｓｉ柱１１Ａ、１１Ｂの上面となる。
　また、ダイナミック フラッシュ メモリのゲート絶縁ＨｆＯ2層１８ａ、ゲート導体層ＴｉＮ層１９ａと、ＳＧＴトランジスタのゲート絶縁ＨｆＯ2層１８ｂ、ゲート導体層ＴｉＮ層１９ｂは、別々に形成してもよい。また、異なる材料層で形成してもよい。
　また、図１において、第１のゲート導体層５ａはプレート線ＰＬに、第２のゲート導体層５ｂはワード線ＷＬに接続すると説明した。これに対し、第１のゲート導体層５ａはワード線ＷＬに、第２のゲート導体層５ｂをプレート線ＰＬに接続しても、正常なダイナミック フラッシュ メモリ動作ができる。同様に、図１において、Ｎ+層３ａはソース線ＳＬに接続し、Ｎ+層３ｂはビット線ＢＬに接続すると説明したのに対し、N+層３をビット線ＢＬに接続し、Ｎ+層３ｂをソース線ＳＬに接続しても、正常なダイナミック フラッシュ メモリ動作ができる。
　また、図１における、第１のゲート導体層５ａ、第２のゲート導体層５ｂは、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂの一部を囲んでいても、ダイナミック フラッシュ メモリ動作を行うことができる。また、第１のゲート導体層５ａ、第２のゲート導体層５ｂのそれぞれを複数の導体層に分割して動作させてもよい。
　また、図１では、Ｎ+層３ａ、３ｂ、チャネル領域７がＰ型であるＳｉ柱２を用いて説明した。これに対して、Ｎ+層３ａ、３ｂをＰ+層に替え、Ｓｉ柱２をＰ層からＮ層に替えてもよい。この場合、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により電子群及び正孔群を発生させ、発生させた電子群と正孔群の内の、Ｎ層チャネル領域における少数キャリアである正孔群を、ソース・ドレインの片方、又は両方のＰ+層から、除去する動作と、Ｎ層チャネル領域における多数キャリアである電子群の一部または全てを、前記Ｓｉ柱２内に残存させる、メモリ書き込み動作と、ソース・ドレインのＰ+層の一方もしくは両方から、電子群のうちの残存電子群を抜きとる、メモリ消去動作と、を行う。これによっても、ダイナミック フラッシュ メモリ動作が行われる。
　本実施形態は、下記の特徴を供する。
（特徴１）
　本発明の第１実施形態に係るダイナミック フラッシュ メモリセルのプレート線ＰＬはダイナミック フラッシュ メモリセルが書込み、読出し動作をする際に、ワード線ＷＬの電圧が上下に振幅する。この際に、プレート線ＰＬは、ワード線ＷＬとチャネル領域７との間の容量結合比を低減させる役目を担う。この結果、ワード線ＷＬの電圧が上下に振幅する際の、チャネル領域７の電圧変化の影響を著しく抑えることができる。これにより、論理“０”と“１”を示すワード線ＷＬのＳＧＴトランジスタのしきい値電圧差を大きくすることが出来る。これは、ダイナミック フラッシュ メモリセルの動作マージンの拡大に繋がる。
（特徴２）
　図５に示すように、ダイナミック フラッシュ メモリセルのＳｉ柱１１Ａと、ＳＧＴトランジスタのＳｉ柱１１Ｂの底部の高さAが同じであり、且つ基板１０上の同じ高さ（Ａ－Ｃ間）で形成される。そして、基板１０上にあるダイナミック フラッシュ メモリのゲート絶縁ＨｆＯ2層１８ａ、ゲート導体層ＴｉＮ層１９ａと、ＳＧＴトランジスタのゲート絶縁ＨｆＯ2層１８ａ、ゲート導体層ＴｉＮ層１９ａそれぞれの高さをほぼ同じにする。これにより、ダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタ回路を、基板１０上に容易に形成することが出来る。これは、ダイナミック フラッシュ メモリを有した半導体装置製造の低コスト化に繋がる。
（第２実施形態）
　図６Ａ～図６Ｇを用いて、本発明の第２実施形態に係るダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとを同一の基板３１ａ上に形成する製造方法を説明する。各図において、（ａ）はダイナミック フラッシュ メモリセルの断面図であり、（ｂ）はＳＧＴトランジスタの断面図である。
　図６Ａに示すように、ダイナミック フラッシュ メモリセル領域のＰ層基板３１の上層に燐（Ｐ）不純物をイオン注入法によりＮ+層３２を形成する。なお、Ｎ+層３２は、例えばダイナミック フラッシュ メモリセル領域のＰ層基板３１表層をエッチングして、ここにエピタキシャル結晶成長法によりＮ+層３２を形成してもよい。この工程では、最初ダイナミック フラッシュ メモリセル領域の外側のＰ層基板３１を、ＳｉＯ2層で覆う。そして、ＳｉＯ2層をマスクにして、Ｐ層基板３１の表層をエッチングする。そして、エピタキシャル結晶成長法により全体にＮ+層を形成する。そしてＣＭＰ（Chemical Mechanical Polishing）法により表面位置がＰ層基板３１になるように研摩する。これにより、Ｎ+層３２がＰ層基板３１に埋め込まれる。この場合、ダイナミック フラッシュ メモリセル領域のＮ+層３２の表面位置と、ＳＧＴトランジスタ領域のＰ層基板３１との表面はＡ’位置で一致する。
　次に、図６Ｂに示すように、ダイナミック フラッシュ メモリセル領域と、ＳＧＴトランジスタ領域との全体に、エピタキシャル結晶成長法によりＰ層３３を形成する。そして、ＳＧＴ領域のＰ層３３の上方部に例えばイオン注入により下からＮ層３４、Ｎ+層３５を形成する。Ｎ層３４、Ｎ+層３５は、Ｎ+層３２を形成したのと同じく、ＳＧＴトランジスタ領域のＰ層３３内にエピタキシャル結晶成長法により形成してもよい。そして、ダイナミック フラッシュ メモリセル領域と、ＳＧＴトランジスタ領域との全体に、下からＰ層３６，Ｎ+層３７と第１のマスク材料層３８ａ、第２のマスク材料層３８ｂを形成する。
　次に、図６Ｃに示すように、第１のマスク材料層３８ａ、第２のマスク材料層３８ｂをマスクにして、Ｎ+層３７，Ｐ層３６、Ｐ層３３，Ｎ+層３５，Ｎ層３４を、その底部位置がN+層３２ａの上面位置の近傍までエッチングして、Ｓｉ柱４０ａ、４０ｂを形成する。
　次に、図６Ｄに示すように、Ｓｉ柱４０ａ、４０ｂの外周部上にＳｉＯ2層４２を形成する。そして、全体にＨｆＯ2層４３を形成する。そして、全体にＴｉＮ層（図示せず）を堆積する。そして、ＣＭＰ法により、その上面位置がマスク材料層３８ａ、３８ｂの上面位置まで研摩する。そして、ダイナミック フラッシュ メモリセル領域を覆って、マスク材料層４６ａを形成する。そして、マスク材料層４６ａをマスクにして、ＳＧＴトランジスタ領域のＴｉＮ層を除去する。これにより、ダイナミック フラッシュ メモリセル領域のＨｆＯ2層４３を囲んでＴｉＮ層４４を形成する。なお、ＳＧＴトランジスタ領域のＳｉＯ2層４２、ＨｆＯ2層４３を除去してもよい。
　次に、全体にＳｉＯ2層（図示せず）を被覆する。そして、ＣＭＰ法により、全体を上面位置がマスク材料層４６ａの上面位置まで研磨する。そして、ＳＧＴ領域全体をマスク材料層（図示せず）で覆う。そして、ダイナミック フラッシュ メモリセル領域のマスク材料層４６ａを除去する。そして、図６Ｅに示すように、ＴｉＮ層４４をＲＩＥ法により、上面位置がＳｉ柱４０ａの中間部になるようにエッチングしてＴｉＮ層４４ａを形成する。そして、ＳＧＴトランジスタ領域のマスク材料層と、ＳｉＯ2層をＲＩＥ法によりエッチングしてＳｉＯ2層４８を、その上面位置がＴｉＮ層４４ａの上面位置になるように形成する。これにより、ＴｉＮ層４４ａとＳｉＯ2層４８の上面位置が位置Bでほぼ同じくなる。
　次に、図６Ｆに示すように、Ｓｉ柱４０ａ、４０ｂ、マスク材料層３８ａ、３８ｂを覆った位置Ｂより上方のＨｆＯ2層４３を除去して、位置Ｂより上方のＳｉ柱４０ａ、Ｓｉ柱４０ｂを囲んだＨｆＯ2層５０を形成する。そして、全体にＨｆＯ2層５０を被覆する。そして、ダイナミック フラッシュ メモリセル領域において、ＨｆＯ2層５０を囲み、且つ上面位置がＮ+層３７ａの下端に位置するＴｉＮ層５１ａを形成する。同じく、ＳＧＴトランジスタ領域において、ＨｆＯ2層５０を囲み、且つ上面位置がＮ+層３７ｂの下端に位置するＴｉＮ層５１ｂを形成する。
　次に、図６Ｇに示すように、ＴｉＮ層５１ａ、５１ｂを囲み、且つ上面位置がＴｉＮ層５１ａ、５１ｂの上端より上にあるＳｉＯ2層５２を形成する。そして、露出しているＳｉ柱４０ａ、４０ｂの頂部を囲んで選択エピタキシャル結晶成長法によりＮ+層５３ａ、５３ｂを形成する。
　そして、Ｎ+層３２ａにソース線ＳＬが接続し、ＴｉＮ層４４ａにプレート線ＰＬが接続し、ＴｉＮ層５１ａにワード線ＷＬが接続し、Ｎ+層５３ａにビット線ＢＬが接続することにより、ダイナミック フラッシュ メモリセルが形成される。そして、ＴｉＮ層５１ｂにゲート線が接続し、Ｎ+層３５ａ、３５ｂの一方がソース線に繋がると、他方がドレイン線に繋がったＳＧＴトランジスタが形成される。
　なお、第２実施形態では、ダイナミック フラッシュ メモリセルとＮチャネルＳＧＴトランジスタを、Ｐ層基板３１ａ上に形成した例を説明した。通常ＳＧＴトランジスタを用いた回路ではＣＭＯＳ回路が用いられるので、Ｐ層基板３１ａ上に同じくＰチャネルＳＧＴトランジスタが形成される。
　また、本実施形態では、ダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとのゲート絶縁層を同じＨｆＯ2層５０で形成したが、ダイナミック フラッシュ メモリセルと、ＳＧＴトランジスタとのゲート絶縁層を別々に違う材料層で形成してもよい。また、ダイナミック フラッシュ メモリセルにおけるゲート導体層であるＴｉＮ層５１ａ、５１ｂとの関係においても同じである。
　本実施形態は、下記の特徴を供する。
（特徴１）
　ダイナミック フラッシュ メモリセルのＳｉ柱４０ａと、ＳＧＴトランジスタのＳｉ柱４０ｂと、が同時に形成されるので、製造工程が簡易化される。
（特徴２）
　ダイナミック フラッシュ メモリセルのワード線ゲートのＴｉＮ層５１ａと、ＳＧＴトランジスタのゲートＴｉＮ層５１ｂと、が同時に形成されるので、製造工程が簡易化される。
（特徴３）
　ダイナミック フラッシュ メモリセルのビット線ＢＬに繋がるＮ+層３７ａ、５３ａと、ＳＧＴトランジスタのソース、又はドレインとなるN+層３７ｂ、５３ｂと、が同時に形成されるので、製造工程が簡易化される。
（特徴４）
　ダイナミック フラッシュ メモリセルのワード線トランジスタと、ＳＧＴトランジスタとが、垂直方向において、同じ高さに形成されるので、製造が容易になる。
（その他の実施形態）
　なお、本発明では、Ｓｉ柱２、１１Ａ、１１Ｂ、４０ａ、４０ｂを形成したが、これ以外の半導体材料よりなる半導体柱であってもよい。
　また、第１実施形態における、Ｎ+層３ａ、３ｂ、１３ａ、１３ｂ、１３ｃ、１３ｄは、ドナー不純物を含んだＳｉ、または他の半導体材料層より形成されてもよい。また、異なる半導体材料層より形成されてもよい。また、それらの形成方法はエピタキシャル結晶成長法、または、他の方法でＮ+層を形成してもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、第１実施形態では、プレート線ＰＬに繋がるゲート導体層５ａとしてＴｉＮ層１６を用いた。これに対して、ＴｉＮ層１６に替えて、単層または複数の導体材料層を組み合わせて用いてもよい。同じく、ワード線ＷＬと、このワード線ＷLに繋がるゲート導体層５ｂとしてＴｉＮ層１９ａを用いた。これに対して、ＴｉＮ層１６、１９ａに替えて、単層または複数の導体材料層を組み合わせて用いてもよい。また、ゲートＴｉＮ層１６、１９ａは、その外側が、例えばＷなどの配線金属層に繋がっていてもよい。このことは、ＳＧＴトランジスタのゲートＴｉＮ層１９ｂについても同様である。このことは、本発明に係るその他の実施形態においても同様である。
　また、第１実施形態では、Ｓｉ柱２、１１A、１１Ｂの平面視における形状は、円形状であった。そして、Ｓｉ柱２，１１A、１１Ｂの平面視における形状は、円形、楕円、一方向に長く伸びた形状などであってもよい。そして、ダイナミック フラッシュ メモリセル領域から離れて形成されるロジック回路領域においても、ロジック回路設計に応じて、ロジック回路領域に、平面視形状の異なるＳｉ柱を混在してＳＧＴトランジスタを形成することができる。これらのこのことは、本発明に係るその他の実施形態においても同様である。
　また、図５では、矩形状の垂直断面を有するＳｉ柱１１Ａ、１１Ｂを用いて説明したが、垂直断面形状が台形状であってもよい。また、ダイナミック フラッシュ メモリセルのＳｉ柱１１Ａでの、ＨｆＯ2層１５で囲まれたＳｉ柱１１Ａの垂直断面と、ＨｆＯ2層１８ａで囲まれたＳｉ柱１１Ａの垂直断面のそれぞれが矩形状、台形状に異なっていてもよい。このことは、ＳＧＴトランジスタのＳｉ柱１１Ｂについても同様である。そして、これらのこのことは、本発明に係るその他の実施形態においても同様である。　
　なお、基板１と同様に、基板１０，３１はＳＯＩ（Silicon On Insulator）、単層または複数層よりなるＳｉまたは他の半導体材料より形成してもよい。また、基板１，１０，３１ａはＮ層、またはＰ層の単層、又は複数層よりなるウエル層であってもよい。
　なお、第１実施形態で説明した、ＨｆＯ2層１５は、ゲート絶縁層として機能するものであれば、単層、又は複数層よりなる他の絶縁層であってもよい。また、ＴｉＮ層１６、１９ａ、１９ｂはゲート導体層の機能を持つものであれば、単層、または複数層よりなる他の導体層を用いてもよい。また、ＨｆＯ2層１５、１８ａ、１８ｂのそれぞれは、材料、厚さなどの物理値が異なる材料層より形成してもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、第２実施形態における、Ｓｉ柱４０ａの底部のＮ+層３２ａに接続して例えばＷ層などの導体層を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、図５（ａ）において、Ｓｉ柱１１Ａの垂直断面は矩形で示されたが、台形状であってもよい。そして、Ｓｉ柱１１Ａの下部チャネル領域１１ａと、上部チャネル領域１１ｂの垂直断面は、それぞれ矩形、または台形状であってもよい。同じく、ＳＧＴトランジスタのＳｉ柱１１Ｂにおいても、Ｎ+層１３ｃ、１３ｄで挟まれた領域と、Ｎ+層１３ｃより下の領域の垂直断面形状においても同様である。このことは、本発明に係るその他の実施形態においても同様である。
　また、図１において、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬに接続された第２のゲート導体層５ｂのゲート容量よりも大きくなるように、第１のゲート導体層５ａのゲート長を、第２のゲート導体層５ｂのゲート長よりも長くすることにより、更に第１のゲート導体層５ａのゲート容量を、第２のゲート導体層５ｂのゲート容量よりも、大きく出来る。また、その他にも、第１のゲート導体層５ａのゲート長を、第２のゲート導体層５ｂのゲート長よりも長くする、または長くしない構造においても、それぞれのゲート絶縁層の膜厚を変えて、第１のゲート絶縁層４ａのゲート絶縁膜の膜厚を、第２のゲート絶縁層４ｂのゲート絶縁膜の膜厚よりも薄くして、更に第１のゲート導体層５ａのゲート容量を、第２のゲート導体層５ｂのゲート容量よりも、大きく出来る。また、それぞれのゲート絶縁層の材料の誘電率を変えて、第１のゲート絶縁層４ａのゲート絶縁膜の誘電率を、第２のゲート絶縁層４ｂのゲート絶縁膜の誘電率よりも高くしてもよい。また、ゲート導体層５ａ、５ｂの長さ、ゲート絶縁層４ａ、４ｂの膜厚、誘電率のいずれかを組み合わせて、第１のゲート導体層５ａのゲート容量が、第２のゲート導体層５ｂのゲート容量よりも、更に大きくしてもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、図１におけるＰ型Ｓｉ柱２は真正半導体で形成されていてもよい。本発明に係るその他の実施形態においても同様である。
　また、図１において、Ｎ+層３ａ、３ｂの一方をＰ+層にして読み出し動作を、サイリスタ現象を用いた動作（例えば、非特許文献１３を参照）、またはトンネル現象を用いた動作により行ってもよい。このことは、本発明に係るその他の実施形態においても同様である。
　また、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した各実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成要件の一部を除いても本発明の技術思想の範囲内となる。
　本発明に係る、メモリ素子を有する半導体装置によれば、高密度で、かつ高性能のダイナミック フラッシュ メモリを有する半導体装置が得られる。
　１、１０　基板
　２１　Ｐ層基板
　２、１１Ａ、１１Ｂ、２３ａ、２３ｂ　Ｓｉ柱
　１１ｄ　チャネル層
　３ａ、３ｂ、１３ａ、１３ｂ、１３ｃ、１３ｄ、２２、２２ａ、４０ａ、４１ａ、４１ｂ　N+層
　４ａ　第１のゲート絶縁層
　４ｂ　第２のゲート絶縁層
　５ａ　第１のゲート導体層
　５ｂ　第２のゲート導体層
　６　　絶縁層
　７　チャネル領域
　７ａ、１１ａ　第１のチャネル層
　７ｂ、　１１ｂ　第２のチャネル層
　１１ｄ　Ｆｉｎトランジスタのチャネル層
　ＳＬ　ソース線
　ＰＬ　プレート線
　ＷＬ　ワード線
　ＢＬ　ビット線
　１１ｃ、２１，２３　Ｐ層
　２４ａ、２４ｂ、３０ａ、３０ｂ、４０　マスク材料層
　１５、１８ａ、１８ｂ、２７、２７ａ、３２　ＨｆＯ2層
　１６、１９ａ、１９ｂ、２３、２８、２８ａ、３３、３３ａ、３３ｂ　ＴｉＮ層
　２０，２６、３１，３５、３５ａ、３５ｂ、３６　ＳｉＯ2層
　２７ａ　ＳｉＮ層
　３７ａ、３７ｂ、３７ｃ、３７ｄ　スペーサ層
　３８ａ、３８ｂ　絶縁層

Claims (7)

  1. 　ダイナミック フラッシュ メモリセルとＳＧＴトランジスタとを含むメモリ素子を有した半導体装置であって、
    　前記ダイナミック フラッシュ メモリセルは、
    　基板上に、前記基板に対して、垂直方向に立つ第１の半導体柱と、
    　前記第１の半導体柱の底部に繋がる第１の不純物層と、
    　前記第１の半導体柱の頂部に、または前記頂部に繋がる第２の不純物層と、
    　前記第１の半導体柱の下部を囲こみ、前記第１の不純物層に接する第１のゲート絶縁層と、
    　前記第１のゲート絶縁層に接し、且つ前記第１の半導体柱の上部を囲こむ第２のゲート絶縁層と、
    　前記第１のゲート絶縁層の一部、又は全体を囲んだ第１のゲート導体層と、
    　前記第２のゲート絶縁層の一部、又は全体を囲んだ第２のゲート導体層と、
    　前記第１のゲート導体層と、前記第２のゲート導体層との間にある第１の絶縁層と、を含み、
    　前記１の不純物層と、前記２の不純物層と、前記１のゲート導体層と、前記２のゲート導体層と、に印加する電圧を制御して、前記第１の半導体柱内に、前記第１の不純物層と前記第２の不純物層との間に流す電流によるインパクトイオン化現象、またはゲート誘起ドレインリーク電流により電子群及び正孔群を発生させる動作と、発生させた前記電子群と前記正孔群の内の、少数キャリアである前記電子群又は前記正孔群を、前記第１の不純物層、または前記第２の不純物層から、除去するメモリ書き込み動作と、
    　多数キャリアである前記正孔群又は前記電子群の一部または全てを、前記第１の半導体柱内に残存させる、メモリ書き込み動作と、前記第１の不純物層と、前記第２の不純物層の一方もしくは両方から、前記正孔群、又は前記電子群のうちの残存正孔群、又は残存電子群を抜きとる、メモリ消去動作とを行い、
    　前記ＳＧＴトランジスタは、
    　前記基板上に、前記基板に対して、垂直方向に立つ第２の半導体柱と、
    　前記第２の半導体柱の下部を囲んだ第２の絶縁層と、
    　前記第２の絶縁層より上の前記第２の半導体柱領域の下端に繋がる第３の不純物層と、その上端に繋がる第４の不純物層と、
    　前記第３の不純物層と、前記第４の不純物層と、間の前記第２の半導体柱を囲む第３のゲート絶縁層と、
    　前記第３のゲート絶縁層を囲んだ第３のゲート導体層と、を含み、
    　前記第１の半導体柱と、前記第２の半導体柱と、の底部と頂部とが、垂直方向において同じ位置にある、
    　ことを特徴とするメモリ素子を有する半導体装置。
  2. 　垂直方向において、前記第２のゲート導体層の下端位置と、前記第３のゲート導体層の下端位置が同じである、
    　ことを特徴とする請求項１に記載のメモリ素子を有する半導体装置。
  3. 　垂直方向において、前記第２の不純物層と、前記第４の不純物層と、が同じ位置にある、
    　ことを特徴とする請求項１に記載のメモリ素子を有する半導体装置。
  4. 　前記第２の不純物層と、前記第４の不純物層と、が同じドナー不純物原子を含み、且つ同じ半導体母体よりなる、
    　ことを特徴とする請求項１に記載のメモリ素子を有する半導体装置。
  5. 　前記第１の不純物層に繋がる配線はソース線であり、前記第２の不純物層に繋がる配線はビット線であり、前記第１のゲート導体層に繋がる配線は第１の駆動制御線であり、前記第２のゲート導体層と前記第３のゲート導体層に繋がる配線はワード線であり、
    　前記ソース線と、前記ビット線と、前記第１の駆動制御線と、前記ワード線とに印加する電圧により前記メモリ消去動作と、前記メモリ書き込み動作とを行う、
    　ことを特徴とする請求項１に記載の半導体素子を有するメモリ装置。
  6. 　前記第１のゲート導体層と前記第１の半導体柱との間の第１のゲート容量は、前記第２のゲート導体層と前記第１の半導体柱との間の第２のゲート容量よりも大きい、
    　ことを特徴とする請求項１に記載の半導体素子を有するメモリ装置。
  7. 　前記第１の不純物層と、前記第２の不純物層と、はドナー不純物を多数含むＮ型半導体層であり、前記半導体柱はアクセプタ不純物を含むＰ型半導体層である、
    　ことを特徴とする請求項１に記載の半導体素子を有するメモリ装置。
PCT/JP2021/015533 2021-04-15 2021-04-15 メモリ素子を有する半導体装置 WO2022219767A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2021/015533 WO2022219767A1 (ja) 2021-04-15 2021-04-15 メモリ素子を有する半導体装置
TW111109885A TWI800309B (zh) 2021-04-15 2022-03-17 具有記憶元件的半導體裝置
US17/717,808 US11776609B2 (en) 2021-04-15 2022-04-11 Memory-element-including semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/015533 WO2022219767A1 (ja) 2021-04-15 2021-04-15 メモリ素子を有する半導体装置

Publications (1)

Publication Number Publication Date
WO2022219767A1 true WO2022219767A1 (ja) 2022-10-20

Family

ID=83603085

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015533 WO2022219767A1 (ja) 2021-04-15 2021-04-15 メモリ素子を有する半導体装置

Country Status (3)

Country Link
US (1) US11776609B2 (ja)
TW (1) TWI800309B (ja)
WO (1) WO2022219767A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220392900A1 (en) * 2021-03-29 2022-12-08 Unisantis Electronics Singapore Pte. Ltd. Memory device using semiconductor element and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188279A (ja) * 2001-12-14 2003-07-04 Toshiba Corp 半導体メモリ装置およびその製造方法
JP2006080280A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2008124209A (ja) * 2006-11-10 2008-05-29 Toshiba Corp 半導体記憶装置
JP2008147514A (ja) * 2006-12-12 2008-06-26 Renesas Technology Corp 半導体記憶装置
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置
WO2016162927A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置と、その製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JPH03171768A (ja) 1989-11-30 1991-07-25 Toshiba Corp 半導体記憶装置
JP3957774B2 (ja) 1995-06-23 2007-08-15 株式会社東芝 半導体装置
JP2009038201A (ja) * 2007-08-01 2009-02-19 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US9595587B2 (en) * 2014-04-23 2017-03-14 Alpha And Omega Semiconductor Incorporated Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs
US11227920B2 (en) * 2017-06-05 2022-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of manufacturing the semiconductor device
CN113939907A (zh) * 2019-06-05 2022-01-14 新加坡优尼山帝斯电子私人有限公司 柱状半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188279A (ja) * 2001-12-14 2003-07-04 Toshiba Corp 半導体メモリ装置およびその製造方法
JP2006080280A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2008124209A (ja) * 2006-11-10 2008-05-29 Toshiba Corp 半導体記憶装置
JP2008147514A (ja) * 2006-12-12 2008-06-26 Renesas Technology Corp 半導体記憶装置
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置
WO2016162927A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置と、その製造方法

Also Published As

Publication number Publication date
TWI800309B (zh) 2023-04-21
TW202247421A (zh) 2022-12-01
US11776609B2 (en) 2023-10-03
US20220336003A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
WO2022137607A1 (ja) 半導体素子を用いたメモリ装置の製造方法
WO2022219767A1 (ja) メモリ素子を有する半導体装置
TWI806509B (zh) 使用柱狀半導體元件的記憶裝置
TWI816463B (zh) 使用半導體元件的記憶裝置
TWI816327B (zh) 具有記憶元件的半導體裝置
WO2022239099A1 (ja) メモリ素子を有する半導体装置
JP7057033B1 (ja) 半導体素子を用いたメモリ装置の製造方法
WO2022168158A1 (ja) 半導体メモリ装置
WO2022239237A1 (ja) 半導体素子を用いたメモリ装置
WO2022219763A1 (ja) 半導体素子を用いたメモリ装置
WO2022168219A1 (ja) 柱状半導体素子を用いたメモリ装置
WO2023281730A1 (ja) 半導体素子を用いたメモリ装置
WO2022219694A1 (ja) 半導体素子を用いたメモリ装置
WO2022208658A1 (ja) メモリ素子を有する半導体装置
WO2022239102A1 (ja) 半導体素子を用いたメモリ装置
JP7381145B2 (ja) メモリ素子を有する半導体装置
WO2022239198A1 (ja) 半導体素子を用いたメモリ装置の製造方法
WO2022180733A1 (ja) 柱状半導体素子を用いたメモリ装置の製造方法
WO2022239192A1 (ja) 半導体素子を用いたメモリ装置
WO2022269890A1 (ja) 半導体素子を用いたメモリ装置の製造方法
WO2022168220A1 (ja) 半導体素子を用いたメモリ装置
WO2022180738A1 (ja) 半導体素子を用いたメモリ装置
WO2022239194A1 (ja) 半導体素子を用いたメモリ装置
WO2022208587A1 (ja) 半導体素子を用いたメモリ装置と、その製造方法
JP7057034B1 (ja) 半導体メモリセル及び半導体メモリ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21936259

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21936259

Country of ref document: EP

Kind code of ref document: A1