WO2018147525A1 - 마이크로 엘이디 모듈 및 그 제조방법 - Google Patents

마이크로 엘이디 모듈 및 그 제조방법 Download PDF

Info

Publication number
WO2018147525A1
WO2018147525A1 PCT/KR2017/009856 KR2017009856W WO2018147525A1 WO 2018147525 A1 WO2018147525 A1 WO 2018147525A1 KR 2017009856 W KR2017009856 W KR 2017009856W WO 2018147525 A1 WO2018147525 A1 WO 2018147525A1
Authority
WO
WIPO (PCT)
Prior art keywords
laser beam
micro led
solders
electrode pad
led
Prior art date
Application number
PCT/KR2017/009856
Other languages
English (en)
French (fr)
Inventor
유태경
김대원
윤성복
원예림
문명지
장한빛
김용필
박재순
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170018811A external-priority patent/KR102657122B1/ko
Priority claimed from KR1020170030833A external-priority patent/KR102381562B1/ko
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Publication of WO2018147525A1 publication Critical patent/WO2018147525A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a method of manufacturing a micro LED module by flip-bonding a micro LED comprising a light-transmissive substrate having a large difference in coefficient of thermal expansion with the submount substrate on the submount substrate.
  • the micro LED module is manufactured by flip bonding a micro LED including a plurality of LED cells onto a submount substrate.
  • the micro LED includes a light-transmissive sapphire substrate and a gallium nitride-based semiconductor light emitting part formed on the light-transmissive sapphire substrate and having a plurality of LED cells.
  • the semiconductor light emitting part includes an n-type semiconductor layer exposed region formed by etching, and the plurality of LED cells are formed in a matrix array on the n-type semiconductor layer exposed region.
  • Each LED cell includes an n-type semiconductor layer, an active layer, and a p-type conductive semiconductor layer, and a p-type electrode pad is formed on the p-type conductive semiconductor layer of each LED cell.
  • an n-type electrode pad is formed in the n-type semiconductor layer exposed region.
  • the submount substrate includes a plurality of electrodes provided to correspond to the electrode pads of the micro LED.
  • the electrode pads of the micro LED are connected to the electrodes of the submount substrate.
  • the solder constituting at least a portion of the solder bumps must be heated to a temperature near the melting point. At this time, since the difference between the thermal expansion coefficient of the Si-based submount substrate and the thermal expansion coefficient of the sapphire substrate is large, there is a large difference in the amount of expansion strain and shrinkage strain between the Si submount substrate and the sapphire substrate during heating and cooling during the flip bonding process.
  • the thermal expansion coefficient of the sapphire substrate on which the micro LED is based is 7.6 ⁇ m ⁇ 1 K and the thermal expansion coefficient of the Si based submount substrate is 2.6 ⁇ m m ⁇ 1 K
  • the thermal expansion coefficient of the S sapphire substrate is Si-based sub depending on the temperature. It is approximately 2.5 times the thermal expansion coefficient of the mount substrate. If the bump used for flip bonding uses a solder having a high melting point, the bonding temperature becomes high. At this time, due to a significant difference in thermal expansion coefficient, misalignment may occur between the micro LED and the submount substrate, thereby preventing bonding.
  • solder melting point temperature is set to the bonding temperature, about 5-6 um misalignment is generated on the basis of the 1 cm substrate, so that it is practically difficult to use in a process requiring 2 um bonding precision such as flip bonding of a micro LED.
  • Patent Document 1 Republic of Korea Patent Registration 10-1150861 (2012.05.22. Registration)
  • Patent Document 2 Republic of Korea Patent Registration 10-0470904 (registered on Jan. 31, 2005)
  • the problem to be solved by the present invention is to provide a micro LED module manufacturing method that can solve the misalignment problem caused by the difference in coefficient of thermal expansion between the substrate.
  • Micro LED module manufacturing method preparing a micro LED comprising a plurality of electrode pads and a plurality of LED cells; Preparing a submount substrate including a plurality of electrodes corresponding to the plurality of electrode pads; And flip bonding the micro LED to the submount substrate using a plurality of solders positioned between the plurality of electrode pads and the plurality of electrodes, wherein the flip bonding comprises: Heating with a laser beam.
  • the flip bonding step includes locally heating each of the plurality of solders with a plurality of laser beams.
  • a separate electrode pad is formed in each of the LED cells, the flip bonding step is a laser beam passing through the LED cell and the individual electrode pad in turn between the individual electrode pad and the submount substrate. Heating the solder being located.
  • the individual electrode pads have a laser beam transmission.
  • the individual electrode pads comprise a cavity through which the laser beam passes.
  • the micro LED includes a common electrode pad on the surface of the epi layer around the plurality of LED cells, the step of flip bonding the common with a laser beam passing through the epi layer and the common electrode pad in turn.
  • the solder located between the electrode pad and the submount substrate is heated.
  • the common electrode pad has a laser beam transmittance.
  • the common electrode pad includes a cavity through which the laser beam passes.
  • the flip bonding may include heating the plurality of solders with a plurality of laser beams vertically passing through the micro LEDs from one side of the micro LED to the other side of the micro LED, and the plurality of lasers.
  • the beam includes a laser beam passing through the epi layer without the substrate and the LED cell and a laser beam passing through the epi layer with the substrate and the LED cell.
  • the flip bonding may include heating the plurality of solders with a plurality of laser beams vertically passing through the micro LEDs from one side of the micro LED to the other side of the micro LED.
  • a focusing lens is used to focus on each of the solders.
  • the step of flip bonding in order to heat the plurality of solder with a plurality of laser beams passing through the micro LED vertically from one side of the micro LED to the other side of the micro LED. And arranging a plurality of laser beam irradiation units on one side of the micro LED in an arrangement corresponding to the arrangement of solder.
  • an arrangement corresponding to the arrangement of the plurality of solders for heating the plurality of solders with a plurality of laser beams passing vertically through the microLEDs from one side of the microLED to the other side of the microLEDs. And arranging a plurality of laser beam irradiation units on one side of the micro LED, wherein the plurality of laser beam irradiation units comprise an optical guide connected to a laser light source, a collimator for making a parallel beam of the laser beam passing through the optical guide, And a beam adjuster for adjusting the cross-sectional size of the laser beam of parallel beams, and a focusing lens for focusing the laser beam adjusted to the beam adjuster on each of the solders.
  • the flip bonding may include matching a plurality of laser beam irradiation units with a plurality of solders in a 1: 1 manner to heat each of the plurality of solders with a laser beam irradiated by each of the plurality of laser beam irradiation units.
  • a plurality of laser beam irradiation units with a plurality of solders in a 1: 1 manner to heat each of the plurality of solders with a laser beam irradiated by each of the plurality of laser beam irradiation units.
  • the step of flip bonding matches one laser beam irradiation unit with two or more solders in a 1: n (n is a natural number of two or more) to move the laser beam irradiation unit in a linear or zigzag form.
  • the two or more solders can be heated by the laser beam irradiated by the laser beam irradiation unit.
  • the flip bonding may match two or more laser beam irradiation units to each of the two or more solder groups so that each of the laser beam irradiation units may heat the solders in each solder group.
  • a micro LED module comprising a substrate and an epi layer, wherein the epi layer is formed with a plurality of LED cells, and each of the plurality of LED cells has a second conductivity.
  • a micro LED having a separate electrode pad of a type and a common electrode pad of a first conductivity type formed around the plurality of LED cells;
  • a submount substrate having a plurality of electrodes corresponding to the individual electrode pads and the common electrode pad;
  • a solder positioned between the electrode and the individual electrode pad or the common electrode pad, wherein the solder is heated by a laser beam and cured to connect the electrode to the individual electrode pad or the common electrode pad.
  • the substrate, the epi layer, the individual electrode pad and the common electrode pad is a laser beam so that the laser beam can be heated from one side of the micro LED to the micro LED side. It is configured to pass.
  • the individual electrode pads may be formed of a material that transmits the laser beam.
  • the individual electrode pads may include a cavity through which the laser beam passes.
  • the common electrode pad may be formed of a material that transmits the laser beam.
  • the common electrode pad may include a cavity through which the laser beam passes.
  • the laser is locally irradiated to each of a plurality of solders located between the micro LEDs and the submount substrate, and the solder is rapidly melted, so that the heat is applied to the micro LED having the laser permeability and the submount substrate that the laser does not reach. It may be hardly applied, thus solving the misalignment problem due to the difference in thermal expansion coefficient between the micro LED and the submount substrate.
  • FIGS. 1A to 1E are diagrams for explaining a process for producing a micro LED in a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a part of a submount substrate in the first embodiment of the present invention.
  • 3 and 4 are diagrams for explaining a process of forming a bump containing solder on the submount substrate in the first embodiment of the present invention.
  • 5A, 5B, and 5C are diagrams for explaining a process of flip bonding a micro LED and a submount substrate.
  • FIG. 6 is a view for explaining another embodiment in the first embodiment of the present invention.
  • FIG 7 and 8 are diagrams for explaining still another embodiment in the first embodiment of the present invention.
  • FIG. 9 is a view for explaining a process of flip-bonding a micro LED and a submount substrate according to the second embodiment of the present invention.
  • FIG. 10 is a view illustrating a heating-cooling curve of a micro LED and a submount substrate in the flip bonding process illustrated in FIG. 9.
  • a method of fabricating a micro LED module by flip bonding the micro LED to a submount substrate that is an active matrix substrate According to the first and second embodiments of the present invention, a method of manufacturing an LED module is followed by a process of preparing a Si-based submount substrate in which an electric circuit and electrodes are formed in advance, and a process of manufacturing a micro LED based on a sapphire substrate. Then it is performed.
  • micro LED fabrication, bump formation, and flip bonding of the micro LED and the submount substrate in the first and second embodiments of the present invention will be described in sequence.
  • FIGS. 1A to 1E A process of manufacturing a micro LED will be described with reference to FIGS. 1A to 1E.
  • an n-type semiconductor layer 132, an active layer 133, and a p-type semiconductor layer are formed on a primary surface of a translucent sapphire substrate 131 having a thermal expansion coefficient of 7.6 ⁇ m ⁇ 1 K.
  • An epi layer comprising 134 is formed.
  • the epi layer is etched to a predetermined depth by using a mask pattern to enclose the grooves 101 separating the LED cells 130 and at least the outside of the LED cells 130. Forms an exposed region 102 of the n-type semiconductor layer 132, thereby forming a plurality of LED cells including both the active layer 133 and the p-type semiconductor layer 134 on the n-type semiconductor layer 132. 130 are formed.
  • a buffer layer may be formed between the n-type semiconductor layer 132 and the sapphire substrate 131.
  • n-type semiconductor layer 132 and the active layer 133 are performed between the n-type semiconductor layer 132 and the active layer 133, between the active layer 133 and the p-type semiconductor layer 134, and on the exposed surface of the p-type semiconductor layer 134.
  • Other semiconductor layers may be interposed. Since the epitaxial layer including the n-type semiconductor layer 132, the active layer 133, and the p-type semiconductor layer 134 and the sapphire substrate 131 have laser permeability, the LED cell 130 also has laser permeability.
  • a laser-transmissive p-type electrode pad 150 is formed on the p-type semiconductor layer 134 of each of the LED cells 130, and the n-type semiconductor layer 132 exposed region ( The laser transmissive n-type electrode pad 140 is also formed in the outer region of the 102.
  • the laser transmissive n-type electrode pad 140 is also formed in the outer region of the 102.
  • the passivation layer 160 is formed to cover all of the LED cells 130 and the exposed region 102 of the n-type semiconductor layer 132.
  • the first pad exposing hole 162 exposing the p-type electrode pad 150 and the second pad exposing hole 164 exposing the n-type electrode pad 140 are formed.
  • the first pad exposing hole 162 and the second pad exposing hole 164 may be formed by etching using a mask pattern.
  • the passivation layer 160 is formed to have a substantially constant thickness along the cross-sectional profile of the LED cells 130, reducing the width and depth of the valleys 101 between neighboring LED cells 130, The goal is to keep the goal intact. However, the passivation layer 160 may be formed to completely fill the valleys 101.
  • an Si-based submount substrate 200 having a size of approximately 15,000 ⁇ m ⁇ 10,000 ⁇ m and having CMOS cells corresponding to the LED cells is prepared.
  • the submount substrate 200 includes a plurality of CMOS cells corresponding to the plurality of LED cells described above, a plurality of individual electrodes 240 corresponding to the p-type electrode pads of the micro LED, and an n-type electrode of the micro LED. It may include a common electrode (not shown) corresponding to the pad.
  • the submount substrate 200 is formed on a Si-based substrate base material 201 in a matrix array, and includes a plurality of electrodes 240 connected to CMOS cells and a passivation layer 250 formed to cover the electrodes 240.
  • the passivation layer 250 includes electrode exposure holes 252 that expose individual electrodes 240.
  • the process of forming the bumps includes a first cleaning step S101, an under bump metallurgy (UBM) forming step S102, a photolithography step S103, a scum removing step S104, and the like.
  • a scrubber is used to clean the submount substrate 200 introduced as shown in FIG. 4A.
  • the submount substrate 200 includes a pad-type electrode 240 formed of Al or Cu material and an electrode exposure hole exposing a region of the electrode 240 in a substrate base material 201 in which a CMOS cell is formed by a CMOS process.
  • the passivation layer 250 formed on the substrate base material 201 is provided with a 252.
  • the UBM 261 is formed of a Ti / Cu laminated structure, and may be formed by sputtering of the metal.
  • the photolithography step 103 forms a photosensitive PR (Photoresist) 300 to cover the UBM 261 on the submount substrate 200 as a whole, as shown in FIG. A pattern (not shown) is placed and light is applied to form an electrode exposure hole 302 exposing only one region of the UBM 261 directly above the electrode 240.
  • a scum removal step S104 for removing scums generated during the photolithography step is performed.
  • a Cu plating step S105 and a solder metal plating step S106 are performed in turn, and as shown in FIG. 4D, first through the opening 302 of the PR 300.
  • Cu is plated to form a Cu pillar 262
  • SnAg is plated as a solder metal on the Cu pillar 262 to form a SnAg solder cap 263 in a layer having a predetermined thickness.
  • Cu may be Cu or a Cu alloy comprising Cu.
  • the PR removing step S107 is performed to expose the top and side surfaces of the bump including the Cu pillars 262 and the solder 263, as shown in FIG. 4E.
  • the UBM etching step S108 is performed to remove the remaining UBM by etching except for the UBM 261 located in the region immediately below the Cu pillar 262 as shown in FIG. 4F.
  • a second washing step S109 is performed to remove the residue.
  • a bump 260 in which a Cu pillar 262 and a solder cap 263 are sequentially stacked is formed on the UBM 261 on the electrode 240 of the submount substrate 200.
  • a reflow step (S110) is performed, and the layered solder 263 is melted and solidified to form a hemispherical or semicircular cross-sectional shape. Rapid thermal processing (RTP) may be usefully used.
  • a third washing step S111 for removing the residue is performed again.
  • the spacing of the Cu pillar bumps 260 on the submount substrate 200 is preferably about the same as the diameter of the Cu pillar 262, and the spacing of the Cu pillar bumps 260 does not exceed 5 ⁇ m. If the spacing of the Cu pillar bump 260 exceeds 5 ⁇ m, the diameter of the Cu pillar bump 260 and the size of the corresponding LED cell must also be increased, thereby reducing the precision of the display device including the micro LED.
  • the submount substrate 200 includes a plurality of electrodes provided to correspond to the electrode pads 150 of the micro LED 100, and each of the plurality of electrodes includes a Cu pillar 262 and a SnAg.
  • a bump 260 consisting of solder (ie, solder cap 263) is preformed.
  • each of the LED cells 130 and the electrode pads 150 and 140 of the micro LED 100 may emit a laser beam for locally heating the solder 263.
  • the electrode pads 150 and 140 may be formed of a conductive transparent metal compound material to transmit the laser beam.
  • the solder 263 formed on the pillars 262 is positioned between the electrode pads 150 and 140 of the micro LED 100 and the electrodes of the submount substrate 200, and then the solder 263.
  • the electrode pads 150 and 140 of the micro LED 100 and the electrodes of the submount substrate 200 are bonded.
  • the individual electrode pads 150 and the micro LEDs provided in the LED cells 130 of the micro LED 100 are used.
  • the common electrode pad 140 formed in the outer region of the substrate 100 is disposed to face the electrodes of the submount substrate 200
  • each of the electrodes of the submount substrate 200 and the electrode pad of the micro LED 100 side are disposed.
  • the plurality of solders 263 are positioned in an arrangement corresponding to the arrangement of the plurality of electrode pads 150 and 140 between the micro LED 100 and the submount substrate 200.
  • Each laser beam irradiation unit 1000 includes an optical guide 1100 formed of an optical fiber connected to a laser light source, a collimator 1200 that makes the laser beam that has passed through the optical guide 1100 into a parallel beam, and a laser having a parallel beam. It includes a beam adjuster 1300 for adjusting the cross-sectional size of the beam, and a focusing lens 1400 for focusing the laser beam adjusted by the beam adjuster 1300 at a point.
  • the laser beam irradiation unit 1000 may further include a laser light amplifier, an optical coupler, a laser oscillation controller, and the like. The output of the laser beam is appropriately selected according to the melting point of the solder material.
  • the laser beam (L) is supplied to the collimator 1200 through the optical guide 1100, the collimator 1200 is made to output the laser beam in parallel light,
  • the beam adjuster 1300 expands the diameter of the laser beam formed in parallel light through the collimator 1200, and the focusing lens 1400 passes the laser beam having the diameter extended through the micro LED 100 and then the micro LED ( Focusing is performed on each of the solders 263 in contact with the electrode pads 150 and 140 of the 100. As a result, the solder 263 is heated and melted by the laser beam L focused on each solder 263.
  • the focusing position of the laser beam L is preferably set to 1/3 to 2/3 of the height of the molten solder. When the focusing position of the laser beam L exceeds 2/3 of the solder height and approaches the micro LED 100 side, the LED cell 130 and the electrode pads 150 and 140 may be damaged by heat. When the focusing position of the laser beam L is less than 1/3 of the solder height, there is a high possibility that the circuit of the submount substrate 200 side is damaged by heat.
  • the electrode pads 150 and 140 are formed of a material that is non-transmissive with respect to the laser beam L, and pass the laser beam L through each of the electrode pads 150 and 140.
  • Cavities 152 and 142 may be formed. Each of the cavities 152 and 142 is in contact with the LED cell 130 of the micro LED 100 having the laser beam permeability to one side, and the solder 263 disposed between the submount substrate 200 and the micro LED 100. It is open towards each other.
  • the laser irradiation unit 1000 operates, the laser beam L having passed through the focusing lens 1400 passes through the micro LED 100 and then opens the cavities 152 and 142 of each of the electrode pads 150 and 140.
  • the solder 263 is reached through and focused on the solder 263.
  • solder 263 is melted and cured to connect between the electrode pad of the micro LED 100 side and the electrode (or a pillar formed on the electrode) of the submount substrate 200.
  • the molten solder 263 fills the cavities 152 and 142, allowing for more reliable bonding.
  • the plurality of laser beam irradiation units 1000 are matched 1: 1 with each of the plurality of solders, so that the plurality of laser beams L irradiated from each of the plurality of laser beam irradiation units 1000 is 1:
  • the heating of the solder at the ratio of 1 has been described.
  • one laser beam irradiation unit 1000 may participate in heating several solders L while moving in an arbitrary direction. That is, one laser beam irradiation unit 1000 may participate in two or more solder heatings at a ratio of 1: n (n is a number of two or more).
  • examples of a method of using a laser beam irradiation unit with a smaller number of solders include heating several solders 263 line by line in a linear pattern, as shown in FIG. As shown in Figs. 8 (c) and 8 (d), the several laser beams L1, L2, L3, and L4 are divided into groups G1, G2, G3, and the like.
  • the solders 263 of G4) may be heated in groups. In the case of heating by group, heating through linear pattern movement of the laser beam irradiation unit as shown in (c) of FIG. 8 and heating through zigzag pattern movement of the laser beam irradiation unit as shown in FIG. 8 (d), and other various patterns. Heating through migration can be considered.
  • the present invention flip-bonds a number of laser beam irradiation units with a plurality of solders 1: 1 by heating each of the plurality of solders with a laser beam irradiated by each of the plurality of laser beam irradiation units.
  • one laser beam irradiation unit is matched with two or more solders in a 1: n (n is a natural number of two or more), while moving the laser beam irradiation unit in a linear or zigzag form,
  • n is a natural number of two or more
  • the flip bonding step can be performed by heating the solder in the group.
  • the flip bonding using the above-described group heating has a problem of economical efficiency and work space utilization, which is a problem of the method in which the laser beam and the solder are matched 1: 1, and heats all the solder with only one laser beam irradiation unit.
  • the problem of the method which is caused by the delay of heating and cooling time, can be compensated for.
  • the heating of the solder with a laser beam that transmits the micro LED including the sapphire substrate has been mainly described.
  • the soldering is performed by irradiating the laser beam on the submount substrate side. Note that the method is also possible.
  • the submount substrate 200 includes a plurality of electrodes provided to correspond to the electrode pads 150 of the micro LED 100, and each of the plurality of electrodes includes a Cu pillar 262 and a SnAg.
  • a bump 260 consisting of solder (ie, solder cap 263) is preformed.
  • the electrode pads 150 of the micro LED 100 are connected to the electrodes of the submount substrate 200.
  • the solder 263 constituting at least a part of the bump 260 must be heated to a temperature near the melting point.
  • the temperature of the micro LED 100 and the submount substrate 200 is separately
  • a difference in deformation amount occurs between the Si-based submount substrate 200 and the sapphire substrate 131, which is a flip-bonded submount substrate 200 and a micro LED 100.
  • the thermal expansion coefficient of the sapphire substrate is approximately 2.5 times that of the Si-based submount substrate, and the present invention can be preferably used in the case of flip bonding in which the thermal expansion coefficient difference is two times or more.
  • the submount The substrate 200 has a change in length of 5.85 ⁇ m by the thermal expansion coefficient of Si
  • the sapphire substrate 131 of the micro LED 100 has a change in length of 17.1 ⁇ m by the thermal expansion coefficient of sapphire.
  • the change in length that appears during the bonding process of becomes 11.25 ⁇ m. As a result, this difference in length variation causes a phenomenon in which cell alignment is severely distorted.
  • the present invention provides the Si-based submount substrate 200 in consideration of the thermal expansion coefficients of the Si-based submount substrate 200 and the sapphire substrate 131 provided with the driving IC and the circuit. ) And the sapphire substrate 131 at different temperatures, the solder 263 between the micro LED 100 and the submount substrate 200, more specifically, each LED cell 130 of the micro LED 100.
  • the solder 263 of the bump 260 interposed between the electrode pad 150 and the submount substrate 200 formed in FIG. 9 is heated to flip bond the micro LED 100 and the submount substrate 200.
  • the temperature of the sapphire substrate 131 is controlled by the first temperature control unit 5b provided in the first chuck 5a that faces the sapphire substrate 131 and supports the micro LED 100, and the Si-based sub
  • the temperature of the mount substrate 200 is controlled by the second temperature controller 6b provided in the second chuck 6a supporting the submount substrate 200.
  • the temperature of the submount substrate 200 and the micro LED 100 of the sapphire substrate 131 during the flip bonding process is, as best shown in FIG. 10, the temperature raising section A1 and the heating temperature maintaining section A2. ) And the cooling section A3 are controlled differently from each other.
  • the temperature of the sapphire substrate 131 is controlled by the first temperature control unit 5b provided in the first chuck 5a from about 170 ° C. to about 180 ° C., which is the first holding temperature.
  • the temperature of the Si-based submount substrate 200 rises linearly with the heating slope, and the temperature of the Si-based submount substrate 200 is 350 ° C. to 400 ° C., which is the second holding temperature from the normal temperature by the second temperature adjusting part 6b included in the second chuck 6a.
  • Rise linearly with a second heating gradient greater than the first gradient to < RTI ID 0.0 >
  • the heating temperature maintaining section (A2) a force is applied to press the submount substrate 200 and the micro LED 100 in the vertical direction with the solder 264 in the molten state interposed therebetween, and the temperature of the sapphire substrate 131 is applied. Is maintained at 125 ° C., which is the first holding temperature, and the temperature of the Si-based submount substrate 200 is maintained at 260 ° C., which is the second holding temperature.
  • the start point of the heating temperature maintenance section of the sapphire substrate 131 and the start point of the heating temperature maintenance section of the submount substrate 200 are the same as a1, and the end point of the heating temperature maintenance section of the sapphire substrate 131 and the submount substrate 200.
  • the end point of the heating temperature maintenance section is the same as a2.
  • the sapphire substrate 131 is cooled from the first holding temperature to room temperature while being cooled from the second holding temperature of the Si-based submount substrate 200 to room temperature.
  • the cooling inclination of the sapphire substrate 131 and the cooling inclination of the Si substrate submount substrate 200 in the cooling section A3 are preferably the same. For this reason, in the cooling section, the time point when the cooling of the sapphire substrate 131 is completed and reaches room temperature is earlier than the time point when cooling of the submount substrate 200 is completed and reaches room temperature.
  • the sapphire substrate A significant difference in shrinkage deformation may occur between the 131 and the submount substrate 200, so that the solder connection may be broken, and the alignment of the LED cell may be misaligned.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Laser Beam Processing (AREA)

Abstract

마이크로 엘이디 모듈 제조방법이 개시된다. 이 마이크로 엘이디 모듈 제조방법은, 다수의 전극패드와 다수의 엘이디 셀을 포함하는 마이크로 엘이디를 준비하는 단계; 상기 다수의 전극패드에 상응하는 다수의 전극을 포함하는 서브마운트 기판을 준비하는 단계; 및 상기 다수의 전극패드와 상기 다수의 전극 사이에 위치하는 다수의 솔더를 이용하여, 상기 마이크로 엘이디를 상기 서브마운트 기판에 플립본딩하는 단계를 포함하되, 상기 플립본딩하는 단계는 상기 다수의 솔더를 레이저빔으로 가열하는 것을 포함한다.

Description

마이크로 엘이디 모듈 및 그 제조방법
본 발명은 서브마운트 기판 상에 그 서브마운트 기판과 열팽창 계수 차이가 큰 투광성 기판을 포함하는 마이크로 엘이디를 플립 본딩하여 마이크로 엘이디 모듈을 제조하는 방법에 관한 것이다.
마이크로 엘이디 모듈을 이용하는 디스플레이 장치가 알려져 있다. 마이크로 엘이디 모듈은 다수의 엘이디 셀을 포함하는 마이크로 엘이디를 서브마운트 기판 상에 플립 본딩하여 제작된다.
통상, 마이크로 엘이디는 투광성 사파이어 기판과, 상기 투광성 사파이어 기판 상에 형성되고 다수의 엘이디 셀을 갖는 질화갈륨계 반도체 발광부를 포함한다. 반도체 발광부는 식각에 의해 형성된 n형 반도체층 노출 영역을 포함하며, 상기 n형 반도체층 노출 영역 상에 상기 다수의 엘이디 셀이 매트릭스 배열로 형성된다. 각 엘이디 셀은 n형 반도체층, 활성층 및 p형 도전형반도체층을 포함하고, 각 엘이디 셀의 p형 도전형반도체층에는 p형 전극패드가 형성된다. 또한 상기 n형 반도체층 노출 영역에는 n형 전극패드가 형성된다.
한편, 서브마운트 기판은 마이크로 엘이디의 전극패드들에 대응되게 마련된 다수의 전극들을 포함한다. 솔더범프를 이용하여 마이크로 엘이디를 마운드 기판에 플립 본딩함으로써, 마이크로 엘이디의 전극패드들이 서브마운트기판의 전극들과 연결된다. 마이크로 엘이디를 서브마운트 기판에 플립 본딩하기 위해서는, 솔더범프의 적어도 일부를 구성하는 솔더를 용융점 근처의 온도로 가열하여야 한다. 이때, Si 기반 서브마운트 기판의 열팽창 계수와 사파이어 기판의 열팽창 계수의 차이가 크기 때문에, 플립 본딩 공정 중의 가열 및 냉각시, Si 서브마운트 기판과 사파이어 기판 사이에는 팽창 변형량 및 수축 변형량에 있어서 큰 차이를 나타내며, 이 차이로 인해 서브마운트 기판과 마이크로 엘이디 사이에는 심각한 미스얼라인먼트(misalignment)이 발생한다. 이와 같은 미스얼라인먼트는 마이크로 엘이디의 전극패드들과 서브마운트 기판의 전극들이 연결되지 못하거나, 더 심각하게는, 잘못 연결되어 쇼트 등과 같은 심각한 불량을 초래한다.
예컨대 마이크로 엘이디의 기반이 되는 사파이어 기판의 열팽창계수가 7.6㎛m-1K이고, Si 기반 서브마운트 기판의 열팽창 계수가 2.6㎛m-1K이므로, 온도에 따라, S사파이어 기판의 열팽창계수가 Si 기반 서브마운트 기판의 열팽창계수의 대략 2.5배에 이른다. 플립 본딩에 사용하는 범프가 용융점이 높은 솔더를 사용하면, 본딩 온도가 높아지는데, 이때, 열팽창계수의 심각한 차이로 인해 마이크로 엘이디와 서브마운트 기판 사이에 미스얼라인먼트가 발생되어 본딩이 안될 수 있다. 예컨대, 260℃솔더 용융점 온도를 본딩 온도로 설정하면, 1cm 기판 기준으로, 약 5~6um 미스얼라인먼트가 발생되어 마이크로 엘이디의 플립 본딩과 같이 2um 본딩 정밀도가 요구되는 공정에서는 실질적으로 이용이 어렵게 된다.
따라서, 당해 기술 분야에는 마이크로 엘이디와 서브마운트 기판을 플립 본딩함에 있어서 마이크로 엘이디 측 사파이어 기판과 서브마운트 기판 사이의 열팽창 계수 차이로 인한 미스얼라인먼트 문제를 해결하는 기술의 필요성이 존재한다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 대한민국등록특허10-1150861(2012.05.22. 등록)
(특허문헌 2) 대한민국등록특허10-0470904(2005.01.31. 등록)
본 발명이 해결하고자 하는 과제는 기판 간 열팽창 계수 차이로 인한 미스얼라인먼트 문제를 해결할 수 있는 마이크로 엘이디 모듈 제조방법을 제공하는 것이다.
본 발명의 일측면에 따른 마이크로 엘이디 모듈 제조방법은, 다수의 전극패드와 다수의 엘이디 셀을 포함하는 마이크로 엘이디를 준비하는 단계; 상기 다수의 전극패드에 상응하는 다수의 전극을 포함하는 서브마운트 기판을 준비하는 단계; 및 상기 다수의 전극패드와 상기 다수의 전극 사이에 위치하는 다수의 솔더를 이용하여, 상기 마이크로 엘이디를 상기 서브마운트 기판에 플립 본딩하는 단계를 포함하되, 상기 플립 본딩하는 단계는 상기 다수의 솔더를 레이저빔으로 가열하는 것을 포함한다.
일 실시예에 따라, 상기 플립 본딩하는 단계는 다수의 레이저빔으로 상기 다수의 솔더 각각을 국부적으로 가열하는 것을 포함한다.
일 실시예에 따라, 상기 엘이디 셀 각각에 개별 전극패드가 형성되되, 상기 플립 본딩하는 단계는 상기 엘이디 셀과 상기 개별 전극패드를 차례로 통과하는 레이저빔으로 상기 개별 전극패드와 상기 서브마운트 기판 사이에 위치하는 솔더를 가열하는 것을 포함한다.
일 실시예에 따라, 상기 개별 전극패드는 레이저빔 투과성을 갖는다.
일 실시예에 따라, 상기 개별 전극패드는 레이저빔이 통과하는 공동을 포함한다.
일 실시예에 따라, 상기 마이크로 엘이디는 상기 다수의 엘이디 셀 주변 에피층 표면에 공통 전극패드를 포함하되, 상기 플립 본딩하는 단계는 상기 에피층과 상기 공통 전극패드를 차례로 통과하는 레이저빔으로 상기 공통 전극패드와 상기 서브마운트 기판 사이에 위치하는 솔더를 가열한다.
일 실시예에 따라, 상기 공통 전극패드는 레이저빔 투과성을 갖는다.
일 실시예에 따라, 상기 공통 전극패드는 레이저빔이 통과하는 공동을 포함한다.
일 실시예에 따라, 상기 플립 본딩하는 단계는, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하며, 상기 다수의 레이저빔은 기판과 엘이디 셀이 없는 에피층을 통하는 레이저빔과 기판과 엘이디 셀이 있는 에피층을 통과하는 레이저빔을 포함한다.
일 실시예에 따라, 상기 플립 본딩하는 단계는, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하되, 상기 레이저빔이 상기 솔더 각각에 집속되도록집속 렌즈를 이용한다.
일 실시예에 따라, 상기 플립 본딩하는 단계는, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하기 위해, 상기 다수의 솔더의 배열에 상응하는 배열로 상기 마이크로 엘이디의 일측에 다수의 레이저빔 조사 유닛을 배열하는 것을 포함한다.
일 실시예에 따라, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하기 위해, 상기 다수의 솔더의 배열에 상응하는 배열로 상기 마이크로 엘이디의 일측에 다수의 레이저빔 조사 유닛을 배열하되, 상기 다수의 레이저빔 조사 유닛은 레이저 광원과 연괼된옵틱 가이드와, 상기 옵틱 가이드를 통과한 레이저빔을 평행 빔으로 만드는 콜리메이터와, 평행 빔으로 된 레이저빔의 단면 크기를 조절하는 빔 조절기와, 상기 빔 조절기에 조절된 레이저빔을 상기 솔더 각각에 집속시키기 위한 집속 렌즈를 포함한다.
일 실시예에 따라, 상기 플립 본딩하는 단계는 다수의 레이저빔 조사 유닛을 다수의 솔더와 1:1로 매칭시켜 상기 다수의 레이저빔 조사 유닛 각각이 조사한 레이저빔으로 상기 다수의 솔더 각각을 가열할 수 있다.
일 실시예에 따라, 상기 플립 본딩하는 단계는 하나의 레이저빔 조사 유닛을 2개 이상의 솔더와 1:n(n은 2 이상의 자연수)으로 매칭시켜, 상기 레이저빔 조사 유닛을 선형 또는 지그재그형으로 이동시키면서, 상기 레이저빔 조사 유닛이 조사한 레이저빔으로 상기 2개 이상의 솔더를 가열할 수 있다.
일 실시예에 따라, 상기 플립 본딩하는 단계는 2개 이상의 레이저빔 조사 유닛을 2개 이상의 솔더 그룹 각각에 매칭시켜, 상기 레이저빔 조사 유닛 각각이 각 솔더 그룹 내 솔더들을 가열할 수 있다.
본 발명의 다른 측면에 따라 마이크로 엘이디 모듈이 제공되며, 이 마이크로 엘이디 모듈은, 기판과 에피층을 포함하고, 상기 에피층에는 다수의 엘이디 셀이 형성되고, 상기 다수의 엘이디 셀 각각에는 제2 도전형의 개별 전극패드가 형성되고 상기 다수의 엘이디 셀 주변에는 제1 도전형의 공통 전극패드가 형성된 마이크로 엘이디; 상기 개별 전극패드와 상기 공통 전극패드에 대응하는 다수의 전극이 형성된 서브마운트 기판; 상기 전극과 상기 개별 전극패드 또는 상기 공통 전극패드 사이에 위치하는 솔더를 포함하며, 상기 솔더는레이저빔에 의해 가열된 후 경화되어 상기 전극을 상기 개별 전극패드 또는 상기 공통 전극패드에 연결한다.
일 실시예에 따라, 상기 레이저빔이 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디타측을 통과하여 상기 솔더를 가열할 수 있도록, 상기 기판, 상기 에피층, 상기 개별 전극패드 및 상기 공통 전극패드는 레이저빔을 통과시키도록 구성된다.
일 실시예에 따라 상기 개별 전극패드는 상기 레이저빔을 투과하는 재료로 형성될 수 있다.
일 실시에예 따라, 상기 개별 전극패드는 상기 레이저빔을 통과시키는 공동을 포함할 수 있다.
일 실시예에 따라, 상기 공통 전극패드는 상기 레이저빔을 투과하는 재료로 형성될 수 있다.
일 실시예에 따라, 상기 공통 전극패드는 상기 레이저빔을 통과시키는 공동을 포함할 수 있다.
본 발명에 따르면, 마이크로 엘이디와 서브마운트 기판 사이에 위치한 복수의 솔더 각각에 대하여 레이저를 국부적으로 조사하여, 솔더를 급속 용융시키므로, 레이저 투과성을 갖는 마이크로 엘이디 및 레이저가 미치지 않는 서브마운트 기판에 열이 거의 가해지지 않을 수 있으며, 따라서, 마이크로 엘이디와 서브마운트 기판 상이의 열팽창계수 차이로 인한 미스얼라인먼트 문제를 해결할 수 있다.
도 1a 내지 도 1e는 본 발명의 제1 구현예에 있어서의 마이크로 엘이디를 제작하는 공정을 설명하기 위한 도면이다.
도 2는 본 발명의 제1 구현예에 있어서의 서브마운트 기판의 일부를 도시한 단면도이다.
도 3 및 도 4는 본 발명의 제1 구현예에 있어서의 서브마운트 기판에 솔더를 포함하는 범프를 형성하는 공정을 설명하기 위한 도면이다.
도 5a, 도 5b 및 도 5c는 마이크로 엘이디와 서브마운트 기판을 플립 본딩하는 공정을 설명하기 위한 도면이다.
도 6은 본 발명의 제1 구현예에 있어서의 다른 실시예를 설명하기 위한 도면이다.
도 7 및 도 8은 본 발명의 제1 구현예에 있어서의 또 다른 실시예를 설명하기 위한 도면들이다.
도 9는 본 발명의 제2 구현예에 따라 마이크로 엘이디와 서브마운트기판을 플립 본딩하는 공정을 설명하기 위한 도면이다.
도 10은 도 9에 도시된 플립 본딩공정시 마이크로 엘이디와 서브마운트 기판의 가열-냉각 곡선을 보인 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 제1 구현예와제2 구현예를 설명한다. 첨부된 도면들 및 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 사람이 용이하게 이해할 수 있도록 간략화되고 예시된 것이므로, 도면들 및 실시예들이 본 발명의 범위를 한정하는 것으로 해석되어서는 아니 될 것이다.
본 발명의 제1 및 제2 구현예에 따라, 마이크로 엘이디를 액티브 매트릭스 기판인 서브마운트 기판에 플립 본딩하여 마이크로 엘이디 모듈을 제조하는 방법이 제공된다. 본 발명의 제1 및 제2 구현예에 따르면, 엘이디 모듈 제조방법은 전기 회로와 전극들이 미리 형성된 Si 기반의 서브마운트 기판을 준비하는 공정과 사파이어 기판을 기반으로 하는 마이크로 엘이디를 제작하는 공정에 뒤 이어 수행된다.
이하에서는, 본 발명의 제1 구현예와제2 구현예에 있어서의 마이크로 엘이디 제작, 범프 형성, 마이크로 엘이디와서브마운트 기판의 플립 본딩에 대해 차례로 설명한다.
[제1 구현예]
마이크로 엘이디 제작(준비)
도 1a 내지 도 1e를 참조하여 마이크로 엘이디를 제작하는 공정에 대하여 설명한다.
먼저, 도 1a에 도시된 바와 같이, 열팽창 계수가 7.6㎛m-1K인 투광성 사파이어 기판(131)의 주면(primary surface) 상에 n형 반도체층(132), 활성층(133) 및 p형 반도체층(134)을 포함하는 에피층이 형성된다.
다음, 도 1b에 도시된 바와 같이, 마스크 패턴을 이용하여 상기 에피층을 일정 깊이 식각하여, 엘이디 셀(130)들을 분리하는 도랑(101)들과, 적어도 상기 엘이디 셀(130)들의 외곽을 둘러싸는 n형 반도체층(132)의 노출 영역(102)을 형성하며, 이에 의해, n형 반도체층(132) 상에 활성층(133) 및 p형 반도체층(134)을 모두 포함하는 다수의 엘이디 셀(130)들이 형성된다. 도시하지 않았지만, n형 반도체층(132)과 사파이어 기판(131) 사이에는 버퍼층이 형성될 수 있다. 그리고, 상기 n형 반도체층(132)과 활성층(133) 사이, 상기 활성층(133)과 p형 반도체층(134) 사이, 그리고, p형 반도체층(134)의 노출 표면 상에는 임의의 기능들을 수행하는 다른 반도체층들이 개재될 수 있다. 상기 n형 반도체층(132), 활성층(133) 및 p형 반도체층(134)를 포함하는 에피층과 사파이어 기판(131)이 레이저 투과성을 가지므로, 엘이디 셀(130) 또한 레이저 투과성을 갖는다.
다음, 도 1c에 도시된 바와 같이, 엘이디 셀(130)들 각각의 p형 반도체층(134) 상에 레이저 투과성 p형 전극패드(150)를 형성하고, n형 반도체층(132) 노출 영역(102) 중 외곽 영역에도 레이저 투과성 n형 전극패드(140)를 형성한다. 상기 p형 전극패드(150)와 상기 n형 전극패드(140)의 두께를 다르게 함으로써, 상기 p형 반도체층(134)과 n형 반도체층(132)의 단차를 보상하고, 이에 의해, 상기 p형 전극패드(150)의 솔더본딩면과 상기 n형 전극패드(140)의 솔더본딩면이 실질적으로 동일 평면 상에 있도록 해줄 수도 있다.
다음, 도 1d에 도시된 바와 같이, 상기 엘이디 셀(130)들과 상기 n형 반도체층(132)의 노출 영역(102)을 모두 덮도록 부동태층(160)을 형성한다.
다음, 도 1e에 도시된 바와 같이, 상기 p형 전극패드(150)를 노출시키는 제1 패드 노출 홀(162)과 상기 n형 전극패드(140)를 노출시키는 제2 패드 노출 홀(164)을 형성한다. 제1 패드 노출 홀(162)과 상기 제2 패드 노출홀(164)은 마스크 패턴을 이용한 식각에 의해 형성될 수 있다. 본 실시예에서, 상기 부동태층(160)은 상기 엘이디 셀(130)들의 단면 프로파일을 따라 거의 일정 두께로 형성되어, 이웃하는 엘이디 셀(130) 사이의 골(101)의 폭 및 깊이를 감소시키지만, 그 골이 그대로 유지되도록 함을 알 수 있다. 그러나, 상기 부동태층(160)이 상기 골(101)을 완전히 메우도록 형성될 수도 있다.
서브마운트 기판 준비 및 범프 형성
먼저 도 2를 참조하면, 필라 범프 형성 단계 전에, 대략 15,000㎛× 10,000㎛ 크기를 가지며 엘이디 셀들에 대응되는 CMOS셀들이 형성된 Si 기반 서브마운트 기판(200)이 준비된다. 상기 서브마운트 기판(200)은 전술한 다수의 엘이디 셀에 상응하는 복수의 CMOS셀들과, 마이크로 엘이디의 p형 전극패드들에 대응되는 다수의 개별 전극(240)들과, 마이크로 엘이디의 n형 전극패드에 대응되는 공통 전극(미도시됨)을 포함할 수 있다. 상기 서브마운트 기판(200)은 Si 기반 기판 모재(201) 상에 행렬 배열로 형성되어 CMOS셀들과 연결되는 다수의 전극(240)들과, 상기 전극(240)들을 덮도록 형성된 부동태층(250)을 포함하며, 이 부동태층(250)에는 개별 전극(240)들을 노출시키는 전극 노출홀(252)들이 형성된다.
도 3 및 도 4를 참조하면, 상기 범프를 형성하는 공정은 제1 세척 단계(S101), UBM(Under Bump Metallurgy) 형성 단계(S102), 포토리소그래피 단계(S103), 스컴 제거 단계(S104), Cu 플레이팅 단계(S105), 솔더 금속 플레이팅 단계(S106), PR 제거 단계(S107), UBM 식각 단계(S108), 제2 세척 단계(S109), 리플로우 단계(S110) 및 제3 세척 단계(S111)를 포함한다.
제1 세척 단계(S101)는 스크러버(scrubber)를 이용하여 도 4의 (a)와 같이 도입된 서브마운트 기판(200)에 대하여 세척을 수행한다. 서브마운트 기판(200)은 CMOS 공정에 의해 CMOS셀이 형성된 기판 모재(201)에 Al 또는 Cu 재료에 의해 형성된 패드형 전극(240)과, 상기 전극(240)의 일 영역을 노출시키는 전극 노출홀(252)을 구비한 채 상기 기판 모재(201)에 형성된 부동태층(250)을 포함한다.
UBM 형성 단계(S102)는, 도 4의 (b)에 도시된 바와 같이, 전극(240)과 Cu 필라 사이의 접착성을 높이고 솔더의 확산을 방지하기 위한 UBM(261)을 상기 부동태층(250)과 상기 전극(240)을 덮도록 서브마운트 기판(200) 상에 형성한다. 본 실시예에서 UBM(261)은 Ti/Cu 적층 구조로 형성되는 것이며, 해당 금속의 스퍼터링에 의해 형성될 수 있다.
포토리소그래피 단계(103)는, 도 4의 (c) 에 도시된 바와 같이, 서브마운트 기판(200) 상의 UBM(261)을 전체적으로 덮도록 감광성 PR(Photoresist; 300)을 형성한 후, 그 위에 마스크 패턴(미도시됨)을 올려놓고 빛을 가해 전극(240) 직상의 UBM(261) 일 영역만을 노출시키는 전극 노출홀(302)을 형성한다. 다음, 포토리소그래피 단계 수행 중 발생한 스컴을 제거하는 스컴 제거 단계(S104)가 수행된다.
다음, Cu 플레이팅(plating) 단계(S105)와 솔더 금속 플레이팅 단계(S106)가 차례로 수행되어, 도 4의 (d)에 도시된 바와 같이, PR(300)의 오프닝(302)을 통해 먼저 Cu가 플레이팅되어 Cu 필라(262)가 형성되며, 상기 Cu 필라(262) 상에 솔더 금속으로서 SnAg가 플레이팅되어SnAg솔더 캡(263)이 일정 두께의 층상으로 형성된다. 본 명세서에서, Cu가 Cu 또는 Cu를 포함하는 Cu합금일 수 있다는 것에 유의한다.
다음, PR 제거 단계(S107)가 수행되어, 도 4의 (e)에 도시된 바와 같이, Cu 필라(262)와 솔더(263)를 포함하는 범프의 상면과 측면이 노출된다.
다음, UBM 식각 단계(S108)이 수행되어, 도 4의 (f)에 도시된 바와 같이, Cu 필라(262) 직하 영역에 위치하는 UBM(261)을 제외한 나머지 UBM이 식각으로 제거된다. 다음, 잔류물을 제거하는 제2 세척 단계(S109)가 수행된다. UBM 식각 단계(S109) 후, 서브마운트 기판(200)의 전극(240) 상의 UBM(261) 상에 Cu 필라(262) 및 솔더 캡(263)이 차례로 적층된범프(260)가 형성된다. 다음, 리플로우 단계(S110)가 수행되어, 층상의 솔더(263)가 용융 후 응고되어, 반구형 또는 반원 단면 형상으로 형성한다. 급속 열처리(RTP; Rapid Thermal Processing)가 유용하게 이용될 수 있다. 다음, 리플로우 단계(S110) 후에 다시 잔류물을 제거하는 제3 세척 단계(S111)이 수행된다.
상기 서브마운트 기판(200) 상의 Cu 필라 범프(260)들 간격은 Cu 필라(262)의 직경과 거의 같은 것이 바람직하며, Cu 필라 범프(260)의 간격이 5㎛를 초과하지 않는 것이 좋다. 만일 Cu 필라 범프(260)의 간격이 5㎛을 초과하면 Cu 필라 범프(260)의 직경 및 그에 상응하는 엘이디 셀의 크기도 커져야 하므로 마이크로 엘이디를 포함하는 디스플레이 장치의 정밀도를 떨어뜨릴 수 있게 된다.
플립 본딩
도 5a 및 도 5b 및 도 5c를 참조하면, 2.6㎛m-1K의 열팽창 계수를 갖는 Si 기판 모재를 기반으로 하는 서브마운트 기판(200)에 Si 기판 모재의 열팽창 계수의 약 2.5배에 이르는 7.6㎛m-1K의 열팽창 계수를 갖는 사파이어 기판(131)을 기반으로 한 마이크로 엘이디(100) 간의 플립 본딩이 수행된다.
앞에서 언급한 바와 같이, 서브마운트 기판(200)은 마이크로 엘이디(100)의 전극패드(150)들에 대응되게 마련된 다수의 전극들을 포함하며, 상기 다수의 전극들 각각에는 Cu 필라(262)와 SnAg솔더(즉, 솔더캡; 263)로 구성된 범프(260)가 미리 형성된다. 앞에서도 간략하게 언급된 바와 같이, 상기 마이크로 엘이디(100)의 각 엘이디 셀(130)들과 전극패드(150, 140)들은, 솔더(263)를 국부적으로 가열하기 위한 레이저빔을솔더(263)에 이르게 하도록, 레이저 투과성을 갖는다. 예컨대, 상기 전극패드(150, 140)는 도전성을 갖는 투명 금속 화합물 재료로 형성되어, 레이저빔을 투과시킨다.
이하 자세히 설명되는 바와 같이, 필라(262) 상에 형성된 솔더(263)를 마이크로 엘이디(100)의 전극패드(150, 140)와 서브마운트 기판(200)의 전극 사이에 위치시킨 후, 솔더(263)만으로 레이저로 국부 가열하면, 마이크로 엘이디(100)의 전극패드(150, 140)들과 서브마운트 기판(200)의 전극들이 본딩된다.
레이저를 이용하여 마이크로 엘이디(100)를 서브마운트 기판(200)에 플립 본딩하기 위해서는, 먼저, 마이크로 엘이디(100)의 엘이디 셀(130)들에 구비된 개별 전극패드(150)들과 마이크로 엘이디(100)의 외곽 영역에 형성된 공통 전극패드(140)가 서브마운트 기판(200)의 전극들과 마주하게 배치한 상태에서, 서브마운트 기판(200) 측 전극들 각각과 마이크로 엘이디(100) 측 전극패드들 각각의 사이에 솔더(263) 또는 솔더(263)를 포함하는 범프(260)를 위치시키는 것이 필요하다. 이에 따라, 다수의 솔더(263)가 마이크로 엘이디(100)와 서브마운트 기판(200) 사이에서 다수의 전극패드(150, 140)의 배열과 대응되는 배열로 위치한다.
다음, 다수의 레이저빔 조사 유닛(1000)이, 다수의 솔더(263)들의 배열과 동일한 배열로서, 마이크로 엘이디(100)의 상측에 배열된다. 각 레이저빔조사유닛(1000)은 레이저 광원과 연결된 옵틱화이버로 형성된 옵틱 가이드(1100)와, 상기 옵틱 가이드(1100)를 통과한 레이저를 평행 빔으로 만드는 콜리메이터(1200)와, 평행 빔으로 된 레이저빔의 단면 크기를 조절하는 빔 조절기(1300)와, 상기 빔 조절기(1300)에서 조절된 레이저빔을 한 점에 집속시키기 위한 집속 렌즈(1400)를 포함한다. 도시하지는 않았지만, 상기 레이저빔 조사 유닛(1000)은 레이저광 증폭기와, 옵틱커플러와, 레이저 발진 조절부 등을 더 포함할 수 있다. 레이저빔의 출력은 솔더 재료의 용융점에 맞게 적절히 선택된다.
다수의 레이저빔 조사 유닛(1000)이 동시에 작동하면, 레이저빔(L)이 옵틱 가이드(1100)를 통해 콜리메이터(1200)로 공급되고, 콜리메이터(1200)는 레이저빔을평행광으로 만들어 출력하고, 빔 조절기(1300)는 콜리메이터(1200)를 통해 평행 광 형태로 만들어진 레이저빔의 직경을 확장시키고, 집속 렌즈(1400)는 직경이 확장된 레이저빔을 마이크로 엘이디(100)를 통과시킨 후 마이크로 엘이디(100)의 전극패드(150, 140)들과 접해 있는 솔더(263)들 각각에 집속시킨다. 결과적으로, 솔더(263) 각각에 집속된레이저빔(L)에 의해 솔더(263)가 가열되어 용융된다. 레이저빔이 마이크로 엘이디(100)를 통과하지만, 집속되지 않은 상태로 통과하므로, 레이저빔(L)에 의한 마이크로 엘이디(100)의 가열 효과는 미미하며, 따라서, 마이크로 엘이디(100) 측에는 열에 의한 팽창 및 수축이 일어나지 않는다. 또한, 레이저빔(L)에 의해 급속 가열된 솔더(263)가 냉각, 경화되어, 솔더(263)에 의한 마이크로 엘이디(100) 측 전극패드(150, 140)와 서브마운트 기판(200) 측 전극 사이의 본딩이 완료된다. 레이저빔(L)의 집속 위치는 용용전솔더 높이의 1/3 ~ 2/3로 정해지는 것이 바람직하다. 상기 레이저빔(L)의 집속 위치가 솔더 높이 2/3를 초과하여 마이크로 엘이디(100) 측과 가까워지면, 엘이디 셀(130) 및 전극패드(150, 140)가 열에 의해 손상될 수 있고, 반대로, 상기 레이저빔(L)의 집속 위치가 솔더 높이 1/3 미만이 되면, 서브마운트 기판(200) 측 회로가 열에 의해 손상될 우려가 높아지게 된다.
다른 실시예
대안적으로, 도 6a과 같이, 전극패드(150, 140)가 레이저빔(L)에 대하여 비투과성을 갖는 재료로 형성되되, 전극패드(150, 140) 각각에 레이저빔(L)을 통과시키는 공동(152, 142)이 형성될 수 있다. 공동(152, 142) 각각은 일측으로레이저빔 투과성을 갖는 마이크로 엘이디(100)의 엘이디 셀(130)과 접해 있고, 서브마운트 기판(200)과 마이크로 엘이디(100) 사이에 배치한 솔더(263) 각각을 향해 개방되어 있다. 레이저 조사 유닛(1000)이 동작하면, 집속 렌즈(1400)을 통과한 레이저빔(L)은 마이크로 엘이디(100)를 통과한 후, 전극패드(150, 140) 각각의 공동(152, 142)을 통해 솔더(263)에 도달하여 솔더(263)에 집속된다. 이에 의해, 솔더(263)가 용융 및 경화되어 마이크로 엘이디(100) 측 전극패드와 서브마운트 기판(200) 측 전극(또는 그 전극에 형성된 필라)사이를 연결하게 된다. 용융된 솔더(263)는 상기 공동(152, 142)을 채우므로 더욱 더 신뢰성 있는 본딩이 가능하다.
또 다른 실시예들
앞선 실시예 설명에서는 다수의 레이저빔 조사 유닛(1000)을 다수의 솔더 각각에 1:1로 매칭시켜, 다수의 레이저빔 조사 유닛(1000) 각각에서 조사된 다수의 레이저빔(L)이 1:1의 비로 솔더를 가열하는 것에 대해 설명하였다. 그러나, 본 발명의 다른 실시예들에 따르면, 도 7에 도시된 바와 같이, 하나의 레이저빔 조사 유닛(1000)이 임의의 방향으로 이동하면서 여러 개의 솔더(L) 가열에 참여할 수 있다. 즉, 하나의 레이저빔 조사 유닛(1000)이 1:n(n은 2 이상의 수)의 비율로 2개 이상의 솔더 가열에 참여할 수 있다.
위와 같이, 솔더 개수에 비해 적은 수의 레이저빔 조사 유닛을 이용하는 방법의 예들로는, 도 8의 (a) 같이 여러 개의 솔더(263)를 선형 패턴으로 1줄씩 가열하거나, 도 8의 (b)와 같이 여러 개의 솔더(263)를 지그재그로 패턴으로 가열하거나, 도 8의 (c) 및 (d)와 같이 여러 개의 레이저빔(L1, L2, L3, L4)이 여러 그룹(G1, G2, G3, G4)의 솔더(263)들을 그룹별로 가열할 수 있다. 그룹별 가열의 경우에는 8의 (c)와 같은 레이저빔 조사 유닛의 선형 패턴 이동을 통한 가열 및 도 8의 (d)와 같은 레이저빔 조사 유닛의 지그재그 패턴 이동을 통한 가열, 그외, 다른 다양한 패턴 이동을 통한 가열을 고려할 수 있다.
전술한 바와 같이, 본 발명은 수의 레이저빔 조사 유닛을 다수의 솔더와 1:1로 매칭시켜 상기 다수의 레이저빔 조사 유닛 각각이 조사한 레이저빔으로 상기 다수의 솔더 각각을 가열하는 방식으로 플립 본딩 단계를 수행할 수 있음은 물론이고, 하나의 레이저빔 조사 유닛을 2개 이상의 솔더와 1:n(n은 2 이상의 자연수)으로 매칭시켜, 상기 레이저빔 조사 유닛을 선형 또는 지그재그형으로 이동시키면서, 상기 레이저빔 조사 유닛이 조사한 레이저빔으로 상기 2개 이상의 솔더를 가열하는 방식으로, 또는, 2개 이상의 레이저빔 조사 유닛을 2개 이상의 솔더 그룹 각각에 매칭시켜, 상기 레이저빔 조사 유닛 각각이 각 솔더 그룹 내 솔더들을 가열하는 방식으로 플립 본딩 단계를 수행할 수 있다..
특히, 전술한 그룹별 가열을 이용하는 플립 본딩은레이저빔과솔더가 1:1로 매칭되어 수행되는 방법의 문제점인 경제성 및 작업 공간 활용의 문제점과, 하나의 레이저빔조사유닛만으로 모든 솔더를 가열하는 방법의 문제점인 가열과 냉각 시간 지체로 인한 문제점을 각각 보완해줄 수 있다.
또한, 앞선 실시예들의 설명에서는 사파이어 기판을 포함하는 마이크로 엘이디를 투과하는 레이저빔으로솔더를 가열하는 것이 주로 설명되었지만, 레이저빔 투과성 서브마운트 기판을 이용하여, 서브마운트 기판 측에서 레이저빔 조사하여 솔더링하는 방법도 가능하다는 것에 유의한다.
[제2 구현예]
마이크로 엘이디 제작(준비)
도 1a 내지 도 1e를 참조하여 위에서 설명된 제1 마이크로 엘이디 제작 공정과 실질적으로 동일하다.
서브마운트 기판 준비 및 범프 형성
도 3 내지 도 4를 참조하여 위에서 설명된 서브마운트 기판 준비 및 범프 형성 공정과 실질적으로 동일한다.
플립 본딩
도 9의 (a) 및 (b)에 도시된 바와 같이, 2.6㎛m-1K의 열팽창 계수를 갖는 Si 기판 모재를 기반으로 하는 서브마운트 기판(200)에 Si 기판 모재의 열팽창 계수의 약 2.5배에 이르는 7.6㎛m-1K의 열팽창 계수를 갖는 사파이어 기판(131)을 기반으로 한 마이크로 엘이디(100) 간의 플립 본딩이 수행된다.
앞에서 언급한 바와 같이, 서브마운트 기판(200)은 마이크로 엘이디(100)의 전극패드(150)들에 대응되게 마련된 다수의 전극들을 포함하며, 상기 다수의 전극들 각각에는 Cu 필라(262)와 SnAg솔더(즉, 솔더캡; 263)로 구성된 범프(260)가 미리 형성된다.
위와 같은 범프를 이용해 마이크로 엘이디(100)를 마운드 기판(200)에 플립 본딩함으로써, 마이크로 엘이디(100)의 전극패드(150)들이 서브마운트 기판(200)의 전극들과 연결된다.
마이크로 엘이디(100)를 서브마운트 기판(200)에 플립 본딩하기 위해서는, 범프(260)의 적어도 일부를 구성하는 솔더(263)를 용융점 근처의 온도로 가열하여야 한다. 이때, Si 기반 서브마운트 기판(200)의 열팽창계수와 마이크로 엘이디(100)의 사파이어 기판(131)의 열팽창 계수의 차이가 크기 때문에, 마이크로 엘이디(100)와 서브마운트 기판(200)의 온도를 별도로 제어하지 않고 기존과 같이 플립 본딩 공정을 수행할 경우, Si 기반 서브마운트 기판(200)과 사파이어 기판(131) 사이에는 변형량 차이가 생기며, 이는 플립 본딩되는서브마운트 기판(200)과 마이크로 엘이디(100) 사이에 심각한 미스얼라인먼트를 발생시킨다. 사파이어 기판의 열팽창계수는 Si 기반 서브마운트 기판의 열팽창계수의 대략 2.5배에 이르며, 본 발명은 열팽창 계수 차이가 2배 이상 나는 플립 본딩의 경우에 바람직하게 이용될 수 있다.
일예로, 솔더를 용융시키는 250℃ 온도 조건으로 1cm 길이의 사파이어 기판(131)을 기반으로 하는 마이크로 엘이디(100)와 1cm 길이를 갖는 Si 기반 서브마운트 기판(200)을 플립 본딩하는 경우, 서브마운트 기판(200)은 Si의 열팽창 계수에 의해 5.85㎛의 길이 변화량이 있게 되고, 마이크로 엘이디(100)의 사파이어 기판(131)은 사파이어의 열팽창 계수에 의해 17.1㎛의 길이 변화량이 있게 되어, 상기 두 기판의 본딩공정시 나타나는 길이 변화는 11.25㎛가 된다. 결국, 이 길이 변화량의 차이는 셀 얼라인먼트 심하게 틀어지는 현상을 야기한다.
이와 같이 셀 얼라인먼트가 틀어지는 현상을 막기 위해, 본 발명은, 구동 IC 및 회로가 구비된 Si 기반 서브마운트 기판(200)과 사파이어 기판(131)의 열팽창계수를 고려하여, Si 기반 서브마운트 기판(200)과 사파이어 기판(131)을 서로 다른 온도로 제어하면서, 마이크로 엘이디(100)와 서브마운트 기판(200) 사이의 솔더(263), 더 구체적으로는, 마이크로 엘이디(100)의 각 엘이디 셀(130)에 형성된 전극패드(150)와 서브마운트 기판(200) 사이에 개재된 범프(260)의 솔더(263)를 가열하여, 마이크로 엘이디(100)와 서브마운트 기판(200)을 플립 본딩한다.
상기 사파이어 기판(131)의 온도는 사파이어 기판(131)과 면하여 마이크로 엘이디(100)를 지지하는 제1 척(5a)에 구비된 제1 온도조절부(5b)에 의해 제어되고, Si 기반 서브마운트 기판(200)의 온도는 상기 서브마운트 기판(200)을 지지하는 제2 척(6a)에 구비된 제2 온도조절부(6b)에 의해 제어된다.
플립 본딩 공정 중 서브마운트 기판(200)과 마이크로 엘이디(100)의 사파이어 기판(131)에 대한 온도는, 도 10에 가장 잘 도시된 바와 같이, 승온 구간(A1)과, 가열 온도 유지 구간(A2)과, 냉각 구간(A3) 각각에서 서로 다르게 제어된다.
승온 구간(A1)에서는, 제1 척(5a)에 구비된 제1 온도 조절부(5b)에 의해 사파이어 기판(131)의 온도가 상온으로부터 제1 유지 온도인 대략 170℃~180℃까지 제1 가열 기울기로 선형적으로 상승하고, 제2 척(6a)에 구비된 제2 온도 조절부(6b)에 의해 Si 기반 서브마운트 기판(200)의 온도가 상온으로부터 제2 유지 온도인 350℃~400℃까지 제1 기울기보다 큰 제2 가열 기울기로 선형적으로 상승한다.
가열 온도 유지 구간에서(A2)는 용융 상태의 솔더(264)를 사이에 두고 서브마운트 기판(200)과 마이크로 엘이디(100)를 수직 방향으로 가압하는 힘이 가해지며, 사파이어 기판(131)의 온도는 제1 유지 온도인 125℃로 일정 시간 유지되고, Si 기반 서브마운트 기판(200)의 온도는 제2 유지 온도인 260℃로 일정 시간 유지된다.
사파이어 기판(131)의 가열 온도 유지 구간 시작 시점과 서브마운트 기판(200)의 가열 온도 유지 구간 시작 시점은 a1으로 같고 사파이어 기판(131)의 가열 온도 유지 구간 종료 시점과 서브마운트 기판(200)의 가열 온도 유지 구간 종료 시점은 a2 같다.
냉각 구간(A3)에서는 사파이어 기판(131)이 제1 유지 온도로부터 상온까지 냉각되는 한편 Si 기반 서브마운트 기판(200) 제2 유지 온도로부터 상온까지 냉각된다. 이때, 냉각 구간(A3)에서의 사파이어 기판(131)의 냉각 기울기와 Si 기판 서브마운트 기판(200)의 냉각 기울기는 동일한 것이 바람직하다. 이로 인해, 상기 냉각 구간에서, 상기 사파이어 기판(131)의 냉각이 완료되어 상온에 이르는 시점은 상기 서브마운트 기판(200)의 냉각이 완료되어 상온에 이르는 시점보다 앞에 있게 된다.
만일, 사파이어 기판(131)과 서브마운트 기판(200)의 냉각 완료 시점을 같게 하기 위해, 사파이어 기판(131)의 냉각 기울기와 서브마운트 기판(200)의 냉각 기울기를 과하게 다르게 할 경우, 상기 사파이어 기판(131)과 상기 서브마운트 기판(200) 사이에는 심각한 수축 변형량 차이가 발생하여, 솔더에 의한 연결부가 끊어지고, 엘이디 셀의 얼라인먼트가 틀어지게 될 수 있다.

Claims (20)

  1. 다수의 전극패드와 다수의 엘이디 셀을 포함하는 마이크로 엘이디를 준비하는 단계;
    상기 다수의 전극패드에 상응하는 다수의 전극을 포함하는 서브마운트 기판을 준비하는 단계; 및
    상기 다수의 전극패드와 상기 다수의 전극 사이에 위치하는 다수의 솔더를 이용하여, 상기 마이크로 엘이디를 상기 서브마운트 기판에 플립 본딩하는 단계를 포함하되,
    상기 플립 본딩하는 단계는 상기 다수의 솔더를 레이저빔으로 가열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  2. 청구항 1에 있어서, 상기 플립 본딩하는 단계는 다수의 레이저빔으로 상기 다수의 솔더 각각을 국부적으로 가열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  3. 청구항 1에 있어서, 상기 엘이디 셀 각각에 개별 전극패드가 형성되되, 상기 플립 본딩하는 단계는 상기 엘이디 셀과 상기 개별 전극패드를 차례로 통과하는 레이저빔으로 상기 개별 전극패드와 상기 서브마운트 기판 사이에 위치하는 솔더를 가열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  4. 청구항 3에 있어서, 상기 개별 전극패드는 레이저빔 투과성을 갖는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  5. 청구항 3에 있어서, 상기 개별 전극패드는 레이저빔이 통과하는 공동을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  6. 청구항 1에 있어서, 상기 마이크로 엘이디는 상기 다수의 엘이디 셀 주변 에피층 표면에 공통 전극패드를 포함하되, 상기 플립 본딩하는 단계는 상기 에피층과 상기 공통 전극패드를 차례로 통과하는 레이저빔으로 상기 공통 전극패드와 상기 서브마운트 기판 사이에 위치하는 솔더를 가열하는 것을 특징으로 하는 엘이디 모듈 제조방법.
  7. 청구항 6에 있어서, 상기 공통 전극패드는 레이저빔 투과성을 갖는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  8. 청구항 6에 있어서, 상기 공통 전극패드는 레이저빔이 통과하는 공동을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  9. 청구항 1에 있어서, 상기 플립 본딩하는 단계는, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하며, 상기 다수의 레이저빔은 기판과 엘이디 셀이 없는 에피층을 통하는 레이저빔과 기판과 엘이디 셀이 있는 에피층을 통과하는 레이저빔을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  10. 청구항 1에 있어서, 상기 플립 본딩하는 단계는, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하되, 상기 레이저빔이 상기 솔더 각각에 집속되도록집속 렌즈를 이용하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  11. 청구항 1에 있어서, 상기 플립 본딩하는 단계는, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하기 위해, 상기 다수의 솔더의 배열에 상응하는 배열로 상기 마이크로 엘이디의 일측에 다수의 레이저빔 조사 유닛을 배열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  12. 청구항 1에 있어서, 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측으로 상기 마이크로 엘이디를 수직으로 통과하는 다수의 레이저빔으로 상기 다수의 솔더를 가열하기 위해, 상기 다수의 솔더의 배열에 상응하는 배열로 상기 마이크로 엘이디의 일측에 다수의 레이저빔 조사 유닛을 배열하되, 상기 다수의 레이저빔 조사 유닛은 레이저 광원과 연결된 옵틱 가이드와, 상기 옵틱 가이드를 통과한 레이저빔을 평행 빔으로 만드는 콜리메이터와, 평행 빔으로 된 레이저빔의 단면 크기를 조절하는 빔 조절기와, 상기 빔 조절기에 조절된 레이저빔을 상기 솔더 각각에 집속시키기 위한 집속렌즈를 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  13. 청구항 1에 있어서, 상기 플립 본딩하는 단계는 상기 다수의 솔더와 다수의 레이저빔을 1:1로 매칭시켜 상기 다수의 레이저빔으로 상기 다수의 솔더를 가열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  14. 청구항 1에 있어서, 상기 플립 본딩하는 단계는 다수의 레이저빔 조사 유닛을 다수의 솔더와 1:1로 매칭시켜 상기 다수의 레이저빔 조사 유닛 각각이 조사한 레이저빔으로 상기 다수의 솔더 각각을 가열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  15. 청구항 1에 있어서, 상기 플립 본딩하는 단계는 하나의 레이저빔 조사 유닛을 2개 이상의 솔더와 1:n(n은 2 이상의 자연수)으로 매칭시켜, 상기 레이저빔 조사 유닛을 선형 또는 지그재그형으로 이동시키면서, 상기 레이저빔 조사 유닛이 조사한 레이저빔으로 상기 2개 이상의 솔더를 가열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  16. 청구항 1에 있어서, 상기 플립 본딩하는 단계는 2개 이상의 레이저빔 조사 유닛을 2개 이상의 솔더 그룹 각각에 매칭시켜, 상기 레이저빔 조사 유닛 각각이 각 솔더 그룹 내 솔더들을 가열하는 것을 특징으로 하는 마이크로 엘이디 모듈 제조방법.
  17. 기판과 에피층을 포함하고, 상기 에피층에는 다수의 엘이디 셀이 형성되고, 상기 다수의 엘이디 셀 각각에는 제2 도전형의 개별 전극패드가 형성되고 상기 다수의 엘이디 셀 주변에는 제1 도전형의 공통 전극패드가 형성된 마이크로 엘이디;
    상기 개별 전극패드와 상기 공통 전극패드에 대응하는 다수의 전극이 형성된 서브마운트 기판;
    상기 전극과 상기 개별 전극패드 또는 상기 공통 전극패드 사이에 위치하는 솔더를 포함하며,
    상기 솔더는레이저빔에 의해 가열된 후 경화되어 상기 전극을 상기 개별 전극패드 또는 상기 공통 전극패드에 연결하는 것을 특징으로 하는 마이크로 엘이디 모듈.
  18. 청구항 17에 있어서, 상기 레이저빔이 상기 마이크로 엘이디의 일측에서 상기 마이크로 엘이디의 타측을 통과하여 상기 솔더를 가열할 수 있도록, 상기 기판, 상기 에피층, 상기 개별 전극패드 및 상기 공통 전극패드는 레이저빔을 통과시키도록 구성된 것을 특징으로 하는 마이크로 엘이디 모듈.
  19. 청구항 17에 있어서, 상기 개별 전극패드 또는 상기 공통 전극패드는 상기 레이저빔을 투과하는 재료로 형성된 것을 특징으로 하는 마이크로 엘이디 모듈.
  20. 청구항 17에 있어서, 상기 개별 전극패드 또는 상기 공통 전극패드는 상기 레이저빔을 통과시키는 공동을 포함하는 것을 특징으로 하는 마이크로 엘이디 모듈.
PCT/KR2017/009856 2017-02-10 2017-09-08 마이크로 엘이디 모듈 및 그 제조방법 WO2018147525A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0018811 2017-02-10
KR1020170018811A KR102657122B1 (ko) 2017-02-10 2017-02-10 마이크로 엘이디의 플립 본딩 방법
KR1020170030833A KR102381562B1 (ko) 2017-03-10 2017-03-10 마이크로 엘이디 모듈 및 그 제조방법
KR10-2017-0030833 2017-03-10

Publications (1)

Publication Number Publication Date
WO2018147525A1 true WO2018147525A1 (ko) 2018-08-16

Family

ID=63036780

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/009856 WO2018147525A1 (ko) 2017-02-10 2017-09-08 마이크로 엘이디 모듈 및 그 제조방법

Country Status (4)

Country Link
US (2) US10319706B2 (ko)
JP (2) JP6366799B1 (ko)
TW (1) TW201841392A (ko)
WO (1) WO2018147525A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201703125WA (en) * 2014-10-23 2017-05-30 Agency Science Tech & Res Method of bonding a first substrate and a second substrate
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
KR101816291B1 (ko) * 2016-10-20 2018-01-08 크루셜머신즈 주식회사 3차원 구조물을 위한 레이저 본딩장치
US11081458B2 (en) * 2018-02-15 2021-08-03 Micron Technology, Inc. Methods and apparatuses for reflowing conductive elements of semiconductor devices
DE102018120491A1 (de) * 2018-08-22 2020-02-27 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
TWI688317B (zh) * 2018-10-31 2020-03-11 台灣愛司帝科技股份有限公司 發光二極體晶片的固接方法及固接裝置
US11362060B2 (en) * 2019-01-25 2022-06-14 Epistar Corporation Method and structure for die bonding using energy beam
KR20200094498A (ko) 2019-01-30 2020-08-07 삼성전자주식회사 마스크를 포함하는 마이크로 엘이디 전사 장치 및 이를 이용한 마이크로 엘이디 전사 방법
CN111033737B (zh) * 2019-03-25 2024-02-06 湖北三安光电有限公司 微发光组件、微发光二极管及微发光二极管转印方法
JP7289744B2 (ja) * 2019-07-11 2023-06-12 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
KR20210064855A (ko) 2019-11-26 2021-06-03 삼성전자주식회사 반도체 발광 소자 및 그의 제조 방법
JP7452001B2 (ja) 2019-12-24 2024-03-19 味の素株式会社 発光素子パッケージ及びその製造方法
TWI726685B (zh) * 2020-04-16 2021-05-01 錼創顯示科技股份有限公司 微型發光元件顯示裝置
GB2596533B (en) * 2020-06-29 2023-02-15 Plessey Semiconductors Ltd Hybrid microdisplay
KR20220005723A (ko) * 2020-07-07 2022-01-14 주식회사 프로텍 마스크를 이용하는 구리 필러 기판 본딩 방법
TWI761895B (zh) * 2020-07-24 2022-04-21 錼創顯示科技股份有限公司 微型電子元件轉移設備以及微型電子元件轉移方法
CN113451217B (zh) * 2020-07-24 2022-04-29 重庆康佳光电技术研究院有限公司 显示装置的制造方法及显示装置
CN111906440A (zh) * 2020-07-28 2020-11-10 东莞市中麒光电技术有限公司 显示屏模块的制备方法
CN114535734B (zh) * 2020-11-25 2024-01-26 东莞市中麒光电技术有限公司 一种led的激光焊接方法
DE102021202920A1 (de) 2021-03-25 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip, herstellungsverfahren und halbleiterbauteil
CN113458570B (zh) * 2021-04-30 2022-11-08 鸿利智汇集团股份有限公司 一种uvled加工的焊接设备及工艺方法
CN113488570B (zh) * 2021-04-30 2022-07-01 鸿利智汇集团股份有限公司 一种uvled封装焊接加工方法
TWI818578B (zh) * 2022-06-09 2023-10-11 欣興電子股份有限公司 封裝結構及光訊號發射器
US11860428B1 (en) 2022-06-09 2024-01-02 Unimicron Technology Corp. Package structure and optical signal transmitter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829125A (en) * 1995-08-08 1998-11-03 Taiyo Yuden Co., Ltd. Method of manufacturing circuit module
JP2002164368A (ja) * 2000-11-24 2002-06-07 Toyota Industries Corp バンプ形成方法およびめっき装置
KR20030075487A (ko) * 2002-03-19 2003-09-26 학교법인 한국정보통신학원 광도파로와 마이크로렌즈를 이용한 칩간 광연결 구조
JP2006140295A (ja) * 2004-11-11 2006-06-01 Sony Corp 半導体装置の製造方法
KR20120080306A (ko) * 2011-01-07 2012-07-17 유버 주식회사 Ｌｅｄ 패키지 및 그 제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378470A (ja) * 1986-09-19 1988-04-08 富士通株式会社 多端子電子部品用半田付装置
JPH05110241A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JPH0737911A (ja) * 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体素子のダイボンド装置、及びダイボンド方法
JP2851779B2 (ja) * 1993-11-29 1999-01-27 シャープ株式会社 電子部品の実装方法
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP2001298046A (ja) * 2000-04-14 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
KR100470904B1 (ko) * 2002-07-20 2005-03-10 주식회사 비첼 고휘도 질화물 마이크로 발광 다이오드 및 그 제조방법
JP2004253663A (ja) * 2003-02-20 2004-09-09 Sony Corp 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JP2005129584A (ja) * 2003-10-21 2005-05-19 Sony Corp 半導体レーザ装置および半導体レーザ素子の実装方法ならびに半導体レーザ素子実装装置
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
TW201017863A (en) * 2008-10-03 2010-05-01 Versitech Ltd Semiconductor color-tunable broadband light sources and full-color microdisplays
KR101589897B1 (ko) * 2009-05-18 2016-01-29 박기용 서브마운트 접합 방법 및 그 장치
KR101150861B1 (ko) * 2010-08-16 2012-06-13 한국광기술원 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
JP2014225586A (ja) * 2013-05-17 2014-12-04 日清紡メカトロニクス株式会社 電子部品実装装置
KR102188495B1 (ko) * 2014-01-21 2020-12-08 삼성전자주식회사 반도체 발광소자의 제조 방법
US9651236B2 (en) * 2014-01-31 2017-05-16 Christie Digital Systems Usa, Inc. Light emitting device with a heat sink composed of two materials
JP2015159203A (ja) * 2014-02-25 2015-09-03 スタンレー電気株式会社 半導体発光装置
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
TWI610411B (zh) * 2014-08-14 2018-01-01 艾馬克科技公司 用於半導體晶粒互連的雷射輔助接合
KR102172929B1 (ko) * 2015-06-30 2020-11-03 엘지디스플레이 주식회사 유기발광표시장치
US10199545B2 (en) * 2015-09-30 2019-02-05 Dai Nippon Printing Co., Ltd. Substrate for light emitting element and module
KR101754528B1 (ko) * 2016-03-23 2017-07-06 한국광기술원 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829125A (en) * 1995-08-08 1998-11-03 Taiyo Yuden Co., Ltd. Method of manufacturing circuit module
JP2002164368A (ja) * 2000-11-24 2002-06-07 Toyota Industries Corp バンプ形成方法およびめっき装置
KR20030075487A (ko) * 2002-03-19 2003-09-26 학교법인 한국정보통신학원 광도파로와 마이크로렌즈를 이용한 칩간 광연결 구조
JP2006140295A (ja) * 2004-11-11 2006-06-01 Sony Corp 半導体装置の製造方法
KR20120080306A (ko) * 2011-01-07 2012-07-17 유버 주식회사 Ｌｅｄ 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20180233496A1 (en) 2018-08-16
US10847504B2 (en) 2020-11-24
JP6649997B2 (ja) 2020-02-19
TW201841392A (zh) 2018-11-16
JP2018157231A (ja) 2018-10-04
JP2018129496A (ja) 2018-08-16
US10319706B2 (en) 2019-06-11
JP6366799B1 (ja) 2018-08-01
US20190252360A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
WO2018147525A1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
WO2018117361A1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
WO2018030695A1 (ko) 엘이디 모듈 및 그 제조방법
WO2019103291A1 (ko) 고효율 마이크로 엘이디 모듈의 제조방법
RU2154325C2 (ru) Способ изготовления термоэлектрического модуля
US5138145A (en) Method for producing image sensors with current flow into chip and with simplified chip mounting
WO2012108636A2 (en) Light emitting device having wavelength converting layer
US20210389532A1 (en) Method of forming an hermetic seal on electronic and optoelectronic packages
KR102381562B1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
JPH08204326A (ja) 素子を配置およびハンダ付けする方法
KR20130108138A (ko) 개선된 양자 효율 후면 조명 ｃｍｏｓ 이미지 센서와 패키지, 및 그 제조 방법
KR20130083846A (ko) 개선된 양자 효율 후면 조명 ｃｍｏｓ 이미지 센서와 패키지, 및 그 제조 방법
WO2020159341A1 (ko) 멀티 빔 레이저 디본딩 장치 및 방법
WO2011111989A2 (ko) 금속접합 세라믹기판
WO2021172909A1 (ko) 다중 파장 발광 소자 및 그것을 제조하는 방법
WO2012011628A1 (ko) 프로브 카드 및 그 제조방법
WO2019151842A1 (ko) 전자부품의 리플로우 및 리워크 장치
WO2019112250A1 (ko) 발광소자 패키지 및 광원 장치
WO2020159338A1 (ko) 레이저 디본딩 장치의 레이저 헤드 모듈
KR102657122B1 (ko) 마이크로 엘이디의 플립 본딩 방법
KR102657114B1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
WO2019088323A1 (ko) 전사 부재를 이용한 전자 소자의 적층 구조, 상기 전자 소자의 제작을 위한 전사 장비 및 상기 전자 소자의 제조 방법
WO2024005406A1 (ko) 파워모듈 및 그 제조방법
TWI843449B (zh) 顯示模組和其製造及修補方法
WO2021137549A1 (ko) 발광 소자 플랫 본딩 방법 및 플랫 본딩 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17896315

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17896315

Country of ref document: EP

Kind code of ref document: A1