WO2017098602A1

WO2017098602A1 - 高周波スイッチ

Info

Publication number: WO2017098602A1
Application number: PCT/JP2015/084523
Authority: WO
Inventors: 竜太幸丸; 政毅半谷; 山中　宏治
Original assignee: 三菱電機株式会社
Priority date: 2015-12-09
Filing date: 2015-12-09
Publication date: 2017-06-15
Also published as: JP6058224B1; US10439262B2; JPWO2017098602A1; EP3373455B1; US20180301778A1; EP3373455A1; EP3373455A4

Abstract

　入出力端子（１）と入出力端子（２）との間に接続されている容量（４）と、入出力端子（１）と入出力端子（３）との間に接続されている容量（５）と、一端が入出力端子（１）に接続されているインダクタ（６）と、一端が入出力端子（２）に接続されて、他端がインダクタ（６）の他端に接続されているインダクタ（７）と、一端が入出力端子（１）に接続されているインダクタ（８）と、一端が入出力端子（３）に接続されて、他端がインダクタ（８）の他端に接続されているインダクタ（９）と、ドレイン端子がインダクタ（６），（７）の他端に接続されて、ソース端子がグランドに接地されているトランジスタ（１０）と、ドレイン端子がインダクタ（８），（９）の他端に接続されて、ソース端子がグランドに接地されているトランジスタ（１３）とを備える。

Description

高周波スイッチ

　この発明は、高周波信号である送信信号又は受信信号の通過経路を切り替える高周波スイッチに関するものである。

　以下の非特許文献１には、高周波信号である送信信号又は受信信号の通過経路を切り替える高周波スイッチが開示されている。
　この高周波スイッチは、下記に示すような４個のトランジスタＱ１～Ｑ４などから構成されている。
（１）一端が共通端子ＣＯＭに接続され、他端が入力端子ＩＮ１に接続されているトランジスタＱ１
（２）一端が共通端子ＣＯＭに接続され、他端が入力端子ＩＮ２に接続されているトランジスタＱ２
（３）一端が入力端子ＩＮ１に接続され、他端がグランドに接地されているトランジスタＱ３
（４）一端が入力端子ＩＮ２に接続され、他端がグランドに接地されているトランジスタＱ４

　この高周波スイッチでは、入力端子ＩＮ１と共通端子ＣＯＭ間を通過状態として、入力端子ＩＮ２と共通端子ＣＯＭ間を遮断状態とする場合、トランジスタＱ１とトランジスタＱ４がオン状態に制御され、トランジスタＱ２とトランジスタＱ３がオフ状態に制御される。
　一方、入力端子ＩＮ１と共通端子ＣＯＭ間を遮断状態として、入力端子ＩＮ２と共通端子ＣＯＭ間を通過状態とする場合、トランジスタＱ１とトランジスタＱ４がオフ状態に制御され、トランジスタＱ２とトランジスタＱ３がオン状態に制御される。
　このように、トランジスタＱ１～Ｑ４の状態を制御することで、高周波信号の通過経路を切り替えることができる。
　この高周波スイッチでは、トランジスタＱ１，Ｑ２のゲート幅を大きくすれば、トランジスタＱ１，Ｑ２の飽和電力が増加するため、スイッチの耐電力を高めることができるという特徴を有している。

"Monolithic AlGaN/GaN HEMT SPDT switch，"　IEEE 12th GaAs Symposium，pp.83-86， 2004.

　従来の高周波スイッチは以上のように構成されているので、トランジスタＱ１，Ｑ２のゲート幅を大きくすれば、耐電力を高めることができる。しかし、高耐電力特性を実現すると、低損失特性が得られなくなることがあるという課題があった。
　即ち、ゲート幅が大きいトランジスタは、一般的に遮断性が悪いため、トランジスタＱ１のゲート幅を大きくすると、入力端子ＩＮ１と共通端子ＣＯＭ間が遮断状態、入力端子ＩＮ２と共通端子ＣＯＭ間が通過状態であるときに、入力端子ＩＮ２から入力された高周波信号が入力端子ＩＮ１側に漏れ込む現象が発生し、結果として、入力端子ＩＮ２と共通端子ＣＯＭ間の通過損失が増加する。一方、トランジスタＱ２のゲート幅を大きくすると、入力端子ＩＮ１と共通端子ＣＯＭ間が通過状態、入力端子ＩＮ２と共通端子ＣＯＭ間が遮断状態であるときに、入力端子ＩＮ１から入力された高周波信号が入力端子ＩＮ２側に漏れ込む現象が発生し、結果として、入力端子ＩＮ１と共通端子ＣＯＭ間の通過損失が増加してしまうという課題があった。

　この発明は上記のような課題を解決するためになされたもので、耐電力を高めても、損失の増加を抑えることができる高周波スイッチを得ることを目的とする。

　この発明に係る高周波スイッチは、第１の入出力端子と第２の入出力端子との間に接続されている第１の容量と、第１の入出力端子と第３の入出力端子との間に接続されている第２の容量と、一端が第１の入出力端子に接続されているインダクタンス成分を有する第１の線路と、一端が第２の入出力端子に接続され、他端が第１の線路の他端に接続されているインダクタンス成分を有する第２の線路と、一端が第１の入出力端子に接続されているインダクタンス成分を有する第３の線路と、一端が第３の入出力端子に接続され、他端が第３の線路の他端に接続されているインダクタンス成分を有する第４の線路と、一端が第１及び第２の線路の他端に接続され、他端がグランドに接地されている第１のトランジスタと、一端が第３及び第４の線路の他端に接続され、他端がグランドに接地されている第２のトランジスタとを備えるようにしたものである。

　この発明によれば、耐電力を高めても、損失の増加を抑えることができる効果がある。

この発明の実施の形態１による高周波スイッチを示す構成図である。入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の高周波スイッチの等価回路である。入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の高周波スイッチの等価回路である。この発明の実施の形態２による高周波スイッチを示す構成図である。入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の高周波スイッチの等価回路である。入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の高周波スイッチの等価回路である。この発明の実施の形態３による高周波スイッチを示す構成図である。入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の高周波スイッチの等価回路である。入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の高周波スイッチの等価回路である。

　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。

実施の形態１．
　図１はこの発明の実施の形態１による高周波スイッチを示す構成図である。
　図２は入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の高周波スイッチの等価回路である。
　また、図３は入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の高周波スイッチの等価回路である。

　図１～３において、入出力端子１は高周波信号（送信信号、受信信号）を入出力する第１の入出力端子である。
　入出力端子２は高周波信号を入出力する第２の入出力端子である。
　入出力端子３は高周波信号を入出力する第３の入出力端子である。
　容量４は入出力端子１と入出力端子２との間に接続されている第１の容量である。
　容量５は入出力端子１と入出力端子３との間に接続されている第２の容量である。

　インダクタ６はインダクタンス成分を有する第１の線路であり、一端が入出力端子１に接続されている。
　インダクタ７はインダクタンス成分を有する第２の線路であり、一端が入出力端子２に接続されて、他端がインダクタ６の他端に接続されている。
　インダクタ８はインダクタンス成分を有する第３の線路であり、一端が入出力端子１に接続されている。
　インダクタ９はインダクタンス成分を有する第４の線路であり、一端が入出力端子３に接続されて、他端がインダクタ８の他端に接続されている。

　トランジスタ１０はドレイン端子（一端）がインダクタ６，７の他端に接続され、ソース端子（他端）がグランドに接地され、ゲート端子が抵抗１１を介して制御端子１２に接続されている第１のトランジスタである。
　制御端子１２はトランジスタ１０のドレイン・ソース間をオン状態にするとき、ピンチオフ電圧以上の電圧をトランジスタ１０のゲート端子に印加する信号が入力され、トランジスタ１０のドレイン・ソース間をオフ状態にするとき、ピンチオフ電圧未満の電圧をトランジスタ１０のゲート端子に印加する信号が入力される端子である。
　トランジスタ１０のドレイン・ソース間がオン状態である場合、トランジスタ１０は抵抗とみなすことができる。以下、この抵抗を「オン抵抗」と称し、図３では、オン抵抗に１０ｂの符号を付している。
　トランジスタ１０のドレイン・ソース間がオフ状態である場合、トランジスタ１０は容量とみなすことができる。以下、この容量を「オフ容量」と称し、図２では、オフ容量に１０ａの符号を付している。

　トランジスタ１３はドレイン端子（一端）がインダクタ８，９の他端に接続され、ソース端子（他端）がグランドに接地され、ゲート端子が抵抗１４を介して制御端子１５に接続されている第２のトランジスタである。
　制御端子１５はトランジスタ１３のドレイン・ソース間をオン状態にするとき、ピンチオフ電圧以上の電圧をトランジスタ１３のゲート端子に印加する信号が入力され、トランジスタ１３のドレイン・ソース間をオフ状態にするとき、ピンチオフ電圧未満の電圧をトランジスタ１３のゲート端子に印加する信号が入力される端子である。
　トランジスタ１３のドレイン・ソース間がオン状態である場合、トランジスタ１３は抵抗とみなすことができる。以下、この抵抗を「オン抵抗」と称し、図２では、オン抵抗に１３ｂの符号を付している。
　トランジスタ１３のドレイン・ソース間がオフ状態である場合、トランジスタ１３は容量とみなすことができる。以下、この容量を「オフ容量」と称し、図３では、オフ容量に１３ａの符号を付している。

　図１では、トランジスタ１０のドレイン端子がインダクタ６，７の他端に接続され、ソース端子が接地されている例を示しているが、トランジスタ１０のソース端子がインダクタ６，７の他端に接続され、ドレイン端子が接地されているものであってもよい。
　同様に、トランジスタ１３のドレイン端子がインダクタ８，９の他端に接続され、ソース端子が接地されている例を示しているが、トランジスタ１３のソース端子がインダクタ８，９の他端に接続され、ドレイン端子が接地されているものであってもよい。
　また、トランジスタ１０，１３の３端子がゲート端子、ドレイン端子及びソース端子ではなく、ベース端子、コレクタ端子及びエミッタ端子のトランジスタを用いるものであってもよい。

　この実施の形態１では、図２及び図３に示すように、容量４，５の容量値がＣ_１、インダクタ６～９のインダクタンスがＬであるものとする。
　また、この実施の形態１では、図２及び図３に示すように、トランジスタ１０，１３におけるオフ容量１０ａ，１３ａの容量値Ｃ_ｏｆｆがＣ_２、トランジスタ１０，１３のオン抵抗１０ｂ，１３ｂがＲ_ｏｎであるものとする。

　次に動作について説明する。
　最初に、図２に示すように、入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の動作を説明する。
　この実施の形態１では、容量５の容量値がＣ_１であるものとするが、入出力端子１又は入出力端子２から周波数ｆの高周波信号が入力されても、その高周波信号が容量５を流れないようにするために、容量値Ｃ_１が十分に小さい値の容量５が用いられているものとする。
　容量５のインピーダンスは１／２πｆＣ_１で表され、容量値Ｃ_１が十分に小さければ、容量５のインピーダンスが十分に大きくなる。

　容量５のインピーダンスが、入出力端子１から入出力端子２を見たインピーダンスより十分に大きければ、入出力端子１から入力された高周波信号の大部分は、入出力端子２側に流れて、容量５には流れない。
　したがって、容量５の容量値Ｃ_１は、遮断特性に影響を与えるものであり、遮断特性を高めるには、出来る限り、小さい値にすることが望ましい。ただし、入出力端子１と入出力端子３間が通過状態となるときに、図３に示すように、容量５が全域通過回路２４の一部を構成する場合には、後述の整合条件を満足するように、トランジスタ１３におけるオフ容量１３ａの容量値Ｃ_ｏｆｆであるＣ_２との関係で、容量５の容量値Ｃ_１が決められている必要がある。

　入出力端子１又は入出力端子２から高周波信号が入力されると、入出力端子１と入出力端子２間に接続されている容量４の容量値が容量５と同様にＣ_１であるため、容量４が当該高周波信号の通過を阻止する。
　しかし、図２に示すように、トランジスタ１０のドレイン・ソース間がオフ状態であり、トランジスタ１０をオフ容量１０ａとみなすことができるため、インダクタ６，７及びトランジスタ１０のオフ容量１０ａによって低域通過回路２１が形成される。
　したがって、高周波信号の周波数ｆが低域通過回路２１の通過帯域内であれば、その高周波信号が低域通過回路２１を通過することができるため、入出力端子１と入出力端子２間が通過状態となる。
　この実施の形態１では、入出力端子１又は入出力端子２から入力される高周波信号が低域通過回路２１を通過できるように、低域通過回路２１を構成しているインダクタ６，７のインダクタンスＬと、オフ容量１０ａの容量値Ｃ_２とが、その高周波信号の周波数ｆにしたがって決定されている。

　一方、入出力端子１と入出力端子３間に接続されている容量５は、入出力端子１又は入出力端子２から入力された高周波信号の通過を阻止する。
　このとき、トランジスタ１３のドレイン・ソース間は、図２に示すように、オン状態であり、トランジスタ１３はオン抵抗１３ｂとみなされて、オフ容量１３ａとはみなされないため、入出力端子１と入出力端子３間に低域通過回路が形成されない。即ち、実際には、オン抵抗１３ｂの抵抗値Ｒ_ｏｎだけでなく、容量値Ｃ_ｏｆｆも並列して存在しているが、インピーダンスの大小関係を考慮すると、オン抵抗１３ｂだけが存在しているとみなせるため、入出力端子１と入出力端子３間に低域通過回路が形成されない。
　したがって、インダクタ８，９及びトランジスタ１３のオン抵抗１３ｂからなる回路のインピーダンスが、低域通過回路２１のインピーダンスより十分に大きくなり、例えば、入出力端子１から高周波信号が入力されても、その高周波信号の大部分は、入出力端子２側に流れるため、入出力端子１と入出力端子３間が遮断状態となる。

　なお、この実施の形態１では、オン抵抗１３ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１３を用いることを想定している。このため、例えば、入出力端子１から高周波信号が入力されても、その高周波信号がグランドにショートされてしまう。その結果、その高周波信号が入出力端子３側には流れないため、さらに、入出力端子１と入出力端子３間の遮断特性が高められている。オン抵抗１３ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１３が用いられておらず、例えば、入出力端子１から入力された高周波信号がグランドにショートされない場合でも、上述したように、入出力端子１と入出力端子３間には低域通過回路が形成されないため、入出力端子１と入出力端子３間の遮断状態は保たれる。

　ここでは、インダクタ６，７及びトランジスタ１０のオフ容量１０ａによって低域通過回路２１が形成される例を示しているが、下記の式（１）（２）に示す整合条件を満足するように、容量４の容量値Ｃ_１、インダクタ６，７のインダクタンスＬ、オフ容量１０ａの容量値Ｃ_２が設定されていれば、容量４、インダクタ６，７及びトランジスタ１０のオフ容量１０ａによって、すべての周波数の利得が平坦となる全域通過回路２２が形成される。全域通過回路２２が形成される場合、高周波信号の周波数ｆとは無関係に、入出力端子１と入出力端子２間が通過状態となる。
＜整合条件＞
　　Ｃ_２＝４Ｃ_１　　　　　　　　　　　　　　　　　　　（１）

　ただし、Ｚ_０は、系のインピーダンス（入出力端子１，２，３に接続される外部回路のインピーダンス）である。

　次に、図３に示すように、入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の動作を説明する。
　入出力端子１又は入出力端子３から高周波信号が入力されると、入出力端子１と入出力端子３間に接続されている容量５が当該高周波信号の通過を阻止する。
　しかし、図３に示すように、トランジスタ１３のドレイン・ソース間がオフ状態であり、トランジスタ１３をオフ容量１３ａとみなすことができるため、インダクタ８，９及びトランジスタ１３のオフ容量１３ａによって低域通過回路２３が形成される。
　したがって、高周波信号の周波数ｆが低域通過回路２３の通過帯域内であれば、その高周波信号が低域通過回路２３を通過することができるため、入出力端子１と入出力端子３間が通過状態となる。
　この実施の形態１では、入出力端子１又は入出力端子３から入力される高周波信号が低域通過回路２３を通過できるように、低域通過回路２３を構成しているインダクタ８，９のインダクタンスＬと、オフ容量１３ａの容量値Ｃ_２とが、その高周波信号の周波数ｆにしたがって決定されている。

　一方、入出力端子１と入出力端子２間に接続されている容量４は、入出力端子１又は入出力端子３から入力された高周波信号の通過を阻止する。
　このとき、トランジスタ１０のドレイン・ソース間は、図３に示すように、オン状態であり、トランジスタ１０はオン抵抗１０ｂとみなされて、オフ容量１０ａとはみなされないため、入出力端子１と入出力端子２間に低域通過回路が形成されない。即ち、実際には、オン抵抗１０ｂの抵抗値Ｒ_ｏｎだけでなく、容量値Ｃ_ｏｆｆも並列して存在しているが、インピーダンスの大小関係を考慮すると、オン抵抗１０ｂだけが存在しているとみなせるため、入出力端子１と入出力端子２間に低域通過回路が形成されない。
　したがって、インダクタ６，７及びトランジスタ１０のオン抵抗１０ｂからなる回路のインピーダンスが、低域通過回路２３のインピーダンスより十分に大きくなり、例えば、入出力端子１から高周波信号が入力されても、その高周波信号の大部分は、入出力端子３側に流れるため、入出力端子１と入出力端子２間が遮断状態となる。

　なお、この実施の形態１では、オン抵抗１０ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１０を用いることを想定している。このため、例えば、入出力端子１から高周波信号が入力されても、その高周波信号がグランドにショートされてしまう。その結果、その高周波信号が入出力端子２側には流れないため、さらに、入出力端子１と入出力端子２間の遮断特性が高められている。オン抵抗１０ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１０が用いられておらず、例えば、入出力端子１から入力された高周波信号がグランドにショートされない場合でも、上述したように、入出力端子１と入出力端子２間には低域通過回路が形成されないため、入出力端子１と入出力端子２間の遮断状態は保たれる。

　ここでは、インダクタ８，９及びトランジスタ１３のオフ容量１３ａによって低域通過回路２３が形成される例を示しているが、上記の式（１）（２）に示す整合条件を満足するように、インダクタ８，９のインダクタンスＬ、オフ容量１３ａの容量値Ｃ_２が設定されていれば、容量５、インダクタ８，９及びトランジスタ１３のオフ容量１３ａによって、すべての周波数の利得が平坦となる全域通過回路２４が形成される。全域通過回路２４が形成される場合、高周波信号の周波数ｆとは無関係に、入出力端子１と入出力端子３間が通過状態となる。

　次に、高周波スイッチの高耐電力と遮断特性の関係について説明する。
　オン状態のトランジスタ１０（または１３）には、例えば、入出力端子１から入力された高周波信号の電力がＰ_ｉｎであるとすると、トランジスタ１０（または１３）のオン抵抗１０ｂ（または１３ｂ）には、下記の式（３）に示すようなＲＦ電流Ｉ_ＲＦが流れる。

　また、オン状態のトランジスタ１０（または１３）の最大耐電力Ｐ_ｍａｘは、下記の式（４）に示すように、ゲート電圧が０Ｖでの飽和電流Ｉ_ｄｓｓ及び系のインピーダンスＺ_０によって表される。

　さらに、トランジスタ１０（または１３）の飽和電流Ｉ_ｄｓｓは、下記の式（５）に示すように、トランジスタ１０（または１３）のゲート幅Ｗｇ及び単位ゲート幅当りの飽和電流Ｉ_ｄｓｓ０によって表される。
　　Ｉ_ｄｓｓ＝Ｉ_ｄｓｓ０×Ｗｇ　　　　　　　　　　　　（５）

　トランジスタ１０（または１３）の素子パラメータであるゲート幅Ｗｇは、設計段階で決定されるものであり、オン状態のトランジスタ１０（または１３）の耐電力を高めるには、ゲート幅Ｗｇを大きくする必要がある。
　ただし、オン抵抗の抵抗値Ｒ_ｏｎは、ゲート幅Ｗｇを大きくすると、下記の式（６）のように小さくなる一方、オフ容量の容量値Ｃ_ｏｆｆは、ゲート幅Ｗｇを大きくすると、下記の式（７）のように大きくなる。

　ただし、Ｒ_ｏｎ０は単位ゲート幅当りのオン抵抗の抵抗値、Ｃ_ｏｆｆ０は単位ゲート幅当りのオフ容量の容量値である。

　したがって、オン状態のトランジスタ１０（または１３）の耐電力を高めるために、ゲート幅Ｗｇを大きくすると、オフ容量の容量値Ｃ_ｏｆｆが増加する。
　上記の式（１）（２）に示す整合条件を満足するように、インダクタ６，７（または８，９）のインダクタンスＬ、オフ容量１０ａ（または１３ａ）の容量値Ｃ_２が設定される場合、式（１）に示すように、容量４（または５）の容量値Ｃ_１と、オフ容量１０ａ（または１３ａ）の容量値Ｃ_２（＝Ｃ_ｏｆｆ）とが比例する関係にあるため、オフ容量１０ａ（または１３ａ）の容量値Ｃ_２が増加すると、容量４（または５）の容量値Ｃ_１が増加する。
　したがって、ゲート幅Ｗｇを大きくすると、遮断特性に影響する容量４（または５）の容量値Ｃ_１が増加する。

　上記の非特許文献１に記載されている高周波スイッチのように、２つの入出力端子間にトランジスタが接続されている場合、そのトランジスタのオフ容量の容量値Ｃ_ｏｆｆが、直接遮断特性に影響し、そのトランジスタのゲート幅Ｗｇを大きくすると、オフ容量の容量値Ｃ_ｏｆｆが増加して、遮断特性が劣化する。
　この実施の形態１では、入出力端子１と入出力端子２（または３）間にはトランジスタが接続されておらず、入出力端子１と入出力端子２（または３）間に接続されている容量４（または５）の容量値Ｃ_１は、オフ容量１０ａ（または１３ａ）の容量値Ｃ_２の４分の１であるため、ゲート幅Ｗｇを大きくしても、遮断特性に影響する容量値Ｃ_１の増分は、非特許文献１のように、２つの入出力端子間にトランジスタが接続されている場合と比べて、４分の１で済むようになる。

　以上で明らかなように、この実施の形態１によれば、入出力端子１と入出力端子２との間に接続されている容量４と、入出力端子１と入出力端子３との間に接続されている容量５と、一端が入出力端子１に接続されているインダクタ６と、一端が入出力端子２に接続されて、他端がインダクタ６の他端に接続されているインダクタ７と、一端が入出力端子１に接続されているインダクタ８と、一端が入出力端子３に接続されて、他端がインダクタ８の他端に接続されているインダクタ９と、ドレイン端子がインダクタ６，７の他端に接続されて、ソース端子がグランドに接地されているトランジスタ１０と、ドレイン端子がインダクタ８，９の他端に接続されて、ソース端子がグランドに接地されているトランジスタ１３とを備えるように構成したので、耐電力を高めても、遮断特性の劣化に伴う損失の増加を抑えることができる効果を奏する。

実施の形態２．
　上記実施の形態１では、インダクタンス成分を有する第１から第４の線路がインダクタ６～９であるものを示したが、インダクタンス成分を有する第１から第４の線路が分布定数線路であってもよい。

　図４はこの発明の実施の形態２による高周波スイッチを示す構成図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
　図５は入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の高周波スイッチの等価回路である。
　また、図６は入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の高周波スイッチの等価回路である。

　分布定数線路３１はインダクタンス成分を有する第１の線路であり、一端が入出力端子１に接続されている。
　分布定数線路３２はインダクタンス成分を有する第２の線路であり、一端が入出力端子２に接続されて、他端が分布定数線路３１の他端に接続されている。
　分布定数線路３３はインダクタンス成分を有する第３の線路であり、一端が入出力端子１に接続されている。
　分布定数線路３４はインダクタンス成分を有する第４の線路であり、一端が入出力端子３に接続されて、他端が分布定数線路３３の他端に接続されている。

　この実施の形態２では、分布定数線路３３，３４の電気長が、入出力端子１又は入出力端子２から入力された高周波信号の波長の４分の１の長さに設定されているものとする。
　分布定数線路３３，３４の電気長が、高周波信号の波長の４分の１の長さに設定されている場合、図５に示すように、入出力端子１と入出力端子３間を遮断状態とする際に、入出力端子１から入出力端子３を見たインピーダンスをほぼオープンとみなすことができる。
　また、分布定数線路３１，３２の電気長が、入出力端子１又は入出力端子２から入力された高周波信号の波長の４分の１の長さに設定されているものとする。
　分布定数線路３１，３２の電気長が、高周波信号の波長の４分の１の長さに設定されている場合、図６に示すように、入出力端子１と入出力端子２間を遮断状態とする際に、入出力端子１から入出力端子２を見たインピーダンスをほぼオープンとみなすことができる。

　次に動作について説明する。
　最初に、図５に示すように、入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の動作を説明する。
　入出力端子１又は入出力端子２から高周波信号が入力されると、容量４が当該高周波信号の通過を阻止する。
　しかし、図５に示すように、トランジスタ１０のドレイン・ソース間がオフ状態であり、トランジスタ１０をオフ容量１０ａとみなすことができるため、分布定数線路３１，３２のインダクタンス成分及びトランジスタ１０のオフ容量１０ａによって低域通過回路２５が形成される。
　したがって、高周波信号の周波数ｆが低域通過回路２５の通過帯域内であれば、その高周波信号が低域通過回路２５を通過することができるため、入出力端子１と入出力端子２間が通過状態となる。
　この実施の形態２では、入出力端子１又は入出力端子２から入力される高周波信号が低域通過回路２５を通過できるように、低域通過回路２５を構成している分布定数線路３１，３２のインダクタンス成分と、オフ容量１０ａの容量値Ｃ_２とが、その高周波信号の周波数ｆにしたがって決定されている。

　一方、入出力端子１と入出力端子３間に接続されている容量５は、入出力端子１又は入出力端子２から入力された高周波信号の通過を阻止する。
　このとき、トランジスタ１３のドレイン・ソース間は、図５に示すように、オン状態であり、トランジスタ１３はオン抵抗１３ｂとみなされて、オフ容量１３ａとはみなされないため、入出力端子１と入出力端子３間に低域通過回路が形成されない。
　したがって、分布定数線路３３，３４及びトランジスタ１３のオン抵抗１３ｂからなる回路のインピーダンスが、低域通過回路２５のインピーダンスより十分に大きくなり、例えば、入出力端子１から高周波信号が入力されても、その高周波信号の大部分は、入出力端子２側に流れるため、入出力端子１と入出力端子３間が遮断状態となる。

　なお、この実施の形態２では、分布定数線路３３，３４の電気長が、高周波信号の波長の４分の１の長さに設定されている。また、オン抵抗１３ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１３を用いることを想定している。このため、トランジスタ１３が存在している位置がグランドにショートされることから、トランジスタ１３が存在している位置から４分の１波長だけ離れた位置、即ち、入出力端子１，３に対する分布定数線路３３，３４の接続位置をオープンとみなすことができ、さらに、入出力端子１と入出力端子３間の遮断特性が高められている。分布定数線路３３，３４の電気長が、高周波信号の波長の４分の１の長さに設定されておらず、入出力端子１，３に対する分布定数線路３３，３４の接続位置をオープンとみなすことができなくても、上述したように、入出力端子１と入出力端子３間には低域通過回路が形成されないため、入出力端子１と入出力端子３間の遮断状態は保たれる。

　次に、図６に示すように、入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の動作を説明する。
　入出力端子１又は入出力端子３から高周波信号が入力されると、容量５が当該高周波信号の通過を阻止する。
　しかし、図６に示すように、トランジスタ１３のドレイン・ソース間がオフ状態であり、トランジスタ１３をオフ容量１３ａとみなすことができるため、分布定数線路３３，３４のインダクタンス成分及びトランジスタ１３のオフ容量１３ａによって低域通過回路２６が形成される。
　したがって、高周波信号の周波数ｆが低域通過回路２６の通過帯域内であれば、その高周波信号が低域通過回路２６を通過することができるため、入出力端子１と入出力端子３間が通過状態となる。
　この実施の形態２では、入出力端子１又は入出力端子３から入力される高周波信号が低域通過回路２６を通過できるように、低域通過回路２６を構成している分布定数線路３３，３４のインダクタンス成分と、オフ容量１３ａの容量値Ｃ_２とが、その高周波信号の周波数ｆにしたがって決定されている。

　一方、入出力端子１と入出力端子２間に接続されている容量４は、入出力端子１又は入出力端子３から入力された高周波信号の通過を阻止する。
　このとき、トランジスタ１０のドレイン・ソース間は、図６に示すように、オン状態であり、トランジスタ１０はオン抵抗１０ｂとみなされて、オフ容量１０ａとはみなされないため、入出力端子１と入出力端子２間に低域通過回路が形成されない。
　したがって、分布定数線路３１，３２及びトランジスタ１０のオン抵抗１０ｂからなる回路のインピーダンスが、低域通過回路２６のインピーダンスより十分に大きくなり、例えば、入出力端子１から高周波信号が入力されても、その高周波信号の大部分は、入出力端子３側に流れるため、入出力端子１と入出力端子２間が遮断状態となる。

　なお、この実施の形態２では、分布定数線路３１，３２の電気長が、高周波信号の波長の４分の１の長さに設定されている。また、オン抵抗１０ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１０を用いることを想定している。このため、トランジスタ１０が存在している位置がグランドにショートされることから、トランジスタ１０が存在している位置から４分の１波長だけ離れた位置、即ち、入出力端子１，２に対する分布定数線路３１，３２の接続位置をオープンとみなすことができ、さらに、入出力端子１と入出力端子２間の遮断特性が高められている。分布定数線路３１，３２の電気長が、高周波信号の波長の４分の１の長さに設定されておらず、入出力端子１，２に対する分布定数線路３１，３２の接続位置をオープンとみなすことができなくても、上述したように、入出力端子１と入出力端子２間には低域通過回路が形成されないため、入出力端子１と入出力端子２間の遮断状態は保たれる。

　次に、高周波スイッチの高耐電力と遮断特性の関係について説明する。
　容量４，５の容量値がＣ_１、トランジスタ１０，１３のオフ容量１０ａ，１３ａの容量値がＣ_２であるとき、上記実施の形態１と同様に、容量４，５の容量値Ｃ_１とオフ容量１０ａ，１３ａの容量値Ｃ_２を下記の式（８）のように設定する。
　　Ｃ_２＝４Ｃ_１　　　　　　　　　　　　　　　　　（８）
　この実施の形態２でも、上記実施の形態１と同様に、入出力端子１と入出力端子２（または３）間にはトランジスタが接続されておらず、入出力端子１と入出力端子２（または３）間に接続されている容量４（または５）の容量値Ｃ_１は、式（８）に示すように、オフ容量１０ａ（または１３ａ）の容量値Ｃ_２の４分の１であるため、ゲート幅Ｗｇを大きくしても、遮断特性に影響する容量値Ｃ_１の増分は、非特許文献１のように、２つの入出力端子間にトランジスタが接続されている場合と比べて、４分の１で済むようになる。

　以上で明らかなように、この実施の形態２によれば、入出力端子１と入出力端子２との間に接続されている容量４と、入出力端子１と入出力端子３との間に接続されている容量５と、一端が入出力端子１に接続されている分布定数線路３１と、一端が入出力端子２に接続されて、他端が分布定数線路３１の他端に接続されている分布定数線路３２と、一端が入出力端子１に接続されている分布定数線路３３と、一端が入出力端子３に接続されて、他端が分布定数線路３３の他端に接続されている分布定数線路３４と、ドレイン端子が分布定数線路３１，３２の他端に接続されて、ソース端子がグランドに接地されているトランジスタ１０と、ドレイン端子が分布定数線路３３，３４の他端に接続されて、ソース端子がグランドに接地されているトランジスタ１３とを備えるように構成したので、耐電力を高めても、遮断特性の劣化に伴う損失の増加を抑えることができる効果を奏する。

実施の形態３．
　上記実施の形態１，２では、入出力端子１に対して、入出力端子２側の回路と入出力端子３側の回路が対称である高周波スイッチを示したが、この実施の形態３では、入出力端子１に対して、入出力端子２側の回路と入出力端子３側の回路が非対称である高周波スイッチについて説明する。

　図７はこの発明の実施の形態３による高周波スイッチを示す構成図であり、図７において、図１と同一符号は同一または相当部分を示すので説明を省略する。
　図７では、第１の線路がインダクタ６で、第２の線路がインダクタ７である例を示しているが、上記実施の形態２と同様に、第１の線路が分布定数線路３１で、第２の線路が分布定数線路３２であってもよい。また、分布定数線路３１，３２の電気長が、上記実施の形態２と同様に、高周波信号の波長の４分の１の長さに設定されているものであってもよい。
　図８は入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の高周波スイッチの等価回路である。
　また、図９は入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の高周波スイッチの等価回路である。

　トランジスタ４１はドレイン端子（一端）が入出力端子１に接続され、ソース端子（他端）が入出力端子３に接続され、ゲート端子が抵抗４２を介して制御端子４３に接続されているスイッチング部材である。
　制御端子４３はトランジスタ４１のドレイン・ソース間をオン状態にするとき、ピンチオフ電圧以上の電圧をトランジスタ４１のゲート端子に印加する信号が入力され、トランジスタ４１のドレイン・ソース間をオフ状態にするとき、ピンチオフ電圧未満の電圧をトランジスタ４１のゲート端子に印加する信号が入力される端子である。
　トランジスタ４１のドレイン・ソース間がオン状態である場合、トランジスタ４１は抵抗とみなすことができる。以下、この抵抗を「オン抵抗」と称し、図９では、オン抵抗に４１ｂの符号を付している。
　トランジスタ４１のドレイン・ソース間がオフ状態である場合、トランジスタ４１は容量とみなすことができる。以下、この容量を「オフ容量」と称し、図８では、オフ容量に４１ａの符号を付している。

　図７では、トランジスタ４１のドレイン端子が入出力端子１に接続され、ソース端子が入出力端子３に接続されている例を示しているが、トランジスタ４１のソース端子が入出力端子１に接続され、ドレイン端子が入出力端子３に接続されているものであってもよい。
　また、トランジスタ４１の３端子がゲート端子、ドレイン端子及びソース端子ではなく、ベース端子、コレクタ端子及びエミッタ端子のトランジスタを用いるものであってもよい。
　図７では、入出力端子１と入出力端子３間に接続されるスイッチング部材がトランジスタ４１である例を示しているが、これに限るものではなく、例えば、入出力端子１と入出力端子３を通過状態とするときに閉状態となって、入出力端子１と入出力端子３を遮断状態とするときに開状態となるスイッチを用いるようにしてもよい。

　次に動作について説明する。
　最初に、図８に示すように、入出力端子１と入出力端子２間が通過状態、入出力端子１と入出力端子３間が遮断状態である場合の動作を説明する。
　入出力端子１又は入出力端子２から高周波信号が入力されると、容量４が当該高周波信号の通過を阻止する。
　しかし、図８に示すように、トランジスタ１０のドレイン・ソース間がオフ状態であり、トランジスタ１０をオフ容量１０ａとみなすことができるため、インダクタ６，７及びトランジスタ１０のオフ容量１０ａによって低域通過回路２１が形成される。
　したがって、高周波信号の周波数ｆが低域通過回路２１の通過帯域内であれば、その高周波信号が低域通過回路２１を通過することができるため、入出力端子１と入出力端子２間が通過状態となる。
　この実施の形態３では、入出力端子１又は入出力端子２から入力される高周波信号が低域通過回路２１を通過できるように、低域通過回路２１を構成しているインダクタ６，７のインダクタンスＬと、オフ容量１０ａの容量値Ｃ_２とが、その高周波信号の周波数ｆにしたがって決定されている。

　一方、入出力端子１と入出力端子３間に接続されているトランジスタ４１は、ドレイン・ソース間がオフ状態であり、トランジスタ４１をオフ容量４１ａとみなすことができる。
　このとき、トランジスタ４１のインピーダンスが、入出力端子１から入出力端子２を見たインピーダンスより十分に大きければ、例えば、入出力端子１から高周波信号が入力されても、その高周波信号の大部分は、入出力端子２側に流れるため、入出力端子１と入出力端子３間が遮断状態となる。
　トランジスタ４１のインピーダンスは、オフ容量４１ａの容量値が小さい程、大きくなるため、オフ容量４１ａの容量値は、遮断特性に影響を与えるものである。したがって、遮断特性を高めるには、出来る限り、小さい値にすることが望ましいため、この実施の形態３では、オフ容量４１ａの容量値が小さいトランジスタ４１が実装されているものとする。

　ここでは、インダクタ６，７及びトランジスタ１０のオフ容量１０ａによって低域通過回路２１が形成される例を示しているが、上記実施の形態１と同様に、式（１）（２）に示す整合条件を満足するように、容量４の容量値Ｃ_１、インダクタ６，７のインダクタンスＬ、オフ容量１０ａの容量値Ｃ_２が設定されていれば、容量４、インダクタ６，７及びトランジスタ１０のオフ容量１０ａによって、すべての周波数の利得が平坦となる全域通過回路２２が形成される。全域通過回路２２が形成される場合、高周波信号の周波数ｆとは無関係に、入出力端子１と入出力端子２間が通過状態となる。

　次に、図９に示すように、入出力端子１と入出力端子２間が遮断状態、入出力端子１と入出力端子３間が通過状態である場合の動作を説明する。
　入出力端子１と入出力端子３間に接続されているトランジスタ４１は、ドレイン・ソース間がオン状態であり、トランジスタ４１はオン抵抗４１ｂとみなすことができる。したがって、入出力端子１又は入出力端子３から入力された高周波信号がトランジスタ４１を通過することができるため、入出力端子１と入出力端子３間が通過状態となる。

　一方、入出力端子１と入出力端子２間に接続されている容量４は、入出力端子１又は入出力端子３から入力された高周波信号の通過を阻止する。
　このとき、トランジスタ１０のドレイン・ソース間は、図９に示すように、オン状態であり、トランジスタ１０はオン抵抗１０ｂとみなされて、オフ容量１０ａとはみなされないため、入出力端子１と入出力端子２間に低域通過回路が形成されない。
　したがって、インダクタ６，７及びトランジスタ１０のオン抵抗１０ｂからなる回路のインピーダンスが、入出力端子１から入出力端子３を見たインピーダンスより十分に大きくなり、例えば、入出力端子１から高周波信号が入力されても、その高周波信号の大部分は、入出力端子３側に流れるため、入出力端子１と入出力端子２間が遮断状態となる。

　なお、この実施の形態３では、オン抵抗１０ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１０を用いることを想定している。このため、例えば、入出力端子１から高周波信号が入力されても、その高周波信号がグランドにショートされてしまう。その結果、その高周波信号が入出力端子２側には流れないため、さらに、入出力端子１と入出力端子２間の遮断特性が高められている。オン抵抗１０ｂの抵抗値Ｒ_ｏｎが十分に小さいトランジスタ１０が用いられておらず、例えば、入出力端子１から入力された高周波信号がグランドにショートされない場合でも、上述したように、入出力端子１と入出力端子２間には低域通過回路が形成されないため、入出力端子１と入出力端子２間の遮断状態は保たれる。

　次に、高周波スイッチの高耐電力と遮断特性の関係について説明する。
　入出力端子１と入出力端子３間の耐電力を高めるためには、トランジスタ４１のゲート幅Ｗｇを大きくする必要がある。トランジスタ４１のゲート幅Ｗｇを大きくすると、トランジスタ４１の容量値が増加するため、入出力端子１と入出力端子３間の遮断特性が劣化する。
　一方、入出力端子１と入出力端子２間の耐電力を高めるために、トランジスタ１０のゲート幅Ｗｇを大きくしても、遮断特性に影響する容量４の容量値Ｃ_１の増分は、上記実施の形態１と同様に、入出力端子１と入出力端子２間にトランジスタが接続される場合と比べて、４分の１で済むようになる。
　即ち、入出力端子１と入出力端子２間において、入出力端子１と入出力端子３間と同等の遮断特性を得る場合、容量４の容量値Ｃ_１は、トランジスタ４１の容量値の４分の１で済むようになる。

　したがって、入出力端子１と入出力端子３間の高耐電力はあまり要求されないが、入出力端子１と入出力端子２間の高耐電力は要求されるような場合、トランジスタ４１のゲート幅Ｗｇはあまり大きくせずに、トランジスタ４１のゲート幅Ｗｇを大きくするような設計とすることが可能となる。
　このような設計を行うことで、所望の高耐電力特性及び遮断特性を得ながら、高周波スイッチの小型化を図ることができる。

　以上で明らかなように、この実施の形態３によれば、高周波スイッチが、入出力端子１に対して、入出力端子２側の回路と入出力端子３側の回路が非対称である場合でも、上記実施の形態１，２と同様に、耐電力を高めても、遮断特性の劣化に伴う損失の増加を抑えることができる効果を奏する。

　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

　この発明に係る高周波スイッチは、高周波信号である送信信号又は受信信号の経路を切り替える際、通過側の経路での耐電力特性を高めて、遮断側の経路での遮断特性を高める必要があるものに適している。

　１　入出力端子（第１の入出力端子）、２　入出力端子（第２の入出力端子）、３　入出力端子（第３の入出力端子）、４　容量（第１の容量）、５　容量（第２の容量）、６　インダクタ（第１の線路）、７　インダクタ（第２の線路）、８　インダクタ（第３の線路）、９　インダクタ（第４の線路）、１０　トランジスタ（第１のトランジスタ）、１０ａ　オフ容量、１０ｂ　オン抵抗、１１　抵抗、１２　制御端子、１３　トランジスタ（第２のトランジスタ）、１３ａ　オフ容量、１３ｂ　オン抵抗、１４　抵抗、１５　制御端子、２１，２３，２５，２６　低域通過回路、２２，２４　全域通過回路、３１　分布定数線路（第１の線路）、３２　分布定数線路（第２の線路）、３３　分布定数線路（第３の線路）、３４　分布定数線路（第４の線路）、４１　トランジスタ（スイッチング部材）、４１ａ　オフ容量、４１ｂ　オン抵抗、４２　抵抗、４３　制御端子。

Claims

　第１の入出力端子と第２の入出力端子との間に接続されている第１の容量と、
　前記第１の入出力端子と第３の入出力端子との間に接続されている第２の容量と、
　一端が前記第１の入出力端子に接続されているインダクタンス成分を有する第１の線路と、
　一端が前記第２の入出力端子に接続され、他端が前記第１の線路の他端に接続されているインダクタンス成分を有する第２の線路と、
　一端が前記第１の入出力端子に接続されているインダクタンス成分を有する第３の線路と、
　一端が前記第３の入出力端子に接続され、他端が前記第３の線路の他端に接続されているインダクタンス成分を有する第４の線路と、
　一端が前記第１及び第２の線路の他端に接続され、他端がグランドに接地されている第１のトランジスタと、
　一端が前記第３及び第４の線路の他端に接続され、他端がグランドに接地されている第２のトランジスタと
　を備えた高周波スイッチ。
　前記第１から第４の線路は、インダクタであることを特徴とする請求項１記載の高周波スイッチ。
　前記第１から第４の線路を構成している各々のインダクタのインダクタンスがＬ、前記第１及び第２の容量の容量値がＣ_１、前記第１のトランジスタ又は前記第２のトランジスタがオフ状態になる際のオフ容量の容量値がＣ_２、前記第１から第３の入出力端子に接続される外部回路のインピーダンスがＺ_０であるとき、
　　Ｃ_２＝４Ｃ_１
　　Ｚ_０＝（Ｌ／２Ｃ_１）^１／２
を満足するように、前記インダクタのインダクタンス、前記第１及び第２の容量の容量値及び前記オフ容量の容量値が設定されていることを特徴とする請求項２記載の高周波スイッチ。
　前記第１から第４の線路は、分布定数線路であることを特徴とする請求項１記載の高周波スイッチ。
　前記第１から第４の線路を構成している各々の分布定数線路の電気長が、前記第１の入出力端子、前記第２の入出力端子又は前記第３の入出力端子から入力される信号の波長の４分の１の長さに設定されていることを特徴とする請求項４記載の高周波スイッチ。
　第１の入出力端子と第２の入出力端子との間に接続されている容量と、
　一端が前記第１の入出力端子に接続されているインダクタンス成分を有する第１の線路と、
　一端が前記第２の入出力端子に接続され、他端が前記第１の線路の他端に接続されているインダクタンス成分を有する第２の線路と、
　一端が前記第１及び第２の線路の他端に接続され、他端がグランドに接地されているトランジスタと、
　一端が前記第１の入出力端子に接続され、他端が第３の入出力端子に接続されているスイッチング部材と
　を備えた高周波スイッチ。
　前記第１及び第２の線路は、インダクタであることを特徴とする請求項６記載の高周波スイッチ。
　前記第１及び第２の線路を構成している各々のインダクタのインダクタンスがＬ、前記容量の容量値がＣ_１、前記トランジスタがオフ状態になる際のオフ容量の容量値がＣ_２、前記第１から第３の入出力端子に接続される外部回路のインピーダンスがＺ_０であるとき、
　　Ｃ_２＝４Ｃ_１
　　Ｚ_０＝（Ｌ／２Ｃ_１）^１／２
を満足するように、前記インダクタのインダクタンス、前記容量の容量値及び前記オフ容量の容量値が設定されていることを特徴とする請求項７記載の高周波スイッチ。
　前記第１及び第２の線路は、分布定数線路であることを特徴とする請求項６記載の高周波スイッチ。
　前記第１及び第２の線路を構成している各々の分布定数線路の電気長が、前記第２の入出力端子又は前記第３の入出力端子から入力される信号の波長の４分の１の長さに設定されていることを特徴とする請求項９記載の高周波スイッチ。