WO2016139970A1 - 半導体積層体および半導体装置 - Google Patents

半導体積層体および半導体装置 Download PDF

Info

Publication number
WO2016139970A1
WO2016139970A1 PCT/JP2016/050649 JP2016050649W WO2016139970A1 WO 2016139970 A1 WO2016139970 A1 WO 2016139970A1 JP 2016050649 W JP2016050649 W JP 2016050649W WO 2016139970 A1 WO2016139970 A1 WO 2016139970A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
semiconductor
substrate
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/050649
Other languages
English (en)
French (fr)
Inventor
孝史 京野
卓 有方
秋田　勝史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to US15/553,213 priority Critical patent/US9929301B2/en
Publication of WO2016139970A1 publication Critical patent/WO2016139970A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/826—Materials of the light-emitting regions comprising only Group IV materials
    • H10H20/8264—Materials of the light-emitting regions comprising only Group IV materials comprising polycrystalline, amorphous or porous Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Definitions

  • the present invention relates to a semiconductor stacked body and a semiconductor device.
  • a semiconductor laminate including a structure in which an active layer containing Sb (antimony) as a group V element is formed on a substrate made of a group III-V compound semiconductor is a semiconductor device such as a light receiving element corresponding to light in the mid-infrared region.
  • a semiconductor device such as a light receiving element corresponding to light in the mid-infrared region.
  • an infrared light-receiving element can be obtained.
  • an object is to provide a semiconductor stacked body and a semiconductor device having excellent surface flatness and having a structure in which a buffer layer made of a III-V compound semiconductor is formed on a substrate made of a III-V compound semiconductor. One of them.
  • a semiconductor stacked body includes a substrate made of a III-V compound semiconductor, a buffer layer formed on the substrate and made of a III-V compound semiconductor, and formed on the buffer layer, as a group V element. And an active layer including a layer made of a group III-V compound semiconductor containing Sb. A high-concentration region having a higher total concentration of Si (silicon) and C (carbon) than other adjacent regions is formed in a region including the main surface on the substrate side in the buffer layer.
  • the semiconductor stacked body of the present application includes a substrate made of a III-V group compound semiconductor, a buffer layer formed on the substrate and made of a group III-V compound semiconductor, and formed on the buffer layer, and includes Sb as a group V element. And an active layer including a layer made of a group III-V compound semiconductor. A high-concentration region having a higher total concentration of Si and C than other adjacent regions is formed in a region including the main surface on the substrate side in the buffer layer.
  • the present inventors have studied a method for forming a buffer layer made of a group III-V compound semiconductor having excellent surface flatness on a substrate made of a group III-V compound semiconductor.
  • the buffer layer is formed in a region including the main surface of the buffer layer on the substrate side while forming a high concentration region having a higher total concentration of Si and C than other adjacent regions. It has been found that the surface flatness of the buffer layer can be made excellent by forming the layer.
  • the semiconductor laminated body of the present application a high concentration region having a higher total concentration of Si and C than the other adjacent regions is formed in a region including the main surface of the buffer layer on the substrate side. Therefore, the surface flatness of the buffer layer can be made excellent. Therefore, according to the semiconductor laminated body of the present application, the semiconductor laminated body having excellent surface flatness and having a structure in which a buffer layer made of a III-V group compound semiconductor is formed on a substrate made of a III-V group compound semiconductor. Can be provided.
  • the total concentration of Si and C in the high concentration region may be 5 ⁇ 10 18 cm ⁇ 3 or more. By doing so, the surface flatness of the buffer layer can be more reliably improved.
  • the Si concentration in the high concentration region may be 5 ⁇ 10 18 cm ⁇ 3 or more.
  • the Si concentration that is particularly effective in improving the surface flatness of the buffer layer may be 5 ⁇ 10 18 cm ⁇ 3 or more.
  • the thickness of the high concentration region may be 2 nm or more and 50 nm or less.
  • the thickness of the high concentration region is less than 2 nm, the effect of improving the surface flatness may not be sufficiently obtained.
  • the thickness of the high concentration region exceeds 50 nm, the crystallinity of the high concentration region may decrease.
  • an oxide region having a higher oxygen concentration may be formed in a region including the main surface on the buffer layer side of the substrate than in other regions of the adjacent substrate.
  • the buffer layer having an excellent surface flatness and made of a III-V group compound semiconductor is III- A semiconductor stacked body having a structure formed on a substrate made of a group V compound semiconductor can be provided.
  • the concentration of oxygen in the oxidized region may be 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 21 cm ⁇ 3 or less. Even in the case where an oxide region having such an oxygen concentration range is formed, according to the semiconductor laminated body of the present application, a buffer layer having an excellent surface flatness and made of a III-V group compound semiconductor can be used. A semiconductor laminate having a structure formed on a substrate made of a group compound semiconductor can be provided.
  • the degree of lattice mismatch between the substrate and the region other than the high concentration region of the buffer layer may be 0.2% or less.
  • the substrate and the buffer layer may be made of the same group III-V compound semiconductor. By doing in this way, it becomes easy to ensure the outstanding surface flatness.
  • the III-V compound semiconductor constituting the substrate and the buffer layer may be GaSb (gallium antimony), InP (indium phosphide), GaAs (gallium arsenide), or InAs (indium arsenide).
  • GaSb and InP are suitable as materials constituting the substrate and the buffer layer of the semiconductor laminate used for manufacturing the light receiving element corresponding to the light in the infrared region.
  • the semiconductor device of this application is provided with the said semiconductor laminated body and the electrode formed on the semiconductor laminated body.
  • a semiconductor device according to the present application includes the semiconductor stacked body including a buffer layer having excellent surface flatness. Therefore, according to the semiconductor device of the present application, a high-performance semiconductor device can be obtained.
  • the semiconductor stacked body 10 in the present embodiment includes a substrate 20, a buffer layer 30, a quantum well structure 40 as an active layer, and a contact layer 50.
  • the saddle substrate 20 is made of a III-V group compound semiconductor. Moreover, the diameter of the board
  • the group III-V compound semiconductor constituting the substrate 20 for example, GaSb, InP, InAs (indium arsenide), GaAs (gallium arsenide), or the like can be employed.
  • the substrate 20 made of these III-V group compound semiconductors it is possible to obtain a semiconductor laminate 10 suitable for manufacturing a light receiving element for mid-infrared light.
  • GaSb (n-GaSb) whose conductivity type is n-type is adopted as a compound semiconductor constituting the substrate 20.
  • the n-type impurity contained in the substrate 20 for example, Te (tellurium) can be employed.
  • the diameter of the substrate 20 can be set to 80 mm or more (for example, 4 inches), 105 mm or more (for example, 5 inches), and further to 130 mm for the purpose of improving the production efficiency and yield of the semiconductor device using the semiconductor laminate 10. It can be set to the above (for example, 6 inches).
  • the eaves buffer layer 30 is a semiconductor layer disposed so as to be in contact with one main surface 20 ⁇ / b> A of the substrate 20.
  • the buffer layer 30 is made of a III-V group compound semiconductor.
  • the group III-V compound semiconductor composing the buffer layer 30 may contain Sb as a group V element. Since a buffer layer containing Sb as a group V element is difficult to planarize, a particularly significant advantage can be obtained by the present invention.
  • III-V group compound semiconductors constituting the buffer layer 30 include binary systems such as GaSb, AlSb (aluminum antimony), and InSb (indium antimony), GaInSb (gallium indium antimony), AlInSb (aluminum indium antimony), and AlGaSb.
  • a ternary material such as (aluminum gallium antimony) can be used.
  • GaSb (p-GaSb) whose conductivity type is p-type is adopted as a compound semiconductor constituting the buffer layer 30.
  • the p-type impurity contained in the buffer layer 30 for example, C (carbon), Zn (zinc), Be (beryllium), or the like can be employed.
  • the quantum well structure 40 is disposed so as to be in contact with the first main surface 30A on the opposite side of the buffer layer 30 from the side facing the substrate 20.
  • the quantum well structure 40 has a structure in which two element layers made of a group III-V compound semiconductor are alternately stacked. More specifically, the quantum well structure 40 has a structure in which first element layers 41 and second element layers 42 are alternately stacked.
  • first element layers 41 and second element layers 42 are alternately stacked.
  • As a material constituting the first element layer 41 for example, InAs can be adopted.
  • As a material constituting the second element layer 42 for example, GaSb containing Sb as a group V element can be adopted.
  • the quantum well structure 40 preferably has a thickness of 500 nm or more. Thereby, the light reception sensitivity of the light receiving element manufactured using the semiconductor laminated body 10 can be improved.
  • the quantum well structure 40 having a structure in which InAs layers and GaSb layers are alternately stacked is suitable as a light-receiving layer for mid-infrared light. Therefore, by adopting such a structure, the semiconductor stacked body 10 can be made suitable for manufacturing a light receiving element for mid-infrared light.
  • the combination of the III-V group compound semiconductors constituting the first element layer 41 and the second element layer 42 is not limited to this. For example, a combination of GaSb and InAsSb (indium arsenide antimony), a combination of GaInSb and InAs, or the like. It may be.
  • the unit structure constituting the quantum well structure 40 may be obtained by adding a strain compensation layer to the first element layer 41 and the second element layer.
  • a strain compensation layer for example, an InSbAs (indium antimony arsenic) layer, an InSb layer, a GaInSb layer, or the like can be used.
  • the active layer has the quantum well structure 40, but a single III-V group compound semiconductor layer may be employed instead.
  • the single group III-V compound semiconductor layer for example, an InSb layer, an InAs layer, a GaInSb layer, an AlInSb layer, or the like can be employed.
  • contact layer 50 is arranged to contact main surface 40 ⁇ / b> A on the opposite side of quantum well structure 40 from the side facing buffer layer 30.
  • the contact layer 50 is made of a III-V group compound semiconductor.
  • a first electrode that contacts the contact layer 50 is formed with the conductivity type of the contact layer 50 being n-type, and a quantum well structure. From the viewpoint of efficient carrier extraction, it is possible to form a region where the conductivity type is p-type on the side opposite to the contact layer 50 as viewed from 40 and to form a second electrode in contact with the region. preferable.
  • the substrate 20 is made of GaSb and Zn is introduced into the substrate 20 as an impurity and the conductivity type is p-type, for example, the absorption of incident infrared light increases, so the conductivity type of the substrate 20 is n-type.
  • an oxide region having a higher oxygen concentration may be formed in a region including one main surface 20 ⁇ / b> A of the substrate 20 as compared with other regions of the adjacent substrate 20. Even in such a case, the surface flatness of the buffer layer 30 can be ensured by forming the high concentration region 31 in the buffer layer 30.
  • the concentration of oxygen in the oxidation region may be 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 21 cm ⁇ 3 or less. Even when the oxidized region having such an oxygen concentration range is formed, the surface flatness of the buffer layer 30 can be ensured by forming the high concentration region 31 in the buffer layer 30.
  • the degree of lattice mismatch between the substrate 20 and the region other than the high concentration region 31 of the buffer layer 30 is preferably 0.2% or less.
  • the substrate 20 and the buffer layer 30 are preferably made of the same III-V compound semiconductor. Thereby, it becomes easy to ensure excellent surface flatness.
  • the III-V compound semiconductor constituting the substrate 20 and the buffer layer 30 may be GaSb, InP, GaAs, or InAs. Among these, GaSb and InP are suitable as materials constituting the substrate and the buffer layer of the semiconductor laminate used for manufacturing the light receiving element corresponding to the light in the infrared region.
  • the buffer layer 30 is preferably formed by metal organic vapor phase epitaxy. By forming the buffer layer 30 by the metal organic chemical vapor deposition method, atoms can be easily migrated during crystal growth, and excellent surface flatness can be easily ensured.
  • the infrared light receiving element 1 includes a passivation film 80, a p-side electrode 91, and an n-side electrode 92.
  • the passivation film 80 is disposed so as to cover the bottom wall 99B of the trench 99, the side wall 99A of the trench 99, and the main surface 50A opposite to the side facing the quantum well structure 40 in the contact layer 50.
  • the passivation film 80 is made of an insulator such as silicon nitride or silicon oxide.
  • An opening 82 is formed in the passivation film 80 covering the main surface 50A of the contact layer 50 so as to penetrate the passivation film 80 in the thickness direction.
  • An n-side electrode 92 is disposed so as to fill the opening 82.
  • the n-side electrode 92 is disposed so as to contact the contact layer 50 exposed from the opening 82.
  • the n-side electrode 92 is made of a conductor such as metal. More specifically, the n-side electrode 92 can be made of, for example, Ti / Pt / Au.
  • the n-side electrode 92 is in ohmic contact with the contact layer 50.
  • the infrared light receiving element 1 of the present embodiment has a structure in which a quantum well structure 40 as a light receiving layer is formed on a buffer layer 30 having excellent surface flatness. For this reason, the infrared light receiving element 1 has excellent light reception characteristics due to the good quality of the periodic structure such as the interface steepness in the quantum well structure 40 and the reduced defect density.
  • a substrate preparation step is first performed as a step (S10).
  • a substrate 20 made of GaSb having a diameter of 2 inches (50.8 mm) is prepared. More specifically, the substrate 20 made of GaSb is obtained by slicing an ingot made of GaSb. After the surface of the substrate 20 is polished, a substrate 20 in which the flatness and cleanliness of the main surface 20A are ensured through a process such as cleaning is prepared.
  • the high concentration region 31 is formed by introducing one or both of Si and C at a higher concentration in the initial stage of growth than the region of the other buffer layer 30.
  • TeESi tetraethylsilane
  • CBr 4 a C source gas
  • a group III-V compound semiconductor is formed so as to be in contact with first buffer surface 30A on first side 30A opposite to the side facing substrate 20.
  • the quantum well structure 40 is formed by alternately laminating the first element layer 41 made of InAs and the second element layer 42 made of GaSb which is a III-V group compound semiconductor.
  • the quantum well structure 40 can be formed by metal organic vapor phase epitaxy following the formation of the buffer layer 30. That is, the quantum well structure 40 can be formed by changing the source gas in a state where the substrate 20 is disposed in the apparatus used when the buffer layer 30 is formed.
  • the first element layer 41 made of InAs for example, TMIn (trimethylindium), TEIn (triethylindium), or the like can be used as the In raw material.
  • TBAs tertiary butylarsine
  • TMAs Trimethylarsenic
  • the first element layer 41 and the second element layer 42 can each be formed to have a thickness of 3 nm, for example, and 100 unit structures each composed of the first element layer 41 and the second element layer 42 can be stacked, for example. .
  • the quantum well structure 40 which is a type II quantum well can be formed.
  • a III-V compound semiconductor is formed so as to be in contact with main surface 40A opposite to the side facing buffer layer 30 of quantum well structure 40.
  • a contact layer 50 made of n-InAs is formed.
  • the contact layer 50 can be formed by metal organic vapor phase epitaxy following the formation of the quantum well structure 40. That is, the contact layer 50 can be formed by changing the source gas in a state where the substrate 20 is disposed in the apparatus used when forming the quantum well structure 40.
  • Si as an n-type impurity
  • TeESi can be added to the source gas.
  • the semiconductor stacked body 10 in the present embodiment is completed.
  • the production efficiency of the semiconductor stacked body 10 can be improved by performing the step (S20) by metal organic vapor phase epitaxy.
  • the step (S20) is not limited to the metal organic chemical vapor deposition method using only the organometallic raw material, for example, using hydride such as AsH 3 (arsine) as the As raw material and SiH 4 (silane) as the Si raw material.
  • the metal organic vapor phase epitaxy method may be used.
  • an electrode forming step is performed as a step (S50).
  • step (S50) referring to FIG. 7 and FIG. 2, p-side electrode 91 and n-side electrode 92 are formed on semiconductor stacked body 10 on which passivation film 80 is formed in step (S40). Specifically, for example, a mask having an opening at a position corresponding to a region where the p-side electrode 91 and the n-side electrode 92 are to be formed is formed on the passivation film 80, and the opening 81 is formed in the passivation film 80 using the mask. , 82 are formed. Thereafter, for example, a p-side electrode 91 and an n-side electrode 92 made of an appropriate conductor are formed by vapor deposition.
  • the infrared light receiving element 1 in the present embodiment is completed through the above steps. After that, each element is separated by, for example, dicing.
  • infrared light receiving element 1 of the second embodiment has the structure shown in FIG. 2 as a unit structure, and the unit structure extends in the direction in which one main surface 20 ⁇ / b> A of substrate 20 extends. Multiple structures are repeated.
  • the infrared light receiving element 1 has a plurality of n-side electrodes 92 corresponding to the pixels. On the other hand, only one p-side electrode 91 is disposed.
  • p-side electrode 91 of infrared light receiving element 1 of the second embodiment is formed on the bottom wall of trench 99 located at the end in the direction in which substrate 20 extends. Yes. Further, the n-side electrode 92 on the contact layer 50 adjacent to the trench 99 located at the end is omitted.
  • the infrared sensor 100 includes the infrared light receiving element 1 having such a structure, and a read circuit (Read-Out Integrated Circuit) 70 electrically connected to the infrared light receiving element 1. .
  • the read circuit 70 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) circuit.
  • a buffer layer 30 having a thickness of 500 nm made of GaSb and containing C as a p-type impurity was formed on one main surface 20A which is the (001) face of the substrate 20 made of GaSb by the same procedure as in the first embodiment.
  • a sample was made.
  • Si source gas was supplied to form a high concentration region 31 (Example).
  • a sample in which the formation of the high concentration region 31 was omitted was also produced (comparative example).
  • a buffer layer 30 made of GaSb and having a thickness of 100 nm including the high-concentration region 31 is formed on the substrate 20 made of GaSb in the same procedure as in the first embodiment, and the quantum well structure 40 is formed on the buffer layer 30.
  • a formed sample was prepared.
  • the quantum well structure 40 includes a multilayer structure including a 3.5 nm thick InAs layer, a 6 nm thick GaSb layer, and a 0.5 nm thick InSb 0.7 As 0.3 strain compensation layer as a repeating unit. What was repeated 100 cycles was produced.
  • the growth temperature of the quantum well structure 40 was 475 ° C.
  • the quantum well structure 40 can be used as a light receiving layer with a cutoff wavelength of 6.8 ⁇ m. And the obtained sample was cut
  • the semiconductor laminate and the semiconductor device of the present application can be particularly advantageously applied to a semiconductor laminate and a semiconductor device that are required to improve the surface flatness of the buffer layer.
  • 1 infrared light receiving element 10 semiconductor stack, 20 substrate, 20A one principal surface, 29 oxidation region, 30 buffer layer, 30A first principal surface, 30B second principal surface, 31 high concentration region, 35 crystal nucleus, 40 quantum Well structure, 40A main surface, 41 first element layer, 42 second element layer, 50 contact layer, 50A main surface, 70 readout circuit, 71 body, 72 bump, 73 bump, 75 wiring, 80 passivation film, 81 opening , 82 opening, 91 p side electrode, 92 n side electrode, 99 trench, 99A side wall, 99B bottom wall, 100 infrared sensor

Landscapes

  • Light Receiving Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

優れた表面平坦性を有し、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層をＩＩＩ－Ｖ族化合物半導体からなる基板上に形成した構造を有する半導体積層体および半導体装置を提供する。半導体積層体１０は、ＩＩＩ－Ｖ族化合物半導体からなる基板２０と、基板２０上に形成され、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層３０と、バッファ層３０上に形成され、Ｖ族元素としてＳｂを含むＩＩＩ－Ｖ族化合物半導体からなる層４２を含む活性層４０と、を備える。バッファ層３０において基板２０側の主面３０Ｂを含む領域には、隣接する他の領域よりもＳｉとＣとの合計濃度が高い高濃度領域３１が形成されている。

Description

半導体積層体および半導体装置
  本発明は、半導体積層体および半導体装置に関するものである。
  ＩＩＩ－Ｖ族化合物半導体からなる基板上に、Ｖ族元素としてＳｂ（アンチモン）を含む活性層を形成した構造を含む半導体積層体は、たとえば中赤外域の光に対応した受光素子などの半導体装置の製造に用いることができる。具体的には、たとえば上記活性層を受光層とし、受光層上にコンタクト層を形成したうえで、さらに適切な電極を形成することにより、赤外線用の受光素子を得ることができる。そして、受光素子の性能に大きな影響を与える受光層の結晶性を優れたものとするためには、受光層の下地となるバッファ層の表面平坦性を優れたものとする必要がある。
  これに対し、主面を、所定の面方位を有する結晶面から傾けた基板、すなわちオフ基板を採用することにより、当該基板上に優れた表面性状を確保しつつ半導体層を形成する方法が提案されている（たとえば、特許文献１参照）。
特開２０１２－９７７７号公報
  上述のように、ＩＩＩ－Ｖ族化合物半導体からなる半導体層を、優れた表面平坦性を確保しつつ形成することは、赤外線用の受光素子などの半導体装置の製造において重要な課題の一つとなっている。
  そこで、優れた表面平坦性を有し、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層をＩＩＩ－Ｖ族化合物半導体からなる基板上に形成した構造を有する半導体積層体および半導体装置を提供することを目的の１つとする。
  本発明に従った半導体積層体は、ＩＩＩ－Ｖ族化合物半導体からなる基板と、基板上に形成され、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層と、バッファ層上に形成され、Ｖ族元素としてＳｂを含むＩＩＩ－Ｖ族化合物半導体からなる層を含む活性層と、を備える。バッファ層において基板側の主面を含む領域には、隣接する他の領域よりもＳｉ（珪素）とＣ（炭素）との合計濃度が高い高濃度領域が形成されている。
  上記半導体積層体によれば、優れた表面平坦性を有し、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層をＩＩＩ－Ｖ族化合物半導体からなる基板上に形成した構造を有する半導体積層体を提供することができる。
実施の形態１における半導体積層体の構造を示す概略断面図である。 実施の形態１における受光素子の構造を示す概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法の概略を示すフローチャートである。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態１における半導体積層体および受光素子の製造方法を説明するための概略断面図である。 実施の形態２における受光素子およびセンサの構造を示す概略断面図である。 バッファ層表面の一辺２μｍの正方形領域のＡＦＭ像である（実施例）。 バッファ層表面の一辺２μｍの正方形領域のＡＦＭ像である（比較例）。 バッファ層表面の一辺１０μｍの正方形領域のＡＦＭ像である（実施例）。 バッファ層表面の一辺１０μｍの正方形領域のＡＦＭ像である（比較例）。 半導体積層体の積層方向に垂直な面における断面のＴＥＭ像である。 基板とバッファ層とからなる半導体積層体のＸＲＤ分析結果を示す図である。 表面平坦性に優れたバッファ層の成長のメカニズムを説明するための概略断面図である。 表面平坦性に優れたバッファ層の成長のメカニズムを説明するための概略断面図である。 表面平坦性に優れたバッファ層の成長のメカニズムを説明するための概略断面図である。 前処理温度を５００℃とした場合のバッファ層表面のノマルスキー微分干渉顕微鏡像である。 前処理温度を５５０℃とした場合のバッファ層表面のノマルスキー微分干渉顕微鏡像である。 前処理温度を６００℃とした場合のバッファ層表面のノマルスキー微分干渉顕微鏡像である。
  ［本願発明の実施形態の説明］
  最初に本願発明の実施態様を列記して説明する。本願の半導体積層体は、ＩＩＩ－Ｖ族化合物半導体からなる基板と、基板上に形成され、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層と、バッファ層上に形成され、Ｖ族元素としてＳｂを含むＩＩＩ－Ｖ族化合物半導体からなる層を含む活性層と、を備える。バッファ層において基板側の主面を含む領域には、隣接する他の領域よりもＳｉとＣとの合計濃度が高い高濃度領域が形成されている。
  本発明者らは、ＩＩＩ－Ｖ族化合物半導体からなる基板上に、優れた表面平坦性を有し、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層を形成する方策について検討を行った。
その結果、基板上にバッファ層を形成するに際して、バッファ層の基板側の主面を含む領域に、隣接する他の領域よりもＳｉとＣとの合計濃度が高い高濃度領域を形成しつつバッファ層を形成することにより、バッファ層の表面平坦性を優れたものとできることを見出した。
  本願の半導体積層体においては、バッファ層の基板側の主面を含む領域に、隣接する他の領域よりもＳｉとＣとの合計濃度が高い高濃度領域が形成されている。そのため、バッファ層の表面平坦性を優れたものとすることができる。したがって、本願の半導体積層体によれば、優れた表面平坦性を有し、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層をＩＩＩ－Ｖ族化合物半導体からなる基板上に形成した構造を有する半導体積層体を提供することができる。
  上記半導体積層体において、高濃度領域におけるＳｉとＣとの合計濃度は５×１０１８ｃｍ－３以上であってもよい。このようにすることにより、バッファ層の表面平坦性をより確実に優れたものとすることができる。
  上記半導体積層体において、高濃度領域におけるＳｉの濃度は５×１０１８ｃｍ－３以上であってもよい。バッファ層の表面平坦性を向上させる効果が特に高いＳｉの濃度を５×１０１８ｃｍ－３以上とすることで、バッファ層の表面平坦性をより確実に優れたものとすることができる。
  上記半導体積層体において、高濃度領域におけるＳｉとＣとの合計濃度は５×１０２０ｃｍ－３以下であってもよい。高濃度領域におけるＳｉとＣとの合計濃度が５×１０２０ｃｍ－３を超えると、高濃度領域の結晶性が悪化するおそれがある。高濃度領域におけるＳｉとＣとの合計濃度は５×１０２０ｃｍ－３以下とすることで、バッファ層の表面平坦性をより確実に優れたものとすることができる。
  上記半導体積層体において、高濃度領域の厚みは２ｎｍ以上５０ｎｍ以下であってもよい。高濃度領域の厚みが２ｎｍ未満の場合、表面平坦性の向上効果が十分に得られないおそれがある。一方、高濃度領域の厚みが５０ｎｍを超えると、高濃度領域の結晶性が低下するおそれがある。高濃度領域の厚みは２ｎｍ以上５０ｎｍ以下とすることで、バッファ層の表面平坦性をより確実に優れたものとすることができる。
  上記半導体積層体において、基板のバッファ層側の主面を含む領域には、隣接する基板の他の領域に比べて酸素濃度の高い酸化領域が形成されていてもよい。このように基板の主面に酸化領域が存在する状態であっても、本願の半導体積層体によれば、優れた表面平坦性を有し、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層をＩＩＩ－Ｖ族化合物半導体からなる基板上に形成した構造を有する半導体積層体を提供することができる。
  上記半導体積層体において、酸化領域における酸素の濃度は１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であってもよい。このような酸素濃度の範囲の酸化領域が形成されている場合でも、本願の半導体積層体によれば、優れた表面平坦性を有し、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層をＩＩＩ－Ｖ族化合物半導体からなる基板上に形成した構造を有する半導体積層体を提供することができる。
  上記半導体積層体において、基板とバッファ層の高濃度領域以外の領域との間の格子不整合度は０．２％以下であってもよい。このようにすることにより、バッファ層形成時の三次元成長が抑制され、優れた表面平坦性を確保することが容易となる。
  上記半導体積層体において、基板とバッファ層とは同一のＩＩＩ－Ｖ族化合物半導体からなっていてもよい。このようにすることにより、優れた表面平坦性を確保することが容易となる。
  上記半導体積層体において、基板およびバッファ層を構成するＩＩＩ－Ｖ族化合物半導体はＧａＳｂ（ガリウムアンチモン）、ＩｎＰ（インジウムリン）、ＧａＡｓ（ガリウム砒素）、またはＩｎＡｓ（インジウム砒素）であってもよい。このうちＧａＳｂおよびＩｎＰは、赤外域の光に対応した受光素子の製造に用いられる半導体積層体の基板およびバッファ層を構成する材料として好適である。
  上記半導体積層体において、上記活性層は量子井戸構造であってもよい。表面平坦性に優れたバッファ層上に量子井戸構造を形成することにより、量子井戸構造の表面平坦性や界面急峻性を向上させることが容易となる。その結果、たとえば半導体積層体を受光素子の製造に用いた場合、高感度の受光素子を得ることが可能となる。
  上記半導体積層体において、バッファ層は有機金属気相成長法により形成されていてもよい。有機金属気相成長法は、たとえばＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法に比べて結晶成長の温度が高い。そのため、結晶成長時の原子のマイグレーションが容易となり、優れた表面平坦性を確保することが容易となる。
  本願の半導体装置は、上記半導体積層体と、半導体積層体上に形成された電極と、を備える。本願の半導体装置は、表面平坦性に優れたバッファ層を有する上記半導体積層体を含んでいる。そのため、本願の半導体装置によれば、高性能な半導体装置を得ることができる。
  ［本願発明の実施形態の詳細］
  （実施の形態１）
  次に、本発明にかかる半導体積層体の一実施の形態である実施の形態１を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
  図１を参照して、本実施の形態における半導体積層体１０は、基板２０と、バッファ層３０と、活性層としての量子井戸構造４０と、コンタクト層５０とを備えている。
  基板２０は、ＩＩＩ－Ｖ族化合物半導体からなっている。また、基板２０の直径は５０ｍｍ以上であり、たとえば３インチである。基板２０を構成するＩＩＩ－Ｖ族化合物半導体としては、たとえばＧａＳｂ、ＩｎＰ、ＩｎＡｓ（インジウム砒素）、ＧａＡｓ（ガリウム砒素）などを採用することができる。これらのＩＩＩ－Ｖ族化合物半導体からなる基板２０を採用することにより、中赤外光用の受光素子の製造に適した半導体積層体１０を得ることができる。具体的には、たとえば導電型がｎ型であるＧａＳｂ（ｎ－ＧａＳｂ）が、基板２０を構成する化合物半導体として採用される。基板２０に含まれるｎ型不純物としては、たとえばＴｅ（テルル）などを採用することができる。基板２０の直径は、半導体積層体１０を用いた半導体装置の生産効率および歩留りの向上を目的として、８０ｍｍ以上（たとえば４インチ）とすることができ、さらに１０５ｍｍ以上（たとえば５インチ）、さらに１３０ｍｍ以上（たとえば６インチ）とすることができる。
  バッファ層３０は、基板２０の一方の主面２０Ａ上に接触するように配置された半導体層である。バッファ層３０は、ＩＩＩ－Ｖ族化合物半導体からなっている。バッファ層３０を構成するＩＩＩ－Ｖ族化合物半導体は、Ｖ族元素としてＳｂを含んでいてもよい。Ｖ族元素としてＳｂを含むバッファ層は表面平坦化が難しいため、本発明によって特に大きなメリットを得ることができる。バッファ層３０を構成するＩＩＩ－Ｖ族化合物半導体としては、たとえばＧａＳｂ、ＡｌＳｂ（アルミニウムアンチモン）、ＩｎＳｂ（インジウムアンチモン）といった２元系、およびＧａＩｎＳｂ（ガリウムインジウムアンチモン）、ＡｌＩｎＳｂ（アルミニウムインジウムアンチモン）、ＡｌＧａＳｂ（アルミニウムガリウムアンチモン）といった３元系の材料などを採用することができる。具体的には、たとえば導電型がｐ型であるＧａＳｂ（ｐ－ＧａＳｂ）が、バッファ層３０を構成する化合物半導体として採用される。バッファ層３０に含まれるｐ型不純物としては、たとえばＣ（炭素）、Ｚｎ（亜鉛）、Ｂｅ（ベリリウム）などを採用することができる。
  量子井戸構造４０は、バッファ層３０の、基板２０に面する側とは反対側の第１主面３０Ａ上に接触するように配置されている。量子井戸構造４０は、ＩＩＩ－Ｖ族化合物半導体からなる２つの要素層が交互に積層された構造を有している。より具体的には、量子井戸構造４０は、第１要素層４１と第２要素層４２とが交互に積層された構造を有している。第１要素層４１を構成する材料としては、たとえばＩｎＡｓを採用することができる。
また、第２要素層４２を構成する材料としては、たとえばＶ族元素としてＳｂを含むＧａＳｂを採用することができる。半導体積層体１０を受光素子の製造に使用する場合、量子井戸構造４０の厚みは５００ｎｍ以上とすることが好ましい。これにより、半導体積層体１０を用いて製造される受光素子の受光感度を向上させることができる。
  第１要素層４１および第２要素層４２の厚みは、たとえばそれぞれ３ｎｍとすることができる。そして、量子井戸構造４０は、第１要素層４１と第２要素層４２とからなる単位構造が、たとえば１００組積層されたものとすることができる。すなわち、量子井戸構造４０の厚みは、たとえば６００ｎｍとすることができる。量子井戸構造４０は、このような構造を有するタイプＩＩ量子井戸とすることができる。
  ＩｎＡｓ層とＧａＳｂ層とが交互に積層された構造を有する量子井戸構造４０は、中赤外光用の受光層として好適である。そのため、このような構造を採用することにより、半導体積層体１０を、中赤外光用の受光素子の製造に適したものとすることができる。なお、第１要素層４１および第２要素層４２を構成するＩＩＩ－Ｖ族化合物半導体の組み合わせはこれに限られず、たとえばＧａＳｂとＩｎＡｓＳｂ（インジウム砒素アンチモン）との組み合わせ、ＧａＩｎＳｂとＩｎＡｓとの組み合わせなどであってもよい。また、量子井戸構造４０の歪を補償するために、量子井戸構造４０を構成する単位構造を、第１要素層４１および第２要素層４２に歪補償層を加えたものとしてもよい。歪補償層には、たとえばＩｎＳｂＡｓ（インジウムアンチモン砒素）層、ＩｎＳｂ層、ＧａＩｎＳｂ層などを採用することができる。さらに、本実施の形態においては、活性層を量子井戸構造４０としているが、これに代えて単一のＩＩＩ－Ｖ族化合物半導体層を採用することもできる。
単一のＩＩＩ－Ｖ族化合物半導体層としては、たとえばＩｎＳｂ層、ＩｎＡｓ層、ＧａＩｎＳｂ層、ＡｌＩｎＳｂ層などを採用することができる。
  図１を参照して、コンタクト層５０は、量子井戸構造４０の、バッファ層３０に面する側とは反対側の主面４０Ａ上に接触するように配置されている。コンタクト層５０は、ＩＩＩ－Ｖ族化合物半導体からなっている。
  コンタクト層５０を構成するＩＩＩ－Ｖ族化合物半導体としては、たとえばＩｎＡｓ、ＧａＳｂ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ（インジウムガリウム砒素）などを採用することができる。具体的には、たとえば導電型がｎ型であるＩｎＡｓ（ｎ－ＩｎＡｓ）が、コンタクト層５０を構成する化合物半導体として採用される。コンタクト層５０に含まれるｎ型不純物としては、たとえばＴｅ、Ｓｉなどを採用することができる。
  そして、本実施の形態の半導体積層体１０のバッファ層３０において基板２０側の主面である第２主面３０Ｂを含む領域には、隣接する他の領域よりもＳｉとＣとの合計濃度が高い高濃度領域３１が形成されている。これにより、バッファ層３０が表面平坦性（第１主面３０Ａの平坦性）に優れたものとなっている。また、表面平坦性に優れたバッファ層３０上に量子井戸構造４０を形成することにより、量子井戸構造４０の表面平坦性や界面急峻性を向上させることが容易となる。その結果、半導体積層体１０を受光素子の製造に用いた場合、高感度の受光素子を得ることが可能となる。
  ここで、後述するように半導体積層体１０を赤外線受光素子の製造に用いることを考慮すると、コンタクト層５０の導電型をｎ型としてコンタクト層５０に接触する第１電極を形成し、量子井戸構造４０から見てコンタクト層５０とは反対側に導電型がｐ型である領域を形成し、当該領域に接触する第２電極を形成する構造を採用することが効率的なキャリアの取り出しの観点から好ましい。しかし、たとえば基板２０がＧａＳｂからなり、基板２０にたとえば不純物としてＺｎを導入して導電型をｐ型とすると、入射する赤外光の吸収が大きくなるため、基板２０の導電型はｎ型とすることが好ましい。そのため、バッファ層３０の導電型をｐ型とし、エッチング等によりバッファ層３０の一部を露出させてバッファ層に接触するように第２電極を形成する構造を採用することが妥当である。この場合、バッファ層３０に高濃度領域３１を形成するために導入される不純物がｎ型不純物であるとバッファ層３０の一部が空乏化して電流パスが狭くなるため好ましくない。一方、高濃度領域３１を形成するために導入される不純物がｐ型不純物であると広い電流パスが確保されるため、好ましい。そして、ＳｉおよびＣは、いずれもＧａＳｂからなるバッファ層３０においてｐ型不純物として機能する。このような観点からも、ＳｉとＣとの合計濃度が高い高濃度領域３１の形成は好ましいものといえる。
  半導体積層体１０において、高濃度領域３１におけるＳｉとＣとの合計濃度は５×１０１８ｃｍ－３以上とすることが好ましい。これにより、バッファ層３０の表面平坦性をより確実に優れたものとすることができる。高濃度領域３１におけるＳｉの濃度は５×１０１８ｃｍ－３以上とすることが好ましい。これにより、バッファ層３０の表面平坦性をより確実に優れたものとすることができる。高濃度領域３１におけるＳｉとＣとの合計濃度は５×１０２０ｃｍ－３以下とすることが好ましい。これにより、高濃度領域３１の結晶性が悪化することを回避し、バッファ層３０の表面平坦性をより確実に優れたものとすることができる。高濃度領域３１の厚みは２ｎｍ以上５０ｎｍ以下とすることが好ましい。
これにより、高濃度領域３１による表面平坦性の向上効果を確保しつつ、高濃度領域３１の結晶性の低下を回避することができる。
  また、基板２０の一方の主面２０Ａを含む領域には、隣接する基板２０の他の領域に比べて酸素濃度の高い酸化領域が形成されていてもよい。このような場合でも、バッファ層３０に高濃度領域３１が形成されることで、バッファ層３０の表面平坦性を確保することができる。この酸化領域における酸素の濃度は１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であってもよい。このような酸素濃度の範囲の酸化領域が形成されている場合でも、バッファ層３０内に高濃度領域３１が形成されることで、バッファ層３０の表面平坦性を確保することができる。
  さらに、基板２０とバッファ層３０の高濃度領域３１以外の領域との間の格子不整合度は０．２％以下とすることが好ましい。これにより、バッファ層３０形成時の三次元成長が抑制され、優れた表面平坦性を確保することが容易となる。基板２０とバッファ層３０とは同一のＩＩＩ－Ｖ族化合物半導体からなっていることが好ましい。これにより、優れた表面平坦性を確保することが容易となる。基板２０およびバッファ層３０を構成するＩＩＩ－Ｖ族化合物半導体はＧａＳｂ、ＩｎＰ、ＧａＡｓ、またはＩｎＡｓであってもよい。このうちＧａＳｂおよびＩｎＰは、赤外域の光に対応した受光素子の製造に用いられる半導体積層体の基板およびバッファ層を構成する材料として好適である。なお、ＧａＳｂからなる基板２０を採用した場合、基板２０の一方の主面２０Ａには酸化被膜（酸化領域）が形成されやすい。基板２０の一方の主面２０Ａに酸化領域が形成された場合でも、バッファ層３０内に高濃度領域３１が形成されることで、バッファ層３０の表面平坦性を確保することができる。
  また、バッファ層３０は有機金属気相成長法により形成されていることが好ましい。有機金属気相成長法によりバッファ層３０を形成することにより、結晶成長時の原子のマイグレーションが容易となり、優れた表面平坦性を確保することが容易となる。
  次に、上記半導体積層体１０を用いて作製される半導体装置の一例である赤外線受光素子（フォトダイオード）について説明する。図２を参照して、本実施の形態における赤外線受光素子１は、上記本実施の形態の半導体積層体１０を用いて作製されたものであって、半導体積層体１０と同様に積層された基板２０と、バッファ層３０と、量子井戸構造４０と、コンタクト層５０とを備えている。そして、赤外線受光素子１には、コンタクト層５０および量子井戸構造４０を貫通し、バッファ層３０に到達するトレンチ９９が形成されている。すなわち、トレンチ９９の側壁９９Ａにおいて、コンタクト層５０および量子井戸構造４０が露出している。また、トレンチ９９の底壁９９Ｂは、バッファ層３０内に位置している。つまり、トレンチ９９の底壁９９Ｂにおいてバッファ層３０が露出している。
  さらに、赤外線受光素子１は、パッシベーション膜８０と、ｐ側電極９１と、ｎ側電極９２とを備えている。パッシベーション膜８０はトレンチ９９の底壁９９Ｂ、トレンチ９９の側壁９９Ａおよびコンタクト層５０において量子井戸構造４０に面する側とは反対側の主面５０Ａを覆うように配置されている。パッシベーション膜８０は、窒化珪素、酸化珪素などの絶縁体からなっている。
  トレンチ９９の底壁９９Ｂを覆うパッシベーション膜８０には、パッシベーション膜８０を厚み方向に貫通するように開口部８１が形成されている。そして、開口部８１を充填するようにｐ側電極９１が配置されている。ｐ側電極９１は、開口部８１から露出するバッファ層３０に接触するように配置されている。ｐ側電極９１は金属などの導電体からなっている。より具体的には、ｐ側電極９１は、たとえばＴｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）からなるものとすることができる。ｐ側電極９１は、バッファ層３０に対してオーミック接触している。
  コンタクト層５０の主面５０Ａを覆うパッシベーション膜８０には、パッシベーション膜８０を厚み方向に貫通するように開口部８２が形成されている。そして、開口部８２を充填するようにｎ側電極９２が配置されている。ｎ側電極９２は、開口部８２から露出するコンタクト層５０に接触するように配置されている。ｎ側電極９２は金属などの導電体からなっている。より具体的には、ｎ側電極９２は、たとえばＴｉ／Ｐｔ／Ａｕからなるものとすることができる。ｎ側電極９２は、コンタクト層５０に対してオーミック接触している。
  この赤外線受光素子１に赤外線が入射すると、量子井戸構造４０内の量子準位間で赤外線が吸収され、電子と正孔とのペアが生成する。そして、生成した電子と正孔とが光電流信号として赤外線受光素子１から取り出されることにより、赤外線が検出される。
  なお、上記ｎ側電極９２は画素電極である。そして、上記赤外線受光素子１は、図２に示すように画素電極であるｎ側電極９２が１つだけ含まれるものであってもよいし、複数の画素電極（ｎ側電極９２）を含むものであってもよい。具体的には、赤外線受光素子１は、図２に示す構造を単位構造とし、当該単位構造が、図２において基板２０の一方の主面２０Ａが延在する方向に複数繰り返される構造を有していてもよい。この場合、赤外線受光素子１は、画素に対応する複数のｎ側電極９２を有する一方で、ｐ側電極９１については１つだけ配置される。このような構造については、後述の実施の形態２において説明する。
  本実施の形態の赤外線受光素子１は、優れた表面平坦性を有するバッファ層３０上に受光層である量子井戸構造４０が形成された構造を有している。そのため、赤外線受光素子１は、量子井戸構造４０内の界面急峻性といった周期構造の出来栄えが良好なものになるとともに欠陥密度が低減されることにより優れた受光特性を有するものとなる。
  次に、本実施の形態における半導体積層体１０および赤外線受光素子１の製造方法の概要について説明する。
  図３を参照して、本実施の形態における半導体積層体１０および赤外線受光素子１の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図４を参照して、たとえば直径２インチ（５０．８ｍｍ）のＧａＳｂからなる基板２０が準備される。より具体的には、ＧａＳｂからなるインゴットをスライスすることにより、ＧａＳｂからなる基板２０が得られる。この基板２０の表面が研磨された後、洗浄等のプロセスを経て主面２０Ａの平坦性および清浄性が確保された基板２０が準備される。
  次に、工程（Ｓ２０）として動作層形成工程が実施される。この工程（Ｓ２０）では、工程（Ｓ１０）において準備された基板２０の主面２０Ａ上に、動作層であるバッファ層３０、量子井戸構造４０およびコンタクト層５０が形成される。この動作層の形成は、たとえば有機金属気相成長により実施することができる。有機金属気相成長による動作層の形成は、たとえば基板加熱用のヒータを備えた回転テーブル上に基板２０を載置し、基板２０をヒータにより加熱しつつ基板上に原料ガスを供給することにより実施することができる。
  具体的には、図４を参照して、まず基板２０の主面２０Ａ上に接触するように、たとえばＩＩＩ－Ｖ族化合物半導体であるｐ－ＧａＳｂからなるバッファ層３０が有機金属気相成長により形成される。ｐ－ＧａＳｂからなるバッファ層３０の形成では、Ｇａの原料としてたとえばＴＥＧａ（トリエチルガリウム）、ＴＭＧａ（トリメチルガリウム）などを用いることができ、Ｓｂの原料としてたとえばＴＭＳｂ（トリメチルアンチモン）、ＴＥＳｂ（トリエチルアンチモン）、ＴＩＰＳｂ（トリイソプロピルアンチモン）、ＴＤＭＡＳｂ（トリジメチルアミノアンチモン）、ＴＴＢＳｂ（トリターシャリーブチルアンチモン）などを用いることができる。また、ｐ型不純物としてＣを添加する場合、たとえばＣＢｒ４（四臭化炭素）、ＣＣｌ４（四塩化炭素）などを原料ガスに添加することができる。
  ここで、バッファ層３０を形成する工程では、成長の初期にＳｉおよびＣの一方、または両方を他のバッファ層３０の領域に比べて高濃度で導入することにより、高濃度領域３１が形成される。具体的には、たとえば成長の初期に所望の濃度のＳｉおよびＣの一方、または両方を導入するため、たとえばＳｉの原料ガスであるＴｅＥＳｉ（テトラエチルシラン）やＣの原料ガスであるＣＢｒ４を適切な濃度（流量）で供給する。これにより、高濃度領域３１を含むバッファ層３０が形成される。
  次に、図４および図５を参照して、バッファ層３０の、基板２０に面する側とは反対側の第１主面３０Ａ上に接触するように、たとえばＩＩＩ－Ｖ族化合物半導体であるＩｎＡｓからなる第１要素層４１と、ＩＩＩ－Ｖ族化合物半導体であるＧａＳｂからなる第２要素層４２とが交互に積層して形成されることにより、量子井戸構造４０が形成される。量子井戸構造４０の形成は、上記バッファ層３０の形成に引き続いて有機金属気相成長により実施することができる。すなわち、量子井戸構造４０の形成は、バッファ層３０の形成の際に用いた装置内に基板２０を配置した状態で、原料ガスを変更することにより実施することができる。
  ＩｎＡｓからなる第１要素層４１の形成では、Ｉｎの原料としてたとえばＴＭＩｎ（トリメチルインジウム）、ＴＥＩｎ（トリエチルインジウム）などを用いることができ、Ａｓの原料としてはたとえばＴＢＡｓ（ターシャリーブチルアルシン）、ＴＭＡｓ（トリメチル砒素）などを用いることができる。第１要素層４１および第２要素層４２は、たとえばそれぞれ厚みを３ｎｍとし、第１要素層４１と第２要素層４２とからなる単位構造が、たとえば１００組積層するように形成することができる。これにより、タイプＩＩ量子井戸である量子井戸構造４０を形成することができる。
  次に、図５および図１を参照して、量子井戸構造４０の、バッファ層３０に面する側とは反対側の主面４０Ａ上に接触するように、たとえばＩＩＩ－Ｖ族化合物半導体であるｎ－ＩｎＡｓからなるコンタクト層５０が形成される。コンタクト層５０の形成は、上記量子井戸構造４０の形成に引き続いて有機金属気相成長により実施することができる。すなわち、コンタクト層５０の形成は、量子井戸構造４０の形成の際に用いた装置内に基板２０を配置した状態で、原料ガスを変更することにより実施することができる。ｎ型不純物としてＳｉを添加する場合、たとえばＴｅＥＳｉを原料ガスに添加することができる。
  以上の手順により、本実施の形態における半導体積層体１０が完成する。上述のように、工程（Ｓ２０）を有機金属気相成長により実施することにより、半導体積層体１０の生産効率を向上させることができる。なお、工程（Ｓ２０）は有機金属原料のみを用いた有機金属気相成長法に限られず、たとえばＡｓの原料にＡｓＨ３（アルシン）、Ｓｉの原料にＳｉＨ４（シラン）などの水素化物を用いた有機金属気相成長法で実施してもよい。また、有機金属気相成長以外の方法により実施することも可能であって、たとえばＭＢＥ法を用いてもよい。
  次に、図３を参照して、工程（Ｓ３０）としてトレンチ形成工程が実施される。この工程（Ｓ３０）では、図１および図６を参照して、上記工程（Ｓ１０）～（Ｓ２０）において作製された半導体積層体１０に、コンタクト層５０および量子井戸構造４０を貫通し、バッファ層３０に到達するトレンチ９９が形成される。トレンチ９９は、たとえばコンタクト層５０の主面５０Ａ上にトレンチ９９の形状に対応する開口を有するマスク層を形成した上で、エッチングを実施することにより形成することができる。
  次に、工程（Ｓ４０）としてパッシベーション膜形成工程が実施される。この工程（Ｓ４０）では、図６および図７を参照して、工程（Ｓ３０）においてトレンチ９９が形成された半導体積層体１０に対し、パッシベーション膜８０が形成される。具体的には、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により酸化珪素、窒化珪素などの絶縁体からなるパッシベーション膜８０が形成される。パッシベーション膜８０は、トレンチ９９の底壁９９Ｂ、トレンチ９９の側壁９９Ａおよびコンタクト層５０において量子井戸構造４０に面する側とは反対側の主面５０Ａを覆うように形成される。
  次に、工程（Ｓ５０）として電極形成工程が実施される。この工程（Ｓ５０）では、図７および図２を参照して、工程（Ｓ４０）においてパッシベーション膜８０が形成された半導体積層体１０に、ｐ側電極９１およびｎ側電極９２が形成される。具体的には、たとえばｐ側電極９１およびｎ側電極９２を形成すべき領域に対応する位置に開口を有するマスクをパッシベーション膜８０上に形成し、当該マスクを用いてパッシベーション膜８０に開口部８１，８２を形成する。その後、たとえば蒸着法により適切な導電体からなるｐ側電極９１およびｎ側電極９２を形成する。以上の工程により、本実施の形態における赤外線受光素子１が完成する。その後、たとえばダイシングにより各素子に分離される。
  （実施の形態２）
  次に、本発明にかかる半導体装置の他の実施の形態である実施の形態２における受光素子およびセンサについて説明する。図８および図２を参照して、実施の形態２の赤外線受光素子１は、図２に示す構造を単位構造とし、当該単位構造が、基板２０の一方の主面２０Ａが延在する方向に複数繰り返される構造を有している。そして、赤外線受光素子１は、画素に対応する複数のｎ側電極９２を有する。一方、ｐ側電極９１は１つだけ配置される。
  より具体的には、図８を参照して、実施の形態２の赤外線受光素子１のｐ側電極９１は、基板２０が延在する方向における末端に位置するトレンチ９９の底壁に形成されている。また、当該末端に位置するトレンチ９９に隣接するコンタクト層５０上のｎ側電極９２は省略される。本実施の形態における赤外線センサ１００は、このような構造を有する赤外線受光素子１と、赤外線受光素子１に電気的に接続された読み出し回路（Ｒｅａｄ－Ｏｕｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；ＲＯＩＣ）７０とを含んでいる。読み出し回路７０は、たとえばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路である。
  読み出し回路７０の本体７１に設けられた複数の読み出し電極（図示しない）と赤外線受光素子１において画素電極として機能する複数のｎ側電極９２とが、一対一の関係となるようにバンプ７３を介して電気的に接続されている。また、赤外線受光素子１には、ｐ側電極９１に接触し、ｐ側電極９１が位置するトレンチ９９の底壁および側壁に沿って延在するとともに、コンタクト層５０上にまで到達する配線７５が形成される。そして、配線７５と読み出し回路７０の本体７１に設けられた接地電極（図示しない）とがバンプ７２を介して電気的に接続されている。このような構造を有することにより、赤外線受光素子１の画素ごとの受光情報が各ｎ側電極９２（画素電極）から読み出し回路７０の読み出し電極へと出力され、当該受光情報が読み出し回路７０において集約されて、たとえば二次元の画像を得ることができる。
  バッファ層に高濃度領域を形成することの効果を確認する実験を行った。実験の手順は以下の通りである。上記実施の形態１と同様の手順で、ＧａＳｂからなる基板２０の（００１）面である一方の主面２０Ａ上に、ＧａＳｂからなりｐ型不純物としてＣを含む厚み５００ｎｍのバッファ層３０を形成したサンプルを作製した。バッファ層３０の成長初期にはＳｉの原料ガスを供給して、高濃度領域３１を形成した（実施例）。また、比較のため、高濃度領域３１の形成を省略したサンプルも作製した（比較例）。そして、実施例および比較例のサンプルのバッファ層３０の第１主面３０Ａ（基板２０に面する側とは反対側の主面）をＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）により観察した。観察結果を図９～図１２に示す。
  図９は、実施例のサンプルにおける一辺２μｍの正方形領域のＡＦＭ像である。一方、図１０は、比較例のサンプルにおける一辺２μｍの正方形領域のＡＦＭ像である。図９および図１０を参照して、比較例のサンプル（図１０）では原子ステップに不規則な領域が観察されるのに対し、実施例のサンプルでは原子ステップが規則的となっている。図９の領域における粗さはＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）で０．１３ｎｍである。図１０の領域における粗さはＲＭＳで０．２２ｎｍである。また、図１１は、実施例のサンプルにおける一辺１０μｍの正方形領域のＡＦＭ像である。一方、図１２は、比較例のサンプルにおける一辺１０μｍの正方形領域のＡＦＭ像である。図１１および図１２を参照して、比較例のサンプル（図１２）では、表面に明らかな凹凸が観察されるのに対し、実施例のサンプルでは、一辺１０μｍの正方形領域という広範囲においても原子ステップが規則的であり、平坦性に優れていることが分かる。図１１の領域における粗さはＲＭＳで０．１２ｎｍである。図１２の領域における粗さはＲＭＳで０．７３ｎｍである。この実験結果から、バッファ層に高濃度領域を形成することにより、優れた表面平坦性を有するバッファ層を形成可能であることが確認される。
  上記実施の形態１と同様の手順で、ＧａＳｂからなる基板２０上に、ＧａＳｂからなり、高濃度領域３１を含む厚み１００ｎｍのバッファ層３０を形成し、さらにバッファ層３０上に量子井戸構造４０を形成したサンプルを作製した。量子井戸構造４０は、厚み３．５ｎｍのＩｎＡｓ層、厚み６ｎｍのＧａＳｂ層および厚み０．５ｎｍのＩｎＳｂ０．７Ａｓ０．３の歪補償層からなる積層構造を繰り返し単位とし、当該繰り返し単位を１００周期繰り返したものを作製した。量子井戸構造４０の成長温度は４７５℃とした。上記量子井戸構造４０は、カットオフ波長６．８μｍの受光層として使用可能なものである。そして、得られたサンプルを厚み方向（積層方向）に垂直な面で切断し、断面をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）にて観察した。観察結果を図１３に示す。
  図１３を参照して、良好な結晶性を有する量子井戸構造４０が形成されていることが確認される。これは、高濃度領域を含むことにより表面平坦性に優れたバッファ層３０上に量子井戸構造４０が形成されたためであると考えられる。また、基板２０とバッファ層３０との界面付近には、コントラストの異なる酸化領域２９が存在している（酸化領域およびそれに関連する歪みを反映してコントラストの異なる領域として観察されたものと考えられる）。ＧａＳｂからなる基板２０は、その表面が酸化されやすい。そして、バッファ層３０および量子井戸構造４０を基板２０上に成長させるにあたっては、通常実施されるサーマルクリーニングが実施されたものの、酸化領域が残存したものと考えられる。
  図１４は、基板２０とバッファ層３０とからなる半導体積層体のＸＲＤ（Ｘ－ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）分析結果である。図１４において、横軸はＸ線の角度に対応し、縦軸はＸ線の回折強度に対応する。また、図１４において、ピークＡは基板２０に対応するものであり、ピークＢはバッファ層３０に対応するものである。基板２０とバッファ層３０とが同一材料（ＧａＳｂ）からなるにもかかわらず、バッファ層３０に対応するピークＢが基板２０に対応するピークＡとは異なる位置に現れている。これは、基板２０の主面２０Ａに酸化領域が残存しており、基板２０の情報がバッファ層３０に完全には伝搬していないためであると考えられる。
  以上のように、基板２０の表面に酸化領域２９が残存しているにもかかわらず、高濃度領域３１を形成することにより、表面平坦性に優れたバッファ層３０を形成することが可能となっている。これは、たとえば以下のようなメカニズムによるものと考えることができる。図１５を参照して、基板２０の表面に酸化領域２９が残存している状態で高濃度領域３１を形成する場合、酸化領域２９上にＳｉ、Ｃを含む結晶核３５が容易に形成される。この結晶核３５から、図１６に示すように、結晶が二次元成長することにより高濃度領域３１が形成される。このとき、基板２０とバッファ層３０との格子不整合度が小さい場合、二次元成長への移行がよりスムーズとなる。そして、図１７に示すように、高濃度領域３１以外の領域が成長することにより、表面平坦性に優れたバッファ層３０が得られるものと考えることができる。
  基板表面の酸化領域を除去することの効果を確認する実験を行った。具体的には、上記実施の形態１と同様の手順で、ＧａＳｂからなる基板２０上に、ＧａＳｂからなり、高濃度領域３１を含む厚み５００ｎｍのバッファ層３０を形成したサンプルを作製した。ここで、バッファ層３０の成長前に、前処理としてのサーマルクリーニングを通常実施される５００℃で実施したサンプル、５５０℃で実施したサンプルおよび６００℃で実施したサンプルを作製した。そして、各サンプルのバッファ層３０の第１主面３０Ａ（基板２０に面する側とは反対側の主面）をノマルスキー微分干渉顕微鏡にて観察した。
  図１８、図１９および図２０は、それぞれ前処理温度５００℃、５５０℃および６００℃のサンプルに対応する。前処理温度を上昇させることにより、酸化領域の除去は進行しているものと考えられる。すなわち、基板２０とバッファ層３０との界面の酸素濃度は、図１８の場合が最も高く、図１９および図２０の順に低くなっているものと考えられる。
しかしながら、図１８～図２０から明らかなように、前処理温度を上昇させて酸素濃度をより低減したサンプルは、表面がより荒れている。すなわち、前処理温度を上昇させて酸化領域の除去を進行させることは、表面平坦性の向上という目的に対しては逆効果であることが分かる。この理由としては、たとえば前処理温度を上げることで酸化領域の除去は進行したものの、同時に基板２０を構成するＧａＳｂが分解して表面に堆積しやすいＳｂがクラスター化し、それが起点となって三次元成長した可能性が考えられる。
  以上の実験結果より、酸化領域が残存している場合でも、高濃度領域を含むバッファ層を採用することにより、前処理温度を上げて基板の酸化領域の除去を進行させるよりも優れた表面平坦性が得られることが分かる。バッファ層の表面平坦性は、たとえば一辺１０μｍの正方形領域のＲＭＳで０．４ｎｍ以下、一辺２μｍの正方形領域のＲＭＳで０．２ｎｍ以下とすることができる。
  今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
  本願の半導体積層体および半導体装置は、バッファ層の表面平坦性の向上が求められる半導体積層体および半導体装置に、特に有利に適用され得る。
１  赤外線受光素子、１０  半導体積層体、２０  基板、２０Ａ  一方の主面、２９  酸化領域、３０  バッファ層、３０Ａ  第１主面、３０Ｂ  第２主面、３１  高濃度領域、３５  結晶核、４０  量子井戸構造、４０Ａ  主面、４１  第１要素層、４２  第２要素層、５０  コンタクト層、５０Ａ  主面、７０  読み出し回路、７１  本体、７２　バンプ、７３  バンプ、７５  配線、８０  パッシベーション膜、８１  開口部、８２  開口部、９１  ｐ側電極、９２  ｎ側電極、９９  トレンチ、９９Ａ  側壁、９９Ｂ  底壁、１００  赤外線センサ

Claims (13)

  1.   ＩＩＩ－Ｖ族化合物半導体からなる基板と、
      前記基板上に形成され、ＩＩＩ－Ｖ族化合物半導体からなるバッファ層と、
      前記バッファ層上に形成され、Ｖ族元素としてＳｂを含むＩＩＩ－Ｖ族化合物半導体からなる層を含む活性層と、を備え、
      前記バッファ層において前記基板側の主面を含む領域には、隣接する他の領域よりもＳｉとＣとの合計濃度が高い高濃度領域が形成されている、半導体積層体。
  2.   前記高濃度領域におけるＳｉとＣとの合計濃度は５×１０１８ｃｍ－３以上である、請求項１に記載の半導体積層体。
  3.   前記高濃度領域におけるＳｉの濃度は５×１０１８ｃｍ－３以上である、請求項２に記載の半導体積層体。
  4.   前記高濃度領域におけるＳｉとＣとの合計濃度は５×１０２０ｃｍ－３以下である、請求項１～３のいずれか１項に記載の半導体積層体。
  5.   前記高濃度領域の厚みは２ｎｍ以上５０ｎｍ以下である、請求項１～４のいずれか１項に記載の半導体積層体。
  6.   前記基板の前記バッファ層側の主面を含む領域には、隣接する前記基板の他の領域に比べて酸素濃度の高い酸化領域が形成されている、請求項１～５のいずれか１項に記載の半導体積層体。
  7.   前記酸化領域における酸素の濃度は１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である、請求項６に記載の半導体積層体。
  8.   前記基板と前記バッファ層の前記高濃度領域以外の領域との間の格子不整合度は０．２％以下である、請求項１～７のいずれか１項に記載の半導体積層体。
  9.   前記基板と前記バッファ層とは同一のＩＩＩ－Ｖ族化合物半導体からなる、請求項１～８のいずれか１項に記載の半導体積層体。
  10.   前記基板および前記バッファ層を構成するＩＩＩ－Ｖ族化合物半導体はＧａＳｂ、ＩｎＰ、ＧａＡｓ、またＩｎＡｓである、請求項９に記載の半導体積層体。
  11.   前記活性層は量子井戸構造である、請求項１～１０のいずれか１項に記載の半導体積層体。
  12.   前記バッファ層は有機金属気相成長法により形成されている、請求項１～１１のいずれか１項に記載の半導体積層体。
  13.   請求項１～１２のいずれか１項に記載の半導体積層体と、
      前記半導体積層体上に形成された電極と、を備える、半導体装置。
PCT/JP2016/050649 2015-03-05 2016-01-12 半導体積層体および半導体装置 Ceased WO2016139970A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/553,213 US9929301B2 (en) 2015-03-05 2016-01-12 Semiconductor stack and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-043396 2015-03-05
JP2015043396A JP6477036B2 (ja) 2015-03-05 2015-03-05 半導体積層体および半導体装置

Publications (1)

Publication Number Publication Date
WO2016139970A1 true WO2016139970A1 (ja) 2016-09-09

Family

ID=56847244

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/050649 Ceased WO2016139970A1 (ja) 2015-03-05 2016-01-12 半導体積層体および半導体装置

Country Status (3)

Country Link
US (1) US9929301B2 (ja)
JP (1) JP6477036B2 (ja)
WO (1) WO2016139970A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6776888B2 (ja) * 2016-12-26 2020-10-28 住友電気工業株式会社 光スイッチ及び光スイッチ装置
JP7060530B2 (ja) * 2019-02-06 2022-04-26 旭化成エレクトロニクス株式会社 赤外線発光素子
WO2022205405A1 (zh) * 2021-04-02 2022-10-06 京东方科技集团股份有限公司 显示基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228080A (ja) * 1989-02-28 1990-09-11 Furukawa Electric Co Ltd:The 半導体受光素子
JP2008294027A (ja) * 2007-05-22 2008-12-04 Mitsubishi Electric Corp 半導体受光素子およびその製造方法
JP2011077293A (ja) * 2009-09-30 2011-04-14 Asahi Kasei Electronics Co Ltd 多接合型太陽電池
JP2013125847A (ja) * 2011-12-14 2013-06-24 Sumitomo Electric Ind Ltd 受光素子、その製造方法、光学装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP2009027046A (ja) * 2007-07-21 2009-02-05 Sumitomo Electric Ind Ltd 受光素子
JP2010225870A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体素子
JP5295912B2 (ja) * 2009-09-02 2013-09-18 日本電信電話株式会社 半導体装置の製造方法
US8680641B2 (en) * 2010-02-19 2014-03-25 University Of Iowa Research Foundation System and method of planar processing of semiconductors into detector arrays
JP2011256082A (ja) * 2010-06-10 2011-12-22 Sumitomo Electric Ind Ltd ＧａＮ結晶自立基板およびその製造方法
JP2012009777A (ja) * 2010-06-28 2012-01-12 Sumitomo Electric Ind Ltd 半導体ウエハおよび半導体装置
JP5606374B2 (ja) * 2011-03-29 2014-10-15 旭化成エレクトロニクス株式会社 量子型赤外線センサ用化合物半導体積層体の製造方法および量子型赤外線センサ
JP2015035550A (ja) * 2013-08-09 2015-02-19 住友電気工業株式会社 半導体素子およびその製造方法
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法
JP2015141936A (ja) * 2014-01-27 2015-08-03 三菱電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228080A (ja) * 1989-02-28 1990-09-11 Furukawa Electric Co Ltd:The 半導体受光素子
JP2008294027A (ja) * 2007-05-22 2008-12-04 Mitsubishi Electric Corp 半導体受光素子およびその製造方法
JP2011077293A (ja) * 2009-09-30 2011-04-14 Asahi Kasei Electronics Co Ltd 多接合型太陽電池
JP2013125847A (ja) * 2011-12-14 2013-06-24 Sumitomo Electric Ind Ltd 受光素子、その製造方法、光学装置

Also Published As

Publication number Publication date
JP2016163003A (ja) 2016-09-05
US9929301B2 (en) 2018-03-27
US20180062019A1 (en) 2018-03-01
JP6477036B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
CN105684164B (zh) 红外线检测元件
JP6318903B2 (ja) 半導体装置
TW201501279A (zh) 半導體元件及其製造方法
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
JP2016092037A (ja) 半導体積層体、受光素子およびセンサ
JP6589662B2 (ja) 半導体積層体および受光素子
JP2014236067A (ja) 半導体素子およびその製造方法
JP6454981B2 (ja) 半導体積層体および受光素子
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6477036B2 (ja) 半導体積層体および半導体装置
WO2015118926A1 (ja) 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP7458696B2 (ja) 半導体積層体および受光素子
WO2016171009A1 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488855B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6488854B2 (ja) 半導体積層体および受光素子
JP6233070B2 (ja) 半導体積層体および半導体装置、ならびにそれらの製造方法
WO2016067996A1 (ja) 半導体積層体、受光素子およびセンサ
JP7147570B2 (ja) 半導体積層体および受光素子
JP2009027046A (ja) 受光素子
JP2015035550A (ja) 半導体素子およびその製造方法
JP7078049B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP6503691B2 (ja) 半導体積層体、受光素子およびセンサ
JP5659864B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP2012191135A (ja) 受光素子、その製造方法および検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16758666

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15553213

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16758666

Country of ref document: EP

Kind code of ref document: A1