WO2013092395A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2013092395A1
WO2013092395A1 PCT/EP2012/075444 EP2012075444W WO2013092395A1 WO 2013092395 A1 WO2013092395 A1 WO 2013092395A1 EP 2012075444 W EP2012075444 W EP 2012075444W WO 2013092395 A1 WO2013092395 A1 WO 2013092395A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
frame parts
test contacts
composite
connecting webs
Prior art date
Application number
PCT/EP2012/075444
Other languages
English (en)
French (fr)
Inventor
Michael Zitzlsperger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2014547866A priority Critical patent/JP5805331B2/ja
Priority to US14/356,554 priority patent/US9231179B2/en
Publication of WO2013092395A1 publication Critical patent/WO2013092395A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Definitions

  • An object to be solved is to specify a method for producing optoelectronic semiconductor components, wherein a high yield can be achieved with the method.
  • this includes the step of providing one
  • the lead frame assembly includes a plurality of lead frames. Preferably, each of the lead frames
  • Leadframe of the ladder frame assembly for one of
  • each of the leadframes has at least two or exactly two or at least three or exactly three leadframe parts.
  • the optoelectronic semiconductor device for the
  • this includes the step of creating a
  • Potting body for housing body of each Semiconductor components is produced via injection molding, transfer molding, casting or pressing.
  • the potting body is produced by means of so-called transfer molding. It is also possible to create the potting body, for example by means of injection molding, liquid transfer molding or compression molding.
  • Lead frame parts then mechanically over the housing body, in particular exclusively via the housing body,
  • the method comprises the step of testing the semiconductor components.
  • the testing is in particular an electrical testing and may alternatively or additionally also be an optical and / or thermal testing.
  • electrical properties such as resistors or a current-voltage characteristic are tested.
  • Semiconductor devices are operated electrically, so that a radiation characteristic or a thermal characteristic of the semiconductor devices can be tested.
  • the testing can be done in the lead frame composite.
  • Leadframe composite electrical components such as protective diodes against damage from electrostatic discharge or
  • the leadframe composite has a plurality of test contacts.
  • Test contacts are freely accessible on an upper side of the ladder frame assembly.
  • the top is in this case a bottom of the lead frame composite opposite.
  • the underside is in particular that side of the leadframe composite, which in the finished manufactured semiconductor device to a
  • the method is used for the production of optoelectronic semiconductor components and comprises at least the following steps:
  • Leadframe composite comprises a plurality of test contacts, which are freely accessible on an upper side of the leadframe composite, and wherein the upper side opposite to an underside, which is adapted for surface mounting of the semiconductor device,
  • testing involves electrically energizing the test contacts at least temporarily at the top
  • the produced optoelectronic semiconductor component is a
  • QFN device where QFN stands for Quad Fiat No Leads. Such components are surface mountable.
  • the leadframes are arranged in a matrix-like or array-like manner in the leadframe composite.
  • a ladder frame composite design is also referred to as a MAP design.
  • QFN semiconductor devices such as QFN LEDs
  • a half-etched leadframe or leadframe composite is often used.
  • Optoelectronic semiconductor chips such as light-emitting diode chips mounted on the individual lead frame and electrically
  • the individual semiconductor device can still be in the lead frame composite of the
  • Test top side Errors in the interconnection, for example, can be recognized early on and even before separation. As a result, a process yield can be increased.
  • the lead frames and / or the lead frame parts are electrically connected to each other at least in part via connecting webs of the lead frame assembly and at least temporarily mechanically.
  • the connecting webs are preferably formed of the same material as the lead frames and the lead frame parts.
  • connecting webs are integral with the connecting webs
  • Lead frame and ladder frame parts made of the same metal sheet.
  • the connecting bridges have finished in the
  • the leadframe and / or the leadframe parts are at least partially in each case connected to the test contacts in the leadframe composite
  • each of the test contacts is electrically connected to exactly one of the leadframe parts or to exactly one of the connecting webs.
  • electrical connection can be made by a material of the
  • Lead frame composite itself done or by an electrical connection means such as a bonding wire.
  • the leadframe composite is a one-piece workpiece. All
  • Ladder frame composite such as the ladder frame parts and the
  • Connecting bars then hang together in one piece.
  • the individual lead frames and other components of the lead frame composite are formed by punching or cutting from a metallic sheet.
  • the method includes the step of attaching additional electrical
  • Liaison means are for example
  • the connecting means are different from the ladder frame assembly and not manufactured in one piece therewith. In particular, the connecting means are not formed of the same material as the lead frame composite.
  • the manufactured semiconductor component is a Surface mounted component, also known as SMD, short for
  • the step of creating the potting body takes place after the
  • Step of attaching the electrical connection means In particular, the electrical connection means are embedded in a material of the potting body. After the step of creating the potting body then the electrical connection means are preferably no longer freely accessible.
  • Method is the step of removing and / or interrupting at least a part of the connecting webs.
  • the removal and / or interruption of the connecting webs is preferably carried out by a removal of material of the lead frame composite. For example, this is done by etching, sawing, grinding and / or material removal by radiation such as laser ablation or laser cutting. Also, interrupting the connecting webs.
  • Connecting webs by punching or bending and / or tearing off, for example by means of a chisel done. It is possible that all connecting bridges are interrupted or removed. Preferably, however, only a part of the connecting webs is interrupted or removed.
  • the step of removing and / or breaking at least a part of the connecting webs takes place after the creation of the
  • Lead frame composite is mechanically stabilized by the potting body.
  • the test contacts of the test contacts of the singulation to the semiconductor devices the test contacts of the singulation
  • the ladder frame parts within a leadframe are no longer in direct electrical contact with each other. This may mean that there is no one-piece, electrically conductive material connection between the individual lead frame parts.
  • the ladder frame parts are within the same
  • Lead frame each electrically connected only indirectly via electrical components such as the optoelectronic semiconductor chips.
  • electrical components such as the optoelectronic semiconductor chips.
  • first of the leadframe parts are electrically connected to columns and second of the leadframe parts are electrically connected to rows.
  • the optoelectronic semiconductor chips are each attached at least or only on the first lead frame parts.
  • the protection diodes can on the second
  • each of the leadframes is exactly one of the columns and exactly one of the rows is uniquely assigned.
  • Adjacent lines are preferably electrically isolated from each other, as well
  • each of the rows and each of the columns comprises at least one of
  • each of the rows and each of the columns includes exactly one or two of the test contacts, with the test contacts particularly preferably at one end and at the beginning of each of the rows and each of the rows
  • test contacts can with a first and a last of the lead frame parts and / or the
  • Test contacts are not located at a beginning and / or at one end of the respective rows and columns, but that the test contacts are partially or completely mounted within the rows and columns.
  • the lead frame parts and / or the connecting webs are located on both sides of the test contacts.
  • the method includes the step of attaching protection diodes to electrostatic discharge damage, ESD protection diodes for short. This step is preferred before creating the
  • the method comprises the step of applying optoelectronic
  • Semiconductor chips such as light-emitting diode chips each on one of
  • Lead frame parts or each on more of the lead frame parts of one of the lead frame are connected to Lead frame parts or each on more of the lead frame parts of one of the lead frame.
  • the lead frame parts or each on more of the lead frame parts of one of the lead frame.
  • the semiconductor chips may be so-called flip-chips. An electrical connection between the two
  • Ladder frame parts are then preferably over the
  • Semiconductor chips preferably takes place after the casting body has been created and before being singulated
  • the testing can be a four-wire measurement, English four-terminal sensing.
  • the protection diodes are respectively mounted along the gaps on every other of the leadframe parts.
  • Ladder frame parts are in particular the smaller ladder frame parts of the ladder frames, wherein it is also possible that the protective diodes are located on the larger ladder frame parts or that the ladder frame parts of a ladder frame are the same size.
  • the fact that the protection diodes are mounted on every other of the leadframe parts along the gaps may mean that larger ones Lead frame parts and smaller lead frame parts along the columns alternately follow one another and that one of the protective diodes is mounted on each of the smaller lead frame parts.
  • connection means which run along the gaps with the protective diodes are not in direct electrical contact with the
  • Ladder frame parts on which the protective diodes are applied are applied.
  • these connecting means are applied to an upper part of the protective diodes facing away from the lead frame part. An electrical connection between these connecting means and the corresponding lead frame part thus takes place only indirectly via the protective diode.
  • the connecting means which are in particular each bonding wires, partially or completely removed during singulation. It is possible that only part of the
  • Connection means is completely or partially removed or even that all of the connecting means are partially or completely removed. According to at least one embodiment of the method, those of the connecting webs, which come from the step of removing or interrupting a part of the
  • At least a part of the lead frame parts in particular all lead frame parts, seen in plan view of the underside after the step of verzins each surrounded by a material of the potting.
  • the leadframe parts are then not in contact
  • a ladder frame composite is specified.
  • the leadframe composite is used in a process as in connection with at least one of the above
  • Leadframe composite are therefore also disclosed for the process and vice versa.
  • Leadframe composite on a variety of individual lead frame.
  • the lead frame composite is integrally molded and the lead frames are arranged in a matrix-like manner in the lead frame composite.
  • Each of the ladder frames is for one
  • the lead frames each comprise at least a first lead frame part and at least a second lead frame part. At least the first
  • Leadframe parts are intended to be mounted on an optoelectronic semiconductor chip such as a light-emitting diode chip.
  • the individual lead frames and / or Lead frame parts are at least partially electrical
  • the leadframe composite test contacts which are arranged outside of the matrix-like arranged lead frame respectively at least at one end and / or at the beginning of the columns and rows.
  • the fact that the test contacts are located outside the matrix-like arrangement may mean that the test contacts surround the matrix-like arrangement like a frame and that none of the test contacts are located within the matrix-like arrangement.
  • test contacts are each electrically conductive with the lead frame parts at one edge of the test contacts
  • test contacts can therefore be electrically conductive in each case with the outermost
  • an optoelectronic semiconductor device which is produced by a method as described in connection with one or more of the above-mentioned embodiments, from a specified lead frame composite.
  • Leadframe composite are also disclosed for the semiconductor device and vice versa.
  • the semiconductor device and vice versa.
  • the semiconductor device includes one or more Optoelectronic semiconductor chips such as light-emitting diode chips.
  • the semiconductor chip is mechanically fastened at least on the first lead frame part.
  • a housing body connects the
  • Lead frame parts mechanically together and has a
  • the semiconductor component comprises at least one electrical connection means in the form of a bonding wire.
  • the electrical connection means is at most in indirect electrical contact with the semiconductor chip.
  • the semiconductor chip and the connection means are not in direct contact with each other and do not touch.
  • this has a mounting side, which is used for mounting the
  • the ladder frame parts are only accessible on the mounting side for assembly.
  • the semiconductor devices protrude only at the
  • connection means is connected to one or more,
  • Housing body freely accessible.
  • at least one side surface of a material of the bonding agent is exposed and is not covered by a material of the housing body.
  • the exposed connecting means is surrounded all around by a material of the housing body.
  • the connection means is not on an edge but within the side surface.
  • FIGS 1 and 2 are schematic representations of
  • FIGS 3 to 5 are schematic plan views of
  • FIG. 6 shows schematic sectional views of FIG
  • FIG. 1A a first step of a method for
  • a leadframe composite 2 is provided.
  • the lead frame composite 2 comprises a plurality of lead frames 3, which are arranged in a matrix-like manner in columns C and rows R.
  • Each of the lead frames 3 comprises two lead frame parts 34, 38. Differently than shown, the lead frames may also have more than two lead frame parts 34, 38.
  • the smaller lead frame parts 34 are integrally connected to one another via connecting webs 6e.
  • the ladder frame parts 34, 38 are connected to one another via the connecting webs 6a and optionally via the connecting webs 6b.
  • mechanical connections via the connecting webs 6c may optionally additionally be present.
  • Rows R and columns C are each electrical test contacts 29a, 29b. With a peripheral edge of the
  • Leadframe composite 2 with an optional further processing
  • Test contact 29c in a corner the test contacts 29a, 29b may be contacted via the connecting webs 6d.
  • Test contacts 29a, 29b preferably at both an end and at a beginning of the respective columns C and R lines. In this case, a four-point measurement of later attached optoelectronic semiconductor devices is possible. Just as illustrated, it is possible that the connecting webs 6 a for better mechanical stabilization of the
  • Lead frame composite 2 along the columns C are formed continuously and not through gaps to the
  • FIG. 1B schematically illustrates further method steps.
  • electrical connection means 4 are attached in the form of bonding wires.
  • the connecting means 4 bridge the connecting webs 6e and connect the
  • a potting body 50 is created, not drawn in Figure 1B.
  • the lead frame parts 34, 38 and the connecting webs are mechanically interconnected.
  • connecting webs in particular the connecting webs 6b, 6c, interrupted and / or removed, as well as the
  • FIG. 1 A plan view of the lead frame composite 2 with the potting body 50 is shown in Figure IC.
  • test contacts 29a, 29b are temporarily electrically contacted via a test tool 90, for example in the form of needle contacts or pogo pins.
  • Lead frame composite 2 independently electrically, thermally and / or optically testable and characterizable.
  • a further embodiment of the leadframe composite 2 is shown in a perspective plan view in FIG. 2A and in a detail section in FIG. 2B.
  • the connecting webs 6a extend, interrupted by the along the rows R extending connecting webs 6e, along the columns C.
  • Diagonal direction are connecting webs 6d available. All connecting webs preferably have a smaller thickness than the lead frame parts 34, 38. The average thickness of the connecting webs is in particular between 30% and 70% of the average thickness of the lead frame parts 34, 38.
  • the connecting webs 6a, 6e, 6f extend from the upper side 25 not up to the top 25 opposite
  • the connecting webs 6a are electrically connected in series via the connecting means 4.
  • the potting body 50 is attached.
  • the potting body 50 covers the
  • Connecting means 4 and all connecting webs In Figure 2D, the already created potting body 50 is not shown.
  • the connecting webs 6b, 6c, 6d located on the underside 20 are removed as shown in FIG. 2D, for example via a photo masking and subsequent etching or else via sawing, scribing, grinding or abrasion by exposure to radiation, for example laser ablation.
  • FIG. 2E A detailed view of the leadframe composite 2 according to FIG. 2D is also shown in FIG. 2E.
  • the light-emitting diode chips 8 and the bonding wires 9 are applied.
  • FIG. 2G illustrates the dicing to the semiconductor components 1 along the dicing regions 10.
  • Connecting webs 6a and the connecting means 4 are each completely or partially removed in the separation.
  • the resulting semiconductor devices 1 are in one
  • Lead frame parts 34, 38 are each of a round
  • the semiconductor device 1 Surrounding material of the housing body 5. With the bottom 20, the semiconductor device 1 is surface mountable. Of the
  • Light-emitting diode chip 8 is preferably located centrally in the recess 58. Differently than shown, side walls of the recess 58 may be covered with a reflective material and / or with a material of the lead frame parts 34, 38.
  • the connecting means 4 is exposed and is surrounded all around by a material of the housing body 5, in plan view of the
  • the connecting means 4 is
  • Bottom 20 of the semiconductor device 1 are several
  • Notches can be seen, which extend to the side surface 54. These notches are cavities that were filled before removal from the connecting webs 6b, 6c, 6d.
  • FIGS. 3 and 4 show further exemplary embodiments of the leadframe composite 2, before removal and / or Breaking at least a part of the connecting webs 6, shown in plan views.
  • the connecting webs 6 and the lead frame parts 34, 38 and the test contacts 29 are
  • Test contacts 29 along the columns C and along the rows R corresponds to a mean period length of the lead frame 3, see Figure 3. According to Figure 4, a period length of the test contacts 29 is different from the lead frame 3. This makes it possible, equal grid of test needles or test pins when testing the lead frame assembly 2 also at
  • Embodiments including 1 mm and 6 mm, in particular at about 2.5 mm.
  • An average width of the individual connecting webs is, for example, approximately 100 ⁇ m.
  • the connecting means 4 may be gold bonding wires with a mean diameter in the range of several tens of microns. As in all other embodiments, the
  • lead frame assembly 2 has lateral dimensions of approximately 70mm x 250mm.
  • the lead frame composite 2 may be coated on the upper side 25 and / or on the underside 20 partially or completely with nickel, palladium, gold and / or silver, even in multiple layers. A thickness of
  • Lead frame composite 2 perpendicular to the top 25, is preferably between 150 and 150 ⁇ ⁇ ,
  • FIG. 5 shows an embodiment of the invention
  • Lead frame composite 2 shown after attaching the additional electrical connection means 4, after breaking the connecting webs 6 and after attaching the not shown in Figure 5 potting body 50.
  • each protection diodes 7 mounted to protect against damage from electrostatic discharges.
  • the connecting means 4b along the columns C are respectively above upper sides of the protective diodes 7, the
  • the lead frames are each from the bottom 20 and from the top 25 ago
  • the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20. According to FIG. 6A, the lead frame parts 34, 38 project beyond the housing body 5 on the underside 20.
  • the lead frame parts 34, 38 and the housing body 5 have partially oblique side surfaces and / or indentations on the underside 20. Unlike drawn, the side surfaces of the lead frame parts 34, 38 and the housing body 5 may also be smooth and oriented perpendicular to the bottom 20.
  • Wavelength conversion element 82 attached.
  • a radiation generated by the LED chips 8 partially or
  • the recess 58 is optionally filled with a filling 85 partially or completely.
  • optical properties of the semiconductor device 1 can be adjustable.
  • the filling 85 comprises
  • the filling 85 may also be shaped like a lens.
  • Wavelength conversion elements 82 and / or fillings 85 can also be present in all other exemplary embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und umfasst die Schritte: - Bereitstellen eines Leiterrahmenverbunds (2) mit einer Vielzahl von Leiterrahmen (3) für die Halbleiterbauteile (1), wobei der Leiterrahmenverbund (2) an einer Oberseite (25) mehrere Testkontakte (29) umfasst, wobei der Oberseite (25) eine Unterseite (20) gegenüberliegt, die zu einer Oberflächenmontage des Halbleiterbauteils (1) eingerichtet ist, - Erstellen eines Vergusskörpers (50) für Gehäusekörper (5) der einzelnen Halbleiterbauteile (1), und - elektrisches Testen der Halbleiterbauteile (1) vor einem Vereinzeln, wobei das Testen beinhaltet, die Testkontakte (29) mindestens zeitweise an der Oberseite (25) elektrisch zu kontaktieren.

Description

Beschreibung
Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen, Leiterrahmenverbund und
optoelektronisches Halbleiterbauteil
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterbauteils angegeben. Darüber hinaus wird ein Leiterrahmenverbund sowie ein
optoelektronisches Halbleiterbauteil angegeben.
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung optoelektronischer Halbleiterbauteile anzugeben, wobei mit dem Verfahren eine hohe Ausbeute erzielbar ist.
Gemäß zumindest einer Ausführungsform des Verfahrens
beinhaltet dieses den Schritt des Bereitstellens eines
Leiterrahmenverbunds. Der Leiterrahmenverbund beinhaltet eine Vielzahl von Leiterrahmen. Bevorzugt ist jeder der
Leiterrahmen des Leiterrahmenverbunds für eines der
herzustellenden Halbleiterbauteile vorgesehen.
Gemäß zumindest einer Ausführungsform des Verfahrens weist jeder der Leiterrahmen mindestens zwei oder genau zwei oder mindestens drei oder genau drei Leiterrahmenteile auf. Über die einzelnen Leiterrahmenteile des Leiterrahmens ist das optoelektronische Halbleiterbauteil, für das der
entsprechende Leiterrahmen bestimmt ist, elektrisch
kontaktierbar und verschaltbar .
Gemäß zumindest einer Ausführungsform des Verfahrens
beinhaltet dieses den Schritt des Erstellens eines
Vergusskörpers für Gehäusekörper der einzelnen Halbleiterbauteile. Insbesondere wird der Vergusskörper über ein Spritzgießen, ein Spritzpressen, ein Gießen oder ein Pressen hergestellt. Insbesondere wird der Vergusskörper über so genanntes Transfer Molding erzeugt. Auch ist ein Erstellen des Vergusskörpers beispielsweise mittels Injection Molding, Liquid Transfer Molding oder Compression Molding möglich.
Gemäß zumindest einer Ausführungsform verbindet der
Vergusskörper die einzelnen Leiterrahmenteile eines
Leiterrahmens mechanisch miteinander. Ist der
Leiterrahmenverbund sowie der Vergusskörper sodann zu den einzelnen Halbleiterbauteilen vereinzelt, so sind die
Leiterrahmenteile dann mechanisch über den Gehäusekörper, insbesondere ausschließlich über den Gehäusekörper,
mechanisch miteinander fest verbunden. Mit anderen Worten kann es sich bei dem Gehäusekörper um die das
Halbleiterbauteil mechanisch stützende, tragende und
zusammenhaltende Komponente handeln. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Testens der Halbleiterbauteile. Das Testen ist insbesondere ein elektrisches Testen und kann alternativ oder zusätzlich auch ein optisches und/oder thermisches Testen sein. Beispielsweise werden bei dem Testen elektrische Eigenschaften wie Widerstände oder eine Strom-Spannungs- Charakteristik getestet. Ebenso können die jeweiligen
Halbleiterbauteile elektrisch betrieben werden, sodass eine Abstrahl-Charakteristik oder eine thermische Charakteristik der Halbleiterbauteile testbar ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Schritt des Testens vor einem Vereinzeln des
Leiterrahmenverbunds sowie des Vergusskörpers zu den einzelnen Halbleiterbauteilen durchgeführt. Mit anderen
Worten kann das Testen im Leiterrahmenverbund erfolgen.
Gemäß zumindest einer Ausführungsform des Verfahrens werden vor dem Testen auf den einzelnen Leiterrahmen des
Leiterrahmenverbunds elektrische Bauteile wie Schutzdioden gegen Schäden vor elektrostatischer Entladung oder
optoelektronische Halbleiterchips wie Leuchtdiodenchips aufgebracht. Beim Testen ist dann insbesondere eine Kontrolle der Verschaltung und/oder die Funktionstüchtigkeit der
Schutzdioden oder der optoelektronischen Halbleiterchips möglich .
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Leiterrahmenverbund mehrere Testkontakte auf. Die
Testkontakte sind an einer Oberseite des Leiterrahmenverbunds frei zugänglich. Die Oberseite liegt hierbei einer Unterseite des Leiterrahmenverbunds gegenüber. Die Unterseite ist insbesondere diejenige Seite des Leiterrahmenverbunds, die bei dem fertig hergestellten Halbleiterbauteil zu einer
Oberflächenmontage eingerichtet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens
beinhaltet das Testen, an den Testkontakten an der Oberseite mindestens zeitweise einen elektrischen Kontakt, insbesondere mit einem Testwerkzeug, herzustellen. Beispielsweise werden die Testkontakte an der Oberseite zeitweise über Nadeln oder so genannte Pogo-Pins kontaktiert. Alternativ ist es möglich, dass die Testkontakte permanent zum Beispiel über Bonddrähte kontaktiert sind. In mindestens einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und umfasst mindestens die folgenden Schritte:
- Bereitstellen eines Leiterrahmenverbunds mit einer Vielzahl von Leiterrahmen für die Halbleiterbauteile, wobei der
Leiterrahmenverbund mehrere Testkontakte umfasst, die an einer Oberseite des Leiterrahmenverbunds frei zugänglich sind, und wobei der Oberseite eine Unterseite gegenüberliegt, die zu einer Oberflächenmontage des Halbleiterbauteils eingerichtet ist,
- Erstellen eines Vergusskörpers für Gehäusekörper der einzelnen Halbleiterbauteile, wobei der Vergusskörper
Leiterrahmenteile der einzelnen Leiterrahmen mechanisch miteinander verbindet, und
- elektrisches Testen der Halbleiterbauteile vor dem
Vereinzeln, wobei das Testen beinhaltet, die Testkontakte mindestens zeitweise an der Oberseite elektrisch zu
kontaktieren . Bevorzugt werden die einzelnen Verfahrensschritte in der angegebenen Reihenfolge durchgeführt. Eine hiervon
abweichende Reihenfolge ist alternativ ebenso möglich.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem hergestellten optoelektronischen Halbleiterbauteil um ein
QFN-Bauteil, wobei QFN für Quad Fiat No Leads steht. Solche Bauteile sind oberflächenmontierbar .
Gemäß zumindest einer Ausführungsform sind die Leiterrahmen matrixartig oder array-artig in dem Leiterrahmenverbund angeordnet. Ein solches Design des Leiterrahmenverbunds wird auch als MAP-Design bezeichnet. Bei QFN-Halbleiterbauteilen wie QFN-LEDs wird oft ein halb geätzter Leiterrahmen oder Leiterrahmenverbund verwendet. Im Leiterrahmenverbund sind die Leiterrahmen für die
Halbleiterbauteile mit ihrem jeweiligen Nachbarn elektrisch leitend über Verbindungsstege verbunden. Nachdem
optoelektronische Halbleiterchips wie Leuchtdiodenchips an den einzelnen Leiterrahmen montiert und elektrisch
kontaktiert sind, sind diese dann kurzgeschlossen. Ein
Funktionstest oder eine Verschaltung der Bauteile vor einem Vereinzeln ist daher nicht möglich.
Durch die zusätzlichen Testkontakte lassen sich die einzelnen Halbleiterbauteil noch im Leiterrahmenverbund von der
Oberseite her testen. Fehler etwa in der Verschaltung sind daher frühzeitig und bereits vor dem Vereinzeln erkennbar. Dadurch ist eine Prozessausbeute steigerbar.
Gemäß zumindest einer Ausführungsform sind die Leiterrahmen und/oder die Leiterrahmenteile mindestens zum Teil über Verbindungsstege des Leiterrahmenverbunds elektrisch und zumindest zeitweise mechanisch miteinander verbunden. Die Verbindungsstege sind bevorzugt aus dem gleichen Material gebildet wie die Leiterrahmen und die Leiterrahmenteile.
Insbesondere sind die Verbindungsstege einstückig mit den
Leiterrahmen und Leiterrahmenteilen aus demselben Metallblech gefertigt. Die Verbindungsstege haben in dem fertig
hergestellten Halbleiterbauteil bevorzugt keine elektrische und mechanische Funktion mehr.
Gemäß zumindest einer Ausführungsform des Verfahrens sind die Leiterrahmen und/oder die Leiterrahmenteile mindestens zum Teil jeweils mit den Testkontakten in dem Leiterrahmenverbund durch die Verbindungsstege elektrisch miteinander verbunden, Insbesondere ist jeder der Testkontakte mit genau einem der Leiterrahmenteile oder mit genau einem der Verbindungsstege unmittelbar elektrisch verbunden. Die unmittelbare
elektrische Verbindung kann durch ein Material des
Leiterrahmenverbunds selbst erfolgen oder auch durch ein elektrisches Verbindungsmittel wie einem Bonddraht.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Leiterrahmenverbund um ein einstückiges Werkstück. Alle
Leiterrahmen sowie weitere Komponenten des
Leiterrahmenverbunds wie die Leiterrahmenteile und die
Verbindungsstege hängen dann einstückig zusammen.
Beispielsweise sind die einzelnen Leiterrahmen und weiteren Bestandteile des Leiterrahmenverbunds durch ein Stanzen oder ein Schneiden aus einem metallischen Blech geformt.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Anbringens von zusätzlichen elektrischen
Verbindungsmitteln zwischen benachbarten Leiterrahmen
und/oder zwischen benachbarten Leiterrahmenteilen und/oder zwischen benachbarten Verbindungsstegen auf. Bei den
Verbindungsmitteln handelt es sich beispielsweise um
elektrisch leitende Bänder, elektrisch leitende Brücken oder, besonders bevorzugt, um Bonddrähte. Die Verbindungsmittel sind von dem Leiterrahmenverbund verschieden und nicht einstückig mit diesem hergestellt. Insbesondere sind die Verbindungsmittel nicht aus demselben Werkstoff geformt wie der Leiterrahmenverbund.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem hergestellten Halbleiterbauteil um ein oberflächenmontierbares Bauteil, auch als SMD, kurz für
Surface Mountable Device, bezeichnet.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt der Schritt des Erstellens des Vergusskörpers nach dem
Schritt des Anbringens der elektrischen Verbindungsmittel. Insbesondere werden die elektrischen Verbindungsmittel in ein Material des Vergusskörpers eingebettet. Nach dem Schritt des Erstellens des Vergusskörpers sind dann die elektrischen Verbindungsmittel bevorzugt nicht mehr frei zugänglich.
Gemäß zumindest einer Ausführungsform beinhaltet das
Verfahren den Schritt des Entfernens und/oder Unterbrechens mindestens eines Teils der Verbindungsstege. Das Entfernen und/oder Unterbrechen der Verbindungsstege erfolgt bevorzugt durch eine Wegnahme von Material des Leiterrahmenverbunds. Beispielsweise geschieht dies durch Ätzen, Sägen, Schleifen und/oder Materialabtrag durch Strahlung wie Laserablation oder Laserschneiden. Auch kann das Unterbrechen der
Verbindungsstege durch ein Stanzen oder ein Biegen und/oder Abreißen, zum Beispiel mittels eines Meißels, erfolgen. Es ist möglich, dass alle Verbindungsstege unterbrochen oder entfernt werden. Bevorzugt wird jedoch lediglich ein Teil der Verbindungsstege unterbrochen oder entfernt.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt der Schritt des Entfernens und/oder Unterbrechens mindestens eines Teils der Verbindungsstege nach dem Erstellen des
Vergusskörpers. Es ist also möglich, dass die
Verbindungsstege erst unterbrochen werden, nachdem der
Leiterrahmenverbund durch den Vergusskörper mechanisch stabilisiert ist. Gemäß zumindest einer Ausführungsform des Verfahrens
beinhaltet dieses den Schritt des Entfernens der Testkontakte nach dem Testen. Insbesondere werden bei dem Vereinzeln zu den Halbleiterbauteilen die Testkontakte von den
Halbleiterbauteilen abgetrennt, beispielsweise mittels Sägen.
Gemäß zumindest einer Ausführungsform des Verfahrens stehen, nach dem Schritt des Entfernens oder Unterbrechens mindestens eines Teils der Verbindungsstege, die Leiterrahmenteile innerhalb eines Leiterrahmens nicht mehr in unmittelbarem elektrischen Kontakt miteinander. Dies kann bedeuten, dass zwischen den einzelnen Leiterrahmenteilen keine einstückige, elektrisch leitende Materialverbindung besteht.
Beispielsweise sind die Leiterrahmenteile innerhalb der
Leiterrahmen jeweils nur über elektrische Bauteile wie die optoelektronischen Halbleiterchips mittelbar elektrisch miteinander verbunden. Insbesondere ist entlang einer
Stromflussrichtung zwischen den Leiterrahmenteilen innerhalb eines Leiterrahmens mindestens ein pn-Übergang angeordnet.
Gemäß zumindest einer Ausführungsform des Verfahrens sind erste der Leiterrahmenteile elektrisch zu Spalten und zweite der Leiterrahmenteile elektrisch zu Zeilen verschaltet.
Beispielsweise sind die optoelektronischen Halbleiterchips jeweils mindestens oder nur auf den ersten Leiterrahmenteilen angebracht. Die Schutzdioden können auf den zweiten
Leiterrahmenteilen angebracht sein. Bevorzugt ist jeder der Leiterrahmen genau einer der Spalten und genau einer der Zeilen eineindeutig zugeordnet. Benachbarte Zeilen sind bevorzugt voneinander elektrisch isoliert, ebenso wie
benachbarte Spalten. Durch Kontaktieren einer der Zeilen und einer der Spalten ist dann ein Halbleiterchip an einem Kreuzungspunkt zwischen dieser Zeile und dieser Spalte elektrisch betreibbar.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst jede der Zeilen und jede der Spalten mindestens einen der
Testkontakte. Bevorzugt umfasst jede der Zeilen und jede der Spalten genau einen oder genau zwei der Testkontakte, wobei sich die Testkontakte besonders bevorzugt jeweils an einem Ende und an einem Beginn jeder der Zeilen und jeder der
Spalten befinden. Die Testkontakte können mit einem ersten und einem letzten der Leiterrahmenteile und/oder der
Verbindungsstege der jeweiligen Zeilen und Spalten
unmittelbar elektrisch verbunden sein. Alternativ hierzu ist es auch möglich, dass sich die
Testkontakte nicht an einem Anfang und/oder an einem Ende der jeweiligen Zeilen und Spalten befinden, sondern dass die Testkontakte teilweise oder vollständig innerhalb der Zeilen und Spalten angebracht sind. In diesem Fall befinden sich beiderseits der Testkontakte die Leiterrahmenteile und/oder die Verbindungsstege.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens von Schutzdioden gegen Schäden durch elektrostatische Entladungen, kurz ESD-Schutzdioden . Bevorzugt wird dieser Schritt vor dem Erstellen des
Vergusskörpers durchgeführt. Die Schutzdioden werden beim Erstellen des Vergusskörpers bevorzugt von dem Vergusskörper überdeckt und/oder in ein Material des Vergusskörpers eingebettet. Insbesondere sind die Schutzdioden nach dem Erstellen des Vergusskörpers nicht mehr frei zugänglich. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens von optoelektronischen
Halbleiterchips wie Leuchtdiodenchips je auf einem der
Leiterrahmenteile oder je auf mehreren der Leiterrahmenteile von einem der Leiterrahmen. Beispielsweise werden die
Halbleiterchips auf ein erstes der Leiterrahmenteile
aufgeklebt oder aufgelötet und dann insbesondere mit Hilfe eines Bonddrahts elektrisch mit einem zweiten der
Leiterrahmenteile verbunden. Alternativ hierzu kann es sich bei den Halbleiterchips um so genannte Flip-Chips handeln. Eine elektrische Verbindung zwischen den beiden
Leiterrahmenteilen erfolgt dann bevorzugt über den
Halbleiterchip selbst. Der Schritt des Anbringens der
Halbleiterchips erfolgt bevorzugt nach dem Erstellen des Vergusskörpers und vor dem Vereinzeln zu den
Halbleiterbauteilen.
Gemäß zumindest einer Ausführungsform werden die
Leuchtdiodenchips oder die Schutzdioden zeilenweise und spaltenweise einzeln und unabhängig voneinander bestromt. Bei dem Testen kann es sich um eine Vierleitermessung handeln, englisch four-terminal sensing.
Gemäß zumindest einer Ausführungsform des Verfahrens sind die Schutzdioden jeweils entlang der Spalten auf jedem zweiten der Leiterrahmenteile angebracht. Bei diesen
Leiterrahmenteilen handelt es sich insbesondere um die kleineren Leiterrahmenteile der Leiterrahmen, wobei es ebenso möglich ist, dass sich die Schutzdioden auf den größeren Leiterrahmenteilen befinden oder dass die Leiterrahmenteile eines Leiterrahmens gleich groß sind. Dass die Schutzdioden auf jedem zweiten der Leiterrahmenteile längs der Spalten angebracht sind, kann bedeuten, dass größere Leiterrahmenteile und kleinere Leiterrahmenteile entlang der Spalten abwechselnd aufeinander folgen und dass auf jedem der kleineren Leiterrahmenteile eine der Schutzdioden angebracht ist .
Gemäß zumindest einer Ausführungsform des Verfahrens stehen alle oder mindestens ein Teil der Verbindungsmittel, die entlang der Spalte mit den Schutzdioden verlaufen, nicht in unmittelbarem elektrischen Kontakt mit den
Leiterrahmenteilen, auf denen die Schutzdioden aufgebracht sind. Insbesondere sind diese Verbindungsmittel an einer dem Leiterrahmenteil abgewandten Oberteil der Schutzdioden aufgebracht. Eine elektrische Verbindung zwischen diesen Verbindungsmitteln und dem entsprechenden Leiterrahmenteil erfolgt somit nur indirekt über die Schutzdiode.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Verbindungsmittel, die insbesondere jeweils Bonddrähte sind, beim Vereinzeln teilweise oder vollständig entfernt. Es ist hierbei möglich, dass lediglich ein Teil der
Verbindungsmittel vollständig oder teilweise entfernt wird oder auch, dass alle der Verbindungsmittel teilweise oder vollständig entfernt werden. Gemäß zumindest einer Ausführungsform des Verfahrens kommen diejenigen der Verbindungsstege, die von dem Schritt des Entfernens oder des Unterbrechens eines Teils der
Verbindungsstege nicht betroffen sind, an einer den
Verbindungsmitteln abgewandten Unterseite des
Leiterrahmenverbunds mit einem Material des Vergusskörpers in Berührung. Mit anderen Worten sind diese nicht entfernten und nicht unterbrochenen Verbindungsstege von der Unterseite des Leiterrahmenverbunds zurückgesetzt. Die Unterseite ist hierbei diejenige Seite, die zur Montage der vereinzelten Halbleiterbauteile vorgesehen ist. Es ist insbesondere möglich, dass, in einer Ebene senkrecht zur Unterseite, die nicht unterbrochenen und nicht entfernten Verbindungsstege ringsum von dem Material des Vergusskörpers umgeben werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird mindestens ein Teil der Leiterrahmenteile, insbesondere alle Leiterrahmenteile, in Draufsicht auf die Unterseite gesehen nach dem Schritt des Vereinzeins jeweils ringsum von einem Material des Vergusskörpers umgeben. Mit anderen Worten stehen die Leiterrahmenteile dann nicht in Kontakt zu
Seitenflächen des Vergusskörpers und reichen nicht bis an die Seitenflächen heran.
Darüber hinaus wird ein Leiterrahmenverbund angegeben. Der Leiterrahmenverbund wird in einem Verfahren eingesetzt, wie in Verbindung mit mindestens einer der oben genannten
Ausführungsformen angegeben. Merkmale des
Leiterrahmenverbunds sind daher auch für das Verfahren offenbart und umgekehrt.
In mindestens einer Ausführungsform weist der
Leiterrahmenverbund eine Vielzahl von einzelnen Leiterrahmen auf. Der Leiterrahmenverbund ist einstückig geformt und die Leiterrahmen sind matrixartig in dem Leiterrahmenverbund angeordnet. Jeder der Leiterrahmen ist für ein
Halbleiterbauteil vorgesehen. Die Leiterrahmen umfassen je mindestens ein erstes Leiterrahmenteil und mindestens ein zweites Leiterrahmenteil. Mindestens die ersten
Leiterrahmenteile sind dazu vorgesehen, dass darauf ein optoelektronischer Halbleiterchip wie ein Leuchtdiodenchip angebracht wird. Die einzelnen Leiterrahmen und/oder Leiterrahmenteile sind mindestens zum Teil elektrisch
miteinander über Verbindungsstege verbunden. Ferner weist der Leiterrahmenverbund Testkontakte auf, die außerhalb der matrixartig angeordneten Leiterrahmen jeweils mindestens an einem Ende und/oder an einem Beginn der Spalten und Zeilen angeordnet sind. Dass sich die Testkontakte außerhalb der matrixartigen Anordnung befinden, kann bedeuten, dass die Testkontakte die matrixartige Anordnung rahmenartig umgeben und sich keine der Testkontakte innerhalb der matrixartigen Anordnung befinden.
Gemäß zumindest einer Ausführungsform des
Leiterrahmenverbunds sind die Testkontakte jeweils elektrisch leitend mit den Leiterrahmenteilen an einem Rand der
matrixartigen Anordnung verbunden. Die Testkontakte können also elektrisch leitend jeweils mit den äußersten
Leiterrahmen und/oder Leiterrahmenteilen und/oder
Verbindungsstegen des Leiterrahmenverbunds, insbesondere in einer jeder der Spalten und in einer jeder der Zeilen, verbunden sein.
Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben, das mit einem Verfahren, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben, aus einem angegebenen Leiterrahmenverbund hergestellt ist. Merkmale des Verfahrens und des
Leiterrahmenverbunds sind auch für das Halbleiterbauteil offenbart und umgekehrt. In mindestens einer Ausführungsform weist das
Halbleiterbauteil einen Leiterrahmen mit mindestens einem ersten und mit mindestens einem zweiten Leiterrahmenteil auf. Ebenso beinhaltet das Halbleiterbauteil einen oder mehrere optoelektronische Halbleiterchips wie Leuchtdiodenchips. Der Halbleiterchip ist wenigstens auf dem ersten Leiterrahmenteil mechanisch befestigt. Ein Gehäusekörper verbindet die
Leiterrahmenteile mechanisch miteinander und weist eine
Ausnehmung auf, in der der Halbleiterchip angebracht ist. Es umfasst das Halbleiterbauteil mindestens ein elektrisches Verbindungsmittel in Form eines Bonddrahts. Das elektrische Verbindungsmittel steht mit dem Halbleiterchip höchstens in mittelbarem elektrischen Kontakt. Insbesondere stehen der Halbleiterchip und das Verbindungsmittel nicht in einem unmittelbaren Kontakt zueinander und berühren sich nicht.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist dieses eine Montageseite auf, die zur Montage des
Halbleiterbauteils vorgesehen ist. Die Leiterrahmenteile sind ausschließlich an der Montageseite zur Montage zugänglich. Insbesondere ragen die Halbleiterbauteile nur an der
Montageseite aus dem Gehäusekörper heraus oder schließen nur an der Montageseite bündig mit dem Gehäusekörper ab.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist das Verbindungsmittel an einer oder an mehreren,
insbesondere gegenüberliegenden Seitenflächen des
Gehäusekörpers frei zugänglich. Bevorzugt liegt an mindestens einer Seitenfläche ein Material des Verbindungsmittels frei und ist nicht von einem Material des Gehäusekörpers bedeckt.
Gemäß zumindest einer Ausführungsform ist, in Draufsicht auf die Seitenfläche gesehen, das freiliegende Verbindungsmittel ringsum von einem Material des Gehäusekörpers umgeben. Mit anderen Worten befindet sich das Verbindungsmittel nicht an einem Rand sondern innerhalb der Seitenfläche. Nachfolgend wird ein hier beschriebenes Verfahren sowie ein hier beschriebener Leiterrahmenverbund und ein hier
beschriebenes Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei keine maßstäblichen
Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein. Es zeigen:
Figuren 1 und 2 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen
Verfahren zur Herstellung von hier beschriebenen optoelektronischen Halbleiterbauteilen,
Figuren 3 bis 5 schematische Draufsichten von
Ausführungsbeispielen von hier beschriebenen
Leiterrahmenverbünden für hier beschriebene optoelektronische Halbleiterbauteile, und
Figur 6 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen.
In Figur 1A ist ein erster Schritt eines Verfahrens zur
Herstellung eine optoelektronischen Halbleiterbauteils 1 schematisch illustriert. Gemäß dem Verfahrensschritt nach Figur 1A wird ein Leiterrahmenverbund 2 bereitgestellt. Der Leiterrahmenverbund 2 umfasst eine Vielzahl von Leiterrahmen 3, die matrixartig in Spalten C und Zeilen R angeordnet sind. Jeder der Leiterrahmen 3 umfasst zwei Leiterrahmenteile 34, 38. Anders als dargestellt, können die Leiterrahmen auch mehr als zwei Leiterrahmenteile 34, 38 aufweisen.
Entlang der Zeilen R sind die kleineren Leiterrahmenteile 34 über Verbindungsstege 6e einstückig elektrisch miteinander verbunden. Entlang der Spalten C sind die Leiterrahmenteile 34, 38 über die Verbindungsstege 6a und optional über die Verbindungsstege 6b miteinander verbunden. Entlang der Zeilen R können optional zusätzlich mechanische Verbindungen über die Verbindungsstege 6c vorhanden sein. An einem Ende der
Zeilen R und der Spalten C befinden sich jeweils elektrische Testkontakte 29a, 29b. Mit einem umlaufenden Rand des
Leiterrahmenverbunds 2 mit einem optionalen weiteren
Testkontakt 29c in einer Ecke können die Testkontakte 29a, 29b über die Verbindungsstege 6d kontaktiert sein.
Anders als in Figur 1A dargestellt, befinden sich die
Testkontakte 29a, 29b bevorzugt sowohl an einem Ende als auch an einem Beginn der jeweiligen Spalten C und Zeilen R. In diesem Fall ist eine Vierpunktmessung der später angebrachten optoelektronischen Halbleiterbauteile möglich. Ebenso anders als dargestellt ist es möglich, dass die Verbindungsstege 6a zur besseren mechanischen Stabilisierung des
Leiterrahmenverbunds 2 entlang der Spalten C durchgehend geformt sind und nicht durch Lücken hin zu den
Verbindungsstegen 6e entlang der Zeilen R unterbrochen sind.
In Figur 1B sind weitere Verfahrensschritte schematisch dargestellt. Zuerst werden elektrische Verbindungsmittel 4 in Form von Bonddrähten angebracht. Die Verbindungsmittel 4 überbrücken die Verbindungsstege 6e und verbinden die
Verbindungsstege 6a entlang der Zeilen C elektrisch
miteinander. Nachfolgend wird ein Vergusskörper 50 erstellt, in Figur 1B nicht gezeichnet. Über den Vergusskörper 50, vergleiche Figur IC, werden die Leiterrahmenteile 34, 38 sowie die Verbindungsstege mechanisch miteinander verbunden. In einem weiteren Verfahrensschritt wird ein Teil der
Verbindungsstege, insbesondere die Verbindungsstege 6b, 6c, unterbrochen und/oder entfernt, ebenso wie die
Verbindungsstege 6d. Je nach Ausgestaltung des gemäß Figur 1A bereitgestellten Leiterrahmenverbunds 2 ist dieser
Verfahrensschritt optional.
In einem weiteren Verfahrensschritt, bevorzugt nachdem der Vergusskörper 50 erstellt und nachdem die optionalen
Verbindungsstege 6b, 6c, 6d entfernt sind, werden an den größeren, ersten Leiterrahmenteilen 38 optoelektronische
Halbleiterchips 8, bevorzugt Leuchtdiodenchips, angebracht, beispielsweise über ein Löten oder Kleben. Über Bonddrähte 9 werden die Leuchtdiodenchips 8 mit den kleineren, zweiten Leiterrahmenteilen 34 elektrisch verbunden. Eine Draufsicht auf den Leiterrahmenverbund 2 mit dem Vergusskörper 50 ist in Figur IC dargestellt.
In Figur 1D ist ein Schnitt entlang der Linie D-D in Figur IC gezeigt. In den Figuren IC und 1D sind Vereinzelungsbereiche 10, entlang derer eine Vereinzelung beispielsweise mittels Sägens erfolgt, durch Strich-Linien angedeutet. Gemäß Figur 1D werden die Testkontakte 29a, 29b über ein Testwerkzeug 90, beispielsweise in Form von Nadelkontakten oder Pogo-Pins, zeitweise elektrisch kontaktiert. Durch die elektrische
Verschaltung zu Zeilen R und Spalten C, die jeweils einzeln bestrombar sind, sind die Leuchtdiodenchips 8 dann im
Leiterrahmenverbund 2 unabhängig voneinander elektrisch, thermisch und/oder optisch testbar und charakterisierbar. Eine weitere Ausführungsform des Leiterrahmenverbunds 2 ist in einer perspektivischen Draufsicht in Figur 2A und in einem Detailausschnitt in Figur 2B gezeigt. Entlang der Spalten C sind benachbarte Leiterrahmen mit den Verbindungsstegen 6b miteinander verbunden. Die Verbindungsstege 6a verlaufen, unterbrochen durch die entlang der Zeilen R verlaufenden Verbindungsstege 6e, entlang der Spalten C. In einer
diagonalen Richtung sind Verbindungsstege 6d vorhanden. Alle Verbindungsstege weisen bevorzugt eine geringere Dicke auf als die Leiterrahmenteile 34, 38. Die mittlere Dicke der Verbindungsstege beträgt insbesondere zwischen einschließlich 30 % und 70 % der mittleren Dicke der Leiterrahmenteile 34, 38. Die Verbindungsstege 6a, 6e, 6f reichen von der Oberseite 25 nicht bis an die der Oberseite 25 gegenüberliegende
Unterseite 20 heran. Die Verbindungsstege 6b, 6c, 6d
schließen bündig mit der Unterseite 20 ab und reichen nicht bis an die Oberseite 25 heran. Gemäß der Figuren 2A und 2B sind die Verbindungsstege 6a über die Verbindungsmittel 4 elektrisch in Serie geschaltet.
Beim Verfahrensschritt gemäß Figur 2C wird der Vergusskörper 50 angebracht. Der Vergusskörper 50 überdeckt die
Verbindungsmittel 4 sowie alle Verbindungsstege. In Figur 2D ist der bereits erstellte Vergusskörper 50 nicht gezeigt. Die sich an der Unterseite 20 befindlichen Verbindungsstege 6b, 6c, 6d sind gemäß Figur 2D entfernt, beispielsweise über eine Fotomaskierung und über ein nachfolgendes Ätzen oder auch über ein Sägen, Ritzen, Schleifen oder über eine Abtragung durch Strahlungseinwirkung, beispielsweise Laserablation .
Eine Detailansicht des Leiterrahmenverbunds 2 gemäß Figur 2D ist auch in Figur 2E gezeigt. Beim Verfahrensschritt gemäß Figur 2F werden die Leuchtdiodenchips 8 und die Bonddrähte 9 angebracht. In Figur 2G ist das Vereinzeln zu den Halbleiterbauteilen 1 entlang der Vereinzelungsbereiche 10 illustriert. Die
Verbindungsstege 6a und die Verbindungsmittel 4 werden bei dem Vereinzeln jeweils vollständig oder teilweise entfernt.
Die resultierenden Halbleiterbauteile 1 sind in einer
perspektivischen Draufsicht in Figur 2H und in einer
perspektivischen Unteransicht in Figur 21 gezeigt. Die
Leiterrahmenteile 34, 38 sind jeweils ringsum von einem
Material des Gehäusekörpers 5 umgeben. Mit der Unterseite 20 ist das Halbleiterbauteil 1 oberflächenmontierbar . Der
Leuchtdiodenchip 8 befindet sich bevorzugt mittig in der Ausnehmung 58. Anders als dargestellt, können Seitenwände der Ausnehmung 58 mit einem reflektierenden Material und/oder mit einem Material der Leiterrahmenteile 34, 38 bedeckt sein.
An einer Seitenfläche 54 des Gehäusekörpers 5 liegt das Verbindungsmittel 4 frei und ist ringsum von einem Material des Gehäusekörpers 5 umgeben, in Draufsicht auf die
Seitenfläche 54 gesehen. Das Verbindungsmittel 4 ist
bevorzugt ein Relikt der Verschaltung zu den Spalten C und zu den Zeilen R während des Testens. In den fertigen
Halbleiterbauteilen 1 üben die Verbindungsmittel 4 keine elektrische oder mechanische Funktion mehr aus. An der
Unterseite 20 des Halbleiterbauteils 1 sind mehrere
Auskerbungen erkennbar, die an die Seitenfläche 54 reichen. Diese Auskerbungen sind Hohlräume, die vor dem Entfernen von den Verbindungsstegen 6b, 6c, 6d ausgefüllt waren.
In den Figuren 3 und 4 sind weitere Ausführungsbeispiele des Leiterrahmenverbunds 2, vor einem Entfernen und/oder Unterbrechen wenigstens eines Teils der Verbindungsstege 6, in Draufsichten gezeigt. Die Verbindungsstege 6 sowie die Leiterrahmenteile 34, 38 und die Testkontakte 29 sind
einstückig, beispielsweise aus einem Kupferblech über Stanzen oder Schneiden gefertigt. Eine mittlere Periodenlänge der
Testkontakte 29 entlang der Spalten C und entlang der Zeilen R entspricht einer mittleren Periodenlänge der Leiterrahmen 3, siehe Figur 3. Gemäß Figur 4 ist eine Periodenlänge der Testkontakte 29 eine andere als der Leiterrahmen 3. Hierdurch ist es möglich, gleiche Raster von Testnadeln oder Testpins beim Testen des Leiterrahmenverbunds 2 auch bei
unterschiedlichen Abmessungen der einzelnen Leiterrahmen 3 zu verwenden . Eine mittlere Periodenlänge und/oder mittlere laterale
Abmessungen der einzelnen Leiterrahmen 3 liegen
beispielsweise, wie auch in allen anderen
Ausführungsbeispielen, zwischen einschließlich 1 mm und 6 mm, insbesondere bei ungefähr 2,5 mm. Eine mittlere Breite der einzelnen Verbindungsstege beträgt beispielsweise ungefähr 100 μιη. Bei dem Verbindungsmittel 4 kann es sich um Gold- Bonddrähte mit einem mittleren Durchmesser im Bereich von einigen zehn Mikrometern handeln. Wie auch in allen anderen Ausführungsbeispielen weist der
Leiterrahmenverbund 2 zum Beispiel laterale Abmessungen von ungefähr 70 mm x 250 mm auf. Der Leiterrahmenverbund 2 kann an der Oberseite 25 und/oder an der Unterseite 20 teilweise oder ganzflächig mit Nickel, Palladium, Gold und/oder Silber, auch mehrlagig, beschichtet sein. Eine Dicke des
Leiterrahmenverbunds 2, senkrecht zu der Oberseite 25, liegt bevorzugt zwischen einschließlich 150 μιη und 400 μιτι,
insbesondere bei ungefähr 200 μιη. In Figur 5 ist ein Ausführungsbeispiel des
Leiterrahmenverbunds 2 nach dem Anbringen der zusätzlichen elektrischen Verbindungsmittel 4, nach dem Unterbrechen der Verbindungsstege 6 sowie nach einem Anbringen des in Figur 5 nicht gezeichneten Vergusskörpers 50 gezeigt. An den
kleineren der Leiterrahmenteile 34 sind jeweils Schutzdioden 7 zum Schutz vor Schäden vor elektrostatischen Entladungen angebracht. Die Verbindungsmittel 4b entlang der Spalten C sind jeweils über Oberseiten der Schutzdioden 7, die den
Leiterrahmenteilen 34 abgewandt sind, nur mittelbar an den Leiterrahmenteilen 34 angebracht. Hierdurch sind Kurzschlüsse zwischen den Zeilen R und den Spalten C vermeidbar. In Figur 6 sind weitere Ausführungsbeispiele der
optoelektronischen Halbleiterbauteile 1 in
Schnittdarstellungen gezeigt. Die Leiterrahmen sind jeweils von der Unterseite 20 und von der Oberseite 25 her
bearbeitet, beispielsweise mittels Ätzen. Gemäß Figur 6A überragen die Leiterrahmenteile 34, 38 den Gehäusekörper 5 an der Unterseite 20. Gemäß Figur 6B schließen die
Leiterrahmenteile 34, 38 an der Unterseite 20 mit dem
Gehäusekörper 5 bündig ab. Gemäß der Figur 6 weisen die Leiterrahmenteile 34, 38 und der Gehäusekörper 5 teilweise schräge Seitenflächen und/oder Einkerbungen an der Unterseite 20 auf. Anders als gezeichnet, können die Seitenflächen der Leiterrahmenteile 34, 38 und des Gehäusekörpers 5 auch glatt und senkrecht zu der Unterseite 20 orientiert sein.
Optional ist auf dem Leuchtdiodenchips 8 ein
Wellenlängenkonversionselement 82 angebracht. Über das Wellenlängenkonversionselement 82 ist eine von den Leuchtdiodenchips 8 erzeugte Strahlung teilweise oder
vollständig in eine Strahlung einer anderen Wellenlänge umwandelbar. Die Ausnehmung 58 ist optional mit einer Füllung 85 teilweise oder vollständig ausgefüllt. Über die Füllung 85 können optische Eigenschaften des Halbleiterbauteils 1 einstellbar sein. Beispielsweise umfasst die Füllung 85
Streupartikel. Anders als dargestellt kann die Füllung 85 auch linsenförmig geformt sein. Derartige
Wellenlängenkonversionselemente 82 und/oder Füllungen 85 können auch in allen anderen Ausführungsbeispielen vorhanden sein .
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 056 708.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den Schritten:
- Bereitstellen eines Leiterrahmenverbunds (2) mit einer Vielzahl von Leiterrahmen (3) für die
Halbleiterbauteile (1),
- Erstellen eines Vergusskörpers (50) für Gehäusekörper (5) der einzelnen Halbleiterbauteile (1), wobei der Vergusskörper (50) Leiterrahmenteile (34, 38) der einzelnen Leiterrahmen (3) mechanisch miteinander verbindet, und
- elektrisches Testen der Halbleiterbauteile (1) vor einem Vereinzeln,
wobei
- der Leiterrahmenverbund (2) mehrere Testkontakte (29) umfasst, die an einer Oberseite (25) des
Leiterrahmenverbunds (2) frei zugänglich sind,
- eine der Oberseite (25) gegenüberliegende Unterseite (20) des Leiterrahmenverbunds (2) zu einer
Oberflächenmontage der Halbleiterbauteile (1)
eingerichtet ist, und
- das Testen beinhaltet, die Testkontakte (39)
mindestens zeitweise an der Oberseite (20) elektrisch zu kontaktieren.
2. Verfahren nach dem vorhergehenden Anspruch,
wobei die Leiterrahmen (3) je mindestens zwei oder genau zwei der Leiterrahmenteile (34, 38) umfassen und mindestens ein Teil der Leiterrahmenteile (34, 38) und mindestens ein Teil der Testkontakte (29) im
Leiterrahmenverbund (2) durch Verbindungsstege (6) elektrisch miteinander verbunden sind.
3. Verfahren nach dem vorhergehenden Anspruch,
das zusätzlich die folgenden Schritte umfasst:
- Anbringen von zusätzlichen elektrischen
Verbindungsmitteln (4) zwischen benachbarten
Leiterrahmen (3) und/oder Leiterrahmenteilen (34, 38) vor dem Erstellen des Vergusskörpers (50),
- Entfernen und/oder Unterbrechen mindestens eines Teils der Verbindungsstege (6) nach dem Erstellen des Vergusskörpers (50), und
- Vereinzeln zu den Halbleiterbauteilen (1) sowie
Entfernen der Testkontakte (29) nach dem Testen.
4. Verfahren nach einem der vorhergehenden Ansprüche,
wobei, bei dem Schritt des Testens, die
Leiterrahmenteile (34, 38) innerhalb der jeweiligen Leiterrahmen (3) nicht in unmittelbarem elektrischem Kontakt zueinander stehen,
wobei erste der Leiterrahmenteile (38) elektrisch zu Spalten (C) und zweite der Leiterrahmenteile (34) elektrisch zu Zeilen (R) verschaltet sind, und
wobei benachbarte Zeilen (R) und benachbarte Spalten (C) jeweils elektrisch voneinander isoliert sind.
5. Verfahren nach dem vorhergehenden Anspruch,
wobei jede der Zeilen (R) und jede der Spalten (C) einen oder zwei der Testkontakte (29) umfasst.
6. Verfahren nach einem der vorhergehenden Ansprüche,
wobei jeweils eines der Leiterrahmenteile (34, 38) an einem Beginn und/oder an einem Ende jeder der Zeilen (R) und jeder der Spalten (C) mit einem der
Testkontakte (29) unmittelbar elektrisch verbunden ist. Verfahren nach einem der vorhergehenden Ansprüche, das zusätzlich den folgenden Schritt umfasst:
- Anbringen von Schutzdioden (7) gegen Schäden durch elektrostatische Entladungen,
wobei dieser Schritt vor dem Erstellen des
Vergusskörpers (50) erfolgt und die Schutzdioden (7) nachfolgend von dem Vergusskörper (50) überdeckt werden, und
wobei die Schutzdioden (7) entlang der Spalten (C) auf jedem zweiten der Leiterrahmenteile (34) angebracht werden und die Verbindungsmittel (4), die entlang dieser Spalten (C) verlaufen, nicht in unmittelbarem elektrischem Kontakt mit diesen Leiterrahmenteilen (34) gebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, das zusätzlich den folgenden Schritt umfasst:
- Anbringen von Leuchtdiodenchips (8) je auf einem der Leiterrahmenteile (38) oder je auf zwei der
Leiterrahmenteile (34, 38) von einem der Leiterrahmen (3) ,
wobei dieser Schritt nach dem Erstellen des
Vergusskörpers (50) durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem beim Testen die Leuchtdiodenchips (8) und/oder die Schutzdioden (7) zeilenweise und spaltenweise unabhängig voneinander bestromt werden,
wobei das Testen eine Vierleitermessung umfasst oder ist .
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Verbindungsmittel (4) Bonddrähte sind, wobei mindestens ein Teil der Verbindungsmittel (4) beim Vereinzeln teilweise oder vollständig entfernt wird .
Verfahren nach einem der vorhergehenden Ansprüche, wobei sich zwischen zwei benachbarten ersten
Leiterrahmenteilen (38) und längs der Spalten (C) erste der Verbindungsstege (6a) befinden,
wobei die ersten Verbindungsstege (6a) beim Vereinzeln teilweise oder vollständig entfernt werden, und
wobei mindestens ein Teil der Verbindungsmittel (4) benachbarte erste Verbindungsstege (6a) elektrisch miteinander verbindet.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Leiterrahmenteile (34, 38), in Draufsicht auf die Unterseite (20) gesehen, auch nach dem
Vereinzeln jeweils ringsum von einem Material des Vergusskörpers (50) umgeben sind.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Leiterrahmen (3) je mindestens zwei oder genau zwei der Leiterrahmenteile (34, 38) umfassen und ein Teil der Leiterrahmenteile (34, 38) und mindestens ein Teil der Testkontakte (29) noch im
Leiterrahmenverbund (2) durch Verbindungsstege (6) elektrisch miteinander verbunden sind,
wobei das Verfahren zusätzlich die folgenden Schritte umfasst :
- Anbringen von zusätzlichen elektrischen
Verbindungsmitteln (4) zwischen benachbarten
Leiterrahmen (3) und Leiterrahmenteilen (34, 38) vor dem Erstellen des Vergusskörpers (50),
- Entfernen oder Unterbrechen mindestens eines Teils der Verbindungsstege (6) nach dem Erstellen des Vergusskörpers (50), und
- Vereinzeln zu den Halbleiterbauteilen (1) sowie
Entfernen der Testkontakte (29) nach dem Testen, wobei die Verbindungsmittel (4) jeweils Bonddrähte sind,
wobei alle der zusätzlichen Verbindungsmittel (4) beim Vereinzeln teilweise oder vollständig entfernt werden.
Leiterrahmenverbund (2) für optoelektronische
Halbleiterbauteile (1) mit einer Vielzahl von
Leiterrahmen (3) , wobei
- der Leiterrahmenverbund (2) einstückig ist,
- die Leiterrahmen (3) in dem Leiterrahmenverbund (2) in Form einer Matrix angeordnet sind,
- jeder der Leiterrahmen (3) für eines der
Halbleiterbauteile (1) vorgesehen ist,
- die Leiterrahmen (3) je mindestens ein erstes
Leiterrahmenteil (38) und mindestens ein zweites
Leiterrahmenteil (34) umfassen,
- mindestens die ersten Leiterrahmenteile (38) dazu vorgesehen sind, dass darauf ein Leuchtdiodenchip (8) angebracht wird,
- die Leiterrahmen (3) mindestens zum Teil elektrisch miteinander über Verbindungsstege (6) verbunden sind,
- der Leiterrahmenverbund (2) mehrere Testkontakte (29) umfasst ,
- die Testkontakte (29) außerhalb der matrixartig angeordneten Leiterrahmen (3) jeweils mindestens an einem Ende und/oder an einem Beginn von Spalten (C) und Zeilen (R) angeordnet sind, und
- die Testkontakte (29) elektrisch leitend mit den Leiterrahmenteilen (34, 38) am Rand der Matrix
verbunden sind. Optoelektronisches Halbleiterbauteil (1) mit
- einem Leitrahmen (3) mit mindestens einem ersten (38) und mindestens einem zweiten Leiterrahmenteil (32),
- mindestens einem Leuchtdiodenchip (8), der wenigstens auf dem ersten Leiterrahmenteil (38) befestigt ist,
- einem Gehäusekörper (5) , der die Leiterrahmenteile (32, 38) mechanisch miteinander verbindet und der eine Ausnehmung (58) aufweist, in der sich der
Leuchtdiodenchip (8) befindet, und
- mindestens einem elektrischen Verbindungsmittel (4), das ein Bonddraht ist,
wobei die Leiterrahmenteile (32, 38) ausschließlich an einer Montageseite (20), die zur Montage des
Halbleiterbauteils (1) vorgesehen ist, aus dem
Gehäusekörper (5) herausragen oder bündig mit dem
Gehäusekörper (5) abschließen, und
das Verbindungsmittel (4) an mindestens einer
Seitenfläche (54) des Gehäusekörpers (5) frei
zugänglich ist und, in Draufsicht auf diese
Seitenfläche (54) gesehen, ringsum von einem Material der Gehäusekörpers (5) umgeben ist.
PCT/EP2012/075444 2011-12-20 2012-12-13 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil WO2013092395A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014547866A JP5805331B2 (ja) 2011-12-20 2012-12-13 オプトエレクトロニクス半導体部品の製造方法
US14/356,554 US9231179B2 (en) 2011-12-20 2012-12-13 Method for producing optoelectronic semiconductor components, lead frame composite, and optoelectronic semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011056708A DE102011056708A1 (de) 2011-12-20 2011-12-20 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
DE102011056708.9 2011-12-20

Publications (1)

Publication Number Publication Date
WO2013092395A1 true WO2013092395A1 (de) 2013-06-27

Family

ID=47429798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/075444 WO2013092395A1 (de) 2011-12-20 2012-12-13 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil

Country Status (4)

Country Link
US (1) US9231179B2 (de)
JP (1) JP5805331B2 (de)
DE (1) DE102011056708A1 (de)
WO (1) WO2013092395A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144234A (ja) * 2013-12-27 2015-08-06 日亜化学工業株式会社 集合基板、発光装置及び発光素子の検査方法
JP2015230953A (ja) * 2014-06-04 2015-12-21 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、リードフレーム、ならびにｌｅｄパッケージおよびその製造方法
WO2022033926A1 (de) * 2020-08-10 2022-02-17 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren
WO2023241871A1 (de) * 2022-06-13 2023-12-21 Ams-Osram International Gmbh Verfahren zur herstellung einer vielzahl optoelektronischer elemente und optoelektronisches element

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012104882B4 (de) 2012-06-05 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
DE102013226721A1 (de) * 2013-12-19 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit asymmetrischen Trägerarmen
JP6395045B2 (ja) * 2014-11-18 2018-09-26 日亜化学工業株式会社 複合基板並びに発光装置及びその製造方法
DE102015107515A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE102015111574A1 (de) 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
JP6704182B2 (ja) * 2016-03-24 2020-06-03 パナソニックＩｐマネジメント株式会社 照明装置
TWI625532B (zh) * 2017-03-21 2018-06-01 失效偵測系統及其方法
US9818656B1 (en) * 2017-05-23 2017-11-14 Nxp Usa, Inc. Devices and methods for testing integrated circuit devices
JP7072045B2 (ja) * 2018-02-16 2022-05-19 京セラ株式会社 多数個取り素子収納用パッケージおよび多数個取り光半導体装置
KR102479762B1 (ko) * 2018-03-06 2022-12-21 삼성전자주식회사 전기 소자용 기판 및 그 제조 방법
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
JP7319551B2 (ja) * 2020-03-31 2023-08-02 日亜化学工業株式会社 発光装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224161A1 (en) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha Semiconductor Light Emitting Device and Multiple Lead Frame for Semiconductor Light Emitting Device
US20080253064A1 (en) * 2007-04-10 2008-10-16 Wu Tse-Pin Supporting frame for diodes
EP1983580A2 (de) * 2007-04-19 2008-10-22 Stanley Electric Co., Ltd. Optisches Halbleiterbauelement und Verfahren zu seiner Herstellung
US20080265248A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
EP2161765A2 (de) * 2008-09-09 2010-03-10 Nichia Corporation Optisches Halbleiterbauelement und Verfahren zu seiner Herstellung
US20110053295A1 (en) * 2009-08-28 2011-03-03 Yoon Sang Bok Resin application apparatus, optical property correction apparatus and method, and method for manufacturing led package
WO2011093174A1 (ja) * 2010-01-29 2011-08-04 日本航空電子工業株式会社 Ｌｅｄデバイス、その製造方法、及び発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785084A (en) * 1980-11-18 1982-05-27 Suwa Seikosha Kk Wiring of active matrix substrate
DE3777785D1 (de) * 1986-12-26 1992-04-30 Idec Izumi Corp Traegerband fuer elektronische bauteile und herstellungsverfahren.
JP2652207B2 (ja) 1988-07-22 1997-09-10 三菱電線工業株式会社 発光ダイオード表示装置
JP4062640B2 (ja) * 1998-02-25 2008-03-19 スタンレー電気株式会社 Ｌｅｄ表示装置
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
DE10234978A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4411598B2 (ja) 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
JP2010171218A (ja) 2009-01-23 2010-08-05 Sony Corp 光学素子パッケージの製造方法
TW201118166A (en) 2009-09-24 2011-06-01 Chugai Pharmaceutical Co Ltd HLA class I-recognizing antibodies
KR101662038B1 (ko) * 2010-05-07 2016-10-05 삼성전자 주식회사 칩 패키지
JP2012023281A (ja) * 2010-07-16 2012-02-02 Nitto Denko Corp 発光装置の製法
JP2012028686A (ja) * 2010-07-27 2012-02-09 Nitto Denko Corp 発光装置の検査方法および発光装置の検査後の処理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224161A1 (en) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha Semiconductor Light Emitting Device and Multiple Lead Frame for Semiconductor Light Emitting Device
US20080253064A1 (en) * 2007-04-10 2008-10-16 Wu Tse-Pin Supporting frame for diodes
EP1983580A2 (de) * 2007-04-19 2008-10-22 Stanley Electric Co., Ltd. Optisches Halbleiterbauelement und Verfahren zu seiner Herstellung
US20080265248A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
EP2161765A2 (de) * 2008-09-09 2010-03-10 Nichia Corporation Optisches Halbleiterbauelement und Verfahren zu seiner Herstellung
US20110053295A1 (en) * 2009-08-28 2011-03-03 Yoon Sang Bok Resin application apparatus, optical property correction apparatus and method, and method for manufacturing led package
WO2011093174A1 (ja) * 2010-01-29 2011-08-04 日本航空電子工業株式会社 Ｌｅｄデバイス、その製造方法、及び発光装置
EP2515354A1 (de) * 2010-01-29 2012-10-24 Japan Aviation Electronics Industry, Limited Led-vorrichtung, herstellungsverfahren dafür und lichtemittierende vorrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144234A (ja) * 2013-12-27 2015-08-06 日亜化学工業株式会社 集合基板、発光装置及び発光素子の検査方法
JP2015230953A (ja) * 2014-06-04 2015-12-21 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、リードフレーム、ならびにｌｅｄパッケージおよびその製造方法
WO2022033926A1 (de) * 2020-08-10 2022-02-17 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren
WO2023241871A1 (de) * 2022-06-13 2023-12-21 Ams-Osram International Gmbh Verfahren zur herstellung einer vielzahl optoelektronischer elemente und optoelektronisches element

Also Published As

Publication number Publication date
US9231179B2 (en) 2016-01-05
JP5805331B2 (ja) 2015-11-04
JP2015501086A (ja) 2015-01-08
US20140299911A1 (en) 2014-10-09
DE102011056708A1 (de) 2013-06-20

Similar Documents

Publication Publication Date Title
WO2013092395A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
WO2013092387A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
DE102011056706B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE102011113483B4 (de) Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
WO2009003435A1 (de) Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
DE102012213343A1 (de) Optoelektronisches halbleiterbauteil mit saphir-flip-chip
EP2415077B1 (de) Optoelektronisches bauelement
DE102012104882B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
WO2017060280A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
WO2014127934A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102012102420A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines solchen
WO2014166801A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
DE112016000360B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013220960A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112014002023B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102017110850A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016180780A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102015107742A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12806017

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14356554

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2014547866

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12806017

Country of ref document: EP

Kind code of ref document: A1