WO2013092387A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2013092387A1
WO2013092387A1 PCT/EP2012/075431 EP2012075431W WO2013092387A1 WO 2013092387 A1 WO2013092387 A1 WO 2013092387A1 EP 2012075431 W EP2012075431 W EP 2012075431W WO 2013092387 A1 WO2013092387 A1 WO 2013092387A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
connecting webs
frame parts
composite
lead
Prior art date
Application number
PCT/EP2012/075431
Other languages
English (en)
French (fr)
Inventor
Michael Zitzlsperger
Jürgen Holz
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/363,738 priority Critical patent/US9219210B2/en
Priority to JP2014547864A priority patent/JP5908115B2/ja
Publication of WO2013092387A1 publication Critical patent/WO2013092387A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

In mindestens einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) und beinhaltet die Schritte: - Bereitstellen eines Leiterrahmenverbunds (2) mit einer Vielzahl von Leiterrahmen (3), wobei die Leiterrahmen je mindestens zwei Leiterrahmenteile (34, 38) umfassen und über Verbindungsstege (6) mindestens zum Teil miteinander verbunden sind, - Anbringen von elektrischen Verbindungsmitteln (4) zwischen benachbarten Leiterrahmen (3), - Erstellen eines Vergusskörpers (50), wobei der Vergusskörper (50) die Leiterrahmen (3) und die Leiterrahmenteile (34, 38) mechanisch miteinander verbindet, - Entfernen und/oder Unterbrechen mindestens eines Teils der Verbindungsstege (6), und - Vereinzeln zu den Halbleiterbauteilen (1).

Description

Beschreibung
Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen, Leiterrahmenverbund und
optoelektronisches Halbleiterbauteil
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterbauteils angegeben. Darüber hinaus wird ein Leiterrahmenverbund sowie ein
optoelektronisches Halbleiterbauteil angegeben.
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung optoelektronischer Halbleiterbauteile anzugeben, wobei mit dem Verfahren eine hohe Ausbeute erzielbar ist.
Gemäß zumindest einer Ausführungsform des Verfahrens
beinhaltet dieses den Schritt des Bereitstellens eines
Leiterrahmenverbunds. Der Leiterrahmenverbund beinhaltet eine Vielzahl von Leiterrahmen. Bevorzugt ist jeder der
Leiterrahmen des Leiterrahmenverbunds für eines der
herzustellenden Halbleiterbauteile vorgesehen.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Leiterrahmenverbund um ein einstückiges Werkstück. Alle
Leiterrahmen sowie weitere Komponenten des
Leiterrahmenverbunds hängen dann einstückig zusammen.
Beispielsweise sind die einzelnen Leiterrahmen und weiteren Bestandteile des Leiterrahmenverbunds durch ein Stanzen oder ein Schneiden aus einem metallischen Blech geformt.
Gemäß zumindest einer Ausführungsform des Verfahrens weist jeder der Leiterrahmen mindestens zwei oder genau zwei oder mindestens drei oder genau drei Leiterrahmenteile auf. Über die einzelnen Leiterrahmenteile des Leiterrahmens ist das optoelektronische Halbleiterbauteil, für das der
entsprechende Leiterrahmen bestimmt ist, elektrisch
kontaktierbar und verschaltbar .
Gemäß zumindest einer Ausführungsform sind die Leiterrahmen und/oder die Leiterrahmenteile mindestens zum Teil über
Verbindungsstege des Leiterrahmenverbunds elektrisch und zumindest zeitweise mechanisch miteinander verbunden. Die Verbindungsstege sind bevorzugt aus dem gleichen Material gebildet wie die Leiterrahmen und die Leiterrahmenteile.
Insbesondere sind die Verbindungsstege einstückig mit den Leiterrahmen und Leiterrahmenteilen aus demselben Metallblech gefertigt. Die Verbindungsstege haben in dem fertig
hergestellten Halbleiterbauteil bevorzugt keine elektrische und mechanische Funktion mehr.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Anbringens von zusätzlichen elektrischen
Verbindungsmitteln zwischen benachbarten Leiterrahmen
und/oder zwischen benachbarten Leiterrahmenteilen und/oder zwischen benachbarten Verbindungsstegen auf. Bei den
Verbindungsmitteln handelt es sich beispielsweise um
elektrisch leitende Bänder, elektrisch leitende Brücken oder, besonders bevorzugt, um Bonddrähte. Die Verbindungsmittel sind von dem Leiterrahmenverbund verschieden und nicht einstückig mit diesem hergestellt. Die Verbindungsmittel sind bevorzugt dazu eingerichtet, Verbindungsstege zu überspannen, wobei die Verbindungsmittel von den zu überspannenden
Verbindungsstegen elektrisch isoliert sind. Insbesondere sind die Verbindungsmittel nicht aus demselben Werkstoff geformt wie der Leiterrahmenverbund. Gemäß zumindest einer Ausführungsform des Verfahrens
beinhaltet dieses den Schritt des Erstellens eines
Vergusskörpers für Gehäusekörper der einzelnen
Halbleiterbauteile. Insbesondere wird der Vergusskörper über ein Spritzgießen, ein Spritzpressen, ein Gießen oder ein
Pressen hergestellt. Insbesondere wird der Vergusskörper über so genanntes Transfer Molding erzeugt. Auch ist ein Erstellen des Vergusskörpers beispielsweise mittels Injection Molding, Liquid Transfer Molding oder Compression Molding möglich.
Gemäß zumindest einer Ausführungsform verbindet der
Vergusskörper die einzelnen Leiterrahmenteile eines
Leiterrahmens mechanisch miteinander. Ist der
Leiterrahmenverbund sowie der Vergusskörper sodann zu den einzelnen Halbleiterbauteilen vereinzelt, so sind die
Leiterrahmenteile dann mechanisch über den Gehäusekörper, insbesondere ausschließlich über den Gehäusekörper,
mechanisch miteinander fest verbunden. Mit anderen Worten kann es sich bei dem Gehäusekörper um die das
Halbleiterbauteil mechanisch stützende, tragende und
zusammenhaltende Komponente handeln.
Gemäß zumindest einer Ausführungsform beinhaltet das
Verfahren den Schritt des Entfernens und/oder Unterbrechens mindestens eines Teils der Verbindungsstege. Das Entfernen und/oder Unterbrechen der Verbindungsstege erfolgt bevorzugt durch eine Wegnahme von Material des Leiterrahmenverbunds. Beispielsweise geschieht das Unterbrechen durch Stanzen, Biegen, Brechen, Abreißen, Ätzen, Sägen, Schleifen und/oder durch Strahlung mit Laserablation oder Laserschneiden. Es ist möglich, dass alle Verbindungsstege unterbrochen oder
entfernt werden. Bevorzugt wird jedoch lediglich ein Teil der Verbindungsstege unterbrochen oder entfernt. Gemäß zumindest einer Ausführungsform beinhaltet das
Verfahren den Schritt des Vereinzeins des
Leiterrahmenverbunds und/oder des Vergusskörpers zu den
Halbleiterbauteilen. Es ist hierbei möglich, dass das
Vereinzeln nur ein Vorvereinzeln ist, sodass mehrere
Halbleiterbauteile mechanisch zusammenhängend bleiben, sich jedoch zwischen Halbleiterbauteilen Sollbruchstellen befinden können. Über Sollbruchstellen sind Halbleiterbauteile
insbesondere ohne Werkzeugeinsatz und bezüglich ihrer
Funktion zerstörungsfrei voneinander separierbar.
In mindestens einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen wie Leuchtdioden, Laserdioden, Photodioden oder
Superlumineszenzdioden. Das Verfahren beinhaltet mindestens die folgenden Schritte:
- Bereitstellen eines Leiterrahmenverbunds mit einer Vielzahl von Leiterrahmen, wobei die Leiterrahmen je für eines der Halbleiterbauteile vorgesehen sind und je mindestens zwei
Leiterrahmenteile umfassen, und wobei die Leiterrahmen über Verbindungsstege mindestens zum Teil elektrisch miteinander verbunden sind,
- Anbringen von zusätzlichen elektrischen Verbindungsmitteln, insbesondere von Bonddrähten, zwischen benachbarten
Leiterrahmen,
- Erstellen eines Vergusskörpers für Gehäusekörper der einzelnen Halbleiterbauteile, wobei der Vergusskörper die Leiterrahmen und die Leiterrahmenteile mechanisch miteinander verbindet,
- Entfernen und/oder Unterbrechen mindestens eines Teils der Verbindungsstege, und
- Vereinzeln zu den Halbleiterbauteilen. Bevorzugt werden die einzelnen Verfahrensschritte in der angegebenen Reihenfolge durchgeführt. Eine hiervon
abweichende Reihenfolge ist alternativ ebenso möglich.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem hergestellten optoelektronischen Halbleiterbauteil um ein QFN-Bauteil, wobei QFN für Quad Fiat No Leads steht. Solche Bauteile sind oberflächenmontierbar .
Bei QFN-Halbleiterbauteilen wie QFN-LEDs wird oft ein halb geätzter Leiterrahmen oder Leiterrahmenverbund verwendet. Im Leiterrahmenverbund sind die Leiterrahmen für die
Halbleiterbauteile mit ihrem jeweiligen Nachbarn elektrisch leitend über Verbindungsstege verbunden. Nachdem
optoelektronische Halbleiterchips wie Leuchtdiodenchips an den einzelnen Leiterrahmen montiert und elektrisch
kontaktiert sind, sind diese dann kurzgeschlossen. Ein
Funktionstest oder eine Verschaltung der Bauteile vor einem Vereinzeln ist daher nicht möglich.
Dadurch, dass benachbarte Leiterrahmen und/oder
Leiterrahmenteile durch Verbindungsstege elektrisch
miteinander verbunden sind, separate Verbindungsmittel eingesetzt werden und die Verbindungsstege nachfolgend mindestens zum Teil unterbrochen oder entfernt werden, sind benachbarte Leiterrahmen für die einzelnen Halbleiterbauteile elektrisch voneinander isolierbar und somit auch,
insbesondere von einer Rückseite her, unabhängig voneinander elektrisch messbar. Insbesondere ist eine Matrixschaltung in Form von einzelnen Zeilen und Spalten erzeugbar. Durch einen solchen Leiterrahmenverbund und durch ein solches Herstellungsverfahren sind die herzustellenden Bauteile bereits vor dem Vereinzeln elektrisch kontaktierbar und der Leiterrahmenverbund kann als Ganzes elektrisch und somit auch optisch charakterisiert werden. Da das Testen und die
Charakterisierung im Leiterrahmenverbund erfolgt, ist eine Handhabung der Einzelbauteile nicht nötig. Ebenso ist ein Funktionstest von Schutzdioden gegen Schäden vor
elektrostatischen Entladungen bereits vor dem Vereinzeln möglich. Auch lässt sich eine Helligkeit der einzelnen
Halbleiterbauteile und deren Farbort bereits im
Leiterrahmenverbund messen. Hierdurch kann ein Farbort der emittierten Strahlung nachträglich noch, im
Leiterrahmenverbund oder auch nach dem Vereinzeln, korrigiert und/oder modifiziert werden. Ebenso ist eine Thermografie, insbesondere zur Kontrolle des Schritts eines Anbringens der Leuchtdiodenchips, ohne Nadelkontaktierung einzelner
Leuchtdiodenchips möglich. Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt der Schritt des Erstellens des Vergusskörpers nach dem
Schritt des Anbringens der elektrischen Verbindungsmittel. Insbesondere werden die elektrischen Verbindungsmittel in ein Material des Vergusskörpers eingebettet. Nach dem Schritt des Erstellens des Vergusskörpers sind dann die elektrischen Verbindungsmittel bevorzugt nicht mehr frei zugänglich.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt der Schritt des Entfernens und/oder Unterbrechens mindestens eines Teils der Verbindungsstege nach dem Erstellen des
Vergusskörpers. Es ist also möglich, dass die
Verbindungsstege erst unterbrochen werden, nachdem der Leiterrahmenverbund durch den Vergusskörper mechanisch stabilisiert ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Teil der Verbindungsmittel oder werden alle Verbindungsmittel beim Vereinzeln zu den Halbleiterbauteilen jeweils teilweise oder vollständig entfernt. Geschieht das Vereinzeln etwa durch ein Sägen, so wird mindestens ein Teil der
Verbindungsmittel durchsägt oder die Verbindungsmittel befinden sich komplett in einer Sägespur und werden
vollständig entfernt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens von Schutzdioden gegen Schäden durch elektrostatische Entladungen, kurz ESD-Schutzdioden . Bevorzugt wird dieser Schritt vor dem Erstellen des
Vergusskörpers durchgeführt. Die Schutzdioden werden beim Erstellen des Vergusskörpers bevorzugt von dem Vergusskörper überdeckt und/oder in ein Material des Vergusskörpers
eingebettet. Insbesondere sind die Schutzdioden nach dem Erstellen des Vergusskörpers nicht mehr frei zugänglich.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens von optoelektronischen
Halbleiterchips wie Leuchtdiodenchips je auf einem der
Leiterrahmenteile oder je auf mehreren der Leiterrahmenteile von einem der Leiterrahmen. Beispielsweise werden die
Halbleiterchips auf ein erstes der Leiterrahmenteile
aufgeklebt oder aufgelötet und dann insbesondere mit Hilfe eines Bonddrahts elektrisch mit einem zweiten der
Leiterrahmenteile verbunden. Alternativ hierzu kann es sich bei den Halbleiterchips um so genannte Flip-Chips handeln. Eine elektrische Verbindung zwischen den beiden Leiterrahmenteilen erfolgt dann bevorzugt über den Halbleiterchip selbst.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt der Schritt des Anbringens der Halbleiterchips nach dem
Erstellen des Vergusskörpers und vor dem Vereinzeln zu den Halbleiterbauteilen. Insbesondere werden die Halbleiterchips in bevorzugt kegelstumpfförmige oder pyramidenstumpfförmige Ausnehmungen des Vergusskörpers montiert.
Gemäß zumindest einer Ausführungsform des Verfahrens stehen, nach dem Schritt des Entfernens oder Unterbrechens mindestens eines Teils der Verbindungsstege, die Leiterrahmenteile innerhalb eines Leiterrahmens nicht mehr in unmittelbarem elektrischen Kontakt miteinander. Dies kann bedeuten, dass zwischen den einzelnen Leiterrahmenteilen keine einstückige, elektrisch leitende Materialverbindung besteht.
Beispielsweise sind die Leiterrahmenteile innerhalb der
Leiterrahmen jeweils nur über elektrische Bauteile wie die optoelektronischen Halbleiterchips mittelbar elektrisch miteinander verbunden. Insbesondere ist entlang einer
Stromflussrichtung zwischen den Leiterrahmenteilen innerhalb eines Leiterrahmens mindestens ein pn-Übergang angeordnet. Gemäß zumindest einer Ausführungsform des Verfahrens sind erste der Leiterrahmenteile elektrisch zu Spalten und zweite der Leiterrahmenteile elektrisch zu Zeilen verschaltet.
Beispielsweise sind die optoelektronischen Halbleiterchips jeweils auf den ersten Leiterrahmenteilen angebracht. Die Schutzdioden können auf den zweiten Leiterrahmenteilen angebracht sein. Bevorzugt ist jeder der Leiterrahmen genau einer der Spalten und genau einer der Zeilen eineindeutig zugeordnet. Benachbarte Zeilen sind bevorzugt voneinander elektrisch isoliert, ebenso wie benachbarte Spalten. Durch Kontaktieren einer der Zeilen und einer der Spalten ist dann ein Halbleiterchip an einem Kreuzungspunkt zwischen dieser Zeile und dieser Spalte elektrisch betreibbar.
Gemäß zumindest einer Ausführungsform des Verfahrens befinden sich zwischen zwei benachbarten ersten Leiterrahmenteilen und längs der Spalten jeweils erste der Verbindungsstege. Handelt es sich bei den Halbleiterchips um keine Flip-Chips, so sind die Halbleiterchips auf den ersten Leiterrahmenteilen
angebracht. Die ersten Verbindungsstege verlaufen bevorzugt parallel zu einer Verbindungslinie zwischen den
Leiterrahmenteilen von den jeweiligen Leiterrahmen. Gemäß zumindest einer Ausführungsform des Verfahrens werden die ersten Verbindungsstege beim Vereinzeln zu den
Halbleiterbauteilen teilweise oder vollständig entfernt.
Beispielsweise liegen die ersten Verbindungsstege beim
Vereinzeln vollständig oder teilweise in einer Sägespur.
Gemäß zumindest einer Ausführungsform des Verfahrens sind die ersten Verbindungsstege längs der Spalten über die
elektrischen Verbindungsmittel leitfähig miteinander
verbunden. Es ist also dann möglich, dass längs der Spalten die ersten Verbindungsstege und mindestens ein Teil der
Verbindungsmittel abwechselnd aufeinander folgen und
elektrisch in Serie geschaltet sind.
Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses den Schritt des Testens der noch nicht vereinzelten
Halbleiterbauteile auf. Bei dem Testen wird insbesondere eine Funktionstüchtigkeit der Schutzdioden und/oder der
Leuchtdiodenchips überprüft. Hierbei sind die Leuchtdiodenchips oder die Schutzdioden bevorzugt zeilenweise und spaltenweise einzeln und unabhängig voneinander
bestrombar. Bei dem Testen kann es sich um eine
Vierleitermessung handeln, englisch four-terminal sensing. In diesem Fall befindet sich bevorzugt sowohl an einem Anfang und an einem Ende jeder der Spalten und Zeilen ein
Testkontakt .
Gemäß zumindest einer Ausführungsform des Verfahrens kommen diejenigen der Verbindungsstege, die von dem Schritt des Entfernens oder des Unterbrechens eines Teils der
Verbindungsstege nicht betroffen sind, an einer den
Verbindungsmitteln abgewandten Unterseite des
Leiterrahmenverbunds mit einem Material des Vergusskörpers in Berührung. Mit anderen Worten sind diese nicht entfernten und nicht unterbrochenen Verbindungsstege von der Unterseite des Leiterrahmenverbunds zurückgesetzt. Die Unterseite ist hierbei diejenige Seite, die zur Montage der vereinzelten Halbleiterbauteile vorgesehen ist. Es ist insbesondere möglich, dass, in einer Ebene senkrecht zur Unterseite, die nicht unterbrochenen und nicht entfernten Verbindungsstege ringsum von dem Material des Vergusskörpers umgeben werden.
Gemäß zumindest einer Ausführungsform des Verfahrens weisen zumindest die Verbindungsstege, die von dem Entfernen oder Unterbrechen betroffen sind, eine geringere mittlere Dicke auf als die Leiterrahmenteile. Beispielsweise liegt die mittlere Dicke dieser Verbindungsstege zwischen
einschließlich 20 % und 80 % der Dicke der Leiterrahmenteile.
Gemäß zumindest einer Ausführungsform des Verfahrens
schließen die von dem Entfernen oder Unterbrechen betroffenen Verbindungsstege bündig mit der Unterseite der Leiterrahmenteile ab. Die Bereiche der Unterseite, die durch die Leiterrahmenteile sowie durch diese Verbindungsstege gebildet sind, liegen bevorzugt in einer gemeinsamen Ebene. Gemäß zumindest einer Ausführungsform des Verfahrens wird der Leiterrahmenverbund von zwei Hauptseiten her geätzt. Die Hauptseiten sind insbesondere durch die Unterseite und durch eine der Unterseite gegenüberliegende Oberseite gebildet. Das Ätzen erfolgt bevorzugt vor dem Schritt des Anbringens der Verbindungsmittel sowie vor dem Schritt des Erstellens des Vergusskörpers und vor dem Schritt des Entfernens oder
Unterbrechens der Verbindungsstege. Durch ein mögliches weiteres Ätzen von der Unterseite her kann mindestens ein Teil der Verbindungsstege entfernt oder unterbrochen werden.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Ätzen von der Unterseite her nach dem Erstellen des
Vergusskörpers. Bevorzugt erfolgt das Ätzen von der
Unterseite her vor einem Anbringen der optoelektronischen Halbleiterchips wie der Leuchtdiodenchips.
Darüber hinaus wird ein Leiterrahmenverbund angegeben. Der Leiterrahmenverbund wird in einem Verfahren eingesetzt, wie in Verbindung mit mindestens einer der oben genannten
Ausführungsformen angegeben. Merkmale des
Leiterrahmenverbunds sind daher auch für das Verfahren offenbart und umgekehrt.
In mindestens einer Ausführungsform weist der
Leiterrahmenverbund eine Vielzahl von einzelnen Leiterrahmen auf. Der Leiterrahmenverbund ist einstückig geformt und die Leiterrahmen sind matrixartig in dem Leiterrahmenverbund angeordnet. Jeder der Leiterrahmen ist für ein Halbleiterbauteil vorgesehen. Die Leiterrahmen umfassen je mindestens ein erstes Leiterrahmenteil und mindestens ein zweites Leiterrahmenteil. Mindestens die ersten
Leiterrahmenteile sind dazu vorgesehen, dass darauf ein optoelektronischer Halbleiterchip wie ein Leuchtdiodenchip angebracht wird. Die einzelnen Leiterrahmen und/oder
Leiterrahmenteile sind mindestens zum Teil elektrisch
miteinander über Verbindungsstege verbunden. Zwischen
benachbarten ersten Leiterrahmenteilen befinden sich erste Verbindungsstege. Die ersten Verbindungsstege sind bevorzugt je parallel zu einer Verbindungslinie zwischen den ersten und zweiten Leiterrahmenteilen der Leiterrahmen angeordnet. Die Verbindungsstegen sind keine Leiterrahmenteile. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben, das mit einem Verfahren, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben, aus einem angegebenen Leiterrahmenverbund hergestellt ist. Merkmale des Verfahrens und des
Leiterrahmenverbunds sind auch für das Halbleiterbauteil offenbart und umgekehrt.
In mindestens einer Ausführungsform weist das
Halbleiterbauteil einen Leiterrahmen mit mindestens einem ersten und mit mindestens einem zweiten Leiterrahmenteil auf. Ebenso beinhaltet das Halbleiterbauteil einen oder mehrere optoelektronische Halbleiterchips wie Leuchtdiodenchips. Der Halbleiterchip ist wenigstens auf dem ersten Leiterrahmenteil mechanisch befestigt. Ein Gehäusekörper verbindet die
Leiterrahmenteile mechanisch miteinander und weist eine
Ausnehmung auf, in der der Halbleiterchip angebracht ist. Es umfasst das Halbleiterbauteil mindestens ein elektrisches Verbindungsmittel in Form eines Bonddrahts. Das elektrische Verbindungsmittel steht mit dem Halbleiterchip höchstens in mittelbarem elektrischen Kontakt. Insbesondere stehen der Halbleiterchip und das Verbindungsmittel nicht in einem unmittelbaren Kontakt zueinander und berühren sich nicht.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist dieses eine Montageseite auf, die zur Montage des
Halbleiterbauteils vorgesehen ist. Die Leiterrahmenteile sind ausschließlich an der Montageseite zur Montage zugänglich. Insbesondere ragen die Halbleiterbauteile nur an der
Montageseite aus dem Gehäusekörper heraus oder schließen nur an der Montageseite bündig mit dem Gehäusekörper ab.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist das Verbindungsmittel an einer oder an mehreren,
insbesondere gegenüberliegenden Seitenflächen des
Gehäusekörpers frei zugänglich. Bevorzugt liegt an mindestens einer Seitenfläche ein Material des Verbindungsmittels frei und ist nicht von einem Material des Gehäusekörpers bedeckt.
Gemäß zumindest einer Ausführungsform ist, in Draufsicht auf die Seitenfläche gesehen, das freiliegende Verbindungsmittel ringsum von einem Material des Gehäusekörpers umgeben. Mit anderen Worten befindet sich das Verbindungsmittel nicht an einem Rand sondern innerhalb der Seitenfläche.
Nachfolgend wird ein hier beschriebenes Verfahren sowie ein hier beschriebener Leiterrahmenverbund und ein hier
beschriebenes Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 bis 5 und 7 bis 9 schematische Darstellungen von
Ausführungsbeispielen von Verfahren zur Herstellung von hier beschriebenen optoelektronischen Halbleiterbauteilen mit hier beschriebenen Leiterrahmenverbünden,
Figur 6 eine schematische Darstellung eines
Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterbauteils, und
Figur 10 eine schematische Darstellung des
Verfahrensschritts des Unterbrechens eines hier beschriebenen Leiterrahmenverbunds .
In den Figuren 1 bis 5 ist ein Herstellungsverfahren für ein optoelektronisches Halbleiterbauteil 1 illustriert. In Figur 1 ist ein erster Verfahrensschritt dargestellt, gemäß dem ein Leiterrahmenverbund 2 mit einer Vielzahl von Leiterrahmen 3 bereitgestellt wird, siehe die perspektivische Draufsicht in Figur 1A, die perspektivische Unteransicht in Figur 1B sowie den vergrößerten Ausschnitt aus Figur 1A gemäß Figur IC.
Die einzelnen Leiterrahmen 3 weisen jeweils ein erstes
Leiterrahmenteil 38 und ein zweites Leiterrahmenteil 34 auf. Das größere erste Leiterrahmenteil 38 ist dazu vorgesehen, dass darauf ein optoelektronischer Halbleiterchip wie ein Leuchtdiodenchip mechanisch befestigt und elektrisch
kontaktiert wird. Der Leiterrahmenverbund 2 weist ferner Verbindungsstege 6a, 6b, 6c, 6d, 6e, 6f auf. Die Verbindungsstege sind, wie die Leiterrahmenteile 34, 38, einstückig und aus demselben
Rohmaterial geformt. Die Verbindungsstege 6 sind von den Leiterrahmenteilen 34, 38 verschieden. Im fertig
hergestellten Halbleiterbauteil erfüllen die Verbindungsstege keine mechanische oder elektrische Funktion mehr. Die einzelnen Leiterrahmen 3 sind in dem Leiterrahmenverbund 2 entlang von Zeilen R und entlang von senkrecht hierzu ausgerichteten Spalten C matrixartig und regelmäßig
angeordnet. Entlang der Spalten C sind benachbarte
Leiterrahmen 3 über zwei Verbindungsstege 6b miteinander verbunden. Die ersten Leiterrahmenteile 38 benachbarter
Leiterrahmen 3 sind entlang der Zeilen R über die
Verbindungsstege 6c, 6f miteinander verbunden, die zweiten Leiterrahmenteile 34 über die Verbindungsstege 6e . Optional weist der Leiterrahmenverbund 2 Verbindungsstege 6d auf, die in einer diagonalen Richtung die Leiterrahmenteile 34, 38 benachbarter Leiterrahmen 3 miteinander verbinden. Zwischen den ersten Leiterrahmenteilen 38 benachbarter Leiterrahmen 3 befinden sich die Verbindungsstege 6a, die sich entlang der Spalten C erstrecken.
Neben dem Schritt des Bereitstellens des Leiterrahmenverbunds 2 ist in Figur 1 ein weiterer Schritt des Verfahrens
dargestellt, gemäß dem zusätzliche elektrische
Verbindungsmittel 4 zwischen benachbarten Leiterrahmen 3 und Verbindungsstegen 6a angebracht werden. Die Verbindungsmittel 4 sind durch Bonddrähte gebildet. Entlang der Spalten C verbinden die Verbindungsmittel 4 benachbarte und voneinander beabstandete Verbindungsstege 6a. Optional ist es möglich, dass die Verbindungsstege sowie die Leiterrahmenteile 34, 38 voneinander verschiedene mittlere Dicken aufweisen. Insbesondere können die Verbindungsstege eine geringere mittlere Dicke aufweisen als die
Leiterrahmenteile 34, 38. Beispielsweise verlaufen an einer Oberseite 25 des Leiterrahmens 2 die Verbindungsstege 6a, 6e, 6f bündig mit den Leiterrahmenteilen 34, 38, siehe
insbesondere die Figuren 1A und IC. Hingegen die
Leiterrahmenteile 6b, 6c, 6d verlaufen bündig mit einer
Unterseite 20 der Leiterrahmenteile 34, 38. Abweichend von Figur 1 ist es möglich, dass alle Verbindungsstege gleiche Dicken aufweisen und jeweils bündig mit der Oberseite 25 und mit der Unterseite 20 verlaufen.
Der Leiterrahmenverbund 2 ist beispielsweise aus einem
Kupferblech oder einem Blech aus einer Kupferlegierung geformt. Zum Beispiel weist der Leiterrahmenverbund 2
laterale Abmessungen von ungefähr 70 mm x 250 mm auf. Der Leiterrahmenverbund 2 kann an der Oberseite 25 und/oder an der Unterseite 20 teilweise oder ganzflächig mit Nickel, Palladium, Gold und/oder Silber, auch mehrlagig, beschichtet sein. Eine Dicke des Leiterrahmenverbunds 2, senkrecht zu der Oberseite 25, liegt bevorzugt zwischen einschließlich 150 μιη und 400 μιτι, insbesondere bei ungefähr 200 μιη. Die mittlere Dicke der Verbindungsstege beträgt bevorzugt zwischen
einschließlich 30 % und 70 % der mittleren Dicke der
Leiterrahmenteile 34, 38. Eine mittlere Periodenlänge und/oder mittlere laterale
Abmessungen der einzelnen Leiterrahmen 3 liegen
beispielsweise, wie auch in allen anderen
Ausführungsbeispielen, zwischen einschließlich 1 mm und 6 mm, insbesondere bei ungefähr 2,5 mm. Eine mittlere Breite der einzelnen Verbindungsstege beträgt beispielsweise ungefähr 100 μιη. Bei dem Verbindungsmittel 4 kann es sich um Gold- Bonddrähte mit einem mittleren Durchmesser im Bereich von einigen zehn Mikrometern handeln.
In den Figuren 2A bis 2C ist ein weiterer Verfahrensschritt illustriert, gemäß dem ein Vergusskörper 50 für Gehäusekörper 5 der einzelnen Halbleiterbauteile 1 angebracht wird. Der Vergusskörper 50 wird insbesondere über ein Transfer Molding erzeugt. Bevorzugt erhebt sich der Vergusskörper 50 über die Oberseite 25 und schließt bündig mit der Unterseite 20 ab. Über den Vergusskörper 50 sind die einzelnen
Leiterrahmenteile 34, 38 mechanisch miteinander verbunden, siehe Figur 2A.
Lediglich zur besseren Veranschaulichung ist in Figur 2B in einer perspektivischen Darstellung einer der Gehäusekörper 5 sowie ein Leuchtdiodenchip 8 mit einer elektrischen
Kontaktleitung 9 in Form eines Bonddrahts in einer Ausnehmung 58 des Gehäusekörpers 5 gezeigt. Ebenso lediglich zur
besseren Veranschaulichung ist ein einzelner der
Gehäusekörper 5 in der Draufsicht gemäß Figur 2C dargestellt. In Figur 3 ist ein weiterer Verfahrensschritt, das Entfernen und Unterbrechen mindestens eines Teils der Verbindungsstege, dargestellt, in einer perspektivischen Draufsicht in Figur 3A, in einer perspektivischen Unteransicht in Figur 3B und in einem Detailausschnitt aus Figur 3A in Figur 3C.
Zur Vereinfachung der Darstellung ist der bereits gefertigte Vergusskörper 50 in Figur 3 nicht gezeichnet. In Figur 3 ist zu erkennen, dass lediglich die Verbindungsstege 6a, 6e, 6f verblieben sind. Die Verbindungsstege 6b, 6c, 6d, vergleiche Figur 1, sind entfernt. Durch das Entfernen der
Verbindungsstege 6b, 6c, 6d und durch das vorherige Anbringen der Verbindungsmittel 4 sind die Leiterrahmenteile 38 entlang der Spalten C elektrisch verbunden und die Leiterrahmenteile 34 entlang der Zeilen R. Benachbarte Zeilen R und benachbarte Spalten C sind elektrisch jeweils voneinander isoliert.
In einem weiteren Verfahrensschritt, vergleiche die
Draufsicht gemäß Figur 4, werden die Leuchtdiodenchips 8 an den Oberseiten 25 der ersten Leiterrahmenteile 38 angebracht. Die Leuchtdiodenchips 8 werden über Bonddrähte 9 mit den zweiten Leiterrahmenteilen 34 elektrisch verbunden. Da die Zeilen R und die Spalten C elektrisch unabhängig voneinander ansteuerbar sind, können die einzelnen
Leuchtdiodenchips 8 an Kreuzungspunkten unabhängig
voneinander elektrisch betrieben und somit elektrisch, thermisch und optisch getestet werden, bevor eine
Vereinzelung zu den einzelnen Halbleiterbauteilen 1 erfolgt.
Das Vereinzeln zu den Halbleiterbauteilen 1 ist in Figur 5 als Draufsicht illustriert. Entlang von gerade verlaufenden Vereinzelungsbereichen 10 zwischen benachbarten Leiterrahmen 3 werden benachbarte Halbleiterbauteile 1 voneinander
getrennt, zum Beispiel mittels Sägen.
Die resultierenden Halbleiterbauteile 1 sind in einer
perspektivischen Draufsicht in Figur 6A und in einer
perspektivischen Unteransicht in Figur 6B gezeigt. Die
Leiterrahmenteile 34, 38 sind jeweils ringsum von einem
Material des Gehäusekörpers 5 umgeben. Mit der Unterseite 20 ist das Halbleiterbauteil 1 oberflächenmontierbar . Der Leuchtdiodenchip 8 befindet sich bevorzugt mittig in der Ausnehmung 58. Anders als dargestellt, können Seitenwände der Ausnehmung 58 mit einem reflektierenden Material und/oder mit einem Material der Leiterrahmenteile 34, 38 bedeckt sein.
An einer Seitenfläche 54 des Gehäusekörpers 5 liegt das Verbindungsmittel 4 frei und ist ringsum von einem Material des Gehäusekörpers 5 umgeben, in Draufsicht auf die
Seitenfläche 54 gesehen. Das Verbindungsmittel 4 ist
bevorzugt ein Relikt der Verschaltung zu den Spalten C und zu den Zeilen R während des Testens. In den fertigen
Halbleiterbauteilen 1 über die Verbindungsmittel 4 keine elektrische oder mechanische Funktion mehr aus.
An der Unterseite 20 des Halbleiterbauteils 1 sind mehrere Auskerbungen erkennbar, die an die Seitenfläche 54 reichen. Diese Auskerbungen sind Hohlräume, die vor dem Entfernen von den Verbindungsstegen 6b, 6c, 6d ausgefüllt waren.
Eine weitere Ausführungsform des Verfahrens ist in Figur 7 in schematischen Schnittdarstellungen entlang einer der Spalten C gezeigt. Gemäß Figur 7A wird der Leiterrahmenverbund 2 bereitgestellt. Der Leiterrahmenverbund ist von der Oberseite 25 her bereichsweise geätzt, sodass insbesondere die
Verbindungsstege 6b resultieren, vergleiche auch Figur 1. Optional ist es möglich, dass der Leiterrahmen auch von der Unterseite 20 her geätzt wurde, insbesondere um die
Leiterrahmenteile 34, 38 innerhalb eines Leiterrahmens 3 voneinander zu separieren.
Gemäß Figur 7B wird der Vergusskörper 50 erstellt. Über den Vergusskörper 50 sind die Leiterrahmenteile 34, 38 sowie benachbarte Leiterrahmen 3 mechanisch miteinander verbunden. Anders als in Figur 7B dargestellt, ist es möglich, dass eine Dicke des Vergusskörpers 50 zwischen den Leiterrahmenteilen 34, 38 innerhalb eines Leiterrahmens 3 der Dicke der
Leiterrahmenteile 34, 38 entspricht.
In Figur 7C ist gezeigt, dass der Leiterrahmenverbund 2 von der Unterseite 20 her geätzt wird. Hierdurch werden
insbesondere die Verbindungsstege 6B entfernt. Hierdurch ist es möglich, dass die Leiterrahmenteile 34, 38 aus dem
Vergusskörper 50 an der Unterseite 20 herausragen. Mit anderen Worten sind dann die Leiterrahmenteile 34, 38
gegenüber dem Gehäusekörper 50 erhaben. In Figur 7D ist das Anbringen der Leuchtdiodenchips 8 sowie das Kontaktieren der Leuchtdiodenchips 8 über die Bonddrähte 9 dargestellt. Optional wird auf dem Leuchtdiodenchips 8 jeweils ein Wellenlängenkonversionselement 82 angebracht. Über das Wellenlängenkonversionselement 82 ist eine von den Leuchtdiodenchips 8 erzeugte Strahlung teilweise oder
vollständig in eine Strahlung einer anderen Wellenlänge umwandelbar .
Die Ausnehmung 58 ist optional mit einer Füllung 85 teilweise oder vollständig ausgefüllt. Über die Füllung 85 können optische Eigenschaften des Halbleiterbauteils 1 einstellbar sein. Beispielsweise umfasst die Füllung 85 Streupartikel.
Anders als dargestellt kann die Füllung 85 auch linsenförmig, beispielsweise in Form einer Sammellinse, einer Fresnel-Linse oder in Form von Mikrolinsen geformt sein. Ebenso kann die
Füllung 85 eine Aufrauung zur Lichtauskopplung aufweisen.
Derartige Wellenlängenkonversionselemente 82 und/oder Füllungen 85 können auch in allen anderen
Ausführungsbeispielen vorhanden sein.
Zwischen benachbarten Halbleiterbauteilen 1 befinden sich die Vereinzelungsbereiche 10. Das Vereinzeln erfolgt
beispielsweise über ein Sägen.
In den Schnittdarstellungen gemäß Figur 8A und Figur 8B, entlang einer der Zeilen R, sind weitere Ausführungsbeispiele des Leiterrahmenverbunds 2 sowie der Halbleiterbauteile 1 illustriert. Gemäß Figur 8A ist an dem zweiten
Leiterrahmenteil 34 am Ende der Zeile R ein Testwerkzeug 90 an der Unterseite 20 angebracht. Bei dem Testwerkzeug 90 kann es sich um eine Nadel oder um einen so genannten Pogo-Pin handeln. Anders als dargestellt, ist es möglich, dass sich sowohl am Anfang als auch am Ende der Zeile R eines der
Testwerkzeuge 90 befindet. Über die einzelnen Zeilen und auch die nicht gezeichneten Spalten sind die Leuchtdiodenchips 8 unabhängig voneinander bestrombar und somit testbar.
Beim Ausführungsbeispiel gemäß Figur 8B ist ein Testkontakt 29 lateral neben die Halbleiterbauteile 1 herausgeführt.
Hierdurch ist es möglich, dass das Testwerkzeug 90 an der Oberseite 25 den Testkontakt 29 kontaktiert. Es ist möglich, dass ein derartiges Testen über die Testwerkzeuge 90 von der Unterseite 20 oder der Oberseite 25 her auch in allen anderen Ausführungsbeispielen des Verfahrens Anwendung findet.
Eine weitere Ausführungsform des Verfahrens mit einem
weiteren Ausführungsbeispiel des Leiterrahmens 2 ist in schematischen Draufsichten in den Figuren 9A und 9B gezeigt. Gemäß Figur 9A wird der Leiterrahmenverbund 2 bereitgestellt. Benachbarte Leiterrahmen 3 sind über die Verbindungsstege 6b, 6c, 6e miteinander verbunden.
In Figur 9B ist der Leiterrahmenverbund 2 zu sehen, wobei die Verbindungsstege 6e und 6c sowie die Verbindungsstege 6b jeweils unterbrochen sind und der Leiterrahmenverbund 2 durch den nicht dargestellten Vergusskörper 50 mechanisch
stabilisiert ist. Über die Verbindungsmittel 4a ist eine elektrisch durchgehende Verbindung entlang der Zeilen R und über die Verbindungsmittel 4b entlang der Spalten C gegeben.
Optional ist an den Leiterrahmenteilen 34 jeweils eine
Schutzdiode 7 gegen Schäden durch elektrostatische
Entladungen angebracht. Die Verbindungsmittel 4b sind
insbesondere nur mittelbar mit dem Leiterrahmenteil 34 verbunden und bevorzugt an einer dem Leiterrahmenteil 34 abgewandten Oberseite der Schutzdiode 7 angebracht.
In Figur 10 ist in schematischen Seitenansichten das
Unterbrechen der Verbindungsstege 6 mittels Biegen
illustriert. Ebenso können auf diese Weise andere Teile des Leiterrahmenverbunds 3 voneinander separiert werden, wie auch in allen anderen Ausführungsbeispielen. Das Unterbrechen der Verbindungsstege 6 kann also auch ohne oder ohne eine
signifikante Materialwegnahme erfolgen.
Gemäß Figur 10A wird ein Vereinzelungswerkzeug 15 in Form eines Meißels oder einer Schneide an den Verbindungssteg 6 gebracht. Optional kann der Verbindungssteg 6 hierbei bereits eine Vorkerbung aufweisen und/oder dünner sein als
angrenzende Teilbereiche des Leiterrahmenverbunds 3. Mit dem Vereinzelungswerkzeug 15 wird dann der Verbindungssteg 6 verbogen und zertrennt. Es verbleiben die verbogenen, abgerissenen und voneinander separierten Bereiche an dem Verbindungssteg 6, siehe Figur 10B. Durch diese Bereiche kann eine verbesserte Verbindung mit dem Vergusskörper 50
realisiert sein.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 056 700.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den Schritten:
- Bereitstellen eines Leiterrahmenverbunds (2) mit einer Vielzahl von Leiterrahmen (3) ,
wobei die Leiterrahmen (3) je für eines der
Halbleiterbauteile (1) vorgesehen sind und je
mindestens zwei Leiterrahmenteile (34, 38) umfassen, und wobei die Leiterrahmen (3) über Verbindungsstege
(6) mindestens zum Teil miteinander verbunden sind,
- Anbringen von zusätzlichen elektrischen
Verbindungsmitteln (4) zwischen benachbarten
Leiterrahmen (3) ,
- Erstellen eines Vergusskörpers (50) für Gehäusekörper
(5) der einzelnen Halbleiterbauteile (1),
wobei der Vergusskörper (50) die Leiterrahmen (3) und die Leiterrahmenteile (34, 38) mechanisch miteinander verbindet,
- Entfernen und/oder Unterbrechen mindestens eines
Teils der Verbindungsstege (6), und
- Vereinzeln zu den Halbleiterbauteilen (1) .
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem, nach dem Schritt des Entfernens mindestens eines Teils der Verbindungsstege (6), die
Leiterrahmenteile (34, 38) innerhalb der jeweiligen Leiterrahmen (3) nicht in unmittelbarem elektrischem Kontakt zueinander stehen,
wobei erste der Leiterrahmenteile (38) elektrisch zu Spalten (C) und zweite der Leiterrahmenteile (34) elektrisch zu Zeilen (R) verschaltet sind, und wobei benachbarte Zeilen (R) und benachbarte Spalten (C) elektrisch voneinander isoliert sind.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Erstellens des Vergusskörpers
(50) nach dem Schritt des Anbringens der elektrischen Verbindungsmittel (4) und vor dem Schritt des
Entfernens mindestens eines Teils der Verbindungsstege
(6) erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem diejenigen Verbindungsstege (6), die beim
Schritt des Entfernens eines Teils der Verbindungsstege (6) entfernt werden, eine geringere mittlere Dicke aufweisen als die Leiterrahmenteile (34, 38) und an der den Verbindungsmitteln (4) abgewandten Unterseite (20) des Leiterrahmenverbunds (2) bündig mit den
Leiterrahmenteilen (34, 38) abschließen.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Verbindungsmittel (4) Bonddrähte sind, wobei die Verbindungsmittel (4) beim Vereinzeln
teilweise oder vollständig entfernt werden.
Verfahren nach einem der vorhergehenden Ansprüche, das zusätzlich den folgenden Schritt umfasst:
- Anbringen von Schutzdioden (7) gegen Schäden durch elektrostatische Entladungen,
wobei dieser Schritt vor dem Erstellen des
Vergusskörpers (50) erfolgt und die Schutzdioden (7) nachfolgend von dem Vergusskörper (50) überdeckt werden .
7. Verfahren nach einem der vorhergehenden Ansprüche, das zusätzlich den folgenden Schritt umfasst:
- Anbringen von Leuchtdiodenchips (8) je auf einem der Leiterrahmenteile (38) oder je auf zwei der
Leiterrahmenteile (34, 38) von einem der Leiterrahmen
(3) ,
wobei dieser Schritt nach dem Erstellen des
Vergusskörpers (50) und vor dem Vereinzeln erfolgt.
8. Verfahren nach dem vorhergehenden Anspruch,
wobei sich zwischen zwei benachbarten ersten
Leiterrahmenteilen (38) und längs der Spalten (C) erste der Verbindungsstege (6a) befinden,
wobei die ersten Verbindungsstege (6a) beim Vereinzeln teilweise oder vollständig entfernt werden.
9. Verfahren nach einem der vorhergehenden Ansprüche,
das zusätzlich den folgenden Schritt umfasst:
- elektrisches Testen der noch nicht vereinzelten
Halbleiterbauteile (1),
wobei bei dem Testen die Leuchtdiodenchips (8) und/oder die Schutzdioden (7) zeilenweise und spaltenweise unabhängig voneinander bestrombar sind.
10. Verfahren nach einem der vorhergehenden Ansprüche,
wobei diejenigen Verbindungsstege (6), die nach dem Schritt des Entfernens eines Teils der Verbindungsstege (6) verbleiben, an einer den Verbindungsmitteln (4) abgewandten Unterseite (20) des Leiterrahmenverbunds (2) beim Erstellen des Vergusskörpers (50) mit einem Material des Vergusskörpers (50) in Berührung kommen und, in einer Ebene senkrecht zu der Unterseite (20), ringsum von dem Material des Vergusskörpers umgeben werden . Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Leiterrahmenverbund (2) von zwei
Hauptseiten (20, 25) her geätzt wird.
Verfahren nach dem vorhergehenden Anspruch,
bei dem das Ätzen von der Unterseite (20) her sowohl vor als auch nach dem Erstellen des Vergusskörpers (50) erfolgt,
wobei das Ätzen von der der Unterseite (20)
gegenüberliegenden Oberseite (25) her nur vor dem
Anbringen der Verbindungsmittel (4) erfolgt.
Leiterrahmenverbund (2) für optoelektronische
Halbleiterbauteile (1) mit einer Vielzahl von
Leiterrahmen (3) , wobei
- der Leiterrahmenverbund (2) einstückig ist,
- die Leiterrahmen (3) matrixartig in dem
Leiterrahmenverbund (2) angeordnet sind,
- jeder der Leiterrahmen (3) für eines der
Halbleiterbauteile (1) vorgesehen ist,
- die Leiterrahmen (3) je mindestens ein erstes
Leiterrahmenteil (38) und mindestens ein zweites
Leiterrahmenteil (34) umfassen,
- mindestens die ersten Leiterrahmenteile (38) dazu vorgesehen sind, dass darauf ein Leuchtdiodenchip (8) angebracht wird,
- der Leiterrahmenverbund (2) eine Vielzahl von
Verbindungsstegen (6) umfasst,
- die Leiterrahmen (3) mindestens zum Teil elektrisch und mechanisch miteinander über die Verbindungsstege (6) verbunden sind,
- sich zwischen benachbarten ersten Leiterrahmenteilen (38) erste der Verbindungsstege (6a) befinden, - die ersten Verbindungsstege (6a) je parallel zu einer Verbindungslinie zwischen den ersten und zweiten
Leiterrahmenteilen (34, 38) der Leiterrahmen (3) verlaufen, und
- die Verbindungsstege (6, 6a) von den
Leiterrahmenteilen (34, 38) verschieden sind.
Optoelektronisches Halbleiterbauteil (1) mit
- einem Leitrahmen (3) mit mindestens einem ersten (38) und mindestens einem zweiten Leiterrahmenteil (32),
- mindestens einem Leuchtdiodenchip (8), der wenigstens auf dem ersten Leiterrahmenteil (38) befestigt ist,
- einem Gehäusekörper (5) , der die Leiterrahmenteile (32, 38) mechanisch miteinander verbindet und der eine Ausnehmung (58) aufweist, in der sich der
Leuchtdiodenchip (8) befindet, und
- mindestens einem elektrischen Verbindungsmittel (4), das ein Bonddraht ist,
wobei die Leiterrahmenteile (32, 38) ausschließlich an einer Montageseite (20), die zur Montage des
Halbleiterbauteils (1) vorgesehen ist, aus dem
Gehäusekörper (5) herausragen oder bündig mit dem
Gehäusekörper (5) abschließen, und
das Verbindungsmittel (4) an mindestens einer
Seitenfläche (54) des Gehäusekörpers (5) frei
zugänglich ist und, in Draufsicht auf diese
Seitenfläche (54) gesehen, ringsum von einem Material der Gehäusekörpers (5) umgeben ist.
PCT/EP2012/075431 2011-12-20 2012-12-13 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil WO2013092387A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/363,738 US9219210B2 (en) 2011-12-20 2012-12-13 Method for producing optoelectronic semiconductor components, leadframe assemblage and optoelectronic semiconductor component
JP2014547864A JP5908115B2 (ja) 2011-12-20 2012-12-13 オプトエレクトロニクス半導体素子の製造方法、導体フレーム結合体及びオプトエレクトロニクス半導体素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011056700.3 2011-12-20
DE102011056700A DE102011056700A1 (de) 2011-12-20 2011-12-20 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
WO2013092387A1 true WO2013092387A1 (de) 2013-06-27

Family

ID=47429797

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/075431 WO2013092387A1 (de) 2011-12-20 2012-12-13 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil

Country Status (4)

Country Link
US (1) US9219210B2 (de)
JP (1) JP5908115B2 (de)
DE (1) DE102011056700A1 (de)
WO (1) WO2013092387A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235872A (ja) * 2012-05-02 2013-11-21 Dainippon Printing Co Ltd 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
EP2833419A1 (de) * 2013-07-31 2015-02-04 Nichia Corporation Leiterrahmen, Leiterrahmen mit Harz daran, Harzverpackung, lichtemittierende Vorrichtung und Verfahren zur Herstellung einer Harzverpackung
JP2017073568A (ja) * 2017-01-06 2017-04-13 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056706B4 (de) * 2011-12-20 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
DE102012104882B4 (de) 2012-06-05 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
JP6291713B2 (ja) * 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
EP2863427A1 (de) * 2013-10-18 2015-04-22 Micro Systems Engineering GmbH Array aus einer Vielzahl von elektrischen integrierten Schaltungen und Verfahren zur Herstellung desselben
DE102015107515A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015115824A1 (de) 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102015116855A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
WO2018235330A1 (ja) * 2017-06-20 2018-12-27 住友電気工業株式会社 半導体装置
DE102017126338A1 (de) 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
DE102018118251B4 (de) 2018-07-27 2020-02-06 Infineon Technologies Ag Chipanordnung und Verfahren zur Herstellung derselben
US11264310B2 (en) * 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle
JP7353312B2 (ja) 2021-01-07 2023-09-29 シーシーエス株式会社 Ｌｅｄ光源、及び、ｌｅｄ光源の検査方法
DE102021119707A1 (de) 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit eingebetteter elektrischer verbindung, bauelement und verfahren zur herstellung eines trägers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000727A1 (en) * 2002-06-26 2004-01-01 Lingsen Precision Industries, Ltd. LED package and the process making the same
US20070262328A1 (en) * 2006-05-10 2007-11-15 Nichia Corporation Semiconductor light emitting device and a method for producing the same
US20080224161A1 (en) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha Semiconductor Light Emitting Device and Multiple Lead Frame for Semiconductor Light Emitting Device
US20080253064A1 (en) * 2007-04-10 2008-10-16 Wu Tse-Pin Supporting frame for diodes
EP2161765A2 (de) * 2008-09-09 2010-03-10 Nichia Corporation Optisches Halbleiterbauelement und Verfahren zu seiner Herstellung
US20100213484A1 (en) * 2009-02-26 2010-08-26 Chen-Hsiu Lin Lead frame assembly, package structure and LED package structure
WO2011093174A1 (ja) * 2010-01-29 2011-08-04 日本航空電子工業株式会社 Ｌｅｄデバイス、その製造方法、及び発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314138A (ja) 2001-04-09 2002-10-25 Toshiba Corp 発光装置
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
TWI239666B (en) * 2004-09-16 2005-09-11 Chen-Lun Hsingchen LED package with diode protection circuit
JP2008282932A (ja) * 2007-05-09 2008-11-20 Omron Corp 発光素子及びその製造方法
US8049237B2 (en) * 2007-12-28 2011-11-01 Nichia Corporation Light emitting device
JP5379465B2 (ja) 2008-12-17 2013-12-25 パナソニック株式会社 発光装置
US8080436B2 (en) * 2009-07-30 2011-12-20 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
US8076181B1 (en) * 2010-10-22 2011-12-13 Linear Technology Corporation Lead plating technique for singulated IC packages
US8969136B2 (en) * 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000727A1 (en) * 2002-06-26 2004-01-01 Lingsen Precision Industries, Ltd. LED package and the process making the same
US20070262328A1 (en) * 2006-05-10 2007-11-15 Nichia Corporation Semiconductor light emitting device and a method for producing the same
US20080224161A1 (en) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha Semiconductor Light Emitting Device and Multiple Lead Frame for Semiconductor Light Emitting Device
US20080253064A1 (en) * 2007-04-10 2008-10-16 Wu Tse-Pin Supporting frame for diodes
EP2161765A2 (de) * 2008-09-09 2010-03-10 Nichia Corporation Optisches Halbleiterbauelement und Verfahren zu seiner Herstellung
US20100213484A1 (en) * 2009-02-26 2010-08-26 Chen-Hsiu Lin Lead frame assembly, package structure and LED package structure
WO2011093174A1 (ja) * 2010-01-29 2011-08-04 日本航空電子工業株式会社 Ｌｅｄデバイス、その製造方法、及び発光装置
EP2515354A1 (de) * 2010-01-29 2012-10-24 Japan Aviation Electronics Industry, Limited Led-vorrichtung, herstellungsverfahren dafür und lichtemittierende vorrichtung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235872A (ja) * 2012-05-02 2013-11-21 Dainippon Printing Co Ltd 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
EP2833419A1 (de) * 2013-07-31 2015-02-04 Nichia Corporation Leiterrahmen, Leiterrahmen mit Harz daran, Harzverpackung, lichtemittierende Vorrichtung und Verfahren zur Herstellung einer Harzverpackung
US9607934B2 (en) 2013-07-31 2017-03-28 Nichia Corporation Lead frame, lead frame with resin attached thereto, resin package, light emitting device, and method for manufacturing resin package
US10366945B2 (en) 2013-07-31 2019-07-30 Nichia Corporation Lead frame, lead frame with resin attached thereto, resin package, light emitting device, and method for manufacturing resin package
JP2017073568A (ja) * 2017-01-06 2017-04-13 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム

Also Published As

Publication number Publication date
DE102011056700A1 (de) 2013-06-20
US20140353710A1 (en) 2014-12-04
JP5908115B2 (ja) 2016-04-26
US9219210B2 (en) 2015-12-22
JP2015502669A (ja) 2015-01-22

Similar Documents

Publication Publication Date Title
WO2013092387A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
WO2013092395A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
DE102011056706B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102012104882B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
WO2012034764A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
DE102015104185A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2017060280A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
WO2014127934A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2013045196A1 (de) Optoelektronisches halbleiterbauteil
WO2014166801A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2013092435A1 (de) Anschlussträger, optoelektronische bauelementanordnung und beleuchtungsvorrichtung
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
DE102013220960A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102017110850A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2011101238A1 (de) Elektrisches widerstandselement geignet für leuchtdioden, laserdioden oder fotodetektoren
WO2015024861A1 (de) Laserbauelementeverbund und verfahren zum herstellen eines laserbauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102019100794A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2016184813A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
WO2021018566A1 (de) Leiterrahmenverbund, verfahren zur herstellung einer mehrzahl von bauteilen und bauteil
DE102021130077A1 (de) Vorrichtung und verfahren zum testen optoelektronischer bauelemente

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12806016

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14363738

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2014547864

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12806016

Country of ref document: EP

Kind code of ref document: A1