JP2015502669A - オプトエレクトロニクス半導体素子の製造方法、導体フレーム結合体及びオプトエレクトロニクス半導体素子 - Google Patents

オプトエレクトロニクス半導体素子の製造方法、導体フレーム結合体及びオプトエレクトロニクス半導体素子 Download PDF

Info

Publication number
JP2015502669A
JP2015502669A JP2014547864A JP2014547864A JP2015502669A JP 2015502669 A JP2015502669 A JP 2015502669A JP 2014547864 A JP2014547864 A JP 2014547864A JP 2014547864 A JP2014547864 A JP 2014547864A JP 2015502669 A JP2015502669 A JP 2015502669A
Authority
JP
Japan
Prior art keywords
conductor frame
conductor
web
semiconductor element
casting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014547864A
Other languages
English (en)
Other versions
JP5908115B2 (ja
Inventor
ツィツルスペルガー ミヒャエル
ツィツルスペルガー ミヒャエル
ホルツ ユルゲン
ホルツ ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015502669A publication Critical patent/JP2015502669A/ja
Application granted granted Critical
Publication of JP5908115B2 publication Critical patent/JP5908115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

少なくとも一つの実施の形態において、本方法は、オプトエレクトロニクス半導体素子（１）を製造するために使用される。本方法は、複数の導体フレーム（３）を含む導体フレーム結合体（２）を準備するステップであって、各導体フレーム（３）は、少なくとも二つの導体フレーム部（３４，３８）を有しており、且つ、接続ウェブ（６）を介して少なくとも部分的に相互に電気的に接続されているステップと、気的な接続手段（４）を隣接する導体フレーム（３）間に取り付けるステップと、注型ボディ（５０）を作製するステップであって、注型ボディ（５０）は、導体フレーム（３）及び導体フレーム部（３４，３８）を相互に機械的に接続するステップと接続ウェブ（６）の少なくとも一部を除去及び／又は分断するステップと、複数の半導体素子に個別化するステップとを備えている。

Description

本発明は、オプトエレクトロニクス半導体素子の製造方法に関する。更に本発明は、導体フレーム結合体並びにオプトエレクトロニクス半導体素子に関する。
本発明の解決すべき課題は、高い歩留まりを達成することができる、オプトエレクトロニクス半導体素子の製造方法を提供することである。
本方法の少なくとも一つの実施の形態によれば、本方法は導体フレーム結合体を準備するステップを備えている。導体フレーム結合体は複数の導体フレームを含んでいる。有利には、導体フレーム結合体の各導体フレームは、製造すべき各半導体素子に対して一つずつ設けられている。
少なくとも一つの実施の形態によれば、導体フレーム結合体はワンピースのワークピースである。その場合、導体フレーム結合体の全ての導体フレーム並びに別のコンポーネントはワンピースで繋がっている。例えば、導体フレーム結合体の個々の導体フレーム及び別の構成部材は、打ち抜き加工又はカッティングによって一つの金属薄板から形成されている。
本方法の少なくとも一つの実施の形態によれば、各導体フレームは少なくとも二つ、又はちょうど二つ、又は少なくとも三つ、又はちょうど三つの導体フレームを有している。導体フレームの個々の導体フレーム部を介して、相応の導体フレームが対応付けられているオプトエレクトロニクス半導体素子を電気的に接触接続させて結線することができる。
少なくとも一つの実施の形態によれば、導体フレーム及び／又は導体フレーム部は少なくとも部分的に、導体フレーム結合体の結合ウェブを介して相互に電気的に接続されており、また少なくとも一時的に相互に機械的に接続されている。それらの接続ウェブは有利には、導体フレーム及び導体フレーム部と同一の材料から形成されている。特に、接続ウェブは導体フレーム及び導体フレーム部とワンピースで同一の金属薄板から作製されている。完成した半導体素子において、接続ウェブは有利には電気的な機能及び機械的な機能をもはや有していない。
少なくとも一つの実施の形態によれば、本方法は、隣接する導体フレーム間、及び／又は、隣接する導体フレーム部間、及び／又は、隣接する接続ウェブ間に、付加的な電気的接続手段を取り付けるステップを備えている。この接続手段は、例えば導電性ベルト、導電性ブリッジ、又は、特に有利にはボンディングワイヤである。接続手段は導体フレーム結合体とは異なり、導体フレーム結合体とワンピースで作製されるものではない。接続手段は有利には接続ウェブを張架するように設計されており、その場合、接続手段は張架すべき接続ウェブから電気的に絶縁されている。特に、接続手段は導体フレーム結合体と同一の原材料から作製されているものではない。
本方法の少なくとも一つの実施の形態によれば、本方法は個々の半導体素子のケーシングボディのための注型ボディを作製するステップを備えている。特に、注型ボディは射出成形、押し出し成形、鋳込み又はプレスによって作製される。特に、注型ボディはいわゆるトランスファー成形によって作製される。また、注型ボディの作製を、例えばインジェクション成形（Injection Molding）、液体トランスファー成形（Liquid Transfer Molding）又は圧縮成形（Compression Molding）によって実現することができる。
少なくとも一つの実施の形態によれば、注型ボディによって、導体フレームの個々の導体フレーム部が相互に機械的に接続される。続いて、導体フレーム結合体並びに注型ボディが個々の半導体素子に個別化されると、導体フレーム部はケーシングボディを介して、特にケーシングボディだけを介して相互に固く機械的に接続されている。換言すれば、ケーシングボディは、半導体素子を機械的に支持、担持及び拘束するコンポーネントであると考えられる。
少なくとも一つの実施の形態によれば、本方法は、接続ウェブの少なくとも一部を除去及び／又は分断するステップを備えている。接続ウェブの除去及び／又は分断は、有利には、導体フレーム部の材料を除去することによって行われる。例えば、分断は、打ち抜き、曲げ加工、破折、切断、エッチング、ソーチング、研磨によって、及び／又は、レーザアブレーション又はレーザカッティングを用いるビームによって行われる。接続ウェブ全体を分断又は除去することもできる。しかしながら有利には、接続ウェブの一部のみが分断又は除去される。
少なくとも一つの実施の形態によれば、本方法は、導体フレーム結合体及び／又は注型ボディを半導体素子に個別化するステップを備えている。ここでは単に個別化は予備的な個別化であるので、従って複数の半導体素子を機械的に一体的なままにすることができるが、しかしながら半導体素子間には目標分断個所を設けることができる。目標分断個所を介して、半導体素子を、特に工具を使用することなく、またその機能が阻害されることなく相互に分離させることができる。
少なくとも一つの実施の形態においては、本方法は、オプトエレクトロニクス半導体素子、例えば発光ダイオード、レーザダイオード、フォトダイオード又はスーパールミネッセントダイオードを製造するために使用される。本方法は少なくとも以下のステップを備えている：
−複数の導体フレームを含む導体フレーム結合体を準備するステップ。ここで、各導体フレームは各半導体素子に対して一つずつ設けられており、且つ、少なくとも二つの導体フレーム部を有しており、また、各導体フレームは接続ウェブを介して少なくとも部分的に相互に電気的に接続されている、
−付加的な電気的な接続手段、特にボンディングワイヤを隣接する導体フレーム間に取り付けるステップ、
−個々の半導体素子のケーシングボディのための注型ボディを作製するステップ。ここで、注型ボディは、導体フレーム及び導体フレーム部を相互に機械的に接続する、
−接続ウェブの少なくとも一部を除去及び／又は分断するステップ。
−複数の半導体素子に個別化するステップ。
有利には、個々の方法ステップは上記の順序で実施される。択一的に、上記の順序とは異なる順序で方法ステップを実施することも可能である。
少なくとも一つの実施の形態によれば、製造されるオプトエレクトロニクス半導体素子は、ＱＦＮ（Quad Fiat No Leads）素子である。その種の素子は表面実装可能である。
ＱＦＮ−ＬＥＤのようなＱＦＮ半導体素子では、半分エッチングされた導体フレーム又は導体フレーム結合体が頻繁に使用される。導体フレーム結合体においては、所定の半導体素子のための導体フレームが、接続ウェブを介して、隣接する各半導体素子と導電的に接続されている。発光ダイオードチップのようなオプトエレクトロニクス半導体チップが個々の導体フレームに実装され、電気的に接触接続された後には、それらのオプトエレクトロニクス半導体チップが短絡されている。従って、個別化の前の素子の機能テスト又は結線は不可能である。
隣接する導体フレーム及び／又は導体フレーム部が接続ウェブによって相互に電気的に接続されており、別個の接続手段が使用され、それに続いて接続ウェブが少なくとも部分的に分断又は除去されることによって、個々の半導体素子のための隣接する導体フレームを相互に電気的に絶縁させることができ、従って、特に裏面側から相互に独立して評価可能である。特に、行列から成るマトリクス回路を形成することができる。
その種の導体フレーム結合体によって、またその種の製造方法によって、製造すべき素子を既に個別化の前に電気的に接触接続させ、導体フレーム結合体全体を電気的に特徴付けることができ、従って光学的にも特徴付けることができる。検査及び特徴付けが導体フレーム結合体の状態で行われるので、個々の素子での管理は不要である。同様に、静電放電による損傷から保護するための保護ダイオードの機能検査を既に個別化の前に実現することができる。また、個々の半導体素子の輝度及びその色位置を既に導体フレーム結合体の状態で測定することができる。これによって、放出される放射の色位置を事後的に、導体フレーム結合体の状態において又は個別化の後にも、修正及び／又は変更することができる。同様に、特に発光ダイオードチップを取り付けるステップを制御するためのサーモグラフィを個々の発光ダイオードチップが接触子と接触することなく実現することができる。
本方法の少なくとも一つの実施の形態によれば、注型ボディを作製するステップは、電気的な接続手段を取り付けるステップの後に行われる。特に、電気的な接続手段は注型ボディの材料に埋め込まれる。注型ボディを作製するステップの後では、有利には、電気的な接続手段にはもはや自由にアクセスすることができない。
本方法の少なくとも一つの実施の形態によれば、接続ウェブの少なくとも一部を除去及び／又は分断するステップは、注型ボディを作製するステップの後に行われる。導体フレーム結合体が注型ボディによって機械的に固定された後になって初めて接続ウェブを分断することも可能である。
本方法の少なくとも一つの実施の形態によれば、接続手段の一部又は接続手段全体が、半導体素子への個別化の際に、それぞれ部分的に又は完全に除去される。個別化が例えばソーイングによって行われる場合には、接続手段の少なくとも一部が完全に鋸引きされるか、又は接続手段は完全に鋸引きトラック内にあり、完全に除去される。
少なくとも一つの実施の形態によれば、本方法は、静電放電による損傷に対する保護ダイオード、略してＥＳＤ保護ダイオードを取り付けるステップを備えている。有利には、このステップは注型ボディを作製する前に実施される。保護ダイオードは注型ボディの作製時に有利には注型ボディによって覆われる、及び／又は、注型ボディの材料に埋設される。特に、保護ダイオードは注型ボディの作製後にはもはや自由にアクセスすることができない。
少なくとも一つの実施の形態によれば、本方法は、オプトエレクトロニクス半導体チップ、例えば発光ダイオードチップをそれぞれ、導体フレーム部の内の一つ、又は導体フレームの内の一つの複数の導体フレーム部に取り付けるステップを備えている。例えば、半導体チップは第１の導体フレーム部に接着されるか、はんだ付けされ、続いて、特にボンディングワイヤを用いて第２の導体フレーム部に電気的に接続される。これとは異なり、半導体チップがいわゆるフリップチップであっても良い。二つの導体フレーム部間の電気的な接続は、有利には半導体チップ自体を介して行われる。
本方法の少なくとも一つの実施の形態によれば、半導体チップを取り付けるステップは、注型ボディを作製した後、且つ、半導体素子への個別化の前に行われる。特に、半導体チップは、注型ボディの有利には円錐台形状又は角錐台形状の開口部内において実装される。
本方法の少なくとも一つの実施の形態によれば、接続ウェブの少なくとも一部を除去又は分断するステップの後では、一つの導体フレーム内の複数の導体フレーム部はもはや相互に直接的には電気的に接触していない。このことは、個々の導体フレーム部間に、導電性の一体的な材料接続部は存在しないことを意味していると考えられる。例えば、導体フレーム内の複数の導体フレーム部は、それぞれ電気素子のみを介して、例えばオプトエレクトロニクス半導体チップのみを介して、相互に関節的に電気的に接続されている。特に、一つの導体フレーム内の複数の導体フレーム部間の電流の流れ方向に沿って少なくとも一つのｐｎ接合部が配置されている。
本方法の少なくとも一つの実施の形態によれば、第１の導体フレームが列を成すよう電気的に接続されており、且つ第２の導体フレームが行を成すよう電気的に接続されている。例えば、各オプトエレクトロニクス半導体チップは第１の導体フレーム部上に取り付けられている。保護ダイオードを第２の導体フレーム部上に取り付けることができる。有利には、各導体フレームにはそれぞれ一つの列及び行が一義的に割り当てられている。隣接する行は有利には相互に電気的に絶縁されており、同様に列も有利には相互に電気的に絶縁されている。複数ある行及び列の内のそれぞれ一つの行及び列と接触接続されていることによって、その行とその列の交点において半導体チップを電気的に駆動させることができる。
本方法の少なくとも一つの実施の形態によれば、隣接する二つの第１の導体フレームの間には、列に沿って、第１の接続ウェブがそれぞれ設けられている。半導体チップがフリップチップでない場合には、半導体チップは第１の導体フレーム部に取り付けられている。第１の接続ウェブは、有利には、各導体フレームの導体フレーム部間の接続線に平行に延在している。
本方法の少なくとも一つの実施の形態によれば、第１の接続ウェブは半導体素子への個別化の際に部分的に又は完全に除去される。例えば、第１の接続ウェブは個別化の際に完全に又は部分的に鋸引きトラック内に位置している。
本方法の少なくとも一つの実施の形態によれば、第１の接続ウェブは列に沿って、電気的な接続手段を介して相互に導電的に接続されている。即ちこの場合には、列に沿って第１の接続ウェブと接続手段の少なくとも一部とが交互に並んでおり、且つ電気的に直列接続されている。
本方法の少なくとも一つの実施の形態によれば、本方法は、まだ個別化されていない半導体素子を検査するステップを備えている。検査の際に、保護ダイオード及び／又は発光ダイオードチップの保護ダイオードの機能性が検査される。その際、発光ダイオードチップ又は保護ダイオードが有利には行毎及び列毎に個別に相互に独立して給電される。検査は４端子測定（英語：four-terminal sensing）である。この場合、有利には、各列及び各行の両端に検査コンタクトが設けられている。
本方法の少なくとも一つの実施の形態によれば、接続ウェブの一部を除去又は分断するステップに関与しない接続ウェブは、導体フレーム結合体の、接続手段側とは反対側の下面において、注型ボディの材料と接触している。換言すれば、そのような除去及び分断されない接続ウェブは導体フレーム結合体の下面から後退している。ここで下面とは、個別化された半導体素子を実装するために設けられている面である。特に、下面に対して垂直な方向における平面において、分断及び除去されていない接続ウェブの周囲を注型ボディの材料によって包囲することができる。
本方法の少なくとも一つの実施の形態によれば、少なくとも、除去又は分断に関係する接続ウェブは、導体フレーム部の厚さよりも薄い平均厚さを有している。例えば接続ウェブの平均厚さは、導体フレーム部の厚さの２０％以上８０％以下である。
本方法の少なくとも一つの実施の形態によれば、除去又は分断に関係する接続ウェブは、導体フレーム部の下面と面一で終端している。導体フレーム部並びにそれらの接続ウェブによって形成されている下面の領域は、有利には一つの共通の平面内に位置している。
本方法の少なくとも一つの実施の形態によれば、導体フレーム結合体は二つの主面側からエッチングされる。それらの主面は特に、下面と、その下面とは反対側の上面によって形成されている。エッチングは有利には、接続手段を取り付けるステップの前、並びに、注型ボディを作製するステップの前、且つ、接続ウェブを除去又は分断するステップの前に行われる。必要に応じて下面側から更にエッチングを行うことによって、接続ウェブの少なくとも一部を除去又は分断することができる。
本方法の少なくとも一つの実施の形態によれば、エッチングは注型ボディの作製後に下面側から行われる。有利には、エッチングは、発光ダイオードチップのようなオプトエレクトロニクス半導体チップの取り付け前に下面側から行われる。
更に、本発明によって導体フレーム結合体が提供される。導体フレーム結合体は、上述の実施の形態の内の少なくとも一つと関連させて説明したような方法において使用される。従って、導体フレーム結合体の特徴はそのような方法に関しても明らかであり、またその逆も当てはまる。
少なくとも一つの実施の形態においては、導体フレーム結合体は複数の個々の導体フレームを有している。導体フレーム結合体はワンピースで形成されており、また導体フレームはマトリクス状に導体フレーム結合体に配置されている。各導体フレームは一つの半導体素子に対して設けられている。導体フレームはそれぞれ少なくとも一つの第１の導体フレーム部及び少なくとも一つの第２の導体フレーム部を含んでいる。少なくとも一つの第１の導体フレーム部は、その上にオプトエレクトロニクス半導体チップ、例えば発光ダイオードチップを取り付けるために設けられている。個々の導体フレーム及び／又は導体フレーム部は少なくとも部分的に、接続ウェブを介して相互に電気的に接続されている。隣接する第１の導体フレーム部間には第１の接続ウェブが設けられている。第１の接続ウェブは有利には、それぞれ接続線に平行に、導体フレームの第１の導体フレーム部と第２の導体フレーム部との間に配置されている。接続ウェブは導体フレーム部ではない。
更に、本発明によって、上述の一つ又は複数の実施の形態と関連させて説明したような方法を用いて、上述の導体フレーム結合体から製造されている、オプトエレクトロニクス半導体素子が提供される。方法及び導体フレーム結合体の特徴は半導体素子に関しても明らかであり、またその逆も当てはまる。
少なくとも一つの実施の形態においては、半導体素子は、少なくとも一つの第１の導体フレーム部及び少なくとも一つの第２の導体フレーム部を備えている導体フレームを有している。同様に、半導体素子は発光ダイオードチップのようなオプトエレクトロニクス半導体チップを一つ又は複数含んでいる。半導体チップは少なくとも、第１の導体フレーム部に機械的に固定されている。ケーシングボディは、導体フレーム部を相互に機械的に接続し、また開口部を有しており、その開口部内において半導体チップが取り付けられている。半導体素子は、ボンディングワイヤの形態の少なくとも一つの電気的な接続手段を含んでいる。電気的な接続手段は、半導体チップとせいぜい間接的に電気的に接触しているに過ぎない。特に、半導体チップと接続手段との間には相互的な直接的なコンタクトはなく、また、半導体チップと接続手段は接触していない。
半導体素子の少なくとも一つの実施の形態によれば、半導体素子は実装面を有しており、この実装面は半導体素子を実装するために設けられている。実装のための実装面においてのみ導体フレーム部にアクセスすることができる。特に、半導体素子は実装面においてのみケーシングボディから突出しているか、又は、実装面においてのみケーシングボディと面一で終端している。
半導体素子の少なくとも一つの実施の形態によれば、ケーシングボディの一つ又は複数の側面、特に相互に対向する側面における接続手段に自由にアクセスすることができる。有利には、少なくとも一つの側面には接続手段の材料が設けられておらず、またケーシングボディの材料によって覆われていない。
少なくとも一つの実施の形態によれば、側面を平面で見ると、露出された接続手段の周囲がケーシングボディの材料によって包囲している。換言すれば、接続手段は側面の縁部に設けられているのではなく、側面の内部に設けられている。
以下では、本発明による方法並びに本発明による導体フレーム結合体及び本発明による半導体素子を、図面を参照しながら複数の実施例に基づき詳細に説明する。個々の図面において、同一の構成要素には同一の参照番号を付している。ここでは縮尺通りの関係性が図示されているのではなく、むしろより良い理解のために個々の構成要素を過度に拡大して図示している場合もある。
本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明によるオプトエレクトロニクス半導体素子の実施例の概略図を示す。 本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明による導体フレーム結合体を備えている、本発明によるオプトエレクトロニクス半導体素子を製造するための方法の実施例の概略図を示す。 本発明による導体フレーム結合体を分断する方法ステップの概略図を示す。
図１から図５には、オプトエレクトロニクス半導体素子１の製造方法が図示されている。図１には第１の方法ステップが示されており、この第１の方法ステップに従い、複数の導体フレーム３を備えている導体フレーム結合体２が準備される（図１Ａの上面斜視図、図１Ｂの下面斜視図、並びに図１Ｃによる図１Ａの一部の拡大図を参照されたい）。
個々の導体フレーム３はそれぞれ第１の導体フレーム部３８及び第２の導体フレーム部３４を有している。比較的大きい第１の導体フレーム部３８は、発光ダイオードチップのようなオプトエレクトロニクス半導体チップの機械的な固定及び電気的な接触接続を行うために設けられている。
導体フレーム結合体２は更に複数の接続ウェブ６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆを有している。それらの接続ウェブは導体フレーム部３４，３８と同様にワンピースで同一の原料から成形されている。但し、接続ウェブ６は導体フレーム部３４，３８と区別される。完成した半導体素子においては、接続ウェブは機械的又は電気的な機能をもはや有してはいない。
個々の導体フレーム３は導体フレーム結合体２において、行Ｒに沿って、且つ、その行Ｒに垂直に配向されている列Ｃに沿って、マトリクス状に規則的に配置されている。列Ｃに沿って、隣接する導体フレーム３は二つの接続ウェブ６ｂを介して相互に接続されている。隣接する導体フレーム３の第１の導体フレーム部３８は、行Ｒに沿って接続ウェブ６ｃ，６ｆを介して相互に接続されており、また隣接する第２の導体フレーム部３４は行Ｒに沿って接続ウェブ６ｅを介して相互に接続されている。オプションとして、導体フレーム結合体２は複数の接続ウェブ６ｄを有しており、それらの接続ウェブ６ｄは斜め方向において、隣接する導体フレーム３の導体フレーム部３４，３８を相互に接続している。隣接する導体フレーム３の第１の導体フレーム部３８の間には、列Ｃに沿って延在している接続ウェブ６ａがそれぞれ設けられている。
導体フレーム結合体２を準備するステップの他に、図１には本方法の更なるステップが示されており、この更なるステップに従い、付加的な電気的な接続手段４が隣接する導体フレーム３間、接続ウェブ６ａ間に取り付けられる。接続手段４はボンディングワイヤによって形成されている。列Ｃに沿って、接続手段４は相互に間隔を空けて隣り合っている接続ウェブ６ａを接続している。
オプションとして、接続ウェブ並びに導体フレーム部３４，３８が相互に異なる平均厚さを有していても良い。特に、接続ウェブは導体フレーム部３４，３８よりも薄い平均厚さを有することができる。例えば、導体フレーム２の上面２５では接続ウェブ６ａ，６ｅ，６ｆが導体フレーム部３４，３８と面一で延在している（図１Ａ及び図１Ｃを参照されたい）。これに対して、導体フレーム部６ｂ，６ｃ，６ｄは導体フレーム部３４，３８の下面２０と面一で延在している。図１とは異なり、全ての接続ウェブが同一の厚さを有し、且つ、上面２５及び下面２０と面一で延在していても良い。
導体フレーム結合体２は例えば銅薄板又は銅合金薄板から形成されている。例えば、導体フレーム結合体２は水平方向において約７０ｍｍ×２５０ｍｍの寸法を有している。導体フレーム結合体２の上面２５及び／又は下面２０を部分的又は完全に、ニッケル、パラジウム、金及び／又は銀でもってコーティングすることができ、また多層にコーティングすることもできる。上面２５に対して垂直な方向において、導体フレーム結合体２は有利には１５０μｍ以上４００μｍ以下、特に約２００μｍの厚さを有している。接続ウェブの平均厚さは有利には、導体フレーム部３４，３８の平均厚さの３０％以上７０％以下である。
個々の導体フレーム３の平均周期長及び／又は水平方向の平均寸法は、例えば１ｍｍ以上６ｍｍ以下、特に約２．５ｍｍであり、これは他の全ての実施例においても当てはまる。個々の接続ウェブの平均幅は例えば約１００μｍである。接続手段４として、数１０μｍの範囲にある平均直径を有している金製ボンディングワイヤが考えられる。
図２Ａから図２Ｃには、更なる方法ステップが示されており、この方法ステップに従い、個々の半導体素子１のケーシングボディ５のための注型ボディ５０が取り付けられる。注型ボディ５０は特にトランスファー成形により形成される。有利には、注型ボディ５０は上面２５から上に向かって隆起しており、且つ、下面２０と面一で終端している。注型ボディ５０を介して、個々の導体フレーム部３４，３８が相互に機械的に接続されている（図２Ａを参照されたい）。
単により良く具体的に示すために、図２Ｂにおいては複数あるケーシングボディ５の内の一つのケーシングボディと、そのケーシングボディ５の開口部５８内に位置する、ボンディングワイヤの形態の電気的な接触接続部９を備えている発光ダイオードチップ８とが斜視図で示されている。同様に、より良く具体的に示すために、図２Ｃによる上面図ではケーシングボディ５は一つだけ示されている。
図３には更なる方法ステップ、即ち接続ウェブの内の少なくとも一部を除去及び分断するステップが示されている（図３Ａにおいては上面斜視図で、図３Ｂにおいては下面斜視図で、また、図３Ｃにおいては図３Ａの一部の拡大図で示されている）。
図面を見やすくするために、既に完成した注型ボディ５０は図３には示していない。図３からは、接続ウェブ６ａ，６ｅ，６ｆだけが残存していることが見て取れる。接続ウェブ６ｂ，６ｃ，６ｄ（図１を参照されたい）は除去されている。接続ウェブ６ｂ，６ｃ，６ｄを除去することによって、また先行して接続手段４を取り付けていることによって、導体フレーム部３８は列Ｃに沿って電気的に接続されており、且つ導体フレーム部３４は行Ｒに沿って電気的に接続されている。隣接する行Ｒ及び隣接する列Ｃはそれぞれ相互に電気的に絶縁されている。
図４による上面図に示されている更なる方法ステップにおいては、発光ダイオードチップ８が第１の導体フレーム部３８の上面２５に取り付けられる。発光ダイオードチップ８はボンディングワイヤ９を介して第２の導体フレーム部３４と電気的に接続される。
行Ｒ及び列Ｃを相互に独立して電気的に制御することができるので、個々の発光ダイオードチップ８を交点において相互に独立して電気的に駆動させることができ、従って、個々の半導体素子１に個別化する前に電気的、熱的及び光学的な検査を行うことができる。
半導体素子１への個別化は図５に上面図で示されている。隣接する導体フレーム３間で直線状に延びる個別化領域１０に沿って、隣接する半導体素子１は例えばソーイングによって相互に切り離される。
結果として得られる半導体素子１は図６Ａにおいて上面斜視図で示されており、また図６Ｂにおいて下面斜視図で示されている。導体フレーム部３４，３８の周囲はそれぞれ、ケーシングボディ５の材料によって包囲されている。半導体素子１の下面２０を用いて表面実装が実現される。
発光ダイオードチップ８は有利には、開口部５８内で中心に設けられている。図示されているものとは異なり、反射性材料及び／又は導体フレーム３４，３８の材料でもって凹部５８の側壁を覆うことができる。
ケーシングボディ５の側面５４では接続手段４が露出されており、また、側面５４を平面で見ると、ケーシングボディ５の材料によって包囲されている。接続手段４は有利には、検査の間の列Ｃ及び行Ｒとの接続部の残存部である。完成した半導体素子１において、接続手段４はもはや機械的又は電気的な機能を有してはいない。
半導体素子１の下面２０には複数のノッチが見て取れ、それらのノッチは側面５４に達している。それらのノッチは中空部であり、それらの中空部は接続ウェブ６ｂ，６ｃ，６ｄを除去する前に塞がれている。
本方法の別の実施の形態が図７において、列Ｃに沿った概略的な断面図で示されている。図７Ａによれば、導体フレーム結合体２が準備される。導体フレーム結合体は上面２５側から部分的にエッチングされ、それにより、特に接続ウェブ６ｂが得られる（図１を参照されたい）。オプションとして、特に導体フレーム３内での導体フレーム部３４，３８を分離するために、導体フレームを下面２０側からもエッチングすることができる。
図７Ｂによれば、注型ボディ５０が作製される。注型ボディ５０を介して、導体フレーム部３４，３８並びに隣接する導体フレーム３が機械的に相互に接続されている。図７Ｂに示したものとは異なり、導体フレーム３内での導体フレーム部３４，３８間の注型ボディ５０の厚さが、導体フレーム部３４，３８の厚さに対応していても良い。
図７Ｃには、導体フレーム結合体２が下面２０側からエッチングされることが示されている。これによって、特に接続ウェブ６Ｂが除去される。またこれによって、導体フレーム部３４，３８を下面側２０において注型ボディ５０から突出させることも可能である。換言すれば、その場合には導体フレーム部３４，３８がケーシングボディ５０に対して隆起している。
図７Ｄには、発光ダイオードチップ８の取り付け、並びにボンディングワイヤを介する発光ダイオードチップ８の接触接続が示されている。オプションとして、各発光ダイオードチップ８に波長変換素子８２が取り付けられる。波長変換素子８２を介して、発光ダイオードチップ８によって生成される放射を部分的に又は完全に別の波長の放射に変換することができる。
オプションとして、開口部５８を充填剤８５で部分的又は完全に充填することができる。充填剤８５によって、半導体素子１の光学的な特性を調整することができる。例えば、充填剤は散乱粒子を含んでいる。図示されている実施例とは異なり、充填剤８５をレンズ状に、例えば、収束レンズ、フレネルレンズ又はマイクロレンズの形状で成形することができる。同様に、充填剤８５は光を出力するための粗面化部を有することができる。その種の波長変換素子８２及び／又は充填剤８５を他の全ての実施例においても設けることができる。
隣接する半導体素子１間には個別化領域１０が設けられている。個別化は例えばソーイングによって行われる。
図８Ａ及び図８Ｂによる、行Ｒに沿った断面図においては、導体フレーム結合体２並びに半導体素子１の別の実施例が示されている。図８Ａによれば、行Ｒの端部にある第２の導体フレーム部３４の下面２０に検査ツール９０が取り付けられている。検査ツール９０としてニードル又はポゴピンが考えられる。図示されている実施例とは異なり、行Ｒの両端にテストツール９０が設けられていても良い。個々の行を介して、また図示していない列も介して、発光ダイオードチップ８に対して相互に独立して給電することができ、従って検査を行うことができる。
図８Ｂによる実施例では、検査コンタクト２９が水平方向において半導体素子１の隣に引き出されている。これによって、検査ツール９０を検査コンタクト２９の上面２５に接触接続させることができる。下面２０側又は上面２５側からの検査ツール９０によるその種の検査を、本方法の他の全ての実施例においても適用することができる。
導体フレーム２の別の実施例を用いる本方法の別の実施の形態が、図９Ａ及び図９Ｂにおいて、概略的な平面図で示されている。図９Ａによれば、導体フレーム結合体２が準備される。隣接する導体フレーム３は接続ウェブ６ｂ，６ｃ，６ｅを介して相互に接続されている。
図９Ｂにおいては、接続ウェブ６ｅ及び６ｃ並びに接続ウェブ６ｂがそれぞれ分断されている導体フレーム結合体２が示されており、またこの導体フレーム結合体２は図示していない注型ボディ５０によって機械的に固定されている。接続手段４ａを介して、行Ｒに沿って途切れのない電気的な接続部が実現されており、また、接続手段４ｂを介して、列Ｃに沿って途切れのない電気的な接続部が実現されている。
オプションとして、導体フレーム部３４にはそれぞれ、電磁放電による損傷に対する保護ダイオード７が取り付けられている。接続手段４ｂは特に導体フレーム部３４とは間接的にしか接続されておらず、有利には、保護ダイオード７の、導体フレーム部３４とは反対側の上面に取り付けられている。
図１０には、曲げ加工による接続ウェブ６の分断が概略的な側面図で示されている。そのようなやり方で、導体フレーム結合体３の別の部分も相互に分離され、これは他の全ての実施例においても同様に行うことができる。即ち、接続ウェブ６の分断は、材料を除去せずに行うことができるか、又は、材料を著しく除去することなく行うことができる。
図１０Ａによれば、鑿又は刃の形態の個別化ツール１５が接続ウェブ６に当接される。オプションとして、接続ウェブ６が既にノッチを有していても良い、及び／又は、接続ウェブ６が導体フレーム結合体３の境界を成す部分領域よりも薄くても良い。続いて、個別化ツール１５を用いて、接続ウェブ６が曲げられて分断される。曲げられることにより相互に分断されて隔てられた領域は接続ウェブ６に残存している（図１０Ｂを参照されたい）。この領域によって、注型ボディ５０との接続を改善することができる。
上記において説明した本発明は、実施例に基づいた上記の説明によって限定されるものではない。むしろ本発明はあらゆる新規の特徴並びにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしても当てはまる。
本願は、ドイツ連邦共和国特許出願第10 2011 056 700.3号の優先権を主張するものであり、その開示内容は参照により本願に含まれるものとする。

Claims (14)

  1. オプトエレクトロニクス半導体素子（１）の製造方法において、
    複数の導体フレーム（３）を含む導体フレーム結合体（２）を準備するステップであって、各導体フレーム（３）は、各半導体素子（１）に対して一つずつ設けられており、少なくとも二つの導体フレーム部（３４，３８）を有しており、且つ、各導体フレーム（３）は接続ウェブ（６）を介して少なくとも部分的に相互に接続されているステップと、
    付加的な電気的な接続手段（４）を隣接する導体フレーム（３）間に取り付けるステップと、
    個々の半導体素子（１）のケーシングボディ（５）のための注型ボディ（５０）を作製するステップであって、前記注型ボディ（５０）は、複数の前記導体フレーム（３）を相互に機械的に接続し、且つ、複数の前記導体フレーム部（３４，３８）を相互に機械的に接続するステップと、
    前記接続ウェブ（６）の少なくとも一部を除去及び／又は分断するステップと、
    複数の半導体素子（１）に個別化するステップと、
    を備えていることを特徴とする、方法。
  2. 前記接続ウェブ（６）の少なくとも一部を除去するステップの後に、各導体フレーム（３）における複数の前記導体フレーム部（３４，３８）は相互に直接的に電気的には接触しておらず、
    第１の導体フレーム部（３８）は列（Ｃ）を成すよう電気的に接続されており、且つ、第２の導体フレーム部（３４）は行（Ｒ）を成すよう電気的に接続されており、
    隣接する行（Ｒ）は相互に電気的に絶縁されており、且つ、隣接する列（Ｃ）は相互に電気的に絶縁されている、請求項１に記載の方法。
  3. 前記注型ボディ（５０）を作製するステップを、前記電気的な接続手段（４）を取り付けるステップの後、且つ、前記接続ウェブ（６）の少なくとも一部を除去するステップの前に実施する、請求項１又は２に記載の方法。
  4. 前記接続ウェブ（６）の一部を除去するステップの際に除去される接続ウェブ（６）は、前記導体フレーム部（３４，３８）よりも薄い平均厚さを有しており、且つ、前記導体フレーム結合体（２）の、前記接続手段（４）側とは反対側の下面（２０）において、前記導体フレーム部（３４，３８）と面一で終端している、請求項１乃至３のいずれか一項に記載の方法。
  5. 前記接続手段（４）はボンディングワイヤであり、
    前記接続手段（４）を前記個別化の際に部分的又は完全に除去する、請求項１乃至４のいずれか一項に記載の方法。
  6. 静電放電による損傷に対する保護ダイオード（７）を取り付けるステップを更に備えており、
    該ステップを、前記注型ボディ（５０）を作製するステップの前に実施し、続けて前記保護ダイオード（７）を前記注型ボディ（５０）によって覆う、請求項１乃至５のいずれか一項に記載の方法。
  7. 発光ダイオードチップ（８）を、各導体フレーム部（３８）に、又は各導体フレーム（３）の各二つの導体フレーム部（３４，３８）に取り付けるステップを更に備えており、
    該ステップを、前記注型ボディ（５０）を作製するステップの後、且つ、前記個別化の前に実施する、請求項１乃至６のいずれか一項に記載の方法。
  8. 隣接する二つの第１の導体フレーム部（３８）の間において、前記列（Ｃ）に沿って、第１の接続ウェブ（６ａ）が設けられており、
    該第１の接続ウェブ（６ａ）を前記個別化の際に部分的又は完全に除去する、請求項７に記載の方法。
  9. まだ個別化されていない半導体素子（１）を電気的に検査するステップを更に備えており、
    該検査の際に、前記発光ダイオードチップ（８）及び／又は前記保護ダイオード（７）は、行毎及び列毎に相互に独立して給電可能である、請求項１乃至８のいずれか一項に記載の方法。
  10. 前記接続ウェブ（６）の一部を除去するステップの後に残存している接続ウェブ（６）を、前記注型ボディ（５０）を作製する際に、前記導体フレーム結合体（２）の、前記接続手段（４）側とは反対側の下面（２０）において前記注型ボディ（５０）の材料と接触させ、且つ、前記下面（２０）に対して垂直な方向における平面において、前記注型ボディの材料によって周囲を包囲する、請求項１乃至９のいずれか一項に記載の方法。
  11. 前記導体フレーム結合体（２）を二つの主面（２０，２５）側からエッチングする、請求項１乃至１０のいずれか一項に記載の方法。
  12. 前記下面（２０）側からのエッチングを、前記注型ボディ（５０）を作製するステップの前後に実施し、
    前記下面（２０）とは反対側の上面（２５）側からのエッチングを、前記接続手段（４）を取り付けるステップの前にのみ実施する、請求項１１に記載の方法。
  13. 複数の導体フレーム（３）を備えているオプトエレクトロニクス半導体素子（１）のための導体フレーム結合体（２）において、
    前記導体フレーム結合体（２）はワンピースであり、
    前記導体フレーム（３）はマトリクス状に前記導体フレーム結合体（２）に配置されており、
    前記導体フレーム（３）は各半導体素子（１）に対して一つずつ設けられており、
    前記導体フレーム（３）はそれぞれ少なくとも一つの第１の導体フレーム部（３８）と少なくとも一つの第２の導体フレーム部（３４）とを含んでおり、
    少なくとも、前記第１の導体フレーム部（３８）は、一つの発光ダイオードチップ（８）を取り付けるために設けられており、
    前記導体フレーム結合体（２）は複数の接続ウェブ（６）を含んでおり、
    前記導体フレーム（３）は少なくとも部分的に、前記接続ウェブ（６）を介して電気的且つ機械的に相互に接続されており、
    隣接する第１の導体フレーム部（３８）間には第１の接続ウェブ（６ａ）が設けられており、
    前記第１の接続ウェブ（６ａ）はそれぞれ、前記導体フレーム（３）の前記第１の導体フレーム部（３８）と前記第２の導体フレーム部（３４）との間の接続線に平行に延在しており、
    前記接続ウェブ（６，６ａ）は前記導体フレーム部（３４，３８）とは異なる、
    ことを特徴とする、導体フレーム結合体（２）。
  14. オプトエレクトロニクス半導体素子（１）において、
    少なくとも一つの第１の導体フレーム部（３８）及び少なくとも一つの第２の導体フレーム部（３２）を備えている導体フレーム（３）と、
    少なくとも前記第１の導体フレーム部（３８）に固定されている少なくとも一つの発光ダイオードチップ（８）と、
    前記導体フレーム部（３２，３８）を相互に機械的に接続し、且つ開口部（５８）を有しているケーシングボディ（５）と、
    ボンディングワイヤである少なくとも一つの電気的な接続手段（４）とを備えており、
    前記半導体チップ（８）は前記開口部（５８）内に設けられており、
    前記導体フレーム部（３２、３８）は、半導体素子（１）の実装のために設けられている実装面（２０）においてのみ前記ケーシングボディ（５）から突出しているか、又は、前記ケーシングボディ（５）と面一で終端しており、
    前記ケーシングボディ（５）の少なくとも一つの側面（５４）において前記接続手段（４）に自由にアクセスすることができ、前記側面（５４）を平面で見て、前記接続手段（４）の周囲は前記ケーシングボディ（５）の材料によって包囲されていることを特徴とする、オプトエレクトロニクス半導体素子（１）。
JP2014547864A 2011-12-20 2012-12-13 オプトエレクトロニクス半導体素子の製造方法、導体フレーム結合体及びオプトエレクトロニクス半導体素子 Active JP5908115B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011056700.3 2011-12-20
DE102011056700A DE102011056700A1 (de) 2011-12-20 2011-12-20 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
PCT/EP2012/075431 WO2013092387A1 (de) 2011-12-20 2012-12-13 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil

Publications (2)

Publication Number Publication Date
JP2015502669A true JP2015502669A (ja) 2015-01-22
JP5908115B2 JP5908115B2 (ja) 2016-04-26

Family

ID=47429797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014547864A Active JP5908115B2 (ja) 2011-12-20 2012-12-13 オプトエレクトロニクス半導体素子の製造方法、導体フレーム結合体及びオプトエレクトロニクス半導体素子

Country Status (4)

Country Link
US (1) US9219210B2 (ja)
JP (1) JP5908115B2 (ja)
DE (1) DE102011056700A1 (ja)
WO (1) WO2013092387A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7353312B2 (ja) 2021-01-07 2023-09-29 シーシーエス株式会社 Ｌｅｄ光源、及び、ｌｅｄ光源の検査方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056706B4 (de) * 2011-12-20 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
JP5991575B2 (ja) * 2012-05-02 2016-09-14 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
DE102012104882B4 (de) 2012-06-05 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
JP6291713B2 (ja) 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP6603982B2 (ja) 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
EP2863427A1 (en) * 2013-10-18 2015-04-22 Micro Systems Engineering GmbH Array formed from a multiplicity of electric integrated circuits, and method for production thereof
DE102015107515A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015115824A1 (de) 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102015116855A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
JP6350683B2 (ja) * 2017-01-06 2018-07-04 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
WO2018235330A1 (ja) * 2017-06-20 2018-12-27 住友電気工業株式会社 半導体装置
DE102017126338A1 (de) * 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
DE102018118251B4 (de) 2018-07-27 2020-02-06 Infineon Technologies Ag Chipanordnung und Verfahren zur Herstellung derselben
US11264310B2 (en) * 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle
DE102021119707A1 (de) 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit eingebetteter elektrischer verbindung, bauelement und verfahren zur herstellung eines trägers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2008282932A (ja) * 2007-05-09 2008-11-20 Omron Corp 発光素子及びその製造方法
JP2010147189A (ja) * 2008-12-17 2010-07-01 Panasonic Electric Works Co Ltd 発光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
TW546799B (en) * 2002-06-26 2003-08-11 Lingsen Precision Ind Ltd Packaged formation method of LED and product structure
TWI239666B (en) * 2004-09-16 2005-09-11 Chen-Lun Hsingchen LED package with diode protection circuit
JP4830768B2 (ja) 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
JP4205135B2 (ja) 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
US20080253064A1 (en) 2007-04-10 2008-10-16 Wu Tse-Pin Supporting frame for diodes
US8049237B2 (en) * 2007-12-28 2011-11-01 Nichia Corporation Light emitting device
JP5440010B2 (ja) 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
CN101499446B (zh) 2009-02-26 2013-10-16 光宝电子(广州)有限公司 导线架料片、封装结构以及发光二极管封装结构
US8080436B2 (en) * 2009-07-30 2011-12-20 Nichia Corporation Light emitting device and method of manufacturing the light emitting device
US9425372B2 (en) 2010-01-29 2016-08-23 Japan Aviation Electronics Industry, Limited LED device, method of manufacturing the same, and light-emitting apparatus
US8076181B1 (en) * 2010-10-22 2011-12-13 Linear Technology Corporation Lead plating technique for singulated IC packages
US8969136B2 (en) * 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2008282932A (ja) * 2007-05-09 2008-11-20 Omron Corp 発光素子及びその製造方法
JP2010147189A (ja) * 2008-12-17 2010-07-01 Panasonic Electric Works Co Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7353312B2 (ja) 2021-01-07 2023-09-29 シーシーエス株式会社 Ｌｅｄ光源、及び、ｌｅｄ光源の検査方法

Also Published As

Publication number Publication date
US20140353710A1 (en) 2014-12-04
JP5908115B2 (ja) 2016-04-26
DE102011056700A1 (de) 2013-06-20
WO2013092387A1 (de) 2013-06-27
US9219210B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
JP5908115B2 (ja) オプトエレクトロニクス半導体素子の製造方法、導体フレーム結合体及びオプトエレクトロニクス半導体素子
JP5805331B2 (ja) オプトエレクトロニクス半導体部品の製造方法
US9780271B2 (en) Method for producing optoelectronic semiconductor components, arrangement and optoelectronic semiconductor component
JP6161709B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
KR101897308B1 (ko) 발광 디바이스를 제조하기 위한 방법 및 그것을 포함하는 구조체
KR101496074B1 (ko) 발광 어셈블리 및 발광 어셈블리의 제조 방법
CN104124319B (zh) 发光装置
JP2012028699A (ja) 半導体装置、リードフレーム集合体及びその製造方法
JP6453399B2 (ja) レーザ素子およびその製造方法
JP6092374B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
KR20120080377A (ko) 발광소자 패키지 및 그 제조방법
TW201208153A (en) Method for manufacturing light-emitting device
JP2012195430A (ja) 発光ダイオード及びその製造方法
JP2014060343A (ja) 発光ダイオードの製造方法、発光ダイオード
JP2021527965A (ja) 半導体発光デバイス
KR101537795B1 (ko) Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지
KR20120048995A (ko) 발광소자 패키지 제조방법 및 발광소자 패키지 제조용 프레임
JP2017069342A (ja) Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
US20150144972A1 (en) Matrix leadframe for led packaging
TW201448286A (zh) 發光二極體封裝結構及其製造方法
JP7407360B2 (ja) 発光装置の製造方法
TW201513410A (zh) 發光二極體製造方法
TW201442298A (zh) 發光二極體封裝結構及其製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160322

R150 Certificate of patent or registration of utility model

Ref document number: 5908115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250