WO2012153370A1 - Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法 - Google Patents

Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法 Download PDF

Info

Publication number
WO2012153370A1
WO2012153370A1 PCT/JP2011/002657 JP2011002657W WO2012153370A1 WO 2012153370 A1 WO2012153370 A1 WO 2012153370A1 JP 2011002657 W JP2011002657 W JP 2011002657W WO 2012153370 A1 WO2012153370 A1 WO 2012153370A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting structure
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/002657
Other languages
English (en)
French (fr)
Inventor
明煥 ▲チョ▼
錫雨 李
弼國 張
隆一 鳥羽
嘉孝 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Wavesquare Inc
Original Assignee
Dowa Electronics Materials Co Ltd
Wavesquare Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd, Wavesquare Inc filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2013513828A priority Critical patent/JP5723442B2/ja
Priority to US14/117,281 priority patent/US9502603B2/en
Priority to CN201180072086.3A priority patent/CN103814447B/zh
Priority to KR1020137032452A priority patent/KR20140041527A/ko
Priority to PCT/JP2011/002657 priority patent/WO2012153370A1/ja
Publication of WO2012153370A1 publication Critical patent/WO2012153370A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape

Definitions

  • the present invention relates to a vertical structure LED chip in which group III nitride semiconductor layers are stacked and a method for manufacturing the same.
  • III-V semiconductors composed of compounds of Group III elements and Group V elements are widely used in devices such as light emitting diodes (LEDs).
  • Group III nitride semiconductors using Al, Ga, In, etc. as group III elements and N as group V elements have a high melting point, a high nitrogen dissociation pressure, are difficult to grow bulk single crystals, are large in diameter and inexpensive. Because there is no conductive single crystal substrate, it is generally formed by growing on a sapphire substrate.
  • the sapphire substrate is insulative and no current flows, conventionally, an n-type group III nitride semiconductor layer, an active layer (light-emitting layer), and a p-type group III nitride that are sequentially grown on the sapphire substrate.
  • the n-type group III nitride semiconductor layer is exposed by removing a part of the light emitting structure laminate composed of the oxide semiconductor layer, and the exposed n-type group III nitride semiconductor layer and p-type group III nitride are exposed. It has been usual to employ a lateral structure in which an n-type electrode and a p-type electrode are respectively disposed on a semiconductor layer and a current flows laterally.
  • a buffer layer made of a specific element other than a group III element (eg, Al, Ga, etc.) on a sapphire substrate a light emitting structure laminate is formed, and this light emitting structure laminate is made conductive.
  • the buffer layer is selectively dissolved by chemical etching, and the sapphire substrate is peeled off (lifted off), and the support body and the light emitting structure laminate are sandwiched between a pair of electrodes, thereby forming a vertical structure.
  • a technique for obtaining the LED chip has been studied (see Patent Document 1).
  • the buffer layer here is a buffer layer for epitaxial growth of the light emitting structure laminate, and also serves as a lift-off layer for peeling the light emitting structure laminate from the sapphire substrate.
  • a general chemical lift-off method for peeling an epitaxial layer from a sapphire substrate by etching a lift-off layer made of a metal other than Group III or a metal nitride There is a photochemical lift-off method in which etching is performed while irradiating light such as ultraviolet light during the etching and activating the lift-off layer.
  • etching is performed while irradiating light such as ultraviolet light during the etching and activating the lift-off layer.
  • the lift-off layer to be etched has a thickness of about several nanometers to several tens of nanometers, and it is not easy to supply the etching solution to the gap between the substrate having an area of several inches and the epitaxial layer. could take several days to complete.
  • the inventors of the present invention performed groove processing to the sapphire substrate in a grid pattern by dry etching the light-emitting structure laminate formed of a group III nitride semiconductor formed on the sapphire substrate, and the light-emitting structure laminate is divided into a plurality of independent structures.
  • the primary separation of the light emitting structure was performed.
  • a substrate-shaped conductive support body integrally supporting these light emitting structures was formed, and then the sapphire substrate was peeled off by a chemical lift-off method.
  • the individual light emitting structures after the lift-off are still integrally supported by the support body.
  • it has been found that cracks are introduced into the lifted-off individual light emitting structures at a considerable ratio. The crack seems to enter when the light emitting structure supported by the support body is released from the bond with the sapphire substrate by lift-off.
  • Such cracks may be in the process of research and development, and have not been published in the patent literature or academic literature, but are important to be solved for mass production of group III nitride semiconductor LED chips with vertical structures It is a problem.
  • the present invention provides a high-quality group III nitride semiconductor vertical structure LED chip that suppresses cracks generated in the light emitting structure, and a method for more efficiently manufacturing the LED chip. With the goal.
  • the gist of the present invention is as follows. (1) A first conductivity type group III nitride semiconductor layer, a light emitting layer, and a second conductivity type group III nitride semiconductor layer different from the first conductivity type are formed on a growth substrate via a lift-off layer.
  • a first step of sequentially laminating to form a light emitting structure laminate A second step of forming a plurality of independent light emitting structure parts by removing a part of the light emitting structure laminate so that a part of the growth substrate is exposed; A third step of forming a conductive support body having a lower electrode and integrally supporting the plurality of light emitting structure portions; A fourth step of peeling the growth substrate from the plurality of light emitting structures by removing the lift-off layer using a chemical lift-off method; A fifth step of separating the conductive support bodies between the light emitting structure sections into a plurality of LED chips each having the light emitting structure sections supported by the conductive support bodies.
  • a first through hole penetrating at least until the lift-off layer is exposed is formed in the central region of the light emitting structure, and an etching solution is supplied from the first through hole in the fourth step.
  • R / L 0 is 0.1, where R is the radius of curvature of the corner of the light emitting structure, and L 0 is the length of one side of the square shape when the light emitting structure is not rounded.
  • the first through hole penetrating at least until the lift-off layer is exposed is formed in the central region of the light emitting structure portion, and the etching solution is supplied from the first through hole. It has become possible to more efficiently manufacture a high-quality group III nitride semiconductor vertical structure LED chip with suppressed cracks.
  • FIG. 1 is a schematic top view of a group III nitride semiconductor vertical structure LED chip 100 according to an embodiment of the present invention.
  • FIG. 1 A) to (D) are photographs of an LED chip before singulation, viewed from above, showing the progress of etching in the process of the manufacturing method according to one embodiment of the present invention. It is a photograph which shows the crack which arose in the corner of the light emission structure part of a LED chip after completion of the etching of FIG.
  • FIG. 1 In the manufacturing method concerning other embodiment of this invention, it is a schematic diagram of the light emission structure part for demonstrating the case where the shape of the cross section of a light emission structure part is made into the shape which has a round corner. Is a graph showing the relationship between the R / L 0 and cracking incidence in Embodiment.
  • FIG. 10 is a schematic top view of a wafer (a state shown in FIG. 9E) on which a plurality of light emitting structure portions before being singulated are formed.
  • A) is a photograph showing cracks generated in the light emitting structure of the LED chip by the manufacturing method of FIG. 9, and (B) is generated in the light emitting structure of the LED chip by the manufacturing method according to the third comparative example. It is a photograph showing a crack.
  • the vertical LED chip 300 concerning a 2nd comparative example it is a model top view of the wafer in which the several light emission structure part before dividing into pieces was formed.
  • A) is a model top view of the wafer in which the several light emission structure part before dividing into pieces in the manufacturing method of the vertical LED chip 400 concerning a 3rd comparative example was formed
  • B) is It is a schematic side view of one LED chip 400 separated into pieces along the broken line of (A).
  • (A) is a schematic top view of a wafer on which a plurality of light emitting structures before being singulated is formed in the method for manufacturing a vertical LED chip 500 according to the fourth comparative example
  • (B) is It is a model side view of one LED chip 500 separated into pieces along the broken line of (A).
  • a manufacturing method of a group III nitride semiconductor vertical structure LED chip (hereinafter simply referred to as “vertical LED chip”) 100 is performed on a growth substrate 101.
  • a first conductive group III nitride semiconductor layer 103, a light emitting layer 104, and a second conductive group III nitride semiconductor layer 105 different from the first conductive type are sequentially stacked via a lift-off layer 102.
  • the first step of forming the light emitting structure laminate 106 (FIG. 1A) and removing a part of the light emitting structure laminate 106 so that a part of the growth substrate 101 is exposed, for example, in an island shape.
  • a second step (FIG.
  • the lift-off layer 102 is exposed in the central region of the light emitting structure 107 (in FIG. 1, for growth)
  • an etching solution is supplied from the first through hole 108, and the lift-off layer 102 is moved from the central portion to the outer peripheral portion. Select for Characterized by etching.
  • the through hole of the light emitting structure 107 is penetrated through the conductive support 109 in a portion located in the central region of the light emitting structure 107 of the conductive support 109.
  • a second through hole 110 communicating with 108 is provided.
  • a step of forming the upper electrode 111 on the peeling surface side of the light emitting structure 107 can be provided after the fourth step (peeling step).
  • the present inventors supply an etching solution from the first through-hole 108 and selectively etch the lift-off layer 102 from the central portion toward the outer peripheral portion, thereby sufficiently cracking the light emitting structure portion 107. It was found that it can be suppressed. Moreover, according to this peeling, the time required for etching can be shortened, and the vertical LED chip can be manufactured more efficiently.
  • FIG. 9 schematically shows a flow of a manufacturing method of the vertical LED chip 200 according to the first comparative example.
  • a first conductivity type group III nitride semiconductor layer 203, a light emitting layer 204, and a second conductivity type III different from the first conductivity type are formed on a growth substrate 201 via a lift-off layer 202.
  • the second step (FIG.
  • FIG. 9B for forming a plurality of independent light emitting structure portions 207 by removing the portion, and a conductive support that serves as a lower electrode and supports the plurality of light emitting structure portions 207 integrally.
  • a third step of forming the body 209 (FIG. 9C), and a fourth step of removing the growth substrate 201 from the plurality of light emitting structure portions 207 by removing the lift-off layer 202 using a chemical lift-off method. (Fig. 9 (D)) and upper electrode 11 is formed on the peeled surface side of the light emitting structure portion 107 (FIG. 9E), and the conductive support body 209 is separated between the light emitting structure portions 207 by cutting or the like.
  • a fifth step (FIG.
  • FIG. 10 is a schematic top view of a wafer (a state shown in FIG. 9E) on which a plurality of light emitting structure portions before being singulated is formed, and singulation is performed along a broken line.
  • FIG. 11 (A) shows the situation in which cracks were introduced when lift-off was actually performed according to this comparative example, as observed from above with an optical microscope.
  • One side of the light emitting structure 207 is 1000 ⁇ m. It can be seen that an X-shaped crack band extending from the vicinity of the corner to the center is generated. (In Comparative Example 1 described later, the crack generation rate was 95.5%.)
  • the crack generation rate was 95.5%.
  • FIG. 12 is a schematic top view of a wafer on which a plurality of light emitting structure portions before being singulated are formed in the method for manufacturing the vertical LED chip 300 according to the second comparative example.
  • This method is the same as the first comparative example except that the cross-sectional shape of the light emitting structure portion 307 is circular in the step of forming a plurality of independent light emitting structure portions 307. That is, there is no through hole in the central region of the light emitting structure portion 307, and no through hole serving as an etching supply port is provided in a portion of the support body 309 located between the light emitting structure portions 307. Therefore, in the fourth step, etching proceeds from the outer peripheral portion of the lift-off layer (not shown).
  • reference numeral 311 denotes an upper electrode. Moreover, it divides into pieces along a broken line.
  • FIG. 13A is a schematic top view of a wafer on which a plurality of light emitting structure portions 407 before being singulated are formed in the method for manufacturing a vertical LED chip 400 according to the third comparative example.
  • (B) is a schematic side view of one LED chip 400 divided into pieces along the broken line of (A).
  • This method is the same as that of the second comparative example except that a through groove 412 along the cutting line is provided in a portion of the support body 409 located between the light emitting structure portions 407. That is, the cross-sectional shape of the light emitting structure 407 is circular, and there is no through hole in the central region.
  • etching liquid can be supplied from the penetration groove
  • reference numeral 411 denotes an upper electrode.
  • FIG. 11B is an observation of the situation in which cracks are introduced when the lift-off is actually performed according to this comparative example from the upper surface with an optical microscope. A dot-like crack is generated at the center of the light emitting structure.
  • this method since etching proceeds from the outer peripheral portion of each element, the time required for peeling is shorter than that of the first and second comparative examples, but the time required for peeling is further reduced.
  • FIG. 14A is a schematic top view of a wafer on which a plurality of light emitting structure portions 507 before being singulated are formed in the method for manufacturing a vertical LED chip 500 according to the fourth comparative example, ) Is a schematic side view of one LED chip 500 singulated along the broken line of (A).
  • This method is the same as that of the second comparative example, except that a through hole 513 is provided in a portion of the support body 509 located between the light emitting structure portions (intersection portion of the cutting line). That is, the cross-sectional shape of the light emitting structure 507 is circular, and there is no through hole in the central region.
  • reference numeral 511 denotes an upper electrode.
  • the mode of cracks generated in each light emitting structure portion 507 after lift-off was the same as in the second comparative example. Also, in this method, since the etching proceeds from the outer peripheral portion of each element, the time required for peeling is shorter than that of the first and second comparative examples, but the time required for peeling is further reduced.
  • the present inventors diligently studied the form of occurrence of point-like cracks generated in the second to fourth comparative examples.
  • the etching solution is supplied from the outer peripheral side of the light emitting structure portion
  • the lift-off layer is etched from the outer peripheral portion toward the central portion.
  • local stress is generated at the boundary region between the dissolved front part where the growth substrate and the light emitting structure are bonded via the lift-off layer and the part where they are separated from each other.
  • cracks were found to occur.
  • the lift-off layer etching still remains in the central portion, so stress concentrates in the central portion and cracks occur.
  • the final stage of completion of etching is the central portion of the light emitting structure.
  • FIG. 2A is a schematic top view of the wafer in the course of lift-off in the course of the manufacturing method according to one embodiment of the present invention (top view excluding the conductive support 109), and FIG. It is II sectional drawing of the state of a figure (A).
  • FIG. 4 is an optical micrograph showing the actual etching progress of Example 1 described later. In this way, the etching solution is supplied from the first through hole 108, and the lift-off layer 102 is selectively etched from the central portion toward the outer peripheral portion.
  • the melting front portion proceeds concentrically to the outer peripheral portion, it is possible to avoid stress concentration in the central region of the light emitting structure portion 107, and as a result, point-like in the central region of the light emitting structure portion 107. It is possible to suppress the occurrence of cracks. Furthermore, since etching is not performed from the side surface of the lift-off layer, it is possible to suppress the occurrence of X-type cracks that extend greatly from the corner to the center. In addition, similar etching can be started almost simultaneously in each light emitting structure on the wafer. In addition, the time required for etching could be shortened. As a result, it became possible to manufacture the vertical LED chip more efficiently.
  • the etching spreads from the central portion of the lift-off layer 102, it is sufficient that the light emitting structure portions have a function of separating the light emitting structure portions. Can be narrowed, the light emitting area can be increased, and cracks can be suppressed with little loss of the effective area per wafer.
  • the effect differs depending on the chip size, as an example, when the dimension of the light emitting structure is 1000 ⁇ m square, the separation groove width of the comparative example was 200 to 250 ⁇ m for securing the etching solution path, but in this method, it can be 80 ⁇ m. .
  • the required area per chip was 1.44 to 1.56 mm 2 in the former, but in this embodiment, it may be 1.17 mm 2 , which is an increase of 23 to 33%. That is, the yield per wafer can be increased by the effects of both crack suppression and effective area increase.
  • FIG. 3 is a schematic top view of the group III nitride semiconductor vertical structure LED chip 100.
  • the group III nitride semiconductor vertical structure LED chip 100 includes a conductive support 109A having a lower electrode, a second conductive type group III nitride semiconductor layer 105 provided on the conductive support 109A, a second conductive type.
  • a light emitting layer 104 provided on the group III nitride semiconductor layer 105 and a first conductivity type group III nitride semiconductor layer 103 having a conductivity type different from the second conductivity type provided on the light emitting layer 104 are provided.
  • a light emitting structure 107 having an upper electrode 111 provided on the light emitting structure 107, and a through-hole 108 penetrating the light emitting structure 107 and the support 109 ⁇ / b> A in the central region of the light emitting structure 107. 110.
  • Reference numeral 111A denotes a pad electrode.
  • the growth substrate 101 is preferably a sapphire substrate or an AlN template substrate in which an AlN film is formed on a sapphire substrate. What is necessary is just to select suitably according to the kind of lift-off layer to form, the composition of Al, Ga, In of the light emitting structure laminated body which consists of a group III nitride semiconductor, the quality of a LED chip, cost, etc.
  • the lift-off layer 102 is preferable because a metal other than Group III such as CrN and a metal nitride buffer layer can be dissolved by chemical selective etching. It is preferable to form the film by sputtering, vacuum deposition, ion plating, or MOCVD.
  • the light emitting structure laminate 106 may be configured such that the first conductivity type is n-type and the second conductivity type is p-type, or vice versa.
  • the first conductive group III nitride semiconductor layer 103, the light emitting layer 104, and the second conductive group III nitride semiconductor layer 105 can be epitaxially grown on the lift-off layer 102 by MOCVD.
  • the first through hole 108 may be formed before the fourth step, but is preferably performed simultaneously with the second step. A step of forming a through hole may be separately provided before and after the second step.
  • the first through hole is formed through the second through hole in the third step, or a method of using a portion not grown in the first step as a through hole.
  • the method of forming can also be considered, these are because man-hours increase and there exists a possibility that productivity may worsen.
  • the present invention it is preferable to provide the first through hole 108 at the center of the circumscribed circle of the light emitting structure portion in order to make etching progress highly evenly, but the present invention is not limited to this.
  • the “central region” in the present specification is within the region of 0.4 L from the center of the circumscribed circle with respect to the radius (length L) of the circumscribed circle of the light emitting structure, and more preferably within the region of 0.2 L.
  • the first through hole 108 may be provided in the central region. Further, when the aspect ratio of the light emitting structure is large (for example, 2 times or more), a plurality of inscribed circles are set, and one or more through holes are formed with the center group of these inscribed circles as a “central region”. It may be provided.
  • the cross-sectional shape of the through hole is not particularly limited, and can be, for example, a circle or a shape similar to the shape of the light emitting structure.
  • the diameter is preferably 20 ⁇ m or more. If the thickness is less than 20 ⁇ m, when the through-hole 108 is formed by dry etching, a portion that does not reach the lift-off layer may occur in the wafer surface, and the etching of the lift-off layer may not proceed. From the viewpoint of sufficiently obtaining the effect of shortening the etching time, the diameter is more preferably 50 ⁇ m or more. Moreover, even if the through hole is too large, the area loss of the light emitting structure is increased, which is not preferable. From the viewpoint of sufficiently securing the area of the light emitting structure portion, the diameter is preferably 50% or less, and more preferably 30% or less, with respect to the side length L2 of the light emitting structure portion.
  • the cross-sectional shape of the light emitting structure 107 is not particularly limited.
  • the shape of the light emitting structure can be square in the second step.
  • the shape of the cross section of the light emitting structure is preferably a shape having a round corner, and considering the ease of cutting, it is a quadrangular shape having a round corner. More preferred.
  • the shape of the light emitting structure is a square as in the embodiment of FIG. 4, the occurrence of X-type cracks extending greatly from the corner to the center can be avoided. As shown in FIG. 5, it was found that very small cracks still occur at the corners. Then, by making the corner round, the stress applied to the light emitting structure 107 when the light emitting structure 107 is moved away from the growth substrate 101 and transferred to the support body 109 at the end of etching is dispersed. It has been found that the generation of such minute cracks can be sufficiently suppressed and a higher quality LED chip can be obtained.
  • Having roundness can also be expressed as adding R or chamfering, and the shape is preferably a smooth arc shape, but is not limited to this, and there are a plurality of shaving surfaces that form some curved surface at the corner. It may be in shape.
  • the roundness may be very small.
  • a large light emitting area can be secured, and cracks can be avoided with a small loss of effective area per wafer.
  • the area that decreases by rounding the corners is preferably 10% or less, more preferably 5% or less. can do.
  • R / L 0 is R / L 0, where R is the radius of curvature of the corner of the light emitting structure, and L 0 is the length of one side of the square shape when the light emitting structure is not rounded. It is preferable to be within the range of 0.1 to 0.5. If it is less than 0.1, there is a possibility that minute cracks generated at the corner cannot be sufficiently suppressed, and if it exceeds 0.5, the area of the light emitting structure cannot be sufficiently secured.
  • the radius of an arc inscribed in two sides intersecting at the corner of the light emitting structure before rounding is referred to as a curvature radius R.
  • a plurality of light emitting structure portions 107 and a support body 109 are connected to each of the plurality of light emitting structure portions 107 with an ohmic electrode layer and a connection layer in contact with the support body 109. It is preferable to form via. More preferably, a reflective layer is further formed between the ohmic electrode layer and the connection layer, or the ohmic electrode layer also functions as the reflective layer. For the formation of these layers, dry film forming methods such as vacuum deposition, ion plating, and sputtering can be used.
  • the ohmic electrode layer can be formed of a metal having a large work function, for example, a noble metal such as Pd, Pt, Rh, Au, Ag, or Co, Ni. Further, since the reflection layer has a high reflectance such as Rh, it can also be used as the ohmic electrode layer. However, when the light emitting region is from green to blue, an Ag or Al layer is used, and in the ultraviolet region, Rh or Ru is used. More preferably, a layer or the like is used. Further, although the connection layer depends on the method of forming the support body 109, Au, Au—Sn, solder, or the like can be used when the support body 109 is bonded by a bonding method, for example, thermocompression bonding.
  • a bonding method for example, thermocompression bonding.
  • a conductive silicon substrate, a CuW alloy substrate, a Mo substrate, etc., in which the second through holes 110 are formed in advance are suitable in terms of thermal expansion coefficient and thermal conductivity.
  • the through hole positions are aligned and joined.
  • the support body 109 can also be formed by wet or dry plating.
  • Cu or Au Cu, Ni, Au or the like can be used as the connection layer.
  • the first through hole 108 and the second through hole 110 are protected by a resist or the like so as not to be blocked by the connection layer or the plating layer.
  • the fourth step is preferably performed by the aforementioned general chemical lift-off method or photochemical lift-off method.
  • usable etchants include ceric ammonium nitrate solution and ferricyanium potassium solution when the lift-off layer is CrN, and hydrochloric acid, nitric acid, and organic acids when the lift-off layer is ScN.
  • the surface of the light emitting structure 107 exposed in the fourth step is preferably cleaned by wet cleaning.
  • a predetermined amount is removed by dry etching and / or wet etching, and an n-type ohmic electrode and a bonding pad electrode are formed by a lift-off method using a resist as a mask.
  • Al, Cr, Ti, Ni, Pt, Au, etc. are used as electrode materials, and Pt, Au, etc. are formed as a cover layer on ohmic electrodes and bonding pads to reduce wiring resistance and adhesion of wire bonds.
  • a protective film such as SiO 2 or SiN may be provided on the side surface and the surface of the light emitting structure 107. After the lift-off, a protective film may be applied to the through hole.
  • the light emitting structure 107 is cut using, for example, a blade dicer or a laser dicer.
  • the light emitting structure 107 is generally closer to the inside than the planar outer periphery of the conductive support 109a, but is usually about 10 to 30 ⁇ m.
  • Example 1 First, the etching state of the lift-off layer via the through hole in the central portion of the light emitting structure will be described.
  • a metal Cr film is formed on a sapphire substrate (0001) substrate by an 18 nm sputtering method, and then subjected to nitriding treatment in an ammonia gas atmosphere in an MOCVD apparatus.
  • a blue LED structure layer 10 ⁇ m having an InGaN-based light emitting layer was grown.
  • separation grooves were processed to the growth substrate by dry etching.
  • the pitch between elements was 1280 ⁇ m. In this case, the corner of the light emitting structure is not intentionally chamfered.
  • the light-emitting structure part was subjected to a penetration process with a diameter of 100 ⁇ m.
  • a Cu layer was formed to a thickness of 1 ⁇ m by sputtering to form a connection layer for plating.
  • a support portion having a thickness of 100 ⁇ m was formed by electroplating.
  • a pillar made of a thick film resist was formed in the through hole to prevent the through hole from being blocked during plating. At this time, Cu was not plated at the position of the thick film resist on the through hole, and the through hole penetrating from the light emitting structure to the support body was formed by removing the resist.
  • FIG. 4 shows the progress of etching, and is observed with an optical microscope from the transparent sapphire substrate side. Since the lift-off layer has a metallic gray color, it looks black in the picture. 4A shows a state before etching, and as shown in FIG. 4B, it can be seen that the etching progresses uniformly from the concentric circular central portion toward the outside (transparent by dissolution of the lift-off layer). ). In FIG. 4C, the lift-off layer is slightly left at the four corners, but finally the peeling is completed as shown in FIG.
  • FIG. 4 shows that in this experimental example, the macro-like X-shaped crack as shown in FIG. 11A does not occur. Further, no dot-like macro cracks were observed from the central part to the entire area. However, when observed in detail, it was found that microcracks having a length of 10 ⁇ m or less may be introduced in the vicinity of the corner as shown in FIG. The reason is considered to be that stress concentrates locally on the portion where the lift-off layer slightly remains in the corner portion as seen in FIG.
  • the experiment was performed using the radius R of the circle inscribed in the orthogonal side as a parameter.
  • the sample preparation method is the same as that shown in Experimental Example 1.
  • the diameter of the through hole provided in the center of the light emitting structure was 50 ⁇ m.
  • Samples with L 0 of 1200 ⁇ m and R of 156, 240, 330, 417, 505, and 600 ⁇ m were prepared.
  • the area ratios after chamfering to the square area before chamfering are 98.5, 96.6, 93.5, 89.6, 84.8, and 78.5%, respectively.
  • the horizontal axis is the ratio of R with respect to L 0
  • the left vertical axis is the incidence of microcracks.
  • the right horizontal axis indicates a ratio with respect to the area of the light emitting structure portion when the square portion has no R at the corner portion.
  • the range of R / L 0 necessary for suppressing the occurrence of microcracks is 0.1 or more, more preferably 0.2 or more, and the upper limit is 0.5.
  • the generation of cracks can be significantly suppressed even when the loss of the light emitting area due to R is 3.4%.
  • Example 3 Next, the relationship between the diameter of the through hole for supplying the etching solution and the etching rate of the lift-off layer was examined.
  • the sample preparation method is the same as that shown in Experimental Example 1, except that the diameter of the through hole in the central portion of the light emitting structure and the support portion is in the range of 10 ⁇ m to 400 ⁇ m and is etched when immersed in an etching solution for 1 hour. It was evaluated by the amount (diameter of the circle of the melted front part generated by etching).
  • FIG. 8 shows the result. As the diameter of the through hole is increased, the etching diameter is increased. However, when the diameter of the through hole is 200 ⁇ m or more, the amount of etching increases gradually.
  • the etching solution is supplied only from the central portion, this relationship is unchanged regardless of the planar dimensions of the light emitting structure portion.
  • the diameter of the through hole is 10 ⁇ m, etching was possible, but when the light-emitting structure was subjected to through processing by dry etching, the lift-off layer might not be reached in some cases, and the lift-off layer could not be etched. Part occurred. In the case of 20 ⁇ m or more, such a problem did not occur. Therefore, the dimension of the through hole is preferably 20 ⁇ m or more.
  • the right vertical axis in FIG. 9 shows the area loss rate of the light emitting structure with respect to the diameter of the through hole when L 0 is 1200 ⁇ m. If L 0 changes, this loss rate changes. Therefore, the diameter of the through hole can be appropriately determined in consideration of the etching rate and the like.
  • an n-type group III nitride semiconductor layer GaN layer, thickness: 7 ⁇ m
  • a light emitting layer InGaN-based MQW layer, thickness: 0) .1 ⁇ m
  • a p-type group III nitride semiconductor layer GaN layer, thickness: 0.2 ⁇ m
  • a plurality of independent light emitting structure portions were formed in an island shape so as to be a square having rounded corners.
  • the width W of the light emitting structure is 1200 ⁇ m, and the arrangement of the individual elements is within the grid of the grid.
  • the pitch between the elements is 1280 ⁇ m.
  • the length L 0 of one side of the square before rounding the corner is 1200 ⁇ m, the radius of curvature R of the corner is 330 ⁇ m, and R / L 0 is 0.275.
  • a through hole having a diameter of 50 ⁇ m was formed at the center of the independent light emitting structure.
  • An ohmic electrode layer (Ag, thickness: 0.1 ⁇ m) and a connection layer (Ti / Cu, thickness: 1.5 ⁇ m) are formed on each light emitting structure (excluding the through hole), and the through hole is formed.
  • the holes were plugged with thick film resist.
  • Cu (thickness: 80 ⁇ m) was formed by the first plating, and further Cu (thickness: 80 ⁇ m) was formed by the second plating to form a support portion.
  • the plating was electroplating using a copper sulfate electrolyte, the temperature of the solution was in the range of 25 to 30 ° C., and the deposition rate was 35 ⁇ m / hr.
  • Cu was not plated at the position of the thick film resist on the through hole, and the through hole penetrating from the light emitting structure part to the support part was formed by removing the resist.
  • the sapphire substrate was peeled off using a chemical lift-off method.
  • the light emitting structure after lift-off was examined for the occurrence of macro and micro cracks using an optical microscope.
  • the number of investigations was 3860, and there were no occurrences of macro and micro cracks.
  • the time until completion of etching was 2 hours.
  • FIG. 10 A sample as shown in FIG. 10 was prepared in the same manner as in the example except that the shape of the light emitting structure was a square of L 0 of 1000 ⁇ m, a through hole was not provided in the central region, and the element pitch was 1250 ⁇ m.
  • the light emitting structure after the lift-off was observed with an optical microscope, X-shaped cracks extending greatly from the corner to the center occurred in 1824 out of the 1910 surveyed items, and the occurrence rate was 95.5%. .
  • the time until completion of etching was 32 hours.
  • FIG. 12 A sample as shown in FIG. 12 was prepared in the same manner as in the example except that the shape of the light emitting structure was a circle having a diameter of 1000 ⁇ m, a through hole was not provided in the central region, and the pitch between elements was 1250 ⁇ m.
  • the shape of the light emitting structure was a circle having a diameter of 1000 ⁇ m, a through hole was not provided in the central region, and the pitch between elements was 1250 ⁇ m.
  • the shape of the light emitting structure was a circle having a diameter of 1000 ⁇ m, a through hole was not provided in the central region, and the pitch between elements was 1250 ⁇ m.
  • the shape of the light emitting structure was a circle having a diameter of 1000 ⁇ m
  • a through hole was not provided in the central region
  • the pitch between elements was 1250 ⁇ m.
  • Comparative Example 3 and Comparative Example 4 In the manufacturing process of Comparative Example 2, as shown in FIG. 13 (Comparative Example 3) or FIG. 14 (Comparative Example 4) in the same manner as Comparative Example 2 except that through grooves or through holes are formed in the support body by the following steps. Sample was prepared.
  • An ohmic electrode layer (NiO and Ag) is formed on the p layer of the individual light emitting structure, and then a photoresist is embedded in the separation groove, and the p-ohmic electrode layer of the individual light emitting structure is opened to provide a support body.
  • a connection layer (Ni / Au / Cu) for connection to was formed.
  • pillars were formed using a thick film resist. The formation position was set on the side of the square surrounding the light emitting structure as shown in FIG. 13A or the intersection of the sides as shown in FIG. The connection layer at the pillar formation position was removed in advance by etching.
  • Cu was electroplated with 80 ⁇ m using a copper sulfate-based electrolytic solution to form a support body.
  • the liquid temperature was in the range of 25-30 ° C., and the film formation rate was 25 ⁇ m / hr.
  • the resist embedded in the pillar portion and the separation groove was removed by chemical cleaning, and grooves and holes penetrating up and down the support body were formed.
  • the through-groove shown in FIG. 13A was formed on four sides with a width of 70 ⁇ m and a length of 900 ⁇ m.
  • the through-hole shown in FIG. 14A was a quadrangular prism, and the side length was 410 ⁇ m.
  • Comparative Example 3 When the light emitting structure after the lift-off was observed with an optical microscope, in Comparative Example 3, among the 1900 surveyed, 38 X-shaped cracks that greatly extended from the corner to the center were generated (occurrence rate was 2. 045), but there were 1045 samples in which dot-like cracks occurred in the central region of the light emitting structure, and the occurrence rate was 55.0%. The time until completion of etching was 3.5 hours. In Comparative Example 4, among the 2038 surveyed items, 108 were X-shaped cracks that greatly extended from the corner to the center (incidence: 5.3%). There were 978 samples in which dot-like cracks occurred in the central region, and the occurrence rate was 48.0%. The time until completion of etching was 4.5 hours.
  • the first through hole penetrating at least until the lift-off layer is exposed is formed in the central region of the light emitting structure portion, and the etching solution is supplied from the first through hole. It has become possible to more efficiently manufacture a high-quality group III nitride semiconductor vertical structure LED chip with suppressed cracks.
  • Group III Nitride Semiconductor Vertical Structure LED Chip 101 Growth Substrate 102 Lift-off Layer 103 First Conductive Group III Nitride Semiconductor Layer 104 Light Emitting Layer 105 Second Conductive Group III Nitride Semiconductor Layer 106 Light Emitting Structure Laminate 107 light emitting structure 108 first through hole 109 conductive support body 109A having lower electrode conductive support body 109A after cutting 110 second through hole 111 upper electrode 111A pad electrode

Landscapes

  • Led Devices (AREA)

Abstract

　本発明は、発光構造部に生じるクラックを抑制した、高品質のIII族窒化物半導体縦型構造ＬＥＤチップをより効率的に製造する方法を提供する。　本発明のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法は、成長用基板の上にリフトオフ層を介して、第１伝導型のIII族窒化物半導体層、発光層および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層を順次積層して発光構造積層体を形成する第１工程と、前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する第２工程と、下部電極を有し、前記複数個の発光構造部を一体支持する導電性サポート体を形成する第３工程と、ケミカルリフトオフ法を用いて、前記リフトオフ層を除去することで、前記成長用基板を前記複数個の発光構造部から剥離する第４工程と、前記発光構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記発光構造部を有する複数個のＬＥＤチップに個片化する第５工程と、を有し、前記第４工程より前に、前記発光構造部の中央領域に、少なくとも前記リフトオフ層が露出するまで貫通する第１貫通孔を形成し、前記第４工程で該第１貫通孔からエッチング液を供給することを特徴とする。

Description

III族窒化物半導体縦型構造ＬＥＤチップおよびその製造方法
　本発明は、III族窒化物半導体層を積層した縦型構造ＬＥＤチップおよびその製造方法に関する。
　一般に、III族元素とＶ族元素との化合物からなるIII－Ｖ族半導体は、発光ダイオード（ＬＥＤ）等のデバイスに広く用いられている。
　III族元素としてＡｌ，Ｇａ，Ｉｎ等を用い、Ｖ族元素としてＮを用いたIII族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
　しかしながら、サファイア基板は絶縁性であって電流が流れないため、従来は、サファイア基板上に順に成長させたｎ型のIII族窒化物半導体層、活性層（発光層）およびｐ型のIII族窒化物半導体層からなる発光構造積層体の一部を除去してｎ型のIII族窒化物半導体層を露出させ、この露出させたｎ型のIII族窒化物半導体層およびｐ型のIII族窒化物半導体層の上にｎ型電極およびｐ型電極をそれぞれ配置して、電流を横方向に流す横型構造を採用するのが通常であった。
　これに対し、近年、サファイア基板上にIII族元素（例えばＡｌ，Ｇａなど）以外の特定の元素からなるバッファ層を形成後、発光構造積層体を形成し、この発光構造積層体を導電性のサポート体で支持した後、バッファ層を化学的なエッチングにより選択的に溶解してサファイア基板を剥離（リフトオフ）し、これらサポート体と発光構造積層体を一対の電極で挟むことで、縦型構造のＬＥＤチップを得る技術が研究されている（特許文献１参照）。なお、ここで言うバッファ層は、発光構造積層体のエピタキシャル成長のためのバッファ層であるとともに、サファイア基板から発光構造積層体を剥離するためのリフトオフ層の役割も兼ねるものである。
特許第４１７２６５７号公報
　ＬＥＤなどの縦型構造の窒化物半導体チップを作製するには、III族以外の金属や金属窒化物からなるリフトオフ層をエッチングすることでサファイア基板からエピタキシャル層を剥離する一般的なケミカルリフトオフ法や、エッチング中に紫外光等の光を照射し、リフトオフ層を活性化させながらエッチングを行うフォトケミカルリフトオフ法がある。これらは、特定のエッチング溶液に浸漬して、リフトオフ層をエッチングによって溶解することにより成長用基板からエピタキシャル層をリフトオフする方法であり、本明細書において「ケミカルリフトオフ法」と総称される。なお、エピタキシャル層から成長用基板をリフトオフするという表現でも良い。
　ここで、エッチングされるリフトオフ層は数ｎｍ～数１０ｎｍ程度の厚さしかなく、数インチの面積の基板とエピタキシャル層との間の隙間にエッチング溶液を供給することは容易ではなく、全てのエッチングが完了するのに数日かかる場合があった。
　また、本発明者らは、サファイア基板上に形成したIII族窒化物半導体からなる発光構造積層体をドライエッチングにより碁盤の目状にサファイア基板まで溝加工を行い、発光構造積層体を複数の独立した発光構造部とする一次分離を行った。次いで、これらの発光構造部を一体支持する基板形状の導電性サポート体を形成し、その後、ケミカルリフトオフ法でサファイア基板を剥離させた。リフトオフ後の個々の発光構造部は、依然としてサポート体に一体的に支持されている。すると、リフトオフされた個々の発光構造部にかなりの比率でクラックが導入されることが判明した。クラックは、サポート体に支持された発光構造部が、リフトオフでサファイア基板との結合から開放される際に入るようである。
　このようなクラック発生は研究開発途上ということもあり、特許文献や学術文献などによって公表はされていないが、縦型構造のIII族窒化物半導体ＬＥＤチップの量産化のためには解決すべき重要課題である。
　そこで本発明は、上記課題に鑑み、発光構造部に生じるクラックを抑制した、高品質のIII族窒化物半導体縦型構造ＬＥＤチップ、および該ＬＥＤチップをより効率的に製造する方法を提供することを目的とする。
　上記目的を達成するため、本発明の要旨構成は以下のとおりである。
　（１）成長用基板の上にリフトオフ層を介して、第１伝導型のIII族窒化物半導体層、発光層および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層を順次積層して発光構造積層体を形成する第１工程と、
　前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する第２工程と、
　下部電極を有し、前記複数個の発光構造部を一体支持する導電性サポート体を形成する第３工程と、
　ケミカルリフトオフ法を用いて、前記リフトオフ層を除去することで、前記成長用基板を前記複数個の発光構造部から剥離する第４工程と、
　前記発光構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記発光構造部を有する複数個のＬＥＤチップに個片化する第５工程と、を有し、
　前記第４工程より前に、前記発光構造部の中央領域に、少なくとも前記リフトオフ層が露出するまで貫通する第１貫通孔を形成し、前記第４工程で該第１貫通孔からエッチング液を供給することを特徴とするIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（２）前記第３工程において、前記導電性サポート体における前記発光構造部の中央領域に位置する部分に、該導電性サポート体を貫通して前記発光構造部の貫通孔と連通する第２貫通孔を設ける上記（１）に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（３）前記第２工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する形状とする上記（１）または（２）に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（４）前記第２工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する４角形状とする上記（３）に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（５）前記発光構造部のコーナーの曲率半径をＲ、前記発光構造部がコーナーに丸みを有しない場合の前記４角形状の一辺の長さをＬ０として、Ｒ／Ｌ０が０．１～０．５の範囲内である上記（４）に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（６）前記第１貫通孔および／または第２貫通孔の直径が、２０μｍ以上である上記（１）～（５）のいずれか１項に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（７）前記第３工程は、接合法、湿式成膜法、乾式成膜法のいずれかを用いて行われる上記（１）～（６）のいずれか１項に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（８）上記（１）～（７）のいずれか１項に記載の方法により製造された縦型構造ＬＥＤチップであって、前記発光構造部の中央領域に第１貫通孔を有することを特徴とするIII族窒化物半導体縦型構造ＬＥＤチップ。
　（９）下部電極を有する導電性サポート体と、該導電性サポート体上に設けられた第２伝導型III族窒化物半導体層、該第２伝導型III族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第２伝導型とは異なる伝導型の第１伝導型III族窒化物半導体層を有する発光構造部と、該発光構造部上に設けられた上部電極と、を有し、
　前記発光構造部の中央領域に、前記発光構造部および前記サポート部を貫通する貫通孔を有することを特徴とするIII族窒化物半導体縦型構造ＬＥＤチップ。
　本発明によれば、発光構造部の中央領域に少なくともリフトオフ層が露出するまで貫通する第１貫通孔を形成し、この第１貫通孔からエッチング液を供給するようにしたため、発光構造部に生じるクラックを抑制した高品質のIII族窒化物半導体縦型構造ＬＥＤチップをより効率的に製造することが可能となった。
（Ａ）～（Ｅ）は、本発明の一実施形態にかかるIII族窒化物半導体縦型構造ＬＥＤチップ１００の製造方法のフローを模式的に示したものである。 （Ａ）は、本発明の一実施形態にかかる製造方法の過程におけるリフトオフ途中のウェハの模式上面図（導電性サポート体１０９を除いた上面視）であり、（Ｂ）は、（Ａ）の状態のＩ－Ｉ断面図である。 本発明の一実施形態にかかるIII族窒化物半導体縦型構造ＬＥＤチップ１００の模式上面図である。 （Ａ）～（Ｄ）は、本発明の一実施形態にかかる製造方法の過程におけるエッチングの進行過程を示す、個片化前のＬＥＤチップを上面から見た写真である。 図４のエッチング完了後、ＬＥＤチップの発光構造部のコーナーに生じたクラックを示す写真である。 本発明の他の実施形態にかかる製造方法において、発光構造部の横断面の形状を、コーナーに丸みを有する形状とする場合を説明するための、発光構造部の模式図である。 実施例におけるＲ／Ｌ０とクラック発生率との関係を示すグラフである。 実施例における貫通孔の直径と１時間エッチング径との関係を示すグラフである。 （Ａ）～（Ｆ）は、第１の比較例にかかる縦型ＬＥＤチップ２００の製造方法のフローを模式的に示したものである。 個片化する前の複数の発光構造部が形成されたウェハ（図９（Ｅ）の状態）の模式上面図である。 （Ａ）は、図９の製造方法でＬＥＤチップの発光構造部に生じたクラックを示す写真であり、（Ｂ）は、第３の比較例にかかる製造方法でＬＥＤチップの発光構造部に生じたクラックを示す写真である。 第２の比較例にかかる縦型ＬＥＤチップ３００の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図である。 （Ａ）は、第３の比較例にかかる縦型ＬＥＤチップ４００の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図であり、（Ｂ）は、（Ａ）の破線に沿って個片化した１つのＬＥＤチップ４００の模式側面図である。 （Ａ）は、第４の比較例にかかる縦型ＬＥＤチップ５００の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図であり、（Ｂ）は、（Ａ）の破線に沿って個片化した１つのＬＥＤチップ５００の模式側面図である。
　以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従う縦型ＬＥＤチップと比較例の縦型ＬＥＤチップとで共通する構成要素には、原則として下２桁が同一の参照番号を付し、説明は省略する。また、ＬＥＤチップの模式断面図においては、説明の便宜上、リフトオフ層および発光構造積層体を実状とは異なる比率で誇張して示す。
　本発明の一実施形態にかかるIII族窒化物半導体縦型構造ＬＥＤチップ（以下、単に「縦型ＬＥＤチップ」という。）１００の製造方法は、図１に示すように、成長用基板１０１の上にリフトオフ層１０２を介して、第１伝導型のIII族窒化物半導体層１０３、発光層１０４および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層１０５を順次積層して発光構造積層体１０６を形成する第１工程（図１（Ａ））と、成長用基板１０１の一部が露出するよう、発光構造積層体１０６の一部を除去することで、例えば島状に独立した複数個の発光構造部１０７を形成する第２工程（図１（Ｂ））と、下部電極を有し、複数個の発光構造部１０７を一体支持する導電性サポート体１０９を形成する第３工程（図１（Ｃ））と、ケミカルリフトオフ法を用いてリフトオフ層１０２を除去することで、成長用基板１０１を複数個の発光構造部１０７から剥離する第４工程（図１（Ｄ））と、発光構造部１０７間で導電性サポート体１０９を切断等により分離することにより、各々が切断後の導電性サポート体１０９Ａに支持された発光構造部１０７を有する複数個のＬＥＤチップ１００に個片化する第５工程（図１（Ｅ））と、を有し、第４工程よりも前の図１（Ｂ）に示す第２工程において、発光構造部１０７の中央領域に、少なくともリフトオフ層１０２が露出するまで（図１では成長用基板１０１まで）貫通する第１貫通孔１０８を形成し、図１（Ｄ）に示す第４工程では、第１貫通孔１０８からエッチング液を供給し、リフトオフ層１０２をその中央部から外周部に向けて選択エッチングすることを特徴とする。また、図１（Ｃ）に示す第３工程では、導電性サポート体１０９における発光構造部１０７の中央領域に位置する部分に、この導電性サポート体１０９を貫通して発光構造部１０７の貫通孔１０８と連通する第２貫通孔１１０を設ける。なお、図１（Ｅ）に示すように、第４工程（剥離工程）の後に、上部電極１１１を発光構造部１０７の剥離面側に形成する工程を具えることができる。
　本発明者らは、第１貫通孔１０８からエッチング液を供給して、リフトオフ層１０２をその中央部から外周部に向けて選択エッチングするようにすることにより、発光構造部１０７に生じるクラックを十分に抑制することができることを見出した。また、この剥離によれば、エッチングに要する時間を短縮化でき、縦型ＬＥＤチップをより効率的に製造することが可能となった。
　以下、比較例にかかる技術との対比において、本発明の技術的意義を説明する。
　（第１の比較例）
　図９は、第１の比較例にかかる縦型ＬＥＤチップ２００の製造方法のフローを模式的に示したものである。この製造方法は、成長用基板２０１の上にリフトオフ層２０２を介して、第１伝導型のIII族窒化物半導体層２０３、発光層２０４および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層２０５を順次積層して発光構造積層体２０６を形成する第１工程（図９（Ａ））と、成長用基板２０１の一部が露出するよう、発光構造積層体２０６の一部を除去することで、独立した複数個の発光構造部２０７を形成する第２工程（図９（Ｂ））と、下部電極を兼ね、複数個の発光構造部２０７を一体支持する導電性サポート体２０９を形成する第３工程（図９（Ｃ））と、ケミカルリフトオフ法を用いてリフトオフ層２０２を除去することで、成長用基板２０１を複数個の発光構造部２０７から剥離する第４工程（図９（Ｄ））と、上部電極２１１を発光構造部１０７の剥離面側に形成する工程と（図９（Ｅ））と、発光構造部２０７間で導電性サポート体２０９を切断等により分離することにより、各々が切断後の導電性サポート体２０９Ａに支持された発光構造部２０７を有する複数個のＬＥＤチップ２００に個片化する第５工程（図１（Ｅ））と、を有する。図１０に示すように、発光構造部２０７の横断面の形状は正方形である。また、発光構造部２０７の中央領域には貫通孔がなく、サポート体２０９のうち発光構造部２０７の間に位置する部分にも特にエッチング供給口となる貫通孔を設けていない。そのため、第４工程ではリフトオフ層２０２の外周部からエッチングが進行する。図１０は、個片化する前の複数の発光構造部が形成されたウェハ（図９（Ｅ）の状態）の模式上面図であり、破線に沿って個片化を行う。
　本発明者らの検討によると、この方法でリフトオフを行った後の個々の発光構造部にかなりの比率でクラックが導入されることが判明した。図１１（Ａ）は、この比較例に従ってリフトオフを実際に行ったときにクラックが導入された状況を上面から光学顕微鏡にて観察したものである。発光構造部２０７の一辺は１０００μｍである。コーナー近傍から中央部に伸展するＸ型のクラック帯が生じているのが分かる。（後述の比較例１であり、クラックの発生率は９５．５％であった。）このような状態に至れば不良品として扱われ、歩留まり、コスト、生産性の面で大問題である。また、このような中央部へ向かって伸展するクラックは、一辺が５００μm以上の大型チップサイズの発光構造部に、より顕著に発生する。
　このようなコーナーから伸展するクラックが生じる理由は、成長用基板２０１を発光構造部２０７から剥離する際に、リフトオフ層の溶解フロント部で成長用基板２０１と発光構造部２０７ならびに接続したサポート２０９間の応力が発光構造部２０７の溶解フロント部のコーナー部近傍に集中するといった応力分布に関係していると考えられる。そして、クラックは、発光構造部２０７がリフトオフで成長用基板２０１との結合から開放される際に入るようである。また、この方法では、リフトオフ層２０２の外周部からエッチングが進行するため、剥離完了までに非常に時間がかかるという問題もある。
　第１の比較例に生じるこのようなクラックを抑制するべく、本発明者らは以下に説明する第２～第４の比較例を検討した。
　（第２の比較例）
　図１２は、第２の比較例にかかる縦型ＬＥＤチップ３００の製造方法において、個片化する前の複数の発光構造部が形成されたウェハの模式上面図である。この方法では、独立した複数個の発光構造部３０７を形成する工程において、発光構造部３０７の横断面形状を円形にした点以外、第１の比較例と同様である。すなわち、発光構造部３０７の中央領域には貫通孔がなく、サポート体３０９のうち発光構造部３０７の間に位置する部分にも特にエッチング供給口となる貫通孔を設けていない。そのため、第４工程ではリフトオフ層（図示せず）の外周部からエッチングが進行する。図１２において、符号３１１は上部電極である。また、破線に沿って個片化を行う。
　本発明者らの検討によると、この方法でリフトオフを行った後の個々の発光構造部には、コーナーから中央に伸展するクラックは有効に抑制することができた。これは、発光構造部の形状を円形にしたことにより、エッチング途中でコーナーに応力が集中する（外周部からのエッチング進行のベクトル同士が衝突する）のを回避したためと考えられる。これらは、国際特許出願（PCT/JP2009/069230）にて本発明者らが記載している。しかしながら、その後、発光構造部の内部に新たに点状のクラックがかなりの比率で生じることが判明した。また、この方法でも、剥離完了までに非常に時間がかかるという問題は依然残る。
　（第３の比較例）
　図１３（Ａ）は、第３の比較例にかかる縦型ＬＥＤチップ４００の製造方法において、個片化する前の複数の発光構造部４０７が形成されたウェハの模式上面図であり、図１３（Ｂ）は、（Ａ）の破線に沿って個片化した１つのＬＥＤチップ４００の模式側面図である。この方法では、サポート体４０９のうち発光構造部４０７の間に位置する部分に切断ラインに沿った貫通溝４１２を設けた以外、第２の比較例と同様である。すなわち、発光構造部４０７の横断面形状は円形であり、その中央領域には貫通孔がない。そして、貫通溝４１２からエッチング液が供給可能なので、第４工程では、個片化前の各ＬＥＤチップの外周部からエッチングが進行する。図１３において、符号４１１は上部電極である。
　本発明者らの検討によると、リフトオフを行った後の個々の発光構造部４０７に生じるクラックの態様は、第２の比較例と同様であった。図１１（Ｂ）は、この比較例に従ってリフトオフを実際に行ったときにクラックが導入された状況を上面から光学顕微鏡にて観察したものである。発光構造部の中央部分に点状のクラックが生じている。また、この方法の場合、各素子の外周部からエッチングが進行するので、第１および第２の比較例よりは剥離所要時間が短くて済むものの、より剥離所要時間の短縮化が求められる。
　（第４の比較例）
　図１４（Ａ）は、第４の比較例にかかる縦型ＬＥＤチップ５００の製造方法において、個片化する前の複数の発光構造部５０７が形成されたウェハの模式上面図であり、（Ｂ）は、（Ａ）の破線に沿って個片化した１つのＬＥＤチップ５００の模式側面図である。この方法では、サポート体５０９のうち発光構造部の間に位置する部分（切断ラインの交点部分）に貫通孔５１３を設けた以外、第２の比較例と同様である。すなわち、発光構造部５０７の横断面形状は円形であり、その中央領域には貫通孔がない。そして、貫通孔５１３からエッチング液が供給可能なので、第４工程では、個片化前の各ＬＥＤチップの外周部からエッチングが進行する。図１４において、符号５１１は上部電極である。
　本発明者らの検討によると、リフトオフを行った後の個々の発光構造部５０７に生じるクラックの態様は、第２の比較例と同様であった。また、この方法も各素子の外周部からエッチングが進行するので、第１および第２の比較例よりは剥離所要時間が短くて済むものの、より剥離所要時間の短縮化が求められる。
　（本発明の実施形態）
　本発明者らは、第２～第４の比較例で生じる点状のクラックの発生形態について鋭意検討を行った。第３、第４の比較例のように、発光構造部の外周側からのエッチング液供給の場合、リフトオフ層は外周部から中央部に向けてエッチングが進行するが、成長用基板と発光構造部がまさに分離している溶解フロント部、すなわちリフトオフ層を介して成長用基板と発光構造部が接着状態である部分と、それらが分離された状態となった部分の境界領域で局所的な応力が加わってクラックが発生することが判明した。リフトオフ層のエッチングが終了する間際は、中央部分にリフトオフ層がまだ残っているため、中央部で応力が集中しクラックが発生する。第２の比較例の場合でも、エッチング終了の最終段階は、発光構造部の中央部分となる。
　一方、本実施形態の場合、エッチングの進行とそれに伴うクラック抑制の作用効果は、以下のようになる。図２（Ａ）は、本発明の一実施形態にかかる製造方法の過程におけるリフトオフ途中のウェハの模式上面図（導電性サポート体１０９を除いた上面視）であり、図２（Ｂ）は、図（Ａ）の状態のＩ－Ｉ断面図である。また、図４は後述の実施例１の実際のエッチングの進行過程を示す光学顕微鏡写真である。このように、第１貫通孔１０８からエッチング液が供給され、リフトオフ層１０２をその中央部から外周部に向けて選択エッチングする。このとき、上記の溶解フロント部は同心円状に外周部に進行するため、発光構造部１０７での中央領域に応力が集中することを回避でき、その結果、発光構造部１０７の中央領域に点状のクラックが生じるのを抑制することができる。さらに、リフトオフ層の側面からのエッチングではないので、コーナーから中央部に大きく延びるＸ型のクラックが生じることも抑制できる。また、ウェハ上の個々の発光構造部においてほぼ同時に同様のエッチングを開始できる。また、エッチングに要する時間を短縮化できた。その結果、縦型ＬＥＤチップをより効率的に製造することが可能となった。
　さらに、本実施形態では、リフトオフ層１０２の中央部からエッチングが広がるため、発光構造部間は分離の機能があればよく、比較例よりも隣接する発光構造部間の間隔（素子間のピッチ）を狭くすることができ、発光面積を大きくでき、ウェハあたりの有効面積のロスも少ない状態でクラック抑制できる。チップサイズにより効果は異なるが、一例として発光構造物の寸法が１０００μｍ四方の場合、比較例の分離溝幅はエッチング液経路確保のため２００～２５０μｍであったが、本方式では８０μｍでも可能である。1チップ当りの必要面積は前者で、１．４４～１．５６ｍｍ２であったが、本実施形態では１．１７ｍｍ２で良く２３～３３％の取れ個数増となる。すなわち、クラック抑制と有効面積増の両方の効果により、ウェハあたりの歩留まりを増やすことができる。
　図３は、III族窒化物半導体縦型構造ＬＥＤチップ１００の模式上面図である。III族窒化物半導体縦型構造ＬＥＤチップ１００は、下部電極を有する導電性サポート体１０９Ａと、導電性サポート体１０９Ａ上に設けられた第２伝導型III族窒化物半導体層１０５、第２伝導型III族窒化物半導体層１０５の上に設けられた発光層１０４、および、発光層１０４の上に設けられた第２伝導型とは異なる伝導型の第１伝導型III族窒化物半導体層１０３を有する発光構造部１０７と、この発光構造部１０７上に設けられた上部電極１１１と、を有し、発光構造部１０７の中央領域に、発光構造部１０７およびサポート部１０９Ａを貫通する貫通孔１０８，１１０を有することを特徴とする。なお、符号１１１Ａはパッド電極である。
　（第１工程）
　成長用基板１０１は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やIII族窒化物半導体からなる発光構造積層体のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
　リフトオフ層１０２は、ケミカルリフトオフ法ではＣｒＮなどのIII族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やＭＯＣＶＤ法で成膜するのが好ましい。
　発光構造積層体１０６は、第１伝導型をｎ型とし、第２伝導型をｐ型としてもよいし、この逆であってもよい。第１伝導型のIII族窒化物半導体層１０３、発光層１０４および第２伝導型のIII族窒化物半導体層１０５は、ＭＯＣＶＤ法によりリフトオフ層１０２上にエピタキシャル成長させることができる。
　（第２工程）
　発光構造積層体１０６の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、III族窒化物半導体層で構成される発光構造積層体１０６のエッチングの終点を再現性良く制御できるからである。また、隣接する発光構造部１０７が繋がった状態であると、後工程で再度分離溝加工が必要となるためこの除去は、成長用基板１０１の一部が露出するまで行うものとする。第１貫通孔１０８の形成は第４工程よりも前であれば良いが、この第２工程の時に同時に行うことが好ましい。第２工程の前後に貫通孔の形成工程を別途設けても良く、さらに第１工程にて成長させない箇所を貫通孔とする方法や、第３工程にて第２貫通孔を通して第１貫通孔を形成する方法も考えられるが、これらは工数が増えるため生産性が悪くなる恐れがあるためである。
　本発明において、エッチングを高度に均等に進行させるには発光構造部の外接円の中心に第１貫通孔１０８を設けることが好ましいが、本発明はこれに限定されない。本明細書における「中央領域」は、発光構造部の外接円の半径（長さＬ）に対して外接円の中心から０．４Ｌの領域内、より好ましくは０．２Ｌの領域内とすることができ、この中央領域内に第１貫通孔１０８を設ければよい。さらに、発光構造部の縦横比が大きい（例えば２倍以上の）場合には、内接円を複数設定し、それら内接円の中心群を「中央領域」として１つまたは複数の貫通孔を設けても良い。
　貫通孔の横断面形状は特に限定されず、例えば、円形や発光構造部の形状と相似の形状とすることができる。
　第１貫通孔１０８および／または第２貫通孔１１０が円形の場合、その直径が２０μｍ以上であることが好ましい。２０μｍ未満の場合、ドライエッチングで貫通孔１０８を形成する際に、ウエハ面内でリフトオフ層まで届かない部分が生じる場合があり、リフトオフ層のエッチングが進行しない可能性があるからである。また、エッチング所要時間を短縮化する効果を十分に得る観点からは、直径が５０μｍ以上であることがより好ましい。また、貫通孔が大きすぎても発光構造部の面積ロスが大きくなり好ましくない。発光構造部の面積を十分に確保する観点から、発光構造部の辺の長さＬ２に対して５０％以下の直径であることが好ましく、３０％以下の直径であることがより好ましい。
　本発明において発光構造部１０７の横断面形状は特に限定されず、例えば、既述のとおり第２工程において発光構造部の形状を正方形とすることができる。しかし、第２工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する形状とすることが好ましく、切断の容易性を考慮すると、コーナーに丸みを有する４角形状とすることがより好ましい。
　本発明者らの検討によれば、図４の実施例のように発光構造部の形状を正方形とした場合、コーナーから中央部に大きく延びるＸ型のクラックの発生は回避することができたが、図５に示すように、コーナー部にごく微小なクラックが依然生じることが判明した。そして、コーナーに丸みを有する形状とすることで、エッチングの終了段階で発光構造部１０７が成長用基板１０１から離れサポート体１０９に移し替えられる際の、発光構造部１０７に加わる応力が分散され、この微小なクラックの発生も十分に抑制でき、より高品質なＬＥＤチップを得ることができることを見出した。
　丸みを有するとは、Ｒをつける、または、面取りをするとも表現することができ、その形状は好ましくは滑らかな円弧状であるが、それに限らず、コーナーに何らかの曲面となる削り面が複数ある形でも良い。
　ここで、本発明においては、上記のようにコーナー部にわずかに生じるクラックを回避できればよいため、丸みもごく小さなものでよい。これにより、発光面積を大きく確保することができ、ウェハあたりの有効面積のロスが少ない状態でクラックを回避できる。具体的には、発光構造部の形状がコーナーに丸みを有しない形状の場合の面積に対して、コーナーに丸みを設けることにより減少する面積が好ましくは１０％以下、より好ましくは５％以下とすることができる。
　また、図６に示すように、発光構造部のコーナーの曲率半径をＲ、発光構造部がコーナーに丸みを有しない場合の４角形状の一辺の長さをＬ０として、Ｒ／Ｌ０が０．１～０．５の範囲内とすることが好ましい。０．１未満の場合、コーナーに生じる微小なクラックを十分に抑制できない可能性があり、０．５超えの場合、発光構造部の面積を十分に確保できないからである。なおここでは、丸みを加える前の発光構造部のコーナーで交差する２辺に内接する円弧の半径を曲率半径Ｒと称している。
　（第３工程）
　図には示されないが、第３工程は、複数個の発光構造部１０７とサポート体１０９とを、複数個の発光構造部１０７の各々と接するオーミック電極層、およびサポート体１０９と接する接続層を介して形成するのが好ましい。また、オーミック電極層と接続層との間にさらに反射層を形成するか、オーミック電極層が反射層の機能を兼ねることがより好ましい。これらの層形成には、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法を用いることができる。
　上記オーミック電極層は、仕事関数の大きな金属、例えばＰｄ，Ｐｔ，Ｒｈ，Ａｕ，Ａｇなどの貴金属やＣｏ，Ｎｉにより形成することができる。また、反射層としては、Ｒｈ等の反射率が高いため、上記オーミック電極層との兼用も可能だが、発光領域が緑から青色の場合にはＡｇやＡｌ層等を、紫外線領域ではＲｈやＲｕ層等を用いるのがより好ましい。また、接続層は、サポート体１０９の形成方法にもよるが、接合法、例えば加熱圧着によりサポート体１０９を接合する場合、Ａｕ，Ａｕ－Ｓｎ、ハンダ等とすることができる。
　サポート体１０９としては接合法の場合、あらかじめ第２貫通孔１１０を形成しておいた導電性シリコン基板やＣｕＷ合金基板、Ｍｏ基板などが熱膨張係数、熱伝導率の面で適しており、それぞれの貫通孔位置をアラインメントして接合する。また、サポート体１０９は、湿式あるいは乾式めっきにより形成することもできる。たとえばＣｕまたはＡｕの電気めっきでは、接続層としてＣｕ，Ｎｉ，Ａｕなどを用いることができる。その際、第１貫通孔１０８および第２貫通孔１１０が接続層やめっき層で塞がらないようにレジストなどにより保護する。
　（第４工程）
　第４工程は、前述の一般的なケミカルリフトオフ法またはフォトケミカルリフトオフ法により行うのが好ましい。使用可能なエッチング液としては、リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液、リフトオフ層がＳｃＮの場合、塩酸、硝酸、有機酸などを挙げることができる。
　また、第４工程により露呈した発光構造部１０７の面は、ウエット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングおよび／またはウエットエッチングで所定量削り、レジストをマスクとしたリフトオフ法によりｎ型オーミック電極、ボンディングパッド電極を形成する。電極材としてはＡｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ａｕなどが用いられ、オーミック電極、ボンディングパッドにはＰｔ、Ａｕなどをカバー層として成膜して、配線抵抗の低減とワイヤーボンドの密着性を向上させる。なお、発光構造部１０７の側面ならびに表面には、ＳｉＯ２やＳｉＮなどの保護膜を付与しても良い。リフトオフ後、貫通孔にも保護膜を付与しても良い。
　（第５工程）
　第５工程では、発光構造部１０７間を例えばブレードダイサーやレーザーダイサーを用いて切断する。発光構造部１０７に熱や破砕ダメージが入るのを防止するため、一般には発光構造部１０７は導電性サポート部１０９aの平面外周よりも内側に寄せるが、通常１０から３０μｍ程度である。
　以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
　（実験例１）
　初めに、発光構造部の中央部の貫通孔を経由したリフトオフ層のエッチング状況について説明する。サファイア基板（０００１）基板上に、金属Ｃｒを１８ｎｍスパッタリング法により成膜し、ついでＭＯＣＶＤ装置内でアンモニアガス雰囲気で窒化処理を行った後、形成されたＣｒＮバッファ層（リフトオフ層を兼ねる）上にＩｎＧａＮ系発光層を有する青色ＬＥＤ構造層１０μｍを成長した。次に、１２００μｍ角の正方形に発光構造部を形成するため、ドライエッチングにより成長基板まで分離溝加工を行った。素子間ピッチは１２８０μｍとした。この場合、発光構造部のコーナーは意図的な面取りは行っていない。同時に、発光構造部に直径１００μmの貫通加工処理を行った。次に、Ｃｕ層をスパッタリング法により１μｍ成膜してめっき用の接続層を形成した。さらに、電気めっき法により１００μm厚みのサポート部を形成した。なお、貫通孔に厚膜レジストによるピラーを形成し、めっき中の貫通孔の閉塞を防いだ。このとき、貫通孔上の厚膜レジストの位置にはＣｕはめっきされず、レジストを除去することで、発光構造部からサポート体まで貫通する貫通孔を形成した。
　次に、貫通孔からエッチング液を給液してリフトオフ層のエッチングを行った。図４は、エッチング進行状況を示すものであり、透明サファイア基板側から光学顕微鏡による観察を行ったものである。リフトオフ層はメタリックな灰色を呈しているため、写真では黒く見える。図４（A）は、エッチング前の状態で、図４（ｂ）に示すようにエッチングは、均等に同心円状中央部から外側に向けて広がって進行することが分かる（リフトオフ層の溶解によって透明化する）。図４（ｃ）では４つのコーナー部で僅かにリフトオフ層が残っているが、最終的には図４（ｄ）のように剥離が完了する。
　図４より、この実験例では図１１（A）に示したようなマクロ的なX型のクラックは発生していないことが分かる。また、中央部から全域に渡り、点状のマクロクラックも認められなかった。しかしながら、詳細に観察したところ、図５に示すようにコーナー部近傍に１０μｍ以下の長さのマイクロクラックが導入される場合があることが分かった。その理由として、図４（ｃ）にみられるように、コーナー部にリフトオフ層が僅かに残った部分に応力が局所的に集中してしまうためと考えられた。
　（実験例２）
　そこで、リフトオフ層のエッチングの終了間際の部分での応力集中を回避するため、溶解終了部分に応力が分散できるようにすることを考えた。発光構造部の中央部からエッチング液を供給してリフトオフ層をエッチングする場合、図４に示したように、エッチングは等方的に円が広がるように進行する。図６に示すように発光構造部の平面の４コーナー部の円弧の長さが、応力の分散具合と関連するので、コーナー部の面取り形状とマイクロクラックの発生率を調べた。なお、４コーナーの１箇所でもマイクロクラックが発生した場合には、チップとしては不良となるので、個々のチップ単位で発生の有無で判定した。
　ここで、面取りを行う前の正方形の辺の長さをL０とした場合に、直交する辺に内接する円の半径Ｒをパラメータとして実験を行った。試料の作製方法は、実験例１で示したものと同様のプロセスである。発光構造部の中央に設けた貫通孔の直径は５０μｍとした。また、L０が１２００μｍに対し、Ｒは１５６、２４０、３３０、４１７、５０５、６００μｍの試料を作製した。面取りを行う前の正方形の面積に対する面取り後の面積比率はそれぞれ、９８．５、９６．６、９３．５、８９．６、８４．８、７８．５％となる。
　Ｒ／Ｌ０をそれぞれの値とした試料につき、２２００から２６００個の発光構造部のマイクロクラックの発生状況を調べたところ、図７に示す関係が得られた。ここで、横軸はＬ０に対するＲの比率であり、左縦軸はマイクロクラックの発生率である。また、右横軸は正方形でコーナー部にＲが無い場合の発光構造部の面積に対する割合を示している。その結果、Ｒ／Ｌ０の値が０．１以上でマイクロクラック発生の抑制効果が現れ、０．２以上ではマイクロクラックの発生は十分に抑制された。なお、Ｒ／Ｌ０の値が０．５の時には円形となる。発光構造部の平面の面積の減少は発光出力の低下につながることが懸念されるが、発光構造部のエピタキシャル成長条件や他のデバイス構造の改良により、リカバリーが可能な範囲といえる。したがって、マイクロクラックの発生を抑制するのに必要なＲ／Ｌ０の範囲は、０．１以上であり、より好ましくは０．２以上で、上限は０．５である。例えばＲが２４０μｍ（Ｒ／Ｌ０＝０．２）の場合、Ｒによる発光面積のロスが３．４％でもクラックの発生を大幅に抑制できる。
　（実験例３）
　次に、エッチング液の供給を行う貫通孔の径と、リフトオフ層のエッチング速度との関係を調べた。試料の作製方法は実験例１に示したものと同様であるが、発光構造部の中央部ならびにサポート部の貫通孔の直径を１０μｍから４００μｍの範囲として、エッチング液に１時間浸漬した際のエッチング量（エッチングされて生じた溶解フロント部の円の直径）で評価した。図８はその結果を示したものであるが、貫通孔の直径を大きくするほどエッチング径は大きくなる。しかしながら、貫通孔の直径が２００μｍ以上になるとエッチング量の増加が緩やかになった。なお、中央部からのみのエッチング液の給液であるため、発光構造部の平面寸法によらずこの関係は不変的なものである。また、貫通孔の径が１０μmの場合は、エッチングは可能であったが、ドライエッチングで発光構造物に貫通加工を行った際に、リフトオフ層までとどかない場合があり、リフトオフ層をエッチングができない部分が生じた。２０μｍ以上の場合にはそのような問題は生じなかった。したがって、貫通孔の寸法としては、２０μｍ以上が好ましい。なお、図９の右側縦軸はＬ０が１２００μｍの際の、貫通孔の直径に対する発光構造部の面積ロス率を示したものである。Ｌ０が変わればこのロス率は変化するので、エッチング速度等を加味して適宜貫通孔の直径を決定することができる。
　（実施例）
　サファイア基板上に、リフトオフ層(ＣｒＮ層、厚さ：１８ｎｍ)を形成後、ｎ型III族窒化物半導体層(ＧａＮ層、厚さ：７μｍ)、発光層(ＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ)、ｐ型III族窒化物半導体層(ＧａＮ層、厚さ：０．２μｍ)を順次積層して発光構造積層体を形成し、その後、サファイア基板の一部が露出するよう、発光構造積層体の一部を除去することで、コーナーに丸みを有する正方形となるよう、島状に独立した複数個の発光構造部を形成した。発光構造部の幅Ｗは１２００μｍであり、個々の素子の配置は碁盤の目状の升目内とした。素子間のピッチは１２８０μｍである。コーナーに丸みを付与する前の正方形の一辺の長さＬ０は１２００μｍ、コーナーの曲率半径Ｒは３３０μｍであり、Ｒ／Ｌ０は０．２７５である。
　上記の発光構造部の形成時に、独立した発光構造部の中央の位置に、直径５０μｍの貫通孔を形成した。
　各々の発光構造部の上（上記貫通孔を除く）に、オーミック電極層（Ａｇ、厚さ：０．１μm）、接続層（Ｔｉ／Ｃｕ，厚さ：１．５μｍ）を形成し、上記貫通孔は厚膜レジストを用いて塞いだ。その後、第１のめっきによりＣｕ（厚さ：８０μｍ）を形成し、さらに、第２のめっきによりＣｕ（厚さ：８０μｍ）を形成し、サポート部とした。めっきは硫酸銅系の電解液を用いた電気めっきであり、液温は２５～３０℃の範囲で、成膜速度は３５μｍ／ｈｒであった。このとき、貫通孔上の厚膜レジストの位置にはＣｕはめっきされず、レジストを除去することで、発光構造部からサポート部まで貫通する貫通孔を形成した。
　その後、ケミカルリフトオフ法を用いてサファイア基板を剥離した。リフトオフ後の発光構造部を光学顕微鏡によってマクロ・マイクロクラックの発生状況を調べた。調査個数は３８６０個で、マクロ・マイクロクラックともに発生個数は皆無であった。また、エッチング完了までの時間は２時間であった。
　（比較例１）
　発光構造部の形状をＬ０は１０００μｍの正方形とし、中央領域に貫通孔を設けず、素子間ピッチを１２５０μｍとした以外は、実施例と同様にして図１０のような試料を作製した。リフトオフ後の発光構造部を光学顕微鏡によって観察したところ、調査個数１９１０個のうち１８２４個に、コーナーから中央部に大きく伸展するX型のクラックが発生し、発生率は９５．５％であった。また、エッチング完了までの時間は３２時間であった。
　（比較例２）
　発光構造部の形状を直径１０００μｍの円形とし、中央領域に貫通孔を設けず、素子間ピッチを１２５０μｍとした以外は、実施例と同様にして図１２のような試料を作製した。リフトオフ後の発光構造部を光学顕微鏡によって観察したところ、調査個数１８９０個のうち、コーナーから中央部に大きく伸展するX型のクラックが発生したものは４３７個（発生率は２３．１％）であったが、発光構造部の中央部に点状のクラックが発生した試料が１６０７個あり、発生率は８５．０％であった。また、エッチング完了までの時間は２８時間であった。
　（比較例３および比較例４）
　比較例２の製造工程において、以下の工程によってサポート体に貫通溝または貫通孔を形成した以外は、比較例２と同様にして図１３（比較例３）または図１４（比較例４）のような試料を作製した。
　個別の発光構造部のｐ層上にオーミック電極層（ＮｉＯならびにＡｇ）を形成し、次いで分離溝にフォトレジストを埋め込むとともに個々の発光構造物のｐ－オーミック電極層部は開口して、サポート体と接続するための接続層（Ｎｉ／Ａｕ／Ｃｕ）を形成した。次いで、後述のＣｕめっきの際に成膜を防止するため、厚膜レジストによるピラーの形成を行った。形成位置は図１３（A）のように発光構造部を取り囲む升目の辺上、または、図１４（A）のように辺の交差点位置とした。なおピラー形成位置の接続層はエッチングにより予め除去した。
　次いで、硫酸銅系の電解液を用いてＣｕを８０μｍ電気めっきし、サポート体を形成した。液温は２５～３０℃の範囲で、成膜速度は２５μｍ／ｈｒであった。次いで、ピラー部ならびに分離溝に埋め込んだレジストを薬液洗浄により除去し、サポート体の上下に貫通する溝・孔を形成した。なお、図１３（Ａ）に示す貫通溝は、幅７０μｍ、長さ９００μｍとして四辺に形成した。図１４（Ａ）に示す貫通孔は四角柱状としその辺の長さは４１０μｍとした。
　リフトオフ後の発光構造部を光学顕微鏡によって観察したところ、比較例３では調査個数１９００個のうち、コーナーから中央部に大きく伸展するX型のクラックが発生したものは３８個（発生率は２．０％）であったが、発光構造部の中央領域に点状のクラックが発生した試料が１０４５個あり、発生率は５５．０％であった。また、エッチング完了までの時間は３．５時間であった。また、比較例４では調査個数２０３８個のうち、コーナーから中央部に大きく伸展するＸ型のクラックが発生したものは１０８個（発生率は５．３％）であったが、発光構造部の中央領域に点状のクラックが発生した試料が９７８個あり、発生率は４８．０％であった。またエッチング完了までの時間は４．５時間であった。
　本発明によれば、発光構造部の中央領域に少なくともリフトオフ層が露出するまで貫通する第１貫通孔を形成し、この第１貫通孔からエッチング液を供給するようにしたため、発光構造部に生じるクラックを抑制した高品質のIII族窒化物半導体縦型構造ＬＥＤチップをより効率的に製造することが可能となった。
　１００　III族窒化物半導体縦型構造ＬＥＤチップ
　１０１　成長用基板
　１０２　リフトオフ層
　１０３　第１伝導型のIII族窒化物半導体層
　１０４　発光層
　１０５　第２伝導型のIII族窒化物半導体層
　１０６　発光構造積層体
　１０７　発光構造部
　１０８　第１貫通孔
　１０９　下部電極を有する導電性サポート体
　１０９Ａ　切断後の導電性サポート体
　１１０　第２貫通孔
　１１１　上部電極
　１１１Ａ　パッド電極

Claims (9)

  1. 　成長用基板の上にリフトオフ層を介して、第１伝導型のIII族窒化物半導体層、発光層および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層を順次積層して発光構造積層体を形成する第１工程と、
    　前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する第２工程と、
    　下部電極を有し、前記複数個の発光構造部を一体支持する導電性サポート体を形成する第３工程と、
    　ケミカルリフトオフ法を用いて、前記リフトオフ層を除去することで、前記成長用基板を前記複数個の発光構造部から剥離する第４工程と、
    　前記発光構造部間で前記導電性サポート体を分離することにより、各々が導電性サポート体に支持された前記発光構造部を有する複数個のＬＥＤチップに個片化する第５工程と、を有し、
    　前記第４工程より前に、前記発光構造部の中央領域に、少なくとも前記リフトオフ層が露出するまで貫通する第１貫通孔を形成し、前記第４工程で該第１貫通孔からエッチング液を供給することを特徴とするIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  2. 　前記第３工程において、前記導電性サポート体における前記発光構造部の中央領域に位置する部分に、該導電性サポート体を貫通して前記発光構造部の貫通孔と連通する第２貫通孔を設ける請求項１に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  3. 　前記第２工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する形状とする請求項１または２に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  4. 　前記第２工程において、前記発光構造部の横断面の形状を、コーナーに丸みを有する４角形状とする請求項３に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  5. 　前記発光構造部のコーナーの曲率半径をＲ、前記発光構造部がコーナーに丸みを有しない場合の前記４角形状の一辺の長さをＬ０として、Ｒ／Ｌ０が０．１～０．５の範囲内である請求項４に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  6. 　前記第１貫通孔および／または第２貫通孔の直径が、２０μｍ以上である請求項１～５のいずれか１項に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  7. 　前記第３工程は、接合法、湿式成膜法、乾式成膜法のいずれかを用いて行われる請求項１～６のいずれか１項に記載のIII族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  8. 　請求項１～７のいずれか１項に記載の方法により製造された縦型構造ＬＥＤチップであって、前記発光構造部の中央領域に第１貫通孔を有することを特徴とするIII族窒化物半導体縦型構造ＬＥＤチップ。
  9. 　下部電極を有する導電性サポート体と、該導電性サポート体上に設けられた第２伝導型III族窒化物半導体層、該第２伝導型III族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第２伝導型とは異なる伝導型の第１伝導型III族窒化物半導体層を有する発光構造部と、該発光構造部上に設けられた上部電極と、を有し、
    　前記発光構造部の中央領域に、前記発光構造部および前記サポート部を貫通する貫通孔を有することを特徴とするIII族窒化物半導体縦型構造ＬＥＤチップ。
     
PCT/JP2011/002657 2011-05-12 2011-05-12 Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法 Ceased WO2012153370A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013513828A JP5723442B2 (ja) 2011-05-12 2011-05-12 Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
US14/117,281 US9502603B2 (en) 2011-05-12 2011-05-12 Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
CN201180072086.3A CN103814447B (zh) 2011-05-12 2011-05-12 垂直型第iii族氮化物半导体led芯片及其制造方法
KR1020137032452A KR20140041527A (ko) 2011-05-12 2011-05-12 Ⅲ족 질화물 반도체 수직형 구조 ｌｅｄ 칩 및 그 제조 방법
PCT/JP2011/002657 WO2012153370A1 (ja) 2011-05-12 2011-05-12 Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/002657 WO2012153370A1 (ja) 2011-05-12 2011-05-12 Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法

Publications (1)

Publication Number Publication Date
WO2012153370A1 true WO2012153370A1 (ja) 2012-11-15

Family

ID=47138873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/002657 Ceased WO2012153370A1 (ja) 2011-05-12 2011-05-12 Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法

Country Status (5)

Country Link
US (1) US9502603B2 (ja)
JP (1) JP5723442B2 (ja)
KR (1) KR20140041527A (ja)
CN (1) CN103814447B (ja)
WO (1) WO2012153370A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013046267A1 (ja) * 2011-09-28 2015-03-26 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ 半導体素子およびその製造方法
CN104851945A (zh) * 2015-04-17 2015-08-19 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法
CN104900766A (zh) * 2014-03-07 2015-09-09 晶能光电（常州）有限公司 一种高压led芯片的制备方法
CN105280759A (zh) * 2014-07-25 2016-01-27 晶能光电（常州）有限公司 一种晶圆级薄膜倒装led芯片的制备方法
WO2022004294A1 (ja) * 2020-07-03 2022-01-06 信越半導体株式会社 接合型半導体ウェーハの製造方法及び接合型半導体素子の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2912685B1 (en) * 2012-10-26 2020-04-08 RFHIC Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
KR102410788B1 (ko) 2015-06-30 2022-06-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102603867B1 (ko) * 2016-08-01 2023-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI641128B (zh) * 2017-07-10 2018-11-11 英屬開曼群島商錼創科技股份有限公司 顯示裝置
TWI632675B (zh) * 2017-07-10 2018-08-11 錼創科技股份有限公司 顯示面板
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
CN108470720B (zh) * 2018-03-23 2020-07-28 广东省半导体产业技术研究院 利用湿法腐蚀剥离衬底的方法
US11152533B1 (en) * 2018-09-21 2021-10-19 Facebook Technologies, Llc Etchant-accessible carrier substrate for display manufacture
JP2024064494A (ja) * 2022-10-28 2024-05-14 沖電気工業株式会社 半導体素子の製造方法、半導体層支持構造体、および半導体基板
JP2024064422A (ja) * 2022-10-28 2024-05-14 沖電気工業株式会社 半導体素子の製造方法、半導体層支持構造体、および半導体基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2010147164A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2011055462A1 (ja) * 2009-11-05 2011-05-12 ウェーブスクエア，インコーポレイテッド Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法
JP2011096707A (ja) * 2009-10-27 2011-05-12 Stanley Electric Co Ltd 半導体素子の製造方法
JP2011096881A (ja) * 2009-10-30 2011-05-12 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116869A (en) 1974-08-02 1976-02-10 Hitachi Ltd Handotaisochino seizoho
JPH02240975A (ja) 1989-03-14 1990-09-25 Toshiba Corp 化合物半導体発光装置及びその製造方法
JPH08293476A (ja) 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP4437337B2 (ja) 1999-06-08 2010-03-24 住友精密工業株式会社 半導体デバイスの製造方法
JP3893874B2 (ja) 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP2002076435A (ja) 2000-09-05 2002-03-15 Mitsubishi Cable Ind Ltd 半導体発光素子
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2005252222A (ja) 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
US6924210B1 (en) 2004-03-06 2005-08-02 International Business Machines Corporation Chip dicing
JP2006030329A (ja) 2004-07-13 2006-02-02 Ricoh Co Ltd 電子写真感光体およびその製造方法
JP2006086300A (ja) * 2004-09-15 2006-03-30 Sanken Electric Co Ltd 保護素子を有する半導体発光装置及びその製造方法
JP2006086469A (ja) 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7211500B2 (en) 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
JP2006228855A (ja) 2005-02-16 2006-08-31 Rohm Co Ltd 半導体発光素子およびその製法
JP4817673B2 (ja) 2005-02-25 2011-11-16 三洋電機株式会社 窒化物系半導体素子の作製方法
KR100976268B1 (ko) 2005-04-04 2010-08-18 가부시키가이샤 토호쿠 테크노 아치 ＧａＮ 단결정 성장방법, ＧａＮ 기판 제작방법, ＧａＮ계소자 제조방법 및 ＧａＮ계 소자
KR100638732B1 (ko) 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
EP1798781B1 (en) 2005-12-15 2009-08-05 LG Electronics Inc. LED having vertical structure and method for fabricating the same
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
JP4765916B2 (ja) * 2006-12-04 2011-09-07 サンケン電気株式会社 半導体発光素子
US7648891B2 (en) 2006-12-22 2010-01-19 International Business Machines Corporation Semiconductor chip shape alteration
KR20090028931A (ko) 2007-09-17 2009-03-20 삼성전기주식회사 반도체 발광소자
JP2009099681A (ja) 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP2011029612A (ja) 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078275A (ja) * 2006-09-20 2008-04-03 Tohoku Univ 化合物半導体素子の製造方法
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2010147164A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010147166A (ja) * 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2011096707A (ja) * 2009-10-27 2011-05-12 Stanley Electric Co Ltd 半導体素子の製造方法
JP2011096881A (ja) * 2009-10-30 2011-05-12 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
WO2011055462A1 (ja) * 2009-11-05 2011-05-12 ウェーブスクエア，インコーポレイテッド Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013046267A1 (ja) * 2011-09-28 2015-03-26 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ 半導体素子およびその製造方法
CN104900766A (zh) * 2014-03-07 2015-09-09 晶能光电（常州）有限公司 一种高压led芯片的制备方法
CN104900766B (zh) * 2014-03-07 2018-03-27 晶能光电（常州）有限公司 一种高压led芯片的制备方法
CN105280759A (zh) * 2014-07-25 2016-01-27 晶能光电（常州）有限公司 一种晶圆级薄膜倒装led芯片的制备方法
CN104851945A (zh) * 2015-04-17 2015-08-19 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法
WO2022004294A1 (ja) * 2020-07-03 2022-01-06 信越半導体株式会社 接合型半導体ウェーハの製造方法及び接合型半導体素子の製造方法

Also Published As

Publication number Publication date
US20140319557A1 (en) 2014-10-30
CN103814447B (zh) 2016-04-20
US9502603B2 (en) 2016-11-22
CN103814447A (zh) 2014-05-21
KR20140041527A (ko) 2014-04-04
JP5723442B2 (ja) 2015-05-27
JPWO2012153370A1 (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
JP5723442B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
JP5690738B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
CN101901858B (zh) 垂直结构半导体器件
JP5774712B2 (ja) 半導体素子およびその製造方法
JP2008521220A (ja) 機能が向上された厚い超伝導フィルム
JP6059238B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
US8921227B2 (en) Semiconductor device assembly and semiconductor device and method of manufacturing the same
TW200849673A (en) LED chip production method
JP5934720B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP2009283762A (ja) 窒化物系化合物半導体ｌｅｄの製造方法
JP5723431B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップ
JP2010161198A (ja) 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法
JP5763858B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP5936696B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180072086.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11865272

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013513828

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137032452

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14117281

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11865272

Country of ref document: EP

Kind code of ref document: A1