WO2009144938A1 - プラズマ処理装置および方法 - Google Patents

プラズマ処理装置および方法 Download PDF

Info

Publication number
WO2009144938A1
WO2009144938A1 PCT/JP2009/002353 JP2009002353W WO2009144938A1 WO 2009144938 A1 WO2009144938 A1 WO 2009144938A1 JP 2009002353 W JP2009002353 W JP 2009002353W WO 2009144938 A1 WO2009144938 A1 WO 2009144938A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
push
plasma processing
placement
force
Prior art date
Application number
PCT/JP2009/002353
Other languages
English (en)
French (fr)
Inventor
置田尚吾
朝倉浩海
渡邉彰三
和田年弘
奥根充弘
廣島満
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010514372A priority Critical patent/JP4769335B2/ja
Priority to US12/994,940 priority patent/US8673166B2/en
Publication of WO2009144938A1 publication Critical patent/WO2009144938A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Definitions

  • the present invention relates to a plasma processing apparatus and method for performing plasma processing on a substrate.
  • a plasma processing apparatus that performs plasma processing on a wafer, for example, a semiconductor wafer (formed with Si, a compound, etc.), in a state where the wafer is mounted and held on a mounting surface of a wafer holding device provided in a processing container, Plasma processing such as etching is performed on the wafer.
  • a wafer holding apparatus an electrostatic chuck generally called ESC is built in the mounting surface, and the electrostatic chucking force generated by the electrostatic chuck and / or the Johnson Rabeck force is generated. The used wafer is held.
  • the problem caused by such residual electrostatic attraction force is not limited to the glass bonded substrate.
  • a similar problem occurs due to residual electrostatic attraction even in a form in which the substrate is transported and plasma processing is performed in a state where the substrate is held by a tray as disclosed in Patent Document 2. .
  • an object of the present invention is to solve the above-described problem, and to remove a substrate from a substrate holding device that holds the substrate by electrostatic adsorption without causing damage or displacement of the substrate. It is an object of the present invention to provide a plasma processing apparatus and method that can perform the above processing.
  • maintained at the tray are made into object, for example.
  • the present invention is configured as follows.
  • a plasma processing container for performing plasma processing on a substrate;
  • a substrate holding device having a substrate placement surface provided in the plasma processing container and holding the substrate placed in the substrate placement region of the placement surface by electrostatic adsorption;
  • a push-up device that lifts and lowers the plurality of push-up pins so as to lift at least the outer peripheral edge of the substrate disposed on the placement surface directly or indirectly upward from the placement surface; and
  • a push-up force detection unit that detects a push-up force generated when the substrate is pushed up by a plurality of push-up pins of the push-up device, and After completion of plasma processing, when electrostatic chucking of the substrate by the substrate holding device is stopped, the push-up pin of the push-up device is lifted to lift the outer peripheral edge of the substrate upward from the substrate placement area on the mounting surface and detect the push-up force When the detection threshold is detected, the lift of the push-up pin is stopped.After that, when the push-up force detected by the push-up force detection unit decreases below
  • the substrate accommodation hole penetrating in the thickness direction is provided, and is supported by the tray having the substrate support portion that supports the outer peripheral edge portion of the lower surface of the substrate disposed in the substrate accommodation hole.
  • the wafer is placed on the placement surface of the substrate holding device together with the tray so that the tray is placed in the tray placement region located around the placement surface and protrudes from the tray placement region in the placement surface.
  • the wafer is directly held in the formed substrate arrangement region, and this wafer is used as the substrate, and plasma processing is performed in a plasma processing container.
  • a plurality of push-up pins are arranged in the placement area of the tray on the placement surface so as to protrude from the placement surface,
  • the control device pushes up the tray by a plurality of push-up pins, and performs a step-up operation so that the outer peripheral edge of the wafer is lifted from the substrate placement region in the placement surface via the substrate support portion of the tray.
  • the plasma processing apparatus according to the first aspect, wherein plasma processing is performed in a plasma processing container using the glass bonded substrate in which a wafer is bonded to a glass plate as the substrate. To do.
  • the static elimination plasma generating unit that generates static elimination plasma for removing the residual electrostatic attraction force between the substrate and the mounting surface after the electrostatic attraction by the substrate holding device is released.
  • the control device controls the lifting operation of the plurality of push-up pins in a state where the discharge plasma is generated in the plasma processing container by the discharge plasma generation unit, thereby removing the substrate from at least the outer region of the substrate placement region.
  • the plasma processing apparatus according to the second aspect or the third aspect, wherein the residual electrostatic attraction force is reduced by performing static electricity removal plasma between the outer peripheral edge portion of the substrate and the outer peripheral region of the substrate arrangement region.
  • the push-up device is A first push-up device that integrally moves up and down a plurality of first push-up pins that are arranged in an outer region of the substrate placement region of the placement surface and that can be projected from the placement surface;
  • the control device integrally raises the plurality of first push-up pins to separate the substrate from the outer region of the substrate placement region on the placement surface, and then
  • the plasma processing apparatus according to the third aspect, which controls the operation timing of the first push-up device and the second push-up device so as to start the step-up operation by integrally raising the second push-up pin.
  • the substrate holding device comprises: A mounting member having a mounting surface on which the substrate is mounted; A first bipolar electrode disposed inside the mounting member and formed in an annular and belt-like shape; A second bipolar electrode formed in an annular and belt-like shape disposed inside the mounting member and disposed concentrically with the first bipolar electrode inside the first bipolar electrode; A static electricity is generated by applying a voltage to the first bipolar electrode and the second bipolar electrode to generate an electrostatic adsorption force from the first bipolar electrode and the second bipolar electrode to the substrate placed on the placement surface.
  • the electrostatic adsorption force applied to the substrate by the second bipolar electrode is at least relatively lower than the electrostatic adsorption force applied to the substrate by the first bipolar electrode.
  • a plasma processing container for performing plasma processing on a glass bonded substrate in which a wafer is bonded to a glass plate;
  • a substrate holding device having a substrate mounting surface provided in the plasma processing container and holding the substrate mounted on the mounting surface by electrostatic adsorption;
  • a high-frequency voltage applying device that applies a high-frequency voltage to an electrode disposed in the plasma processing container;
  • the substrate holding device An electrostatic chuck that generates an electrostatic attraction force by applying a voltage and holds the substrate placed on the placement surface;
  • An electrostatic chuck power source for applying a voltage to the electrostatic chuck;
  • a voltage controller for controlling the magnitude of the electrostatic attraction force generated by controlling the amount of voltage applied to the electrostatic chuck from the power supply for the electrostatic chuck;
  • the voltage control device is generated by applying a voltage to the electrostatic chuck in accordance with an increase in the residual electrostatic attraction force generated on the substrate by the application of the high frequency voltage to the electrode by the high frequency voltage application device during the plasma processing.
  • the voltage control device decreases the amount of voltage applied to the electrostatic chuck after the application of the high-frequency voltage to the electrode by the high-frequency voltage application device is started.
  • a plasma processing apparatus as described is provided.
  • the plurality of push-up pins are moved up and down so that at least the outer peripheral edge of the substrate disposed on the mounting surface is directly or indirectly lifted upward from the mounting surface.
  • a push-up device that pushes up A push-up force detection unit for detecting a push-up force generated when the substrate is pushed up by a plurality of push-up pins of the push-up device; After completion of plasma processing, when electrostatic chucking of the substrate by the substrate holding device is stopped, the push-up pin of the push-up device is lifted to lift the outer peripheral edge of the substrate upward from the substrate placement area on the mounting surface and detect the push-up force When the detection threshold is detected, the lift of the push-up pin is stopped.After that, when the push-up force detected by the push-up force detection unit decreases below the detection threshold, the push-up pin is The step-up operation, which is performed by repeatedly raising and stopping the push-up pin to be raised a plurality of times, is started. Detecting the completion of separation
  • the thrusting device comprises: A first push-up device that integrally moves up and down a plurality of first push-up pins that are arranged in an outer region of the substrate placement region of the placement surface and that can be projected from the placement surface; A second push-up device for integrally raising and lowering a plurality of second push-up pins arranged in an inner region of the placement surface of the substrate placement region and projectable from the placement surface;
  • the control device integrally raises the plurality of first push-up pins to separate the substrate from the outer region of the substrate placement region on the placement surface, and then
  • the plasma processing apparatus according to the ninth aspect is provided that controls the operation timing of the first push-up device and the second push-up device so as to start the step-up operation by integrally raising the second push-up pin.
  • the substrate holding device includes a first bipolar electrode formed in an annular and belt-like shape, and an annular and concentric arrangement with the first bipolar electrode inside the first bipolar electrode.
  • a second bipolar electrode formed in a belt shape as an electrostatic chuck;
  • the electrostatic adsorption force applied to the substrate by the second bipolar electrode is at least greater than the electrostatic adsorption force applied to the substrate by the first bipolar electrode.
  • the amount of voltage applied from the electrostatic chuck power source to the first bipolar electrode and the second bipolar electrode is controlled so that the substrate is held on the mounting surface in a relatively low state.
  • a plasma processing method for performing plasma processing on a substrate While placing the substrate on the placement surface of the substrate holding device, holding the substrate on the placement surface by electrostatic adsorption, Plasma treatment is performed on the substrate held by electrostatic adsorption, After the plasma treatment is completed, electrostatic adsorption is stopped, After that, a plurality of push-up pins are raised from the placement surface of the substrate holding device to lift the outer peripheral edge of the substrate upward from the substrate placement area of the placement surface, and the push-up force is detected to detect the detection threshold.
  • the push-up pin is raised and stopped repeatedly by restarting the push-up pin.
  • start the step-up operation In the step-up operation, when the lifting operation of the push-up pin is stopped, detection of completion of removal of the substrate from the substrate placement area on the placement surface is detected, and if the removal is not completed, the step-up operation is continued and the placement is continued.
  • a plasma processing method for removing a substrate from a substrate arrangement region on a surface is provided.
  • a plasma processing method for a glass bonded substrate in which a wafer is bonded to a glass plate, Place the substrate on the mounting surface of the substrate holding device, The substrate is held by electrostatic attraction force generated by applying voltage to the electrostatic chuck built in the mounting surface. Thereafter, application of a high-frequency voltage to the electrode is started, plasma processing is performed on the held substrate, and static electricity is applied according to the increase in residual electrostatic attraction force generated on the substrate by the application of the high-frequency voltage.
  • a plasma processing method in which the amount of voltage applied to an electrostatic chuck is reduced and the substrate is continuously held so as to reduce the electrostatic attraction force generated by the voltage application to the electric chuck.
  • the control device included in the plasma processing apparatus raises the push-up pin of the push-up device and pushes-up force when the electrostatic holding of the substrate by the substrate holding device is stopped after the plasma processing is completed.
  • the detection unit detects the thrust force and stops the lifting of the thrust pin when the detection threshold value is detected. After that, the thrust force detected by the thrust force detection unit falls below the detection threshold value and the substrate is placed on the mounting surface.
  • a configuration is adopted in which a step-up operation in which the raising and stopping of the push-up pin are repeated a plurality of times is started.
  • the control device detects completion of separation from the substrate mounting surface when stopping after the raising of the push-up pin, and pushes up so as to continue the step-up operation when the separation is not completed.
  • a configuration is employed in which the operation timing of the apparatus is controlled. After performing the first push-up operation by the push-up pin in this way, when the substrate is not completely detached from the mounting surface, the step-up operation is performed to repeatedly raise and stop the push-up pin a plurality of times.
  • the substrate can be gradually removed from the mounting surface without causing damage or the like to the substrate, and a smooth substrate removal operation can be performed.
  • the case where the pushing-up operation of the substrate by the plurality of pushing-up pins is not only directly performed on the substrate but may be indirectly performed on the substrate.
  • the substrate can be detached from the inner region of the substrate arrangement region.
  • the outer region of the substrate is first placed by making the timing of the pushing operation of the outer region of the substrate by the plurality of first pushing pins different from the timing of the pushing operation of the inner region of the substrate by the plurality of second pushing pins.
  • the substrate can be detached gradually and stepwise from the outside to the inside, such as removing the inner region. Therefore, the substrate having a glass pasting structure that tends to have higher residual electrostatic attraction than a simple wafer is removed from the mounting surface without causing damage or misalignment. be able to.
  • the electrostatic attraction force generated by voltage application to the electrostatic chuck in accordance with the amount of increase in the residual electrostatic attraction force generated on the substrate during the plasma processing, Since the plasma processing is performed on the substrate by continuing the holding, the magnitude of the residual electrostatic attraction force remaining on the substrate after the plasma processing is completed can be reduced. Therefore, after that, when the substrate is detached from the placement surface, the removal operation can be smoothly performed without damaging the substrate.
  • the annular and strip-shaped first bipolar electrode is disposed concentrically with the first bipolar electrode inside the first bipolar electrode.
  • a configuration including an annular and belt-like second bipolar electrode is employed.
  • the electrostatic adsorption force applied to the substrate by the second bipolar electrode is greater than the electrostatic adsorption force applied to the substrate by the first bipolar electrode.
  • the substrate is held on the placement surface at least relatively low.
  • the residual electrostatic attraction force in the central region which is the inner peripheral side with respect to the outer peripheral side of the substrate, is reduced as compared with the outer peripheral side (region near the outer edge) of the substrate.
  • the substrate is removed by integrally raising a plurality of push-up pins from the substrate mounting surface with respect to the edge of the substrate and / or the region in the vicinity thereof, The detachability from the mounting surface is improved, and plasma processing can be performed by holding the substrate by electrostatic adsorption without causing damage or displacement due to detachment when the substrate is detached from the mounting surface. .
  • FIG. 1 is a schematic diagram of a plasma processing apparatus according to a first embodiment of the present invention, It is a schematic plan view of the mounting surface of the plasma processing apparatus of the first embodiment, It is a schematic explanatory drawing (push-up operation by the first push-up pin) of the substrate detachment operation in the plasma processing apparatus of the first embodiment, FIG.
  • FIG. 5 is a schematic explanatory diagram of a substrate detachment operation in the plasma processing apparatus of the first embodiment (a push-up operation by the first and second push-up pins); It is a flowchart of the board
  • FIG. 4 is a schematic partial enlarged view around a push-up pin in the push-up operation of FIG. 3;
  • FIG. 5 is a schematic partial enlarged view around a push-up pin in the push-up operation of FIG. FIG.
  • FIG. 6 is a schematic partial enlarged view around a push-up pin in a push-up operation according to a modification of the first embodiment; It is a schematic cross section which shows arrangement
  • (A) is a graph which shows the time change of the ESC application voltage
  • (B) is a graph which shows the ON / OFF state of the applied power to an electrode,
  • C) is a graph showing the change in electrostatic attraction force of the substrate with respect to the mounting surface, (D) is a graph showing the supply state of He gas, It is a figure for demonstrating the reduction method of the residual electrostatic attraction force in the
  • a graph showing the electrostatic attraction force obtained (C) is a graph showing an electrostatic attraction force (residual electrostatic attraction force) generated by charging the substrate, and (D) is a total attraction force ((B) + (C). )
  • (A) is a graph showing a change in applied voltage to the ESC
  • (B) is a graph showing a change in applied power to the electrode
  • (C) shows a supply state of He gas.
  • a graph It is a schematic diagram which shows the pushing-up operation
  • FIG. 19B is a cross-sectional view of the tray of FIG.
  • FIG. 1 is a schematic diagram showing a main configuration of the plasma processing apparatus 10 according to the first embodiment of the present invention.
  • a wafer for example, a silicon wafer (a semiconductor wafer formed of Si and its compound) 3 as an example of a semiconductor wafer is pasted on a glass plate 2 that is an insulating material.
  • a glass pasting substrate 1 (hereinafter referred to as “substrate 1”) having a glass pasting structure pasted through an agent 4 is handled as an object of plasma processing.
  • a silicon wafer 3 having a thickness of, for example, 25 to 400 ⁇ m, particularly 50 to 200 ⁇ m is used.
  • the glass substrate 2 for example, a substrate having a thickness of about 300 to 500 ⁇ m, particularly about 400 ⁇ m is used.
  • the patch 4 a resist and an adhesive are used, for example.
  • a device such as an image sensor is manufactured by subjecting the silicon wafer 3 of the substrate 1 to a predetermined plasma treatment.
  • the substrate 1 has a disk shape with a diameter of 200 mm, for example.
  • a plasma processing apparatus 10 includes a plasma processing container 11 in which a predetermined plasma processing is performed in an internal space (plasma processing space), and a glass plate of a substrate 1 installed in the plasma processing container 11.
  • a substrate holding device 12 having a mounting surface 12a on the second side and holding the substrate 1 mounted on the mounting surface 12a by electrostatic attraction is provided.
  • an upper electrode 13 is installed on the inner upper side of the plasma processing chamber 11, and a lower electrode 14 is installed inside the substrate holding device 12.
  • the upper electrode 13 is connected to an upper electrode high-frequency power source 15 (which is an example of a high-frequency voltage applying device), and the lower electrode 14 is connected to a lower electrode high-frequency power source 16.
  • the mounting surface 12a of the substrate holding device 12 includes an ESC 17 that is an example of an electrostatic chuck for performing electrostatic attraction.
  • the ESC 17 includes an ESC power source 18 (an example of an electrostatic chuck power source). Is connected).
  • the substrate 1 is mounted on the mounting surface 12 a of the substrate holding apparatus 12, and the substrate 1 is held by electrostatic adsorption of the ESC 17. Is supplied and filled with a predetermined plasma processing gas while maintaining a predetermined pressure. Thereafter, a voltage is applied from the upper electrode high-frequency power source 15 to the upper electrode 13, and a voltage is applied from the lower electrode high-frequency power source 16 to the lower electrode 14 to generate plasma, and the substrate 1 is applied to the silicon wafer 3. Perform plasma treatment. When the plasma processing is completed, voltage application by the respective high frequency power supplies 15 and 16 is stopped, the gas in the plasma processing container 11 is exhausted, and the plasma processing on the substrate 1 is completed. When the plasma processing is completed, the power supply to the ESC 17 by the ESC power source 18 is stopped.
  • the substrate 1 that has been subjected to the plasma processing is prepared to be detached from the mounting surface 12 a against the residual electrostatic attraction force existing between the mounting surface 12 a and the substrate 1.
  • the structure that has been described will be described.
  • a schematic plan view of the mounting surface 12a of the substrate holding device 12 is shown in FIG.
  • the substrate holding device 12 has a plurality of first push-up pins 21 arranged in the outer region R1 of the substrate arrangement region R of the placement surface 12a integrated with the placement surface 12a.
  • a first push-up device 20 that is moved up and down to project from the mounting surface 12a or to be stored in the mounting surface 12a, and a plurality of devices disposed in the inner region R2 of the substrate arrangement region R of the mounting surface 12a.
  • a second push-up device 30 is provided to operate the second push-up pin 31 so that the second push-up pin 31 is moved up and down integrally from the placement surface 12a and protrudes from the placement surface 12a or stored in the placement surface 12a.
  • the first push-up device 20 includes a first lifting device 22 that integrally lifts and lowers the first push-up pins 21, and the second push-up device 30 integrally pushes each second push-up pin 31.
  • a second lifting / lowering device 32 that moves up and down is provided. The first elevating device 22 and the second elevating device 32 can operate independently from each other.
  • the entire placement surface 12 a is the substrate placement region R with respect to the substrate 1. It may be a case where a part of the surface 12a is set as the substrate placement region, or a case where the substrate placement region R is set larger than the placement surface 12a.
  • the substrate placement region R is smaller than the placement surface 12a, the uniformity of process characteristics (for example, etching rate) at the peripheral edge of the substrate 1 is improved, but the ESC 17 electrode on the placement surface 12a is connected to the substrate placement region. If it is greater than R, the electrode of the ESC 17 may be exposed to plasma and its life may be shortened.
  • the electrode of the ESC 17 is smaller than the peripheral edge of the substrate 1, so that the problem of exposure to plasma does not occur, and the uniformity of the process characteristics is improved.
  • the electrode of the ESC 17 is slightly smaller than the peripheral edge of the substrate 1 by about 0.5 mm to 1 mm.
  • the electrode of the ESC 17 becomes too smaller than the periphery of the substrate 1, process characteristics at the periphery of the substrate 1 may become non-uniform.
  • the outer region R1 of the substrate placement region R is placed on the placement portion 12a and / or in the vicinity of the edge portion of the substrate 1 placed on the placement surface 12a and / or the vicinity thereof.
  • the inner region R2 of the substrate arrangement region R is an area located on the outer peripheral side of the substrate 1 having a radius of 1/2 or more of the radius of the substrate 1 than the edge of the outer region R1 of the substrate arrangement region R and the region in the vicinity thereof. Is also a relatively inner region.
  • first push-up pins 21 are arranged at equal intervals on a first concentric circle C1 centered on the center of the mounting surface 12a.
  • Two push-up pins 31 are arranged at equal intervals on a second concentric circle C2 centered on the center of the placement surface 12a.
  • the diameter of the first concentric circle C1 is set larger than the diameter of the second concentric circle C2.
  • the first push-up device 20 receives a push-up force (or push-up reaction force) applied to each first push-up pin 21 by the first lifting device 22 when the substrate 1 is pushed up.
  • a first load cell 23 that is an example of a push-up force detection unit for detection is provided.
  • the second push-up device 30 detects a push-up force (or push-up reaction force) that is applied to each second push-up pin 31 by the second lifting device 32 when the substrate 1 is pushed up.
  • a second load cell 33 which is an example of a detection unit, is provided.
  • the plasma processing apparatus 10 includes a first lifting device 21 that lifts and lowers the first lifting pin 21, a second lifting device 32 that lifts and lowers the second lifting pin 31, and the first load cell 23. Detection operation of the thrust force by the second load cell 33, voltage application operation by the high-frequency power source 15 for the upper power source, voltage application operation by the high-frequency power source 16 for the lower power source, and power supply operation by the ESC power source 18 In addition, a control device 9 that controls the operations while associating each other is provided. Further, the control device 9 pushes the first push-up pin 21 from the placement surface 12a and the second push-up pin 31 from the placement surface 12a through the first lift device 22 and the second lift device 32. The amount (stroke) can be detected.
  • FIGS. 3 and 4 show schematic explanatory views of the operation of the plasma processing apparatus 10
  • FIG. 5 shows a flowchart of the procedure of the detachment operation
  • FIG. 6 shows the first push-up pin 21 and the second push-up pin 31.
  • the graph showing the temporal change of thrust force (reaction force) and thrust stroke is shown.
  • 7A and 7B show partial schematic enlarged views of the vicinity of the push-up pin in the push-up state.
  • Step S1 of the flowchart For example, in a state where an inert gas (Ar, N 2 , O 2, etc.) that does not proceed with plasma processing (for example, etching) on the silicon wafer 3 is supplied to the internal space of the plasma processing container 11, the upper electrode 13 and / or Alternatively, the neutralizing plasma P is generated by applying a voltage to the lower electrode 14.
  • an inert gas Ar, N 2 , O 2, etc.
  • the static elimination plasma P can enter between the substrate 1 and the mounting surface 12a in such a state.
  • the upper electrode 13, the upper electrode high-frequency power source 15, the lower electrode 14, the lower electrode high-frequency power source 16, and a gas supply device constitute an example of a static elimination plasma generating unit. .
  • Step S2 the eight first push-up pins 21 are integrally lifted by the first lifting device 22 of the first push-up device 20, and the placement surface 12a.
  • Step S2 the outer peripheral portion of the substrate 1 is pushed up by the respective first push-up pins 21, and the outer region of the substrate placement region R on the placement surface 12a.
  • the substrate 1 is partially detached from R1.
  • the push-up (lift) operation of the first push-up pin 21 is performed with reference to the push-up force detected by the first load cell 23.
  • a detection threshold value that is a reference load for starting the second push-up operation without exceeding F2, which is a limit load that does not cause damage such as cracking or positional deviation such as splashing, with respect to the substrate 1
  • the push-up stroke of the first push-up pin 21 is adjusted so as to enter the load range exceeding F1, and a push-up operation is performed.
  • the tips of the first push-up pins 21 are positioned at the stroke (or height) H1.
  • the edge of the substrate 1 is separated from the placement surface 12a, the static elimination plasma P generated in the internal space of the plasma processing container 11 is caused between the substrate 1 and the placement surface 12a. You can enter in between.
  • the residual electrostatic attraction force existing between the substrate 1 and the mounting surface 12a is reduced on the surface in contact with the static elimination plasma P in the time sections T1 to T2, and the substrate from the mounting surface 12a is reduced.
  • the separation (peeling) of 1 is promoted so as to spread from the outside to the inside of the substrate 1.
  • step S3 detection of the thrust force by the first load cell 23 is continuously performed, and it is detected whether or not the detected thrust force has decreased to the detection threshold value F1 (step S3).
  • step S4 the push-up by the first push-up device 20 and / or the second push-up device 30 is performed.
  • the operation is started (step S4).
  • the four first push-up pins 21 are further raised integrally by the first lifting device 22 of the first push-up device 20.
  • the four second push-up pins 31 are integrally raised by the second lifting device 32 of the second push-up device 30 so as to protrude upward from the placement surface 12a.
  • the push-up operation by the second push-up pin 31 is further performed, so that the substrate arrangement of the mounting surface 12 a is performed as shown in FIG.
  • the substrate 1 can be completely or partially detached from the placement surface 12a in the inner region R2 of the region R.
  • the static elimination plasma P can be further advanced between the substrate 1 and the mounting surface 12a to reduce the residual electrostatic attraction force, and the detachment of the substrate 1 is further promoted. Is done.
  • a push-up operation by the second push-up pin 31 is performed.
  • the substrate 1 is detached from the placement surface 12a.
  • the thrust force by the thrust pins 21 and 31 is too close to the limit load F2
  • only the second thrust pin 31 is thrust up without further raising the first thrust pin 21, and the tip of the second thrust pin 31 is You may make it the state located in the stroke H1 which is the same thrust height position as the 1st thrust pin 21.
  • FIG. As a result, it is possible to further reduce the generation of stress generated in the substrate 1 by the push-up operation from the mounting surface 12a.
  • the time division T4 waits for the pushing force by the first pushing pin 21 to decrease to the detection threshold value F1.
  • ⁇ T5 the push-up operation by the first push-up pin 21 and / or the second push-up pin 31 is performed again.
  • each first push-up pin 21 is in a state where its tip is located at the stroke H3
  • each second push-up pin 31 is in a state where its tip is located in the stroke H2.
  • the detection threshold for the first push-up pin 21 and the detection threshold for the second push-up pin 31 may be different from each other.
  • step S5 the pushing-up operation for removing the substrate 1 from the placement surface 12a is completed.
  • the confirmation that the substrate 1 is completely detached from the placement surface 12a is, for example, a load in which the thrust force detected by the first load cell 23 and / or the second load cell 33 corresponds to the weight of the substrate 1 itself. Or that it is below the separation threshold F3 indicating that the substrate 1 is detached from the placement surface 12a, and / or the first push-up pin 21 and the second push-up pin 31 This can be done because the stroke has reached a predetermined stroke.
  • the glass pasting substrate 1 is mounted with the glass plate 2 side as the lower surface side.
  • Plasma processing is performed on the semiconductor wafer 3.
  • the substrate 1 is held by electrostatic adsorption by the ESC 204 built in the placement surface 203. Thereafter, when the plasma processing is completed, electrostatic adsorption by the ESC 204 is stopped.
  • the plasma processing apparatus 201 includes a push-up device 206 that moves up and down a plurality of push-up pins 205 arranged concentrically on the edge of the mounting surface 203 of the substrate holding device 202. These push-up pins 205 are stored in the mounting surface 203 when the substrate 1 is mounted.
  • each push-up pin 205 is lifted integrally by the push-up device 206, for example, and the substrate 1 placed on the placement surface 203 is pushed up and remains. Only the edge of the substrate 1 is detached from the mounting surface 203 against the electrostatic adsorption force.
  • the substrate 1 is not a mere semiconductor wafer but has a glass plate pasting structure, the residual electrostatic attraction force is increased as compared with a case where a single semiconductor wafer is used. Therefore, even when the vicinity of the edge of the substrate 1 is pushed up by the plurality of push-up pins 205, a high residual electrostatic attraction force remains in the vicinity of the center of the substrate 1. As a result, only the portion pushed up by the push-up pin 205, that is, the edge of the substrate 1 is separated from the placement surface 203, and the vicinity of the center of the substrate 1 is not detached from the placement surface 203. In such a state, as shown in FIG. 16, when the substrate 1 is damaged such as a crack, or when the substrate 1 is displaced from the placement surface 203, the substrate 1 is displaced due to bouncing or the like. There is.
  • Patent Document 1 it is possible to reduce the residual electrostatic attraction force by using static elimination plasma, but it has a glass pasting structure and has a higher residual electrostatic capacity than a normal semiconductor wafer. In the substrate 1 in which the attracting force is generated, it is considered that the time required for reducing the residual electrostatic attracting force by the static elimination plasma becomes longer, and the productivity of the plasma processing process is lowered.
  • the substrate detaching method of the first embodiment places the glass-laminated substrate 1 without causing damage or displacement.
  • Stable detachment from the surface 12a can be performed.
  • a push-up operation by the first push-up pin 21 is performed to separate the edge portion of the substrate 1 from the placement surface 12a, and then a push-up operation by the second push-up pin 31 is performed.
  • the inner portion is separated from the placement surface 12a, and the step-up is gradually increased and stopped from the outside to the inside of the substrate 1, and the thrust is less than the detection threshold when the protrusion is stopped.
  • This is the basis of the glass pasting structure, which has a feature that the residual electrostatic attraction force is higher than that of a normal silicon wafer. For one, without causing damage or displacement, it is possible to perform a stable disengaged from the placement surface 12a.
  • the substrate 1 may be bent at or near the push-up portion.
  • Push-up operation by controlling the push-up stroke (amount) of the first push-up pin 21 and the second push-up pin 31 so as not to exceed a curvature that does not cause damage such as cracks in the substrate 1 according to physical properties and specifications. This can prevent the substrate 1 from being damaged.
  • the static elimination plasma when performing these push-up operations, by using the static elimination plasma in combination, the static elimination plasma can be gradually made to enter from the outside to the inside of the substrate 1, and further the detachment of the substrate 1 can be promoted. .
  • the push-up force exceeds the limit load F2 at which the substrate 1 is broken or displaced. It is possible to prevent the substrate 1 from being damaged.
  • the push-up operation by the second push-up pin 31 is started after the push-up force decreases to the detection threshold value F1.
  • the direct detachment effect due to the push-up operation and the indirect detachment effect that is, the effect of expanding the detachment range of the substrate 1
  • stepwise push-up operation using the first push-up pin 21 and the second push-up pin 31, that is, the detachment operation of the substrate 1 from the mounting surface 12a is described with reference to FIGS. 6, 7A and 7B. It is not limited to the described method. A modified example of the separation operation will be described with reference to schematic explanatory views shown in FIGS. 7A and 8.
  • the first push-up pin 21 is raised to the stroke H1, and the substrate 1 is pushed up. Thereafter, this push-up state is maintained, and the process waits for the push-up force by the first push-up pin 21 to decrease to the detection threshold value F1, for example.
  • the detection threshold value F1 the detection threshold value F1
  • the respective second push-up pins 31 are raised while the height of each first push-up pin 21 is maintained at the stroke H1. At this time, each second push-up pin 31 is lifted at a speed sufficiently lower than the lift speed of the first push-up pin 21 in the first push-up operation.
  • each second push-up pin 31 that is slowly raised in this way is finally raised to a stroke H1, as shown in FIG. 8, for example.
  • the step-up can be performed a plurality of times with a stroke smaller than the stroke H1. .
  • the push-up force can be increased without stopping the push-up operation of the push-up pin halfway in the detachment operation from the mounting surface 12a of the substrate 1.
  • the pushing-up and raising operation may be performed continuously so as not to exceed the detection threshold F1.
  • the push-up pin when the detection threshold F1 is less than or equal to the limit load F2, the push-up pin is re-raised, but the detection threshold is set as a detection threshold F1a (F1 ⁇ F1a ⁇ F2) as a target value for raising the push-up pin.
  • the detection threshold value F1a is detected, the raising of the push-up pin is stopped. Thereafter, when the push-up force becomes equal to or less than the detection threshold F1a and the substrate 1 is not completely detached from the placement surface 12a, the push-up pin is raised again as the second push-up action.
  • the ascending operation again is a step-up operation in which the ascending and stopping are repeated, and a minute step-up operation (for example, the ascending height in one ascending operation is 0.1 to 0.2 mm, and at least in the ascending operation)
  • the raising height is smaller than the raising height in the first raising operation of the push-up pin.
  • the detection operation of the completion of detachment of the substrate 1 from the placement surface 12a is performed when stopping after the push-up pin is raised, but the detachment operation from the placement surface 12a of the substrate 1 is adversely affected. If there is not, the detection operation of the completion of separation may be performed continuously during the minute step-up operation.
  • the mounting surface 12a is formed with a recess for flowing or storing He gas. From the relationship with the concave portion 12b formed on the mounting surface 12a, as shown in FIGS. 9A and 9B, the formation positions of the first push-up pin 21 and the second push-up pin 31 are in plan view. It is preferable to be in the groove of the recess 12b.
  • the tip height of the push-up pin be equal to or less than the bottom of the recess 12b so that the He gas easily flows in the recess 12b.
  • the first push-up pins 21 and the second push-up pins 31 on the placement surface 12a can be adopted as the planar arrangement of the first push-up pins 21 and the second push-up pins 31 on the placement surface 12a.
  • the push-up force applied to the substrate 1 is more uniform.
  • the first push-up pins 21 are preferably arranged at equal intervals on the first concentric circle C1 centered on the center of the mounting surface 12a.
  • the second push-up pins 31 are preferably arranged at equal intervals on the second concentric circle C2 having the center of the placement surface 12a as the center.
  • the substrate 1 detached from the placement surface 12a is transported while being held from the lower surface side by the substrate transport arm 41, as shown in FIGS. It is preferable to determine the arrangement of the first push-up pins 21 and the second push-up pins 31 so as to ensure the insertion route of the substrate transport arm 41 between the placement surface 12a.
  • first push-up pins 21 and second push-up pins 31 are provided on the mounting surface 12a, and the first push-up pins 21 and the second push-up pins 31 are stepped up stepwise.
  • the first embodiment is not limited only to such a case. Instead of such a case, for example, only the plurality of first push-up pins 21 are provided in at least the outer peripheral region of the mounting surface 12a, and the push-up force is detected while raising the plurality of first push-up pins 21 integrally.
  • the push-up pin is set to a predetermined constant or variable.
  • the detection threshold value F1a is detected, the raising of the push-up pin is stopped, the push-up force becomes equal to or lower than the detection threshold value F1a, and the substrate 1 is not completely detached from the placement surface 12a.
  • the push-up pin raising operation may be performed again by a small step-up operation.
  • Such a push-up operation using only the first push-up pins 21 is effective, for example, when the substrate 1 has a small diameter or when a certain amount of time can be secured for detachment of the substrate 1.
  • the target object was made into the glass bonding board
  • the semiconductor and metal insulating film were formed on the wafer which formed the insulating film in the back surface of the silicon wafer 3, and the glass plate which is an insulating material.
  • a wafer or glass or silicon wafer 3 itself can also be pushed up.
  • the residual electrostatic attraction force tends to be relatively smaller than that of the glass pasting substrate 1, but for the silicon wafer 3 having a diameter of 300 mm or more, the first embodiment described above.
  • the method of detaching from the mounting surface 12a by the pushing-up operation can be applied more effectively.
  • the thrust force generated by the thrusting operation of the first thrusting pin 21 and the second thrusting pin 31 is detected by the first load cell 23 and the second load cell 33 so that the thrusting stroke and the stepwise thrusting timing are controlled.
  • the first embodiment is not limited to such a case. Instead of such a case, for example, a device that detects the motor torque of the first lifting device 22 and the second lifting device 32 may be used.
  • the push-up operation of the first embodiment by controlling only the push-up stroke without detecting the push-up force during the push-up operation. For example, based on the physical properties and specifications of the substrate 1 that is the object to be pushed up, a time sequence related to the push-up stroke that can keep the push-up force in an appropriate range is created by experiment, and the push-up stroke is calculated using this time sequence.
  • the push-up operation can be performed while controlling.
  • the substrate 1 is removed from the mounting surface 12 a without damaging the substrate 1 against the residual electrostatic attraction force.
  • the push-up operation of the substrate to be detached was described.
  • the substrate 1 is placed on the mounting surface 12a by reducing the residual electrostatic attraction force generated at the time when the plasma processing on the substrate 1 is completed before performing the pushing-up operation. The method of making it detach from will be explained.
  • FIG. 11 is a diagram showing a time change such as an electrostatic attraction force with respect to a substrate generated during plasma processing in a conventional plasma processing apparatus as a comparative example with respect to the second embodiment.
  • FIG. 11A is a graph showing the time change of the ESC applied voltage
  • FIG. 11B shows the presence or absence of power application to the upper electrode and / or the lower electrode (that is, plasma such as etching).
  • 11C is a graph showing whether or not the processing is performed
  • FIG. 11C shows a time change of the electrostatic adsorption force of the substrate with respect to the mounting surface due to the ESC applied voltage and the charging of the substrate by the electrode applied power.
  • FIG. 11D is a graph showing the presence or absence of He gas supply between the mounting surface and the substrate for the purpose of cooling the substrate and the mounting surface.
  • FIGS. 11A and 11C when a substrate is placed on the placement surface at a time Ta, a voltage is applied to the ESC to generate an electrostatic attracting force F11. The substrate is sucked and held in the section Ta-Tb. Further, in the time interval Ta-Tb, as shown in FIG. 11D, the He gas is supplied between the substrate and the mounting surface, and the He gas is maintained at the pressure P. After that, at time Tb, as shown in FIG. 11B, power application (for example, application of power W1) to the upper electrode and / or the lower electrode is started, and plasma on the substrate at time interval Tb-Tc. Processing is performed.
  • power application for example, application of power W1
  • the residual electrostatic attraction force increases with time. For example, at the time Tc when the plasma processing is completed, it is the sum of the electrostatic attraction force F11 by ESC and the residual electrostatic attraction force. The total electrostatic attraction force increases to F12. That is, the substrate is held with an electrostatic attraction force F12 larger than the electrostatic attraction force F11 for securely holding the substrate.
  • the hatched portion shown in the figure is the residual electrostatic attraction generated by the residual charge.
  • the substrate is likely to warp (for example, the chevron is likely to warp about 600 to 800 ⁇ m).
  • a high voltage is required.
  • a voltage of about 600 to 900 V is required for adsorption of a general single wafer
  • a glass attached substrate requires a voltage of about 3 to 4 times, that is, a voltage of about 2500 V.
  • the glass plate tends to generate strong polarization, the residual electrostatic attraction force is extremely strong, and it becomes more difficult to properly remove the substrate from the mounting surface.
  • the plasma processing apparatus and method according to the second embodiment reduce the residual amount of the residual electrostatic attraction force so that the substrate can be smoothly detached from the mounting surface after the plasma processing is completed. It is for the purpose.
  • FIG. 12A is a graph showing the time change of the ESC applied voltage
  • FIG. 12B is a graph showing the time change of the electrostatic adsorption force of the ESC obtained from the ESC applied voltage
  • FIG. 12C is a graph showing the electrostatic adsorption force generated by charging of the substrate by the applied voltage of the electrode, that is, the temporal change of the residual electrostatic adsorption force
  • FIG. 12D is the electrostatic adsorption of FIG. It is a graph which shows the time change of the total adsorption
  • the electrostatic adsorption force F11 is generated in the ESC at the applied voltage V1 at the time Ta, and then the applied voltage is gradually decreased from the time Tb.
  • the electrostatic attraction force generated by applying the voltage to the ESC is reduced from F11 to F15. That is, after the application of the high-frequency voltage is started, the amount of voltage applied to the ESC is reduced in accordance with the amount of increase in the residual electrostatic attraction force that accompanies it.
  • the total attracting force is kept almost constant, so that the residual electrostatic attracting force remaining when the substrate is detached from the mounting surface can be reduced, and the subsequent separating operation is performed. It can be done smoothly.
  • the electrostatic attraction force F15 generated by voltage application to the ESC is, for example, an attraction force that is less than the force required for the reliable holding of the substrate only by the force F15, and for the reliable holding. By compensating for the shortage of the necessary force with the residual electrostatic attraction force, the total attraction force exceeds the force necessary for reliable holding.
  • FIG. 13 shows a schematic diagram of a main configuration of the plasma processing apparatus 50 according to the second embodiment.
  • the plasma processing apparatus 50 of the second embodiment is different from the plasma processing apparatus 10 of the first embodiment in the configuration of the substrate holding device.
  • this different configuration will be mainly described.
  • the same components as those of the plasma processing apparatus 10 of the first embodiment shown in FIG. 13 the same components as those of the plasma processing apparatus 10 of the first embodiment shown in FIG.
  • the substrate holding device of the plasma processing apparatus 50 is an ESC 57 that holds the substrate 1 placed on the placement surface 12 a by electrostatic adsorption force, and a DC voltage (DC voltage) is applied to the ESC 57.
  • an ESC power source 58 is provided with a voltage control device 59 that is an example of a voltage control device that controls the magnitude of the voltage applied from the ESC power source 58 to the ESC 57.
  • the voltage control device 59 is comprehensively controlled by the control device 9 while being associated with the operation of other components. Specifically, the voltage control device 59 is controlled by the control device 9 in association with the timing of application of power to the upper electrode 13 and / or the lower electrode 14.
  • Such association can be performed as a sequential control using a program in which the timing for performing the operation of each constituent member is set in advance.
  • a program in which the timing for performing the operation of each constituent member is set in advance.
  • it may replace with the case where such a program is used and may be the case where it controls using the timing signal of the operation start / stop of a structural member.
  • FIG. 14A to 14C show a method for performing plasma processing on a substrate using the plasma processing apparatus 50 having such a configuration while suppressing an increase in adsorption force applied to the substrate 1. This will be described using the graph shown in FIG. FIG. 14 (A) is a graph showing the time change of the voltage applied to the ESC 57, and FIG. 14 (B) is a graph showing the time change of the power applied to the upper electrode 13 and / or the lower electrode 14.
  • FIG. 14C is a graph showing the change over time in the pressure of the He gas.
  • the substrate 1 is placed on the placement surface 12 a by the plasma processing apparatus 50. Thereafter, at time Ta, a DC voltage is applied from the ESC power source 58 to the ESC 57.
  • the magnitude of the voltage applied at this timing is set by a program or the like in association with the timing, for example.
  • the applied voltage is controlled by the voltage controller 59 based on such a program, and a DC voltage of, for example, 2500 V is applied to the ESC 57 as shown in FIG.
  • a DC voltage of, for example, 2500 V is applied to the ESC 57 as shown in FIG.
  • the applied voltage of 2500 V is set as a voltage that can surely correct the warp (or deflection) in the glass pasting substrate 1 and is generated by the ESC 57.
  • the warping of the substrate 1 is corrected by the electrostatic attraction force, and the substrate 1 is attracted and held.
  • the applied voltage is lowered to, for example, 2000 V at time Ta1, and an appropriate electrostatic suction force for holding the substrate 1 is maintained.
  • the supply of He gas is disclosed between the substrate 1 and the mounting surface 12a, and the predetermined pressure P is maintained.
  • plasma processing for the substrate 1 is started. Specifically, plasma is generated by applying electric power W1 to the upper electrode 13 and / or the lower electrode 14 in a state where a predetermined gas is supplied into the plasma processing chamber 11, and etching or the like on the substrate 1 is performed. The plasma treatment is started.
  • the voltage control device 59 reduces the applied voltage to the ESC 57 from 2000 V to 400 V, for example, based on the program. As a result, the electrostatic attraction force generated by voltage application at the ESC 57 is reduced, but since the residual electrostatic attraction force corresponding to this reduction amount is generated, the total attraction force should be kept substantially constant. Therefore, the state in which the substrate 1 is held on the mounting surface 12a is maintained, and the plasma processing is continued.
  • the residual electrostatic attraction force further increases, so that the voltage applied to the ESC 57 is reduced from 400 V to 100 V, for example, so as to substantially cancel this increase.
  • the total attraction force applied to the substrate 1 can be kept substantially constant without increasing.
  • the application of power to the upper electrode 13 and / or the lower electrode 14 is stopped, and the plasma treatment for the substrate 1 is completed.
  • the supply of He gas is stopped, and the He pressure decreases.
  • the ESC power source 58 applies a voltage that is inverted in polarity to the ESC 57, for example, a voltage of ⁇ 3000 V (application of a positive / negative inversion large voltage). Thereby, the residual electrostatic attraction force which remains can be reduced significantly.
  • a relatively weak power W2 is applied to the upper electrode 13 and / or the lower electrode 14 to generate static elimination plasma.
  • the substrate 1 is moved away from the mounting surface 12a, which performs the stepwise push-up operation of the substrate 1 by the push-up pins 21 and 31 of the first embodiment.
  • the applied voltage to the ESC 57 is decreased according to the increase amount of the residual electrostatic attraction force that occurs during the plasma processing and increases with time, and the residual electrostatic attraction force increases. Can be suppressed or offset by a decrease in electrostatic attraction force caused by voltage application to the ESC 57. Therefore, it is possible to prevent the adsorption force (total adsorption force) from increasing while securing the adsorption force for reliably holding the substrate 1 during the plasma treatment, and therefore, the residual static after the plasma treatment is completed. The residual amount of electroadsorption force can be reduced. Therefore, it is possible to smoothly and appropriately perform a push-up operation for separating the substrate 1 from the placement surface 12a thereafter. Such an effect of reducing the residual electrostatic attraction force is particularly effective for a glass bonded substrate in which the residual electrostatic attraction force tends to be larger than that of a single wafer.
  • the magnitude of the voltage applied from the ESC power supply 58 to the ESC 57 and the timing of application are controlled in sequence by the voltage control device 59 based on the program.
  • the temporal change state of the residual electrostatic attraction force generated on the substrate 1 can be measured and determined based on the measurement result.
  • the ESC describes the applied voltage of the unipolar ESC.
  • the applied voltage is ⁇ .
  • the positive voltage or the negative voltage is used. Is applied.
  • FIG. 17 is a schematic diagram showing the main configuration of the plasma processing apparatus 101 according to the third embodiment of the present invention.
  • the plasma processing apparatus 101 of the third embodiment has a configuration different from the above-described embodiments in that a plurality of wafers held on a tray are handled as a substrate on which plasma processing is performed, as will be described later. Have.
  • the material of the wafer held and handled in the tray here is, for example, a sapphire substrate for LED, GaN / sapphire substrate, GaN / GaN substrate, GaN / SiC substrate, GaN / Si substrate, SiC substrate for power device, and others
  • a GaP substrate there are a GaP substrate, a ZnO substrate, a LiGaO 2 substrate, a ⁇ GaO 3 substrate, and the like.
  • the plasma processing apparatus 101 includes a chamber (vacuum container or plasma processing container) 103 that constitutes a processing chamber for performing plasma processing on a substrate (for example, a wafer) 102.
  • the upper end opening of the chamber 103 is closed in a sealed state by a top plate 104 made of a dielectric material such as quartz.
  • An ICP coil (upper electrode) 105 is disposed on the top plate 104.
  • a high frequency power source (high frequency power source for upper electrode) 107 is electrically connected to the ICP coil 105 via a matching circuit 106.
  • a substrate susceptor (an example of a substrate holding device) 109 having a function as a lower electrode to which a bias voltage is applied and a function as a holding table for the substrate 102 is provided on the bottom side of the chamber 103 facing the top plate 104. It is arranged.
  • the chamber 103 is provided with a loading / unloading gate 103a that can be opened and closed and communicates with an adjacent load dock chamber (not shown).
  • An etching gas supply source 112 is connected to an etching gas supply port 103 b provided in the chamber 103.
  • the etching gas supply source 112 includes an MFC (mass flow controller) or the like, and can supply an etching gas at a desired flow rate from the etching gas supply port 103b.
  • a vacuum exhaust device 113 including a vacuum pump or the like is connected to an exhaust port 103 c provided in the chamber 103.
  • the tray 115 is loaded into the chamber 103 (processing chamber) from the load dock chamber through the gate 103a. Is done. Note that such loading of the tray 115 is performed by using, for example, a transfer arm that can move in a horizontal direction and rotate in a horizontal plane.
  • a plurality of push-up pins 118 that pass through the substrate susceptor 109 and are driven up and down by a drive device (an example of a push-up device) 117 are provided.
  • the plurality of push-up pins 118 are, for example, concentrically arranged at equal intervals, and at the upper end thereof, the lower surface of the tray 115 can be pushed up and supported while the tray 115 is pushed up. .
  • the transfer arm that supports the tray 115 enters the chamber 103 from the load dock chamber through the gate 103a.
  • the push-up pin 118 is in the raised position, and the tray 115 is transferred from the transfer arm 116 that has entered the chamber 3 to the upper end of the push-up pin 118. In this state, the tray 115 is positioned above the substrate susceptor 109 with a gap.
  • the push-up pin 118 is lowered to a lowered position indicated by a solid line in FIG. 1, whereby the substrate (wafer) 102 that is held and handled by the tray 115 is placed on the substrate susceptor 109 together with the tray 115.
  • the push-up pin 118 rises to the raised position, and then the tray 115 is transferred to the transfer arm that has entered the chamber 103 from the load dock chamber. The operation of detaching the tray 115 and the substrate 102 from the substrate susceptor 109 after the plasma processing is finished will be described later.
  • the drive device 117 is an example of a push-up force detection unit for detecting push-up force added to each push-up pin 118 from the drive device 117 when the tray 115 is pushed up.
  • a load cell 190 is provided.
  • the tray 115 includes a thin disc-shaped tray body 115a.
  • the material of the tray 115 include ceramic materials such as alumina (Al 2 O 3 ), aluminum nitride (AlN), zirconia (ZrO), yttria (Y 2 O 3 ), silicon nitride (SiN), and silicon carbide (SiC).
  • ceramic materials such as alumina (Al 2 O 3 ), aluminum nitride (AlN), zirconia (ZrO), yttria (Y 2 O 3 ), silicon nitride (SiN), and silicon carbide (SiC).
  • metals such as aluminum coated with alumite, aluminum coated with ceramics on the surface, and aluminum coated with a resin material.
  • the tray body 115a is provided with, for example, four substrate housing holes 119A to 119D penetrating in the thickness direction from the upper surface 115b to the lower surface 115c.
  • the substrate accommodation holes 119A to 119D are arranged at equiangular intervals with respect to the center of the tray main body 115a when viewed from the upper surface 115b and the lower surface 115c.
  • a substrate support 121 that protrudes toward the center of the substrate accommodation holes 119A to 119D is provided on the lower surface 115c side of the hole wall 115d of the substrate accommodation holes 119A to 119D.
  • the substrate support portion 121 is provided, for example, on the entire circumference of the hole wall 115d and has an annular shape in plan view.
  • a single substrate 102 is accommodated in each of the substrate accommodation holes 119A to 119B.
  • the outer peripheral edge portion of the lower surface 102 a of the substrate 102 accommodated in the substrate accommodating holes 119 A to 119 B is supported by the upper surface 121 a of the substrate supporting portion 121.
  • the substrate receiving holes 119A to 119D are formed so as to penetrate the tray main body 115a in the thickness direction. The lower surface 102a is exposed.
  • the tray body 115a is provided with a positioning notch 115e in which the outer peripheral edge is partially cut away.
  • the positioning projection of the carrying arm is fitted into the positioning notch 115e.
  • the rotational angular position of the tray 115 can be detected by detecting the positioning notch 115e and the positioning protrusion with a sensor or the like provided in the load dock chamber.
  • the substrate susceptor 109 is made of a dielectric plate (dielectric member) 123 made of ceramics or the like, aluminum having an alumite coating on the surface, etc., and functions as a pedestal electrode in the third embodiment.
  • a metal plate (support member) 124, a spacer plate 125 made of ceramics, a guide cylinder 126 made of ceramics, and a metal earth shield 127 are provided.
  • a dielectric plate 123 that constitutes the uppermost portion of the substrate susceptor 109 is fixed to the upper surface of the metal plate 124.
  • the metal plate 124 is fixed on the spacer plate 125. Further, the outer periphery of the dielectric plate 123 and the metal plate 124 is covered by the guide tube 126, and the outer periphery thereof and the outer periphery of the spacer plate 125 are covered by the earth shield 127.
  • the dielectric plate 123 has a thin disk shape as a whole, and has a circular outer shape in plan view.
  • the upper end surface of the dielectric plate 123 constitutes a tray support surface (tray support portion or tray arrangement region) 128 that supports the lower surface 115 c of the tray 115.
  • four short columnar substrate mounting portions 129A to 129D corresponding to the substrate receiving holes 119A to 119D of the tray 115 protrude upward from the tray support surface 128, respectively.
  • the upper end surfaces of the substrate placement units 129A to 129D constitute a substrate placement surface (substrate placement region R) 131 on which the lower surface 102a of the substrate 102 is directly placed.
  • the substrate placement portions 129A to 129D are provided with an annular protrusion 132 that protrudes upward from the outer peripheral edge portion of the substrate placement surface 131 and whose upper end surface supports the lower surface 102a of the substrate 102.
  • a plurality of columnar protrusions 133 having a sufficiently smaller diameter than the substrate placement surface 131 are provided in a portion surrounded by the annular projection portion 132 of the substrate placement surface 131 so as to be uniformly distributed. .
  • the protruding amount of the cylindrical protrusion 133 and the annular protrusion 132 to the substrate mounting surface 131 is the same, and not only the annular protrusion 132 but also the upper end surface of the cylindrical protrusion 133 supports the lower surface 102 a of the substrate 102.
  • the outer diameter D1 of the substrate placement portions 129A to 129D is set smaller than the diameter D2 of the circular opening 136 surrounded by the front end surface 121b of the substrate support portion 121. Accordingly, when the tray 115 is lowered toward the dielectric plate 123 at the time of carrying in, the individual substrate mounting portions 129A to 129D enter the corresponding substrate receiving holes 119A to 119D from the lower surface 115c side of the tray main body 115a, and the tray The lower surface 115 c of 115 is placed on the tray support surface (tray placement region) 128 of the dielectric plate 123.
  • the height H11 of the upper surface 121a of the substrate support 121 from the lower surface 115c of the tray body 115a is set lower than the height H12 of the substrate placement surface 131 from the tray support surface 128. Accordingly, in a state where the lower surface 115c of the tray 115 is placed on the tray support surface 128, the tray 115 is pushed up by the substrate placement surface 131 at the upper end of the substrate placement portions 129A to 129D and lifts from the substrate support portion 121 of the tray 115. Yes.
  • the substrate (wafer) 102 accommodated in the substrate accommodation holes 119A to 119D of the tray 115 is loaded onto the substrate susceptor 109 together with the tray 115, and the dielectric plate 123 of the substrate susceptor 109 is supported by the tray.
  • the substrate placement region R of the substrate placement surface 131 which is the upper end surface of the substrate placement portions 129A to 129D protruding upward from the tray support surface 128 side.
  • the substrate 102 is lifted from the substrate support portion 121 of the tray 115 and delivered.
  • a plurality of substrate mounting portions 129A to 129D are formed in the upper surface of the dielectric plate 123, and the upper surfaces of the respective substrate mounting portions 129A to 129D are formed on the substrate mounting surface 131, That is, as the substrate placement region R, the placement region of the tray 115 is placed on the upper surface of the dielectric plate 123 around each of the substrate placement portions 129A to 129D.
  • connection portion between the outer peripheral surface 138 of the substrate platform 129A to 129D and the substrate platform 131 is chamfered into a round surface. Therefore, on the upper end side of the substrate placement portions 129A to 129D, the outer diameter viewed from the through direction of the substrate accommodation holes 119A to 119D increases from the substrate placement surface 131 side toward the tray support surface 128. On the other hand, on the lower end side of the outer peripheral surface 138 of the substrate placement portions 129A to 129D, the outer diameter viewed from the penetration direction of the substrate accommodation holes 119A to 119D is constant.
  • an annular guide plate 267 for positioning the tray 215 with respect to the dielectric plate 123 from the outer peripheral side may be provided as in the plasma processing apparatus 201 of the modification of the third embodiment shown in FIG. good.
  • the guide plate 267 is fixed to the upper surface of the guide cylinder 126 and surrounds the four substrate placement portions 129A to 129D of the dielectric plate 123.
  • the inner peripheral surface 267a of the guide plate 267 is a tapered surface that extends from the lower surface 267b toward the upper surface 267c.
  • the thickness of the guide plate 267 is set to be approximately the same as the thickness of the tray 215.
  • the same reference numerals are given to the same constituent members as those of the plasma processing apparatus 101 in FIG.
  • the outer peripheral surface 215f of the tray 215 is a tapered surface whose outer diameter increases from the lower surface 215c toward the upper surface 215b.
  • the dimensions and shape including the taper degree of the inner peripheral surface 267a of the guide plate 267 and the outer peripheral surface 215f of the tray 215 are such that when the lower surface 215c of the tray 215 is placed on the tray support surface 128, the inner peripheral surface 167a of the guide plate 167. Accordingly, the outer peripheral surface 215f of the tray 215 is set so as to be positioned and guided.
  • the outer peripheral surface 215f of the tray 215 is guided to the inner peripheral surface 267a of the guide plate 267.
  • the substrate placement portions 129A to 129D are inserted into the substrate accommodation holes 119A to 119F of the tray 215, whereby the substrate 102 in the substrate accommodation holes 119A to 119D is positioned with respect to the substrate placement surface 131 of the dielectric plate 123.
  • the tray 215 itself holding the substrate 102 is positioned with respect to the dielectric plate 123 by the guide plate 267. As a result, the positioning accuracy of the substrate 102 with respect to the substrate mounting surface 131 of the dielectric member 123 can be further improved.
  • a monopolar electrostatic attraction electrode is provided near the substrate placement surfaces 131 of the individual substrate placement portions 129A to 129D of the dielectric plate 123.
  • 140 (which is an example of an electrostatic chuck) is incorporated. These electrostatic chucking electrodes 140 are electrically insulated from each other, and a DC voltage for electrostatic chucking is applied from a common DC voltage application mechanism 143 including a DC power supply 141 and an adjusting resistor 142.
  • the substrate placement surface 131 of each of the substrate placement portions 129A to 129D is provided with a supply hole 144 for heat transfer gas (helium in the third embodiment). These supply holes 144 are connected to a common heat transfer gas supply mechanism 145 (shown in FIG. 17).
  • the heat transfer gas supply mechanism 145 includes a heat transfer gas source (helium gas source in the third embodiment) 146, a supply channel 147 from the heat transfer gas source 146 to the supply hole 144, and a heat transfer gas in the supply channel 147.
  • a flow meter 148, a flow control valve 149, and a pressure gauge 150 are provided in this order from the source 146 side.
  • the heat transfer gas supply mechanism 145 includes a discharge flow channel 151 branched from the supply flow channel 147 and a cutoff valve 152 provided in the discharge flow channel 151. Furthermore, the heat transfer gas supply mechanism 145 includes a bypass channel 153 that connects the supply hole 144 side to the discharge channel 151 with respect to the pressure gauge 150 of the supply channel 147. Between the substrate placement surfaces 131 of the individual substrate placement portions 129A to 129D and the lower surface 102a of the substrate 102 placed thereon, in detail, the lower surface 102a of the substrate 102 and the annular protrusion 132 are surrounded. Heat transfer gas is supplied to the closed space by the heat transfer gas supply mechanism 145.
  • the cutoff valve 152 When supplying the heat transfer gas, the cutoff valve 152 is closed, and the heat transfer gas is sent from the heat transfer gas supply source 146 to the supply hole 144 through the supply path 147. Based on the flow rate and pressure of the supply flow path 147 detected by the flow meter 148 and the pressure gauge 150, the controller 163 described later controls the flow rate control valve 149. On the other hand, when the heat transfer gas is discharged, the cut-off valve 152 is opened, and the heat transfer gas between the lower surface 102a of the substrate 102 and the substrate placement surface 131 passes through the supply hole 144, the supply flow path 147, and the discharge flow path 151. Then, the air is exhausted from the exhaust port 154.
  • the metal plate (lower electrode) 124 is electrically connected to a high frequency application mechanism 156 that applies a high frequency as a bias voltage.
  • the high frequency applying mechanism 156 includes a high frequency power source (lower electrode high frequency power source) 157 and a matching variable capacitor 158.
  • the cooling mechanism 159 includes a refrigerant channel 160 formed in the metal plate 124 and a refrigerant circulation device 161 that circulates the temperature-controlled refrigerant in the refrigerant channel 160.
  • a controller (control device) 163 schematically shown only in FIG. 17 is based on various sensors and operation inputs including a flow meter 148 and a pressure gauge 150, and a high-frequency power source 107, an etching gas supply source 112, a transfer arm, and vacuum exhaust.
  • the operation of the entire plasma processing apparatus 101 including the device 113, the driving device 117, the DC voltage application mechanism 143, the heat transfer gas supply mechanism 145, the high frequency voltage application mechanism 156, and the cooling mechanism 159 is controlled.
  • the controller 163 can control the push-up force detection operation for detecting the push-up force generated by the push-up operation of the push-up pin 118 with respect to the tray 115 by the driving device 117 through the load cell 190.
  • the controller 163 can control the driving device 117 to drive the push-up pin 118 by a desired drive amount, that is, raise the push-up pin 118 to a desired height.
  • the substrates 102 are accommodated in the substrate accommodation holes 119A to 119D of the tray 115, respectively.
  • the substrate 102 supported by the substrate support portion 121a of the tray 115 is exposed from the lower surface 115c of the tray main body 115a through the substrate accommodation holes 119A to 119D when viewed from the lower surface side of the tray main body 115a.
  • the tray 115 in which the substrate 102 is accommodated in each of the substrate accommodation holes 119A to 119D is supported by the transfer arm, and is carried into the chamber 103 from the load dock chamber through the gate 103a. As indicated by a two-dot chain line in FIG.
  • the push-up pin 118 driven by the driving device 107 is raised, and the tray 115 is transferred from the transfer arm to the upper end of the push-up pin 118. After the transfer of the tray 115, the transfer arm retracts in the load lock chamber, and the gate 103a is closed.
  • the push-up pins 118 in a state where the trays 115 are supported at the respective upper ends are lowered toward the substrate susceptor 109 from the raised position indicated by the two-dot chain line in FIG. 20A and 20B, the lower surface 115c of the tray 115 is lowered to the tray support surface 128 of the dielectric plate 123 of the substrate susceptor 109, and the tray 115 is supported by the tray support surface 128 of the dielectric plate 123.
  • the substrate mounting portions 129A to 129D that protrude upward from the tray support surface 128 side of the dielectric plate 123 correspond to the corresponding substrate accommodation holes 119A to 119D of the tray 115.
  • the tray 115 enters from the lower surface 115c side of the tray 115.
  • the substrate mounting surface 131 at the tip of the substrate mounting portions 129A to 129D advances in the substrate receiving holes 119A to 119D toward the upper surface 115b of the tray 115.
  • FIG. 20B when the lower surface 115c of the tray 115 is placed on the tray support surface 128 of the dielectric plate 123, the substrates 102 in the individual substrate accommodation holes 119A to 119D are moved by the substrate placement portions 129A to 129D. The substrate is lifted from the upper surface 121a of the substrate support 121.
  • the lower surface 102a of the substrate 102 is placed on the substrate placement surface 131 of the substrate placement portions 129A to 129D, and is disposed above the upper surface 121a of the substrate support portion 121 of the tray 115 with a space therebetween.
  • the substrate mounting portions 129A to 129D enter the substrate receiving holes 119A to 119D of the tray 115, they are upper end surfaces of the substrate mounting portions 129A to 129D protruding upward from the tray support surface 128 side.
  • the substrate 102 is lifted and transferred from the substrate support portion 121 of the tray 115 to the substrate placement surface 131, and the substrate 102 is directly placed on the substrate placement surface 131. Accordingly, the four substrates 102 accommodated in the tray 115 are all placed on the substrate placement surfaces 131 of the substrate placement portions 129A to 129D with high positioning accuracy.
  • connection portion between the outer peripheral surface 138 of the substrate placement portions 129A to 129D and the substrate placement surface 131 is chamfered into a round surface, so that the substrate accommodation holes 119A to 119D and the substrate placement portion 129A are provisionally provided.
  • the chamfered portions of the substrate placement portions 129A to 129D are in contact with the front end surface 121b of the substrate support portion 121.
  • the substrate platforms 129A to 129D are smoothly and surely inserted into the substrate accommodation holes 119A to 119D.
  • the substrate 102 is placed with high positioning accuracy with respect to the substrate placement surface 131.
  • a DC voltage is applied from the DC voltage application mechanism 143 to the electrostatic chucking electrodes 140 respectively built in the plurality of substrate mounting portions 129A to 129D protruding upward from the tray support surface 128 side of the dielectric plate 123. Is applied to generate an electrostatic attraction force, and the substrates 102 delivered to the substrate placement region R of the substrate placement surface 131 of each of the substrate placement portions 129A to 129D are electrostatically attracted and held. The lower surface 102 a of the substrate 102 is directly placed on the substrate placement surface 131 without using the tray 115. Therefore, the substrate 102 is held with a high degree of adhesion to the substrate placement surface 131.
  • the heat transfer gas is supplied from the heat transfer gas supply device 145 through the supply hole 144 into the space surrounded by the annular protrusions 132 of the individual substrate placement portions 129A to 129D and the lower surface 102a of the substrate 102.
  • the space is filled with a heat transfer gas such as He gas.
  • an etching gas is supplied from the etching gas supply source 112 into the chamber 103, and the inside of the chamber 103 is maintained at a predetermined pressure by the vacuum exhaust device 113.
  • a high frequency voltage is applied from the high frequency power source 107 to the ICP coil 105, and a bias voltage is applied to the metal plate 124 of the substrate susceptor 109 by the high frequency application mechanism 156 to generate plasma in the chamber 103.
  • the substrate 102 is etched by this plasma.
  • since four substrates 102 can be placed on the substrate susceptor 109 with one tray 115, batch processing is possible.
  • the refrigerant circulating device 161 circulates the refrigerant in the refrigerant flow path 160 to cool the metal plate 124, thereby the dielectric plate 123 and the substrate 102 held on the substrate mounting surface 131 of the dielectric plate 123. Cool down.
  • the lower surface 102a of the substrate 102 is directly mounted on the substrate mounting surface 131 without the tray 115, and is held with high adhesion. Accordingly, the space enclosed by the heat transfer gas surrounded by the annular protrusion 132 and the lower surface 102a of the substrate 102 is highly sealed, and the substrate 102 and the substrate mounting surface 131 through the heat transfer gas of He gas are used. The thermal conductivity during is good.
  • the substrate 102 held on the substrate placement surfaces 131 of the individual substrate placement units 129A to 129D can be cooled with high cooling efficiency, and the temperature of the substrate 102 can be controlled with high accuracy.
  • a space surrounded by the annular protrusion 132 of the substrate placement portions 129A to 129D and the lower surface 102a is filled with the heat transfer gas.
  • the space filled with the heat transfer gas is different for each substrate 102.
  • the thermal conductivity between the individual substrates 102 and the substrate mounting surface 131 of the dielectric plate 123 is good, and high cooling efficiency and high-precision temperature control can be realized.
  • each substrate 102 is directly placed on the substrate placement surface 131 of each of the substrate placement portions 129A to 129D formed so as to protrude, and is electrostatically adsorbed. High adhesion to 131. Therefore, a member such as a clamp ring for mechanically heating the outer peripheral edge portion of the upper surface of the substrate 102 with respect to the dielectric plate 123 is unnecessary. In other words, there is no member on the upper surface of the substrate 102 that causes the plasma state to become unstable not only in the central portion but also in the vicinity of the outer periphery. Therefore, uniform plasma processing can be realized in the entire region of the surface of the substrate 102 including the vicinity of the outer periphery.
  • a blue or white LED or LD is a substrate obtained by epitaxially growing GaN on a sapphire substrate (GaN / sapphire substrate), or a GaN / GaN substrate.
  • GaN / SiC substrate, a GaN / Si substrate, a sapphire substrate, or the like is used. These substrates are mainly small in size of about 2 to 3 inches.
  • the GaN / sapphire substrate uses a sapphire substrate which is an insulator for the substrate 102.
  • An electrostatic adsorption electrode (ESC electrode) 140 having a strong adsorption force is required.
  • Electroadsorption For reliably electrostatically adsorbing the GaN / sapphire substrate (ESC adsorption) and cooling the substrate 102 between the wide area of the lower surface 102a of the substrate 102 and the substrate placement surface 131 of the substrate placement portions 129A to 129D.
  • He gas which is a heat transfer gas
  • a low resistance type volume resistivity (25 ° C.) 10 10 to 10 11 ⁇ ⁇ cm) monopolar (single pole type)
  • Is applied at a high voltage to generate a weak leakage current of several tens to several hundreds of ⁇ A, and the substrate can be staticated with a stronger Coulomb force and / or Johnson Thebeck force.
  • Electroadsorption is preferred. Specifically, it is preferable to perform electrostatic adsorption as follows.
  • a space surrounded by the annular protrusions 132 of the substrate placement portions 129A to 129D and the lower surface 102a of the substrate 102 is filled with He gas, which is a heat transfer gas for cooling the substrate 102.
  • He gas which is a heat transfer gas for cooling the substrate 102.
  • a plurality of columnar protrusions 133 having a sufficiently smaller diameter than the substrate mounting surface 131 are provided in a portion surrounded by the annular protrusion 132 of the substrate mounting surface 131 so as to be uniformly distributed.
  • the protrusions of the cylindrical protrusion 133 and the annular protrusion 132 on the substrate mounting surface 131 are substantially the same, and not only the annular protrusion 132 but also the upper end surface of the cylindrical protrusion 133 supports the lower surface 102a of the substrate 102.
  • the ratio of the contact area of each of the substrate placement portions 129A to 129D with respect to the lower surface 102a of the substrate 102 is 5 to 30%, preferably 10 to 20%.
  • the area of the space filled with the heat transfer gas is reduced, and the cooling capacity of the substrate 102 is reduced. .
  • a plurality of island-shaped columnar protrusions 133 having a small contact area are provided in a portion surrounded by the annular protrusion 132 of the substrate mounting surface 131.
  • a monopolar electrostatic adsorption electrode is placed in the substrate mounting portion made of a low resistance ceramic material. It is desirable to use and apply a high voltage.
  • the substrate placement surface 131 is provided in the space of the portion surrounded by the annular protrusion 132 configured such that the ratio of the contact area contacting the lower surface 102a of the substrate 102 is 10 to 20%. It is preferable to use a plurality of island-shaped columnar protrusions 133 with small contact areas.
  • the distance between the electrostatic chucking electrode 140 incorporated in the substrate mounting portions 129A to 129D and the substrate mounting surface 131 for mounting and supporting the lower surface 102a of the substrate 102 is 0.2 mm to 1.0 mm, preferably 0. 3 to 0.8 mm.
  • the applied voltage is set to a maximum of 3.0 KV, and in order to ensure a dielectric breakdown voltage of about 26.0 KV, the electrostatic attraction electrode 140 and the lower surface 102a of the substrate 102 are placed and supported.
  • the distance from the substrate mounting surface 131 is preferably 0.3 to 0.8 mm.
  • the substrate mounting surface 131 has an annular shape when corresponding to a wafer-like substrate.
  • the annular projecting portion 132 when it corresponds to a quadrangular substrate, it may be a square or polygonal projecting portion.
  • the residual adsorption force becomes stronger, but the GaN / sapphire substrate is removed by performing the separation operation of the substrate 102 from the substrate placement region R of the substrate placement surface 131 described later. Can be removed.
  • the outer peripheral edge of the substrate 102 and the substrate accommodation hole of the tray 115 are used.
  • the gap ⁇ 1 between the hole walls 115d of 119A to 119D is about 0.1 to 0.2 mm
  • the gap ⁇ 2 between the lower surface 102a of the substrate 102 and the upper surface 121a of the substrate support 121 of the tray 115 is 0.2 to 0.2 mm. It is preferable that the gap ⁇ 3 between the side walls of the substrate placement portions 129A to 129D and the tip of the substrate support portion 121 is about 0.5 mm.
  • the application of the high frequency voltage from the high frequency power source 107 to the ICP coil 105 and the application of the bias voltage from the high frequency application mechanism 156 to the metal plate 124 are stopped. Subsequently, the etching gas is exhausted from the chamber 103 by the vacuum exhaust device 113. Further, the heat transfer gas is exhausted from the substrate mounting surface 131 and the lower surface 102 a of the substrate 102 by the heat transfer gas supply mechanism 145. Further, the application of the DC voltage from the DC voltage application mechanism 143 to the electrostatic chucking electrode 140 is stopped to release the electrostatic chucking of the substrate 102.
  • the substrate 102 is detached from the substrate placement region R of each of the projected substrate placement surfaces 131. Details of the separation operation will be described later.
  • the tray 115 holding each substrate 102 is supported at the upper end of each push-up pin 118 raised to the raised position by the driving device 117. Thereafter, the tray 115 is transferred to the transfer arm that has entered the chamber 103 from the load dock chamber through the gate 103a. The tray 115 is carried out to the load dock chamber by the transfer arm. Thereby, the plasma treatment for each substrate 102 held by the tray 115 is completed.
  • FIGS. 21A to 21E show schematic explanatory diagrams of the operation of the plasma processing apparatus 101
  • FIG. 22 shows a flowchart of the procedure of the detachment operation
  • FIG. 23 shows the push-up force (reaction force) and push-up of the push-up pin 118.
  • the application of the DC voltage from the DC voltage application mechanism 143 to the electrostatic chucking electrode 140 is stopped to stop the electrostatic chucking of the substrate 102 by the electrostatic chucking force.
  • the static elimination plasma which is a comparatively weak plasma for removing the residual electrostatic attraction force existing between the substrate 102 and the substrate mounting surface 131 is generated (step S11 in the flowchart of FIG. 22).
  • each substrate 102 is held in the substrate placement region R of the substrate placement surface 131 by the residual electrostatic attraction force. In such a state, the generated neutralization plasma is generated. Cannot enter between the substrate 102 and the substrate mounting surface 131.
  • the drive pins 117 integrally raise the respective push-up pins 118 so as to protrude above the tray support surface 128 (step S12).
  • the tray 115 is pushed up by the push-up pins 118, and the tray 115 is raised from the tray support surface 128.
  • the upper surface 121a of the substrate support portion 121 of the tray 115 is in contact with the outer peripheral edge portion of the lower surface of the substrate 102 held by each substrate placement surface 131.
  • the entire tray 115 is further lifted by the push-up pins 118 as shown in FIG. Are lifted by the respective substrate support portions 121 of the tray 115.
  • the substrate 102 is partially detached from the outer region R1 of the substrate placement region R of each substrate placement surface 131.
  • each of the push-up pins 118 by the driving device 117 is shown.
  • the push-up (lift) operation is performed with reference to the push-up force detected by the load cell 190.
  • the push-up force indirectly applied to the substrate 102 does not exceed F2, which is a limit load that does not cause damage such as cracking or positional displacement such as splashing, and the like.
  • the push-up stroke is adjusted by adjusting the push-up stroke of the push-up pin 118 so that the load range exceeds the detection threshold value F1, which is the reference load for starting the second push-up action.
  • F1 the detection threshold value
  • the entire tray 115 is lifted above the tray support surface 128 and the outer peripheral edge of each substrate 102 is separated from the protruding substrate mounting surface 131, so that the inside of the chamber 103 is
  • the static elimination plasma P generated in the space enters between the tray 115 and the tray support surface 128, and further the static elimination plasma that has entered may enter between the respective substrates 102 and the substrate mounting surface 131. it can.
  • the residual electrostatic attraction force existing between each substrate 102 and the substrate mounting surface 131 is reduced on the surface in contact with the static elimination plasma P in the time sections T1 to T2, and the substrate mounting surface is reduced.
  • the separation (peeling) of the substrate 102 from 131 is promoted to spread from the outside to the inside of the substrate 102.
  • step S14 the substrate 102 is not completely detached from the substrate placement surface 131 (step S14). )
  • the pushing-up operation by the driving device 117 is started again (step S12). Specifically, for example, in the time segments T2 to T3 shown in FIG. 23A, the driving pins 118 are further raised integrally by the driving device. By this push-up operation, each push-up pin 118 is brought into a state where its tip is positioned at the stroke H2.
  • the entire tray 115 is further lifted by the push-up pins 118, and the outer peripheral edges of the respective substrates 102 are lifted.
  • the substrate 102 can be completely or partially detached from the substrate placement surface 131 protruding in the inner region R2 of the substrate placement region R of each substrate placement surface 131.
  • the static elimination plasma P that has entered the gap between the tray 115 and the tray support surface 128 is caused to further enter between the substrate 102 and the substrate mounting surface 131, thereby remaining residual static.
  • the electroadsorption force can be reduced, and the separation of the substrate 102 is further promoted.
  • each push-up pin 118 is in a state where its tip is positioned at the stroke H3.
  • each substrate 102 has not yet been completely detached from the substrate placement surface 131 by the third push-up operation, for example, wait for the push-up force of the push-up pin 118 to decrease to the detection threshold value F1. After the time section T6, the pushing operation by the pushing pins 118 is performed. On the other hand, as shown in FIG. 21E, when it is confirmed that the substrates 102 are completely detached from the respective substrate placement surfaces 131 (step S14), the respective substrates 102 are detached from the substrate placement surface 131. The push-up operation for is completed.
  • the confirmation that the substrate 102 is completely detached from the respective substrate placement surfaces 131 is, for example, a load in which the pushing-up force detected by the load cell 190 corresponds to the total weight of each substrate 102 and the tray 115. That it is less than the separation threshold F3 indicating that the substrate 102 is detached from the substrate mounting surface 131, and the stroke of the push-up pin 118 has reached a predetermined stroke. Any one or a combination of these can be used.
  • the tray 115 is entirely supported by the tray using the plurality of push-up pins 118 arranged concentrically.
  • the outer peripheral edge portion of the substrate 102 can be lifted by the substrate support portions 121 of the tray 115 lifted from the surface 128. That is, the plurality of substrates 102 having relatively small diameters held on the tray 115 can be pushed up (lifted) indirectly through the tray 115 without being pushed up directly by the push-up pins 118. Therefore, the separation operation from the substrate placement surface 131 with respect to the plurality of substrates 102 can be performed without complicating the apparatus configuration.
  • the pushing-up operation of the tray 115 by each pushing-up pin 118 is a step operation in which the raising operation of the pushing-up pin 118 is repeated while detecting the pushing force, so even if the residual electrostatic attraction force is high, The substrate 102 can be stably detached from the substrate mounting surface 131 without causing damage or misalignment of the substrate 102.
  • the discharge plasma is caused to enter between the raised tray 115 and the tray support surface 128.
  • the entered static elimination plasma can be gradually made to enter from the outside to the inside of the substrate 102, and the separation of each substrate 102 can be promoted.
  • Plasma treatment can be performed on each substrate 102. That is, during the plasma processing, after each substrate 102 is securely attracted and held on the substrate mounting surface 131 by the electrostatic attraction force, for example, it is applied from the DC voltage application mechanism 143 to the electrostatic attraction electrode 140. By reducing the applied voltage stepwise, it is possible to reduce the residual electrostatic attraction force that exists when each substrate 102 is detached. Note that the plasma processing apparatus 101 of the third embodiment is not limited to the case where stepwise control of the voltage applied to the electrostatic adsorption electrode 140 is performed.
  • the step of detaching the substrate by the step-up of each push-up pin 118 without performing step-by-step control of the voltage applied to the electrostatic adsorption electrode 140. Even in the case where only the process is performed, the substrate can be detached while suppressing the occurrence of damage to the respective substrates 102.
  • each substrate 102 is indirectly lifted by pushing up the tray 115 formed of a material that is not attracted and held by the electrostatic support force on the tray support surface 128 (it is difficult to be attracted and held). Such a withdrawal method is adopted.
  • the tray 115 itself is formed of a material and a shape that are less likely to bend than the substrate 102. Therefore, each push-up pin 118 only needs to be disposed so that a substantially uniform push-up force is applied to the tray 115.
  • each push-up pin 118 is disposed so as to push up near the center of the tray 115. You can also.
  • the diameter of the tray 115 is relatively large (for example, when it has a diameter of 300 mm or more), in order to perform a stable push-up operation, in addition to the push-up pins that push up the outer peripheral edge side A push-up pin that pushes up the inner region may be disposed.
  • the discharge plasma is generated before the start of the pushing operation of the substrate 102 or the tray 115.
  • the pushing operation is started. Then, the static elimination plasma may be generated.
  • a plasma processing apparatus that performs plasma processing on a wafer, for example, a semiconductor wafer (formed with Si, a compound, etc.), in a state where the wafer is mounted and held on a mounting surface of a wafer holding device provided in a processing container, Plasma processing such as etching is performed on the wafer.
  • a wafer holding apparatus an electrostatic chuck called ESC (Electrostatic Chuck) is generally built in the mounting surface, and a static force generated by the Coulomb force and / or Johnson Rabeck force generated by the electrostatic chuck is used. Wafers are held using electroadsorption force.
  • an ESC 501 is built in the mounting surface of the wafer holding device.
  • the ESC 501 includes a first electrode 502 formed in a generally comb shape by a plurality of strip-like electrodes extending from one side to the other in a plane, and a plurality of ESCs 501 extending from the other side to one side. And a second electrode 503 formed in a generally comb shape by a band-shaped electrode.
  • the first and second electrodes 502 and 503 are combined with each other without being in contact with each other so that the end of one band-like electrode is disposed between the other band-like electrodes. Has been placed.
  • the wafer when the wafer is not a simple semiconductor wafer alone but a substrate having a glass plate pasting structure, the residual electrostatic attraction force becomes larger than when the wafer alone is handled. Therefore, when a substrate having a glass plate pasting structure is handled, it is more difficult to remove the substrate from the placement surface.
  • a method is often adopted in which, for example, a plurality of push-up pins are integrally lifted from the mounting surface after the electrostatic adsorption by the ESC is released. Has been.
  • a push-up operation of the substrate or the like by such a push-up pin is performed in a state where a large residual electrostatic attraction force remains, damage such as a crack occurs in the substrate or the substrate is detached from the mounting surface. In some cases, the substrate may be displaced due to the substrate jumping.
  • the plasma processing apparatus of the fourth embodiment solves such a problem by the structural and functional characteristics adopted in the ESC.
  • FIG. 25 is a schematic diagram showing the main configuration of the plasma processing apparatus 310 according to the fourth embodiment.
  • a wafer for example, a silicon wafer (semiconductor wafer formed of Si and a compound thereof) 303 as an example of a semiconductor wafer is attached on a glass plate 302 that is an insulating material.
  • a glass pasting substrate 301 (hereinafter referred to as “substrate 301”) having a glass pasting structure pasted through the substrate is handled as an object of plasma processing.
  • the silicon wafer 303 for example, a wafer having a thickness of 25 to 400 ⁇ m, particularly 50 to 200 ⁇ m is used.
  • the glass substrate 302 for example, a substrate having a thickness of about 300 to 500 ⁇ m, particularly about 400 ⁇ m is used.
  • the adhesive material 304 for example, a resist, an adhesive, or an adhesive sheet is used.
  • a device such as an image sensor is manufactured by subjecting the silicon wafer 303 of the substrate 301 to a predetermined plasma treatment.
  • the substrate 301 has a disk shape with a diameter of 200 mm, for example.
  • the plasma processing apparatus 310 is installed in a plasma processing container 311 in which a predetermined plasma processing is performed in its internal space (plasma processing space), and a glass plate of a substrate 301.
  • a substrate holding apparatus that includes a mounting table 305 that is an example of a mounting member having a mounting surface 305a on the 302 side, and holds the substrate 301 mounted on the mounting surface 305a by electrostatic adsorption. 312.
  • an upper electrode 313 is installed on the inner upper side of the plasma processing vessel 311, and a lower electrode 314 is installed inside the substrate holding device 312.
  • An upper electrode high frequency power source 315 is connected to the upper electrode 313, and a lower electrode high frequency power source 316 is connected to the lower electrode 314.
  • an ESC 330 which is an example of an electrostatic chuck for performing electrostatic adsorption is built in the mounting table 305 of the substrate holding device 312, that is, in the mounting surface 305 a, and the ESC 330 has an ESC power source. (It is an example of a power supply for electrostatic chuck.) Is connected. Details of the ESC 330 and the ESC power supply will be described later.
  • the substrate 301 is mounted on the mounting surface 305 a of the substrate holding apparatus 312, and the substrate 301 is held by electrostatic adsorption of the ESC 330, and then the inside of the plasma processing container 311. Is supplied and filled with a predetermined plasma processing gas while maintaining a predetermined pressure. Thereafter, a voltage is applied to the upper electrode 313 from the upper electrode high frequency power supply 315 and a voltage is applied to the lower electrode 314 from the lower electrode high frequency power supply 316 to generate plasma, and the substrate 301 is applied to the silicon wafer 303. Perform plasma treatment.
  • the substrate 301 that has been subjected to the plasma processing is prepared to be separated from the mounting surface 305a against the residual electrostatic attraction force existing between the mounting surface 305a and the substrate 301.
  • the configuration that is provided will be described.
  • a schematic plan view of the mounting surface 305a of the substrate holding device 312 is shown in FIG.
  • the substrate holding device 312 is mounted with a plurality of push-up pins 321 placed in the vicinity of the outer edge of the substrate placement region R of the placement surface 305a and these push-up pins 321.
  • a lifting device 320 having a lifting device 322 that is moved up and down integrally from the surface 305a and protrudes from the mounting surface 305a or is operated to be stored in the mounting surface 305a is provided.
  • the four push-up pins 321 are arranged, for example, at equal intervals on the circumference of a concentric circle C1, which is a circle centered on the center of the substrate placement region R of the placement surface 305a. Has been.
  • the concentric circles C1 on which the respective push-up pins 321 are arranged are placed on the edge portion of the substrate 301 placed on the placement surface 305a in the substrate placement region R and on the placement surface 305a.
  • the substrate 301 is located in a region located on the outer peripheral side of the substrate 301 that is 1 ⁇ 2 or more of the radius of the substrate 301.
  • the entire placement surface 305a is the substrate placement region R with respect to the substrate 301. It may be a case where a part of the placement surface is set as the substrate placement region, or a case where the substrate placement region R is set larger than the placement surface 305a.
  • the substrate placement region R is smaller than the placement surface 305a, the uniformity of process characteristics (eg, etching rate) at the peripheral edge of the substrate 301 is improved, but the electrode of the ESC 330 provided on the placement surface 305a is the substrate. If it is larger than the arrangement region R, the electrode of the ESC 330 may be exposed to plasma, and its lifetime may be shortened.
  • the electrode of the ESC 330 provided on the placement surface 305a is smaller than the peripheral edge of the substrate 301, so that the problem of exposure to plasma does not occur.
  • the process characteristics at the peripheral edge of the substrate 301 may be non-uniform.
  • the plasma processing apparatus 310 includes an elevating / lowering operation of the push-up pin 321 by the elevating apparatus 322, a voltage applying operation by the upper power supply high frequency power supply 315, a voltage applying operation by the lower power supply high frequency power supply 316, and A control device 309 is provided that controls the voltage application operation to the ESC 330 by the ESC power supply while correlating the operations. Further, the control device 309 can detect the push-up amount (stroke) of the push-up pin 321 from the placement surface 305a through the lifting device 322.
  • the ESC 330 includes a plurality of bipolar electrodes arranged inside (downward) the mounting surface 305a of the mounting table 305. Specifically, a first bipolar electrode 331 having a pair of a first positive electrode portion 331a to which a positive voltage is applied and a first negative electrode portion 331b to which a negative voltage is applied, and a first voltage electrode to which a positive voltage is applied. A second bipolar electrode 332 having a pair of two positive electrode portions 332 a and a second negative electrode portion 332 b to which a negative voltage is applied is provided as an electrode of the ESC 330.
  • the first positive electrode portion 331a has a configuration in which strip-shaped electrodes are formed in an annular shape, and is placed so that the annular center coincides with the placement surface 305a and / or the center m of the substrate placement region R. It is arranged near the outer edge of the surface 305a.
  • the first negative electrode portion 331b also has a configuration in which a strip-shaped electrode is formed in an annular shape, and the first positive electrode portion 331a is arranged so that the center of the annular shape coincides with the center m.
  • the first positive electrode portion 331a is disposed inside the first positive electrode portion 331a with a predetermined distance from the inner edge.
  • the second positive electrode portion 332a having a configuration in which a strip-shaped electrode is formed in an annular shape has the center aligned with the center m, and the first positive electrode portion 332a is separated from the inner edge of the first negative electrode portion 331b by a predetermined distance. It arrange
  • each band-like electrode (first positive electrode portion 331a and the like) is formed to have a certain optimum width for each electrode.
  • the band width may be formed in the same dimension in all the strip electrodes.
  • the predetermined separation distance between adjacent strip electrodes is set to an optimum dimension between the individual electrodes.
  • a plurality of electrodes formed in a strip-shaped partial arc shape are arranged in an annular shape. It may be such a case.
  • the first bipolar electrode power source 333 is electrically connected to the first bipolar electrode 331 constituted by the first positive electrode portion 331a and the first negative electrode portion 331b.
  • the first bipolar electrode power source 333 is connected so that a positive voltage can be applied to the first positive electrode portion 331a and a negative voltage can be applied to the first negative electrode portion 331b.
  • a second bipolar electrode power source 334 is electrically connected to the second bipolar electrode 332 constituted by the second positive electrode portion 332a and the second negative electrode portion 332b.
  • the second bipolar electrode power source 334 is connected so that a positive voltage can be applied to the second positive electrode portion 332a and a negative voltage can be applied to the second negative electrode portion 332b.
  • the first bipolar electrode power source 333 and the second bipolar electrode power source 334 constitute an example of an ESC power source, that is, an electrostatic adsorption power source.
  • the principle of holding the substrate 301 by generating an electrostatic attraction force by applying a voltage to the bipolar electrode will be described with reference to the schematic diagram of FIG. As shown in FIG. 28, in the first bipolar electrode 331, when a positive voltage is applied to the first positive electrode portion 331a and a negative voltage is applied to the first negative electrode portion 331b, the substrate placed on the placement surface 305a. Dielectric polarization occurs on the front and back surfaces of 301.
  • the surface of the substrate 301 facing the first positive electrode portion 331a is charged with a positive charge
  • the first negative electrode portion 331b and The surface of the opposing substrate 301 is charged with a negative charge
  • the back surface of the substrate 301 which is the opposite surface is charged with the opposite charge.
  • a Coulomb force F called Johnson Becker force F is generated between the first positive electrode portion 331a and the first negative electrode portion 331b.
  • 301 is held on the mounting surface 305a.
  • a Johnson Becker force F is generated, and the substrate 301 is held on the mounting surface 305a.
  • the plasma processing apparatus 310 controls the magnitude and timing of the voltage applied from the first bipolar electrode power source 333 to the first bipolar electrode 331, and also supplies the second bipolar electrode power source.
  • a voltage controller 308 for ESC that controls the magnitude and timing of the voltage applied from 334 to the second bipolar electrode 332 is provided.
  • the voltage control device 308 can control the magnitude and timing of the voltage applied by the first bipolar electrode power source 333 and the magnitude and timing of the voltage applied by the second bipolar electrode power source 334 to be different from each other. It is possible.
  • the voltage control device 308 is centrally controlled by the control device 309 in the same manner as other component devices.
  • FIG. 29 shows a flowchart of a specific procedure
  • FIGS. 30A and 30B are graphs showing magnitudes of application voltages to the first bipolar electrode 331 and the second bipolar electrode 332 and application timings.
  • Shown in FIG. 30C is a graph showing the timing of application of power to the upper electrode 313 and / or the lower electrode 314 in order to perform plasma treatment.
  • Graphs showing changes in the magnitude of the adsorption force are shown in FIGS. 30 (D) and 30 (E).
  • movement in each procedure demonstrated below is performed when each control apparatus with which the plasma processing apparatus 310 is provided is controlled by the control apparatus 309.
  • FIG. 29 shows a flowchart of a specific procedure
  • FIGS. 30A and 30B are graphs showing magnitudes of application voltages to the first bipolar electrode 331 and the second bipolar electrode 332 and application timings.
  • Shown in FIG. 30C is a graph showing the timing of application of power to the upper electrode 313 and / or the lower electrode 314 in
  • step S21 of the flowchart of FIG. 29 the substrate 301 is loaded into the plasma processing container 311 of the plasma processing apparatus 310, and the substrate 301 is mounted on the mounting surface 305a. Thereafter, the voltage controller 308 controls the first bipolar electrode power source 333 and the second bipolar electrode power source 334 for the ESC 330, and the first bipolar electrode power source 333 applies a voltage to the first bipolar electrode 331. Then, a voltage is applied to the second bipolar electrode 332 by the second bipolar electrode power source 334 (step S22).
  • voltage application is started at time T1, and a voltage of, for example, 2500 V ( ⁇ 2500 V) is applied to the first bipolar electrode 331 positioned on the outer peripheral side of the mounting surface 305a. Is applied, and a voltage of, for example, 2500 V ( ⁇ 2500 V) is applied to the second bipolar electrode 332 positioned on the inner peripheral side of the placement surface 305a.
  • the applied voltage of 2500 V is applied as a relatively larger voltage than the voltage that is continuously applied during the plasma processing described later. By applying this voltage, an electrostatic attracting force is generated on the mounting surface 305a.
  • the substrate 301 when the substrate 301 is simply placed and warps or bends, the warping or deflection is caused by the electrostatic attracting force. With the deflection corrected, the substrate 301 is electrostatically held by the mounting surface 305a (step S23).
  • step S24 voltage application to the upper electrode 313 and the lower electrode 314 is started at time T2, and plasma treatment is performed on the substrate 301 held on the placement surface 305a. Performed (step S24).
  • the residual electrostatic adsorption force remains strongly as the electrostatic adsorption force even after the plasma processing is completed.
  • the separation of the substrate 301 from the mounting surface 305a integrally raises the plurality of push-up pins and pushes up the region near the outer edge of the substrate 301.
  • the region near the center has a large residual static area between the substrate 301 and the mounting surface 305a as compared to the region near the outer edge of the substrate 301 that is starting to be separated from the mounting surface 305a of the substrate 301 by a plurality of push-up pins. Since the electroadsorption force remains, it is difficult to separate from the mounting surface 305a. On the other hand, when the electrostatic attraction force by the ESC 330 of the entire substrate 301 is lowered, especially when the back surface of the substrate 301 is cooled by He gas from the mounting surface 305 a side, He gas leaks from the outer edge of the substrate 301. The amount increases, and the plasma processing quality of the substrate decreases.
  • the residual adsorbing force is relatively reduced to improve the detachability from the mounting surface 305a with respect to the region near the center where the detachability of the substrate 301 from the mounting surface 305a is lower than the region near the outer edge of the substrate. It is preferable to do so. That is, the electrostatic adsorption force in the region near the center of the substrate 301 is set to be relatively lower than the electrostatic adsorption force applied to the region near the outer edge, and the substrate 301 on the placement surface 305a is set. It is preferable to perform electrostatic adsorption holding.
  • the voltage control device 308 controls the bipolar electrode power supplies 333 and 334 for the respective ESC 330 to reduce the applied voltage.
  • Step S25 the voltage applied to the first bipolar electrode 331 from the first bipolar electrode power source 333 is reduced from 2500 V to 2000 V, and from the second bipolar electrode power source 334 to the second bipolar electrode 332.
  • the voltage applied to is reduced from 2500V to 1500V. That is, the applied voltage to the second bipolar electrode 332 located in the vicinity of the center of the placement surface 305a and / or the substrate placement region R is located on the outer peripheral side of the placement surface 305a and / or the substrate placement region R.
  • Each applied voltage is controlled so as to be smaller than the applied voltage to the first bipolar electrode 331.
  • the electrostatic adsorption force F22 of the ESC 330 to the substrate 301 in the region near the center of the placement surface 305a and / or the substrate placement region R is the electrostatic suction force on the outer periphery side of the placement surface 305a and / or the substrate placement region R. It is made lower than F21.
  • the “region near the outer edge” of the substrate 301 includes at least the substrate placement region R of the substrate 301 with respect to the placement surface 305a, and the edge of the substrate 301 placed on the placement surface 305a and / or the vicinity thereof.
  • the region near the outer edge of the substrate 301 is defined as a region located on the center side of the substrate 301.
  • the placement surface 305a is set so that the electrostatic attraction force in the region near the center of the substrate 301 is set at least relatively lower than the electrostatic attraction force applied to the region near the outer edge during the plasma processing.
  • the electrostatic adsorption holding of the substrate 301 is performed above, if there is no problem with the warpage or temperature of the substrate 301 in the plasma processing quality even before the plasma processing, the electrostatic in the region near the center of the substrate 301
  • the attracting force may be set or switched relatively lower than the electrostatic attracting force applied to the region near the outer edge. Note that the detailed procedure for performing the plasma treatment has been described above, and is omitted here.
  • step S26 the application of voltage from the respective bipolar electrode power sources 333 and 334 to the bipolar electrodes 331 and 332 of the ESC 330 is stopped. Even when the voltage application is stopped in this way, at the time T4 in the graphs of FIGS. 30D and 30E, the residual adsorption force existing between the substrate 301 and the placement surface 305a is determined as the center of the substrate 301.
  • the nearby region has a residual electrostatic attraction force F24 that is reduced compared to the residual attraction force F23 in the region near the outer edge.
  • static elimination plasma which is a relatively weak plasma for removing the residual electrostatic attraction forces F23 and F24 existing between the substrate 301 and the mounting surface 305a, is generated (Ste S27).
  • an inert gas Ar, N 2 , O 2, etc.
  • the neutralizing plasma P is generated by applying a voltage to the lower electrode 314.
  • the static elimination plasma P can enter between the substrate 301 and the mounting surface 312a in such a state.
  • the upper electrode 313, the upper electrode high-frequency power source 315, the lower electrode 314, the lower electrode high-frequency power source 316, and a gas supply device constitute an example of the static elimination plasma generating unit.
  • Step S28 the four push-up pins 321 are integrally raised by the lifting device 322 of the push-up device 320 and protrude upward from the placement surface 305a.
  • the outer peripheral portion of the substrate 301 is pushed up by the respective push-up pins 321, and the substrate 301 is partially detached in the region near the outer edge of the substrate placement region R of the placement surface 305a. Is done. That is, the edge of the substrate 301 is separated from the placement surface 305a.
  • the edge of the substrate 301 is separated from the placement surface 305 a, the static elimination plasma P generated in the internal space of the plasma processing container 311 is separated from the substrate 301 from the outer peripheral side of the substrate 301. It can approach between the mounting surface 305a.
  • the residual electrostatic attraction force existing between the substrate 301 and the mounting surface 305a is reduced on the surface in contact with the static elimination plasma P, and the mounting is performed.
  • the separation (peeling) region of the substrate 301 from the surface 305 a is promoted to expand from the outside to the inside of the substrate 301.
  • the static elimination plasma P is relatively reduced in the residual adsorption force by the second bipolar electrode of the ESC 330 in advance.
  • the region near the center between 301 and the mounting surface 305a is reached, the residual electrostatic attraction near the center is also removed, and the substrate 301 is detached from the mounting surface 305a (step S29, time T5).
  • the ESC 330 built in the mounting surface 305a of the mounting table 305 of the substrate holding apparatus 312 has a plurality of annular and strip-shaped bipolar electrodes 331 and 332 arranged concentrically. With this configuration, it is possible to generate a non-biased electrostatic adsorption force with the center of the substrate 301 as a reference, and to perform stable electrostatic adsorption holding of the substrate.
  • the voltage applied from the second bipolar electrode power source 334 to the second bipolar electrode 332 disposed on the center side of the concentric circle is applied to the first bipolar electrode 331 disposed on the outer peripheral side.
  • the electrostatic attraction force generated in the region near the center of the substrate 301 is The electrostatic attraction force generated in the region near the outer edge of the substrate 301 can be made smaller.
  • the region near the outer edge of the substrate 301 is relatively easily localized from the placement surface 305a. A withdrawal can be made. Further, since the static elimination plasma P can be guided in a contact manner between the substrate 301 and the mounting surface 305 a with respect to the substrate 301 that is locally separated in the region near the outer edge, The separation range of the substrate 301 can be expanded toward the region near the center. In particular, as in the present embodiment, by controlling the electrostatic attraction force in the region near the center of the substrate 301 to be relatively small, such a separation effect due to the introduction of the static elimination plasma P can be effectively obtained. . At the same time, the range in which the substrate 301 is detached by the push-up operation of the region near the outer edge of the substrate 301 by the respective push-up pins 321 can be expanded toward the region near the center of the substrate 301.
  • the substrate 301 since the substrate 301 has a glass pasting structure, there may be a case where warpage or deflection occurs. Therefore, when the substrate 301 is placed on the placement surface 305a and an electrostatic adsorption force is applied, a relatively high voltage (a voltage higher than the voltage applied during plasma processing) is applied to each bipolar electrode. By applying to 331 and 332, a relatively high electrostatic attraction force can be generated to correct and remove the warp and deflection of the substrate 301. After correcting such warpage and deflection, the applied voltage is lowered to a level necessary for holding the substrate 301 and the electrostatic attraction force applied in the region near the center and the region near the outer edge of the substrate 301.
  • a relatively high voltage a voltage higher than the voltage applied during plasma processing
  • the substrate 301 By individually controlling the position of the substrate 301, the substrate 301 can be securely held on the mounting surface 305a (holding in a state in which warpage and deflection are corrected) while reducing the residual electrostatic attraction force.
  • the substrate can be stably detached from the surface.
  • the mounting surface 305a is formed with a recess 305b for flowing or retaining He gas. From the relationship with the concave portion 305b formed on the mounting surface 305a, it is preferable to dispose the push-up pin 321 in the groove portion of the concave portion 305b in a plan view as shown in FIG.
  • the tip height of the push-up pin 321 be equal to or less than the bottom of the recess 305b so that the He gas easily flows in the recess 305b.
  • the recess 305b is formed with a depth d of 100 ⁇ m, for example.
  • the first positive electrode portion 331a of the first bipolar electrode 331 is disposed on the outermost periphery of the placement surface 305a. Since the substrate 301 is negatively charged during the plasma processing, the potential difference between the substrate 301 and the ESC electrode is larger in the positive electrode portion. Therefore, the electrostatic adsorption force generated in the positive electrode portion is the electrostatic adsorption force generated in the negative electrode portion. Therefore, the outer edge of the substrate 301 can be more reliably held by disposing the first positive electrode portion 331a on the outer periphery side of the first negative electrode portion 331b in the first bipolar electrode 331.
  • a voltage is applied by the first bipolar electrode power source 333 to the first bipolar electrode 331 disposed on the outer peripheral side of the mounting surface 305a, and the second bipolar electrode disposed on the center side.
  • the present embodiment is such a case. It is not limited only about. Instead of such a case, for example, using a common bipolar electrode power supply, the voltage from this common power supply is branched, and the voltage is applied to each bipolar electrode to change the branching ratio. Thus, it is possible to adopt a configuration in which the applied voltage is variable.
  • the means for controlling the magnitude of the electrostatic attraction force generated in the region near the outer edge and the region near the center of the mounting surface 305 a is applied to the first bipolar electrode 331 and the second bipolar electrode 332. It is not limited only to means for varying the magnitude of the applied voltage. Instead of such means, for example, by increasing the area of the first bipolar electrode arranged on the outer peripheral side of the mounting surface 305a and reducing the area of the second bipolar electrode arranged on the center side, The electrostatic attracting force on the side can be made smaller than the electrostatic attracting force on the outer peripheral side. Moreover, the magnitude
  • the electrostatic adsorption force on the center side is reduced to the static electricity on the outer circumference side. It can be made smaller than the electroadsorption force.
  • the means for changing the magnitude of the applied voltage has an advantage in that the electrostatic attraction force inside and outside can be varied to a desired magnitude.
  • the push-up device 320 is provided with a load cell that detects a load generated when the substrate 301 is pushed up by the push-up pin 321, and the push-up stroke and the number of operations by the push-up pin 321 are based on the magnitude of the load detected by the load cell. Can also be controlled. Further, it is possible to detect that the substrate 301 is detached from the placement surface 305a based on the load detected by such a load cell. Further, the arrangement of the push-up pins is not limited to the case where the push-up pins are arranged on one concentric circle, and a configuration in which the push-up pins are arranged separately on a plurality of concentric circles can also be adopted.
  • each bipolar electrode is an annular or circular electrode arranged concentrically on the assumption of a circular substrate.
  • shape of the bipolar electrode Various other forms can be adopted.
  • a polygonal shape such as a triangular shape or a quadrangular shape may be adopted as the shape of the hyperbolic electrode if there is no problem with the holding and detachment of the substrate on the mounting surface and the plasma processing quality. There may be.
  • the configuration of the ESC of the fourth embodiment can be adopted in combination with the configuration of the plasma processing apparatus of the first to third embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　プラズマ処理装置において、プラズマ処理完了後、基板保持装置による基板の静電吸着停止時に、突上げピンを上昇させるとともに突き上げ力の検出を行い、検知閾値が検出されたら突き上げピンの上昇を停止させ、その後、検出される突き上げ力が検知閾値以下になり、かつ基板が載置面より離脱完了していない場合には、突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始させる。ステップ上昇動作において、突上げピンの上昇後の停止時に基板の載置面からの離脱完了の検知を行い、離脱完了していない場合はステップ上昇動作を継続させるように突き上げ装置の動作タイミングの制御を行う。

Description

プラズマ処理装置および方法
　本発明は、基板に対してプラズマ処理を行うプラズマ処理装置および方法に関する。
　ウェハ、例えば半導体ウェハ（Ｓｉ、化合物等により形成）に対するプラズマ処理を行うプラズマ処理装置では、処理容器内に設けられたウェハ保持装置の載置面にウェハを載置して保持した状態にて、ウェハに対するエッチング等のプラズマ処理が行われる。このようなウェハ保持装置では、一般的にＥＳＣと呼ばれる静電チャックが載置面内に内蔵されており、静電チャックによって発生されるクーロン力および／あるいはジョンソンラーベック力による静電吸着力を用いたウェハの保持が行われている。
　このような従来のウェハ保持装置では、ＥＳＣによる静電吸着を停止した後であっても、載置面とウェハに蓄積された電荷により静電吸着力（以降、「残留静電吸着力」とする。）が残留するため、ウェハ保持装置の載置面からウェハを離脱するための様々な手法が従来において提案されている（例えば、特許文献１参照）。
特開２００５－２１７３５６号公報 特開２００７－１０９７７０号公報
　近年、イメージセンサ等に代表されるデバイスを製造するために、ガラス板に半導体ウェハが貼り付けられたガラス貼り付け基板が用いられている。しかしながら、ガラス板貼り付け構造を有する基板が用いられるような場合では、半導体ウェハ単体が用いられるような場合と比して、その残留静電吸着力は大きくなる。そのため、特許文献１に開示されているように、単に突き上げピンによりウェハを突き上げて離脱させるような方法では、強い残留静電吸着力を有する基板において割れ等の損傷が生じる場合や、基板が載置面より離脱される時に、基板が跳ねること等による位置ずれが生じる場合がある。
　また、このような残留静電吸着力により生じる問題は、ガラス貼り合わせ基板だけに限られるものではない。例えば、特許文献２に開示されているようなトレイにより基板が保持された状態にて、基板の搬送やプラズマ処理が行われるような形態においても、残留静電吸着により同様な問題が生じている。
　従って、本発明の目的は、上記問題を解決することにあって、基板に対して、損傷や位置ずれを生じさせることなく、静電吸着による基板の保持を行う基板保持装置から基板を離脱させることができるプラズマ処理装置および方法を提供することにある。
　なお、本発明の基板としては、例えば、ガラス板にウェハが貼り合わせられたガラス貼り合わせ基板や、トレイに保持されたウェハを対象とする。
　上記目的を達成するために、本発明は以下のように構成する。
　本発明の第１態様によれば、基板に対してプラズマ処理を行うプラズマ処理容器と、
　プラズマ処理容器内に設けられた基板の載置面を有し、載置面の基板配置領域に載置された基板に対して静電吸着により保持を行う基板保持装置と、
　載置面に配置された基板の少なくとも外周縁部を、載置面から上方に直接的または間接的に持ち上げるように、複数の突き上げピンを昇降させて基板を突き上げる突き上げ装置と、
　突き上げ装置の複数の突き上げピンによる基板の突き上げの際に生じる突き上げ力を検出する突き上げ力検出部と、を備え、
　プラズマ処理の完了後、基板保持装置による基板の静電吸着停止時に、突き上げ装置の突き上げピンを上昇させて、基板の外周縁部を載置面の基板配置領域から上方に持ち上げるとともに、突き上げ力検出部により突き上げ力の検出を行わせて、検出閾値が検出されたら突き上げピンの上昇を停止させ、その後、突き上げ力検出部により検出される突き上げ力が検知閾値よりも減少した場合は、突き上げピンを上昇させるという突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始し、ステップ上昇動作において、突き上げピンの上昇後の停止時に、載置面の基板配置領域からの基板の離脱完了の検知を行い、離脱完了していない場合にはステップ上昇動作を継続させるように、突き上げ装置の動作タイミングの制御を行う制御装置とを備える、プラズマ処理装置を提供する。
　本発明の第２態様によれば、厚み方向に貫通する基板収容孔が設けられ、基板収容孔内に配置された基板の下面の外周縁部を支持する基板支持部を有するトレイに支持されたウェハを、トレイとともに基板保持装置の載置面に配置して、載置面の周囲に位置するトレイの配置領域にトレイを配置させるとともに、載置面内にてトレイの配置領域よりも突出して形成された基板配置領域にウェハを直接保持させ、このウェハを上記基板として、プラズマ処理容器にてプラズマ処理が行われ、
　突き上げ装置において、載置面のトレイの配置領域に、複数の突き上げピンが、載置面より突出可能に配置されており、
　制御装置は、複数の突き上げピンにより、トレイを突き上げて、トレイの基板支持部を介して、ウェハの外周縁部が載置面内の基板配置領域より持ち上げられるように、ステップ上昇動作を実施する、第１態様に記載のプラズマ処理装置を提供する。
　本発明の第３態様によれば、ガラス板にウェハが貼り合わせられたガラス貼り合わせ基板を上記基板として、プラズマ処理容器にてプラズマ処理が行われる、第１態様に記載のプラズマ処理装置を提供する。
　本発明の第４態様によれば、基板保持装置による静電吸着を解除した後の基板と載置面との間の残留静電吸着力を除去するための除電プラズマを発生する除電プラズマ発生部をさらに備え、
　制御装置は、除電プラズマ発生部によりプラズマ処理容器内に除電プラズマを発生させた状態にて、複数の突き上げピンの上昇動作を制御することにより基板配置領域の少なくとも外側領域からの基板の離脱動作を行い、基板の外周縁部と基板配置領域の外周領域との間に除電プラズマを進入させることにより、残留静電吸着力を低減させる、第２態様または第３態様に記載のプラズマ処理装置を提供する。
　本発明の第５態様によれば、突き上げ装置は、
　　　載置面の基板配置領域の外側領域に配置され、かつ載置面より突出可能に配置された複数の第１突き上げピンを、一体的に昇降させる第１突き上げ装置と、
　　　載置面の基板配置領域の内側領域に配置され、かつ載置面より突出可能に配置された複数の第２突き上げピンを、一体的に昇降させる第２突き上げ装置と、を備え、
　制御装置は、基板保持装置による基板の静電吸着停止時に、複数の第１突き上げピンを一体的に上昇させて、載置面の基板配置領域の外側領域より基板を離脱させた後、複数の第２突き上げピンの一体的な上昇によるステップ上昇動作を開始させるように、第１突き上げ装置および第２突き上げ装置の動作タイミングの制御を行う、第３態様に記載のプラズマ処理装置を提供する。
　本発明の第６態様によれば、基板保持装置は、
　　　基板が載置される載置面を有する載置部材と、
　　　載置部材の内部に配置され、環状かつ帯状に形成された第１双極電極と、
　　　載置部材の内部に配置され、第１双極電極よりも内側にて第１双極電極と同心円状に配置された環状かつ帯状に形成された第２双極電極と、
　　　第１双極電極および第２双極電極に対して電圧を印加して、第１双極電極および第２双極電極から、載置面上に載置された基板に対して静電吸着力を発生させる静電吸着用電源とを備え、
　基板に対するプラズマ処理中において、第２双極電極により基板に対して付与される静電吸着力が、第１双極電極により基板に対して付与される静電吸着力よりも、少なくとも相対的に低い状態にて、載置面上での基板の保持が行われる、第３態様に記載のプラズマ処理装置を提供する。
　本発明の第７態様によれば、ガラス板にウェハが貼り合わせられたガラス貼り合わせ基板に対してプラズマ処理を行うプラズマ処理容器と、
　プラズマ処理容器内に設けられた基板の載置面を有し、載置面に載置された基板に対して静電吸着により保持を行う基板保持装置と、
　プラズマ処理容器内に配置された電極に対して高周波電圧を印加する高周波電圧印加装置と、
を備え、
　基板保持装置は、
　　　電圧印加により静電吸着力を発生させて、載置面に載置された基板を保持する静電チャックと、
　　　静電チャックへ電圧を印加する静電チャック用電源と、
　　　静電チャック用電源からの静電チャックへの電圧の印加量を制御して、発生される静電吸着力の大きさを制御する電圧制御装置とを備え、
　電圧制御装置は、プラズマ処理中に高周波電圧印加装置による電極への高周波電圧の印加により基板に対して生じる残留静電吸着力の増加量に応じて、静電チャックへの電圧印加により発生される静電吸着力を減少させるように、静電チャック用電源からの静電チャックへの電圧の印加量を制御する、プラズマ処理装置を提供する。
　本発明の第８態様によれば、電圧制御装置は、高周波電圧印加装置による電極への高周波電圧の印加が開始された後、静電チャックへの電圧の印加量を減少させる、第７態様に記載のプラズマ処理装置を提供する。
　本発明の第９態様によれば、載置面に配置された基板の少なくとも外周縁部を、載置面から上方に直接的または間接的に持ち上げるように、複数の突き上げピンを昇降させて基板を突き上げる突き上げ装置と、
　突き上げ装置の複数の突き上げピンによる基板の突き上げの際に生じる突き上げ力を検出する突き上げ力検出部と、
　プラズマ処理の完了後、基板保持装置による基板の静電吸着停止時に、突き上げ装置の突き上げピンを上昇させて、基板の外周縁部を載置面の基板配置領域から上方に持ち上げるとともに、突き上げ力検出部により突き上げ力の検出を行わせて、検出閾値が検出されたら突き上げピンの上昇を停止させ、その後、突き上げ力検出部により検出される突き上げ力が検知閾値よりも減少した場合は、突き上げピンを上昇させるという突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始し、ステップ上昇動作において、突き上げピンの上昇後の停止時に、載置面の基板配置領域からの基板の離脱完了の検知を行い、離脱完了していない場合にはステップ上昇動作を継続させるように、突き上げ装置の動作タイミングの制御を行う制御装置とをさらに備える、第７態様に記載のプラズマ処理装置を提供する。
　本発明の第１０態様によれば、突き上げ装置は、
　　　載置面の基板配置領域の外側領域に配置され、かつ載置面より突出可能に配置された複数の第１突き上げピンを、一体的に昇降させる第１突き上げ装置と、
　　　載置面の基板配置領域の内側領域に配置され、かつ載置面より突出可能に配置された複数の第２突き上げピンを、一体的に昇降させる第２突き上げ装置と、を備え、
　制御装置は、基板保持装置による基板の静電吸着停止時に、複数の第１突き上げピンを一体的に上昇させて、載置面の基板配置領域の外側領域より基板を離脱させた後、複数の第２突き上げピンの一体的な上昇によるステップ上昇動作を開始させるように、第１突き上げ装置および第２突き上げ装置の動作タイミングの制御を行う、第９態様に記載のプラズマ処理装置を提供する。
　本発明の第１１態様によれば、基板保持装置は、環状かつ帯状に形成された第１双極電極と、第１双極電極よりも内側にて第１双極電極と同心円状に配置された環状かつ帯状に形成された第２双極電極とを静電チャックとして備え、
　電圧制御装置は、基板に対するプラズマ処理中において、第２双極電極により基板に対して付与される静電吸着力が、第１双極電極により基板に対して付与される静電吸着力よりも、少なくとも相対的に低い状態にて、載置面上での基板の保持が行われるように、静電チャック用電源より第１双極電極および第２双極電極への電圧の印加量を制御する、第９態様に記載のプラズマ処理装置を提供する。
　本発明の第１２態様によれば、基板に対してプラズマ処理を行うプラズマ処理方法であって、
　基板保持装置の載置面に基板を載置するとともに、静電吸着により載置面に基板を保持し、
　静電吸着によって保持された基板に対してプラズマ処理を行い、
　プラズマ処理の完了後、静電吸着を停止し、
　その後、基板保持装置の載置面より複数の突き上げピンを上昇させて、基板の外周縁部を載置面の基板配置領域から上方に持ち上げるとともに、突き上げ力の検出を行い、検出閾値が検出されたら突き上げピンの上昇動作を停止し、その後、検出される突き上げ力が検知閾値よりも減少した場合は、突き上げピンの上昇動作を再開するという突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始し、
　ステップ上昇動作において、突き上げピンの上昇動作の停止時に、載置面の基板配置領域からの基板の離脱完了の検知を行い、離脱完了していない場合にはステップ上昇動作を継続して、載置面の基板配置領域より基板を離脱させる、プラズマ処理方法を提供する。
　本発明の第１３態様によれば、ガラス板にウェハが貼り合わせられたガラス貼り合わせ基板に対するプラズマ処理方法であって、
　基板保持装置の載置面に基板を載置し、
　載置面内に内蔵された静電チャックへの電圧印加により生じる静電吸着力により基板を保持し、
　その後、電極への高周波電圧の印加を開始して、保持された基板に対してプラズマ処理を行うとともに、高周波電圧の印加により基板に対して生じる残留静電吸着力の増加量に応じて、静電チャックへの電圧印加により生じる静電吸着力を減少させるように、静電チャックへの電圧の印加量を減少させて、基板の保持を継続する、プラズマ処理方法を提供する。
　本発明の一の態様によれば、プラズマ処理装置が備える制御装置により、プラズマ処理の完了後、基板保持装置による基板の静電吸着停止時に、突き上げ装置の突上げピンを上昇させるとともに、突き上げ力検出部により突き上げ力の検出を行わせ、検知閾値が検出されたら突き上げピンの上昇を停止させ、その後、突き上げ力検出部により検出される突き上げ力が検知閾値以下になり、かつ基板が載置面より離脱完了していない場合は、突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始させる構成を採用している。さらに、制御装置により、ステップ上昇動作において、突上げピンの上昇後の停止時に基板の載置面からの離脱完了の検知を行い、離脱完了していない場合はステップ上昇動作を継続させるように突き上げ装置の動作タイミングの制御が行われる構成が採用されている。このように突き上げピンによる第１回目の突き上げ動作を実施した後、基板が載置面より離脱完了していない場合に、このような突き上げピンの上昇と停止とを複数回繰り返して行うステップ上昇動作を行うことにより、基板に対して損傷等を生じさせることなく、徐々に載置面からの離脱を促進させることができ、円滑な基板の離脱動作を行うことができる。また、このような複数の突き上げピンによる基板の突き上げ動作が、基板に対して直接的に行われるような場合だけでなく、基板に対して間接的に行われるような場合であってもよい。
　本発明の別の一の態様によれば、載置面の基板配置領域の外側領域に配置された複数の第１突き上げピンと、内側領域に配置された複数の第２突き上げピンとを用いて、基板保持装置による基板の静電吸着停止時に、まず、複数の第１突き上げピンを上昇させて、載置面の基板配置領域の外側領域より基板を離脱させ、その後、複数の第２突き上げピンを上昇させて、基板配置領域の内側領域より基板を離脱させることができる。すなわち、複数の第１突き上げピンによる基板の外側領域の突き上げ動作のタイミングと、複数の第２突き上げピンによる基板の内側領域の突き上げ動作のタイミングとを異ならせて、まず基板の外側領域を載置面から離脱させた後に、内側領域の離脱を行うというように、外側から内側へ向けて徐々にかつ段階的に基板の離脱動作を行うことができる。したがって、単なるウェハよりもその残留静電吸着力が高くなるという傾向があるガラス貼り付け構造を有する基板に対して、損傷や位置ずれ等を生じさせることなく、載置面からの離脱動作を行うことができる。
　本発明の別の一の態様によれば、プラズマ処理中に基板に生じる残留静電吸着力の増加量に応じて、静電チャックへの電圧印加により生じる静電吸着力を減少させながら、基板の保持を継続して、基板に対するプラズマ処理を行うため、プラズマ処理が完了した後に基板に残留する残留静電吸着力の大きさを低減させることができる。したがって、その後、基板を載置面から離脱させる際に、基板を損傷等させることなく、円滑に離脱動作を行うことができる。
　本発明の別の一の態様によれば、プラズマ処理装置の基板保持装置において、環状かつ帯状の第１双極電極と、第１双極電極よりも内側にて第１双極電極と同心円状の配置された環状かつ帯状の第２双極電極とを備えた構成が採用されている。このようなプラズマ処理装置において、基板に対するプラズマ処理中に、第２双極電極により基板に対して付与される静電吸着力が、第１双極電極により基板に対して付与される静電吸着力よりも少なくとも相対的に低く設定された状態で、載置面上での基板の保持が行われる。したがって、基板の外周側（外縁付近領域）に比して基板の外周側に対し内周側である中央付近領域の残留静電吸着力が低減される。これにより、基板の縁部および／あるいはその近傍の領域に対して、基板の載置面から複数の突き上げピンを一体的に上昇させることにより基板の離脱が行われる場合、基板の中央付近領域の載置面からの離脱性が改善され、基板の載置面からの離脱時に離脱による損傷や位置ずれを生じさせることなく、静電吸着による基板の保持を行って、プラズマ処理を行うことができる。
　本発明のこれらの態様と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。この図面においては、
本発明の第１実施形態にかかるプラズマ処理装置の模式図であり、 第１実施形態のプラズマ処理装置の載置面の模式平面図であり、 第１実施形態のプラズマ処理装置における基板の離脱動作の模式説明図（第１突き上げピンによる突き上げ動作）であり、 第１実施形態のプラズマ処理装置における基板の離脱動作の模式説明図（第１および第２突き上げピンによる突き上げ動作）であり、 第１実施形態の基板離脱動作のフローチャートであり、 図５の基板離脱動作において、（Ａ）は突き上げ力の変化を示すグラフ、（Ｂ）は第１突き上げピンのストローク変化を示すグラフ、（Ｃ）は第２突き上げピンのストローク変化を示すグラフであり、 図３の突き上げ動作における突き上げピン周囲の模式部分拡大図であり、 図４の突き上げ動作における突き上げピン周囲の模式部分拡大図であり、 第１実施形態の変形例にかかる突き上げ動作における突き上げピン周囲の模式部分拡大図であり、 第１実施形態の変形例にかかる突き上げピンの配置（突き上げピン上昇前の状態）を示す模式断面図であり、 第１実施形態の変形例にかかる突き上げピンの配置（突き上げピン上昇後の状態）を示す模式断面図であり、 第１実施形態の変形例にかかる突き上げピンの配置を示す模式平面図であり、 本発明の第２実施形態の比較例にかかるプラズマ処理装置において、（Ａ）はＥＳＣ印加電圧の時間変化を示すグラフ、（Ｂ）は電極への印加電力のＯＮ／ＯＦＦ状態を示すグラフ、（Ｃ）は載置面に対する基板の静電吸着力の変化を示すグラフ、（Ｄ）はＨｅガスの供給状態を示すグラフであり、 第２実施形態のプラズマ処理装置における残留静電吸着力の低減方法を説明するための図であって、（Ａ）はＥＳＣへの印加電圧を示すグラフ、（Ｂ）はＥＳＣにて印加電圧から得られる静電吸着力を示すグラフ、（Ｃ）は基板の帯電にて生じる静電吸着力（残留静電吸着力）を示すグラフ、（Ｄ）は合計吸着力（（Ｂ）＋（Ｃ））を示すグラフであり、 第２実施形態のプラズマ処理装置の模式図であり、 第２実施形態のプラズマ処理において、（Ａ）はＥＳＣへの印加電圧の変化を示すグラフ、（Ｂ）は電極への印加電力の変化を示すグラフ、（Ｃ）はＨｅガスの供給状態を示すグラフであり、 第１実施形態の比較例にかかるプラズマ処理装置における基板の突き上げ動作を示す模式図であり、 図１５の比較例のプラズマ処理装置における基板の突き上げ動作を示す模式図であり、 本発明の第３実施形態にかかるプラズマ処理装置の模式図であり、 第３実施形態のプラズマ処理装置にて取り扱われるトレイの斜視図であり、 第３実施形態のプラズマ処理装置の誘電体板の斜視図であり、 図１８Ａのトレイの平面図であり、 図１９ＡのトレイのＡ－Ａ線断面図であり、 第３実施形態のトレイおよび誘電体板の部分拡大断面図（トレイ載置前）であり、 第３実施形態のトレイおよび誘電体板の部分拡大断面図（トレイ載置後）であり、 第３実施形態のプラズマ処理装置における基板の離脱動作の模式説明図であり、 第３実施形態のプラズマ処理装置における基板の離脱動作の模式説明図であり、 第３実施形態のプラズマ処理装置における基板の離脱動作の模式説明図であり、 第３実施形態のプラズマ処理装置における基板の離脱動作の模式説明図であり、 第３実施形態のプラズマ処理装置における基板の離脱動作の模式説明図であり、 第３実施形態の基板離脱動作のフローチャートであり、 図２２の基板離脱動作において、（Ａ）は突き上げ力の変化を示すグラフ、（Ｂ）は突き上げピンのストローク変化を示すグラフであり、 本発明の第３実施形態の変形例にかかるプラズマ処理装置の模式図であり、 本発明の第４実施形態にかかるプラズマ処理装置の模式図であり、 第４実施形態のプラズマ処理装置の載置面の模式平面図であり、 第４実施形態のプラズマ処理装置の載置面に内蔵されているＥＳＣの模式平面図であり、 図２７のＥＳＣによる静電吸着力の発生原理の模式説明図であり、 第４実施形態のプラズマ処理方法の手順のフローチャートであり、 第４実施形態のプラズマ処理におけるＥＳＣへの印加電圧を示すグラフであって、（Ａ）は第１双極電極への印加電圧、（Ｂ）は第２双極電極への印加電圧、（Ｃ）は電極への印加電力（上部電極及び／あるいは下部電極）、（Ｄ）は、第１双極電極の印加電圧と電極印加電力による基板の帯電で得られる静電吸着力、（Ｅ）は第２双極電極の印加電圧と電極印加電力による基板の帯電で得られる静電吸着力を示すグラフであり、 第４実施形態のプラズマ処理装置において、突き上げ動作時におけるプラズマ処理装置の模式図であり、 第４実施形態のプラズマ処理装置の基板保持装置の載置台端部の部分拡大模式図であり、 従来のＥＳＣの構成を示す模式図であり、 図２５のプラズマ処理装置におけるＥＳＣの詳細構成を示す模式図であり、 第４実施形態の変形例にかかるＥＳＣの構成を示す模式図である。
　本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
　以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
　（第１実施形態）
　本発明の第１の実施形態にかかるプラズマ処理装置１０の主要な構成を示す模式図を図１に示す。本第１実施形態のプラズマ処理装置１０には、絶縁材料であるガラス板２上に、ウェハ、例えば半導体ウェハの一例であるシリコンウェハ（Ｓｉおよびその化合物等により形成された半導体ウェハ）３が貼付剤４を介して貼り付けられたガラス貼り付け構造を有するガラス貼り付け基板１（以降、「基板１」とする。）が、プラズマ処理の対象物として取り扱われる。ここで、シリコンウェハ３としては、例えば２５～４００μｍ、特に５０～２００μｍの厚さを有するものが用いられる。ガラス基板２としては、例えば３００～５００μｍ、特に４００μｍ程度の厚さを有するものが用いられる。また、貼付剤４としては、例えばレジストや粘着剤が用いられる。このような基板１のシリコンウェハ３に対して、所定のプラズマ処理を施すことにより、イメージセンサ等のデバイスが製造される。また、基板１は、例えば直径２００ｍｍの円盤形状を有している。
　図１に示すように、プラズマ処理装置１０は、その内部空間（プラズマ処理空間）にて所定のプラズマ処理が行われるプラズマ処理容器１１と、プラズマ処理容器１１内に設置され、基板１のガラス板２側が載置される載置面１２ａを有し、載置面１２ａに載置された基板１に対して、静電吸着による保持を行う基板保持装置１２とを備えている。さらに、図１に示すように、プラズマ処理容器１１の内側上部には上部電極１３が設置され、基板保持装置１２の内部には下部電極１４が設置されている。上部電極１３には、上部電極用高周波電源１５（高周波電圧印加装置の一例である。）が接続されており、下部電極１４には下部電極用高周波電源１６が接続されている。さらに、基板保持装置１２の載置面１２ａには、静電吸着を行うための静電チャックの一例であるＥＳＣ１７が内蔵されており、ＥＳＣ１７にはＥＳＣ用電源１８（静電チャック用電源の一例である。）が接続されている。
　このような構成のプラズマ処理装置１０では、基板保持装置１２の載置面１２ａに基板１を載置させて、ＥＳＣ１７の静電吸着により基板１の保持を行った後、プラズマ処理容器１１の内部を所定の圧力に保持しながら所定のプラズマ処理用ガスを供給して充填する。その後、上部電極用高周波電源１５より上部電極１３への電圧印加を行うとともに、下部電極用高周波電源１６より下部電極１４への電圧印加を行って、プラズマを発生させ、基板１のシリコンウェハ３に対するプラズマ処理を行う。プラズマ処理が完了すると、それぞれの高周波電源１５、１６による電圧印加を停止し、プラズマ処理容器１１内のガスを排気して、基板１に対するプラズマ処理が完了する。プラズマ処理が完了すると、ＥＳＣ用電源１８によるＥＳＣ１７への電力供給が停止される。
　次に、プラズマ処理装置１０において、載置面１２ａと基板１との間に存在する残留静電吸着力に抗して、プラズマ処理が完了した基板１を載置面１２ａから離脱させるために備えられている構成について説明する。ここで、基板保持装置１２の載置面１２ａの模式平面図を図２に示す。
　図１および図２に示すように、基板保持装置１２には、載置面１２ａの基板配置領域Ｒの外側領域Ｒ１に配置された複数の第１突き上げピン２１を、載置面１２ａより一体的に昇降させて載置面１２ａより突出させるあるいは載置面１２ａ内に格納させるように動作させる第１突き上げ装置２０と、載置面１２ａの基板配置領域Ｒの内側領域Ｒ２に配置された複数の第２突き上げピン３１を、載置面１２ａより一体的に昇降させて載置面１２ａより突出させるあるいは載置面１２ａ内に格納させるように動作させる第２突き上げ装置３０とが備えられている。また、第１突き上げ装置２０は、それぞれの第１突き上げピン２１を一体的に昇降させる第１昇降装置２２を備えており、第２突き上げ装置３０は、それぞれの第２突き上げピン３１を一体的に昇降させる第２昇降装置３２を備えている。なお、第１昇降装置２２と、第２昇降装置３２とは、互いに個別に動作することが可能となっている。
　また、本第１実施形態のプラズマ処理装置１０では、図２に示すように、載置面１２ａ全体が基板１に対する基板配置領域Ｒとなっているが、このような場合に代えて、載置面１２ａの一部が基板配置領域として設定されるような場合であってもよく、あるいは載置面１２ａより基板配置領域Ｒが大きく設定されているような場合であってもよい。載置面１２ａより基板配置領域Ｒが小さい場合には、基板１の周縁部におけるプロセス特性（例えば、エッチングレート等）の均一性が向上するが、載置面１２ａのＥＳＣ１７の電極が基板配置領域Ｒよりも大きい場合には、ＥＳＣ１７の電極がプラズマにさらされ、その寿命が短くなる場合がある。これに対して、載置面１２ａより基板配置領域Ｒが大きい場合には、ＥＳＣ１７の電極が基板１の周縁よりも小さくなるため、プラズマにさらされるという問題は生じず、プロセス特性の均一性を確保するために、ＥＳＣ１７の電極を基板１の周縁よりも０．５ｍｍ～１ｍｍ程度と僅かに小さくするのが好ましい。しかしＥＳＣ１７の電極が基板１の周縁よりも小さくなりすぎると、基板１の周縁部におけるプロセス特性が不均一となる場合がある。また、基板配置領域Ｒの外側領域Ｒ１は、基板配置領域Ｒ内でかつ載置面１２ａに載置される基板１の縁部およびその近傍の領域、および／あるいは載置面１２ａに載置される基板１の半径の１／２以上の基板１の外周側に位置する領域であり、基板配置領域Ｒの内側領域Ｒ２は、基板配置領域Ｒの外側領域Ｒ１の縁部およびその近傍の領域よりも相対的に内側の領域である。
　図２に示すように、例えば８本の第１突き上げピン２１が、載置面１２ａの中心をその中心とする第１の同心円Ｃ１上に等間隔にて配置されており、例えば４本の第２突き上げピン３１が、載置面１２ａの中心をその中心とする第２の同心円Ｃ２上に等間隔にて配置されている。なお、第１の同心円Ｃ１の径は、第２の同心円Ｃ２の径よりも大きく設定されている。
　さらに、図１に示すように、第１突き上げ装置２０には、基板１を突き上げる際に、第１昇降装置２２によりそれぞれの第１突き上げピン２１に付加される突き上げ力（あるいは突き上げ反力）を検出するための突き上げ力検出部の一例である第１ロードセル２３が備えられている。同様に、第２突き上げ装置３０には、基板１を突き上げる際に、第２昇降装置３２によりそれぞれの第２突き上げピン３１に付加される突き上げ力（あるいは突き上げ反力）を検出するための突き上げ力検出部の一例である第２ロードセル３３が備えられている。
　また、図１に示すように、プラズマ処理装置１０には、第１昇降装置２２による第１突き上げピン２１の昇降動作、第２昇降装置３２による第２突き上げピン３１の昇降動作、第１ロードセル２３による突き上げ力の検出動作、第２ロードセル３３による突き上げ力の検出動作、上部電源用高周波電源１５による電圧印加動作、下部電源用高周波電源１６による電圧印加動作、およびＥＳＣ用電源１８による電力供給動作を、互いの動作を関連づけながら制御する制御装置９が備えられている。さらに制御装置９は、第１昇降装置２２および第２昇降装置３２を通じて、第１突き上げピン２１の載置面１２ａよりの突き上げ量（ストローク）および第２突き上げピン３１の載置面１２ａよりの突き上げ量（ストローク）を検出することが可能となっている。
　このような構成のプラズマ処理装置１０にて、プラズマ処理が完了した基板１を載置面１２ａから離脱させる動作について説明する。この説明にあたって、図３および図４にプラズマ処理装置１０の動作の模式説明図を示し、図５に離脱動作の手順のフローチャートを示し、図６に第１突き上げピン２１および第２突き上げピン３１の突き上げ力（反力）および突き上げストロークの時間的な変化を表すグラフを示す。また、突き上げ状態における突き上げピン近傍の部分模式拡大図を図７Ａおよび図７Ｂに示す。
　まず、プラズマ処理容器１１の内部空間にて、基板１と載置面１２ａとの間に存在する残留静電吸着力を除去するための比較的弱いプラズマである除電プラズマを発生させる（図５のフローチャートのステップＳ１）。例えば、プラズマ処理容器１１の内部空間に、シリコンウェハ３に対するプラズマ処理（例えばエッチング等）が進行しない不活性ガス（Ａｒ、Ｎ２、Ｏ２等）を供給した状態にて、上部電極１３および／あるいは下部電極１４に電圧を印加することにより、除電プラズマＰが発生される。ただし、残留静電吸着力により基板１は載置面１２ａに保持された状態であるため、このような状態においては、除電プラズマＰは基板１と載置面１２ａとの間に進入することができない。なお、本第１実施形態では、上部電極１３、上部電極用高周波電源１５、下部電極１４、下部電極用高周波電源１６、および図示しないガス供給装置が、除電プラズマ発生部の一例を構成している。
　次に、図６（Ａ）に示す時間区分Ｔ０～Ｔ１にて、第１突き上げ装置２０の第１昇降装置２２により８本の第１突き上げピン２１を一体的に上昇させて、載置面１２ａよりも上方に突出させる（ステップＳ２）。その結果、図３、より詳細には図７Ａに示すように、基板１の外周部分がそれぞれの第１突き上げピン２１により突き上げられた状態とされ、載置面１２ａの基板配置領域Ｒの外側領域Ｒ１から基板１が部分的に離脱される。
　ここで、図６（Ａ）の突き上げ力の変化を示すグラフと、図６（Ｂ）の第１突き上げピン２１のストロークの変化を示すグラフとに示すように、第１昇降装置２２によるそれぞれの第１突き上げピン２１の突き上げ（上昇）動作は、第１ロードセル２３にて検出される突き上げ力を参照しながら行われる。具体的には、基板１に対して割れ等の損傷や跳ね等の位置ずれが生じない限度荷重であるＦ２を超えることなく、かつ２回目の突き上げ動作を開始するための基準荷重である検知閾値Ｆ１を超える荷重範囲に入るように、第１突き上げピン２１の突き上げストロークが調整されて、突き上げ動作が行われる。その結果、それぞれの第１突き上げピン２１の先端は、ストローク（あるいは高さ）Ｈ１に位置された状態とされる。
　このように基板１の縁部が載置面１２ａより離脱された状態とされることにより、プラズマ処理容器１１の内部空間に発生されている除電プラズマＰが、基板１と載置面１２ａとの間に進入することができる。その結果、時間区分Ｔ１～Ｔ２にて、除電プラズマＰと接触した表面において、基板１と載置面１２ａとの間に存在する残留静電吸着力が低減されて、載置面１２ａからの基板１の離脱（剥離）が、基板１の外側から内側に向けて拡がるように促進される。
　また、この時間区分Ｔ１～Ｔ２では、第１ロードセル２３による突き上げ力の検出が継続して行われ、検出された突き上げ力が検知閾値Ｆ１にまで減少したかどうかの検出が行われる（ステップＳ３）。
　やがて、時間Ｔ２にて、第１ロードセル２３によって第１突き上げピン２１による突き上げ力が検知閾値Ｆ１にまで減少したことが検出されると、第１突き上げ装置２０および／あるいは第２突き上げ装置３０による突き上げ動作が開始される（ステップＳ４）。具体的には、例えば、図６（Ａ）に示す時間区分Ｔ２～Ｔ３にて、第１突き上げ装置２０の第１昇降装置２２により４本の第１突き上げピン２１を一体的にさらに上昇させるとともに、第２突き上げ装置３０の第２昇降装置３２により４本の第２突き上げピン３１を一体的に上昇させて載置面１２ａよりも上方に突出させる。この突き上げ動作により、それぞれの第１突き上げピン２１はその先端がストロークＨ２に位置された状態とされ、それぞれの第２突き上げピン３１はその先端がストロークＨ１に位置された状態とされる。
　このように第１突き上げピン２１による突き上げ動作に加えて、さらに第２突き上げピン３１による突き上げ動作を行うことにより、図４、より詳細には図７Ｂに示すように、載置面１２ａの基板配置領域Ｒの内側領域Ｒ２にて基板１を載置面１２ａから完全にあるいは部分的に離脱させることができる。部分的に離脱されている場合には、除電プラズマＰを基板１と載置面１２ａとの間にさらに進入させて、残留静電吸着力を低減させることができ、基板１の離脱がさらに促進される。
　なお、２回目の突き上げ動作の時、第１突き上げピン２１による突き上げ動作に加えて、さらに第２突き上げピン３１による突き上げ動作を行うとしたが、基板１が載置面１２ａよりの離脱にともなって突き上げピン２１、３１による突き上げ力が限度荷重Ｆ２に近づきすぎる場合は、第１突き上げピン２１をさらに上昇させずに第２突き上げピン３１のみを突上げ動作させて第２突き上げピン３１はその先端が第１突き上げピン２１と同じ突上げ高さ位置であるストロークＨ１に位置された状態とさせても良い。このことにより、載置面１２ａからの突上げ動作により基板１に発生する応力の発生をより低減させることができる。
　この２回目の突き上げ動作により、基板１が載置面１２ａより完全に離脱されていない場合には、第１突き上げピン２１による突き上げ力が検知閾値Ｆ１にまで減少することを待って、時間区分Ｔ４～Ｔ５にて、再び、第１突き上げピン２１および／あるいは第２突き上げピン３１による突き上げ動作が行われる。その結果、それぞれの第１突き上げピン２１はその先端がストロークＨ３に位置された状態とされ、それぞれの第２突き上げピン３１はその先端がストロークＨ２に位置された状態とされる。また、この時間Ｔ４における突き上げ動作の開始の際には、第２ロードセル３３により第２突き上げピン３１の突き上げ力が検知閾値Ｆ１にまで減少していることを確認することが好ましい。なお、第１突き上げピン２１に対する検知閾値と第２突き上げピン３１に対する検知閾値とは、互いに異なる値が採用される場合であってもよい。
　この３回目の突き上げ動作により、基板１が載置面１２ａよりまだ完全に離脱されていない場合には、例えば、第２突き上げピン３１の突き上げ力が検知閾値Ｆ１にまで減少することを待って、時間区分Ｔ６～Ｔ７にて、第２突き上げピン３１による突き上げ動作を行う。その結果、それぞれの第１突き上げピン２１および第２突き上げピン３１は、共にその先端がストロークＨ３に位置された状態とされ、さらに載置面１２ａからの基板１の離脱が促進される、あるいは載置面１２ａから基板１が完全に離脱される。
　一方、載置面１２ａより基板１が完全に離脱されていることが確認されると（ステップＳ５）、基板１の載置面１２ａからの離脱のための突き上げ動作が完了する。なお、載置面１２ａより基板１が完全に離脱されていることの確認は、例えば、第１ロードセル２３および／あるいは第２ロードセル３３にて検出される突き上げ力が基板１の自重に相当する荷重となっていること、あるいは、載置面１２ａから基板１が離脱したことを示す離脱閾値Ｆ３以下になっていることを検出すること、および／あるいは第１突き上げピン２１および第２突き上げピン３１のストロークが所定のストロークに達していることなどにより行うことができる。
　ここで、本第１実施形態のプラズマ処理装置１０における基板１の離脱方法と対比される比較例にかかる離脱方法として、例えば、特許文献１に開示の離脱方法をガラス貼り付け基板１に仮に適用した場合について、図１５および図１６の模式図を用いて説明する。
　図１５に示すように、比較例にかかるプラズマ処理装置２０１において、基板保持装置２０２の載置面２０３に、ガラス貼り付け基板１を、ガラス板２側を下面側として載置した状態にて、半導体ウェハ３に対するプラズマ処理を行う。このプラズマ処理が行われている際には、基板１は載置面２０３内に内蔵されたＥＳＣ２０４により静電吸着による保持が行われている。その後、プラズマ処理が完了すると、ＥＳＣ２０４による静電吸着が停止される。
　プラズマ処理装置２０１には、基板保持装置２０２の載置面２０３の縁部に同心円状に配置された複数の突き上げピン２０５の昇降動作を行う突き上げ装置２０６が備えられている。これらの突き上げピン２０５は、基板１が載置された状態では、載置面２０３内に格納された状態とされている。
　ＥＳＣ２０４による静電吸着が停止されると、突き上げ装置２０６にてそれぞれの突き上げピン２０５が例えば一体的に上昇されて、載置面２０３上に載置された状態の基板１が突き上げられて、残留静電吸着力に抗して、基板１の縁部のみが載置面２０３より離脱される。
　しかしながら、基板１は、単なる半導体ウェハではなく、ガラス板貼り付け構造を有しているため、半導体ウェハ単体が用いられるような場合と比して、その残留静電吸着力は大きくなる。そのため、基板１の縁部近傍を複数の突き上げピン２０５により突き上げても、基板１の中央付近には、高い残留静電吸着力が存在したままの状態とされている。その結果、突き上げピン２０５により突き上げられた部分、すなわち基板１の縁部のみが載置面２０３より離脱されるだけであり、基板１の中央付近は載置面２０３より離脱されない。このような状態では、図１６に示すように、基板１において割れ等の損傷が生じる場合や、基板１が載置面２０３より離脱される時に、基板１が跳ねること等による位置ずれが生じる場合がある。
　特許文献１に開示されているように、除電プラズマを用いて、残留静電吸着力を減少させることも可能であるが、ガラス貼り付け構造を有し、通常の半導体ウェハよりも高い残留静電吸着力が生じる基板１では、除電プラズマにより残留静電吸着力を減少させるために必要な時間も長くなり、プラズマ処理プロセスの生産性を低下させることが考えられる。
　この比較例にかかる基板１の離脱方法に対して、本第１実施形態の基板の離脱方法では、このようなガラス貼り付け基板１に対して、損傷や位置ずれを生じさせることなく、載置面１２ａからの安定した離脱を行うことができる。具体的には、載置面１２ａの基板配置領域Ｒの外側領域Ｒ１に同心円状に配置された複数の第１突き上げピン２１と、内側領域Ｒ２に同心円状に配置された複数の第２突き上げピン３１とを用いて、まず第１突き上げピン２１による突き上げ動作を行って、基板１の縁部を載置面１２ａから離脱させ、その後、第２突き上げピン３１による突き上げ動作を行って、基板１の内側部分を載置面１２ａから離脱させるという、基板１の外側から内側に向かっての段階的な突上げの上昇と停止を行い、突上げ上昇の停止時に突上げ力が検知閾値以下なっていることを検知して突き上げピンの再上昇を繰り返すステップ動作による離脱動作を行うことにより、通常のシリコンウェハよりも残留静電吸着力が高いという特徴を有するガラス貼付構造の基板１に対して、損傷や位置ずれを生じさせることなく、載置面１２ａからの安定した離脱を行うことができる。
　また、このような第１突き上げピン２１と第２突き上げピン３１を用いた段階的な突き上げ動作を行う際に、突き上げ部分あるいはその近傍にて基板１にたわみが生じることになるが、基板１の物性や仕様に応じて基板１に割れ等の損傷が生じない程度の曲率を超えないように、第１突き上げピン２１および第２突き上げピン３１の突き上げストローク（量）を制御することにより、突き上げ動作により基板１に損傷が生じることを防止することができる。
　さらに、これらの突き上げ動作を行う際に、除電プラズマを併用することにより、除電プラズマを基板１の外側から内側に向けて徐々に進入させることができ、さらに基板１の離脱を促進させることができる。
　また、それぞれの第１突き上げピン２１の突き上げにより生じる突き上げ力を、第１ロードセル２３にて検出しながら突き上げ動作を行うことにより、基板１の破壊や位置ずれが生じる限度荷重Ｆ２を突き上げ力が超過しないようにすることができ、基板１の損傷等を確実に防止することができる。
　さらに、第１突き上げピン２１による突き上げ動作を行った後、突き上げ力が検知閾値Ｆ１にまで減少することを待って、第２突き上げピン３１による突き上げ動作を開始するという手法を採用していることにより、突き上げ動作による直接的な離脱効果と、突き上げ状態の保持および除電プラズマによる間接的な離脱効果（すなわち基板１の離脱範囲の拡大効果）とを良好なバランスにて得ることができ、基板に対して損傷や位置ずれを生じない離脱動作を実現することができる。
　なお、このような第１突き上げピン２１と第２突き上げピン３１を用いた段階的な突き上げ動作、すなわち基板１の載置面１２ａからの離脱動作は、図６、図７Ａおよび図７Ｂを用いて説明した方法にのみ限られるものではない。この離脱動作の変形例について、図７Ａおよび図８に示す模式説明図を用いて説明する。
　まず、図７Ａに示すように、第１突き上げピン２１をストロークＨ１にまで上昇させて、基板１の突き上げを行う。その後、この突き上げ状態を保持して、例えば第１突き上げピン２１による突き上げ力が検知閾値Ｆ１にまで減少することを待つ。検知閾値Ｆ１にまで減少したことが確認されると、それぞれの第１突き上げピン２１の高さはストロークＨ１に保持したままの状態にて、それぞれの第２突き上げピン３１を上昇させる。この時、１回目の突き上げ動作における第１突き上げピン２１の上昇速度よりも十分に低い速度にて、それぞれの第２突き上げピン３１の上昇を行う。このようにゆっくりとそれぞれの第２突き上げピン３１の上昇を行うことで、基板１に対して急激な応力負荷変化を与えることなく、載置面１２ａから基板１が剥離されている領域を拡大することができる。このようにゆっくりと上昇されるそれぞれの第２突き上げピン３１は、例えば、図８に示すように、ストロークＨ１にまで最終的に上昇される。なお、第２突き上げピン３１の上昇は、このようにゆっくりとした速度にて行うような場合に代えて、例えば、ストロークＨ１よりも小さなストロークにて段階的な上昇を複数回実施することもできる。
　また、このように突上げピンの上昇速度をより低くすることで、基板１の載置面１２ａからの離脱動作において、突き上げピンの突上げ上昇動作を途中で停止することなく、突上げ力の検知閾値Ｆ１を越えることの無いように連続して突き上げ上昇動作を行っても良い。
　また、限度荷重Ｆ２以下の検知閾値Ｆ１以下になったら突上げピンの再上昇としたが、検知閾値を突き上げピン上昇の目標値の検知閾値Ｆ１ａ（Ｆ１＜Ｆ１ａ＜Ｆ２）として設定し、第１回目の突上げ動作において、突上げピンを所定の一定あるいは可変の速度で上昇させ、検知閾値Ｆ１ａが検知されたら、突き上げピンの上昇を停止させる。その後、突き上げ力が検知閾値Ｆ１ａ以下になり、基板１が載置面１２ａより離脱完了していない場合は、第２回目の突上げ動作として再度突上げピンの上昇動作を行う。この時、再度の上昇動作は上昇と停止の繰り返しのステップ上昇動作として微小のステップ上昇動作（例えば一の上昇動作における上昇高さが０．１～０．２ｍｍであり、少なくとも一の上昇動作における上昇高さは、第１回目の突き上げピンの上昇動作における上昇高さよりも小さい。）を行い、突上げピンの上昇後の停止時に基板１の載置面１２ａからの離脱完了の検知動作を行う。この微小ステップ上昇動作により載置面１２ａからの突上げ動作により基板１に発生する応力の発生がより低減され、基板１の載置面１２ａの離脱がより促進される。
　なお、微小のステップ上昇動作において突上げピンの上昇後の停止時に基板１の載置面１２ａからの離脱完了の検知動作を行うとしたが、基板１の載置面１２ａからの離脱動作に悪影響がなければ、微小のステップ上昇動作中に連続して離脱完了の検知動作を行っても良い。
　次に、基板保持装置１２の載置面１２ａにおけるそれぞれの第１突き上げピン２１および第２突き上げピン３１の配置について説明する。
　このようなプラズマ処理装置１０では、プラズマ処理の際に、基板１と載置面１２ａとを冷却することを目的として、載置面１２ａと基板１との間にＨｅガスが供給されるように構成される。そのため、載置面１２ａには、Ｈｅガスを流す、あるいは溜めておくための凹部が形成されている。このような載置面１２ａに形成された凹部１２ｂとの関係からは、図９Ａおよび図９Ｂに示すように、第１突き上げピン２１および第２突き上げピン３１の形成位置は、平面視にて、凹部１２ｂの溝部内とすることが好ましい。また、プラズマ処理中のＨｅガスによる基板１の冷却中は、凹部１２ｂ内をＨｅガスが流れ易いように突上げピンの先端高さを凹部１２ｂの底部以下とすることが望ましい。このような突き上げピンの配置を採用することにより、Ｈｅガスの漏出量を低減させることができる。
　また、載置面１２ａにおけるそれぞれの第１突き上げピン２１および第２突き上げピン３１の平面的な配置としては、様々な配置を採用することができる。略円盤形状の基板１に対して大きな荷重負荷を加えることなく、載置面１２ａより離脱のための突き上げ動作を行うという観点からは、基板１に対して負荷される突き上げ力は、より均一に負荷されることが好ましい。そのため、図２に示すように、載置面１２ａの中心をその中心とする第１の同心円Ｃ１上に等間隔にてそれぞれの第１突き上げピン２１が配置されることが好ましく、同様に、載置面１２ａの中心をその中心とする第２の同心円Ｃ２上に等間隔にてそれぞれの第２突き上げピン３１が配置されることが好ましい。さらに、載置面１２ａから離脱された基板１を基板搬送アーム４１にてその下面側から保持して搬送を行うような場合にあっては、図２、図１０に示すように、基板１と載置面１２ａとの間に基板搬送アーム４１の挿入ルートを確保するように、それぞれの第１突き上げピン２１および第２突き上げピン３１の配置を決定することが好ましい。
　なお、上記第１実施形態の説明では、載置面１２ａに複数の第１突き上げピン２１と第２突き上げピン３１が備えられ、第１突き上げピン２１と第２突き上げピン３１との段階的な突き上げ動作を行うような場合について説明したが、本第１実施形態はこのような場合についてのみ限定されるものではない。このような場合に代えて、例えば、載置面１２ａの少なくとも外周領域に複数の第１突き上げピン２１のみが備えられ、複数の第１突き上げピン２１を一体的に上昇させながら、突き上げ力を検出して、限度荷重Ｆ２を超過しないように、その突き上げストロークの制御を行って、段階的な突き上げ動作を行うような場合あるいは第１回目の突上げ動作において、突上げピンを所定の一定あるいは可変の速度で上昇させ、検知閾値Ｆ１ａが検知されたら、突き上げピンの上昇を停止させ、突き上げ力が検知閾値Ｆ１ａ以下になり、基板１が載置面１２ａより離脱完了していない場合は、第２回目の突上げ動作として再度突上げピンの上昇動作を微小のステップ上昇動作で行う場合であってもよい。このような第１突き上げピン２１のみによる突き上げ動作は、例えば、基板１が小径であるような場合、あるいは、基板１の離脱に要する時間がある程度確保できるような場合に対して有効である。
　また、上記第１実施形態では、対象物をガラス貼り付け基板１としたが、シリコンウェハ３の裏面に絶縁膜を形成したウェハ、絶縁材であるガラス板上に半導体や金属絶縁膜を形成したウェハ、あるいはガラスやシリコンウェハ３そのものを突き上げ対象物とすることもできる。シリコンウェハ３単体では、その残留静電吸着力はガラス貼り付け基板１よりも比較的小さくなる傾向にあるが、３００ｍｍ以上の大径化されたシリコンウェハ３に対しては、上記第１実施形態の突き上げ動作による載置面１２ａからの離脱方法をより有効に適用することができる。
　また、第１突き上げピン２１と第２突き上げピン３１の突き上げ動作により生じる突き上げ力を、第１ロードセル２３および第２ロードセル３３により検出して、突き上げストロークや段階的な突き上げのタイミングが制御されるような場合について説明したが、本第１実施形態はこのような場合についてのみ限定されるものではない。このような場合に代えて、例えば、第１昇降装置２２および第２昇降装置３２のモータトルクを検出する装置を用いることもできる。
　また、突き上げ動作の際に、突き上げ力を検出することなく、突き上げストロークのみを制御することによっても、上記第１実施形態の突き上げ動作を実施することが可能である。例えば、突き上げ対象物である基板１の物性や仕様等に基づいて、突き上げ力を適正な範囲に保つことができる突き上げストロークに関する時間シーケンスを実験等により作成し、この時間シーケンスを用いて突き上げストロークを制御しながら突き上げ動作を実施することができる。
　（第２実施形態）
　次に、本発明の第２実施形態について説明する。上記第１実施形態のプラズマ処理装置１０では、基板１に対するプラズマ処理が行われた後に、残留静電吸着力に抗して、基板１に損傷が生じることなく、載置面１２ａから基板１を離脱させる基板の突き上げ動作について説明を行った。本第２実施形態では、この突き上げ動作を行う前に、すなわち基板１に対するプラズマ処理を完了させた時点にて発生している残留静電吸着力を低減させることで、基板１を載置面１２ａから離脱させる方法について説明する。
　本第２実施形態について説明を行うにあたって、まず、本第２実施形態の構成および方法が適用されていないプラズマ処理装置として、本第２実施形態の比較例のプラズマ処理装置において生じる残留静電吸着保持力について図面を用いて説明する。
　図１１は、従来のプラズマ処理装置にてプラズマ処理の際に生じる基板に対する静電吸着力等の時間変化を、本第２実施形態に対する比較例として示す図である。具体的には、図１１（Ａ）は、ＥＳＣ印加電圧の時間変化を示すグラフであり、図１１（Ｂ）は、上部電極および／あるいは下部電極への電力印加の有無（すなわちエッチング等のプラズマ処理を実施しているかどうか）を示すグラフであり、図１１（Ｃ）は、ＥＳＣ印加電圧と、電極印加電力による基板の帯電とによる載置面に対する基板の静電吸着力の時間変化を示すグラフであり、図１１（Ｄ）は、基板と載置面とを冷却することを目的とした載置面と基板との間へのＨｅガスの供給の有無を示すグラフである。
　まず、図１１（Ａ）、（Ｃ）に示すように、時間Ｔａにて、載置面に基板が載置されると、ＥＳＣに電圧が印加されて静電吸着力Ｆ１１が発生され、時間区間Ｔａ－Ｔｂにて基板の吸着保持が行われる。さらに時間区間Ｔａ－Ｔｂでは、図１１（Ｄ）に示すように、基板と載置面との間にＨｅガスの供給が行われて、Ｈｅガスが圧力Ｐに保たれた状態とされる。その後、時間Ｔｂにて、図１１（Ｂ）に示すように、上部電極および／あるいは下部電極への電力印加（例えば、電力Ｗ１の印加）が開始され、時間区間Ｔｂ－Ｔｃにて基板に対するプラズマ処理が行われる。
　一方、このように時間Ｔｂにてそれぞれの電極への電力印加が開始されると、基板のガラス板などに残留電荷が蓄積されて、残留静電吸着力が生じる。図１１（Ｃ）に示すように、残留静電吸着力は時間の経過とともに増加し、例えばプラズマ処理が完了する時間Ｔｃでは、ＥＳＣによる静電吸着力Ｆ１１と残留静電吸着力の合計である合計静電吸着力が、Ｆ１２にまで増大する。すなわち、基板を確実に保持するための静電吸着力Ｆ１１よりも大きな静電吸着力Ｆ１２にて基板の保持が行われている状態となる。なお、図１１（Ｃ）では、図示ハッチング模様を付した部分が残留電荷などにより生じた残留静電吸着力となる。
　その後、時間Ｔｃにて、上部電極および／あるいは下部電極等への電極への電力供給が停止されるが、この電力供給の停止では、残留静電吸着力は減少しない。また、時間Ｔｃでは、Ｈｅガスの供給も停止され、プラズマ処理が完了する。
　プラズマ処理が完了すると、時間Ｔｄにて、ＥＳＣへの電圧印加が停止されて、ＥＳＣによる静電吸着が解除される。仮に残留静電吸着力が発生しなければ、このＥＳＣによる吸着解除に伴って、基板に対する静電吸着力がＦ１１からＦ１３にまで減少することになるが（図１１（Ｃ）点線参照）、実際には残留静電吸着力が存在するため、静電吸着力はＦ１２からＦ１４にまでしか減少しない。すなわち、ＥＳＣによる静電吸着の解除を行った後（時間Ｔｄ以降）でも、Ｆ１３よりも明らかに大きな静電吸着力（残留静電吸着力）Ｆ１４が残留することになる。このように大きな静電吸着力が残留するような場合にあっては、載置面からの基板の離脱を行うことが困難になる、あるいは離脱のための突き上げ動作の実施により基板を損傷させる等という問題が発生する可能性がある。
　特にガラス貼り付け基板が用いられるような場合にあっては、基板に反りが生じやすく（例えば山形に６００～８００μｍ程度の反りが生じやすく）、このような反りを矯正するためにも、高い電圧をＥＳＣに印加して、強い吸着力にて基板の保持を行う必要がある。例えば、一般的なウェハ単体の吸着には６００～９００Ｖ程度の電圧の印加が必要であるのに対して、ガラス貼り付け基板ではその３～４倍程度、すなわち２５００Ｖ程度の電圧の印加が必要となる。また、ガラス板は強い分極が生じる傾向にあるため、残留静電吸着力が極めて強く、載置面からの基板の適切な離脱を行うことがより困難となる。
　本第２実施形態のプラズマ処理装置および方法は、このような残留静電吸着力の残留量を低減させて、プラズマ処理完了後における載置面からの基板の離脱動作を円滑に行えるようにすることを目的とするものである。
　まず、本第２実施形態の残留静電吸着力の残留量を低減させる考え方について、図１２（Ａ）～（Ｄ）の図面（グラフ）を用いて説明する。図１２（Ａ）は、ＥＳＣ印加電圧の時間変化を示すグラフであり、図１２（Ｂ）は、ＥＳＣ印加電圧から得られるＥＳＣの静電吸着力の時間変化を示すグラフであり、図１２（Ｃ）は、電極の印加電圧による基板の帯電により生じる静電吸着力、すなわち残留静電吸着力の時間変化を示すグラフであり、図１２（Ｄ）は、図１２（Ｂ）の静電吸着力と、図１２（Ｃ）の残留静電吸着力との合計である合計吸着力の時間変化を示すグラフである。なお、時間Ｔａ、Ｔｂ、Ｔｃ、Ｔｄは、図１１と共通する。
　図１２（Ｃ）に示すように、時間Ｔｂにて、上部電極および／あるいは下部電極等の電極への電力印加（高周波電圧の印加）が開始されてプラズマ処理が開始されると、残留静電吸着力が増加して、最終的には時間ＴｄにてＦ１６にまで達する。本第２実施形態では、このような時間ＴｂからＴｄの間に残留静電吸着力の増加が生じるような場合であっても、図１２（Ｄ）に示すように、時間区間Ｔａ－Ｔｄにて合計吸着力を増加させることなく、例えばＦ１１に一定に保つというものである。
　具体的には、図１２（Ａ）および（Ｂ）に示すように、時間Ｔａにて印加電圧Ｖ１にてＥＳＣに静電吸着力Ｆ１１を発生させ、その後、時間Ｔｂから印加電圧を徐々に減少させて電圧Ｖ２とすることで、ＥＳＣへの電圧印加により生じる静電吸着力をＦ１１からＦ１５に減少させる。すなわち、高周波電圧の印加が開始された後、それに伴って発生する残留静電吸着力の増加量に応じて、ＥＳＣへの電圧の印加量を低減させている。ここで、吸着力はおおよそ（Ｆ１１－Ｆ１５）＝Ｆ１６に近い関係にある。このようにすることで、図１２（Ｄ）に示すように、残留吸着力の大きさの増加を、ＥＳＣへの電圧印加により生じる静電吸着力の減少により抑制あるいは相殺することができ、時間区間Ｔａ－Ｔｄにおける合計吸着力をほぼ一定に保つことができる。
　このように、合計吸着力がほぼ一定に保たれることで、載置面から基板を離脱させる際に残留している残留静電吸着力を低減することができ、その後に行われる離脱動作を円滑に行うことができる。なお、ＥＳＣへの電圧印加により生じる静電吸着力Ｆ１５は、例えば、その力Ｆ１５のみでは基板の確実な保持のために必要とされる力を下回るような吸着力であり、確実な保持のために必要な力の不足分を残留静電吸着力にて補うことで、合計吸着力が確実な保持のために必要な力を上回るようにしている。
　次に、このような本第２実施形態のプラズマ処理装置および方法の具体的な実施形態について図面を用いて説明する。
　まず、本第２の実施形態にかかるプラズマ処理装置５０の主要な構成の模式図を図１３に示す。本第２実施形態のプラズマ処理装置５０は、基板保持装置の構成が、上記第１実施形態のプラズマ処理装置１０とは異なっている。以下、この異なる構成を主として説明する。なお、図１３の本第２実施形態のプラズマ処理装置５０にて、図１の上記第１実施形態のプラズマ処理装置１０と同じ構成部材には同じ参照符号を付してその説明を省略する。
　図１３に示すように、プラズマ処理装置５０の基板保持装置は、載置面１２ａに載置された基板１を静電吸着力により保持するＥＳＣ５７と、このＥＳＣ５７に直流電圧（ＤＣ電圧）を印加するＥＳＣ用電源５８とを備えている。さらに基板保持装置は、ＥＳＣ用電源５８からＥＳＣ５７に印加する電圧の大きさを制御する電圧制御装置の一例である電圧制御装置５９が備えられている。この電圧制御装置５９は、制御装置９により他の構成部材の動作と関連付けられながら統括的に制御されている。具体的には、上部電極１３および／あるいは下部電極１４への電力の印加のタイミングに関連付けて、制御装置９により電圧制御装置５９が制御される。このような関連付けは、予めそれぞれの構成部材の動作を行うタイミングが設定されたプログラムを用いてシーケンス的な制御として行うことができる。なお、このようなプログラムが用いられるような場合に代えて、構成部材の動作開始／停止のタイミング信号を用いて制御されるような場合であってもよい。
　このような構成を有するプラズマ処理装置５０を用いて、基板１に対して付与される吸着力の増加を抑制しながら、基板に対してプラズマ処理を行う方法について、図１４（Ａ）～（Ｃ）に示すグラフを用いて説明する。図１４（Ａ）はＥＳＣ５７に印加される電圧の時間変化を示すグラフであり、図１４（Ｂ）は上部電極１３および／あるいは下部電極１４に印加される電力の時間変化を示すグラフであり、図１４（Ｃ）はＨｅガスの圧力の時間変化を示すグラフである。
　まず、プラズマ処理装置５０にて、載置面１２ａに基板１を載置する。その後、時間Ｔａにて、ＥＳＣ用電源５８からＥＳＣ５７に対して直流電圧が印加される。このタイミングにて印加される電圧の大きさは、例えば、そのタイミングと関連付けてプログラム等にて設定されている。このようなプログラムに基づいて電圧制御装置５９により印加電圧が制御されて、図１４（Ａ）に示すように、例えば２５００Ｖの直流電圧がＥＳＣ５７に印加される。電圧印加によりＥＳＣ５７にて電圧の大きさに比例した静電吸着力が発生して、載置面１２ａ上の基板１が吸着保持される。また、２５００Ｖという印加電圧は、ガラス貼り付け基板１に反り（あるいはたわみ）が生じている場合に、この反りを確実に矯正できるような大きさの電圧として設定されており、ＥＳＣ５７にて発生される静電吸着力により基板１の反りが矯正されるとともに、基板１の吸着保持が行われる。このように初期吸着保持にて反りの矯正が行われると、時間Ｔａ１にて印加電圧を例えば２０００Ｖに下げて、基板１の保持のための適切な静電吸着力が保たれる。また、図１４（Ｃ）に示すように、基板１と載置面１２ａとの間にＨｅガスの供給が開示され、所定の圧力Ｐに保たれる。
　次に、時間Ｔｂにて、基板１に対するプラズマ処理が開始される。具体的には、プラズマ処理容器１１内に所定のガスが供給された状態にて、上部電極１３および／あるいは下部電極１４に電力Ｗ１が印加されることによりプラズマを発生させ、基板１に対するエッチング等のプラズマ処理が開始される。
　このように、それぞれの電極１３および１４への電力の印加が開始されると、ガラス貼り付け基板１のガラス板２に電荷が蓄積されて残留静電吸着力が発生するとともに、その大きさが徐々に増加する。そのため、時間Ｔｂ１にて、電圧制御装置５９によりプログラムに基づいてＥＳＣ５７への印加電圧が、例えば、２０００Ｖから４００Ｖにまで低減される。これにより、ＥＳＣ５７にて電圧印加によって発生される静電吸着力は低減されるが、この低減量に相当する残留静電吸着力が発生しているため、合計吸着力は、ほぼ一定に保つことができるため、載置面１２ａに基板１が保持された状態が保たれて、プラズマ処理が継続される。その後、さらに時間Ｔｂ２に達すると、残留静電吸着力もさらに増加するため、この増加分を実質的に相殺するように、ＥＳＣ５７への印加電圧を、例えば４００Ｖから１００Ｖにまで低減させる。これにより、残留静電吸着力の増加にも拘わらず、基板１に対して付与される合計吸着力は増加することなく、ほぼ一定の大きさに保つことができる。
　その後、時間Ｔｃにて、上部電極１３および／あるいは下部電極１４への電力の印加が停止され、基板１に対するプラズマ処理が完了する。それとともに、Ｈｅガスの供給を停止して、Ｈｅ圧力が減少する。その後、時間Ｔｄにて、ＥＳＣ用電源５８によりＥＳＣ５７に対して、正負を反転させた電圧、例えば－３０００Ｖの電圧の印加（正負反転大電圧の印加）を行う。これにより、残留している残留静電吸着力を大幅に減少させることができる。
　その後、時間ＴｅからＴｆにかけて、上部電極１３および／あるいは下部電極１４に比較的弱い電力Ｗ２を印加して除電プラズマを発生させる。このように除電プラズマが発生された状態にて、上記第１実施形態の突き上げピン２１、３１による基板１の段階的な突き上げ動作を行う、基板１が載置面１２ａから離間される。
　本第２実施形態によれば、プラズマ処理中に生じかつ時間の経過とともに増加する残留静電吸着力の増加量に応じて、ＥＳＣ５７への印加電圧を減少させて、残留静電吸着力の増加を、ＥＳＣ５７への電圧印加により生じる静電吸着力の減少により抑制するあるいは相殺することができる。したがって、プラズマ処理中にて基板１を確実に保持するための吸着力を確保しながら、その吸着力（合計吸着力）が増加しないようにすることができるため、プラズマ処理が完了後の残留静電吸着力の残留量を低減することができる。よって、その後に基板１を載置面１２ａから離間させるための突き上げ動作を円滑かつ適正を行うことが可能となる。また、このような残留静電吸着力低減の効果は、ウェハ単体に比してその残留静電吸着力が大きくなる傾向にあるガラス貼り合わせ基板に対して特に有効である。
　なお、ＥＳＣ用電源５８からＥＳＣ５７に印加される電圧の大きさおよび印加のタイミングは、電圧制御装置５９によりプログラムに基づいてシーケンス的に制御されるが、このような電圧および印加のタイミングは、予め基板１に生じる残留静電吸着力の時間的な変化状態の測定を行い、この測定結果に基づいて決定することができる。
　また、図１４（Ａ）に示すように、ＥＳＣ５７への印加電圧の制御が、段階的（ステップダウン的）に制御されるような場合について説明したが、このような場合に代えて、連続的（リニア的）に印加電圧の制御が行われるような場合であってもよい。
　なお、以上、ＥＳＣは単極型のＥＳＣの印加電圧を説明したが、ＥＳＣが双極型の場合は、±の電圧の印加電圧となり、ＥＳＣ電極が単極の場合には、プラス電圧あるいはマイナス電圧の印加となる。
　（第３実施形態）
　次に、本発明の第３の実施形態にかかるプラズマ処理装置１０１の主要な構成を示す模式図を図１７に示す。本第３実施形態のプラズマ処理装置１０１では、プラズマ処理が施される基板として、後述するようにトレイに保持された複数枚のウェハが取り扱われる点において、上記それぞれの実施形態とは異なる構成を有している。ここでトレイに保持されて取り扱われるウェハの材質としては、例えばＬＥＤ用としてサファイヤ基板、ＧａＮ／サフィヤ基板、ＧａＮ／ＧａＮ基板、ＧａＮ／ＳｉＣ基板、ＧａＮ／Ｓｉ基板、パワーデバイス用としてＳｉＣ基板、その他にＧａＰ基板、ＺｎＯ基板、ＬｉＧａＯ２基板、βＧａＯ３基板等がある。まず、本第３実施形態のプラズマ処理装置１０１の構成について、図面を用いて説明する。なお、本第３実施形態のプラズマ処理装置１０１は、ＩＣＰ（誘導結合プラズマ）型のドライエッチング装置である。
　プラズマ処理装置１０１は、基板（例えばウェハ）１０２に対してプラズマ処理を行う処理室を構成するチャンバ（真空容器あるいはプラズマ処理容器）１０３を備える。チャンバ１０３の上端開口は石英等の誘電体からなる天板１０４により密閉状態で閉鎖されている。天板１０４上にはＩＣＰコイル（上部電極）１０５が配設されている。ＩＣＰコイル１０５にはマッチング回路１０６を介して、高周波電源（上部電極用高周波電源）１０７が電気的に接続されている。天板１０４と対向するチャンバ１０３内の底部側には、バイアス電圧が印加される下部電極としての機能及び基板１０２の保持台としての機能を有する基板サセプタ（基板保持装置の一例である）１０９が配設されている。チャンバ１０３には、隣接するロードドック室（図示せず）と連通する開閉可能な搬入出用のゲート１０３ａが設けられている。また、チャンバ１０３に設けられたエッチングガス供給口１０３ｂには、エッチングガス供給源１１２が接続されている。エッチングガス供給源１１２はＭＦＣ（マスフローコントローラ）等を備え、エッチングガス供給口１０３ｂから所望の流量でエッチングガスを供給できる。さらに、チャンバ１０３に設けられた排気口１０３ｃには、真空ポンプ等を備える真空排気装置１１３が接続されている。
　本第３実施形態では、図１８Ａから図１９Ｂに示す１個のトレイ１１５に４枚の基板１０２が収容され、トレイ１１５はゲート１０３ａを通ってロードドック室からチャンバ１０３内（処理室）に搬入される。なお、このようなトレイ１１５の搬入は、例えば、水平方向の直進移動と水平面内での回転移動が可能な搬送アームを用いて行われる。また、チャンバ１０３内には、基板サセプタ１０９を貫通し、かつ駆動装置（突き上げ装置の一例である）１１７で駆動されて昇降する複数の突き上げピン１１８が設けられている。複数の突き上げピン１１８は、例えば同心円状に等間隔にて配置されており、その上端にて、トレイ１１５の下面を突き上げるとともに、トレイ１１５を突き上げた状態にて支持することが可能となっている。トレイ１１５の搬入時には、トレイ１１５を支持した搬送アームがゲート１０３ａを通ってロードドック室からチャンバ１０３内に進入する。この際、図１において二点鎖線で示すように突き上げピン１１８は上昇位置にあり、チャンバ３内に進入した搬送アーム１１６から突き上げピン１１８の上端にトレイ１１５が移載される。この状態では、トレイ１１５は基板サセプタ１０９の上方に間隔をあけて位置している。続いて、突き上げピン１１８が図１において実線で示す降下位置に降下し、それによってトレイ１１５に保持されて取り扱われる基板（ウェハ）１０２がトレイ１１５とともに基板サセプタ１０９上に載置される。一方、プラズマ処理終了後のトレイ１１５の搬出時には、突き上げピン１１８が上昇位置まで上昇し、続いてロードドック室からチャンバ１０３内に進入した搬送アームにトレイ１１５が移載される。なお、プラズマ処理終了後の基板サセプタ１０９上からのトレイ１１５および基板１０２の離脱動作については後述する。また、図１７に示すように、駆動装置１１７には、トレイ１１５を突き上げる際に、駆動装置１１７よりそれぞれの突き上げピン１１８に付加される突き上げ力を検出するための突き上げ力検出部の一例であるロードセル１９０が備えられている。
　次に、図１８Ａから図１９Ｂを参照して、トレイ１１５について説明する。トレイ１１５は薄板円板状のトレイ本体１１５ａを備える。トレイ１１５の材質としては、例えばアルミナ（Al2O3）、窒化アルミニウム（AlN）、ジルコニア（ZrO）、イットリア（Y2O3）、窒化シリコン（SiN）、炭化シリコン（SiC）等のセラミクス材や、アルマイトで被覆したアルミニウム、表面にセラミクスを溶射したアルミニウム、樹脂材料で被覆したアルミニウム等の金属がある。Ｃｌ系プロセスの場合にはアルミナ、イットリア、炭化シリコン、窒化アルミニウム等、Ｆ系プロセスの場合には石英、水晶、イットリア、炭化シリコン、アルマイトを容射したアルミニウム等を採用することが考えられる。
　トレイ本体１１５ａには、上面１１５ｂから下面１１５ｃまで厚み方向に貫通する例えば４個の基板収容孔１１９Ａ～１１９Ｄが設けられている。基板収容孔１１９Ａ～１１９Ｄは、上面１１５ｂ及び下面１１５ｃから見てトレイ本体１１５ａの中心に対して等角度間隔で配置されている。図２０Ａ及び図２０Ｂに最も明瞭に示すように、基板収容孔１１９Ａ～１１９Ｄの孔壁１１５ｄの下面１１５ｃ側には、基板収容孔１１９Ａ～１１９Ｄの中心に向けて突出する基板支持部１２１が設けられている。本第３実施形態では、基板支持部１２１は、例えば孔壁１１５ｄの全周に設けられており、平面視で円環状である。
　個々の基板収容孔１１９Ａ～１１９Ｂにはそれぞれ１枚の基板１０２が収容される。図２０Ａに示すように、基板収容孔１１９Ａ～１１９Ｂに収容された基板１０２は、その下面１０２ａの外周縁部分が基板支持部１２１の上面１２１ａに支持される。また、前述のように基板収容孔１１９Ａ～１１９Ｄはトレイ本体１１５ａを厚み方向に貫通するように形成されているので、トレイ本体１１５ａの下面１１５ｃ側から見ると、基板収容孔１１９Ａ～１１９Ｄにより基板１０２の下面１０２ａが露出している。
　トレイ本体１１５ａには、外周縁を部分的に切り欠いた位置決め切欠１１５ｅが設けられている。前述の搬入出用の搬送アームにトレイを載置する際に、位置決め切欠１１５ｅに搬送アームの位置決め突起が嵌め込まれる。位置決め切欠１１５ｅ及び位置決め突起をロードドック室内に設けられたセンサ等で検出することにより、トレイ１１５の回転角度位置を検出できる。
　次に、図１７、図１８Ａ、図１８Ｂ、図２０Ａ、及び図２０Ｂを参照して、基板サセプタ１０９について説明する。まず、図１７を参照すると、基板サセプタ１０９は、セラミクス等からなる誘電体板（誘電体部材）１２３、表面にアルマイト被覆を形成したアルミニウム等からなり、本第３実施形態ではペデスタル電極として機能する金属板（支持部材）１２４、セラミクス等からなるスペーサ板１２５、セラミクス等からなるガイド筒体１２６、及び金属製のアースシールド１２７を備える。基板サセプタ１０９の最上部を構成する誘電体板１２３は、金属板１２４の上面に固定されている。また、金属板１２４はスペーサ板１２５上に固定されている。さらに、誘電体板１２３と金属板１２４の外周をガイド筒１２６が覆い、その外側とスペーサ板１２５の外周をアースシールド１２７が覆っている。
　図１８Ａ、図１８Ｂ、図２０Ａ、及び図２０Ｂを参照すると、誘電体板１２３は全体として薄い円板状であり、平面視での外形が円形である。誘電体板１２３の上端面は、トレイ１１５の下面１１５ｃを支持するトレイ支持面（トレイ支持部、あるいはトレイの配置領域）１２８を構成する。また、それぞれトレイ１１５の基板収容孔１１９Ａ～１１９Ｄと対応する短円柱状の４個の基板載置部１２９Ａ～１２９Ｄがトレイ支持面１２８から上向きに突出している。
　基板載置部１２９Ａ～１２９Ｄの上端面は、基板１０２の下面１０２ａが直接載置される基板載置面（基板配置領域Ｒ）１３１を構成する。また、基板載置部１２９Ａ～１２９Ｄには、基板載置面１３１の外周縁部から上向きに突出し、その上端面が基板１０２の下面１０２ａを支持する円環状突出部１３２が設けられている。また、基板載置面１３１の円環状突出部１３２で囲まれた部分には、基板載置面１３１よりも十分径が小さい円柱状突起１３３が、均一に分布するように複数個設けられている。円柱状突起１３３と円環状突出部１３２の基板載置面１３１への突出量は同一であり、円環状突出部１３２のみでなく円柱状突起１３３の上端面も基板１０２の下面１０２ａを支持する。
　図２０Ａ及び図２０Ｂを参照すると、基板載置部１２９Ａ～１２９Ｄの外径Ｄ１は、基板支持部１２１の先端面１２１ｂで囲まれた円形開口１３６の径Ｄ２よりも小さく設定されている。従って、前述の搬入時にトレイ１１５が誘電体板１２３に向けて降下すると、個々の基板載置部１２９Ａ～１２９Ｄは対応する基板収容孔１１９Ａ～１１９Ｄにトレイ本体１１５ａの下面１１５ｃ側から進入し、トレイ１１５の下面１１５ｃは誘電体板１２３のトレイ支持面（トレイの配置領域）１２８上に載置される。また、トレイ本体１１５ａの下面１１５ｃからの基板支持部１２１の上面１２１ａの高さＨ１１は、トレイ支持面１２８からの基板載置面１３１の高さＨ１２よりも低く設定している。従って、トレイ１１５の下面１１５ｃがトレイ支持面１２８上に載置された状態では、基板載置部１２９Ａ～１２９Ｄの上端の基板載置面１３１で押し上げられ、トレイ１１５の基板支持部１２１から浮き上がっている。換言すれば、トレイ１１５の基板収容孔１１９Ａ～１１９Ｄに収容され保持されて取り扱われる基板（ウェハ）１０２をトレイ１１５とともに基板サセプタ１０９上に搬入して、基板サセプタ１０９の誘電体板１２３のトレイ支持面１２８上に、トレイ１１５の下面１１５ｃを載置することにより、トレイ支持面１２８の側から上向きに突出した基板載置部１２９Ａ～１２９Ｄの上端面である基板載置面１３１の基板配置領域Ｒに、基板１０２をトレイ１１５の基板支持部１２１より浮き上がらせて受け渡すこととなる。なお、本第３実施形態においては、誘電体板１２３の上面内に、複数の基板載置部１２９Ａ～１２９Ｄが形成され、それぞれの基板載置部１２９Ａ～１２９Ｄの上面を基板載置面１３１、すなわち基板配置領域Ｒとして、それぞれの基板載置部１２９Ａ～１２９Ｄの周囲における誘電体板１２３の上面にトレイ１１５の配置領域が配置されている。
　また、図２０Ａ及び図２０Ｂに示すように、基板載置部１２９Ａ～１２９Ｄの外周面１３８と基板載置面１３１との接続部分は丸面に面取りしている。従って、基板載置部１２９Ａ～１２９Ｄの上端側では基板収容孔１１９Ａ～１１９Ｄの貫通方向から見た外径が、基板載置面１３１側からトレイ支持面１２８に向けて増大している。一方、基板載置部１２９Ａ～１２９Ｄの外周面１３８の下端側では基板収容孔１１９Ａ～１１９Ｄの貫通方向から見た外径が一定となっている。
　また、図２４に示す本第３実施形態の変形例のプラズマ処理装置２０１のように、外周側よりトレイ２１５を誘電体板１２３に対して位置決めするための円環状のガイドプレート２６７を備えても良い。ガイドプレート２６７はガイド筒体１２６の上面に固定されており、誘電体板１２３の４つの基板載置部１２９Ａ～１２９Ｄの周囲を取り囲んでいる。ガイドプレート２６７の内周面２６７ａは下面２６７ｂから上面２６７ｃに向けて拡がるテーパ面である。また、ガイドプレート２６７の厚みはトレイ２１５の厚みとほぼ同程度に設定されている。なお、図２４に示す変形例にかかるプラズマ処理装置２０１では、図１７のプラズマ処理装置１０１と同じ構成部材には、同じ参照番号を付してその説明を省略する。
　図１７を併せて参照すると、本第３実施形態の変形例では、トレイ２１５の外周面２１５ｆは下面２１５ｃから上面２１５ｂに向けて外径が拡大するテーパ面である。ガイドプレート２６７の内周面２６７ａとトレイ２１５の外周面２１５ｆのテーパ度を含む寸法及び形状は、トレイ２１５の下面２１５ｃをトレイ支持面１２８上に載置する時、ガイドプレート１６７の内周面１６７ａによりトレイ２１５の外周面２１５ｆが位置決め案内されるように設定されている。
　図２４において二点鎖線で示す上昇位置からトレイ２１５が誘電体板１２３に向けて降下すると、トレイ２１５の外周面２１５ｆがガイドプレート２６７の内周面２６７ａに案内される。基板載置部１２９Ａ～１２９Ｄがトレイ２１５の基板収容孔１１９Ａ～１１９Ｆに挿入されることにより基板収容孔１１９Ａ～１１９Ｄ内の基板１０２が誘電体板１２３の基板載置面１３１に対して位置決めされるだけでなく、基板１０２を保持したトレイ２１５自体がガイドプレート２６７により誘電体板１２３に対して位置決めされる。その結果、誘電体部材１２３の基板載置面１３１に対する基板１０２の位置決め精度がさらに向上させることができる。
　図１７を参照すると、本第３実施形態のプラズマ処理装置１０１において、誘電体板１２３の個々の基板載置部１２９Ａ～１２９Ｄの基板載置面１３１付近には単極型の静電吸着用電極（静電チャックの一例である）１４０が内蔵されている。これらの静電吸着用電極１４０は電気的に互いに絶縁されており、直流電源１４１と調整用の抵抗１４２等を備える共通の直流電圧印加機構１４３から静電吸着用の直流電圧が印加される。
　図１８Ａ、及び図１８Ｂを参照すると、個々の基板載置部１２９Ａ～１２９Ｄの基板載置面１３１には、伝熱ガス（本第３実施形態ではヘリウム）の供給孔１４４が設けられている。これらの供給孔１４４は共通の伝熱ガス供給機構１４５（図１７に図示する）に接続されている。伝熱ガス供給機構１４５は、伝熱ガス源（本第３実施形態ではヘリウムガス源）１４６、伝熱ガス源１４６から供給孔１４４に到る供給流路１４７、供給流路１４７の伝熱ガス源１４６側から順に設けられた流量計１４８、流量制御バルブ１４９、及び圧力計１５０を備える。また、伝熱ガス供給機構１４５は、供給流路１４７から分岐する排出流路１５１と、この排出流路１５１に設けられたカットオフバルブ１５２を備える。さらに、伝熱ガス供給機構１４５は、供給流路１４７の圧力計１５０よりも供給孔１４４側と排出流路１５１を接続するバイパス流路１５３を備える。個々の基板載置部１２９Ａ～１２９Ｄの基板載置面１３１とその上に載置された基板１０２の下面１０２ａとの間、詳細には基板１０２の下面１０２ａと円環状突出部１３２で囲まれた閉鎖された空間に、伝熱ガス供給機構１４５によって伝熱ガスが供給される。伝熱ガスの供給時にはカットオフバルブ１５２は閉弁され、伝熱ガス供給源１４６から供給路１４７を経て供給孔１４４へ伝熱ガスが送られる。流量計１４８と圧力計１５０で検出される供給流路１４７の流量及び圧力に基づき、後述するコントローラ１６３が流量制御バルブ１４９を制御する。一方、伝熱ガスの排出時にはカットオフバルブ１５２が開弁され、基板１０２の下面１０２ａと基板載置面１３１の間の伝熱ガスは、供給孔１４４、供給流路１４７、及び排出流路１５１を経て排気口１５４から排気される。
　金属板（下部電極）１２４には、バイアス電圧としての高周波を印加する高周波印加機構１５６が電気的に接続されている。高周波印加機構１５６は、高周波電源（下部電極用高周波電源）１５７とマッチング用の可変容量コンデンサ１５８とを備える。
　また、金属板１２４を冷却する冷却機構１５９が設けられている。冷却機構１５９は金属板１２４内に形成された冷媒流路１６０と、温調された冷媒を冷媒流路１６０中で循環させる冷媒循環装置１６１とを備える。
　図１７にのみ模式的に示すコントローラ（制御装置）１６３は、流量計１４８及び圧力計１５０を含む種々のセンサや操作入力に基づいて、高周波電源１０７、エッチングガス供給源１１２、搬送アーム、真空排気装置１１３、駆動装置１１７、直流電圧印加機構１４３、伝熱ガス供給機構１４５、高周波電圧印加機構１５６、及び冷却機構１５９を含むプラズマ処理装置１０１全体の動作を制御する。また、コントローラ１６３は、駆動装置１１７による突き上げピン１１８のトレイ１１５に対する突き上げ動作により生じる突き上げ力を、ロードセル１９０を通じて検出する突き上げ力の検出動作を制御することが可能となっている。さらに、コントローラ１６３は、駆動装置１１７を制御して、突き上げピン１１８を所望の駆動量だけ駆動させる、すなわち所望の高さまで突き上げピン１１８を上昇させることができる。
　次に、本第３実施形態のプラズマ処理装置１０１において、トレイ１１５に保持されたそれぞれの基板１０２に対して、プラズマ処理を行う方法について説明する。
　まず、トレイ１１５の基板収容孔１１９Ａ～１１９Ｄにそれぞれ基板１０２が収容される。トレイ１１５の基板支持部１２１ａで支持された基板１０２は、トレイ本体１１５ａの下面側から見ると基板収容孔１１９Ａ～１１９Ｄによりトレイ本体１１５ａの下面１１５ｃから露出している。
　次に、基板収容孔１１９Ａ～１１９Ｄにそれぞれ基板１０２が収容されたトレイ１１５が搬送アームで支持され、ロードドック室からゲート１０３ａを通ってチャンバ１０３内に搬入される。図１７において二点鎖線で示すように、トレイ１１５は基板サセプタ１０９の上方に間隔をあけて配置される。
　駆動装置１０７によって駆動された突き上げピン１１８が上昇し、搬送アームから突き上げピン１１８の上端にトレイ１１５が移載される。トレイ１１５の移載後、搬送アームはロードロック室に待避し、ゲート１０３ａが閉鎖される。
　それぞれの上端にてトレイ１１５を支持した状態の突き上げピン１１８は、図１７において二点鎖線で示す上昇位置から基板サセプタ１０９に向けて降下する。図２０Ａ及び図２０Ｂを参照すると、トレイ１１５は下面１１５ｃが基板サセプタ１０９の誘電体板１２３のトレイ支持面１２８まで降下し、トレイ１１５は誘電体板１２３のトレイ支持面１２８によって支持される。トレイ１１５がトレイ支持面１２８に向けて降下する際に、誘電体板１２３のトレイ支持面１２８の側から上向きに突出した基板載置部１２９Ａ～１２９Ｄがトレイ１１５の対応する基板収容孔１１９Ａ～１１９Ｄ内にトレイ１１５の下面１１５ｃ側から進入する。トレイ１１５の下面１１５ｃがトレイ支持面１２８に近付くのに伴い、基板載置部１２９Ａ～１２９Ｄの先端の基板載置面１３１は基板収容孔１１９Ａ～１１９Ｄ内をトレイ１１５の上面１１５ｂに向かって進む。図２０Ｂに示すように、トレイ１１５の下面１１５ｃが誘電体板１２３のトレイ支持面１２８に載置されると、個々の基板収容孔１１９Ａ～１１９Ｄ内の基板１０２は基板載置部１２９Ａ～１２９Ｄによって基板支持部１２１の上面１２１ａから持ち上げられる。詳細には、基板１０２はその下面１０２ａが基板載置部１２９Ａ～１２９Ｄの基板載置面１３１に載置され、トレイ１１５の基板支持部１２１の上面１２１ａに対して間隔をあけて上方に配置される。
　このようにトレイ１１５の基板収容孔１１９Ａ～１１９Ｄ内に基板載置部１２９Ａ～１２９Ｄが進入することにより、トレイ支持面１２８の側から上向きに突出した基板載置部１２９Ａ～１２９Ｄの上端面である基板載置面１３１に、トレイ１１５の基板支持部１２１より基板１０２を浮き上がらせて受け渡され、基板１０２は基板載置面１３１に直接載置される。従って、トレイ１１５に収容された４枚の基板１０２は、いずれも高い位置決め精度で基板載置部１２９Ａ～１２９Ｄの基板載置面１３１に載置される。また、前述のように基板載置部１２９Ａ～１２９Ｄの外周面１３８と基板載置面１３１との接続部分は丸面に面取りしているので、仮に基板収容孔１１９Ａ～１１９Ｄと基板載置部１２９Ａ～１２９Ｄの平面視での位置に微細なずれが存在している場合でも、基板載置部１２９Ａ～１２９Ｄの面取りされた部分が基板支持部１２１の先端面１２１ｂと接触する。その結果、基板載置部１２９Ａ～１２９Ｄが基板収容孔１１９Ａ～１１９Ｄ内に円滑かつ確実に挿入される。この点でも基板１０２は基板載置面１３１に対して高い位置決め精度で載置される。
　次に、誘電体板１２３のトレイ支持面１２８の側から上向きに突出した複数の基板載置部１２９Ａ～１２９Ｄにそれぞれ内蔵された静電吸着用電極１４０に対して直流電圧印加機構１４３から直流電圧が印加されて静電吸着力が発生され、個々の基板載置部１２９Ａ～１２９Ｄの基板載置面１３１の基板配置領域Ｒに受け渡された基板１０２がそれぞれ静電吸着されて保持される。基板１０２の下面１０２ａはトレイ１１５を介することなく基板載置面１３１上に直接載置されている。従って、基板１０２は基板載置面１３１に対して高い密着度で保持される。
　続いて、個々の基板載置部１２９Ａ～１２９Ｄの円環状突出部１３２と基板１０２の下面１０２ａで囲まれた空間に、供給孔１４４を通って伝熱ガス供給装置１４５から伝熱ガスが供給され、この空間にＨｅガス等の伝熱ガスが充填される。
　その後、エッチングガス供給源１１２からチャンバ１０３内にエッチングガスが供給され、真空排気装置１１３によりチャンバ１０３内は所定圧力に維持される。続いて、高周波電源１０７からＩＣＰコイル１０５に高周波電圧を印加すると共に、高周波印加機構１５６により基板サセプタ１０９の金属板１２４にバイアス電圧を印加し、チャンバ１０３内にプラズマを発生させる。このプラズマにより基板１０２がエッチングされる。本第３実施形態の例では、１枚のトレイ１１５で４枚の基板１０２を基板サセプタ１０９上に載置できるので、バッチ処理が可能である。
　エッチング中は、冷媒循環装置１６１によって冷媒流路１６０中で冷媒を循環させて金属板１２４を冷却し、それによって誘電体板１２３及び誘電体板１２３の基板載置面１３１に保持された基板１０２を冷却する。上述のように、基板１０２はその下面１０２ａがトレイ１１５を介することなく基板載置面１３１に直接載置され、高い密着度で保持されている。従って、円環状突出部１３２と基板１０２の下面１０２ａで囲まれた伝熱ガスが充填されている空間の密閉度が高く、Ｈｅガスの伝熱ガスを介した基板１０２と基板載置面１３１との間の熱伝導性が良好となる。その結果、個々の基板載置部１２９Ａ～１２９Ｄの基板載置面１３１に保持された基板１０２を高い冷却効率で冷却できると共に、基板１０２の温度を高精度で制御できる。また、個々の基板１０２毎に基板載置部１２９Ａ～１２９Ｄの円環状突出部１３２と下面１０２ａで囲まれた空間に伝熱ガスが充填される。換言すれば、伝熱ガスが充填される空間は個々の基板１０２毎に異なる。この点でも個々の基板１０２と誘電体板１２３の基板載置面１３１との熱伝導性が良好であり、高い冷却効率と高精度の温度制御を実現できる。
　また、上述したように、それぞれの基板１０２は突出して形成されたそれぞれの基板載置部１２９Ａ～１２９Ｄの基板載置面１３１に直接載置され、かつ静電吸着されるので、基板載置面１３１に対する密着度が高い。従って、基板１０２の上面の外周縁部分を誘電体板１２３に対して機械的に加熱するためのクランプリング等の部材は不要である。換言すれば、基板１０２の上面には、その中央部分だけでなく外周縁付近にもプラズマの状態が不安定化する原因となる部材が存在しない。従って、外周縁付近を含む基板１０２の表面の全領域で均一なプラズマ処理を実現できる。
　また、トレイ１１５に保持されて取り扱われる基板（ウェハ）１０２としては、例えば青色や白色のＬＥＤやＬＤは、サファイヤ基板上にＧａＮをエピ成長させた基板（ＧａＮ／サフィヤ基板）、ＧａＮ／ＧａＮ基板、ＧａＮ／ＳｉＣ基板、ＧａＮ／Ｓｉ基板やサファイヤ基板等が用いられる。これらの基板は２インチから３インチ程度の小さいサイズが主流であり、特にＧａＮ／サファイヤ基板は、基板１０２に絶縁体であるサファイヤ基板を用いるため、基板１０２を静電吸着保持するために静電吸着力の強い静電吸着用電極（ＥＳＣ電極）１４０が必要である。
　ＧａＮ／サファイヤ基板を確実に静電吸着（ＥＳＣ吸着）するとともに、基板１０２の下面１０２ａの広い範囲と基板載置部１２９Ａ～１２９Ｄの基板載置面１３１との間に基板１０２を冷却する為の伝熱ガスであるＨｅガスを充填して、基板１０２を高効率で冷却するためには、低抵抗型（体積抵抗率（２５℃）１０１０～１０１１Ω・ｃｍ）のモノポーラ（単極型）の静電吸着用電極１４０を用いて、高い電圧で印加し、微弱な数十～数百μＡ程度の漏れ電流を生じさせて、より強いクーロン力および／あるいはジョンソンテーベック力で基板を静電吸着することが好ましい。具体的には、次のように静電吸着を行うことが好ましい。
　まず、基板載置部１２９Ａ～１２９Ｄの円環状突出部１３２と基板１０２の下面１０２ａで囲まれた空間に、基板１０２を冷却する為の伝熱ガスであるＨｅガスを充填する。基板載置面１３１の円環状突出部１３２で囲まれた部分には、基板載置面１３１よりも十分径が小さい円柱状突起１３３が、均一に分布するように複数個設けられている。基板載置面１３１における円柱状突起１３３と円環状突出部１３２の突出量は実質的に同一であり、円環状突出部１３２のみでなく円柱状突起１３３の上端面も基板１０２の下面１０２ａを支持する。基板１０２の下面１０２ａに対する基板載置部１２９Ａ～１２９Ｄのそれぞれの接触面積の割合は、５～３０％、好ましくは１０～２０％である。基板１０２と基板載置面１３１との接触面積の割合が大きい程、基板１０２の静電吸着力が大きいが、伝熱ガスを充填する空間の面積が狭くなり、基板１０２の冷却能力が低下する。
　また、接触面積の割合を小さくして、静電吸着力を大きくするためには、局所的に流れる漏れ電流を大きくする方が好ましく、基板１０２の下面１０２ａへの基板載置面１３１の接触部の基板載置面１３１の円環状突出部１３２で囲まれた部分には、接触する面積の小さい島状の円柱状突起１３３が複数あるのが望ましい。また、特に、絶縁抵抗値が高いようなサファイヤやガラス等の基板を静電吸着する場合は、低抵抗値のセラミックス材で構成された基板載置部内に、単極型の静電吸着電極を用いて、高い電圧を印加することが望ましい。そうすると、低抵抗値のセラミック材で構成された基板載置部の内部に電荷の分極が起こり、基板載置面の表面と基板との間に強いクーロン力を働かせて静電吸着保持することができる。以上のことから基板載置面１３１は、基板１０２の下面１０２ａと接触する接触面積の割合を１０～２０％になるように構成した円環状突出部１３２で囲まれた部分の空間内に設けられた接触する面積の小さい島状の複数の円柱状突起１３３とするが好ましい。基板載置部１２９Ａ～１２９Ｄに内蔵された静電吸着用電極１４０と基板１０２の下面１０２ａを載置し支持する基板載置面１３１との距離は０．２ｍｍ～１．０ｍｍ、好ましくは０．３～０．８ｍｍである。静電吸着力を強くするためには、距離を短くする方がよいが、絶縁耐圧が悪くなる。より強い静電吸着力とするために印加電圧を最大３．０ＫＶとして、絶縁耐圧２６．０ＫＶ程度を確保するためには、静電吸着用電極１４０と基板１０２の下面１０２ａを載置し支持する基板載置面１３１との距離は０．３～０．８ｍｍするのが好ましい。なお、基板１０２の下面１０２ａと基板載置面１３１との間に伝熱ガスを充填する空間を形成するために、ウェハ状の基板に対応する場合は基板載置面１３１の形状を円環状の円環状突出部１３２としたが、四角状の基板に対応する場合は、四角状あるいは多角状の突出部としてもよい。上述のような場合にあっては、残留吸着力もより強いものになってしまうが、後述する基板載置面１３１の基板配置領域Ｒからの基板１０２の離脱動作を行うことで、ＧａＮ／サファイヤ基板の離脱を行うことができる。
　基板載置面１３１に対する基板１０２の位置決め精度を確保しつつ、エッチング処理中にプラズマが基板１０２の下面１０２ａ側に回り込むのを防止するためには、基板１０２の外周縁とトレイ１１５の基板収容孔１１９Ａ～１１９Ｄの孔壁１１５ｄとの間の隙間δ１が０．１～０．２mm程度、基板１０２の下面１０２ａとトレイ１１５の基板支持部１２１の上面１２１ａとの間の隙間δ２が０．２～０．３mm程度、基板載置部１２９Ａ～１２９Ｄの側壁と基板支持部１２１の先端との隙間δ３が０．５mm程度であることが好ましい。
　エッチング終了後、高周波電源１０７からＩＣＰコイル１０５への高周波電圧の印加と、高周波印加機構１５６から金属板１２４へのバイアス電圧の印加を停止する。続いて、真空排気装置１１３によりエッチングガスをチャンバ１０３内から排気する。また、伝熱ガス供給機構１４５により基板載置面１３１と基板１０２の下面１０２ａから伝熱ガスを排気する。さらに、直流電圧印加機構１４３から静電吸着用電極１４０への直流電圧の印加を停止して基板１０２の静電吸着を解除する。その後、後述するように、それぞれの突き上げピン１１８によるトレイ１１５の突き上げ動作を行うことにより、それぞれの突出した基板載置面１３１の基板配置領域Ｒからの基板１０２の離脱動作を行う。この離脱動作の詳細については、後述する。
　その後、駆動装置１１７により上昇位置にまで上昇されたそれぞれの突き上げピン１１８の上端で、それぞれの基板１０２を保持するトレイ１１５が支持された状態とされる。その後、ゲート１０３ａを通ってロードドック室からチャンバ１０３内に進入した搬送アームに、トレイ１１５が移載される。トレイ１１５は搬送アームによってロードドック室へ搬出される。これにより、トレイ１１５により保持されたそれぞれの基板１０２に対するプラズマ処理が完了する。
　次に、このようにトレイ１１５に保持された４枚の基板１０２に対するプラズマ処理を行うプラズマ処理装置１０１において、プラズマ処理が完了したそれぞれの基板１０２を基板載置面１３１から離脱させる動作について説明する。この説明にあたって、図２１Ａ～図２１Ｅにプラズマ処理装置１０１の動作の模式説明図を示し、図２２に離脱動作の手順のフローチャートを示し、図２３に突き上げピン１１８の突き上げ力（反力）および突き上げストロークの時間的な変化を表すグラフを示す。なお、図２１Ａ～図２１Ｅに示す模式説明図では、上述の変形例にかかるプラズマ処理装置２０１にて用いられるガイドプレート２６７が、プラズマ処理装置１０１にても用いられる場合を例として説明する。
　まず、直流電圧印加機構１４３から静電吸着用電極１４０への直流電圧の印加を停止して、静電吸着力による基板１０２の静電吸着を停止するとともに、チャンバ１０３の内部空間にて、それぞれの基板１０２と基板載置面１３１との間に存在する残留静電吸着力を除去するための比較的弱いプラズマである除電プラズマを発生させる（図２２のフローチャートのステップＳ１１）。図２１Ａに示すように、残留静電吸着力によりそれぞれの基板１０２は、基板載置面１３１の基板配置領域Ｒに保持された状態であるため、このような状態においては、発生された除電プラズマは、基板１０２と基板載置面１３１との間に進入することができない。
　次に、図２３（Ａ）に示す時間区分Ｔ０～Ｔ１にて、駆動装置１１７によりそれぞれの突き上げピン１１８を一体的に上昇させて、トレイ支持面１２８よりも上方に突出させる（ステップＳ１２）。その結果、図２１Ｂに示すように、トレイ１１５がそれぞれの突き上げピン１１８により突き上げられた状態とされ、トレイ１１５が、トレイ支持面１２８より持ち上げられた状態とされる。また、この状態において、それぞれの基板載置面１３１に保持された状態の基板１０２の下面の外周縁部に、トレイ１１５の基板支持部１２１の上面１２１ａが接触した状態となる。さらに、駆動装置１１７によりそれぞれの突き上げピン１１８が一体的に上昇されると、図２１Ｃに示すように、トレイ１１５全体がそれぞれの突き上げピン１１８によりさらに持ち上げられるとともに、それぞれの基板１０２の外周縁部が、トレイ１１５のそれぞれの基板支持部１２１により持ち上げられる。その結果、それぞれの基板載置面１３１の基板配置領域Ｒの外側領域Ｒ１から基板１０２が部分的に離脱される。
　ここで、図２３（Ａ）の突き上げ力の変化を示すグラフと、図２３（Ｂ）の突き上げピン１１８のストロークの変化を示すグラフとに示すように、駆動装置１１７によるそれぞれの突き上げピン１１８の突き上げ（上昇）動作は、ロードセル１９０にて検出される突き上げ力を参照しながら行われる。具体的には、基板１０２に対して間接的に付与される突き上げ力が、基板１０２に対して割れ等の損傷や跳ね等の位置ずれが生じない限度荷重であるＦ２を超えることなく、かつ２回目の突き上げ動作を開始するための基準荷重である検知閾値Ｆ１を超える荷重範囲に入るように、突き上げピン１１８の突き上げストロークが調整されて、突き上げ動作が行われる。その結果、それぞれの突き上げピン１１８の先端（上端）は、ストローク（あるいは高さ）Ｈ１に位置された状態とされる。
　このようにトレイ１１５全体がトレイ支持面１２８より上方に持ち上げられ、かつ、それぞれの基板１０２の外周縁部が突出した基板載置面１３１より離脱された状態とされることにより、チャンバ１０３の内部空間に発生されている除電プラズマＰが、トレイ１１５とトレイ支持面１２８との間に進入し、さらに進入した除電プラズマが、それぞれの基板１０２と基板載置面１３１との間に進入することができる。その結果、時間区分Ｔ１～Ｔ２にて、除電プラズマＰと接触した表面において、それぞれの基板１０２と基板載置面１３１との間に存在する残留静電吸着力が低減されて、基板載置面１３１からの基板１０２の離脱（剥離）が、基板１０２の外側から内側に向けて拡がるように促進される。
　また、この時間区分Ｔ１～Ｔ２では、ロードセル１９０による突き上げ力の検出が継続して行われ、検出された突き上げ力が検知閾値Ｆ１にまで減少したかどうかの検出が行われる（ステップＳ１３）。
　その後、時間Ｔ２にて、ロードセル１９０によって突き上げピン１１８による突き上げ力が検知閾値Ｆ１にまで減少したことが検出されると、基板１０２が基板載置面１３１より完全に離脱されていない場合（ステップＳ１４）には、駆動装置１１７による突き上げ動作が再び開始される（ステップＳ１２）。具体的には、例えば、図２３（Ａ）に示す時間区分Ｔ２～Ｔ３にて、駆動装置によりそれぞれの突き上げピン１１８を一体的にさらに上昇させる。この突き上げ動作により、それぞれの突き上げピン１１８はその先端がストロークＨ２に位置された状態とされる。
　このように、さらに突き上げピン１１８を上昇させて突き上げ動作を行うことにより、図２１Ｄに示すように、それぞれの突き上げピン１１８によりトレイ１１５全体をさらに持ち上げて、それぞれの基板１０２の外周縁部を持ち上げることができ、それぞれの基板載置面１３１の基板配置領域Ｒの内側領域Ｒ２にて基板１０２を突出した基板載置面１３１から完全にあるいは部分的に離脱させることができる。部分的に離脱されている場合には、トレイ１１５とトレイ支持面１２８との間の隙間に進入した除電プラズマＰを、基板１０２と基板載置面１３１との間にさらに進入させて、残留静電吸着力を低減させることができ、基板１０２の離脱がさらに促進される。
　この２回目の突き上げ動作により、基板１０２が基板載置面１３１より完全に離脱されていない場合には、突き上げピン１１８による突き上げ力が検知閾値Ｆ１にまで減少することを待って、時間区分Ｔ４～Ｔ５にて、再び、突き上げピン１１８による突き上げ動作が行われる。その結果、それぞれの突き上げピン１１８はその先端がストロークＨ３に位置された状態とされる。
　この３回目の突き上げ動作により、それぞれの基板１０２が基板載置面１３１よりまだ完全に離脱されていない場合には、例えば、突き上げピン１１８の突き上げ力が検知閾値Ｆ１にまで減少することを待って、時間区分Ｔ６以降にて、それぞれの突き上げピン１１８による突き上げ動作を行う。一方、図２１Ｅに示すように、それぞれの基板載置面１３１より基板１０２が完全に離脱されていることが確認されると（ステップＳ１４）、それぞれの基板１０２の基板載置面１３１からの離脱のための突き上げ動作が完了する。なお、それぞれの基板載置面１３１より基板１０２が完全に離脱されていることの確認は、例えば、ロードセル１９０にて検出される突き上げ力がそれぞれの基板１０２およびトレイ１１５の合計自重に相当する荷重となっていること、基板載置面１３１から基板１０２が離脱したことを示す離脱閾値Ｆ３以下になっていることを検出すること、および、突き上げピン１１８のストロークが所定のストロークに達していることのいずれか１つあるいは複数の組み合わせなどにより行うことができる。
　このように、トレイ１１５の保持された複数の基板１０２を、それぞれの基板載置面１３１から離脱させる場合に、同心円状に配置された複数の突き上げピン１１８を用いて、トレイ１１５全体をトレイ支持面１２８から持ち上げて、この持ち上げられたトレイ１１５のそれぞれの基板支持部１２１により、基板１０２の外周縁部を持ち上げることができる。すなわち、トレイ１１５に保持されている比較的その径が小さな複数の基板１０２を、それぞれの突き上げピン１１８により直接的に突き上げることなく、トレイ１１５を介して間接的に突き上げる（持ち上げる）ことができる。したがって、装置構成を複雑化することなく、複数の基板１０２に対する基板載置面１３１よりの離脱動作を行うことができる。また、それぞれの突き上げピン１１８によるトレイ１１５の突き上げ動作は、突き上げ力を検知しながら突き上げピン１１８の上昇動作を繰り返すというステップ動作となるため、残留静電吸着力が高い場合であっても、それぞれの基板１０２に損傷や位置ずれを生じさせることなく、基板載置面１３１からの安定した離脱を行うことができる。
　さらに、このようなトレイ１１５を介した間接的な突き上げ動作を行う際に、除電プラズマを併用することにより、除電プラズマを持ち上げられたトレイ１１５とトレイ支持面１２８との間に進入させて、この進入した除電プラズマを基板１０２の外側から内側に向けて徐々に進入させることができ、それぞれの基板１０２の離脱を促進させることができる。
　また、本第３実施形態のプラズマ処理装置１０１においても、上記第２実施形態のプラズマ処理装置５０と同様に、それぞれの基板１０２に対して付与される静電吸着力の増加を抑制しながら、それぞれの基板１０２に対するプラズマ処理を行うことができる。すなわち、プラズマ処理中において、それぞれの基板１０２が基板載置面１３１に静電吸着力により確実に吸着保持された後は、例えば、直流電圧印加機構１４３から静電吸着用電極１４０に対して印加される電圧を段階的に下げていくことで、それぞれの基板１０２を離脱させる際に存在している残留静電吸着力を低減させることができる。なお、本第３実施形態のプラズマ処理装置１０１は、このような静電吸着用電極１４０への印加電圧の段階的な制御が実施される場合のみに限られるものではない。すなわち、本第３実施形態のプラズマ処理装置１０１において、静電吸着用電極１４０への印加電圧の段階的な制御が行われることなく、それぞれの突き上げピン１１８の段階的な上昇による基板の離脱動作のみが行われるような場合であっても、それぞれの基板１０２に対する損傷等の発生を抑制しながら、基板の離脱動作を行うことができる。
　なお、上述の説明では、それぞれの突き上げピン１１８が、トレイ１１５の外周縁部を均等に突き上げることができるように同心円状に配置されている場合を例として説明したが、突き上げピンの配置としては、様々な形態を採用することが可能である。特に、本第３実施形態では、トレイ支持面１２８に静電吸着力により吸着保持されない（吸着保持され難い）材料にて形成されたトレイ１１５を突き上げることで、間接的にそれぞれの基板１０２を持ち上げるような離脱方法が採用されている。また、トレイ１１５自体は、基板１０２に比してたわみが生じにくい材料および形状にて形成されている。そのため、トレイ１１５に対して略均一な突き上げ力が付与されるようにそれぞれの突き上げピン１１８が配置されていれば良く、例えば、トレイ１１５の中央付近を突き上げるようにそれぞれの突き上げピン１１８を配置することもできる。また、トレイ１１５の径が比較的大きくなるような場合（例えば、３００ｍｍ以上の径を有する場合）にあっては、安定した突き上げ動作を行うために、外周縁部側を突き上げる突き上げピンに加えて、その内側領域を突き上げる突き上げピンを配置しても良い。
　また、上述の説明では除電プラズマの発生タイミングは、基板１０２あるいはトレイ１１５の突き上げ動作を開始する前に行うとしたが、載置面からの基板１０２の離脱に悪影響が無ければ、突き上げ動作を開始してから除電プラズマを発生されても良い。
　（第４実施形態）
　次に、本発明の第４実施形態にかかるプラズマ処理装置について説明する。本第４実施形態のプラズマ処理装置の構成を説明するに先立って、静電吸着によりウェハの保持を行う従来のウェハ保持装置の構成について説明する。
　ウェハ、例えば半導体ウェハ（Ｓｉ、化合物等により形成）に対するプラズマ処理を行うプラズマ処理装置では、処理容器内に設けられたウェハ保持装置の載置面にウェハを載置して保持した状態にて、ウェハに対するエッチング等のプラズマ処理が行われる。このようなウェハ保持装置では、一般的にＥＳＣ（Electrostatic Chuck）と呼ばれる静電チャックが載置面内に内蔵されており、静電チャックによって発生されるクーロン力および／あるいはジョンソンラーベック力による静電吸着力を用いたウェハの保持が行われている。
　このような従来のウェハ保持装置にて用いられているＥＳＣの構造について、図３３に示す模式説明図を用いて説明する。
　図３３に示すように、ウェハ保持装置の載置面内にはＥＳＣ５０１が内蔵されている。ＥＳＣ５０１は、平面的に一方の側から他方の側に延在する複数の帯状の電極により大略くし形状に形成された第１の電極５０２と、他方の側から一方の側に延在する複数の帯状の電極により大略くし形状に形成された第２の電極５０３とを備えている。また、ＥＳＣ５０１において、一方の帯状の電極の端部が、他方の帯状の電極の間に配置されるように、第１および第２の電極５０２、５０３が互いに接触することなく組み合わされた状態で配置されている。
　このような従来のＥＳＣ５０１において、載置面上に載置されたウェハの静電吸着による保持を行う際には、例えば、第１の電極５０２に正電圧を印加し、第２の電極５０３に負電圧を印加することにより静電吸着力を発生させて、発生された静電吸着力により載置面へのウェハの保持が行われる。また、このような従来のＥＳＣでは、載置面における静電吸着力を均一化させるための様々な提案がなされている（例えば、特許第３５２７８２３号公報参照。）。
　しかしながら、このような従来のウェハ保持装置では、ＥＳＣによる静電吸着を停止した後であっても、載置面とウェハに蓄積された電荷により静電吸着力（以降、「残留静電吸着力」とする。）が残留する。そのため、残留静電吸着力により、載置面からウェハを離脱することが阻害されるという問題がある。
　特に、ウェハが単なる半導体ウェハ単体ではなく、ガラス板貼り付け構造を有する基板であるような場合には、ウェハ単体が取り扱われるような場合と比して、その残留静電吸着力は大きくなる。そのため、ガラス板貼り付け構造を有する基板が取り扱われる場合には、載置面からの基板の離脱がさらに困難となる。
　また、載置面からのウェハや基板の離脱動作としては、ＥＳＣによる静電吸着を解除した後、例えば、載置面から複数の突き上げピンを一体的に上昇させることにより行われる方法が多く採用されている。しかしながら、大きな残留静電吸着力が残存している状態で、このような突き上げピンによる基板等の突き上げ動作が行われると、基板において割れ等の損傷が生じる場合や、基板が載置面から離脱される時に、基板が飛び跳ねること等による位置ずれが生じる場合がある。
　本第４実施形態のプラズマ処理装置は、ＥＳＣに採用されている構造的および機能的特徴によって、このような問題を解決するものである。
　本第４実施形態にかかるプラズマ処理装置３１０の主要な構成を示す模式図を図２５に示す。本実施形態のプラズマ処理装置３１０には、絶縁材料であるガラス板３０２上に、ウェハ、例えば半導体ウェハの一例であるシリコンウェハ（Ｓｉおよびその化合物等により形成された半導体ウェハ）３０３が貼付材３０４を介して貼り付けられたガラス貼り付け構造を有するガラス貼り付け基板３０１（以降、「基板３０１」とする。）が、プラズマ処理の対象物として取り扱われる。ここで、シリコンウェハ３０３としては、例えば２５～４００μｍ、特に５０～２００μｍの厚さを有するものが用いられる。ガラス基板３０２としては、例えば３００～５００μｍ、特に４００μｍ程度の厚さを有するものが用いられる。また、貼付材３０４としては、例えばレジストや粘着剤あるいは粘着シートが用いられる。このような基板３０１のシリコンウェハ３０３に対して、所定のプラズマ処理を施すことにより、イメージセンサ等のデバイスが製造される。また、基板３０１は、例えば直径２００ｍｍの円盤形状を有している。
　図２５に示すように、プラズマ処理装置３１０は、その内部空間（プラズマ処理空間）にて所定のプラズマ処理が行われるプラズマ処理容器３１１と、プラズマ処理容器３１１内に設置され、基板３０１のガラス板３０２側が載置される載置面３０５ａを有する載置部材の一例である載置台３０５を備え、載置面３０５ａに載置された基板３０１に対して、静電吸着による保持を行う基板保持装置３１２とを備えている。さらに、図２５に示すように、プラズマ処理容器３１１の内側上部には上部電極３１３が設置され、基板保持装置３１２の内部には下部電極３１４が設置されている。上部電極３１３には、上部電極用高周波電源３１５が接続されており、下部電極３１４には下部電極用高周波電源３１６が接続されている。さらに、基板保持装置３１２の載置台３０５の内部、すなわち載置面３０５ａの内部には、静電吸着を行うための静電チャックの一例であるＥＳＣ３３０が内蔵されており、ＥＳＣ３３０にはＥＳＣ用電源（静電チャック用電源の一例である。）が接続されている。なお、ＥＳＣ３３０およびＥＳＣ用電源の詳細については後述する。
　このような構成のプラズマ処理装置３１０では、基板保持装置３１２の載置面３０５ａに基板３０１を載置させて、ＥＳＣ３３０の静電吸着により基板３０１の保持を行った後、プラズマ処理容器３１１の内部を所定の圧力に保持しながら所定のプラズマ処理用ガスを供給して充填する。その後、上部電極用高周波電源３１５より上部電極３１３への電圧印加を行うとともに、下部電極用高周波電源３１６より下部電極３１４への電圧印加を行って、プラズマを発生させ、基板３０１のシリコンウェハ３０３に対するプラズマ処理を行う。プラズマ処理が完了すると、それぞれの高周波電源３１５、３１６による電圧印加を停止し、プラズマ処理容器３１１内のガスを排気して、基板３０１に対するプラズマ処理が完了する。それとともに、ＥＳＣ用電源によるＥＳＣ３３０への電力供給が停止され、ＥＳＣ３３０による基板３０１に対する静電吸着が解除される。
　次に、プラズマ処理装置３１０において、載置面３０５ａと基板３０１との間に存在する残留静電吸着力に抗して、プラズマ処理が完了した基板３０１を載置面３０５ａから離脱させるために備えられている構成について説明する。ここで、基板保持装置３１２の載置面３０５ａの模式平面図を図２６に示す。
　図２５および図２６に示すように、基板保持装置３１２には、載置面３０５ａの基板配置領域Ｒの外縁近傍の領域に配置された複数の突き上げピン３２１と、これらの突き上げピン３２１を載置面３０５ａより一体的に昇降させて載置面３０５ａより突出させるあるいは載置面３０５ａ内に格納させるように動作させる昇降装置３２２とを有する突き上げ装置３２０が備えられている。図２６に示すように、４本の突き上げピン３２１が、載置面３０５ａの基板配置領域Ｒの中心をその中心とする一つの円である同心円Ｃ１の円周上に、例えば等間隔にて配置されている。なお、それぞれの突き上げピン３２１が配置される同心円Ｃ１は、基板配置領域Ｒ内でかつ載置面３０５ａに載置される基板３０１の縁部およびその近傍の領域、あるいは載置面３０５ａに載置される基板３０１の半径の１／２以上の基板３０１の外周側に位置する領域に位置される。
　また、図２５に示す本実施形態のプラズマ処理装置３１０では、図２６に示すように、載置面３０５ａ全体が基板３０１に対する基板配置領域Ｒとなっているが、このような場合に代えて、載置面の一部が基板配置領域として設定されるような場合であってもよく、あるいは載置面３０５ａより基板配置領域Ｒが大きく設定されているような場合であってもよい。載置面３０５ａより基板配置領域Ｒが小さい場合には、基板３０１の周縁部におけるプロセス特性（例えば、エッチングレート等）の均一性が向上するが、載置面３０５ａに備えたＥＳＣ３３０の電極が基板配置領域Ｒよりも大きい場合には、ＥＳＣ３３０の電極がプラズマにさらされ、その寿命が短くなる場合がある。これに対して、載置面３０５ａより基板配置領域Ｒが大きい場合には、載置面３０５ａに備えたＥＳＣ３３０の電極が基板３０１の周縁よりも小さくなるため、プラズマにさらされるという問題は生じないが、基板３０１の周縁部におけるプロセス特性が不均一となる場合がある。
　また、図２５に示すように、プラズマ処理装置３１０には、昇降装置３２２による突き上げピン３２１の昇降動作、上部電源用高周波電源３１５による電圧印加動作、下部電源用高周波電源３１６による電圧印加動作、およびＥＳＣ用電源によるＥＳＣ３３０への電圧印加動作を、互いの動作を関連づけながら制御する制御装置３０９が備えられている。さらに制御装置３０９は、昇降装置３２２を通じて、突き上げピン３２１の載置面３０５ａよりの突き上げ量（ストローク）を検出することが可能となっている。
　次に、プラズマ処理装置３１０において、静電吸着力により基板３０１を載置面３０５ａに確実に保持しながら、載置面３０５ａと基板３０１との間に存在する残留静電吸着力を低減させることを可能とするＥＳＣ３３０の構成について説明する。ＥＳＣ３３０の電極の配置構成の模式平面図を図２７に示す。
　図２７に示すように、ＥＳＣ３３０は、載置台３０５の載置面３０５ａの内部（下方）に配置された複数の双極電極を備えている。具体的には、正電圧が印加される第１正極部３３１ａと、負電圧が印加される第１負極部３３１ｂとが一対に構成された第１双極電極３３１と、正電圧が印加される第２正極部３３２ａと、負電圧が印加される第２負極部３３２ｂとが一対に構成された第２双極電極３３２とが、ＥＳＣ３３０の電極として備えられている。第１正極部３３１ａは、帯状の電極が環状に形成された構成を有しており、その環状の中心が載置面３０５ａおよび／あるいは基板配置領域Ｒの中心ｍと一致するように、載置面３０５ａの外縁近傍に配置されている。第１負極部３３１ｂも、第１正極部３３１ａと同様に、帯状の電極が環状に形成された構成を有しており、その環状の中心が中心ｍと一致するように、第１正極部３３１ａの内縁から所定の距離だけ離間した状態で、第１正極部３３１ａよりも内側に配置されている。さらに、帯状の電極が環状に形成された構成を有する第２正極部３３２ａが、その中心を中心ｍと一致させるとともに、第１負極部３３１ｂの内縁から所定の距離だけ離間した状態で、第１負極部３３１ｂよりも内側に配置されている。また、さらに、第２正極部３３２ａよりも内側には、帯状の電極が環状あるいは円状に形成された構成を有する第２負極部３３２ｂが、その中心を中心ｍと一致させるとともに、第２正極部３３２ａの内縁から所定の距離だけ離間した状態で配置されている。各々の帯状の電極（第１正極部３３１ａ等）の帯状の幅は、個々の電極においてそれぞれに一定の最適な幅に形成されている。ただし、このような場合に代えて全ての帯状の電極において帯状の幅が同じ寸法にて形成されているような場合であってもよい。同様に、隣接する帯状の電極間の所定の離間距離は、個々の電極間において最適な寸法に設定されている。なお、第１双極電極３３１および第２双極電極３３２が環状に形成されるような場合に代えて、例えば、帯状の部分円弧状に形成された電極を複数個、環状に配列させて形成されるような場合であっても良い。
　ここで、図２５に示すＥＳＣ３３０の構成を、詳細に示す模式図を図３４に示す。図３４に示すように、第１正極部３３１ａおよび第１負極部３３１ｂにより構成された第１双極電極３３１には、第１双極電極用電源３３３が電気的に接続されている。具体的には、第１正極部３３１ａの正電圧を印加して、第１負極部３３１ｂに負電圧を印加可能なように、第１双極電極用電源３３３が接続されている。同様に、第２正極部３３２ａおよび第２負極部３３２ｂにより構成された第２双極電極３３２には、第２双極電極用電源３３４が電気的に接続されている。具体的には、第２正極部３３２ａの正電圧を印加して、第２負極部３３２ｂに負電圧を印加可能なように、第２双極電極用電源３３４が接続されている。なお、本実施形態では、第１双極電極用電源３３３および第２双極電極用電源３３４が、ＥＳＣ用電源、すなわち静電吸着用電源の一例を構成している。
　ここで双極電極に電圧を印加させることにより、静電吸着力を発生させて、基板３０１を保持する原理について、図２８の模式図を用いて説明する。図２８に示すように、第１双極電極３３１において、第１正極部３３１ａに正電圧を印加するとともに、第１負極部３３１ｂに負電圧を印加すると、載置面３０５ａ上に載置された基板３０１の表裏面において誘電分極が生じる。これより、載置面３０５ａに面する基板３０１の上面側の面である基板３０１の表面において、第１正極部３３１ａと対向する基板３０１の表面が正電荷に帯電し、第１負極部３３１ｂと対向する基板３０１の表面が負電荷に帯電され、その反対側の面である基板３０１の裏面では、逆の電荷に帯電された状態となる。このように基板３０１において誘電分極が生じることにより、第１正極部３３１ａと第１負極部３３１ｂとの間には、ジョンソンベッカー力Ｆと称されるクーロン力Ｆが生じ、このクーロン力Ｆにより基板３０１が載置面３０５ａに対して保持された状態となる。第２双極電極３３２においても電圧を印加することにより、同様にジョンソンベッカー力Ｆが生じて、基板３０１が載置面３０５ａに保持される。
　また、図２５に示すように、プラズマ処理装置３１０には、第１双極電極用電源３３３から第１双極電極３３１に印加される電圧の大きさおよびタイミングを制御するとともに、第２双極電極用電源３３４から第２双極電極３３２に印加される電圧の大きさおよびタイミングを制御するＥＳＣ用の電圧制御装置３０８が備えられている。この電圧制御装置３０８は、第１双極電極用電源３３３による印加電圧の大きさおよびタイミングと、第２双極電極用電源３３４による印加電圧の大きさおよびタイミングとを互いに異ならせるように制御することが可能となっている。なお、電圧制御装置３０８は、他の構成装置と同様に制御装置３０９により統括的に制御される。
　次に、このような構成のプラズマ処理装置３１０にて、基板保持装置３１２の載置面３０５ａに載置された基板３０１に対して、プラズマ処理を行い、その後、載置面３０５ａから離脱させる方法について説明する。この説明にあたって、具体的な手順のフローチャートを図２９に示し、第１双極電極３３１および第２双極電極３３２への印加電圧の大きさと印加のタイミングを示すグラフを図３０（Ａ）および（Ｂ）に示す。また、プラズマ処理を実施するために上部電極３１３および／または下部電極３１４への電力印加のタイミングを示すグラフを図３０（Ｃ）に示し、さらに、基板外縁付近領域および基板中央付近領域の静電吸着力の大きさの変化を示すグラフを図３０（Ｄ）および（Ｅ）に示す。なお、以降に説明するそれぞれの手順における動作は、プラズマ処理装置３１０が備えるそれぞれの構成装置が、制御装置３０９により制御されることにより行われる。
　まず、図２９のフローチャートのステップＳ２１において、プラズマ処理装置３１０のプラズマ処理容器３１１内に基板３０１を搬入して、基板３０１を載置面３０５ａ上に載置する。その後、電圧制御装置３０８によりＥＳＣ３３０用の第１双極電極用電源３３３および第２双極電極用電源３３４が制御されて、第１双極電極用電源３３３により第１双極電極３３１に電圧が印加されるとともに、第２双極電極用電源３３４により第２双極電極３３２に電圧が印加される（ステップＳ２２）。
　具体的には、図３０のグラフに示すように、時間Ｔ１において電圧印加が開始され、載置面３０５ａにおいて外周側に位置される第１双極電極３３１には、例えば２５００Ｖ（±２５００Ｖ）の電圧が印加されるとともに、載置面３０５ａにおいて内周側に位置される第２双極電極３３２には、例えば２５００Ｖ（±２５００Ｖ）の電圧が印加される。この印加される２５００Ｖという電圧は、後述するプラズマ処理を行っている間に印加され続ける電圧よりも比較的大きな電圧として印加される。この電圧の印加により、載置面３０５ａにおいて静電吸着力が生じ、例えば単に載置された状態では、基板３０１に反りやたわみが生じているような場合には、静電吸着力により反りやたわみが矯正された状態で、基板３０１が載置面３０５ａに静電吸着保持される（ステップＳ２３）。
　その後、図３０（Ｃ）のグラフに示すように、上部電極３１３および下部電極３１４への電圧印加が、時間Ｔ２において開始されて、載置面３０５ａに保持された状態の基板３０１に対するプラズマ処理が行われる（ステップＳ２４）。
　ガラス板３０２にウェハが張り合わされたガラス貼り合わせ基板である基板３０１が用いられる本実施形態においては、プラズマ処理完了後も静電吸着力として残留静電吸着力が強く残留する。このように残留静電吸着力が強く残留している状態にて、載置面３０５ａからの基板３０１の離脱が複数の突き上げピンを一体的に上昇させて、基板３０１の外縁付近領域を突き上げることにより行われる場合、複数の突き上げピンにより基板３０１の載置面３０５ａより離脱し始めている基板３０１の外縁付近領域に比して中央付近領域は、基板３０１と載置面３０５ａの間に大きな残留静電吸着力が残存しているため、載置面３０５ａからの離脱が困難となる。これに対し、基板３０１全体のＥＳＣ３３０による静電吸着力を下げると、基板３０１の裏面を載置面３０５ａ側よりＨｅガスにて冷却する場合などでは特に、基板３０１の外縁からのＨｅガスのリーク量が大きくなり、基板のプラズマ処理品質が低下してしまう。このため、載置面３０５ａから基板３０１の離脱性が基板の外縁付近領域に比して低い中央付近領域に対し、載置面３０５ａからの離脱性向上の為に相対的に残留吸着力低減させるようにすることが好ましい。すなわち、基板３０１の中央付近領域の静電吸着力は、外縁付近領域に対して付与される静電吸着力よりも相対的に低く設定された状態で、載置面３０５ａ上での基板３０１の静電吸着保持を行うのが好ましい。
　このような観点から、本実施形態では、時間Ｔ１から時間Ｔ３にまで達すると、電圧制御装置３０８によりそれぞれのＥＳＣ３３０用の双極電極用電源３３３、３３４が制御されて、印加されている電圧が低減される（ステップＳ２５）。具体的には、第１双極電極用電源３３３から第１双極電極３３１に対して印加される電圧が、２５００Ｖから２０００Ｖにまで低減されるとともに、第２双極電極用電源３３４から第２双極電極３３２に対して印加される電圧が、２５００Ｖから１５００Ｖにまで低減される。すなわち、載置面３０５ａおよび／あるいは基板配置領域Ｒの中央付近領域に位置される第２双極電極３３２への印加電圧が、載置面３０５ａおよび／あるいは基板配置領域Ｒの外周側に位置される第１双極電極３３１への印加電圧よりも小さくなるように、それぞれの印加電圧が制御される。その結果、載置面３０５ａおよび／あるいは基板配置領域Ｒの中央付近領域におけるＥＳＣ３３０の基板３０１に対する静電吸着力Ｆ２２は、載置面３０５ａおよび／あるいは基板配置領域Ｒの外周側の静電吸着力Ｆ２１よりも低くされる。ここで、基板３０１の「外縁付近領域」とは、載置面３０５ａに対する基板３０１の少なくとも基板配置領域Ｒを含み、かつ載置面３０５ａに載置される基板３０１の縁部および／あるいはその近傍の領域、あるいは載置面３０５ａに載置される基板３０１の半径の１／２以上の基板３０１の外周側に位置する領域に位置されるものであり、基板３０１の「中央付近領域」とは、基板３０１の外縁付近領域に対し、基板３０１の中心側に位置する領域と定義する。
　このように、その中央付近領域と外縁付近領域とで大きさを異ならせて発生されたＥＳＣ３３０による静電吸着力により、プラズマ処理中に基板３０１が載置面３０５aとの間で受ける残留吸着力を含めた相対静電吸着力を基板３０１の外縁付近領域とその中央付近領域において異ならせて低減させることが可能である。これによりプラズマ処理後の基板３０１の載置面３０５aから離脱前の基板３０１が載置面３０５aとの間で受けている中央付近の残留吸着力を相対的に低減することができる。ここで、プラズマ処理中に基板３０１の中央付近領域の静電吸着力は、外縁付近領域に対して付与される静電吸着力よりも少なくとも相対的に低く設定された状態で、載置面３０５ａ上での基板３０１の静電吸着保持を行うとしたが、プラズマ処理前であっても、プラズマ処理品質に基板３０１のそりや温度等による問題がなければ、基板３０１の中央付近領域の静電吸着力を外縁付近領域に対して付与される静電吸着力よりも相対的に低く設定あるいは切り替えを行っても良い。なお、プラズマ処理実施のための詳細手順については、上述したため、ここでは省略する。
　図３０のグラフの時間Ｔ４にて、基板３０１に対するプラズマ処理が完了すると、それぞれの双極電極用電源３３３、３３４からＥＳＣ３３０の双極電極３３１、３３２への電圧の印加が停止される（ステップＳ２６）。このように電圧印加が停止されても、図３０（Ｄ）、（Ｅ）のグラフの時間Ｔ４においては、基板３０１と載置面３０５ａとの間に存在する残留吸着力として、基板３０１の中央付近領域は、外縁付近領域の残留吸着力Ｆ２３に比して低減された残留静電吸着力Ｆ２４となっている。
　その後、プラズマ処理容器３１１の内部空間にて、基板３０１と載置面３０５ａとの間に存在する残留静電吸着力Ｆ２３、Ｆ２４を除去するための比較的弱いプラズマである除電プラズマを発生させる（ステップＳ２７）。例えば、プラズマ処理容器３１１の内部空間に、シリコンウェハ３０３に対するプラズマ処理（例えばエッチング等）が進行しない不活性ガス（Ａｒ、Ｎ２、Ｏ２等）を供給した状態にて、上部電極３１３および／あるいは下部電極３１４に電圧を印加することにより、除電プラズマＰが発生される。ただし、残留静電吸着力により基板３０１は載置面３１２ａに保持された状態であるため、このような状態においては、除電プラズマＰは基板３０１と載置面３１２ａとの間に進入することが困難である。なお、本実施形態では、上部電極３１３、上部電極用高周波電源３１５、下部電極３１４、下部電極用高周波電源３１６、および図示しないガス供給装置が、除電プラズマ発生部の一例を構成している。
　次に、図３１のプラズマ処理得装置３１０の模式図に示すように、突き上げ装置３２０の昇降装置３２２により４本の突き上げピン３２１を一体的に上昇させて、載置面３０５ａよりも上方に突出させる（ステップＳ２８）。その結果、図３１に示すように、基板３０１の外周部分がそれぞれの突き上げピン３２１により突き上げられた状態とされ、載置面３０５ａの基板配置領域Ｒの外縁付近領域において基板３０１が部分的に離脱される。すなわち、基板３０１の縁部が載置面３０５ａから離脱した状態とされる。
　このように基板３０１の縁部が載置面３０５ａより離脱された状態とされることにより、プラズマ処理容器３１１の内部空間に発生されている除電プラズマＰが、基板３０１の外周側より基板３０１と載置面３０５ａとの間に進入することができる。その結果、図３０のグラフの時間区分Ｔ４～Ｔ５にて、除電プラズマＰと接触した表面において、基板３０１と載置面３０５ａとの間に存在する残留静電吸着力が低減されて、載置面３０５ａからの基板３０１の離脱（剥離）領域が、基板３０１の外側から内側に向けて拡がるように促進される。
　その後、例えばこのような複数の突き上げピン３２１による一体的な上昇が再度実施されることなどにより、除電プラズマＰが、ＥＳＣ３３０の第２双極電極により相対的に残留吸着力が予め低減されている基板３０１と載置面３０５ａとの間における中央付近領域にまで達し、中央付近の残留静電吸着力も取り除かれて、基板３０１が載置面３０５ａから離脱する（ステップＳ２９、時間Ｔ５）。
　本実施形態のプラズマ処理装置３１０によれば、基板保持装置３１２の載置台３０５の載置面３０５ａに内蔵されているＥＳＣ３３０が、同心円状に配置された環状かつ帯状の複数の双極電極３３１、３３２により構成されていることにより、基板３０１の中心を基準として偏りのない静電吸着力を発生することができ、安定した基板の静電吸着保持を行うことができる。
　さらに、載置面３０５ａにおいて、同心円の中心側に配置される第２双極電極３３２に対して第２双極電極用電源３３４から印加される電圧が、外周側に配置される第１双極電極３３１に対して第１双極電極用電源３３３から印加される電圧よりも小さくなるように、それぞれの印加電圧の大きさが制御されることにより、基板３０１の中央付近領域にて生じる静電吸着力を、基板３０１の外縁付近領域にて生じる静電吸着力よりも小さくすることができる。載置面３０５ａ上に載置された基板３０１は、外縁付近領域にてそれぞれの突き上げピン３２１により突き上げられるため、基板３０１の外縁付近領域では、比較的容易に載置面３０５ａからの局所的な離脱を行うことができる。さらに、外縁付近領域にて局所的に離脱された基板３０１に対しては、基板３０１と載置面３０５ａとの間に、除電プラズマＰを接触的に導くことができるため、基板３０１の外縁から中央付近領域に向けて基板３０１の離脱範囲を拡げることができる。特に、本実施形態のように、基板３０１の中央付近領域の静電吸着力を比較的小さく制御していることにより、このような除電プラズマＰの導入による離脱効果を効果的に得ることができる。それとともに、それぞれの突き上げピン３２１による基板３０１の外縁付近領域の突き上げ動作によって基板３０１が離脱する範囲を、基板３０１の中央付近領域に向けて拡大することができる。
　したがって、通常のシリコンウェハよりも残留静電吸着力が高いという特徴を有するガラス貼付構造の基板１に対して、損傷や位置ずれを生じさせることなく、載置面３０５ａからの安定した離脱を行うことができる。
　また、基板３０１はガラス貼り付け構造を有しているため、反りやたわみが生じているような場合もある。そのため、載置面３０５ａに基板３０１を載置して静電吸着力を付与する際に、比較的高い電圧（プラズマ処理中において印加される電圧と比して高い電圧）を、それぞれの双極電極３３１、３３２に印加することにより、比較的高い静電吸着力を発生させて、基板３０１の反りやたわみを矯正して取り除くことができる。このような反りやたわみの矯正を行った後、基板３０１の保持のために必要な程度にまで印加電圧を下げるとともに、基板３０１の中央付近領域と外縁付近領域にて付与される静電吸着力を個別に制御することにより、載置面３０５ａへの基板３０１の確実な保持（反りやたわみが矯正された状態での保持）を実現しながら、残留静電吸着力を低減させて、載置面からの基板の安定した離脱を行うことができる。
　このようなプラズマ処理装置３１０では、プラズマ処理の際に、基板３０１と載置面３０５ａとを冷却することを目的として、載置面３０５ａと基板３０１との間にＨｅガスが供給されるように構成される。そのため、載置面３０５ａには、Ｈｅガスを流す、あるいは留めておくための凹部３０５ｂが形成されている。このような載置面３０５ａに形成された凹部３０５ｂとの関係から、図３２に示すように、平面視にて凹部３０５ｂの溝部内に突き上げピン３２１を配置することが好ましい。また、プラズマ処理中のＨｅガスによる基板３０１の冷却中は、凹部３０５ｂ内をＨｅガスが流れ易いように突き上げピン３２１の先端高さを凹部３０５ｂの底部以下とすることが望ましい。このような突き上げピンの配置を採用することにより、Ｈｅガスの漏洩量を低減させることができる。なお、この凹部３０５ｂは、例えば深さｄが１００μｍにて形成される。
　また、このようにプラズマ処理の際にＨｅガスが用いられるため、基板３０１の縁部と載置面３０５ａとの間からは、Ｈｅガスが漏洩しないように（あるいは漏洩量を少なくするように）、静電吸着力により確実な保持を行うことが好ましい。そのため、本第４実施形態では、図２７に示すように、載置面３０５ａの最外周に第１双極電極３３１の第１正極部３３１ａを配置している。プラズマ処理中では基板３０１はマイナスに帯電する為、正極部の方が基板３０１とＥＳＣ電極の電位差が大きくなるので、正極部にて生じる静電吸着力は、負極部にて生じる静電吸着力よりも大きいため、第１双極電極３３１にて第１負極部３３１ｂよりも外周側に第１正極部３３１ａを配置することにより、基板３０１の外縁をより確実に保持することができる。
　本第４実施形態では、載置面３０５ａにおいて外周側に配置されている第１双極電極３３１に対して第１双極電極用電源３３３により電圧を印加し、中心側に配置されている第２双極電極３３２に対して第２双極電極用電源３３４により電圧を印加して、それぞれの双極電極３３１、３３２に印加される電圧を制御するような場合について説明したが、本実施形態はこのような場合についてのみ限定されるものではない。このような場合に代えて、例えば、１台の共通の双極電極用電源を用いて、この共通の電源からの電圧を分岐して、それぞれの双極電極に電圧を印加して、分岐比率を可変することにより印加される電圧を可変させるような構成を採用することもできる。具体的には、図３５の模式図に示すＥＳＣ４３０のように、１台の双極電極用電源４３３を用いて、第１双極電極３３１の第１正極部３３１ａおよび第１負極部３３１ｂと、第２双極電極３３２の第２正極部３３２ａおよび第２負極部３３２ｂとに、電源４３３からの回路を分岐して、第２双極電極３３２への回路の途中に、第２双極電極３３２に印加される電圧を、第１双極電極３３１に印加される電圧とは異なるように制御可能な分岐比率調整部４３４を設けるような構成を採用することもできる。このように共通の電源４３３を用いれば、装置コストを低減することができる。
　また、載置面３０５ａの外縁付近領域と中央付近領域とで発生される静電吸着力の大きさを相違させるように制御する手段は、第１双極電極３３１と第２双極電極３３２とに印加される電圧の大きさを異ならせる手段のみに限られるものではない。このような手段に代えて、例えば、載置面３０５ａの外周側に配置される第１双極電極の面積を大きくし、中心側に配置される第２双極電極の面積を小さくすることにより、中心側の静電吸着力を外周側の静電吸着力よりも小さくすることができる。また、各々の双極電極から載置面３０５ａまでの距離を相違させることによっても静電吸着力の大きさを異ならせることができる。具体的には、第２双極電極から載置面３０５ａまでの距離を、第１双極電極から載置面３０５ａまでの距離よりも遠くすることにより、中心側の静電吸着力を外周側の静電吸着力よりも小さくすることができる。これらの手段の中では、内外における静電吸着力を所望の大きさに可変できるという点において、印加電圧の大きさを可変させる手段が利点を有する。
　上記第４実施形態では、同心円上に配置された複数の突き上げピン３２１が一体的に上昇されて基板３０１の外縁付近領域に対し突き上げる方法が用いられる場合を例として説明したが、このような突き上げピン３２１の動作制御方法としては、様々な方法を適用することができる。例えば、突き上げ装置３２０に突き上げピン３２１による基板３０１の突き上げに伴って生じる荷重を検出するロードセルを備えさせて、ロードセルにより検出された荷重の大きさに基づいて、突き上げピン３２１による突き上げストロークや動作回数を制御することもできる。また、このようなロードセルにより検出される荷重に基づいて、基板３０１が載置面３０５ａから離脱したことを検出することもできる。また、突き上げピンの配置は、１つの同心円上に配置される場合のみに限られず、複数の同心円上に分けて配置されるような構成を採用することもできる。
　また、上記第４実施形態では、円形状の基板を前提として、それぞれの双極電極が、同心円上に配置された環状あるいは円状の電極であるような場合について説明したが、双極電極の形状としては、その他様々な形態を採用することができる。例えば、基板の載置面への保持、離脱、およびプラズマ処理品質に問題が生じなければ、双曲電極の形態として、三角形状や四角形状などの多角形状の形態が採用されるような場合であってもよい。
　なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。例えば、上記第４実施形態のＥＳＣの構成を、上記第１～第３実施形態のプラズマ処理装置の構成に組み合わせて採用することもできる。
　本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
　２００８年５月３０日に出願された日本国特許出願Ｎｏ．２００８－１４２３３８号の明細書、図面、及び特許請求の範囲の開示内容、２００８年５月３０日に出願された日本国特許出願Ｎｏ．２００８－１４２３４１号の明細書、図面、及び特許請求の範囲の開示内容、２００８年８月１２日に出願された日本国特許出願Ｎｏ．２００８－２０７６９４号の明細書、図面、及び特許請求の範囲の開示内容、および２００９年３月１１日に出願された日本国特許出願Ｎｏ．２００９－０５８３７５号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。

Claims (13)

  1. 　基板に対してプラズマ処理を行うプラズマ処理容器と、
    　プラズマ処理容器内に設けられた基板の載置面を有し、載置面の基板配置領域に載置された基板に対して静電吸着により保持を行う基板保持装置と、
    　載置面に配置された基板の少なくとも外周縁部を、載置面から上方に直接的または間接的に持ち上げるように、複数の突き上げピンを昇降させて基板を突き上げる突き上げ装置と、
    　突き上げ装置の複数の突き上げピンによる基板の突き上げの際に生じる突き上げ力を検出する突き上げ力検出部と、を備え、
    　プラズマ処理の完了後、基板保持装置による基板の静電吸着停止時に、突き上げ装置の突き上げピンを上昇させて、基板の外周縁部を載置面の基板配置領域から上方に持ち上げるとともに、突き上げ力検出部により突き上げ力の検出を行わせて、検出閾値が検出されたら突き上げピンの上昇を停止させ、その後、突き上げ力検出部により検出される突き上げ力が検知閾値よりも減少した場合は、突き上げピンを上昇させるという突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始し、ステップ上昇動作において、突き上げピンの上昇後の停止時に、載置面の基板配置領域からの基板の離脱完了の検知を行い、離脱完了していない場合にはステップ上昇動作を継続させるように、突き上げ装置の動作タイミングの制御を行う制御装置とを備える、プラズマ処理装置。
  2. 　厚み方向に貫通する基板収容孔が設けられ、基板収容孔内に配置された基板の下面の外周縁部を支持する基板支持部を有するトレイに支持されたウェハを、トレイとともに基板保持装置の載置面に配置して、載置面の周囲に位置するトレイの配置領域にトレイを配置させるとともに、載置面内にてトレイの配置領域よりも突出して形成された基板配置領域にウェハを直接保持させ、このウェハを上記基板として、プラズマ処理容器にてプラズマ処理が行われ、
    　突き上げ装置において、載置面のトレイの配置領域に、複数の突き上げピンが、載置面より突出可能に配置されており、
    　制御装置は、複数の突き上げピンにより、トレイを突き上げて、トレイの基板支持部を介して、ウェハの外周縁部が載置面内の基板配置領域より持ち上げられるように、ステップ上昇動作を実施する、請求項１に記載のプラズマ処理装置。
  3. 　ガラス板にウェハが貼り合わせられたガラス貼り合わせ基板を上記基板として、プラズマ処理容器にてプラズマ処理が行われる、請求項１に記載のプラズマ処理装置。
  4. 　基板保持装置による静電吸着を解除した後の基板と載置面との間の残留静電吸着力を除去するための除電プラズマを発生する除電プラズマ発生部をさらに備え、
    　制御装置は、除電プラズマ発生部によりプラズマ処理容器内に除電プラズマを発生させた状態にて、複数の突き上げピンの上昇動作を制御することにより基板配置領域の少なくとも外側領域からの基板の離脱動作を行い、基板の外周縁部と基板配置領域の外周領域との間に除電プラズマを進入させることにより、残留静電吸着力を低減させる、請求項２または３に記載のプラズマ処理装置。
  5. 　突き上げ装置は、
    　　　載置面の基板配置領域の外側領域に配置され、かつ載置面より突出可能に配置された複数の第１突き上げピンを、一体的に昇降させる第１突き上げ装置と、
    　　　載置面の基板配置領域の内側領域に配置され、かつ載置面より突出可能に配置された複数の第２突き上げピンを、一体的に昇降させる第２突き上げ装置と、を備え、
    　制御装置は、基板保持装置による基板の静電吸着停止時に、複数の第１突き上げピンを一体的に上昇させて、載置面の基板配置領域の外側領域より基板を離脱させた後、複数の第２突き上げピンの一体的な上昇によるステップ上昇動作を開始させるように、第１突き上げ装置および第２突き上げ装置の動作タイミングの制御を行う、請求項３に記載のプラズマ処理装置。
  6. 　基板保持装置は、
    　　　基板が載置される載置面を有する載置部材と、
    　　　載置部材の内部に配置され、環状かつ帯状に形成された第１双極電極と、
    　　　載置部材の内部に配置され、第１双極電極よりも内側にて第１双極電極と同心円状に配置された環状かつ帯状に形成された第２双極電極と、
    　　　第１双極電極および第２双極電極に対して電圧を印加して、第１双極電極および第２双極電極から、載置面上に載置された基板に対して静電吸着力を発生させる静電吸着用電源とを備え、
    　基板に対するプラズマ処理中において、第２双極電極により基板に対して付与される静電吸着力が、第１双極電極により基板に対して付与される静電吸着力よりも、少なくとも相対的に低い状態にて、載置面上での基板の保持が行われる、請求項３に記載のプラズマ処理装置。
  7. 　ガラス板にウェハが貼り合わせられたガラス貼り合わせ基板に対してプラズマ処理を行うプラズマ処理容器と、
    　プラズマ処理容器内に設けられた基板の載置面を有し、載置面に載置された基板に対して静電吸着により保持を行う基板保持装置と、
    　プラズマ処理容器内に配置された電極に対して高周波電圧を印加する高周波電圧印加装置と、
    を備え、
    　基板保持装置は、
    　　　電圧印加により静電吸着力を発生させて、載置面に載置された基板を保持する静電チャックと、
    　　　静電チャックへ電圧を印加する静電チャック用電源と、
    　　　静電チャック用電源からの静電チャックへの電圧の印加量を制御して、発生される静電吸着力の大きさを制御する電圧制御装置とを備え、
    　電圧制御装置は、プラズマ処理中に高周波電圧印加装置による電極への高周波電圧の印加により基板に対して生じる残留静電吸着力の増加量に応じて、静電チャックへの電圧印加により発生される静電吸着力を減少させるように、静電チャック用電源からの静電チャックへの電圧の印加量を制御する、プラズマ処理装置。
  8. 　電圧制御装置は、高周波電圧印加装置による電極への高周波電圧の印加が開始された後、静電チャックへの電圧の印加量を減少させる、請求項７に記載のプラズマ処理装置。
  9. 　載置面に配置された基板の少なくとも外周縁部を、載置面から上方に直接的または間接的に持ち上げるように、複数の突き上げピンを昇降させて基板を突き上げる突き上げ装置と、
    　突き上げ装置の複数の突き上げピンによる基板の突き上げの際に生じる突き上げ力を検出する突き上げ力検出部と、
    　プラズマ処理の完了後、基板保持装置による基板の静電吸着停止時に、突き上げ装置の突き上げピンを上昇させて、基板の外周縁部を載置面の基板配置領域から上方に持ち上げるとともに、突き上げ力検出部により突き上げ力の検出を行わせて、検出閾値が検出されたら突き上げピンの上昇を停止させ、その後、突き上げ力検出部により検出される突き上げ力が検知閾値よりも減少した場合は、突き上げピンを上昇させるという突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始し、ステップ上昇動作において、突き上げピンの上昇後の停止時に、載置面の基板配置領域からの基板の離脱完了の検知を行い、離脱完了していない場合にはステップ上昇動作を継続させるように、突き上げ装置の動作タイミングの制御を行う制御装置とをさらに備える、請求項７に記載のプラズマ処理装置。
  10. 　突き上げ装置は、
    　　　載置面の基板配置領域の外側領域に配置され、かつ載置面より突出可能に配置された複数の第１突き上げピンを、一体的に昇降させる第１突き上げ装置と、
    　　　載置面の基板配置領域の内側領域に配置され、かつ載置面より突出可能に配置された複数の第２突き上げピンを、一体的に昇降させる第２突き上げ装置と、を備え、
    　制御装置は、基板保持装置による基板の静電吸着停止時に、複数の第１突き上げピンを一体的に上昇させて、載置面の基板配置領域の外側領域より基板を離脱させた後、複数の第２突き上げピンの一体的な上昇によるステップ上昇動作を開始させるように、第１突き上げ装置および第２突き上げ装置の動作タイミングの制御を行う、請求項９に記載のプラズマ処理装置。
  11. 　基板保持装置は、環状かつ帯状に形成された第１双極電極と、第１双極電極よりも内側にて第１双極電極と同心円状に配置された環状かつ帯状に形成された第２双極電極とを静電チャックとして備え、
    　電圧制御装置は、基板に対するプラズマ処理中において、第２双極電極により基板に対して付与される静電吸着力が、第１双極電極により基板に対して付与される静電吸着力よりも、少なくとも相対的に低い状態にて、載置面上での基板の保持が行われるように、静電チャック用電源より第１双極電極および第２双極電極への電圧の印加量を制御する、請求項９に記載のプラズマ処理装置。
  12. 　基板に対してプラズマ処理を行うプラズマ処理方法であって、
    　基板保持装置の載置面に基板を載置するとともに、静電吸着により載置面に基板を保持し、
    　静電吸着によって保持された基板に対してプラズマ処理を行い、
    　プラズマ処理の完了後、静電吸着を停止し、
    　その後、基板保持装置の載置面より複数の突き上げピンを上昇させて、基板の外周縁部を載置面の基板配置領域から上方に持ち上げるとともに、突き上げ力の検出を行い、検出閾値が検出されたら突き上げピンの上昇動作を停止し、その後、検出される突き上げ力が検知閾値よりも減少した場合は、突き上げピンの上昇動作を再開するという突上げピンの上昇と停止とを複数回繰り返して実施するステップ上昇動作を開始し、
    　ステップ上昇動作において、突き上げピンの上昇動作の停止時に、載置面の基板配置領域からの基板の離脱完了の検知を行い、離脱完了していない場合にはステップ上昇動作を継続して、載置面の基板配置領域より基板を離脱させる、プラズマ処理方法。
  13. 　ガラス板にウェハが貼り合わせられたガラス貼り合わせ基板に対するプラズマ処理方法であって、
    　基板保持装置の載置面に基板を載置し、
    　載置面内に内蔵された静電チャックへの電圧印加により生じる静電吸着力により基板を保持し、
    　その後、電極への高周波電圧の印加を開始して、保持された基板に対してプラズマ処理を行うとともに、高周波電圧の印加により基板に対して生じる残留静電吸着力の増加量に応じて、静電チャックへの電圧印加により生じる静電吸着力を減少させるように、静電チャックへの電圧の印加量を減少させて、基板の保持を継続する、プラズマ処理方法。
PCT/JP2009/002353 2008-05-30 2009-05-28 プラズマ処理装置および方法 WO2009144938A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010514372A JP4769335B2 (ja) 2008-05-30 2009-05-28 プラズマ処理装置および方法
US12/994,940 US8673166B2 (en) 2008-05-30 2009-05-28 Plasma processing apparatus and plasma processing method

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2008142341 2008-05-30
JP2008-142341 2008-05-30
JP2008-142338 2008-05-30
JP2008142338 2008-05-30
JP2008-207694 2008-08-12
JP2008207694 2008-08-12
JP2009058375 2009-03-11
JP2009-058375 2009-03-11

Publications (1)

Publication Number Publication Date
WO2009144938A1 true WO2009144938A1 (ja) 2009-12-03

Family

ID=41376828

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002353 WO2009144938A1 (ja) 2008-05-30 2009-05-28 プラズマ処理装置および方法

Country Status (4)

Country Link
US (1) US8673166B2 (ja)
JP (1) JP4769335B2 (ja)
TW (1) TW201005825A (ja)
WO (1) WO2009144938A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074650A (ja) * 2010-09-30 2012-04-12 Samco Inc プラズマ処理用トレイ及びプラズマ処理装置
JP2012521652A (ja) * 2009-03-24 2012-09-13 ラム リサーチ コーポレーション デチャック時における電位スパイクを抑制する方法及び装置
JP2013187237A (ja) * 2012-03-06 2013-09-19 Sumitomo Heavy Ind Ltd ステージ装置およびステージ装置の制御方法
JP2015095396A (ja) * 2013-11-13 2015-05-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20150122725A (ko) * 2013-02-28 2015-11-02 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 기판을 클램핑 및 디클램핑하기 위한 기술들
JP2016157883A (ja) * 2015-02-26 2016-09-01 株式会社東京精密 プローバ及びウェーハ剥離方法
JP2019004168A (ja) * 2018-08-22 2019-01-10 株式会社東京精密 プローバ及びウェーハ剥離方法
JP2020122206A (ja) * 2019-01-31 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法及び基板処理装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5871453B2 (ja) * 2010-05-20 2016-03-01 東京エレクトロン株式会社 プラズマ処理装置，基板保持機構，基板位置ずれ検出方法
JP5901917B2 (ja) * 2011-09-15 2016-04-13 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
US9130484B2 (en) * 2011-10-19 2015-09-08 Sri International Vacuum augmented electroadhesive device
US10276410B2 (en) * 2011-11-25 2019-04-30 Nhk Spring Co., Ltd. Substrate support device
US9153463B2 (en) * 2011-11-25 2015-10-06 Nhk Spring Co., Ltd. Substrate support device
US9130485B2 (en) * 2012-10-12 2015-09-08 Sri International Conformable electroadhesive gripping system
JP6040757B2 (ja) * 2012-10-15 2016-12-07 東京エレクトロン株式会社 搬送機構の位置決め方法、被処理体の位置ずれ量算出方法及び搬送機構のティーチングデータの修正方法
JP6212434B2 (ja) * 2014-05-13 2017-10-11 住友電気工業株式会社 半導体装置の製造方法
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
US11745302B2 (en) 2014-10-17 2023-09-05 Applied Materials, Inc. Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process
US10875153B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Advanced polishing pad materials and formulations
JP6545261B2 (ja) 2014-10-17 2019-07-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 付加製造プロセスを使用する、複合材料特性を有するｃｍｐパッド構造
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
US10593574B2 (en) 2015-11-06 2020-03-17 Applied Materials, Inc. Techniques for combining CMP process tracking data with 3D printed CMP consumables
US10510625B2 (en) * 2015-11-17 2019-12-17 Lam Research Corporation Systems and methods for controlling plasma instability in semiconductor fabrication
US10391605B2 (en) 2016-01-19 2019-08-27 Applied Materials, Inc. Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process
US10685862B2 (en) * 2016-01-22 2020-06-16 Applied Materials, Inc. Controlling the RF amplitude of an edge ring of a capacitively coupled plasma process device
US9911636B1 (en) * 2016-09-30 2018-03-06 Axcelis Technologies, Inc. Multiple diameter in-vacuum wafer handling
US10804821B2 (en) * 2016-11-04 2020-10-13 Advanced Ion Beam Technology, Inc. Apparatus and method for monitoring the relative relationship between the wafer and the chuck
JP6723660B2 (ja) * 2017-03-24 2020-07-15 住友重機械イオンテクノロジー株式会社 ウェハ保持装置及びウェハ着脱方法
US11471999B2 (en) 2017-07-26 2022-10-18 Applied Materials, Inc. Integrated abrasive polishing pads and manufacturing methods
US20210013080A1 (en) * 2018-04-04 2021-01-14 Lam Research Corporation Electrostatic chuck with seal surface
KR20210042171A (ko) 2018-09-04 2021-04-16 어플라이드 머티어리얼스, 인코포레이티드 진보한 폴리싱 패드들을 위한 제형들
JP7038640B2 (ja) * 2018-10-26 2022-03-18 信越化学工業株式会社 ペリクルの剥離方法及びペリクルの剥離装置
DE102018009871A1 (de) * 2018-12-19 2020-06-25 Vat Holding Ag Stifthubvorrichtung mit Zustandsüberwachung
US11450552B2 (en) * 2019-08-01 2022-09-20 Micron Technology, Inc. Methods and apparatus for adjusting surface topography of a substrate support apparatus
TWI796593B (zh) * 2019-09-06 2023-03-21 美商應用材料股份有限公司 用於不同基板的共同靜電吸盤
CN114695234A (zh) * 2020-12-31 2022-07-01 拓荆科技股份有限公司 保护机构及保护晶圆和销的方法
CN117198972A (zh) * 2022-05-30 2023-12-08 江苏鲁汶仪器股份有限公司 一种晶圆升降机构及晶圆载台装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122741U (ja) * 1989-03-16 1990-10-09
JPH0545641U (ja) * 1991-11-22 1993-06-18 日本電気株式会社 基板処理装置
JPH07169825A (ja) * 1993-12-15 1995-07-04 Nec Corp 静電吸着装置
JPH11260897A (ja) * 1998-03-12 1999-09-24 Matsushita Electric Ind Co Ltd 基板の取り扱い方法と装置、それに用いる吸着検査方法、装置
JP2004531883A (ja) * 2001-03-30 2004-10-14 ラム　リサーチ　コーポレーション 半導体ウェハ持ち上げ装置およびその実装方法
JP2006049391A (ja) * 2004-07-30 2006-02-16 Sharp Corp 基板搬送装置および基板搬送方法、並びにそれらの利用
JP2007109771A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd プラズマ処理装置用のトレイ
JP2009032790A (ja) * 2007-07-25 2009-02-12 Nikon Corp 基板剥離方法および基板剥離装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758175B2 (ja) 1988-11-01 1998-05-28 株式会社東芝 多重化フレーム変換回路
JP3102095B2 (ja) 1990-12-21 2000-10-23 住友化学工業株式会社 酸化チタン質被膜形成用塗布液
JP3005461B2 (ja) * 1995-11-24 2000-01-31 日本電気株式会社 静電チャック
JPH10209258A (ja) 1997-01-22 1998-08-07 Hitachi Ltd 静電吸着保持方法および装置
US6790375B1 (en) 1998-09-30 2004-09-14 Lam Research Corporation Dechucking method and apparatus for workpieces in vacuum processors
US6305677B1 (en) * 1999-03-30 2001-10-23 Lam Research Corporation Perimeter wafer lifting
EP1174910A3 (en) * 2000-07-20 2010-01-06 Applied Materials, Inc. Method and apparatus for dechucking a substrate
JP2002270680A (ja) * 2001-02-28 2002-09-20 Applied Materials Inc 基板支持方法及び基板支持装置
JP4647122B2 (ja) 2001-03-19 2011-03-09 株式会社アルバック 真空処理方法
US6898064B1 (en) * 2001-08-29 2005-05-24 Lsi Logic Corporation System and method for optimizing the electrostatic removal of a workpiece from a chuck
US6938505B2 (en) * 2002-08-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Chamber wafer detection
JP4308034B2 (ja) 2004-02-02 2009-08-05 パナソニック株式会社 ドライエッチング装置
US7292428B2 (en) * 2005-04-26 2007-11-06 Applied Materials, Inc. Electrostatic chuck with smart lift-pin mechanism for a plasma reactor
JP4361045B2 (ja) 2005-10-12 2009-11-11 パナソニック株式会社 プラズマ処理装置及びプラズマ処理方法
WO2007043528A1 (ja) 2005-10-12 2007-04-19 Matsushita Electric Industrial Co., Ltd. プラズマ処理装置、プラズマ処理方法、及びトレイ
US7751172B2 (en) * 2006-10-18 2010-07-06 Axcelis Technologies, Inc. Sliding wafer release gripper/wafer peeling gripper
US8270142B2 (en) * 2008-12-10 2012-09-18 Axcelis Technologies, Inc. De-clamping wafers from an electrostatic chuck
US8363378B2 (en) * 2009-02-17 2013-01-29 Intevac, Inc. Method for optimized removal of wafer from electrostatic chuck

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122741U (ja) * 1989-03-16 1990-10-09
JPH0545641U (ja) * 1991-11-22 1993-06-18 日本電気株式会社 基板処理装置
JPH07169825A (ja) * 1993-12-15 1995-07-04 Nec Corp 静電吸着装置
JPH11260897A (ja) * 1998-03-12 1999-09-24 Matsushita Electric Ind Co Ltd 基板の取り扱い方法と装置、それに用いる吸着検査方法、装置
JP2004531883A (ja) * 2001-03-30 2004-10-14 ラム　リサーチ　コーポレーション 半導体ウェハ持ち上げ装置およびその実装方法
JP2006049391A (ja) * 2004-07-30 2006-02-16 Sharp Corp 基板搬送装置および基板搬送方法、並びにそれらの利用
JP2007109771A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd プラズマ処理装置用のトレイ
JP2009032790A (ja) * 2007-07-25 2009-02-12 Nikon Corp 基板剥離方法および基板剥離装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012521652A (ja) * 2009-03-24 2012-09-13 ラム リサーチ コーポレーション デチャック時における電位スパイクを抑制する方法及び装置
JP2012074650A (ja) * 2010-09-30 2012-04-12 Samco Inc プラズマ処理用トレイ及びプラズマ処理装置
JP2013187237A (ja) * 2012-03-06 2013-09-19 Sumitomo Heavy Ind Ltd ステージ装置およびステージ装置の制御方法
KR20150122725A (ko) * 2013-02-28 2015-11-02 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 기판을 클램핑 및 디클램핑하기 위한 기술들
KR101631155B1 (ko) 2013-02-28 2016-06-17 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 플래튼으로부터 웨이퍼를 클램핑 및 디클램핑하는 방법
JP2015095396A (ja) * 2013-11-13 2015-05-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20150055549A (ko) * 2013-11-13 2015-05-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR102332028B1 (ko) * 2013-11-13 2021-11-26 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP2016157883A (ja) * 2015-02-26 2016-09-01 株式会社東京精密 プローバ及びウェーハ剥離方法
JP2019004168A (ja) * 2018-08-22 2019-01-10 株式会社東京精密 プローバ及びウェーハ剥離方法
JP2020122206A (ja) * 2019-01-31 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法及び基板処理装置

Also Published As

Publication number Publication date
US20110111601A1 (en) 2011-05-12
JP4769335B2 (ja) 2011-09-07
JPWO2009144938A1 (ja) 2011-10-06
US8673166B2 (en) 2014-03-18
TW201005825A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
JP4769335B2 (ja) プラズマ処理装置および方法
US9073385B2 (en) Plasma processing method for substrates
US8409995B2 (en) Substrate processing apparatus, positioning method and focus ring installation method
US9502220B2 (en) Plasma processing apparatus and plasma processing method
CN106024682B (zh) 等离子处理装置以及等离子处理方法
WO2010109848A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP6650593B2 (ja) プラズマ処理装置およびプラズマ処理方法
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
JP6519802B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR101906695B1 (ko) 반도체 웨이퍼를 플라즈마 다이싱하기 위한 방법 및 장치
KR20150053775A (ko) 얇은 기판들을 위한 포터블 정전 척 캐리어
KR20140051961A (ko) 디척 어시스트된 웨이퍼 후측 플라즈마를 갖는 정전 척
US9427913B2 (en) Heat transfer sheet adhering apparatus and method
CN106024566B (zh) 等离子处理装置以及等离子处理方法
KR20150053899A (ko) 이탈 제어 방법 및 플라즈마 처리 장치
JP2011044732A (ja) プラズマ処理装置及びプラズマ処理方法
TWI829915B (zh) 除電方法、基板處理方法及基板處理裝置
TW202137326A (zh) 基板支持台、電漿處理系統及環狀構件之安裝方法
JP3671379B2 (ja) 静電吸着された被処理基板の離脱機構を持つプラズマ処理装置および静電吸着された被処理基板の離脱方法
JP5528391B2 (ja) 基板のプラズマ処理方法
KR100920384B1 (ko) 평판표시소자 제조장치의 리프트 핀 모듈
CN106816402B (zh) 消除静电荷的方法及基片卸载方法
TW202137325A (zh) 電漿處理系統及邊緣環的更換方法
KR101748195B1 (ko) 다층 구조 세라믹 전극을 이용하여 반도체 기판을 지지하기 위한 정전척
JP2016195155A (ja) プラズマ処理装置およびプラズマ処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09754447

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2010514372

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12994940

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09754447

Country of ref document: EP

Kind code of ref document: A1