WO2007144993A1

WO2007144993A1 - タッチパネル、表示装置及びタッチパネルの製造方法

Info

Publication number: WO2007144993A1
Application number: PCT/JP2007/051586
Authority: WO
Inventors: Shogo Nishiwaki; Yoshiharu Kataoka; Toru Daito; Shinya Tanaka; Yukihiko Nishiyama; Shingo Kawashima; Hiroyuki Kaigawa; Takayuki Urabe
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2006-06-12
Filing date: 2007-01-31
Publication date: 2007-12-21
Also published as: JP4733184B2; JPWO2007144993A1; US20090096759A1; US8243032B2

Abstract

　絶縁性基板（１０ａ）と、絶縁性基板（１０ａ）に設けられた透明なタッチ電極（１３ａ）と、タッチ電極（１３ａ）の周縁に接続された額縁部（Ｆ）とを備え、額縁部（Ｆ）を介する電気信号によりタッチ電極（１３ａ）におけるタッチ位置を検出するタッチパネル（２０ａ）であって、額縁部（Ｆ）は、絶縁性基板（１０ａ）及びタッチ電極（１３ａ）の間に設けられている。

Description

明細書

タツチパネル、表示装置及びタツチパネルの製造方法

技術分野

[0001] 本発明は、タツチパネル、表示装置及びタツチパネルの製造方法に関し、特に、フオトリソグラフィにより製造されるタツチパネルに関するものである。

背景技術

[0002] タツチパネルは、指やペンなどでタツチ（押圧）することによって、コンピュータなどの情報処理装置に対話形式で情報を入力する装置である。

[0003] また、タツチパネルは、その動作原理によって、抵抗膜方式、静電容量結合方式、赤外線方式、超音波方式及び電磁誘導結合方式などに分類される。上記抵抗膜方式及び静電容量結合方式のタツチパネルは、低コストで表示装置などに搭載可能であるので、近年よく用いられている。

[0004] 上記静電容量結合方式のタツチパネルは、基板全面に設けられた透明なタツチ電極と、タツチ電極の周縁に設けられた導電性の額縁部と、額縁部に各々接続された複数の位置検出用電極と、各位置検出用電極及びタツチ位置を検出するための位置検出回路の間を接続する配線部とを備え、例えば、液晶表示パネルのディスプレィ画面の前面に装着して使用される。

[0005] 上記静電容量結合方式のタツチパネルは、ディスプレイ画面の前面、すなわち、タツチパネルを構成する基板の表面がタツチされることにより、タツチ電極がタツチされた点で人体の静電容量を介して接地されて、各位置検出用電極と接地点との間の抵抗値に変化が生じ、位置検出回路が各位置検出用電極と接地点との間の抵抗値の変化に基づいてタツチされた位置を検出するようになっている。

[0006] 例えば、特許文献 1には、パネル端部の色むらが解消される静電容量結合方式のタッチスクリーンパネル (タツチパネル）の製造方法が記載されている。

特許文献 1 :特表 2004— 537107号公報

発明の開示

発明が解決しょうとする課題 [0007] ところで、静電容量結合方式のタツチパネルでは、位置認識精度を高めるために、上記タツチ電極が高抵抗であると共に、上記額縁部、各位置検出用電極及び各配線部が低抵抗であることが好ましいので、上記タツチ電極が IZ〇（Indium Zinc Oxide) 膜などの透明導電膜により、上記額縁部、各位置検出用電極及び各配線部がアルミニゥムなどの低抵抗な金属導電膜によりそれぞれ別工程で形成されることが多い。

[0008] そのため、フォトリソグラフィを用いたタツチパネルの製造方法としては、特許文献 1 に開示されたタツチパネルの構成のように、ガラス基板などの絶縁性基板に上記タツチ電極を形成した後に、上記額縁部、各位置検出用電極及び各配線部を形成することが考えられるが、上記額縁部、各位置検出用電極及び各配線部を構成する導電膜を成膜した後に、その導電膜をパターニングする際のドライエッチングによって、既に形成されたタツチ電極の表面が部分的にエッチングされることにより、基板面内においてタツチ電極の膜厚がばらつくおそれがある。そうなると、タツチ電極の抵抗値が基板面内でばらついて、タツチパネルの位置認識精度が低下してしまう。

[0009] また、近年の液晶表示パネルの大型化により、液晶表示パネルを構成するガラス基板も益々大型化し、基板面内におけるタツチ電極の膜厚がばらつく傾向にあるので、この点においても、タツチパネルの位置認識精度の低下が懸念される。

[0010] 本発明は、力かる点に鑑みてなされたものであり、その目的とするところは、位置認識精度の高いタツチパネルを提供することにある。

課題を解決するための手段

[0011] 上記目的を達成するために、本発明は、絶縁性基板及び透明電極の間に導電部が設けられるようにしたものである。

[0012] 具体的に本発明に係るタツチパネルは、絶縁性基板と、上記絶縁性基板に設けられた透明なタツチ電極と、上記タツチ電極の周縁に接続された導電部とを備え、上記導電部を介する電気信号により上記タツチ電極におけるタツチ位置を検出するタツチパネルであって、上記導電部は、上記絶縁性基板及びタツチ電極の間に設けられてレ、ることを特徴とする。

[0013] 上記の構成によれば、絶縁性基板及びタツチ電極の間に導電部が設けられているので、絶縁性基板上に導電部を形成した後に、タツチ電極が形成されることになる。そのため、導電部を形成する際には、タツチ電極がまだ形成されていないので、導電部を形成する際にタツチ電極がエッチングされることがない。これにより、基板面内におけるタツチ電極の膜厚のばらつきが小さくなり、基板面内におけるタツチ電極の抵抗値のばらつきも小さくなるので、タツチパネルの位置認識精度の低下が抑制される。したがって、位置認識精度の高いタツチパネルを提供することが可能になる。

[0014] 上記導電部は、上記タツチ電極の周縁に沿って設けられた額縁部であり、上記額縁部には、該額縁部を介して上記タツチ電極に接続する配線部が接続されてレ、てもよい。

[0015] 上記の構成によれば、タツチ電極におけるタツチ位置に基づいた電気信号がタツチ電極の周縁に接続された額縁部、及びその額縁部に接続された配線部に入力され、タツチ電極におけるタツチ位置が検出されることになる。

[0016] 上記額縁部及び配線部は、同一材料により形成されていてもよい。

[0017] 上記の構成によれば、額縁部及び配線部が同一材料により形成されているので、製造工程を増やすことなぐ額縁部及び配線部が形成される。

[0018] 上記額縁部は、矩形枠状であり、上記配線部は、上記額縁部の 4隅にそれぞれ接続されるように 4本設けられてレ、てもよレ、。

[0019] 上記の構成によれば、静電容量結合方式のタツチパネルが具体的に構成される。

[0020] 上記額縁部及び配線部は、銀及びパラジウムを含む合金膜、又は銀、パラジウム及び銅を含む合金膜により形成されていてもよい。

[0021] 上記の構成によれば、額縁部及び配線部が銀及びパラジウムを含む合金膜により形成されている場合には、その合金膜が高導電性材料であるので、額縁部及び配線部を薄く形成することが可能になり、タツチ電極が額縁部を容易に覆うことが可能になる。また、額縁部及び配線部が銀、パラジウム及び銅を含む合金膜により形成されてレ、る場合には、その合金膜により、耐マイグレーション及び耐食性などの信頼性を向上させることが可能になる。

[0022] 上記絶縁性基板は、ガラス基板であり、上記絶縁性基板と上記額縁部及び配線部との間には、両者間の密着性を向上させるための層間膜が設けられていてもよい。

[0023] 上記の構成によれば、一般的にガラス基板と銀及びパラジウムを含む合金膜との間の密着性が悪いので、ガラス基板と銀及びパラジウムを含む合金膜との間に層間膜を挟み込むことによって、絶縁性基板と額縁部及び配線部との間の密着性が向上する。

[0024] 上記層間膜は、上記額縁部及び配線部と重なる部分のみに設けられていてもよい

[0025] 上記の構成によれば、層間膜が額縁部及び配線部に重なる部分以外、すなわち、パネル面内（表示装置における表示領域）に設けられていないので、タツチパネルの透過率が向上する。

[0026] 上記タツチ電極は、上記額縁部及び配線部を覆うように延設されていてもよい。

[0027] 上記の構成によれば、銀及びパラジウムを含む合金膜は電気抵抗が経時変化しやすい材料であるので、額縁部及び配線部をタツチ電極で覆うことにより、額縁部及び配線部の電気抵抗の経時変化が抑制される。また、額縁部及び配線部をタツチ電極で覆うことにより、例えば、タツチ電極を形成するために透明導電膜をパターニングする際のエッチング液中の塩酸から額縁部及び配線部を保護することが可能になる。

[0028] 上記配線部の末端では、上記タツチ電極が延設され、上記配線部の末端におけるタツチ電極の延設部分により該配線部の端子部が構成されてレ、てもよレ、。

[0029] 上記の構成によれば、配線部を構成する銀及びパラジウムを含む合金膜が端子部に形成されていないので、配線部における電気抵抗の経時変化が抑制される。

[0030] 上記タツチ電極は、酸化インジウムと酸化スズとの化合物により形成されていてもよレ、。

[0031] 上記の構成によれば、額縁部及び配線部が銀及びパラジウムを含む合金膜により形成されてレ、るので、額縁部及び配線部がアルミニウム膜により形成された場合に発生する酸化インジウムと酸化スズとの化合物、すなわち、 ITO (Indium Tin Oxide)膜とアルミニウム膜との電蝕反応が抑制される。

[0032] また、本発明のタツチパネルは、表示パネルが対向して配置された表示装置において特に有効である。

[0033] また、本発明に係るタツチパネルの製造方法は、絶縁性基板と、上記絶縁性基板に設けられた透明なタツチ電極と、上記タツチ電極の周縁に接続された導電部とを備え、上記導電部を介する電気信号により上記タツチ電極におけるタツチ位置を検出するタツチパネルを製造する方法であって、上記絶縁性基板に金属導電膜を成膜した後に、該金属導電膜をパターニングして、上記導電部を形成する導電部形成工程と、上記形成された導電部を覆うように透明導電膜を成膜した後に、該透明導電膜をノターニングして上記タツチ電極を形成するタツチ電極形成工程とを備えることを特徴とする。

[0034] 上記の方法によれば、導電部形成工程にぉレ、て、絶縁性基板上に導電部を形成した後に、タツチ電極形成工程においてタツチ電極が形成されることになる。そのため、導電部形成工程では、タツチ電極がまだ形成されていないので、導電部形成ェ程において、タツチ電極がエッチングされることがない。これにより、基板面内におけるタツチ電極の膜厚のばらつきが小さくなり、基板面内におけるタツチ電極の抵抗値のばらつきも小さくなるので、タツチパネルの位置認識精度の低下が抑制される。したがって、位置認識精度の高レ、タツチパネルを提供することが可能になる。

[0035] 上記導電部は、上記タツチ電極の周縁に沿って設けられた額縁部であり、上記額縁部には、該額縁部を介して上記タツチ電極に接続する配線部が接続され、上記導電部形成工程では、上記額縁部及び配線部を形成してもよレ、。

[0036] 上記の方法によれば、導電部形成工程において、額縁部及び配線部が同時に形成されるので、製造工程を増やすことなぐ額縁部及び配線部が形成される。

[0037] 上記導電部形成工程では、上記金属導電膜をドライエッチングによりパターユングしてもよい。

[0038] 上記の方法によれば、ドライエッチングによってタツチ電極の表面が部分的にエツチングされるおそれがないので、本発明の作用効果が有効に奏される。

[0039] 上記絶縁性基板は、ガラス基板であり、上記導電部は、銀及びパラジウムを含む合金膜、又は銀、パラジウム及び銅を含む合金膜により形成され、上記導電部形成ェ程の前に、上記絶縁性基板に上記導電部に対する密着性を向上させるための層間膜を成膜する層間膜成膜工程を備えてもよい。

[0040] 上記の方法によれば、一般的にガラス基板と銀及びパラジウムを含む合金膜、又は銀、パラジウム及び銅を含む合金膜との間の密着性が悪いので、層間膜成膜工程でガラス基板と銀及びパラジウムを含む合金膜、又は銀、パラジウム及び銅を含む合金膜との間に層間膜を成膜することによって、絶縁性基板と導電部との間の密着性が向上する。

[0041] 上記層間膜成膜工程では、上記層間膜をメタルマスクにより上記導電部と重なる部分に成膜してもよい。

[0042] 上記の方法によれば、層間膜が導電部（例えば、額縁部及び配線部）に重なる部分以外、すなわち、パネル面内（表示装置における表示領域）に成膜されないので、タツチパネルの透過率が向上する。

[0043] 上記導電部は、上記タツチ電極の周縁に沿って設けられた額縁部であり、上記額縁部には、該額縁部を介して上記タツチ電極に接続する配線部が接続され、上記タツチ電極形成工程では、上記透明導電膜を上記配線部の末端に延設するようにパタ一ユングして、該配線部の端子部を形成してもよレ、。

[0044] 上記の方法によれば、配線部を構成する銀及びパラジウムを含む合金膜が端子部に形成されなくなるので、配線部における電気抵抗の経時変化が抑制される。

発明の効果

[0045] 本発明によれば、絶縁性基板及び透明電極の間に導電部が設けられているため、位置認識精度の高いタツチパネルを提供することができる。

図面の簡単な説明

[0046] [図 1]図 1は、実施形態 1に係る液晶表示装置 50aの構成図である。

[図 2]図 2は、液晶表示装置 50aを構成するタツチパネル 20aの平面図である。

[図 3]図 3は、図 2中の III— III線に沿ったタツチパネル 20aのパネル面内の断面図である。

[図 4]図 4は、図 2中の IV— IV線に沿ったタツチパネル 20aの端子部の断面図である。

[図 5]図 5は、 1次元抵抗体を用いた静電容量結合方式のタツチセンサの動作原理を説明するための模式図である。

[図 6]図 6は、タツチパネル 20aの動作原理を説明するための模式図である。

[図 7]図 7は、タツチパネル 20aの製造工程を示すフローチャートである。

[図 8]図 8は、アルミニウム膜 11を成膜した後の図 3に対応する基板の断面図である。園 9]図 9は、アルミニウム膜 11をパターニングした後の図 3に対応する基板の断面図である。

[図 10]図 10は、窒化チタン膜 12を成膜した後の図 3に対応する基板の断面図である

[図 11]図 11は、窒化チタン膜 12をパターニングした後の図 3に対応する基板の断面図である。

[図 12]図 12は、 IZO膜 13を成膜した後の図 3に対応する基板の断面図である。

[図 13]図 13は、 IZO膜 13をパターユングした後の図 3に対応する基板の断面図である。

[図 14]図 14は、窒化シリコン膜 14を成膜した後の図 3に対応する基板の断面図である。

[図 15]図 15は、窒化チタン膜 12を成膜した後の図 4に対応する基板の断面図である

[図 16]図 16は、窒化チタン膜 12をパターニングした後の図 4に対応する基板の断面図である。

[図 17]図 17は、 IZO膜 13を成膜した後の図 4に対応する基板の断面図である。

[図 18]図 18は、 IZO膜 13をパターユングした後の図 4に対応する基板の断面図である。

[図 19]図 19は、窒化シリコン膜 14を成膜した後の図 4に対応する基板の断面図である。

[図 20]図 20は、実施例の基板 S1における IZ〇層の表面抵抗を示す平面模式図である。

[図 21]図 21は、実施形態 2に係る液晶表示装置 50bの構成図である。

[図 22]図 22は、実施形態 3に係る液晶表示装置 50cの構成図である。

[図 23]図 23は、実施形態 4に係るタツチパネル 20bの斜視図である。

[図 24]図 24は、図 23中の XXIV—XXIV線に沿ったタツチパネル 20bを構成する第 2 基板 10abの断面図である。

[図 25]図 25は、図 23中の XXV— XXV線に沿ったタツチパネル 20bを構成する第 1基板 lOaaの断面図である。

[図 26]図 26は、実施形態 5に係るタツチパネル 20cの平面図である。

[図 27]図 27は、図 26中の XXVn— XXVn線に沿ったタツチパネル 20cのパネル面内の断面図である。

[図 28]図 28は、図 26中の XXVm— XXVm線に沿ったタツチパネル 20cの端子部の断面図である。

園 29]図 29は、酸化チタン膜 18を成膜した後の図 27に対応する基板の断面図である。

園 30]図 30は、 AP膜 19を成膜した後の図 27に対応する基板の断面図である。園 31]図 31は、 AP膜 19をパターユングした後の図 27に対応する基板の断面図である。

園 32]図 32は、 ITO膜 13を成膜した後の図 27に対応する基板の断面図である。

[図 33]図 33は、 ITO膜 13をパターユングした後の図 27に対応する基板の断面図である。

[図 34]図 34は、窒化シリコン膜 14を成膜した後の図 27に対応する基板の断面図である。

園 35]図 35は、酸化チタン膜 18を成膜した後の図 28に対応する基板の断面図である。

園 36]図 36は、 AP膜 19を成膜した後の図 28に対応する基板の断面図である。園 37]図 37は、 AP膜 19をパターユングした後の図 28に対応する基板の断面図である。

[図 38]図 38は、 ITO膜 13を成膜した後の図 28に対応する基板の断面図である。園 39]図 39は、 ITO膜 13をパターユングした後の図 28に対応する基板の断面図である。

[図 40]図 40は、窒化シリコン膜 14を成膜した後の図 28に対応する基板の断面図である。

[図 41]図 41は、実施形態 6に係るタツチパネル 20dのパネル面内の断面図である。園 42]図 42は、実施形態 7に係るタツチパネル 20eの端子部の断面図である。 [図 43]図 43は、比較例のタツチパネル 120aのパネル面内の断面図である。

[図 44]図 44は、タツチパネル 120aの製造工程を示すフローチャートである。

園 45]図 45は、比較例の基板 S2における IZ〇層の表面抵抗を示す平面模式図であ符号の説明

F 額縁部（導電部）

W 配線部

10a 絶縁性基板

11 アルミニウム膜 (金属導電膜）

1 laa, l lab 導電部

12 窒化チタン膜 (金属導電膜）

13 IZO膜、 IT〇膜 (透明導電膜)

13a タツチ電極

18 酸化チタン膜 (層間膜）

19 ΑΡ膜 (合金膜）

20a, 20b タツチノネノレ

25a, 25b, 25c f夜晶表示ノネノレ

50a, 50b, 50c 液晶表示装置

発明を実施するための最良の形態

[0048] 以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の各実施形態では、表示装置として液晶表示装置を例示するが、本発明は、以下の各実施形態に限定されるものではない。

[0049] 《発明の実施形態 1》

図 1〜図 20は、本発明に係るタツチパネル、液晶表示装置及びタツチパネルの製造方法の実施形態 1を示している。

[0050] 図 1は、液晶表示装置 50aの概略構成図である。

[0051] 液晶表示装置 50aは、図 1に示すように、上面及び下面にそれぞれ偏光板 1及び 2 力 S貼り付けられた液晶表示パネル 25aと、液晶表示パネル 25aの上方に設けられたタツチノネノレ 20aと、液晶表示パネル 25aの下方に設けられ、液晶表示パネル 25a の表示領域に光を供給するためのバックライト 30とを備えている。

[0052] 液晶表示パネル 25aは、図 1に示すように、互いに対向して配置されたアクティブマトリタス基板 21及びカラーフィルター基板 22aと、それら両基板 21及び 22aの間に設けられた液晶層 23とを備えている。

[0053] アクティブマトリクス基板 21は、ガラス基板などの絶縁性基板 10bと、絶縁性基板 1 Ob上に設けられた薄膜トランジスタ (TFT)アレイ層 16と、 TFTアレイ層 16上に設けられた配向膜 (不図示）とを備えている。ここで、 TFTアレイ層 16は、絶縁性基板 10b 上に互いに平行に延びるように設けられた複数のゲート線 (不図示）と、各ゲート線に直交するように互いに平行に延びるように設けられた複数のソース線 (不図示）と、ゲート線及びソース線の各交差部分に設けられた TFT (不図示）と、各 TFTに接続された画素電極 (不図示）とを備えてレ、る。

[0054] カラーフィルター基板 22aは、ガラス基板などの絶縁性基板 10cと、絶縁性基板 10 c上に設けられたカラーフィルタ一層 17と、カラーフィルタ一層 17上に設けられたォ一バーコート層（不図示）と、オーバーコート層上に設けられた共通電極 (不図示）と、共通電極上に設けられた配向膜 (不図示）とを備えている。ここで、カラーフィルター層 17は、アクティブマトリクス基板 21上の各画素電極に対応して、各々、赤色、緑色又は青色に着色された複数の着色層（不図示）と、各着色層の間に設けられたブラックマトリタス（不図示）とを備えている。

[0055] 液晶層 23は、電気光学特性を有するネマチック液晶を含んでいる。

[0056] 偏光板 1及び 2は、入射光に対して、特定方向の偏光成分のみを透過させる機能を有している。

[0057] タツチパネル 20aは、図 1及び図 2に示すように、絶縁性基板 10aと、絶縁性基板 1 Oa上に設けられたタツチパネル層 15とを備えている。ここで、図 2は、タツチパネル 2 Oaの平面図である。そして、図 3は、図 2中の ΠΙ_ΠΙ線に沿ったタツチパネル 20aのパネル面内の断面図であり、図 4は、図 2中の IV— IV線に沿ったタツチパネル 20aの端子部の断面図である。

[0058] タツチパネル層 15は、図 2及び図 3に示すように、矩形状に設けられたタツチ電極 1 3aと、タツチ電極 13aの周縁に沿って矩形枠状に設けられた導電部である額縁部 Fと、額縁部 Fの 4隅にそれぞれ接続された 4本の配線部 Wと、タツチ電極 13a、額縁部 F 及び各配線部 Wを覆うように設けられた保護層 14aとを備えている。ここで、額縁部 F は、絶縁性基板 10aとタツチ電極 13aの周縁部との間に配置されることにより、タツチ電極 13aの周縁に接続されている。

[0059] タツチパネル 20aは、図 2及び図 4に示すように、端子部において、各配線部 Wが保護層 14aから露出している。そして、端子部における各配線部 Wには、タツチ電極 13aに対して位置検出用電気信号を入出力する位置検出回路 (不図示）が接続されている。そして、タツチパネル 20aは、保護層 14aを介してタツチ電極 13aの表面がタツチされることにより、タツチ電極 13aがタツチされた点で人体の静電容量を介して接地されて、額縁部 Fの 4隅と接地点との間の抵抗値において変化が生じ、位置検出回路が額縁部 Fの 4隅と接地点との間の抵抗値の変化に基づいてタツチされた位置を検出するようになっている。

[0060] ここで、図 5を参照しながら、本実施形態で採用する静電容量結合方式による位置検出方法の基本原理を説明する。

[0061] 図 5では、説明を簡単にするため、タツチ電極として、電極 A及び Bに挟まれた 1次元抵抗体が示されている。実際の表示装置では、 2次元的な広がりを持つタツチ電極 13aがこの 1次元抵抗体と同様の機能を発揮することになる。

[0062] 電極 A及び Bのそれぞれには、電流一電圧変換用の抵抗 rが接続されている。電極 A及び Bは、位置検出回路に接続されている。

[0063] 電極 Aとグランドとの間、及び電極 Bとグランドとの間には、同相同電位の電圧（交流 e)が印加されている。このとき、電極 A及び Bは常に同電位にあるため、電極 Aと電極 Bとの間を電流は流れなレ、。

[0064] そして、仮に、指で位置 Xをタツチしたとすると、指によってタツチされた位置から電極 Aまでの抵抗を R、位置 Xから電極 Bまでの抵抗を R、 R = R +Rとする。このと

1 2 1 2

き、人のインピーダンスを Zとし、電極 Aを流れる電流を i、電極 Bを流れる電流を iとし

1 2 た場合、以下の式が成立する。

[0065] e =ri +R i + (i +i ) Z (式 1) e=ri +Ri +(i +i )Z (式 2)

2 2 2 1 2

上記の（式 1)及び (式 2)から、以下の（式 3)及び（式 4)が得られる。

[0066] i (r+R ) =i (r+R ) (式 3)

1 1 2 2

1 =i (r+R)/(r+R) (式 4)

1 1 2

(式 4)を（式 1)に代入すると、以下の（式 5)が得られる。

[0067] e=ri +Ri +(i +i (r+R )/(r+R ))Z

1 1 1 1 1 1 2

=i (R(Z+r)+RR +2Zr+r²)/(r+R ) (式 5)

1 1 2 2

上記（式 5)から、以下の（式 6)が得られる。

[0068] i =e(r+R )/(R(Z + r) +RR +2Zr+r²) (式 6)

1 2 1 2

同様にして、以下の（式 7)が得られる。

[0069] i =e(r+R )/(R(Z + r) +RR +2Zr+r²) (式 7)

2 1 1 2

ここで、 R、 Rの比を全体の抵抗 Rを用いて表すと、以下の（式 8)が得られる。

1 2

[0070] R/R=(2r/R+l)i/(i +i )— r/R (式 8)

1 2 1 2

ここで、 rと Rは既知であるので、電極 Aを流れる電流 iと電極 Bを流れる電流 iとを

1 2 測定によって求めれば、（式 8)から R /Rを決定することができる。なお、 R /Rは、

1 1 指で接触した人間を含むインピーダンス zに依存しない。したがって、インピーダンス

Zがゼロ、無限大でない限り、（式 8)が成立し、人、材料による変化、状態を無視できる。

[0071] 次に、図 6を参照しながら、上記 1次元の場合における関係式を 2次元の場合に適用した場合を説明する。ここで、タツチ電極 13aの額縁部 F (不図示）の 4隅には、図 6 に示すように、位置検出用電極 A、 B、 C及び Dが形成されている。これらの位置検出用電極 A、 B、 C及び Dは、各配線部 Wを介して位置検出回路に接続されている。

[0072] これらの位置検出用電極 A、 B、 C及び Dには、同相同電位の交流電圧が印加され、指などの接触によって各配線部 W (位置検出用電極 A、 B、 C及び D)に流れる電流をそれぞれ i、 i、 i及び iとする。この場合、上記の計算と同様な計算により、以下

1 2 3 4

の式が得られる。

[0073] X=k +k - (i +i +i +i +i ) (式 9)

1 2 2 3 1 2 3 4

Y=k +k - (i +i +i +i +i ) (式 10) ここで、 Xは、タツチ電極 13a上におけるタツチされた位置の X座標、 Yは、タツチ電極 13a上におけるタツチされた位置の Y座標である。また、 kは、オフセット、 kは、倍

1 2 率である。さらに、 k及び kは、人のインピーダンスに依存しない定数である。

1 2

[0074] そして、上記（式 9)及び (式 10)に基づけば各位置検出用電極 A、 B、 C及び Dを流れる i、 i、 i及び iの測定値から接触位置を決定することができる。

1 3 4

[0075] 上記の例では、タツチ電極 13aの 4隅に電極を配置し、各電極を流れる電流を測定することにより、 2次元的な広がりを持つ面上における接触位置を検出しているが、タツチ電極 13aの電極数は 4つに限られるものではなレ、。 2次元的な位置検出に必要な電極の最低数は 3である力電極の数を 5以上に増加させることにより、位置検出の精度を向上させることができる。

[0076] 次に、上記構成のタツチパネル 20aの製造方法について、図 7のフローチャート、及び図 8〜図 19の断面図を用いて説明する。ここで、図 8〜図 14は、製造工程中の図 3に対応する基板の断面図であり、図 15〜図 19は、製造工程中の図 4に対応する基板の断面図である。また、本実施形態の製造方法は、導電部形成工程、タツチ電極形成工程及び保護層形成工程を備えている。

[0077] <導電部形成工程 >

まず、図 7の Stlの A1デポとして、図 8に示すように、ガラス基板などの絶縁性基板 1 Oa上に、スパッタリング法により、金属導電膜として、例えば、アルミニウム膜 11 (厚さ 2000 A程度）を成膜する。

[0078] 続いて、図 7の St2の A1フォトとして、アルミニウム膜 11上に感光性樹脂からなるレジストを塗布してレジスト膜を成膜した後に、そのレジスト膜に対して、露光及び現像を行い、第 1のレジストパターン (不図示）を形成する。

[0079] そして、図 7の St3の A1エッチングとして、上記第 1のレジストパターンをマスクとして、アルミニウム膜をウエットエッチングすることにより、図 9に示すように、アルミニウム層 11 aを形成する。

[0080] さらに、図 7の St4の TiNデポとして、図 10及び図 15に示すように、アルミニウム層 11aを覆うように、スパッタリング法により、金属導電膜として、例えば、窒化チタン膜 1 2 (厚さ 2000 A程度）を成膜する。 [0081] 続いて、図 7の St5の TiNフォトとして、窒化チタン膜 12上に感光性樹脂からなるレジストを塗布してレジスト膜を成膜した後に、そのレジスト膜に対して、露光及び現像を行い、第 2のレジストパターン (不図示）を形成する。

[0082] そして、図 7の St6の TiNエッチングとして、上記第 2のレジストパターンをマスクとして、窒化チタン膜 12をドライエッチングすることにより、図 11及び図 16に示すように、窒化チタン層 12aを形成して、配線部 W及び額縁部 Fを形成する。その後、さらに望ましくは、窒化チタン膜のエッチング残渣を取り除くために、ウエット洗浄処理を行う場合もある。

[0083] <タツチ電極形成工程 >

まず、図 7の St7の IZOデポとして、図 12及び図 17に示すように、配線部 W及び額縁部 Fを覆うように、スパッタリング法により、透明導電膜として、例えば、 IZO (Indium

Zinc Oxide)膜 13 (厚さ 100 A程度）を成膜する。

[0084] 続いて、図 7の St8の IZOフォトとして、 IZO膜 13上に感光性樹脂からなるレジストを塗布してレジスト膜を成膜した後に、そのレジスト膜に対して、露光及び現像を行い

、第 3のレジストパターン (不図示）を形成する。

[0085] そして、図 7の St9の IZOエッチングとして、上記第 3のレジストパターンをマスクとして、 IZO膜 13をウエットエッチングすることにより、図 13及び図 18に示すように、タツチ電極 13a及び IZO層 13bを形成する。

[0086] <保護層形成工程 >

まず、図 7の StlOの PASデポとして、図 14及び図 19に示すように、タツチ電極 13a 及び配線部 Wを覆うように、保護膜（Passivation Film)として、例えば、 CVD (Chemic al Vapor Deposition)法により、窒化シリコン膜 14 (厚さ 1500 A程度）を成膜する。

[0087] 続いて、図 7の Stl lの PASフォトとして、窒化シリコン膜 14上に感光性樹脂からなるレジストを塗布してレジスト膜を成膜した後に、そのレジスト膜に対して、露光及び現像を行レ、、第 4のレジストパターン (不図示）を形成する。

[0088] そして、図 7の Stl2の PASエッチングとして、上記第 4のレジストパターンをマスクとして、窒化シリコン膜 14をドライエッチング又はウエットエッチングすることにより、図 3 及び図 4に示すように、保護層 14aを形成する。 [0089] なお、上記のように形成されたアルミニウム層 l la、窒化チタン層 12a及びタツチ電極 13aの表面抵抗は、例えば、それぞれ、 0. 2 Ω、 70〜400及び11^ 0でぁる。ここで、表面抵抗（Ω )とは、単位面積当たりの電気抵抗であり、シート抵抗とも呼ばれ、 Ω /口、 Ω /sq. (オームパースクエア）という単位でも表現される。

[0090] 以上のようにして、タツチパネル 20aを製造することができる。

[0091] 次に、具体的に行った実験について説明する。

[0092] 詳細には、本発明の実施例として、上記実施形態と同様な構成のタツチパネル 20a を製造し、その際のタツチ電極 13aの表面抵抗を測定した。

[0093] また、本発明の比較例として、図 44のフローチャートに示す方法で、図 43に示すようなタツチパネル 120aを製造し、その際のタツチ電極 113aの表面抵抗を測定した。ここで、図 44のフローチャートにおける Stl01〜Stl03、 Stl04〜Stl06、 Stl07 〜Stl09及び Stl lO〜Stl l 2の各工程では、上記実施形態で説明した図 7のフロ一チャートにおける St7〜St9、 Stl〜St3、 St4〜St6及び StlO〜Stl 2の各工程をそれぞれ行った。また、図 43に示すタツチパネル 120aでは、各構成部材（110a〜 115)が上記実施形態のタツチパネル 20aにおいて対応する各構成部材（10a〜15 )の符号を百番台にして示されている。例えば、図 43に示すタツチパネノレ 120aにおけるタツチ電極 113aは、図 3に示すタツチパネル 20aにおけるタツチ電極 13aに対応し、タツチ電極 13aと同じ材料により構成され、タツチ電極 13aと同じ機能を有することになる。

[0094] 以下に、実施例及び比較例における測定結果を示す。

[0095] 図 20は、実施例の基板 S1における IZ〇層（タツチ電極 13a)の表面抵抗を示す平面模式図であり、図 45は、比較例の基板 S2における IZO層（タツチ電極 113a)の表面抵抗を示す平面模式図である。ここで、図 20及び図 45において、 C1〜C8は、各セルが形成される領域を示し、左側の縦軸、及び上側の横軸における数値は、基板の 1つの隅（図中の左上隅）からのそれぞれの位置を示す。そして、 C1〜C8の中の各数値は、基板内の各測定点における IZO層の表面抵抗の値である。例えば、実施例の基板 S1において、縦 165mmZ横 45mmの測定点（C3内の左上部）での表面抵抗は、 9. 8 Χ 10² Ωである。なお、図 20及び図 45では、 8つのセル（C1〜C8)が形成され、同時に 8つの表示装置が製造されることになる。

[0096] 実施例の基板 S1では、図 20に示すように、 IZO層の表面抵抗が 8. 3 Χ 10² Ω〜1 . 1 Χ 10³ Ωとなり、基板面内における表面抵抗の値のばらつきが小さかった。

[0097] 一方、比較例の基板 S2では、図 45に示すように、 ΙΖ〇層の表面抵抗が 2. 8 X 10³

Ω以上になり、基板面内における表面抵抗の値のばらつきが大きかった。ここで、図 45における「―」印は、使用した測定装置（ナプソン社製 HA6100/RG— 1200E) で測定不能な測定点を示し、その測定点では、表面抵抗が 1G (ギガ） Ω以上だったと推測される。なお、比較例では、タツチ電極 113aを形成した後に額縁部 F及び配線部 Wをドライエッチングによって形成したので、そのドライエッチングによってタツチ電極 113の表面が部分的にエッチングされ、上記のように、 IZO層の表面抵抗の値のばらつきが大きくなつたと考えられる。

[0098] これらの結果により、本発明によって、基板面内における IZO層の抵抗値のばらつきを抑制できることが確認された。

[0099] 以上説明したように、本実施形態のタツチパネル 20a及びその製造方法によれば、導電部形成工程にぉレ、て、絶縁性基板 10a上に額縁部 F及び配線部 Wを形成した後に、タツチ電極形成工程においてタツチ電極 13aが形成されることになる。そのため、導電部形成工程では、タツチ電極 13aがまだ形成されていないので、導電部形成工程において、タツチ電極 13aがエッチングされることがなレ、。これにより、基板面内におけるタツチ電極 13aの膜厚のばらつきが小さくなり、基板面内におけるタツチ電極 13aの抵抗値のばらつきも小さくなるので、タツチパネル 20aの位置認識精度の低下を抑制することができる。したがって、位置認識精度の高い静電容量結合方式のタツチパネルを提供することができる。

[0100] また、本実施形態では、導電部形成工程において、額縁部 F及び配線部 Wが同時に形成されるので、製造工程を増やすことな額縁部 F及び配線部 Wを形成することがでさる。

[0101] さらに、本実施形態では、タツチ電極 13aを IZO膜により形成させた力スパッタリング法を用いて高抵抗の IT〇（Indium Tin Oxide)膜や ATO (アンチモン 'スズ酸化物）膜などにより形成させたり、フレキソ印刷やインクジェット印刷などの印刷法を用いて I T〇ナノインクや高分子導電膜などにより形成させてもよい。ここで、ナノインクとは、直径数 nmの微粒子を溶媒に分散させたインクである。

[0102] また、本実施形態では、額縁部 F及び配線部 Wをアルミニウム膜などにより形成させたが、フレキソ印刷やインクジェット印刷などの印刷法を用いて Auや Agを分散させたナノインクなどにより形成させてもよい。

[0103] さらに、本実施形態では、保護層 14aを窒化チタン膜などの無機絶縁膜により形成させたが、スピンコート法を用いて有機 SOG (Spin on Glass)膜や感光性有機樹脂膜などにより形成させたり、ドライフィルムラミネートを用いて有機絶縁膜などにより形成させてもよレ、。また、上記有機 SOG (Spin on Glass)膜や感光性有機樹脂膜をフレキソ印刷やインクジェット印刷などで成膜 (パターニング）して、保護層 14aを直接形成させてもよい。

[0104] 《発明の実施形態 2》

図 21は、実施形態 2に係る液晶表示装置 50bの構成図である。なお、以下の各実施形態において、図 1〜図 20と同じ部分については、同じ符号を付して、その詳細な説明を省略する。

[0105] 液晶表示装置 50bでは、図 21に示すように、タツチパネル 20aが液晶表示パネル 2 5bに組み込まれている。具体的に液晶表示装置 50bでは、カラーフィルター基板 22 bにおいて、カラーフィルタ一層 17と反対側の基板表面にタツチパネル層 15を形成することにより、タツチパネル 20aを構成する絶縁性基板 10aがカラーフィルター基板 20bを構成する絶縁性基板 10cを兼ね、上記実施形態 1の液晶表示装置 50aよりも絶縁性基板が:!枚少なくなつている。これによれば、ガラス基板などの絶縁性基板が少なく済むので、液晶表示装置の軽量化などを図ることができる。また、偏光板 1が液晶表示装置 50bの最外表面となってタツチパネル 20aを構造的に保護するので、損傷などによるタツチパネル 20aの位置認識精度の低下を抑制することができる。

[0106] 《発明の実施形態 3》

図 22は、実施形態 3に係る液晶表示装置 50cの構成図である。

[0107] 液晶表示装置 50cでは、図 22に示すように、タツチパネル 20aが液晶表示パネル 2 5cに組み込まれている。具体的に液晶表示装置 50cでは、カラーフィルター基板 22 cにおいて、絶縁性基板 10a (10c)とカラーフィルタ一層 17との間にタツチパネル層 15が形成されている。これによれば、ガラス基板などの絶縁性基板が少なく済むので、液晶表示装置の軽量化などを図ることができる。また、偏光板 1が液晶表示装置 50 bの最外表面となってタツチパネル 20aを構造的に保護するので、損傷などによるタツチパネル 20aの位置認識精度の低下を抑制することができる。

[0108] 《発明の実施形態 4》

上記各実施形態では、静電容量結合方式のタツチパネル 20aを例示したが、本発明は、以下に示すように、抵抗膜方式のタツチパネルにも適用することができる。

[0109] 図 23は、実施形態 4に係るタツチパネル 20bの斜視図である。

[0110] タツチパネル 20bは、図 23に示すように、互いに対向して配置された絶縁性基板である第 1基板 10aa及び第 2基板 10abと、両基板の間に設けられた絶縁性のドットスぺーサ（不図示）とを備えてレ、る。

[0111] 第 1基板 10aaは、その上面（第 2基板 10ab側）に、図 23及び図 25に示すように、矩形状に設けられたタツチ電極 13aaと、タツチ電極 13aaの対向する対辺にそれぞれ設けられた一対の導電部 1 laaとを備えてレ、る。

[0112] 第 2基板 10abは、その下面（第 1基板 10aa側）に、図 23及び図 24に示すように、矩形状に設けられたタツチ電極 13abと、タツチ電極 13abの対向する対辺にそれぞれ設けられた一対の導電部 1 labとを備えてレ、る。

[0113] そして、タツチパネル 20bでは、図 23に示すように、 X座標回路を構成する一対の導電部 11 aaと、 Y座標回路を構成する一対の導電部 11 abとが直交するように配置されており、各導電部 l laa及び l labが、それぞれタツチ電極 13aa及び 13abの基板側に設けられている。

[0114] また、各導電部 l laa及び l labには、配線部（不図示）を介して、タツチ電極 13aa 及び 13abに対して位置検出用信号を入出力する位置検出回路 (不図示）が接続されている。そして、タツチパネル 20bは、第 2基板 10abの上面がタツチされることにより、第 1基板 10aa上のタツチ電極 13aaと第 2基板 10ab上のタツチ電極 labとが接触して、各導電部 l laa及び l labとタツチされた点との間の抵抗値において変化が生じ、位置検出回路がその抵抗値の変化に基づいてタツチされた位置を検出するようになっている。

[0115] 本実施形態のタツチパネル 20bによれば、第 1基板 10aa及びタツチ電極 13aaの間、並びに第 2基板 10ab及びタツチ電極 13abの間に導電部 l laa及び l labがそれぞれ設けられているので、第 1基板 10aa上に導電部 l laaを形成した後に、タツチ電極 13aaが形成されると共に、第 2基板 10ab上に導電部 l labを形成した後に、タツチ電極 13abが形成されることになる。そのため、導電部 l laaを形成する際には、タツチ電極 13aaがまだ形成されていないので、導電部 l laaを形成する際にタツチ電極 13aaがエッチングされることがないと共に、導電部 l labを形成する際には、タツチ電極 13abがまだ形成されていないので、導電部 l labを形成する際にタツチ電極 13ab がエッチングされることがなレ、。これにより、基板面内におけるタツチ電極 13aa及び 1 3abの膜厚のばらつきが小さくなり、基板面内におけるタツチ電極 13aa及び 13abの抵抗値のばらつきも小さくなるので、タツチパネルの位置認識精度の低下を抑制すること力 Sできる。したがって、位置認識精度の高い抵抗膜方式のタツチパネルを提供すること力 Sできる。

[0116] 《発明の実施形態 5》

図 26は、実施形態 5に係るタツチパネル 20cの平面図である。そして、図 27は、図 26中の XXVII— XXVII線に沿ったタツチパネル 20cのパネル面内の断面図であり、図 28は、図 26中の XXVm— XXVm線に沿ったタツチパネル 20cの端子部の断面図である。

[0117] タツチパネル 20cは、図 26〜図 28に示すように、絶縁性基板 10aと、絶縁性基板 1 0a上に設けられたタツチパネル層 15とを備えている。

[0118] タツチパネル層 15は、図 26及び図 27に示すように、絶縁性基板 10a並びに後述する額縁部 F (19a)及び配線部 W (19a)の間の密着性を向上させるための層間膜として絶縁性基板 10a上に設けられた酸化チタン膜 18と、酸化チタン膜 18上に矩形状に設けられたタツチ電極 13aと、酸化チタン膜 18及びタツチ電極 13aの層間でタツチ電極 13aの周縁に沿って矩形枠状に設けられた導電部である額縁部 F (19a)と、酸化チタン膜 18及びタツチ電極 13aの層間で額縁部 Fの 4隅にそれぞれ接続された 4本の配線部 W (19a)と、タツチ電極 13a、額縁部 F (19a)及び各配線部 W (19a)を覆うように設けられた保護層 14aとを備えている。

[0119] タツチパネル 20cは、図 26及び図 28に示すように、端子部において、各配線部 W (

19a)が保護層 14aから露出している。そして、各配線部 W (19a)は、タツチ電極 13a の延設部に覆われている。

[0120] 次に、上記構成のタツチパネル 20cの製造方法について、図 29〜図 40の断面図を用いて説明する。ここで、図 29〜図 34は、製造工程中の図 27に対応する基板の断面図であり、図 35〜図 40は、製造工程中の図 28に対応する基板の断面図である

。また、本実施形態の製造方法は、層間膜成膜工程、導電部形成工程、タツチ電極形成工程及び保護層形成工程を備えている。

[0121] <層間膜成膜工程 >

図 29及び図 35に示すように、ガラス基板などの絶縁性基板 10a上に、スパッタリング法により、層間膜として、例えば、酸化チタン膜 18 (厚さ 100 A程度）を成膜する。

[0122] <導電部形成工程 >

まず、図 30及び図 36に示すように、酸化チタン膜 18上に、スパッタリング法により、金属導電膜として、例えば、銀及びパラジウムの合金膜である AP膜 19 (厚さ 1250A

〜2000A程度）を成膜する。なお、 AP膜 19は、上記のような銀及びパラジウムの合金膜の他に、銀、パラジウム及び銅を含む合金膜などであってもよい。

[0123] 続いて、 AP膜 19上に感光性樹脂からなるレジストを塗布してレジスト膜を成膜した後に、そのレジスト膜に対して、露光及び現像を行い、第 1のレジストパターン (不図示）を形成する。

[0124] そして、上記第 1のレジストパターンをマスクとして、例えば、硝酸、酢酸及びリン酸を含む弱酸性のエッチング液により AP膜 19をウエットエッチングすることにより、図 3 1及び図 37に示すように、額縁部 F (19a)及び配線部 W (19a)を形成する。

[0125] <タツチ電極形成工程 >

まず、図 32及び図 38に示すように、額縁部 F (19a)及び配線部 W (19a)を覆うように、スパッタリング法により、透明導電膜として、例えば、 ITO (Indium Tin Oxide)膜 1 3 (厚さ100 〜150 程度)を成膜する。ここで、透明導電膜は、上記各実施形態のように、 IZO膜などであってもよい。 [0126] 続いて、 IT〇膜 13上に感光性樹脂からなるレジストを塗布してレジスト膜を成膜した後に、そのレジスト膜に対して、露光及び現像を行い、第 2のレジストパターン (不図示）を形成する。

[0127] そして、上記第 2のレジストパターンをマスクとして、例えば、塩酸を含む弱酸性のエッチング液により、 ΙΤ〇膜 13をウエットエッチングすることにより、図 33及び図 39に示すように、タツチ電極 13a及びその延設部を形成する。

[0128] <保護層形成工程 >

まず、図 34及び図 40に示すように、タツチ電極 13aを覆うように、保護膜として、例えば、感光性の樹脂フィルム 14 (厚さ 20000 A程度）を貼り合わせる。

[0129] さらに、樹脂フィルム 14に対して、露光及び現像を行い、保護層 14aを形成する。

[0130] なお、上記のように形成された AP膜 19及び ITO膜 13の表面抵抗は、例えば、それぞれ、0. 25 Ω及び 150 Ω〜： 1000 Ωである。

[0131] 以上のようにして、タツチパネル 20cを製造することができる。

[0132] 本実施形態のタツチパネル 20cによれば、額縁部 F (19a)及び配線部 W (19a)が銀及びパラジウムを含む高導電性の合金膜により形成されているので、額縁部 F (19 a)及び配線部 W(19a)を薄く形成することができ、タツチ電極 13aが額縁部 F (19a) 及び配線部 W (19a)を容易に覆うことができる。また、額縁部 F (19a)及び配線部 W (19a)が銀、パラジウム及び銅を含む合金膜により形成されている場合には、その合金膜により、耐マイグレーション及び耐食性などの信頼性を向上させることができる。

[0133] また、タツチパネル 20cでは、電気抵抗が経時変化しやすい銀及びパラジウムを含む合金膜により形成された額縁部 F (19a)及び配線部 W (19a)を覆うようにタツチ電極 13aが延設されてレ、るので、額縁部 F (19a)及び配線部 W (19a)の電気抵抗の経時変化を抑制することができる。さらに、タツチ電極形成工程において、額縁部 F (19 a)及び配線部 W(19a)を覆うようにタツチ電極 13aを形成することにより、 ITO膜 13 をパターニングする際のエッチング液中の塩酸から額縁部 F (19a)及び配線部 W (l 9a)を保護すること力 Sできる。

[0134] また、タツチパネル 20cでは、額縁部 F (19a)及び配線部 W (19a)が銀及びパラジゥムを含む合金膜により形成されているので、額縁部 F及び配線部 Wがアルミニウム膜により形成された場合に発生する酸化インジウムと酸化スズとの化合物、すなわち、 IT〇膜とアルミニウム膜との電蝕反応を抑制することができる。

[0135] 《発明の実施形態 6》

図 41は、実施形態 6に係るタツチパネル 20dのパネル面内の断面図である。

[0136] タツチパネル 20dでは、図 41に示すように、酸化チタン膜 18aが額縁部 F (19a)及び配線部 W (19a)と重なる部分のみに設けられている。これによれば、酸化チタン膜 18aが額縁部 F (19a)及び配線部 W (19a)に重なる部分以外、すなわち、パネル面内（液晶表示装置における表示領域）に設けられていないので、タツチパネル 20d及びそのタツチパネル 20dを備えた液晶表示装置の透過率を向上させることができる。なお、酸化チタン膜 18aは、スパッタリング法により成膜する際にメタルマスクなどを用レ、ることによって形成すること力できる。

[0137] 《発明の実施形態 7》

図 42は、実施形態 7に係るタツチパネル 20eの端子部の断面図である。

[0138] タツチパネル 20eでは、パネル面内の構成が上記実施形態 5のタツチパネル 20cと実質的に同じであるが、図 42に示すように、端子部において、上記実施形態 5 (図 2 8参照）で存在した配線部 W ( 19a)が省略され、パネル面内において配線部 W (19a )に積層されたタツチ電極 13aの延設部だけになつている。これによれば、配線部 W ( 19a)を構成する銀及びパラジウムを含む合金膜が端子部で露出することがなくなり、配線部 W ( 19a)の電気抵抗の経時変化を抑制することができる。

産業上の利用可能性

[0139] 以上説明したように、本発明は、位置認識精度の高いタツチパネルを提供することができるので、タツチパネルを備えた液晶表示装置などの表示装置について有用である。

Claims

請求の範囲

[1] 絶縁性基板と、

上記絶縁性基板に設けられた透明なタツチ電極と、

上記タツチ電極の周縁に接続された導電部とを備え、

上記導電部を介する電気信号により上記タツチ電極におけるタツチ位置を検出するタツチパネルであって、

上記導電部は、上記絶縁性基板及びタツチ電極の間に設けられてレ、ることを特徴とするタツチパネル。

[2] 請求項 1に記載されたタツチパネルにぉレ、て、

上記導電部は、上記タツチ電極の周縁に沿って設けられた額縁部であり、上記額縁部には、該額縁部を介して上記タツチ電極に接続する配線部が接続されてレ、ることを特徴とするタツチパネル。

[3] 請求項 2に記載されたタツチパネルにおいて、

上記額縁部及び配線部は、同一材料により形成されていることを特徴とするタツチパネル。

[4] 請求項 2に記載されたタツチパネルにおいて、

上記額縁部は、矩形枠状であり、

上記配線部は、上記額縁部の 4隅にそれぞれ接続されるように 4本設けられていることを特徴とするタツチパネル。

[5] 請求項 2に記載されたタツチパネルにおいて、

上記額縁部及び配線部は、銀及びパラジウムを含む合金膜、又は銀、パラジウム及び銅を含む合金膜により形成されていることを特徴とするタツチパネル。

[6] 請求項 5に記載されたタツチパネルにおいて、

上記絶縁性基板は、ガラス基板であり、

上記絶縁性基板と上記額縁部及び配線部との間には、両者間の密着性を向上させるための層間膜が設けられていることを特徴とするタツチパネル。

[7] 請求項 5に記載されたタツチパネルにおいて、

上記層間膜は、上記額縁部及び配線部と重なる部分のみに設けられていることを特徴とするタツチパネル。

[8] 請求項 5に記載されたタツチパネルにおいて、

上記タツチ電極は、上記額縁部及び配線部を覆うように延設されていることを特徴とするタツチパネル。

[9] 請求項 8に記載されたタツチパネルにおいて、

上記配線部の末端では、上記タツチ電極が延設され、

上記配線部の末端におけるタツチ電極の延設部分により該配線部の端子部が構成されてレ、ることを特徴とするタツチパネル。

[10] 請求項 5に記載されたタツチパネルにおいて、

上記タツチ電極は、酸化インジウムと酸化スズとの化合物により形成されていることを特徴とするタツチパネル。

[11] 請求項 1に記載されたタツチパネルと、

上記タツチパネル装置に対向して配置された表示パネルとを備えていることを特徴とする表示装置。

[12] 絶縁性基板と、

上記絶縁性基板に設けられた透明なタツチ電極と、

上記タツチ電極の周縁に接続された導電部とを備え、

上記導電部を介する電気信号により上記タツチ電極におけるタツチ位置を検出するタツチパネルを製造する方法であって、

上記絶縁性基板に金属導電膜を成膜した後に、該金属導電膜をパターニングして、上記導電部を形成する導電部形成工程と、

上記形成された導電部を覆うように透明導電膜を成膜した後に、該透明導電膜をノターニングして上記タツチ電極を形成するタツチ電極形成工程とを備えることを特徴とするタツチパネルの製造方法。

[13] 請求項 12に記載されたタツチパネルの製造方法において、

上記導電部は、上記タツチ電極の周縁に沿って設けられた額縁部であり、上記額縁部には、該額縁部を介して上記タツチ電極に接続する配線部が接続され上記導電部形成工程では、上記額縁部及び配線部を形成することを特徴とするタツチパネルの製造方法。

[14] 請求項 12に記載されたタツチパネルの製造方法において、

上記導電部形成工程では、上記金属導電膜をドライエッチングによりパターユングすることを特徴とするタツチパネルの製造方法。

[15] 請求項 12に記載されたタツチパネルの製造方法において、

上記絶縁性基板は、ガラス基板であり、

上記導電部は、銀及びパラジウムを含む合金膜、又は銀、パラジウム及び銅を含む合金膜により形成され、

上記導電部形成工程の前に、上記絶縁性基板に上記導電部に対する密着性を向上させるための層間膜を成膜する層間膜成膜工程を備えることを特徴とするタツチパネルの製造方法。

[16] 請求項 15に記載されたタツチパネルの製造方法において、

上記層間膜成膜工程では、上記層間膜をメタルマスクにより上記導電部と重なる部分に成膜することを特徴とするタツチパネルの製造方法。

[17] 請求項 15に記載されたタツチパネルの製造方法において、

上記導電部は、上記タツチ電極の周縁に沿って設けられた額縁部であり、上記額縁部には、該額縁部を介して上記タツチ電極に接続する配線部が接続され上記タツチ電極形成工程では、上記透明導電膜を上記配線部の末端に延設するようにパターユングして、該配線部の端子部を形成することを特徴とするタツチパネルの製造方法。