WO2007007548A1 - トランジスタ及びその動作方法 - Google Patents

トランジスタ及びその動作方法 Download PDF

Info

Publication number
WO2007007548A1
WO2007007548A1 PCT/JP2006/312830 JP2006312830W WO2007007548A1 WO 2007007548 A1 WO2007007548 A1 WO 2007007548A1 JP 2006312830 W JP2006312830 W JP 2006312830W WO 2007007548 A1 WO2007007548 A1 WO 2007007548A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
type
channel region
nitride semiconductor
Prior art date
Application number
PCT/JP2006/312830
Other languages
English (en)
French (fr)
Inventor
Daisuke Ueda
Tsuyoshi Tanaka
Yasuhiro Uemoto
Tetsuzo Ueda
Manabu Yanagihara
Masahiro Hikita
Hiroaki Ueno
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP06767447A priority Critical patent/EP1909316A4/en
Priority to US11/995,040 priority patent/US8076698B2/en
Publication of WO2007007548A1 publication Critical patent/WO2007007548A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　サファイア基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型コントロール層１０５、ｐ型コンタクト層１０６がこの順に形成されている。また、トランジスタは、ｐ型コンタクト層１０６にオーミック接触するゲート電極１１０と、アンドープＡｌＧａＮ層１０４上に設けられたソース電極１０８およびドレイン電極１０９とを備えている。ｐ型コントロール層１０５に正電圧を印加することで、チャネル内に正孔が注入され、チャネルを流れる電流を増加させることができる。

Description

明 細 書
トランジスタ及びその動作方法
技術分野
[0001] 本発明はトランジスタに関し、特に、スイッチング用パワートランジスタなどに応用可 能な窒化物半導体を用いたトランジスタに関するものである。
背景技術
[0002] 近年、高周波大電力デバイスとしてガリウムナイトライド (GaN)系の材料を用いた電 界効果トランジスタ（Field Effect Transistor,以下 FETと表記する）の研究が活発に 行われてレ、る。 GaNなどの窒化物半導体材料はアルミニウムナイトライド (A1N)ゃィ ンジゥムナイトライド (InN)と様々な混晶を作ることができるので、従来のガリウム砒素 (GaAs)などの化合物半導体材料と同様にへテロ接合を作ることができる。しかしな がら、窒化物半導体のヘテロ接合では、膜中の自発分極あるいはピエゾ分極によつ て高濃度のキャリアがドーピングなしの状態においてもヘテロ界面に発生する。この 結果、 FETを作製した場合にはデプレッション型（ノーマリーオン型）になり易 ェン ハンスメント型（ノーマリーオフ型）の特性を得ることは難しい。し力 ながら、現在パヮ 一エレクトロニクス巿場で使用されているデバイスの殆どがノーマリーオフ型であり、 G aN系の窒化物半導体装置についてもノーマリーオフ型が強く求められている。
[0003] 以下、窒化物半導体材料を用いた従来の FETについて説明する。
[0004] 図 9は従来の AlGaNZGaNヘテロ接合を用いた FETの断面図であり、図 10は図
9に示す従来の FETにおいて、分極により誘起される固定電荷及び自由電子の分 布を表す図である。また、図 11は従来の FETのエネルギーバンド図であり、図 12は このような、 2次元電子ガスをキャリアとする FETのゲート電圧とドレイン電流の関係を プロットした図である。
[0005] 図 9に示すように、窒化物半導体で構成された従来の FETは、（0001)面を主面と するサファイア基板 1901と、サファイア基板 1901上に設けられたアンドープ GaN層 1902と、アンドープ GaN層 1902上に設けられたアンドープ AlGaN層 1903と、アン ドープ AlGaN層 1903の上にそれぞれ設けられた Ti/Alからなるソース電極 1905 およびドレイン電極 1906とパラジウム（Pd)力 なるゲート電極 1907と、アンドープ A IGaN層 1903を覆う SiN力 なるパッシベーシヨン膜 1904とを備えている。アンド一 プ AlGaN層 1903はアンドープの Al Ga Nで構成されている。
0. 25 0. 75
[0006] 図 9に示す従来の FETにおいては、アンドープ AlGaN層 1903を構成する材料固 有の自発分極およびピエゾ分極のために、不純物が導入されていないにもかかわら ずアンドープ GaN層 1902とアンドープ AlGaN層 1903とのへテロ接合界面には I X 1013cm_2程度の 2次元電子ガスが形成される。
[0007] 図 10に示すように、アンドープ AlGaN層 1903の上面（ゲート電極 1907に対向す る面）およびアンドープ GaN層 1902の上面にはそれぞれ負の固定電荷が発生し、 アンドープ AlGaN層 1903の下面（サファイア基板 1901に近い方の面）およびアンド ープ GaN層 1902の下面にはそれぞれ正の固定電荷が発生する。ここで、 AlGaN の表面に発生する固定電荷の量の絶対値は GaNの表面に発生する固定電荷の量 の絶対値よりも大きいため、ヘテロ界面のアンドープ GaN層 1902側に固定電荷の 差を補償する量のシートキャリアが二次元電子ガスの形で発生する（図 10中の Ns)。 なお、図 10おいて、実線の矢印はアンドープ AlGaN層 1903に生じる固定電荷を示 し、破線の矢印はアンドープ GaN層 1902に生じる固定電荷を示している。
[0008] この分極によってアンドープ GaN層 1902およびアンドープ AlGaN層 1903中には 電界が生じ、エネルギーバンド図は図 11に示すような形になる。すなわち、アンド一 プ GaN層 1902のへテロ界面付近の価電子帯端のポテンシャルエネルギーはフェル ミレベル以下となる。そのため、従来の FETは、基本的に図 12に示すようなノーマリ 一オン型の電気特性を示す。
[0009] また、ソース電極 1905及びドレイン電極 1906はアンドープ AlGaN層 1903に接し ており、アンドープ AlGaN層 1903の膜厚が例えば 30nm以下と薄い場合には 2次 元電子ガスが形成されるチャネル領域（ここではアンドープ GaN層 1902の一部）はト ンネル電流によりソース電極 1905およびドレイン電極 1906に電気的に接続される。 よって、ソース電極 1905およびドレイン電極 1906は共に良好なォーミック電極となる 。また、 Pdからなるゲート電極は 5. leVの大きな仕事関数を有しており、アンドープ AlGaN層 1903に対して良好なショットキー接合となる（非特許文献 1参照）。 [0010] 前述の通り分極を有する GaN系の半導体材料を用いてノーマリーオフ特性を実現 しょうとすれば、結晶固有の自発分極及びピエゾ分極によってチャネル内に生成され るキャリアを低減する必要がある。 AlGaNと GaNとのへテロ接合を用いた FETの場 合は、 AlGaN層中の A1組成を下げれば GaNとの格子定数差によるストレスが低減 できるのでピエゾ分極が減少し、その結果シートキャリア濃度が減少する (非特許文 献 2参照)。具体的には、アンドープ AlGaN層 1903の A1混晶比を膜厚が 30nmのま まで 0. 15に低下させれば、シートキャリア濃度は 1. 4 X 1013cm_2から 5 X 1012cm_ 2にまで大幅に減少する。キャリア濃度の低下に伴い動作電流も低減する。また、アン ドープ AlGaN層 1903の A1組成を低下させたことによりゲート部のポテンシャルバリ ァも低下する。
[0011] また、ゲート電極でのリーク電流の発生を抑えるために、ゲート電極 1907に印加可 能な順方向電圧には上限がある。このため、ゲート電圧を大きくすることができず、ド レイン電流も十分に大きくすることが難しかった。
[0012] この不具合に対し、ノーマリーオフ型でかつ大きな順方向電圧を印加可能とするた めに、ゲート部を p型領域化し、ポテンシャルバリアを高める構成も提案されている。こ れが接合型 FET (Junction Field Effect Transistor,以下 JFETと略す）である。この J FETは、非特許文献 3や特許文献 1に記載されてレ、る。
非特霄午文献 1 : M. Hikita et al. Technical Digest of 2004 International Electron Devic es Meeting (2004) p.803.〜806.
非特許文献 2 : O.Ambacher et al" J.Appl.Phys. Vol.85 (1999) p. 3222.〜3233. 非特許文献 3 :し Zhang et al., IEEE Transactions on Electron Devices, vol. 47, no.
3, pp. 507-511， 2000.
特許文献 1 :特開 2004— 273486号公報
発明の開示
発明が解決しょうとする課題
[0013] し力 ながら、前述の JFETをノーマリーオフ化した場合、ゲート電極に順方向バイ ァスを印加してもチャネルに生成される電子濃度をノーマリーオンの JFETと同程度 にまで大きくすることは困難であった。また、ゲート電極に対して順方向バイアスを印 加できるのはゲートリーク電流が流れ始めるまで、具体的にはバンドギャップを考慮し て 3V程度までであった。そのため、従来の技術では十分な大きさのドレイン電流をノ 一マリーオフ型の JFETで得ることは困難であった。
[0014] 本発明は上記の課題に鑑み、ノーマリーオフ特性を有しながら、ドレイン電流を増 加させることのできる半導体装置及びその動作方法を提供することを目的とする。 課題を解決するための手段
[0015] 上記課題を解決するために、本発明のトランジスタ及びその動作方法は以下に述 ベる構成となっている。
[0016] 本発明のトランジスタは、チャネル領域を含む第 1の半導体層と、前記チャネル領 域の上または上方に設けられ、前記チャネル領域よりもバンドギャップが大きい第 2の 半導体層と、前記第 2の半導体層の内部または上または上方に設けられた p型の導 電性を有するコントロール領域と、前記コントロール領域の一部に接して設けられた ゲート電極と、前記コントロール領域の両側方に設けられたソース電極およびドレイン 電極とを備え、前記ゲート電極を前記ソース電極に対して順方向バイアスすることに より、前記チャネル領域に正孔が注入され、前記ソース電極と前記ドレイン電極との 間に流れる電流が制御される。
[0017] この構成により、注入された正孔によってチャネル領域内に電子が誘起され、チヤ ネル領域を流れる電流量を飛躍的に増加させることができる。また、本発明のトランジ スタにおいて、第 1の半導体層、第 2の半導体層およびコントロール領域の構成材料 としては Siや砒素系の化合物半導体、窒化物半導体など種々の材料が用レ、られる。 この中で、窒化物半導体を用いた場合でもコントロール領域に電圧が印加されない 状態では 2次元電子ガスが第 2の半導体層またはコントロール領域から第 1の半導体 層に注入される正孔により相殺されるので、ノーマリーオフ特性が実現される。特に、 チャネル領域を含む第 1半導体層の構成材料が窒化物半導体であれば、チャネル 領域内での正孔の移動度が電子の移動度に比べて非常に小さくなるので、正孔が チャネル領域を流れる電流にほとんど寄与しなくなる。そのため、第 2の半導体層ま たはコントロール領域からの正孔の注入量を制御することによって例えばチャネル領 域に従来のトランジスタに比べて大電流を流すことが可能となる。 [0018] なお、前記第 1の半導体層の内部で且つ前記チャネル領域の下方に、前記チヤネ ル領域よりもバンドギャップの大きな半導体層が設けられていることにより、チャネル 領域と半導体層との間にもポテンシャル障壁が形成されるので、チャネル領域に注 入された正孔が散逸することなくチャネル領域内に蓄積する。この結果、チャネル領 域内の電子濃度をより高めることが可能となる。また、第 1の半導体層および第 2の半 導体層が共に窒化物半導体で構成されている場合には、この半導体層を窒化物半 導体で構成することによってチャネル領域の上と下に位置する層の自発分極量の差 を小さくできるので、ノーマリーオフ動作を容易に実現することが可能となる。
[0019] 前記コントロール領域の内部に、 p型の導電性を有する不純物の濃度が異なる少な くとも 2つ以上の領域が設けられており、前記不純物の濃度勾配が上方に向かって 増加するように設定されていることにより、第 1の半導体層に接する層に含まれる p型 不純物の濃度を十分小さくすることができるので、トラップを介した電流がゲート電極 とソース電極との間に流れるのを抑制することが可能となる。
[0020] また、本発明の動作方法は、チャネル領域を含む第 1の半導体層と、前記チャネル 領域の上または上方に設けられ、前記チャネル領域よりもバンドギャップが大きい第 2の半導体層と、前記第 2の半導体層の内部または上に設けられた p型の導電性を 有するコントロール領域と、前記コントロール領域の一部に接して設けられたゲート電 極と、前記コントロール領域の両側方に設けられたソース電極およびドレイン電極とを 有するトランジスタの動作方法であって、前記コントロール領域または前記第 2の半 導体層から前記チャネル領域に正孔を注入し、前記チャネル領域を介して前記ソー ス電極と前記ドレイン電極との間に流れる電流を制御するステップを含んでいる。
[0021] この動作方法によれば、コントロール領域をソース電極に対して順方向にバイアス する（コントロール領域側に正電圧を印加する）ことによって大電流を得ることが可能 となる。
発明の効果
[0022] 以上説明したように、本発明のトランジスタ及びその動作方法によれば、チャネル領 域の上または上方に p型不純物を含むコントロール領域を設け、同領域をソース電極 に対して順方向にバイアスすることで、正孔のみを選択的にチャネル領域に注入す ることができる。その結果、注入された正孔によってチャネル領域内の電子の発生が 促され、チャネル電流を飛躍的に増加させることが可能となる。従って、大動作電流 を有するノーマリーオフ型のトランジスタを実現することができる。
図面の簡単な説明
[図 1]図 1は、本発明の第 1の実施形態に係る窒化物半導体装置を示す断面図であ る。
[図 2]図 2は、第 1の実施形態に係る窒化物半導体装置のコントロール領域に加えた 電圧とドレイン電流との関係を示す図である。
[図 3]図 3は、第 1の実施形態に係る窒化物半導体装置において、コントロール領域 に印加する電圧を変化させた場合のソース ドレイン間電圧とドレイン電流との関係 を示す図である。
[図 4]図 4は、本発明の第 2の実施形態に係る窒化物半導体装置を示す断面図であ る。
[図 5]図 5は、第 2の実施形態に係る窒化物半導体装置のコントロール領域に加えた 電圧とドレイン電流との関係を示す図である。
[図 6]図 6は、第 2の実施形態に係る窒化物半導体装置において、コントロール領域 に印加する電圧を変化させた場合のソース一ドレイン間電圧とドレイン電流との関係 を示す図である。
[図 7]図 7は、本発明の第 3の実施形態に係る窒化物半導体装置を示す断面図であ る。
[図 8]図 8は、第 3の実施形態に係る窒化物半導体装置において、コントロール領域 に加えた電圧とゲート電極を流れる電流との関係を示す図である。
[図 9]図 9は、従来の AlGaN/GaNヘテロ接合を用いた FETの断面図である。
[図 10]図 10は、図 9に示す従来の FETにおいて、分極により誘起される固定電荷及 び自由電子の分布を表す図である。
[図 11]図 11は、窒化物半導体を用レ、た従来の FETのエネルギーバンド図である。
[図 12]図 12は、窒化物半導体を用いた従来の FETのゲート電圧とドレイン電流の関 係をプロットした図である。 符号の説明
[0024] 101、 701
102 402、 702 A1Nバッファ層
103 404、 703 アンドープ GaN層
104 405、 704 アンドープ AlGaN層
105 406 p型コントロール層
106 407、 707 p型：
107 408、 708 パッシベーシヨン膜
108 409、 709 ソース電極
109 410、 710 ドレイン電極
110 411、 711 ゲート電極
401 n型 Si基板
403 アンドープ AlGaN下地層
705 低濃度 P型コントロール層
706 高濃度 P型コントロール層
発明を実施するための最良の形態
[0025] 以下、本発明の実施形態について図面を参照しながら説明する。
[0026] (第 1の実施形態）
図 1は、本発明の第 1の実施形態に係る窒化物半導体装置を示す断面図である。
[0027] 同図に示すように、本実施形態の窒化物半導体装置は、 （0001)面を主面とする サファイア基板 101と、サファイア基板 101の（0001)面上に設けられた A1Nバッファ 層 102と、 A1Nバッファ層 102上に設けられたアンドープ GaN層 103と、アンドープ G aN層 103上に設けられたアンドープ AlGaN層 104と、アンドープ AlGaN層 104の 一部の上に設けられ、 p型不純物を含む AlGaNで構成された p型コントロール層 105 と、 p型コントロール層 105上に設けられ、 p型コントロール層 105よりも高濃度の p型 不純物を含む GaNで構成された p型コンタクト層 106とを備えている。また、本実施 形態の窒化物半導体装置は、 Niからなり、 p型コンタクト層 106上に設けられ、且つ p 型コンタクト層 106にォーミック接触するゲート電極 110と、アンドープ AlGaN層 104 の上であってゲート電極 110を挟む位置に設けられた Ti層および Al層からなるソー ス電極 108およびドレイン電極 109と、 SiNからなり、アンドープ AlGaN層 104の上 面を覆うパッシベーシヨン膜 107とを備えている。
[0028] 本実施形態の窒化物半導体装置では、アンドープ AlGaN層 104と p型コントロー ル層 105は共に Al Ga Nで構成されている。アンドープ AlGaN層 104のバンド
0. 2 0. 8
ギャップはアンドープ GaN層 103のバンドギャップよりも大きぐアンドープ GaN層 10 3とアンドープ AlGaN層 104との界面にはへテロ障壁が形成されている。アンドープ GaN層 103とアンドープ AlGaN層 104とのへテロ界面にはデバイスの動作時に 2次 元電子ガスが形成される。
[0029] A1Nバッファ層 102の膜厚は例えば lOOnmであり、アンドープ GaN層 103の膜厚 は例えば 2 x mであり、アンドープ AlGaN層 104の膜厚は例えば 25nmである。また 、 p型コントロール層 105の膜厚は lOOnmであり、 p型コンタクト層 106の膜厚は例え は 5nmでめる。
[0030] p型コントロール層 105には不純物濃度が約 I X 1019cm_3のマグネシウム（Mg)が ドーピングされている。 p型コンタクト層 106には不純物濃度が約 1 X 102°cm_3で Mg が注入されている。
[0031] p型コントロール層 105および p型コンタクト層 106は、基板上面から見た場合、幅 1 . 5 x mのストライプ状にエッチングされており、 ρ型コンタクト層 106上に設けられたゲ ート電極 110の幅は l z mとなっている。この p型コントロール層 105および p型コンタ タト層 106のうちコントロール領域 (ゲート領域）以外に設けられた部分はエッチング によって除去されている。また、図 1に示すゲート長方向での断面における p型コント ロール層 105の下端部とドレイン電極 109の端部との距離は 5 z mあるいはそれ以上 となっているため、ドレイン耐圧は十分に高くなつている。なお、ゲート電極 110の材 料は Niに限られず、 Pdなど、 p型コンタクト層 106とォーミック接合を形成できる材料 であればよい。
[0032] 本実施形態の窒化物半導体装置ではソース電極 108およびドレイン電極 109は共 にアンドープ AlGaN層 104に接してレ、るが、アンドープ AlGaN層 104の膜厚が十分 に薄いため、動作時にはアンドープ AlGaN層 104をトンネル電流が流れる。そのた め、ソース電極 108およびドレイン電極 109は動作時に 2次元電子ガスが形成される ヘテロ界面に電気的に接続されるォーミック電極となっている。この構成に加え、アン ドープ AlGaN層 104のうちソース電極 108の下、およびドレイン電極 109の下に位 置する領域に Siを拡散させてさらに良好なォーミック接合を形成させることもできる。 トンネル電流を流すためにはアンドープ AlGaN層 104の厚さが 30nm以下であると 特に好ましい。
[0033] なお、図 1には示していないが、窒化物半導体装置には、隣接する半導体装置と電 気的に分離するための素子分離領域が形成されていてもよい。素子分離領域は、例 えばアンドープ AlGaN層 104およびアンドープ GaN層 103にホウ素（B)をイオン注 入してこれらの層を高抵抗化することで形成される。
[0034] 本実施形態の窒化物半導体装置はトランジスタとして動作する。
[0035] 図 2は本実施形態の窒化物半導体装置のコントロール領域 (ゲート領域）に加えた 電圧 (ゲート電圧 Vgsと図 2では表記)とドレイン電流との関係を示す図であり、図 3は 本実施形態の窒化物半導体装置において、コントロール領域に印加する電圧を変 化させた場合のソース ドレイン間電圧とドレイン電流との関係を示す図である。図 2 では、ソース一ドレイン間電圧 Vdsを 10Vにした場合のドレイン電流を示している。
[0036] 図 2に示すように、本実施形態の窒化物半導体装置の閾値電圧は約 IVであり、ノ 一マリオフ特性が実現されている。そして、図 3に示すように、ゲート電極 110に 5V以 上の正バイアスを印加しても顕著なゲートリーク電流は観測されず、最大で 130mA Zmm程度のドレイン電流が得られる。また、図 2に示すドレイン電流の変化から、本 実施形態の窒化物半導体装置には 2つの動作モードが存在することが観察されてい る。すなわち、コントロール電圧（ゲート電圧）が 0V〜約 2. 5Vの範囲では、本実施形 態の窒化物半導体装置 ίお FETとして動作し、コントロール電圧が約 2. 5Vに近づく とドレイン電流は一旦増加しなくなる（第 1のモード)。そして、コントロール電圧が 2. 5 V以上の場合には、窒化物半導体装置は第 2のモードとなり、特にコントロール電圧 力 S3Vを超えてから電流が増加する。第 2のモードにおいては ρ型コントロール層 105 力 チャネルとなるアンドープ GaN層 103の上面部に正孔が注入され、コントローノレ 電圧の上昇に応じてドレイン電流が単調に増加する。アンドープ GaN層 103の上面 部、すなわちアンドープ AlGaN層 104との界面付近に正孔が注入されると、注入さ れた正孔と同じだけの自由電子がアンドープ AlGaN層 104との界面付近に発生す るため、ドレイン電流は増加するのである。
[0037] さらに特徴的であるのは、図 3に示されているように p型コントロール層 105に十分 大きな順方向バイアスを印加してもドレイン電流の原点にてドレイン電圧にオフセット 領域が顕著に表れないことである。これは、アンドープ GaN層 103中の正孔の移動 度が電子の移動度に比べて極めて小さいため、チャネル内で正孔が流れることでチ ャネル内に電圧降下が顕著には生じてレ、なレ、ことを意味してレ、る。
[0038] 以上のように、本実施形態の窒化物半導体装置は、ノーマリオフ型であるので、パ ヮーデバイスとして用いた場合、電力供給が停止した状態で電流が流れることがなく なり、周辺回路が破壊されるなどの不具合を防ぐことができる。また、従来の窒化物 半導体装置に比べてゲート電極 110に高電圧を印加することができるので、ノーマリ オフ型でありながら大きいドレイン電流を得ることができる。
[0039] 以上で説明した本実施形態の窒化物半導体装置は、以下の方法を用いて作製す ること力 Sできる。
[0040] まず、サファイア基板 101 (部材の符号は図 1参照）の（0001)面上に MOCVD法 により、 A1Nバッファ層 102、アンドープ GaN層 103、アンドープ AlGaN層 104、 p型 コントロール層 105および p型コンタクト層 106を順に形成する。この際に、 p型コント ロール層 105および p型コンタクト層 106にはあら力じめ Mgを導入してぉレ、てもよレヽ 力 p型コントロール層 105および p型コンタクト層に 106半導体層を堆積後に Mgを イオン注入してもよい。
[0041] 次に、例えば ICPエッチングなどのドライエッチングにより、 p型コンタクト層 106、 p 型コントロール層 105のうちゲート領域以外の部分を選択的に除去する。
[0042] 次いで、 SiH、 NH及び Nを用いた CVD法により、基板上にパッシベーシヨン膜
4 3 2
107を形成する。
[0043] 次いで、例えば ICPドライエッチングなどによりパッシベーシヨン膜 107の一部を開 口し、その開口部に Ti層及び A1層からなるソース電極 108及びドレイン電極 109を 形成し、 N雰囲気中 650°Cでの熱処理を行う。 [0044] 次に、例えば ICPドライエッチングなどにより p型コンタクト層 106上に設けられた部 分を除去する。続いて、パッシベーシヨン膜 107の開口部分に Niからなるゲート電極 110を形成する。以上のようにして、本実施形態の窒化物半導体装置を作製すること ができる。
[0045] なお、以上の説明では基板として（0001)面を主面とするサファイア基板を用いる 例を示したが、例えば SiC基板や GaN基板あるいは Si基板といったレ、かなる基板を 用いてもよぐ良好な結晶性を有する半導体層を成長させることができればレ、かなる 面方位の基板を用いてもょレ、。
[0046] また、 p型コントロール層 105とアンドープ AlGaN層 104の A1組成は互いに同一で ある必要はなぐ例えば p型コントロール層 105は p型 GaNで構成されていてもよい。 ただし、 p型コントロール層 105のバンドギャップをチャネルが形成されるアンドープ G aN層 103よりも大きくすれば、チャネルに対する正孔の注入量をチャネル力ら p型コ ントロール層 105への電子の注入量よりも大きくすることができ、チャネル内のキヤリ ァ濃度を高めることができる。
[0047] また、本実施形態の素子構造は GaAsなどの窒化物半導体以外の化合物半導体 を用いた場合でも実現することができ、例えば GaNに代えて GaAsを、 AlGaNに代 えて AlGaAsを用いてもよレ、。あるいは、 GaN/AlGaNのへテロ接合に代えて Si/ SiGeのへテロ接合を用いて本実施形態の同様の構成を実現することも可能である。
[0048] なお、本実施形態の窒化物半導体装置において、アンドープ AlGaN層 104のうち ゲート電極 110の直下方に位置する領域に p型コントロール層 105から拡散した p型 不純物が含まれてレ、てもよレ、。
[0049] (第 2の実施形態）
図 4は、本発明の第 2の実施形態に係る窒化物半導体装置を示す断面図である。
[0050] 同図に示すように、本実施形態の窒化物半導体装置は、 （111)面を主面とする n 型 Si基板 401と、 n型 Si基板 401の（111)面上に設けられた A1Nバッファ層 402と、 A1Nバッファ層 402上に設けられたアンドープ AlGaN下地層 403と、アンドープ A1G aN下地層 403上に設けられたアンドープ GaN層 404と、アンドープ GaN層 404上に 設けられたアンドープ AlGaN層 405と、アンドープ AlGaN層 405の一部の上に設け られ、 p型不純物を含む AlGaNで構成された p型コントロール層 406と、 p型コント口 ール層 406上に設けられ、 p型コントロール層 406よりも高濃度の p型不純物を含む G aNで構成された p型コンタクト層 407とを備えている。また、本実施形態の窒化物半 導体装置は、 Niからなり、 p型コンタクト層 407上に設けられ、且つ p型コンタクト層 40 7にォーミック接触するゲート電極 411と、アンドープ AlGaN層 405の上に設けられ た Ti層および A1層力もなるソース電極 409およびドレイン電極 410と、 SiNからなり、 アンドープ AlGaN層 405の上面を覆うパッシベーシヨン膜 408とを備えている。
[0051] 本実施形態の窒化物半導体装置では、アンドープ AlGaN下地層 403、アンドープ AlGaN層 405、および p型コントロール層 406は共に Al Ga Nで構成されている
0. 2 0. 8
力 各層の A1組成は互いに異なっていてもよい。ただし、アンドープ AlGaN下地層 4 03およびアンドープ AlGaN層 405のバンドギャップはアンドープ GaN層 404のバン ドギャップよりも大きくなつており、いわゆるダブルへテロ構造が形成されている。
[0052] A1Nバッファ層 402の膜厚は例えば 40nm、アンドープ AlGaN下地層 403の膜厚 は例えば l x m、アンドープ GaN層 404の膜厚は例えば 3nm、アンドープ AlGaN層 405の膜厚は例えば 25nmである。また、 p型コントロール層 406の膜厚は lOOnmで あり、 p型コンタクト層 407の膜厚は例えば 5nmである。 p型コントロール層 406および p型コンタクト層 407に含まれる p型不純物（Mg)の濃度は第 1の実施形態の窒化物 半導体装置と同一である。
[0053] また、本実施形態の窒化物半導体装置では、電極に接続される配線の抵抗を低減 するため、ソース電極 409はアンドープ AlGaN層 405、アンドープ GaN層 404、およ びアンドープ AlGaN下地層 403を貫通するビアを介して n型 Si基板 401に接続され ている。
[0054] 図 5は本実施形態の窒化物半導体装置のコントロール領域に加えた電圧 (ゲート電 圧 Vgs)とドレイン電流との関係を示す図であり、図 6は本実施形態の窒化物半導体 装置において、コントロール領域に印加する電圧を変化させた場合のソース—ドレイ ン間電圧とドレイン電流との関係を示す図である。図 5では、比較のために第 1の実 施形態に係る窒化物半導体装置での測定結果を併せて示している（図中の点線)。
[0055] 図 5に示す結果から、本実施形態の窒化物半導体装置の閾値電圧は約 2Vであり 、ノーマリーオフ特性が実現していることが分かる。また、図 6に示すように、ゲート電 極 411に 7V以上の正バイアスを印加してもゲートリーク電流は流れず、最大で 270 mAZmm程度のドレイン電流が得られた。
[0056] 本実施形態の窒化物半導体装置では、チャネルとなるアンドープ GaN層 404の上 下が A1混晶比 20%の AlGaN層で挟まれている。そのため、 p型コントローノレ層 406 にバイアスが印加されなレ、状態のアンドープ GaN層 404内では、 自発分極の効果が 相殺されてキャリアが存在しない状態となっている。このため、本実施形態の窒化物 半導体装置では、第 1の実施形態に係る窒化物半導体装置よりも閾値電圧が大きく なっている。
[0057] 図 5に示すように、本実施形態の窒化物半導体装置ではコントロール電圧が閾値 である 2Vを超えてからドレイン電流は急激に増加する。本実施形態の窒化物半導体 装置において、コントロール電圧が 0Vの状態ではチャネル内にはキャリアが存在し ないため、コントロール電圧を印加した場合に得られたドレイン電流は全て p型コント ロール層 406から流入した正孔によって生じたものと考えられる。そのため、アンド一 プ AlGaN層の下にアンドープ GaN層が設けられる場合に見られた電気特性上のキ ンクが観測されないと考えられる。また、アンドープ GaN層 404の上下にはへテロ障 壁が形成されているので P型コントロール層 406から注入された正孔がアンドープ Ga N層 404内に蓄積するので、正孔によって誘起される自由電子の量を増やすことが できる。そのため、本実施形態の窒化物半導体装置では、第 1の実施形態の窒化物 半導体装置と比べてもより大きいドレイン電流を得ることができる。
[0058] なお、本実施形態の窒化物半導体装置ではアンドープ GaN層 404の上下に設け られたアンドープ AlGaN下地層 403とアンドープ AlGaN層 405の A1混晶比を同一 にしている力 アンドープ AlGaN下地層 403の A1混晶比をアンドープ AlGaN層 405 の混晶比より低くした場合でも、 p型コントロール層 406を設ければチャネル部のポテ ンシャルが持ち上がるので、ノーマリーオフ特性を実現することが可能である。
[0059] 以上の通り、本実施形態の窒化物半導体装置によれば、ノーマリーオフ型で前述 の正孔注入によってのみドレイン電流が流れ、正孔のチャネル内での閉じ込めを促 進することでより大きな動作電流を実現することが可能となる。 [0060] (第 3の実施形態）
図 7は、本発明の第 3の実施形態に係る窒化物半導体装置を示す断面図である。
[0061] 同図に示すように、本実施形態の窒化物半導体装置は、 （0001)面を主面とする サファイア基板 701と、サファイア基板 701の（0001)面上に設けられた A1Nバッファ 層 702と、 A1Nバッファ層 702上に設けられたアンドープ GaN層 703と、アンドープ G aN層 703上に設けられたアンドープ AlGaN層 704と、アンドープ AlGaN層 704の 一部の上に設けられ、 p型不純物を含む AlGaNで構成された低濃度 p型コントロー ル層 705と、低濃度 p型コントロール層 705上に設けられ、低濃度 p型コントロール層 705よりも高濃度の p型不純物を含む高濃度 p型コントロール層 706と、高濃度 p型コ ントロール層 706上に設けられ、高濃度 p型コントロール層 706よりも高濃度の p型不 純物を含む GaNで構成された p型コンタクト層 707とを備えている。また、本実施形 態の窒化物半導体装置は、 p型コンタクト層 707上に設けられたゲート電極 711と、ァ ンドープ AlGaN層 704の上に設けられたソース電極 709およびドレイン電極 710と、 アンドープ AlGaN層 704の上面を覆うパッシベーシヨン膜 708とを備えている。
[0062] 本実施形態の窒化物半導体装置の特徴は、 p型コントロール層が低濃度 p型コント ロール層 705と高濃度 p型コントロール層 706に分かれており、アンドープ AlGaN層 に接する P型コントロール層の不純物濃度が第 1および第 2の窒化物半導体装置より も低くなつていることにある。その他の構成は第 1の実施形態の窒化物半導体装置と 同一である。
[0063] 低濃度 p型コントロール層 705および高濃度 p型コントロール層 706の膜厚は共に 5 Onmであり、低濃度 p型コントロール層 705および高濃度 p型コントロール層 706は共 に Al Ga Nで構成されている。
0. 2 0. 8
[0064] 低濃度 p型コントロール層 705には不純物濃度が約 5 X 1018cm— 3の Mgが、高濃 度 p型コントロール層 706には不純物濃度が約 1 X 1019cm— 3の Mgが、それぞれドー ビングされている。 p型コンタクト層 707には不純物濃度が約 1 X 102°cm_3で Mgがド 一ビングされている。
[0065] 図 8は、本実施形態の窒化物半導体装置において、コントロール領域に加えた電 圧 (ゲート電圧 Vgs)とゲート電極を流れる電流（ゲート電流 Igs)との関係を示す図で ある。同図において、 p型コントロール層に Mgの濃度プロファイルを持たせた本実施 形態の窒化物半導体装置の特性が実線で示され、 Mgの濃度プロファイルを持たな い第 1の実施形態の窒化物半導体装置の特性が点線で示されている。
[0066] 図 8に示す結果から、本実施形態の窒化物半導体装置では、低濃度 p型コントロー ル層 705を設けない場合に比べてゲート電極 711を流れるリーク電流が顕著に低減 されてレ、ること力 S分力る。これは、低濃度 p型コントロール層 705を設けることによって Mgが関与するトラップを介して流れるリーク電流を低減できたためと考えられる。
[0067] 以上の通り、本実施形態の窒化物半導体装置によれば、ノーマリーオフ型でありな 力 動作電流を大きくし、且つリーク電流を小さくすることが可能となる。
[0068] このように、本発明のトランジスタは、 JFETと構造上類似点を有しつつも、ワイドバ ンドギャップ領域からヘテロ接合を介してチャネルへ一方向的に正孔を注入すること ができるため、ドレイン電流を大幅に増大することができる。特に窒化物半導体では 電子に比べて正孔の移動度が極めて低いため、注入された正孔はチャネルの電子 濃度増大にのみ有効に働く。この結果、これまでノーマリーオフ化しようとすればドレ イン電流の低下をもたらさざるを得なかったデバイス設計上のトレードオフを解消する こと力 Sできる。
産業上の利用可能性
[0069] 本発明のトランジスタは、例えば各種スイッチング機器に用いられる高耐圧パワート ランジスタとして、禾 IJ用すること力 Sできる。

Claims

請求の範囲
[1] チャネル領域を含む第 1の半導体層と、前記チャネル領域の上または上方に設け られ、前記チャネル領域よりもバンドギャップが大きい第 2の半導体層と、前記第 2の 半導体層の内部または上または上方に設けられた p型の導電性を有するコントロー ル領域と、前記コントロール領域の一部に接して設けられたゲート電極と、前記コント ロール領域の両側方に設けられたソース電極およびドレイン電極とを備え、
前記ゲート電極を前記ソース電極に対して順方向バイアスすることにより、前記チヤ ネル領域に正孔が注入され、前記ソース電極と前記ドレイン電極との間に流れる電 流が制御されるトランジスタ。
[2] 前記第 1の半導体層、前記第 2の半導体層および前記コントロール領域が窒素を 含む化合物半導体により構成されることを特徴とする請求項 1に記載のトランジスタ。
[3] 前記第 1の半導体層の内部で且つ前記チャネル領域の下方に、前記チャネル領 域よりもバンドギャップの大きな半導体層が設けられていることを特徴とする請求項 1 に記載のトランジスタ。
[4] 前記コントロール領域の内部に、 p型の導電性を有する不純物の濃度が異なる少な くとも 2つ以上の領域が設けられており、前記不純物の濃度勾配が上方に向かって 増加するように設定されていることを特徴とする請求項 1に記載のトランジスタ。
[5] チャネル領域を含む第 1の半導体層と、前記チャネル領域の上または上方に設け られ、前記チャネル領域よりもバンドギャップが大きい第 2の半導体層と、前記第 2の 半導体層の内部または上に設けられた p型の導電性を有するコントロール領域と、前 記コントロール領域の一部に接して設けられたゲート電極と、前記コントロール領域 の両側方に設けられたソース電極およびドレイン電極とを有するトランジスタの動作 方法であって、
前記コントロール領域または前記第 2の半導体層から前記チャネル領域に正孔を 注入し、前記チャネル領域を介して前記ソース電極と前記ドレイン電極との間に流れ る電流を制御するステップを含むことを特徴とするトランジスタの動作方法。
[6] 前記第 1の半導体層、前記第 2の半導体層および前記コントロール領域が窒素を 含む化合物半導体により構成されていることを特徴とする請求項 5に記載のトランジ スタの動作方法。
PCT/JP2006/312830 2005-07-08 2006-06-27 トランジスタ及びその動作方法 WO2007007548A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06767447A EP1909316A4 (en) 2005-07-08 2006-06-27 TRANSISTOR AND METHOD FOR ITS OPERATION
US11/995,040 US8076698B2 (en) 2005-07-08 2006-06-27 Transistor and method for operating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-200127 2005-07-08
JP2005200127A JP4712459B2 (ja) 2005-07-08 2005-07-08 トランジスタ及びその動作方法

Publications (1)

Publication Number Publication Date
WO2007007548A1 true WO2007007548A1 (ja) 2007-01-18

Family

ID=37636944

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/312830 WO2007007548A1 (ja) 2005-07-08 2006-06-27 トランジスタ及びその動作方法

Country Status (5)

Country Link
US (1) US8076698B2 (ja)
EP (1) EP1909316A4 (ja)
JP (1) JP4712459B2 (ja)
CN (1) CN101185158A (ja)
WO (1) WO2007007548A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
WO2011135643A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 窒化物半導体トランジスタ
US8748861B2 (en) 2010-03-01 2014-06-10 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
US9536949B2 (en) 2014-12-11 2017-01-03 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device comprising nitride semiconductor regrowth layer

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
JP5147197B2 (ja) * 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5186096B2 (ja) 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
US7679104B2 (en) * 2006-11-09 2010-03-16 The Furukawa Electric Co., Ltd. Vertical type semiconductor device and manufacturing method of the device
WO2008062800A1 (fr) 2006-11-20 2008-05-29 Panasonic Corporation Dispositif à semi-conducteur et son procédé d'entraînement
JP2008153748A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
US7531854B2 (en) * 2007-05-04 2009-05-12 Dsm Solutions, Inc. Semiconductor device having strain-inducing substrate and fabrication methods thereof
US20100321363A1 (en) * 2007-06-22 2010-12-23 Panasonic Corporation Plasma display panel driving device and plasma display
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
JP5433214B2 (ja) * 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2009200395A (ja) 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5597921B2 (ja) 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
WO2010084727A1 (ja) 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5457046B2 (ja) * 2009-02-13 2014-04-02 パナソニック株式会社 半導体装置
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5672868B2 (ja) 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5810518B2 (ja) 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
JP5913816B2 (ja) 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
WO2012172753A1 (ja) 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
JP5896667B2 (ja) 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2013074068A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5890991B2 (ja) * 2011-09-28 2016-03-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6231730B2 (ja) 2011-09-28 2017-11-15 富士通株式会社 化合物半導体装置及びその製造方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
JP5950643B2 (ja) 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
CN102709321A (zh) 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP2014060358A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
JP6087552B2 (ja) 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072426A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014072377A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6017248B2 (ja) 2012-09-28 2016-10-26 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP5949527B2 (ja) 2012-12-21 2016-07-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US8896369B2 (en) * 2013-03-14 2014-11-25 Panasonic Coporation Switching device
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
TWI511294B (zh) * 2013-07-25 2015-12-01 Vanguard Int Semiconduct Corp 半導體裝置及其製造方法
US20150041820A1 (en) * 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
CN106170866A (zh) * 2014-04-25 2016-11-30 美国休斯研究所 具有基材转移的iii‑v族材料结构上的fet晶体管
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9397657B1 (en) 2014-07-24 2016-07-19 Eaton Corporation Methods and systems for operating hybrid power devices using multiple current-dependent switching patterns
US9722581B2 (en) 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
US10090406B2 (en) * 2014-09-18 2018-10-02 Infineon Technologies Austria Ag Non-planar normally off compound semiconductor device
JP6223938B2 (ja) 2014-09-19 2017-11-01 株式会社東芝 ゲート制御装置、半導体装置、及び半導体装置の制御方法
US9741711B2 (en) 2014-10-28 2017-08-22 Semiconductor Components Industries, Llc Cascode semiconductor device structure and method therefor
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9502602B2 (en) * 2014-12-31 2016-11-22 National Tsing Hua University Structure of high electron mobility light emitting transistor
CN105810707B (zh) * 2014-12-31 2018-07-24 黄智方 高电子迁移率发光晶体管的结构
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
KR102150007B1 (ko) 2016-06-01 2020-09-01 이피션트 파워 컨버젼 코퍼레이션 다단계 표면의 패시베이션 구조 및 그 제조 방법
JP6593294B2 (ja) * 2016-09-28 2019-10-23 トヨタ自動車株式会社 半導体装置
US11114543B2 (en) * 2017-01-24 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Group III-V device structure
EP3442026B1 (en) * 2017-08-11 2023-03-08 IMEC vzw Gate for an enhancement-mode transistor
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors
US11121245B2 (en) 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN111490100B (zh) * 2020-04-16 2024-04-05 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN111430459B (zh) * 2020-04-28 2023-10-13 上海航天测控通信研究所 AlGaAs/GaAs高电子迁移率晶体管及制备方法
US20220130988A1 (en) * 2020-10-27 2022-04-28 Texas Instruments Incorporated Electronic device with enhancement mode gallium nitride transistor, and method of making same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2000100828A (ja) * 1998-09-18 2000-04-07 Sony Corp 半導体装置及びその製造方法
JP2003133332A (ja) * 2001-10-24 2003-05-09 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2604349B2 (ja) * 1984-12-12 1997-04-30 日本電気株式会社 半導体装置
JPH0714056B2 (ja) * 1985-04-05 1995-02-15 日本電気株式会社 半導体装置
DE3687049T2 (de) * 1985-04-05 1993-03-25 Nec Corp Bipolare eigenschaften aufweisender transistor mit heterouebergang.
JPS62211963A (ja) * 1986-03-13 1987-09-17 Fujitsu Ltd ヘテロ接合半導体装置
JPH01183162A (ja) * 1988-01-18 1989-07-20 Toshiba Corp 半導体装置
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP2004221363A (ja) * 2003-01-16 2004-08-05 Hitachi Cable Ltd 高速電子移動度トランジスタ用エピタキシャルウェハ
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2000100828A (ja) * 1998-09-18 2000-04-07 Sony Corp 半導体装置及びその製造方法
US6281528B1 (en) 1998-09-18 2001-08-28 Sony Corporation Ohmic contact improvement between layer of a semiconductor device
JP2003133332A (ja) * 2001-10-24 2003-05-09 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
L. ZHANG ET AL., IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 47, no. 3, 2000, pages 507 - 511
M. HIKITA ET AL., TECHNICAL DIGEST OF 2004 INTERNATIONAL ELECTRON DEVICES MEETING, 2004, pages 803 - 806
O. AMBACHER ET AL., J. APPL. PHYS., vol. 85, 1999, pages 3222 - 3233
See also references of EP1909316A4 *
X. HU, ELECTRONICS LETTERS, vol. 36, no. 8, April 2000 (2000-04-01)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JPWO2009001888A1 (ja) * 2007-06-27 2010-08-26 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5466505B2 (ja) * 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US8748861B2 (en) 2010-03-01 2014-06-10 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
US9071167B2 (en) 2010-03-01 2015-06-30 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
WO2011135643A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 窒化物半導体トランジスタ
US9536949B2 (en) 2014-12-11 2017-01-03 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device comprising nitride semiconductor regrowth layer

Also Published As

Publication number Publication date
EP1909316A4 (en) 2009-06-03
EP1909316A1 (en) 2008-04-09
US20090121775A1 (en) 2009-05-14
JP4712459B2 (ja) 2011-06-29
US8076698B2 (en) 2011-12-13
JP2007019309A (ja) 2007-01-25
CN101185158A (zh) 2008-05-21

Similar Documents

Publication Publication Date Title
JP4712459B2 (ja) トランジスタ及びその動作方法
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
US8148752B2 (en) Field effect transistor
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
JP5147197B2 (ja) トランジスタ
JP4705481B2 (ja) 窒化物半導体装置
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US9589951B2 (en) High-electron-mobility transistor with protective diode
US20040041169A1 (en) GaN-type enhancement MOSFET using hetero structure
WO2015004853A1 (ja) 半導体装置
WO2020158394A1 (ja) 窒化物半導体装置
JP4815020B2 (ja) 窒化物半導体装置
JP2011142358A (ja) 窒化物半導体装置
JP2011066464A (ja) 電界効果トランジスタ
JP2013239735A (ja) 電界効果トランジスタ
WO2022190414A1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
EP4362105A2 (en) Back-barrier for gallium nitride based high electron mobility transistors
JP2023037165A (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
JP2022138818A (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
JP2024062415A (ja) 窒化ガリウムベースの高電子移動度トランジスタの改良型バックバリア

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680018786.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11995040

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006767447

Country of ref document: EP